JP2004327583A - 磁気リングユニット及び磁気メモリ装置 - Google Patents
磁気リングユニット及び磁気メモリ装置 Download PDFInfo
- Publication number
- JP2004327583A JP2004327583A JP2003118198A JP2003118198A JP2004327583A JP 2004327583 A JP2004327583 A JP 2004327583A JP 2003118198 A JP2003118198 A JP 2003118198A JP 2003118198 A JP2003118198 A JP 2003118198A JP 2004327583 A JP2004327583 A JP 2004327583A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- ring
- eccentric
- magnetic ring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04B—KNITTING
- D04B9/00—Circular knitting machines with independently-movable needles
- D04B9/42—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration
- D04B9/46—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration stockings, or portions thereof
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04B—KNITTING
- D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
- D04B15/14—Needle cylinders
- D04B15/16—Driving devices for reciprocatory action
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
- Magnetic Record Carriers (AREA)
Abstract
【課題】磁気リングユニット及び磁気メモリ装置に関し、ピン止め等の熱過程を用いずに簡単な構造により磁束の回旋方向を自由に且つ再現性良く制御する。
【解決手段】外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の磁性体リング１により磁気リングユニットを構成する。
【選択図】 図１
【解決手段】外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の磁性体リング１により磁気リングユニットを構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は磁気リングユニット及び磁気メモリ装置に関するものであり、特に、磁気リングユニットの磁化回旋方向を再現性良く制御するための構成に特徴のある磁気リングユニット及び磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
近年、微細加工技術の進展により磁気記録媒体や磁気記憶装置の急激な高密度化と小型化が進み、記録密度はほぼ理論的な限界に達している。
この様な磁気記録媒体や磁気記憶装置においては、磁性体の局所的な磁気モーメントＭの向きを「０」か「１」かのディジタル情報に対応させている。
【０００３】
例えば、磁気記憶装置である磁気ランダムアクセスメモリ装置（ＭＲＡＭ：ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）は、磁性構造に電流を流して、磁性体における電子のスピンの向きによって抵抗値が変化することを利用したメモリデバイスであり、メモリセルを構成する磁性構造としてはＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）素子或いはＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）素子が検討されている（例えば、特許文献１或いは特許文献２参照）。
なお、この様なＭＲＡＭには大きな抵抗変化が要求されているため、研究開発には主にＴＭＲ素子構造が用いられている。
【０００４】
この様な磁気記憶装置や磁気記録媒体を高密度に集積させると磁気記憶装置や磁気記録媒体を構成する磁性体ユニット同士は互いに近接して配列されることになるが、磁性体の磁極、即ち、Ｎ極或いはＳ極を近接させた場合、異極同士が交互に並ぶ時に静磁エネルギーが最小になる。
これ以外の磁極配列では熱攪乱やトンネル現象により徐々に最小エネルギー状態に遷移し、記録情報が消滅する。
【０００５】
この様に、記録データが自然消滅してしまうことは磁気記録媒体や磁気記憶装置として致命的欠陥であるため、上述の磁気的相互作用による記録情報の消滅を防ぐためには、情報を担う磁性体ユニット同士の磁気的相互作用を極力低減する必要がある。
【０００６】
そのための有力な方法の一つとして、ナノスケールのリング形状の磁性体、即ち、ナノリングユニットを記録ユニットとして用いることが提案されている（例えば、特許文献３或いは非特許文献１参照）。
【０００７】
図１０参照
図１０は、ナノリングユニットの概念的構成図であり、ナノリングユニットは、直径が１００ｎｍ程度のリングを磁気異方性の小さいパーマロイ（ＦｅＮｉ合金）等の強磁性体で作製したものであり、矢印で示す磁束を内部に閉じ込める磁気還流構造が形成されている。
【０００８】
この様な磁気還流構造では、磁束の左回りと右回りとではエネルギー的に等しいので、回旋方向を「０」か「１」かのディジタル情報に対応させることによって磁気メモリセルを構成するものである。
【０００９】
この磁気還流構造は磁束漏洩がないため、ナノリングユニット間の磁気的相互作用が極めて小さく、したがって、ナノリングユニットを高密度に配列させてもナノリングユニットに書き込んだ情報データは安定に保持されることになるため、４００Ｇｂｉｔ／ｉｎ２ （≒６２Ｇｂｉｔ／ｃｍ２ ）程度の記録密度の達成が可能になり、現在の記録密度の１０倍以上の高記録密度となる。
【００１０】
上述のように、強磁性ナノリングユニットは、磁気記録媒体や磁気記憶装置として非常に優れた特性を有するものの、磁束の左回りと右回りとではエネルギー的に等しいため、実用化のためには、磁束の回旋方向を制御する必要がある。
【００１１】
図１１（ａ）乃至（ｃ）参照
即ち、図１１（ａ）に示す外部磁場の印加により形成された対向磁区構造が、磁場を０にして磁気還流構造へと変化する過程で、図１１（ｂ）に示す左回りになるか図１１（ｃ）に示す右回りになるかをエネルギー的に制御することができないためである。
【００１２】
そこで、上記の特許文献３においては、強磁性ナノリングユニットの中心を貫通する非磁性導体を設け、この非磁性導体に流す電流の方向により旋回方向を規定している。
また、強磁性ナノリングユニットの表面に回転対称からずれた位置に局所的に反強磁性体パターンを設け、この反強磁性体パターンに付与した磁化方向によりピンド層の磁化方向を固定している。
【００１３】
また、他の方法としては、ナノリングにくびれ等を入れて磁壁をピン止めすることで回旋方向を制御することも提案されている（例えば、非特許文献２参照）。
【００１４】
【特許文献１】
特開２００３−０３１７７６号公報
【特許文献２】
特開２００２−２９９５８４号公報
【特許文献３】
特開２００１−０８４７５８号公報
【非特許文献１】
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８７，Ｎｏ．９，ｐｐ．６６６８−６６７３，１ Ｍａｙ ２０００
【非特許文献２】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７８，Ｎｏ．２１，ｐｐ．３２６８−３２７０，２１ Ｍａｙ ２００１
【００１５】
【発明が解決しようとする課題】
しかし、上記の特許文献１においては、貫通導体とナノリングとの間の絶縁を完全にする必要があるが、そのためにはピンホールのない絶縁膜をトンネル現象が起こらない程度以上の厚さに形成する必要があり、また、反強磁性体パターンを必要とするという問題がある。
【００１６】
また、上記の非特許文献２においては、磁壁のピン止め効果を利用しているため、熱的に脆性であり、室温での安定した動作は期待できないという問題がある。
【００１７】
したがって、本発明は、ピン止め等の熱過程を用いずに簡単な構造により磁束の回旋方向を自由に且つ再現性良く制御することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、磁気リングユニットにおいて、外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の磁性体リング１を少なくとも有することを特徴とする。
【００１９】
この様な偏心リング状の磁性体リング１においては、図に示すように、外部磁場の印加により形成された対向磁区構造が、磁場を０にして磁気還流構造へと変化する過程で磁壁２，３がリング幅の細い方向へ移動するため、リング幅の太い側の磁気モメント方向に回旋した磁気還流構造となり、外部磁界の印加方向によって回旋方向を再現性良く制御することができる。
【００２０】
（２）また、本発明は、上記（１）において、偏心リング状の磁性体リング１が、互いに保磁力の異なる一対の磁性体リングからなるとともに、一対の磁性体リングの間に非磁性層を介在させたことを特徴とする。
【００２１】
この様に、磁性リング／非磁性層／磁性リングからなる積層構造とし、一対の磁性体リングの保磁力が互いに異なるように構成することによって、磁気センサ或いは磁気メモリセルを構成することができる。
なお、この場合の非磁性層をＣｕ，Ａｕ，Ｃｒ等の導電層で構成することによりＧＭＲ素子とすることができ、非磁性層をＡｌ２ Ｏ３ ，ＳｉＯ２ 等のトンネル絶縁膜で構成することによりＴＭＲ素子とすることができる。
【００２２】
（３）また、本発明は、半導体基板上に、互いに交差する方向に配置されたワード線とビット線との交差領域にそれぞれ配置され、磁化回旋方向が可変な第１の磁性体層と磁化回旋方向が固定された第２の磁性体層とが非磁性中間層を介して積層された磁気抵抗記憶素子と、ビット線に交差する方向に配置されたセンス線をゲートとするアクセストランジスタとを備えた磁気メモリ装置において、磁気抵抗記憶素子が、少なくとも外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の第１の磁性体リングと、第１の磁性体リング１より保磁力の大きな偏心リング状の第２の磁性リングと、第１の磁性体リングと第２の磁性体リングとの間に設けられた非磁性層からなることを特徴とする。
【００２３】
この様に磁気抵抗記憶素子として磁性リング／非磁性層／磁性リングからなる磁気リングユニットを用いることによって、複雑な構成や熱過程を要することなく、信頼性に優れた高記録密度磁気メモリ装置を実現することができる。
【００２４】
【発明の実施の形態】
ここで、図２乃至図６を参照して本発明の第１の実施の形態の磁気リングユニットを説明するが、まず、図２及び図３を参照して磁気リングユニットの製造工程を説明する。
図２参照
図２（ａ）及び（ｂ）参照
図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
まず、シリコン基板１１上に厚さが、例えば、１００ｎｍのフォトレジスト層１２を塗布し、露光・現像することによって、リング状凹部１３を形成する。
【００２５】
この場合、例えば、リング状凹部１３の外径は５００ｎｍとし、また、内部の突起部１４の平面形状としては長軸が３５０ｎｍで短軸が２５０ｎｍの楕円とし、楕円の中心点が、外径の中心点から短軸方向に５０ｎｍずれた偏心リング形状とする。
【００２６】
図２（ｃ）参照
次いで、スパッタ法によって、ＮｉＦｅ層１５を全面に厚さが、例えば、２０ｎｍになるように堆積させる。
【００２７】
図３（ｄ）参照
次いで、フォトレジスト層１２を除去することによって、リング状凹部１３に堆積したＮｉＦｅ層１５が磁気リングユニット１６となる。
【００２８】
図３（ｅ）参照
図３（ｅ）は、この様にして作製した磁気リングユニット１６の配列状態を示す平面図であり、磁気リングユニット１６が約２μｍのピッチでマトリクス状に配列されている。
【００２９】
次に、図４乃至図６を参照して、磁気リングユニットの磁気モーメント回転方向制御原理を説明する。
図４（ａ）参照
まず、磁気リングユニット１６の偏心方向と垂直な方向に磁場を印加して、磁壁１７，１８を介してリング幅の太い磁区１９とリング幅の細い磁区２０とが対向する対向磁区構造を形成する。
【００３０】
図４（ｂ）参照
次いで、磁場を０にするにしたがって磁壁１７，１８がリング幅の細い磁区２０側に徐々に移動する。
これは、磁壁エネルギーεがリングの円周上で偏心に起因して勾配▽εを有するため、磁壁１７，１８に応力ｆ（＝−▽ε）がかかるためである。
【００３１】
図４（ｃ）及び図４（ｄ）参照
引き続いて、磁壁１７，１８はリング幅の細い磁区２０側にさらに移動し、遂には磁気還流構造が形成される。
この時、磁気還流構造の回旋方向はリング幅の太い磁区１９の磁気モーメントの方向と一致することになる。
【００３２】
この様な状態の磁気リングユニット１６をＭＦＭ（磁気力顕微鏡）によって観察すると、全ての磁気リングユニット１６が同じ回旋方向の磁気還流構造になっていることが確認された。
なお、外部磁場の印加方向を逆にすると、リング幅の太い磁区１９の磁気モーメントの方向は図４（ａ）の場合と反対方向となるので、回旋方向も反対になる。
【００３３】
図５参照
図５は、磁気リングユニットのヒステリシス特性の説明図であり、３〔ｋＯｅ〕の磁場を印加することによって、安定な磁気還流構造が形成されるとともに、２〔ｋＯｅ〕程度の外部磁場Ｈｅｘでは磁気還流構造が保たれることが理解される。
この３〔ｋＯｅ〕の磁場を発生させるために磁気リングユニット近傍に電流を流す場合、その電流は１μＡ以下にすることが可能であり、充分小さな電流により情報を磁気的に書き込むことができる。
【００３４】
図６参照
図６は、参考のために示した従来の非偏心磁気リングユニットのヒステリシス特性の説明図であり、外部磁場Ｈｅｘを０にした場合の残留磁化Ｍｒ はほぼＭｒ ≒０となり、回旋方向が不安定であるとともに、外部磁場によって容易に対向磁区構造に変化することが理解される。
【００３５】
この様な磁気リングユニットを配列した磁気リングアレイは、磁気記録媒体として使用できるものであり、読み出しには、ＭＦＭのカンチレバーを用いれば良い。
【００３６】
次に、図７乃至図９を参照して、磁気リングユニットを磁気メモリセルとして用いた本発明の第２の実施の形態のＭＲＡＭを説明する。
図７参照
図７は本発明の第２の実施の形態のＭＲＡＭの概略的要部断面図であり、まず、ｎ型シリコン基板２１の所定領域にｐ型ウエル領域２２を形成するとともに、ｎ型シリコン基板２１を選択酸化することによって素子分離酸化膜２３を形成したのち、素子形成領域にゲート絶縁膜２４を介して読み出し用のセンス線２５となるＷＳｉからなるゲート電極を形成し、このゲート電極をマスクとしてＡｓ等のイオンを注入することによってｎ− 型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２６を形成する。
【００３７】
次いで、全面にＳｉＯ２ 膜等を堆積させ、異方性エッチングを施すことによってサイドウォール２７を形成したのち、再び、Ａｓ等をイオン注入することによってｎ＋ 型ドレイン領域２８及びｎ＋ 型ソース領域２９を形成し、次いで、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）−ＮＳＧ膜からなる厚い第１層間絶縁膜３０を形成したのち、ｎ＋ 型ドレイン領域２８及びｎ＋ 型ソース領域２９に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３１，３２を形成する。
【００３８】
次いで、例えば、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体３３及びｎ＋ 型ソース領域２９に接続する接地線３４を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第２層間絶縁膜３５を形成し、次いで、接続導体３３に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３６を形成する。
【００３９】
次いで、再び、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体３７と書込み用のワード線３８を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる第３層間絶縁膜３９を形成し、次いで、接続導体３７に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ４０を形成する。
【００４０】
次いで、再び、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、下部電極４１を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第４層間絶縁膜４２を堆積させ、次いで、下部電極４１が露出するまでＣＭＰ（化学機械研磨）して平坦化する。
【００４１】
次いで、上記の第１の実施の形態と同様に、厚さが、例えば、１００ｎｍのフォトレジストを塗布し、露光・現像することによって偏心リング状凹部を形成したのち、厚さが、例えば、２０ｎｍのＮｉＦｅ層４４、厚さが、例えば、１ｎｍのＡｌ２ Ｏ３ からなるトンネル絶縁層４５、及び、厚さが、例えば、２０ｎｍのＣｏＦｅ層４６を順次堆積させたのち、フォトレジストを除去することによって、ＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ積層構造の磁気リングユニット４３を形成する。
【００４２】
この場合、磁気リングユニット４３の偏心方向は、書込み用のワード線３８と後述するビット線４８とに電流を流した場合に形成される合成磁界の方向とほぼ直交する方向に一致させる。
【００４３】
次いで、再び、ＴＥＯＳ−ＮＳＧ膜からなる薄い第５層間絶縁膜４７を堆積させたのち、ＣｏＦｅ層４６が露出するまでＣＭＰによって平坦化する。
次いで、全面に、ＴｉＮ／Ａｌ／ＴｉＮ構造の多層導電層を堆積させたのち、書込み用のワード線３８と直交する方向に延在するようにパターニングしてビット線４８を形成することによって、ＭＲＡＭの基本構造が完成する。
【００４４】
このＭＲＡＭに対して、書込み用のワード線３８とビット線４８とに電流を流した場合に形成される合成磁界の方向と同じ方向の強い外部磁界を印加することにより、ピンド層となるＣｏＦｅ層４６の磁化方向を付与する。
【００４５】
図８（ａ）参照
図８（ａ）は、上述のＭＲＡＭの等価回路図であり、ワード線３８とビット線４８との交点に磁気リングユニット４３が配置された構成となり、ビット線４８の端部にはセンスアンプ５０が接続された構造となる。
【００４６】
図８（ｂ）参照
図８（ｂ）は、磁気メモリセルの概念的構成図であり、磁気リングユニット４３の上部がビット線４８に接続され、下部がアクセストランジスタ４９を構成するｎ＋ 型ドレイン領域２８に接続された構成となる。
【００４７】
図９（ａ）参照
図９（ａ）は、書込時の磁気メモリセルの概念的構成図であり、磁気リングユニット４３への書込みは、センス線２５へのバイアスを０にしてアクセストランジスタ４９をオフにした状態で、ビット線４８と書込み用ワード線３８とにＣｏＦｅ層４６の磁気還流構造が破壊される電流値以下の電流を流し、発生する合成磁界がＮｉＦｅ層４４の回旋方向を決定することにより行なわれ、ＣｏＦｅ層４６と同方向、または逆方向によって「１」または「０」のデータが書き込まれる。
【００４８】
図９（ｂ）参照
図９（ｂ）は、読出時の磁気メモリセルの概念的構成図であり、磁気リングユニット４３からの読み出しは、センス線２５にＶｓｅｌｅｃｔを印加してアクセストランジスタ４９をオンにした状態で、ビット線４８にＶｒｅａｄを印加し、ビット線４８に流れる電流をセンスアンプ５０によって検知することによって、磁気リングユニット４３に書き込まれた情報を読み出す。
【００４９】
この場合、ＮｉＦｅ層４４の回旋方向がＣｏＦｅ層４６の回旋方向と同方向である場合には低抵抗となり、逆方向である場合には高抵抗、例えば、低抵抗時の１０〜１００％増加となるので、電流の大小を判定することで１ビットの記録を読み出すことができる。
【００５０】
このように、本発明の第２の実施の形態においては、磁気抵抗効果素子を偏心リング状の磁気リングユニット４３によって形成しているので、外部磁場を印加するだけで再現性良く磁化の回旋方向を制御することができ、それによって、ＭＲＡＭにおける記憶保持時間の恒久化、高密度化が可能になる。
【００５１】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、偏心リングの内径形状を楕円状にして、偏心方向を楕円の短軸方向としているが、楕円の長軸方向を偏心方向としても良いものである。
【００５２】
また、上記の各実施の形態においては、偏心リングの内径形状を楕円状にしているが、真円状でも良く、さらには、多角形状でも良く、いずれにしても内径の中心点が外径の中心点から偏心していれば良いものである。
【００５３】
また、上記の各実施の形態においては、偏心リングの外径形状が真円状であるが、真円状に限られるものではなく、楕円状でも良く、さらには、多角形状でも良いものである。
【００５４】
また、上記の第１の実施の形態においては、磁気リングをＮｉＦｅによって構成しているが、ＮｉＦｅに限られるものではなく、Ｆｅ、ＦｅＳｉ、ＦｅＡｌＳｉ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＣｏＦｅＢ、Ｌａ１−ｘ Ｓｒｘ ＭｎＯ３ 、Ｌａ１−ｘ Ｃａｘ ＭｎＯ３ 、ＧａＡｓＭｎ等の軟磁性を示す磁性体を用いても良いものであり、さらには、単層構造ではなく、ＮｉＦｅ／Ｃｏ等の多層構造によって構成しても良いものである。
【００５５】
また、上記の第２の実施の形態においては、ＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって磁気リングユニットを構成しているが、一対の磁気リングの組成或いは組成比の組合せは任意であり、相対的に保磁力の高い材料で構成される磁気リングをピンド層として用い、相対的に保磁力の低い材料で構成される磁気リングをフリー層として用いれば良い。
この場合も一対の磁気リングを構成する磁性体としては、Ｆｅ、Ｃｏ、Ｎｉ、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢ、ＣｒＯ２ 、Ｌａ１−ｘ Ｓｒｘ ＭｎＯ３ 、Ｌａ１−ｘ Ｃａｘ ＭｎＯ３ のような磁気モーメントの大きな磁性体を用いて適宜組み合わせれば良い。
【００５６】
また、上記の第２の実施の形態においては、一対の磁気リングを単層の磁性体によって構成しているが、少なくとも一方の磁気リングをＮｉＦｅ／Ｃｏ等の多層構造によって構成しても良いものである。
【００５７】
また、上記の第２の実施の形態においては、磁気リングユニットをＴＭＲ素子で構成しているが、ＧＭＲ素子で構成しても良いものである、その場合には、Ａｌ２ Ｏ３ からなるトンネル絶縁膜をＣｕ等の非磁性導電層に置き換えれば良い。
【００５８】
また、上記の第２の実施の形態においては、磁気リングユニットを構成するピンド層に固定磁化を付与する際に、特定方向に均一な外部磁場を印加しているが、ワード線及びビット線にフリー層に磁化を付与する際より大きな電流を流してピンド層に固定磁化を付与しても良いものである。
【００５９】
また、上記の第２の実施の形態においては、磁気リングユニットをＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって構成する際に、ピンド層とビット線が接続するように構成しているが、積層構造を反転させてフリー層とビット線とが接続するように構成しても良いものである。
【００６０】
また、上記の第２の実施の形態においては、磁気リングユニットをＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって構成しているが、ピンド層側に反強磁性層を接合させて、反強磁性層に付与された固定磁化によってピンド層の回旋方向をより安定にピン止めしても良いものである。
【００６１】
この場合、反強磁性層としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、Ｆｅ２ Ｏ３ 、ＣｒＭｎＰｔ、ＴｂＣｏ、ＣｒＡｓ、ＮｉＭｎ、ＲｈＭｎ、ＰｄＰｔＭｎ、ＦｅＲｈ等の各種の反強磁性体を用いることができ、磁気リングユニットをリフトオフ法により形成する際に、ピンド層と接する順序で堆積させれば良い。
なお、この場合、反強磁性層に磁化を付与するためには、磁場を印加した状態で成膜したり、或いは、成膜後に磁場を印加した状態で熱処理を施せば良い。
【００６２】
さらには、上述の特許文献３のように、ピンド層の一部に接するように、局所的に反強磁性層を設けても良いものである。
【００６３】
また、上記の第２の実施の形態においては、アクセストランジスタ及び周辺回路等を半導体集積回路装置を用いて構成しているが、半導体集積回路装置に限られるものではなく、ジョセフソン接合を用いた超電導回路装置によってスイッチング素子及び周辺回路等を構成しても良いものである。
【００６４】
また、上記の第２の実施の形態においては、フリー層／トンネル絶縁層／ピンド層からなる磁気リングユニットによってＭＲＡＭの磁気メモリセルを構成しているが、ＭＲＡＭに限られるものではなく、ＧＭＲ構造を含めた同様の磁気リングユニットによって情報保持能力を有する磁気センサを構成しても良いものである。
【００６５】
また、上記の各実施の形態においては、偏心リングの外径を５００ｎｍとしているが、５００ｎｍは単なる一例であり、リソグラフィー技術の進展とともに微小化されるものであり、現在においても実験室においては外径寸法が１００ｎｍ程度の偏心リングの作製は可能であり、したがって、ナノリングユニットとすることも可能である。
【００６６】
【発明の効果】
本発明によれば、磁気リングユニットを偏心リング状にしているので、リフトオフ工程だけで、回旋方向を再現性良く制御することのできる磁気リングユニットの作製が可能になり、それによって、磁気的相互作用による微細化の限界の影響を受けない高密度磁気記録装置或いは磁気記憶装置の実現に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の磁気リングユニットの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の磁気リングユニットの図２以降の製造工程の説明図である。
【図４】本発明の第１の実施の形態の磁気リングユニットの磁気モーメントの回転方向制御原理の説明図である。
【図５】本発明の第１の実施の形態の磁気リングユニットのヒステリシス特性の説明図である。
【図６】従来の非偏心磁気リングユニットのヒステリシス特性の説明図である。
【図７】本発明の第２の実施の形態のＭＲＡＭの概略的要部断面図である。
【図８】本発明の第２の実施の形態のＭＲＡＭの回路構成の説明図である。
【図９】本発明の第２の実施の形態のＭＲＡＭにおける書込動作及び読出動作の説明図である。
【図１０】ナノリングユニットの概念的構成図である。
【図１１】ナノリングユニットにおける対向磁区構造から磁気還流構造への変化の説明図である。
【符号の説明】
１ 磁性体リング
２ 磁壁
３ 磁壁
１１ シリコン基板
１２ フォトレジスト層
１３ リング状凹部
１４ 突起部
１５ ＮｉＦｅ層
１６ 磁気リングユニット
１７ 磁壁
１８ 磁壁
１９ リング幅の太い磁区
２０ リング幅の細い磁区
２１ ｎ型シリコン基板
２２ ｐ型ウエル領域
２３ 素子分離酸化膜
２４ ゲート絶縁膜
２５ センス線
２６ ｎ− 型ＬＤＤ領域
２７ サイドウォール
２８ ｎ＋ 型ドレイン領域
２９ ｎ＋ 型ソース領域
３０ 第１層間絶縁膜
３１ Ｗプラグ
３２ Ｗプラグ
３３ 接続導体
３４ 接地線
３５ 第２層間絶縁膜
３６ Ｗプラグ
３７ 接続導体
３８ ワード線
３９ 第３層間絶縁膜
４０ Ｗプラグ
４１ 下部電極
４２ 第４層間絶縁膜
４３ 磁気リングユニット
４４ ＮｉＦｅ層
４５ トンネル絶縁層
４６ ＣｏＦｅ層
４７ 第５層間絶縁膜
４８ ビット線
４９ アクセストランジスタ
５０ センスアンプ
【発明の属する技術分野】
本発明は磁気リングユニット及び磁気メモリ装置に関するものであり、特に、磁気リングユニットの磁化回旋方向を再現性良く制御するための構成に特徴のある磁気リングユニット及び磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
近年、微細加工技術の進展により磁気記録媒体や磁気記憶装置の急激な高密度化と小型化が進み、記録密度はほぼ理論的な限界に達している。
この様な磁気記録媒体や磁気記憶装置においては、磁性体の局所的な磁気モーメントＭの向きを「０」か「１」かのディジタル情報に対応させている。
【０００３】
例えば、磁気記憶装置である磁気ランダムアクセスメモリ装置（ＭＲＡＭ：ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）は、磁性構造に電流を流して、磁性体における電子のスピンの向きによって抵抗値が変化することを利用したメモリデバイスであり、メモリセルを構成する磁性構造としてはＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）素子或いはＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）素子が検討されている（例えば、特許文献１或いは特許文献２参照）。
なお、この様なＭＲＡＭには大きな抵抗変化が要求されているため、研究開発には主にＴＭＲ素子構造が用いられている。
【０００４】
この様な磁気記憶装置や磁気記録媒体を高密度に集積させると磁気記憶装置や磁気記録媒体を構成する磁性体ユニット同士は互いに近接して配列されることになるが、磁性体の磁極、即ち、Ｎ極或いはＳ極を近接させた場合、異極同士が交互に並ぶ時に静磁エネルギーが最小になる。
これ以外の磁極配列では熱攪乱やトンネル現象により徐々に最小エネルギー状態に遷移し、記録情報が消滅する。
【０００５】
この様に、記録データが自然消滅してしまうことは磁気記録媒体や磁気記憶装置として致命的欠陥であるため、上述の磁気的相互作用による記録情報の消滅を防ぐためには、情報を担う磁性体ユニット同士の磁気的相互作用を極力低減する必要がある。
【０００６】
そのための有力な方法の一つとして、ナノスケールのリング形状の磁性体、即ち、ナノリングユニットを記録ユニットとして用いることが提案されている（例えば、特許文献３或いは非特許文献１参照）。
【０００７】
図１０参照
図１０は、ナノリングユニットの概念的構成図であり、ナノリングユニットは、直径が１００ｎｍ程度のリングを磁気異方性の小さいパーマロイ（ＦｅＮｉ合金）等の強磁性体で作製したものであり、矢印で示す磁束を内部に閉じ込める磁気還流構造が形成されている。
【０００８】
この様な磁気還流構造では、磁束の左回りと右回りとではエネルギー的に等しいので、回旋方向を「０」か「１」かのディジタル情報に対応させることによって磁気メモリセルを構成するものである。
【０００９】
この磁気還流構造は磁束漏洩がないため、ナノリングユニット間の磁気的相互作用が極めて小さく、したがって、ナノリングユニットを高密度に配列させてもナノリングユニットに書き込んだ情報データは安定に保持されることになるため、４００Ｇｂｉｔ／ｉｎ２ （≒６２Ｇｂｉｔ／ｃｍ２ ）程度の記録密度の達成が可能になり、現在の記録密度の１０倍以上の高記録密度となる。
【００１０】
上述のように、強磁性ナノリングユニットは、磁気記録媒体や磁気記憶装置として非常に優れた特性を有するものの、磁束の左回りと右回りとではエネルギー的に等しいため、実用化のためには、磁束の回旋方向を制御する必要がある。
【００１１】
図１１（ａ）乃至（ｃ）参照
即ち、図１１（ａ）に示す外部磁場の印加により形成された対向磁区構造が、磁場を０にして磁気還流構造へと変化する過程で、図１１（ｂ）に示す左回りになるか図１１（ｃ）に示す右回りになるかをエネルギー的に制御することができないためである。
【００１２】
そこで、上記の特許文献３においては、強磁性ナノリングユニットの中心を貫通する非磁性導体を設け、この非磁性導体に流す電流の方向により旋回方向を規定している。
また、強磁性ナノリングユニットの表面に回転対称からずれた位置に局所的に反強磁性体パターンを設け、この反強磁性体パターンに付与した磁化方向によりピンド層の磁化方向を固定している。
【００１３】
また、他の方法としては、ナノリングにくびれ等を入れて磁壁をピン止めすることで回旋方向を制御することも提案されている（例えば、非特許文献２参照）。
【００１４】
【特許文献１】
特開２００３−０３１７７６号公報
【特許文献２】
特開２００２−２９９５８４号公報
【特許文献３】
特開２００１−０８４７５８号公報
【非特許文献１】
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８７，Ｎｏ．９，ｐｐ．６６６８−６６７３，１ Ｍａｙ ２０００
【非特許文献２】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７８，Ｎｏ．２１，ｐｐ．３２６８−３２７０，２１ Ｍａｙ ２００１
【００１５】
【発明が解決しようとする課題】
しかし、上記の特許文献１においては、貫通導体とナノリングとの間の絶縁を完全にする必要があるが、そのためにはピンホールのない絶縁膜をトンネル現象が起こらない程度以上の厚さに形成する必要があり、また、反強磁性体パターンを必要とするという問題がある。
【００１６】
また、上記の非特許文献２においては、磁壁のピン止め効果を利用しているため、熱的に脆性であり、室温での安定した動作は期待できないという問題がある。
【００１７】
したがって、本発明は、ピン止め等の熱過程を用いずに簡単な構造により磁束の回旋方向を自由に且つ再現性良く制御することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、磁気リングユニットにおいて、外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の磁性体リング１を少なくとも有することを特徴とする。
【００１９】
この様な偏心リング状の磁性体リング１においては、図に示すように、外部磁場の印加により形成された対向磁区構造が、磁場を０にして磁気還流構造へと変化する過程で磁壁２，３がリング幅の細い方向へ移動するため、リング幅の太い側の磁気モメント方向に回旋した磁気還流構造となり、外部磁界の印加方向によって回旋方向を再現性良く制御することができる。
【００２０】
（２）また、本発明は、上記（１）において、偏心リング状の磁性体リング１が、互いに保磁力の異なる一対の磁性体リングからなるとともに、一対の磁性体リングの間に非磁性層を介在させたことを特徴とする。
【００２１】
この様に、磁性リング／非磁性層／磁性リングからなる積層構造とし、一対の磁性体リングの保磁力が互いに異なるように構成することによって、磁気センサ或いは磁気メモリセルを構成することができる。
なお、この場合の非磁性層をＣｕ，Ａｕ，Ｃｒ等の導電層で構成することによりＧＭＲ素子とすることができ、非磁性層をＡｌ２ Ｏ３ ，ＳｉＯ２ 等のトンネル絶縁膜で構成することによりＴＭＲ素子とすることができる。
【００２２】
（３）また、本発明は、半導体基板上に、互いに交差する方向に配置されたワード線とビット線との交差領域にそれぞれ配置され、磁化回旋方向が可変な第１の磁性体層と磁化回旋方向が固定された第２の磁性体層とが非磁性中間層を介して積層された磁気抵抗記憶素子と、ビット線に交差する方向に配置されたセンス線をゲートとするアクセストランジスタとを備えた磁気メモリ装置において、磁気抵抗記憶素子が、少なくとも外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の第１の磁性体リングと、第１の磁性体リング１より保磁力の大きな偏心リング状の第２の磁性リングと、第１の磁性体リングと第２の磁性体リングとの間に設けられた非磁性層からなることを特徴とする。
【００２３】
この様に磁気抵抗記憶素子として磁性リング／非磁性層／磁性リングからなる磁気リングユニットを用いることによって、複雑な構成や熱過程を要することなく、信頼性に優れた高記録密度磁気メモリ装置を実現することができる。
【００２４】
【発明の実施の形態】
ここで、図２乃至図６を参照して本発明の第１の実施の形態の磁気リングユニットを説明するが、まず、図２及び図３を参照して磁気リングユニットの製造工程を説明する。
図２参照
図２（ａ）及び（ｂ）参照
図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
まず、シリコン基板１１上に厚さが、例えば、１００ｎｍのフォトレジスト層１２を塗布し、露光・現像することによって、リング状凹部１３を形成する。
【００２５】
この場合、例えば、リング状凹部１３の外径は５００ｎｍとし、また、内部の突起部１４の平面形状としては長軸が３５０ｎｍで短軸が２５０ｎｍの楕円とし、楕円の中心点が、外径の中心点から短軸方向に５０ｎｍずれた偏心リング形状とする。
【００２６】
図２（ｃ）参照
次いで、スパッタ法によって、ＮｉＦｅ層１５を全面に厚さが、例えば、２０ｎｍになるように堆積させる。
【００２７】
図３（ｄ）参照
次いで、フォトレジスト層１２を除去することによって、リング状凹部１３に堆積したＮｉＦｅ層１５が磁気リングユニット１６となる。
【００２８】
図３（ｅ）参照
図３（ｅ）は、この様にして作製した磁気リングユニット１６の配列状態を示す平面図であり、磁気リングユニット１６が約２μｍのピッチでマトリクス状に配列されている。
【００２９】
次に、図４乃至図６を参照して、磁気リングユニットの磁気モーメント回転方向制御原理を説明する。
図４（ａ）参照
まず、磁気リングユニット１６の偏心方向と垂直な方向に磁場を印加して、磁壁１７，１８を介してリング幅の太い磁区１９とリング幅の細い磁区２０とが対向する対向磁区構造を形成する。
【００３０】
図４（ｂ）参照
次いで、磁場を０にするにしたがって磁壁１７，１８がリング幅の細い磁区２０側に徐々に移動する。
これは、磁壁エネルギーεがリングの円周上で偏心に起因して勾配▽εを有するため、磁壁１７，１８に応力ｆ（＝−▽ε）がかかるためである。
【００３１】
図４（ｃ）及び図４（ｄ）参照
引き続いて、磁壁１７，１８はリング幅の細い磁区２０側にさらに移動し、遂には磁気還流構造が形成される。
この時、磁気還流構造の回旋方向はリング幅の太い磁区１９の磁気モーメントの方向と一致することになる。
【００３２】
この様な状態の磁気リングユニット１６をＭＦＭ（磁気力顕微鏡）によって観察すると、全ての磁気リングユニット１６が同じ回旋方向の磁気還流構造になっていることが確認された。
なお、外部磁場の印加方向を逆にすると、リング幅の太い磁区１９の磁気モーメントの方向は図４（ａ）の場合と反対方向となるので、回旋方向も反対になる。
【００３３】
図５参照
図５は、磁気リングユニットのヒステリシス特性の説明図であり、３〔ｋＯｅ〕の磁場を印加することによって、安定な磁気還流構造が形成されるとともに、２〔ｋＯｅ〕程度の外部磁場Ｈｅｘでは磁気還流構造が保たれることが理解される。
この３〔ｋＯｅ〕の磁場を発生させるために磁気リングユニット近傍に電流を流す場合、その電流は１μＡ以下にすることが可能であり、充分小さな電流により情報を磁気的に書き込むことができる。
【００３４】
図６参照
図６は、参考のために示した従来の非偏心磁気リングユニットのヒステリシス特性の説明図であり、外部磁場Ｈｅｘを０にした場合の残留磁化Ｍｒ はほぼＭｒ ≒０となり、回旋方向が不安定であるとともに、外部磁場によって容易に対向磁区構造に変化することが理解される。
【００３５】
この様な磁気リングユニットを配列した磁気リングアレイは、磁気記録媒体として使用できるものであり、読み出しには、ＭＦＭのカンチレバーを用いれば良い。
【００３６】
次に、図７乃至図９を参照して、磁気リングユニットを磁気メモリセルとして用いた本発明の第２の実施の形態のＭＲＡＭを説明する。
図７参照
図７は本発明の第２の実施の形態のＭＲＡＭの概略的要部断面図であり、まず、ｎ型シリコン基板２１の所定領域にｐ型ウエル領域２２を形成するとともに、ｎ型シリコン基板２１を選択酸化することによって素子分離酸化膜２３を形成したのち、素子形成領域にゲート絶縁膜２４を介して読み出し用のセンス線２５となるＷＳｉからなるゲート電極を形成し、このゲート電極をマスクとしてＡｓ等のイオンを注入することによってｎ− 型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２６を形成する。
【００３７】
次いで、全面にＳｉＯ２ 膜等を堆積させ、異方性エッチングを施すことによってサイドウォール２７を形成したのち、再び、Ａｓ等をイオン注入することによってｎ＋ 型ドレイン領域２８及びｎ＋ 型ソース領域２９を形成し、次いで、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）−ＮＳＧ膜からなる厚い第１層間絶縁膜３０を形成したのち、ｎ＋ 型ドレイン領域２８及びｎ＋ 型ソース領域２９に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３１，３２を形成する。
【００３８】
次いで、例えば、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体３３及びｎ＋ 型ソース領域２９に接続する接地線３４を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第２層間絶縁膜３５を形成し、次いで、接続導体３３に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３６を形成する。
【００３９】
次いで、再び、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体３７と書込み用のワード線３８を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる第３層間絶縁膜３９を形成し、次いで、接続導体３７に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ４０を形成する。
【００４０】
次いで、再び、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、下部電極４１を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第４層間絶縁膜４２を堆積させ、次いで、下部電極４１が露出するまでＣＭＰ（化学機械研磨）して平坦化する。
【００４１】
次いで、上記の第１の実施の形態と同様に、厚さが、例えば、１００ｎｍのフォトレジストを塗布し、露光・現像することによって偏心リング状凹部を形成したのち、厚さが、例えば、２０ｎｍのＮｉＦｅ層４４、厚さが、例えば、１ｎｍのＡｌ２ Ｏ３ からなるトンネル絶縁層４５、及び、厚さが、例えば、２０ｎｍのＣｏＦｅ層４６を順次堆積させたのち、フォトレジストを除去することによって、ＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ積層構造の磁気リングユニット４３を形成する。
【００４２】
この場合、磁気リングユニット４３の偏心方向は、書込み用のワード線３８と後述するビット線４８とに電流を流した場合に形成される合成磁界の方向とほぼ直交する方向に一致させる。
【００４３】
次いで、再び、ＴＥＯＳ−ＮＳＧ膜からなる薄い第５層間絶縁膜４７を堆積させたのち、ＣｏＦｅ層４６が露出するまでＣＭＰによって平坦化する。
次いで、全面に、ＴｉＮ／Ａｌ／ＴｉＮ構造の多層導電層を堆積させたのち、書込み用のワード線３８と直交する方向に延在するようにパターニングしてビット線４８を形成することによって、ＭＲＡＭの基本構造が完成する。
【００４４】
このＭＲＡＭに対して、書込み用のワード線３８とビット線４８とに電流を流した場合に形成される合成磁界の方向と同じ方向の強い外部磁界を印加することにより、ピンド層となるＣｏＦｅ層４６の磁化方向を付与する。
【００４５】
図８（ａ）参照
図８（ａ）は、上述のＭＲＡＭの等価回路図であり、ワード線３８とビット線４８との交点に磁気リングユニット４３が配置された構成となり、ビット線４８の端部にはセンスアンプ５０が接続された構造となる。
【００４６】
図８（ｂ）参照
図８（ｂ）は、磁気メモリセルの概念的構成図であり、磁気リングユニット４３の上部がビット線４８に接続され、下部がアクセストランジスタ４９を構成するｎ＋ 型ドレイン領域２８に接続された構成となる。
【００４７】
図９（ａ）参照
図９（ａ）は、書込時の磁気メモリセルの概念的構成図であり、磁気リングユニット４３への書込みは、センス線２５へのバイアスを０にしてアクセストランジスタ４９をオフにした状態で、ビット線４８と書込み用ワード線３８とにＣｏＦｅ層４６の磁気還流構造が破壊される電流値以下の電流を流し、発生する合成磁界がＮｉＦｅ層４４の回旋方向を決定することにより行なわれ、ＣｏＦｅ層４６と同方向、または逆方向によって「１」または「０」のデータが書き込まれる。
【００４８】
図９（ｂ）参照
図９（ｂ）は、読出時の磁気メモリセルの概念的構成図であり、磁気リングユニット４３からの読み出しは、センス線２５にＶｓｅｌｅｃｔを印加してアクセストランジスタ４９をオンにした状態で、ビット線４８にＶｒｅａｄを印加し、ビット線４８に流れる電流をセンスアンプ５０によって検知することによって、磁気リングユニット４３に書き込まれた情報を読み出す。
【００４９】
この場合、ＮｉＦｅ層４４の回旋方向がＣｏＦｅ層４６の回旋方向と同方向である場合には低抵抗となり、逆方向である場合には高抵抗、例えば、低抵抗時の１０〜１００％増加となるので、電流の大小を判定することで１ビットの記録を読み出すことができる。
【００５０】
このように、本発明の第２の実施の形態においては、磁気抵抗効果素子を偏心リング状の磁気リングユニット４３によって形成しているので、外部磁場を印加するだけで再現性良く磁化の回旋方向を制御することができ、それによって、ＭＲＡＭにおける記憶保持時間の恒久化、高密度化が可能になる。
【００５１】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、偏心リングの内径形状を楕円状にして、偏心方向を楕円の短軸方向としているが、楕円の長軸方向を偏心方向としても良いものである。
【００５２】
また、上記の各実施の形態においては、偏心リングの内径形状を楕円状にしているが、真円状でも良く、さらには、多角形状でも良く、いずれにしても内径の中心点が外径の中心点から偏心していれば良いものである。
【００５３】
また、上記の各実施の形態においては、偏心リングの外径形状が真円状であるが、真円状に限られるものではなく、楕円状でも良く、さらには、多角形状でも良いものである。
【００５４】
また、上記の第１の実施の形態においては、磁気リングをＮｉＦｅによって構成しているが、ＮｉＦｅに限られるものではなく、Ｆｅ、ＦｅＳｉ、ＦｅＡｌＳｉ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＣｏＦｅＢ、Ｌａ１−ｘ Ｓｒｘ ＭｎＯ３ 、Ｌａ１−ｘ Ｃａｘ ＭｎＯ３ 、ＧａＡｓＭｎ等の軟磁性を示す磁性体を用いても良いものであり、さらには、単層構造ではなく、ＮｉＦｅ／Ｃｏ等の多層構造によって構成しても良いものである。
【００５５】
また、上記の第２の実施の形態においては、ＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって磁気リングユニットを構成しているが、一対の磁気リングの組成或いは組成比の組合せは任意であり、相対的に保磁力の高い材料で構成される磁気リングをピンド層として用い、相対的に保磁力の低い材料で構成される磁気リングをフリー層として用いれば良い。
この場合も一対の磁気リングを構成する磁性体としては、Ｆｅ、Ｃｏ、Ｎｉ、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢ、ＣｒＯ２ 、Ｌａ１−ｘ Ｓｒｘ ＭｎＯ３ 、Ｌａ１−ｘ Ｃａｘ ＭｎＯ３ のような磁気モーメントの大きな磁性体を用いて適宜組み合わせれば良い。
【００５６】
また、上記の第２の実施の形態においては、一対の磁気リングを単層の磁性体によって構成しているが、少なくとも一方の磁気リングをＮｉＦｅ／Ｃｏ等の多層構造によって構成しても良いものである。
【００５７】
また、上記の第２の実施の形態においては、磁気リングユニットをＴＭＲ素子で構成しているが、ＧＭＲ素子で構成しても良いものである、その場合には、Ａｌ２ Ｏ３ からなるトンネル絶縁膜をＣｕ等の非磁性導電層に置き換えれば良い。
【００５８】
また、上記の第２の実施の形態においては、磁気リングユニットを構成するピンド層に固定磁化を付与する際に、特定方向に均一な外部磁場を印加しているが、ワード線及びビット線にフリー層に磁化を付与する際より大きな電流を流してピンド層に固定磁化を付与しても良いものである。
【００５９】
また、上記の第２の実施の形態においては、磁気リングユニットをＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって構成する際に、ピンド層とビット線が接続するように構成しているが、積層構造を反転させてフリー層とビット線とが接続するように構成しても良いものである。
【００６０】
また、上記の第２の実施の形態においては、磁気リングユニットをＮｉＦｅ／Ａｌ２ Ｏ３ ／ＣｏＦｅ構造によって構成しているが、ピンド層側に反強磁性層を接合させて、反強磁性層に付与された固定磁化によってピンド層の回旋方向をより安定にピン止めしても良いものである。
【００６１】
この場合、反強磁性層としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、Ｆｅ２ Ｏ３ 、ＣｒＭｎＰｔ、ＴｂＣｏ、ＣｒＡｓ、ＮｉＭｎ、ＲｈＭｎ、ＰｄＰｔＭｎ、ＦｅＲｈ等の各種の反強磁性体を用いることができ、磁気リングユニットをリフトオフ法により形成する際に、ピンド層と接する順序で堆積させれば良い。
なお、この場合、反強磁性層に磁化を付与するためには、磁場を印加した状態で成膜したり、或いは、成膜後に磁場を印加した状態で熱処理を施せば良い。
【００６２】
さらには、上述の特許文献３のように、ピンド層の一部に接するように、局所的に反強磁性層を設けても良いものである。
【００６３】
また、上記の第２の実施の形態においては、アクセストランジスタ及び周辺回路等を半導体集積回路装置を用いて構成しているが、半導体集積回路装置に限られるものではなく、ジョセフソン接合を用いた超電導回路装置によってスイッチング素子及び周辺回路等を構成しても良いものである。
【００６４】
また、上記の第２の実施の形態においては、フリー層／トンネル絶縁層／ピンド層からなる磁気リングユニットによってＭＲＡＭの磁気メモリセルを構成しているが、ＭＲＡＭに限られるものではなく、ＧＭＲ構造を含めた同様の磁気リングユニットによって情報保持能力を有する磁気センサを構成しても良いものである。
【００６５】
また、上記の各実施の形態においては、偏心リングの外径を５００ｎｍとしているが、５００ｎｍは単なる一例であり、リソグラフィー技術の進展とともに微小化されるものであり、現在においても実験室においては外径寸法が１００ｎｍ程度の偏心リングの作製は可能であり、したがって、ナノリングユニットとすることも可能である。
【００６６】
【発明の効果】
本発明によれば、磁気リングユニットを偏心リング状にしているので、リフトオフ工程だけで、回旋方向を再現性良く制御することのできる磁気リングユニットの作製が可能になり、それによって、磁気的相互作用による微細化の限界の影響を受けない高密度磁気記録装置或いは磁気記憶装置の実現に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の磁気リングユニットの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の磁気リングユニットの図２以降の製造工程の説明図である。
【図４】本発明の第１の実施の形態の磁気リングユニットの磁気モーメントの回転方向制御原理の説明図である。
【図５】本発明の第１の実施の形態の磁気リングユニットのヒステリシス特性の説明図である。
【図６】従来の非偏心磁気リングユニットのヒステリシス特性の説明図である。
【図７】本発明の第２の実施の形態のＭＲＡＭの概略的要部断面図である。
【図８】本発明の第２の実施の形態のＭＲＡＭの回路構成の説明図である。
【図９】本発明の第２の実施の形態のＭＲＡＭにおける書込動作及び読出動作の説明図である。
【図１０】ナノリングユニットの概念的構成図である。
【図１１】ナノリングユニットにおける対向磁区構造から磁気還流構造への変化の説明図である。
【符号の説明】
１ 磁性体リング
２ 磁壁
３ 磁壁
１１ シリコン基板
１２ フォトレジスト層
１３ リング状凹部
１４ 突起部
１５ ＮｉＦｅ層
１６ 磁気リングユニット
１７ 磁壁
１８ 磁壁
１９ リング幅の太い磁区
２０ リング幅の細い磁区
２１ ｎ型シリコン基板
２２ ｐ型ウエル領域
２３ 素子分離酸化膜
２４ ゲート絶縁膜
２５ センス線
２６ ｎ− 型ＬＤＤ領域
２７ サイドウォール
２８ ｎ＋ 型ドレイン領域
２９ ｎ＋ 型ソース領域
３０ 第１層間絶縁膜
３１ Ｗプラグ
３２ Ｗプラグ
３３ 接続導体
３４ 接地線
３５ 第２層間絶縁膜
３６ Ｗプラグ
３７ 接続導体
３８ ワード線
３９ 第３層間絶縁膜
４０ Ｗプラグ
４１ 下部電極
４２ 第４層間絶縁膜
４３ 磁気リングユニット
４４ ＮｉＦｅ層
４５ トンネル絶縁層
４６ ＣｏＦｅ層
４７ 第５層間絶縁膜
４８ ビット線
４９ アクセストランジスタ
５０ センスアンプ
Claims (3)
- 外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の磁性体リングを少なくとも有することを特徴とする磁気リングユニット。
- 上記偏心リング状の磁性体リングが、互いに保磁力の異なる一対の磁性体リングからなるとともに、前記一対の磁性体リングの間に非磁性層を介在させたことを特徴とする請求項１記載の磁気リングユニット。
- 半導体基板上に、互いに交差する方向に配置されたワード線とビット線との交差領域にそれぞれ配置され、磁化回旋方向が可変な第１の磁性体層と磁化回旋方向が固定された第２の磁性体層とが非磁性中間層を介して積層された磁気抵抗記憶素子と、前記ビット線に交差する方向に配置されたセンス線をゲートとするアクセストランジスタとを備えた磁気メモリ装置において、前記磁気抵抗記憶素子が、少なくとも外径の中心点に対して内径の中心点が偏心した位置にある偏心リング状の第１の磁性体リングと、前記第１の磁性体リングより保磁力の大きな偏心リング状の第２の磁性体リングと、前記第１の磁性体リングと第２の磁性リングとの間に設けられた非磁性層からなることを特徴とする磁気メモリ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118198A JP3546238B1 (ja) | 2003-04-23 | 2003-04-23 | 磁気リングユニット及び磁気メモリ装置 |
| TW093108906A TW200502963A (en) | 2003-04-23 | 2004-03-31 | Magnetic loop unit and magnetic memory device |
| US10/827,366 US7002839B2 (en) | 2003-04-23 | 2004-04-20 | Magnetic ring unit and magnetic memory device |
| KR1020040028174A KR101061811B1 (ko) | 2003-04-23 | 2004-04-23 | 자기링유닛 및 자기메모리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118198A JP3546238B1 (ja) | 2003-04-23 | 2003-04-23 | 磁気リングユニット及び磁気メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3546238B1 JP3546238B1 (ja) | 2004-07-21 |
| JP2004327583A true JP2004327583A (ja) | 2004-11-18 |
Family
ID=32821663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118198A Expired - Fee Related JP3546238B1 (ja) | 2003-04-23 | 2003-04-23 | 磁気リングユニット及び磁気メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7002839B2 (ja) |
| JP (1) | JP3546238B1 (ja) |
| KR (1) | KR101061811B1 (ja) |
| TW (1) | TW200502963A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041537A (ja) * | 2004-07-28 | 2006-02-09 | Headway Technologies Inc | 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法 |
| JP2009528672A (ja) * | 2005-12-31 | 2009-08-06 | 中国科学院物理研究所 | 金属芯を含む又は含まない閉鎖形状磁性多層膜、その製造方法及び用途 |
| KR100949804B1 (ko) | 2007-12-14 | 2010-03-30 | 한국전자통신연구원 | 자기장 감지소자 |
| KR100952468B1 (ko) * | 2007-12-14 | 2010-04-13 | 한국전자통신연구원 | 자기장 감지소자의 제조방법 |
| CN102280575A (zh) * | 2010-06-13 | 2011-12-14 | 中芯国际集成电路制造(上海)有限公司 | 一种环形结构的制作方法 |
| US9705073B2 (en) | 2015-09-09 | 2017-07-11 | Kabushiki Kaisha Toshiba | Magnetic memory element and magnetic memory |
Families Citing this family (102)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7573737B2 (en) * | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US8144425B2 (en) * | 2003-12-15 | 2012-03-27 | Seagate Technology Llc | Magnetic recording head with compact yoke |
| US7580228B1 (en) * | 2004-05-29 | 2009-08-25 | Lauer Mark A | Current perpendicular to plane sensor with non-rectangular sense layer stack |
| JP4594694B2 (ja) * | 2004-10-08 | 2010-12-08 | 株式会社東芝 | 磁気抵抗効果素子 |
| US7599156B2 (en) | 2004-10-08 | 2009-10-06 | Kabushiki Kaisha Toshiba | Magnetoresistive element having specially shaped ferromagnetic layer |
| WO2006099482A2 (en) * | 2005-03-14 | 2006-09-21 | The Johns Hopkins University | Ferromagnetic nanorings, mediums embodying same including devices and methods related thereto |
| US7593184B2 (en) * | 2005-10-24 | 2009-09-22 | Seagate Technology Llc | Rotating write field generated by circulating domain walls in a magnetic ring: a DC-driven high-frequency oscillator |
| WO2007105358A1 (ja) * | 2006-03-02 | 2007-09-20 | Kyoto University | 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子 |
| CN100477316C (zh) * | 2006-04-11 | 2009-04-08 | 中国科学院物理研究所 | 基于环状闭合型磁性多层膜的磁逻辑元件 |
| JP2008098515A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| US8349546B2 (en) | 2007-06-28 | 2013-01-08 | Ming-Nung Lin | Fabricating method of nano-ring structure by nano-lithography |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| TWI361504B (en) | 2008-01-30 | 2012-04-01 | Ind Tech Res Inst | Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara |
| KR101049651B1 (ko) * | 2009-03-04 | 2011-07-14 | 주식회사 하이닉스반도체 | 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법 |
| US9224941B2 (en) * | 2010-08-31 | 2015-12-29 | City University Of Hong Kong | System with magnetically stable states and method for asserting magnetically stable state |
| US20120068280A1 (en) * | 2010-09-20 | 2012-03-22 | U.S. Government As Represented By The Secretary Of The Army | Magnetic Nano-Ring Device and Method of Fabrication |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| US8854871B1 (en) * | 2012-11-19 | 2014-10-07 | U.S. Department Of Energy | Dynamic control of spin states in interacting magnetic elements |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| CN104465983B (zh) * | 2013-09-17 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结及其形成方法 |
| CN104465984B (zh) * | 2013-09-17 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
| CN104576919B (zh) * | 2013-10-18 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种磁隧道结、其制造方法及含磁隧道结的存储单元 |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| CN105845823B (zh) * | 2016-04-04 | 2018-10-09 | 兰州大学 | 一种磁性器件及制备方法 |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| JP2020155178A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541868A (en) * | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
| JPH11154389A (ja) | 1997-09-18 | 1999-06-08 | Canon Inc | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 |
| US6391483B1 (en) * | 1999-03-30 | 2002-05-21 | Carnegie Mellon University | Magnetic device and method of forming same |
| JP2001084758A (ja) | 1999-09-17 | 2001-03-30 | Fujitsu Ltd | 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ |
| JP2002299584A (ja) | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 磁気ランダムアクセスメモリ装置および半導体装置 |
| KR100880597B1 (ko) * | 2001-04-17 | 2009-01-30 | 히타치 긴조쿠 가부시키가이샤 | 자장 중 열처리로를 이용한 열처리 방법 |
| KR100403313B1 (ko) | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
| US6927073B2 (en) * | 2002-05-16 | 2005-08-09 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
| JP4016101B2 (ja) * | 2002-08-22 | 2007-12-05 | 国立大学法人大阪大学 | 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法 |
| JP3987924B2 (ja) * | 2002-12-13 | 2007-10-10 | 国立大学法人大阪大学 | 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法 |
| EP1434463A3 (en) * | 2002-12-27 | 2008-11-26 | Panasonic Corporation | Electroacoustic transducer and electronic apparatus with such a transducer |
| WO2004073035A2 (en) * | 2003-02-10 | 2004-08-26 | Massachusetts Institute Of Technology | Magnetic memory elements using 360 degree domain walls |
| JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
| US6936479B2 (en) * | 2004-01-15 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Method of making toroidal MRAM cells |
-
2003
- 2003-04-23 JP JP2003118198A patent/JP3546238B1/ja not_active Expired - Fee Related
-
2004
- 2004-03-31 TW TW093108906A patent/TW200502963A/zh not_active IP Right Cessation
- 2004-04-20 US US10/827,366 patent/US7002839B2/en not_active Expired - Fee Related
- 2004-04-23 KR KR1020040028174A patent/KR101061811B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041537A (ja) * | 2004-07-28 | 2006-02-09 | Headway Technologies Inc | 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法 |
| JP2009528672A (ja) * | 2005-12-31 | 2009-08-06 | 中国科学院物理研究所 | 金属芯を含む又は含まない閉鎖形状磁性多層膜、その製造方法及び用途 |
| KR100949804B1 (ko) | 2007-12-14 | 2010-03-30 | 한국전자통신연구원 | 자기장 감지소자 |
| KR100952468B1 (ko) * | 2007-12-14 | 2010-04-13 | 한국전자통신연구원 | 자기장 감지소자의 제조방법 |
| US7858400B2 (en) | 2007-12-14 | 2010-12-28 | Electronics And Telecommunications Research Institute | Method of manufacturing magnetic field detector |
| CN102280575A (zh) * | 2010-06-13 | 2011-12-14 | 中芯国际集成电路制造(上海)有限公司 | 一种环形结构的制作方法 |
| US9705073B2 (en) | 2015-09-09 | 2017-07-11 | Kabushiki Kaisha Toshiba | Magnetic memory element and magnetic memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101061811B1 (ko) | 2011-09-05 |
| US20040213039A1 (en) | 2004-10-28 |
| TWI313001B (ja) | 2009-08-01 |
| US7002839B2 (en) | 2006-02-21 |
| JP3546238B1 (ja) | 2004-07-21 |
| TW200502963A (en) | 2005-01-16 |
| KR20040092494A (ko) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546238B1 (ja) | 磁気リングユニット及び磁気メモリ装置 | |
| JP5279384B2 (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| JP3593652B2 (ja) | 磁気ランダムアクセスメモリ装置 | |
| JP3942930B2 (ja) | トンネル接合メモリセル | |
| TWI287311B (en) | Magnetoresistance effect element, method of manufacture thereof, magnetic storage and method of manufacture thereof | |
| US7382643B2 (en) | Magnetoresistive effect element and magnetic memory device | |
| US6829121B2 (en) | Magnetoresistive element, memory element having the magnetoresistive element, and memory using the memory element | |
| US20060198185A1 (en) | Magnetic device and method of making the same | |
| JP2002280637A (ja) | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 | |
| JP2006269530A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2004128015A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2004193595A (ja) | 磁気セル及び磁気メモリ | |
| JPWO2006046591A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2008066606A (ja) | スピンメモリ及びスピンｆｅｔ | |
| JP4834404B2 (ja) | 端部領域において磁気状態が安定している磁性書込み線を有するｍｒａｍセル | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| JP2007324171A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP4900647B2 (ja) | 磁気ランダムアクセスメモリ | |
| KR20070058364A (ko) | 기억 소자 및 메모리 | |
| JP5633729B2 (ja) | 磁壁移動素子及びその製造方法 | |
| JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
| JP2001256773A (ja) | 磁気メモリセルのアクセス方法及び磁気メモリセル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |