KR100952468B1 - 자기장 감지소자의 제조방법 - Google Patents

자기장 감지소자의 제조방법 Download PDF

Info

Publication number
KR100952468B1
KR100952468B1 KR1020070131075A KR20070131075A KR100952468B1 KR 100952468 B1 KR100952468 B1 KR 100952468B1 KR 1020070131075 A KR1020070131075 A KR 1020070131075A KR 20070131075 A KR20070131075 A KR 20070131075A KR 100952468 B1 KR100952468 B1 KR 100952468B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
magnetic field
magnetoresistive
magnetoresistive element
Prior art date
Application number
KR1020070131075A
Other languages
English (en)
Other versions
KR20090063630A (ko
Inventor
서정대
정명애
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070131075A priority Critical patent/KR100952468B1/ko
Priority to US12/170,882 priority patent/US7858400B2/en
Publication of KR20090063630A publication Critical patent/KR20090063630A/ko
Application granted granted Critical
Publication of KR100952468B1 publication Critical patent/KR100952468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
    • G01R33/1269—Measuring magnetic properties of articles or specimens of solids or fluids of molecules labeled with magnetic beads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

고밀도의 자기바이오센서로 사용할 수 있는 다양한 형태의 구조를 갖는 자기장 감지소자를 제조하는 방법을 개시한다. 개시된 본 발명은 자기 비드 감지용 박막을 이용한 자기저항소자를 포함하는 자기장 감지소자를 제조하는 방법으로서, 자기저항소자를 형성함에 있어서, 기판의 상면에 박막을 증착시키고, 박막을 식각하여 링 형상의 자기저항소자를 만든다.

Description

자기장 감지소자의 제조방법{Method of manufacturing magnetic field detection device}
본 발명은 자기장 감지소자의 제조방법에 관한 것으로, 보다 상세하게는 수십 나노미터 크기부터 수 마이크로미터 크기의 자기 비드에서 발생하는 미약한 자기장을 감지하는 자기장 감지소자를 제조하는 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-074-02, 과제명: 나노 입자를 이용한 고성능 바이오 센서 시스템(High performance bio-sensor system using nano-particles)].
마이크로소자와 이를 이용한 어레이 소자는 DNA, RNA, 단백질, 바이러스, 세균 등의 분석에 큰 영향을 미치고 있다. 이러한 생체분자들의 효과적인 분석을 위하여 수십 nm 에서부터 수 um 크기를 갖는 구형의 자성체 입자(이하 "자기 비드"라고 칭함)를 이용하는 자기바이오센서에 대한 연구가 진행되어 왔다.
자기바이오센서는 특정한 분자와 결합할 수 있는 생화학층이 결합되어 있는 자기장 감지소자를 포함한다. 자기바이오센서는 생화학 분자들이 결합된 나노미터 내지는 마이크로미터 크기의 초상자성체 입자인 자기 비드를 사용하여 분석한다. 자기 비드가 포함된 분석용액을 자기장 감지소자의 위에 떨어뜨리면 자기장 감지소자의 표면의 포획분자와 자기 비드의 표면의 타겟 생체분자가 특정적으로 결합하게 된다. 외부 자기장을 자기 비드에 인가하여 자기 비드를 자화시키면 자기장 감지소자는 자기 비드에서 발생하는 자기장을 감지하여 생체분자를 간접적으로 검출하게 된다.
종래의 자기저항소자를 이용한 자기 비드 감지소자로는, 양단 끝이 뽀쪽한 삼각형 구조를 갖는 선형 구조의 자기장 감지소자와 어레이 구조(M. C. Tondra 미국특허 US6,875,621 B2), 끝이 반원형 구조를 갖는 선형 구조의 자기장 감지소자 (G. Li, et al. Journal of Applied Physics 93, 7557 (2003)), 선형 구조의 자기저항소자를 연결한 구조의 자기장 감지소자구조(J. C. Rife, et al. Sensors and Actuators, A107, 209 (2003), 선형 구조의 자기저항소자를 나선형을 갖도록 한 자기장 감지소자 구조(Biosensors and Bioelectronics 19, 1149 (2004), 및 선형 구조의 자기저항소자를 U자형을 갖도록 한 자기장 감지소자 구조(H. A. Ferreira et al. Journal of Applied Physics 99, 08P105 (2006)) 등이 제시되어 있다.
종래 자기 비드를 감지하는 자기장 감지소자는 주로 앞서 예시한 선형 구조의 자기장 감지소자를 사용한다. 이러한 선형 구조의 자기장 감지소자를 사용하는 경우에는 외부에서 인가되는 자기장에 의해 자화된 자기장 감지소자에서 발생한 표유필드(stray field)에 의하여 상호간섭효과가 발생한다. 즉, 종래의 자기장 감지 소자에 채용된 자기저항소자는 상면이 평평한 선형 구조였다. 그에 따라, 외부 자기장이 인가되면 항상 소자의 한쪽 끝에서 다른쪽 끝으로 한쪽 방향으로만 자화가 발생되었다. 이는 자기장이 소자 외부로 발생하는 표유필드를 발생시켰다. 이로 인해, 신호잡음비가 낮고 자기장 감지소자의 안정된 작동에 영향을 받게 되어 고밀도의 자기장 감지소자로 사용하기에는 적합하지 않게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 고밀도의 자기바이오센서로 사용할 수 있는 다양한 형태의 구조를 갖는 자기장 감지소자를 제조하는 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 자기장 감지소자의 제조방법은, 자기 비드 감지용 박막을 이용한 자기저항소자를 포함하는 자기장 감지소자를 제조하는 방법으로서,
자기저항소자를 형성함에 있어서, 기판의 상면에 박막을 증착시키고, 박막을 식각하여 링 형상의 자기저항소자를 만든다.
본 발명의 다른 실시예에 따른 자기장 감지소자의 제조방법은, 자기 비드를 감지하기 위한 박막을 이용하여 자기장 감지소자를 제조하는 방법으로서,
기판을 준비하는 기판 준비 단계; 기판의 상면에 박막을 증착시키고, 박막을 식각하여 링 형상의 자기저항소자를 만드는 자기저항소자 형성 단계; 기판의 상면에 자기저항소자와 연결되는 전극 패드를 형성하는 전극 패드 형성 단계; 자기저항소자 및 전극 패드를 덮는 보호층을 형성하는 보호층 형성 단계; 및 보호층의 상면에서 전극 패드의 일부 및 자기저항소자의 전체를 둘러싸는 자기 비드 제한층을 형성하는 자기 비드 제한층 형성 단계를 포함한다.
박막을, 거대자기저항 박막, 이방성 자기저항 박막, 스핀밸브 박막, 및 터널형 자기저항 박막중에서 어느 한 박막으로 한다.
박막은 고정층 및 자유층을 포함한다.
박막을, 씨드층, 반강자성체층, 고정층, 간격층, 자유층, 및 보호층의 순서대로 적층시킨다.
씨드층을 Ta막으로 한다.
반강자성체층을 IrMn막으로 한다.
고정층을 Ni80Fe20막 또는 Co80Fe20막으로 한다.
간격층을 Cu막으로 한다.
자유층을 Ni80Fe20막 또는 Co80Fe20막으로 한다.
보호층을 Ta막으로 한다.
자기저항소자를, 원형 링 형상, 타원형 링 형상, 정사각형 링 형상, 및 직사각형 링 형상중 어느 한 형상으로 형성한다.
전극 패드 형성 단계는, 전극 패드를 Ta 재질 또는 Au 재질로 한다.
전극 패드 형성 단계는, 전극 패드를 상기 자기저항소자에 수평으로 연결되게 형성한다.
전극 패드 형성 단계는, 전극 패드를 자기저항소자에 수평 및 수직으로 연결되게 형성한다.
보호층 형성 단계는, 보호층을 SiO2 또는 Si3N4 재질로 한다.
보호층 형성 단계는, 보호층을 상온에서 50 ~ 300nm 의 두께로 형성한다.
자기 비드 제한층 형성 단계는, 광 감응 박막을 이용하여 자기 비드 제한층을 형성한다.
자기 비드 제한층 형성 단계는, 자기 비드 제한층을 상온에서 1 ~ 2ｕm의 두께로 형성한다.
자기저항소자의 외직경을 100 nm ~ 30 ｕm의 크기로 형성한다.
자기저항소자의 폭을 100 nm ~ 5 ｕm의 크기로 형성한다.
자기저항소자를, 일렬로 다수개 배열된 일차원 어레이 형태, 행렬로 배열된 이차원 어레이 형태로 형성한다.
이러한 구성의 본 발명의 제조방법에 따르면, 표유필드가 원형 링, 타원형 링, 정사각형 링, 직사각형 링 형태의 자기저항소자내에 형성되므로 자기장 감지소자의 외부로 발생하지 않게 되어 표유필드에 의한 상호간섭의 영향이 없게 된다.
특히, 외부 인가 자기장에 의해 발생하는 표유필드가 소자내에 한정되므로 자기장 감지소자가 안정적으로 동작하여 자기바이오센서 칩상의 생체 분자물질을 검출하는데 충분히 사용가능하다.
본 발명의 제조방법에 의해 자기장 감지소자의 성능을 향상시키는 것이 가능하고 고밀도의 자기장 감지소자를 제조할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 자기장 감지소자의 제조방법에 대하여 설명하면 다음과 같다.
도 1은 본 발명에 채용되는 거대자기저항 박막의 적층구조를 나타낸 도면이다. 도 1의 (c)에서, 기판(1)은 Si 또는 SiO2 단결정 기판이다. 기판(1)의 표면에는 SiO2산화층을 형성시킨다. 기판(1)의 상면에는 씨드층/자유층/간격층/고정층/반강자성체층/보호층의 적층구조를 갖는 거대자기저항 박막(2)을 증착시킨다. 예를 들어, 씨드층(14)이 기판(1)의 상면에 적층되고, 반강자성체층(15)이 씨드층(14)의 상면에 적층된다. 고정층(16)이 반강자성체층(15)의 상면에 적층되고, 간격층(17)이 고정층(16)의 상면에 적층된다. 자유층(18)이 간격층(17)의 상면에 적층되고, 보호층(19)이 자유층(18)의 상면에 적층된다.
씨드층(14) 및 보호층(19)은 예를 들어 Ta막으로 구성되고, 각각의 두께는 대략 5 nm 정도이다. 반강자성체층(15)은 예를 들어 IrMn막으로 구성되고, 반강자성체층(15)의 두께는 대략 15 nm 정도이다. 고정층(16)은 예를 들어 Ni80Fe20막으로 구성되고, 고정층(16)의 두께는 대략 3 nm 정도이다. 간격층(17)은 예를 들어 Cu막으로 구성되고, 간격층(17)의 두께는 대략 3 nm 정도이다. 자유층(18)은 예를 들어 Ni80Fe20막으로 구성되고, 자유층(18)의 두께는 대략 6 nm 정도이다. 고정층(16)은 자화 방향이 고정되고, 반강자성체층(15)은 고정층(16)의 자화 방향을 고정하기 위한 것이다. 자유층(18)은 자화 방향이 고정되어 있지 않다.
이와 같은 적층구조 및 두께를 갖는 거대자기저항 박막(2)은 순차적인 스퍼 터링 증착법으로 성장한다. 앞서 예시한 고정층(16)과 자유층(18)은 Ni80Fe20막 대신에 Co80Fe20막을 사용하여도 된다. 도 1의 (a)는 자유층(18)의 평면도이고, 도 1의 (b)는 거대자기저항 박막(2)의 고정층(16)과 자유층(18)을 나타낸 단면도이다. 거대자기저항 박막(2)의 적층순서를 앞서의 적층순서와 달리, 필요에 따라서는 씨드층 → 자유층 → 간격층 → 고정층 → 반강자성체층 → 보호층의 순서로 할 수도 있다.
이하의 도면에 도시되는 자기저항소자는 거대자기저항 박막(2)을 식각하여 원하는 형상으로 제조한 것이다. 이하의 도면에서는 자기저항소자를 도 1의 (b)에서와 같이 고정층(16) 및 자유층(18)을 포함하는 것으로 개략적으로 도시한다. 도 1의 고정층(16) 및 자유층(18)에 도시된 화살표는 자화도를 표시한 것이다. 한편, 자기저항소자는 거대자기저항 박막(2) 이외로 이방성 자기저항 박막, 스핀밸브 박막, 터널형 자기저항 박막 등을 이용하여 제조할 수도 있다.
(제 1실시예)
도 2 내지 도 8은 본 발명의 제 1실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 1실시예의 자기장 감지소자의 특징은 단일 원형 링 구조의 자기저항소자를 포함한다는 것이다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 형성한다(도 2 참조). 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 나머지 부위를 식각한다. 도 2에서, (a)는 평면도이고, (b)는 기판(1)과 자기저항소자(20)간의 설치형태를 보여주는 도면이다. 예를 들어, 제 1실시예에서는 자기저항소자(20)의 외직경을 대략 100 nm ~ 30 ｕm 정도의 크기로 하고, 자기저항소자(20)의 폭을 대략 100 nm ~ 5 ｕm 정도의 크기로 한다. 자기저항소자(20)의 사이즈에 관련된 수치는 다른 실시예의 자기저항소자(20)에도 그대로 적용가능하다.
도 3에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 3에서, (a)는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 4에서와 같이, 전극 패드(24)를 형성한다. 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용된다. 전극 패드(24)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24)가 될 부위를 제외하고 나머지 부위를 제거하면 된다. 예컨대, 전극 패드(24)는 자기저항소자(20)의 좌측 및 우측에 수평으로 대향되게 형성된다. 도 4에서, (a)는 평면도이고, (b)는 전극 패드(24)가 형성된 모습을 보여 주는 도면이다.
도 5에서와 같이, 기판(1)과 자기저항소자(20) 및 전극 패드(24)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24)를 분석용액의 부식효과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성된다. 도 5에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 6에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층이 될 부위를 제외하고 나머지 부위를 제거하면 절연체 보호층(28)이 된다. 도 6에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 7에서와 같이, 기판(1)과 전극 패드(24) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 7에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 8에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한층(32)이 될 부위를 제외하고 제거하면 자기 비드 제한층(32)이 된다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액을 자기저항소자(20)에 가까이 위치하게 한다. 도 8에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 8에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 자기저항소자(20) 및 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 전극(24)을 포함한다. 절연체 보호층(28)이 자기저항소자(20)의 전체 및 전극(24)의 일부분 위에 증착되고, 자기 비드 제한층(32)이 자기저항소자(20)와 전극(24) 및 절연체 보호층(28)의 위에 배치된다. 전극(24)은 앞서의 도 4에서 설명한 전극 패드를 의미하고, 수평 전극이라고 하여도 된다.
도 9 내지 도 11은 본 발명의 제 1실시예의 변형예를 나타낸 도면이다.
도 9에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 8의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 9에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 9에서, (a)는 평면도이고, (b)는 타원형 링 형태의 구조를 갖는 자기저항소자(34)를 포함한 자기장 감지소자를 나타낸 도면이다. 예를 들어, 자기저항소자(34)의 장축 외직경을 대략 100 nm ~ 30 ｕm 정도의 크기로 하고, 자기저항소자(34)의 폭을 대략 100 nm ~ 5 ｕm 정도의 크기로 한다. 그리고, 자기저항소자(34)의 장축 외직경과 단축 외직경의 비율을 대략 1:2 ~ 1:3 정도의 크기로 한다.
도 10에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 8의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 10에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 10에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 구조를 갖는 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다. 예를 들어, 자기저항소자(36)의 외직경을 대략 100 nm ~ 30 ｕm 정도의 크기로 하고, 자기저항소자(36)의 폭을 대략 100 nm ~ 5 ｕm 정도의 크기로 한다.
도 11에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 8의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 11에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 11에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 구조를 갖는 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다. 예를 들어, 자기저항소자(38)의 장축 외직경을 대략 100 nm ~ 30 ｕm 정도의 크기로 하고, 자기저항소자(38)의 폭을 대략 100 nm ~ 5 ｕm 정도의 크기로 한다. 그리고, 자기저항소 자(38)의 장축 외직경과 단축 외직경의 비율을 대략 1:1 ~ 1:3 정도의 크기로 한다.
제 1실시예 및 그의 변형예의 자기저항소자의 사이즈에 관련된 수치는 이하의 다른 실시예 및 그의 변형예에 그대로 적용가능하다. 물론, 제 1실시예 및 그의 변형예에서 제시한 자기저항소자의 사이즈에 관련된 수치는 하나의 예시일 뿐 그에 한정되는 것은 아니다.
이와 같은 제 1실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
도 12의 (a), (b), (c)는 각각 원형 링, 타원형 링, 정사각형 링 형태의 자기저항소자를 갖춘 자기장 감지소자의 인가자기장과 전압 사이의 관계를 측정한 그래프이다. (a), (b), (c) 모두 인가되는 외부 자기장의 세기가 0(Zero)에르스텟(Oe) 근처일 때 급격한 전압의 변화를 나타내었다. 이러한 결과로부터 상술한 제 조방법으로 제조된 자기장 감지소자는 극소의 크기를 갖는 미약한 자기장을 감지할 수 있음을 알 수 있다.
(제 2실시예)
도 13 내지 도 19는 본 발명의 제 2실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 2실시예의 자기장 감지소자는 제 1실시예의 자기장 감지소자와 비교하여 보면 수직 전극(수직 전극 패드)을 더 포함한다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 형성한다(도 13 참조). 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 나머지 부위를 식각한다. 도 13에서, (a)는 평면도이고, (b)는 기판(1)과 자기저항소자(20)간의 설치형태를 보여주는 도면이다.
도 14에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 14에서, (a)는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 15에서와 같이, 수평 전극 패드(24a), 수직 전극 패드(24b)를 형성한다. 수평 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용된다. 수직 전극 패드(24b)는 자기저항소자(20)에 인가된 전류방향에서 수직인 방향에서의 출력전압(즉, 수직전압)을 측정하기 위한 전극으로 사용된다. 수평 전극 패드(24a) 및 수직 전극 패드(24b)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24a, 24b)가 될 부위를 제외하고 선택적으로 제거하면 된다. 예컨대, 수평 전극 패드(24a)는 자기저항소자(20)를 중심으로 수평으로 대향되게(즉, 자기저항소자(20)의 좌측부 및 우측부에) 형성된다. 수직 전극 패드(24b)는 자기저항소자(20)를 중심으로 수직으로 대향되게(즉, 자기저항소자(20)의 상측부 및 하측부에) 형성된다. 즉, 수평 전극 패드(24a)를 수평으로 서로 연장시켜 맞닿게 하였을 경우의 선과 수직 전극 패드(24b)를 상하로 서로 연장시켜 맞닿게 하였을 경우의 선은 수직하게 교차한다. 도 15에서, (a)는 평면도이고, (b)는 전극 패드(24a, 24b)가 형성된 모습을 보여주는 도면이다.
도 16에서와 같이, 기판(1)과 자기저항소자(20) 및 전극 패드(24a, 24b)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24a, 24b)를 분석용액의 부식효과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성 된다. 도 16에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 17에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층이 될 부위를 제외하고 나머지 부위를 제거하면 절연체 보호층(28)이 된다. 절연체 보호층(28)은 자기저항소자(20)를 완전히 덮고 수평 전극 패드(24a) 및 수직 전극 패드(24b)의 일부를 덮는다. 도 17에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 18에서와 같이, 기판(1)과 전극 패드(24a, 24b) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 18에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 19에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한층(32)이 될 부위를 제외하고 제거하면 자기 비드 제한층(32)이 된다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액을 자기저항소자(20)에 가까이 위치하게 한다. 도 19에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 19에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 자기저항소자(20), 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 수평 전극(24a), 및 수직전압을 측정하기 위한 수직 전극(24b)을 포함한다. 절연체 보호층(28)이 자기저항소자(20)의 전체 및 전극(24a, 24b)의 일부분 위에 증착되고, 자기 비드 제한층(32)이 자기저항소자(20)와 전극(24a, 24b) 및 절연체 보호층(28)의 위에 배치된다. 수평 전극(24a)은 앞서의 도 15에서 설명한 수평 전극 패드를 의미하고, 수직 전극(24b)은 앞서의 도 15에서 설명한 수직 전극 패드를 의미한다.
도 20 내지 도 22는 본 발명의 제 2실시예의 변형예를 나타낸 도면이다.
도 20에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 19의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 20에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 20에서, (a)는 평면도이고, (b)는 타원형 링 형태의 구조를 갖는 자기저항소자(34)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 21에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 19의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 21에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸 다. 도 21에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 구조를 갖는 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 22에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 19의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 22에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 22에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 구조를 갖는 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다.
이와 같은 제 2실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
(제 3실시예)
도 23 내지 도 29는 본 발명의 제 3실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 3실시예는 제 1실시예와 비교하여 보면 원형 링 구조의 자기저항소자를 다수개 포함(즉, 일차원 어레이 구조라고 할 수 있음)한다는 것에서 차이난다. 제 3실시예의 제조방법은 상술한 제 1실시예의 제조방 법과 거의 유사하므로, 당업자라면 이하의 설명으로 충분히 이해가능하다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 다수개 어레이시킨다(도 23 참조). 다수의 자기저항소자(20)는 상호 등간격을 유지하면서 일렬로 어레이된다. 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 나머지 부위를 식각한다. 도 23에서, (a)는 평면도이고, (b)는 기판(1)과 다수의 자기저항소자(20)간의 설치형태를 보여주는 도면이다.
도 24에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 다수의 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 24에서, (a)는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 25에서와 같이, 전극 패드(24)를 형성한다. 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용된다. 전극 패드(24)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24)가 될 부위를 제외하고 나머지 부위를 제거하면 된다. 예컨대, 전극 패드(24)는 다수의 자기저항소자(20)를 수평으로 서로 연결시키는 전극 패드 및 가장 좌우측의 자기저항소자(20)에서 외측으로 수평되게 연장되는 전극 패 드로 구성된다. 도 25에서, (a)는 평면도이고, (b)는 전극 패드(24)가 형성된 모습을 보여주는 도면이다.
도 26에서와 같이, 기판(1)과 자기저항소자(20) 및 전극 패드(24)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24)를 분석용액의 부식효과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성된다. 도 26에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 27에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층이 될 부위를 제외하고 제거하면 절연체 보호층(28)이 된다. 도 27에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 28에서와 같이, 기판(1)과 전극 패드(24) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 29에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 29에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한층(32)이 될 부위를 제외하고 나머지 부위를 제거하면 자기 비드 제한층(32)이 된다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액을 각각의 자기저항소자(20)에 가까이 위치하게 한다. 도 29에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 29에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 다수의 자기저항소자(20) 및 다수의 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 전극(24)을 포함한다. 절연체 보호층(28)이 다수의 자기저항소자(20)의 전체 및 전극(24)의 일부분 위에 증착되고, 자기 비드 제한층(32)이 다수의 자기저항소자(20)와 전극(24) 및 절연체 보호층(28)의 위에 배치된다. 전극(24)은 앞서의 도 25에서 설명한 전극 패드를 의미하는 것이고, 수평 전극이라고 하여도 된다.
도 30 내지 도 32는 본 발명의 제 3실시예의 변형예를 나타낸 도면이다.
도 30에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 29의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 30에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 30에서, (a)는 평면도이고, (b)는 타원형 링 형태의 구조를 갖는 다수의 자기저항소자(34)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 31에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 29의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 31에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 31에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 구조를 갖는 다수의 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 32에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 29의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 32에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 32에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 구조를 갖는 다수의 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다.
이와 같은 제 3실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
(제 4실시예)
도 33 내지 도 39는 본 발명의 제 4실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 4실시예의 자기장 감지소자는 제 2실시예의 자기장 감지소자와 비교하여 보면 원형 링 구조의 자기저항소자를 다수개 포함(즉, 일차원 어레이 구조라고 할 수 있음)한다는 것에서 차이난다. 제 4실시예의 제조방법은 상술한 제 2실시예의 제조방법과 거의 유사하므로, 당업자라면 이하의 설명으로 충분히 이해가능하다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 다수개 어레이시킨다(도 33 참조). 다수의 자기저항소자(20)는 상호 등간격을 유지하면서 일렬로 어레이된다(즉, 일차원 어레이 구조라고 할 수 있음). 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 선택적으로 식각한다. 도 33에서, (a)는 평면도이고, (b)는 기판(1)과 다수의 자기저항소자(20)간의 설치형태를 보여주는 도면이다.
도 34에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 다수의 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 34에서, (a) 는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 35에서와 같이, 수평 전극 패드(24a), 수직 전극 패드(24b)를 형성한다. 수평 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용되고, 수직 전극 패드(24b)는 수직전압을 측정하기 위한 전극으로 사용된다. 수평 전극 패드(24a) 및 수직 전극 패드(24b)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24a, 24b)가 될 부위를 제외하고 나머지 부위를 제거하면 된다. 예컨대, 수평 전극 패드(24a)는 다수의 자기저항소자(20)를 수평으로 서로 연결시키는 전극 패드 및 가장 좌우측의 자기저항소자(20)에서 외측으로 수평되게 연장되는 전극 패드로 구성된다. 수직 전극 패드(24b)는 각각의 자기저항소자(20)별로 수평 전극 패드(24a)에 대해 수직으로 형성된다. 수평 전극 패드(24a)를 수평으로 서로 연장시켜 맞닿게 하였을 경우의 선과 수직 전극 패드(24b)를 상하로 서로 연장시켜 맞닿게 하였을 경우의 선은 수직하게 교차한다. 도 35에서, (a)는 평면도이고, (b)는 전극 패드(24a, 24b)가 형성된 모습을 보여주는 도면이다.
도 36에서와 같이, 기판(1)과 자기저항소자(20) 및 전극 패드(24a, 24b)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24a, 24b)를 분석용액의 부식효과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성된다. 도 36에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 37에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층이 될 부위를 제외하고 나머지 부위를 제거하면 절연체 보호층(28)이 된다. 도 37에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 38에서와 같이, 기판(1)과 전극 패드(24a, 24b) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 38에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 39에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한층(32)이 될 부위를 제외하고 나머지 부위를 제거하면 자기 비드 제한층(32)이 된 다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액을 각각의 자기저항소자(20)에 가까이 위치하게 한다. 도 39에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 39에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 다수의 자기저항소자(20), 다수의 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 수평 전극(24a), 및 수직전압을 측정하기 위한 수직 전극(24b)을 포함한다. 절연체 보호층(28)이 다수의 자기저항소자(20)의 전체 및 전극(24a, 24b)의 일부분 위에 증착되고, 자기 비드 제한층(32)이 다수의 자기저항소자(20)와 전극(24a, 24b) 및 절연체 보호층(28)의 위에 배치된다. 수평 전극(24a)은 앞서의 도 35에서 설명한 수평 전극 패드를 의미하고, 수직 전극(24b)은 앞서의 도 35에서 설명한 수직 전극 패드를 의미한다.
도 40 내지 도 42는 본 발명의 제 4실시예의 변형예를 나타낸 도면이다.
도 40에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 39의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 40에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 40에서, (a)는 평면도이고, (b)는 타원형 링 형태의 다수의 자기저항소 자(34)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 41에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 39의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 41에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 41에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 다수의 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 42에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 39의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 42에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 42에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 다수의 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다.
이와 같은 제 4실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
(제 5실시예)
도 43 내지 도 49는 본 발명의 제 5실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 5실시예는 제 3실시예와 비교하여 보면 원형 링 구조의 자기저항소자를 이차원 어레이 형태(즉, 행렬 형태)로 구성시킨 것이 차이난다. 제 5실시예의 제조방법은 상술한 제 3실시예의 제조방법과 거의 유사하므로, 당업자라면 이하의 설명으로 충분히 이해가능하다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 행렬 형태로 배열시킨다(도 43 참조). 다수의 자기저항소자(20)는 상호 등간격을 유지하면서 이차원적으로 어레이된다. 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 나머지 부위를 식각한다. 도 43에서, (a)는 평면도이고, (b)는 기판(1)과 다수의 자기저항소자(20)간의 설치형태를 보여주는 도면이다.
도 44에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 다수의 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 44에서, (a)는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 45에서와 같이, 전극 패드(24)를 형성한다. 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용된다. 전극 패드(24)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24)가 될 부위를 제외하고 나머지 부위를 제거하면 된다. 예컨대, 전극 패드(24)는 자기저항소자(20)를 매개로 지그재그식으로 형성된다. 도 45에서, (a)는 평면도이고, (b)는 전극 패드(24)가 형성된 모습을 보여주는 도면이다. 물론, 전극 패드(24)의 형성 모습은 도 45에 보인 형태로 한정되는 것이 아니라, 지그재그식의 형태를 취할 수만 있다면 도 45에서 외측으로 연장된 전극 패드(24)의 위치를 달리하여도 무방하다.
도 46에서와 같이, 기판(1)과 다수의 자기저항소자(20) 및 전극 패드(24)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24)를 분석용액의 부식효과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성된다. 도 46에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 47에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층 이 될 부위를 제외하고 제거하면 절연체 보호층(28)이 된다. 도 47에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 48에서와 같이, 기판(1)과 전극 패드(24) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 48에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 49에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한층(32)이 될 부위를 제외하고 나머지 부위를 제거하면 자기 비드 제한층(32)이 된다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액은 각각의 자기저항소자(20)에 가까이 위치하게 된다. 도 49에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 49에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 다수의 자기저항소자(20) 및 다수의 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 전극(24)을 포함한다. 절연체 보호층(28)이 다수의 자기저항소자(20)의 전체 및 전극(24)의 일부 분 위에 증착되고, 자기 비드 제한층(32)이 다수의 자기저항소자(20)와 전극(24) 및 절연체 보호층(28)의 위에 배치된다. 전극(24)은 앞서의 도 45에서 설명한 전극 패드를 의미하고, 수평 전극이라고 하여도 된다.
도 50 내지 도 52는 본 발명의 제 5실시예의 변형예를 나타낸 도면이다.
도 50에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 49의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 50에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 50에서, (a)는 평면도이고, (b)는 타원형 링 형태의 구조를 갖는 다수의 자기저항소자(34)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 51에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 49의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 51에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 51에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 구조를 갖는 다수의 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 52에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 49의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 52에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 52에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 구조를 갖는 다수의 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다.
이와 같은 제 5실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
(제 6실시예)
도 53 내지 도 59는 본 발명의 제 6실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다. 제 6실시예는 제 4실시예와 비교하여 보면 원형 링 구조의 자기저항소자를 이차원 어레이 형태(즉, 행렬 형태)로 구성시킨 것이 차이난다. 제 6실시예의 제조방법은 상술한 제 4실시예의 제조방법과 거의 유사하므로, 당업자라면 이하의 설명으로 충분히 이해가능하다.
먼저, 기판(1)의 위에 거대자기저항 박막(2)을 증착한 후 식각하여 원형 링 구조의 자기저항소자(20)를 행렬 형태로 배열시킨다(도 53 참조). 다수의 자기저항소자(20)는 상호 등간격을 유지하면서 이차원적으로 어레이된다. 식각의 경우, 도 1의 (c)와 같은 거대자기저항 박막(2)에 대하여 Ar 가스이온 밀링법과 같은 건식 식각법으로 원형 링 부분을 제외하고 나머지 부위를 식각한다. 도 53에서, (a)는 평면도이고, (b)는 기판(1)과 다수의 자기저항소자(20)간의 설치형태를 보여주는 도면이다.
도 54에서와 같이, Au 재질의 금속박막층(22)을 기판(1)과 다수의 자기저항소자(20)의 위에 증착시킨다. 예를 들어, 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 60W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm 정도의 두께로 스퍼터링 증착법으로 성장시키면 금속박막층(22)이 형성된다. 도 54에서, (a)는 평면도이고, (b)는 금속박막층(22)이 증착된 상태를 보여주는 도면이다. 금속박막층(22)을 Ta 재질로 하여도 무방하다.
도 55에서와 같이, 수평 전극 패드(24a), 수직 전극 패드(24b)를 형성한다. 수평 전극 패드(24)는 전류인가 및 수평전압을 측정하기 위한 전극으로 사용되고, 수직 전극 패드(24b)는 수직전압을 측정하기 위한 전극으로 사용된다. 수평 전극 패드(24a) 및 수직 전극 패드(24b)는 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로 형성한다. 금속박막층(22)에서 전극 패드(24a, 24b)가 될 부위를 제외하고 나머지 부위를 제거하면 된다. 예컨대, 수평 전극 패드(24a)는 자기저항소자(20)에 대해 가로(행)방향으로 형성되고, 수직 전극 패드(24b)는 자기저항소자(20)에 대해 세로(열)방향으로 형성된다. 도 55에서, (a)는 평면도이고, (b)는 전극 패드(24a, 24b)가 형성된 모습을 보여주는 도면이다.
도 56에서와 같이, 기판(1)과 자기저항소자(20) 및 전극 패드(24a, 24b)의 위에 절연체 박막층(26)을 증착시킨다. 절연체 박막층(26)의 재질로는 SiO2 또는 Si3N4 를 사용한다. 자기저항소자(20)와 전극 패드(24a, 24b)를 분석용액의 부식효 과로부터 차단하기 위하여, 예를 들어 상온에서 대략 3×10-4 Torr 정도의 아르곤 가스압력과 대략 100W 정도의 스퍼터링 파워를 인가하여 상온에서 대략 150 nm두께로 스퍼터링 증착법으로 성장시키면 SiO2 또는 Si3N4 의 절연체 박막층(26)이 형성된다. 도 56에서, (a)는 평면도이고, (b)는 절연체 박막층(26)이 형성된 모습을 보여주는 도면이다.
도 57에서와 같이, 절연체 박막층(26)을 부분적으로 제거하여 절연체 보호층(28)를 형성시킨다. Ar 가스이온 밀링법과 같은 건식 식각법이나 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 절연체 박막층(26)에서 절연체 보호층이 될 부위를 제외하고 나머지 부위를 제거하면 절연체 보호층(28)이 된다. 도 57에서, (a)는 평면도이고, (b)는 절연체 보호층(28)이 형성된 모습을 보여주는 도면이다.
도 58에서와 같이, 기판(1)과 전극 패드(24a, 24b) 및 절연체 보호층(28)의 위에 광 감응 자기 비드 박막(30)을 증착시킨다. 광 감응 자기 비드 박막(30)은 상온에서 대략 1.5 um 정도의 두께를 갖도록 대략 3000~5000 rpm 정도의 스핀코팅법으로 형성된다. 도 58에서, (a)는 평면도이고, (b)는 광 감응 자기 비드 박막(30)이 증착된 모습을 보여주는 도면이다.
도 59에서와 같이, 광 감응 자기 비드 박막(30)을 선택적으로 제거하여 자기 비드 제한층(32)을 형성시킨다. 자기 비드 제한층(32)는 네거티브 광 감응 마스크를 사용하여 리프트 업 방법으로, 광 감응 자기 비드 박막(30)에서 자기 비드 제한 층(32)이 될 부위를 제외하고 나머지 부위를 제거하면 자기 비드 제한층(32)이 된다. 자기 비드 제한층(32)은 자기 비드 분석용액을 가두어 둘 수 있으므로, 자기 비드 분석용액을 각각의 자기저항소자(20)에 가까이 위치하게 한다. 도 59에서, (a)는 평면도이고, (b)는 자기 비드 제한층(32)이 형성된 모습을 보여주는 도면이다.
이상과 같은 공정으로 제조된 자기장 감지소자는, 도 59에서 예시한 바와 같이 Si 단결정 기판(1) 위에 성장한 원형 링 구조의 다수의 자기저항소자(20), 다수의 자기저항소자(20)로의 전류인가 및 수평전압을 측정하기 위한 수평 전극(24a), 및 수직전압을 측정하기 위한 수직 전극(24b)을 포함한다. 절연체 보호층(28)이 다수의 자기저항소자(20)의 전체 및 전극(24a, 24b)의 일부분 위에 증착되고, 자기 비드 제한층(32)이 다수의 자기저항소자(20)와 전극(24a, 24b) 및 절연체 보호층(28)의 위에 배치된다. 수평 전극(24a)은 앞서의 도 55에서 설명한 수평 전극 패드를 의미하고, 수직 전극(24b)은 앞서의 도 55에서 설명한 수직 전극 패드를 의미한다.
도 60 내지 도 62는 본 발명의 제 6실시예의 변형예를 나타낸 도면이다.
도 60에서는 자기저항소자의 형태가 타원형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 59의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 60에서, 미설명 부호 34는 타원형 링 형태의 구조를 갖는 자기저항소자를 나타낸 다. 도 60에서, (a)는 평면도이고, (b)는 타원형 링 형태의 다수의 자기저항소자(34)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 61에서는 자기저항소자의 형태가 정사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 59의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 61에서, 미설명 부호 36은 정사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 61에서, (a)는 평면도이고, (b)는 정사각형 링 형태의 다수의 자기저항소자(36)를 포함한 자기장 감지소자를 나타낸 도면이다.
도 62에서는 자기저항소자의 형태가 직사각형 링 형태의 구조라는 것에서 차이날 뿐 나머지는 도 59의 구성과 동일할 뿐만 아니라 제조공정 역시 동일하다. 도 62에서, 미설명 부호 38은 직사각형 링 형태의 구조를 갖는 자기저항소자를 나타낸다. 도 62에서, (a)는 평면도이고, (b)는 직사각형 링 형태의 다수의 자기저항소자(38)를 포함한 자기장 감지소자를 나타낸 도면이다.
이와 같은 제 6실시예 및 그의 변형예에 의해 제조된 자기장 감지소자는, 표유필드가 링 구조의 자기저항소자의 내부에 형성되기 때문에 소자내에서 순환하고 소자외부로는 발생하지 않으므로 표유필드에 의한 상호간섭의 영향이 없게 된다.
그리고, 외부에서 인가되는 자기장에 의해 자기 비드가 자화되면서 미약한 자기장을 발생하고, 발생한 자기장은 자유층의 자화방향에 영향을 주게 되어 자기저항소자의 출력전압이 달라지는 것으로부터 자기 비드의 존재를 감지할 수 있게 된다.
그리고, 상술한 실시예들 및 변형예들에서 자기저항소자의 크기를 작게 하면 할수록 자기 비드에 대한 감지능력(즉, 감도)은 향상되지만, 너무 작게 하면 실제로 자기장 감지소자를 제조하기가 어렵다. 따라서, 앞서 제시한 자기저항소자에 대한 수치는 현재의 소자제작능력 및 감도를 고려하여 제시한 수치이다. 물론, 소자제작능력이 보다 우수하게 되면 자기저항소자의 크기를 더욱 작게 할 수 있게 된다. 그리고, 제시한 수치범위밖의 크기가 되면 자기 비드를 감지할 수 있는 감도가 떨어지게 된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다. 상술한 실시예 및 변형예에서는 자기저항소자를 원형 링 형상, 타원형 링 형상, 정사각형 링 형상, 직사각형 링 형상으로 설명하였으나, 링 형상을 취할 수 있고 전극의 설치가 가능한 형상이라면 오각형 링 형상, 육각형 링 형상, 팔각형 링 형상 등 다양하게 변형가능하다.
도 1은 본 발명에 채용되는 거대자기저항 박막의 적층구조를 나타낸 도면이다.
도 2 내지 도 8은 본 발명의 제 1실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 9 내지 도 11은 본 발명의 제 1실시예의 변형예를 나타낸 도면이다.
도 12는 원형 링, 타원형 링, 정사각형 링 형태의 자기저항소자를 갖춘 자기장 감지소자의 인가자기장과 전압 사이의 관계를 측정한 그래프이다.
도 13 내지 도 19는 본 발명의 제 2실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 20 내지 도 22는 본 발명의 제 2실시예의 변형예를 나타낸 도면이다.
도 23 내지 도 29는 본 발명의 제 3실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 30 내지 도 32는 본 발명의 제 3실시예의 변형예를 나타낸 도면이다.
도 33 내지 도 39는 본 발명의 제 4실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 40 내지 도 42는 본 발명의 제 4실시예의 변형예를 나타낸 도면이다.
도 43 내지 도 49는 본 발명의 제 5실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 50 내지 도 52는 본 발명의 제 5실시예의 변형예를 나타낸 도면이다.
도 53 내지 도 59는 본 발명의 제 6실시예에 따른 자기장 감지소자의 제조방법을 순서적으로 설명하는 도면이다.
도 60 내지 도 62는 본 발명의 제 6실시예의 변형예를 나타낸 도면이다.

Claims (23)

  1. 삭제
  2. 자기 비드를 감지하기 위한 박막을 이용하여 자기장 감지소자를 제조하는 방법으로서,
    기판을 준비하는 기판 준비 단계;
    상기 기판의 상면에 상기 박막을 증착시키고, 상기 박막을 식각하여 링 형상의 자기저항소자를 만드는 자기저항소자 형성 단계;
    상기 기판의 상면에 상기 자기저항소자와 연결되는 전극 패드를 형성하는 전극 패드 형성 단계;
    상기 자기저항소자 및 상기 전극 패드를 덮는 보호층을 형성하는 보호층 형성 단계; 및
    상기 보호층의 상면에서 상기 전극 패드의 일부 및 상기 자기저항소자의 전체를 둘러싸는 자기 비드 제한층을 형성하는 자기 비드 제한층 형성 단계를 포함하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  3. 청구항 2에 있어서,
    상기 박막을, 거대자기저항 박막, 이방성 자기저항 박막, 스핀밸브 박막, 및 터널형 자기저항 박막중에서 어느 한 박막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  4. 청구항 3에 있어서,
    상기 박막은 고정층 및 자유층을 포함하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  5. 청구항 3에 있어서,
    상기 박막을, 씨드층, 반강자성체층, 고정층, 간격층, 자유층, 및 보호층의 순서대로 적층시킨 것을 특징으로 하는 자기장 감지소자의 제조방법.
  6. 청구항 5에 있어서,
    상기 씨드층을 Ta막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  7. 청구항 5에 있어서,
    상기 반강자성체층을 IrMn막으로 하는 것을 특징으로 하는 자기장 감지소자 의 제조방법.
  8. 청구항 5에 있어서,
    상기 고정층을 Ni80Fe20막 또는 Co80Fe20막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  9. 청구항 5에 있어서,
    상기 간격층을 Cu막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  10. 청구항 5에 있어서,
    상기 자유층을 Ni80Fe20막 또는 Co80Fe20막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  11. 청구항 5에 있어서,
    상기 보호층을 Ta막으로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  12. 청구항 2에 있어서,
    상기 자기저항소자를, 원형 링 형상, 타원형 링 형상, 정사각형 링 형상, 및 직사각형 링 형상중 어느 한 형상으로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  13. 청구항 2에 있어서,
    상기 전극 패드 형성 단계는, 상기 전극 패드를 Ta 재질 또는 Au 재질로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  14. 청구항 2에 있어서,
    상기 전극 패드 형성 단계는, 상기 전극 패드를 상기 자기저항소자에 수평으로 연결되게 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  15. 청구항 2에 있어서,
    상기 전극 패드 형성 단계는, 상기 전극 패드를 상기 자기저항소자에 수평 및 수직으로 연결되게 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  16. 청구항 2에 있어서,
    상기 보호층 형성 단계는, 상기 보호층을 SiO2 또는 Si3N4 재질로 하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  17. 청구항 2에 있어서,
    상기 보호층 형성 단계는, 상기 보호층을 상온에서 50 ~ 300nm 의 두께로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  18. 청구항 2에 있어서,
    상기 자기 비드 제한층 형성 단계는, 광 감응 박막을 이용하여 상기 자기 비드 제한층을 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  19. 청구항 2에 있어서,
    상기 자기 비드 제한층 형성 단계는, 상기 자기 비드 제한층을 상온에서 1 ~ 2ｕm의 두께로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  20. 청구항 2에 있어서,
    상기 자기저항소자의 외직경을 100 nm ~ 30 ｕm의 크기로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  21. 청구항 2에 있어서,
    상기 자기저항소자의 폭을 100 nm ~ 5 ｕm의 크기로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  22. 청구항 2에 있어서,
    상기 자기저항소자를, 일렬로 다수개 배열된 일차원 어레이 형태로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
  23. 청구항 2에 있어서,
    상기 자기저항소자를, 행렬로 배열된 이차원 어레이 형태로 형성하는 것을 특징으로 하는 자기장 감지소자의 제조방법.
KR1020070131075A 2007-12-14 2007-12-14 자기장 감지소자의 제조방법 KR100952468B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070131075A KR100952468B1 (ko) 2007-12-14 2007-12-14 자기장 감지소자의 제조방법
US12/170,882 US7858400B2 (en) 2007-12-14 2008-07-10 Method of manufacturing magnetic field detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131075A KR100952468B1 (ko) 2007-12-14 2007-12-14 자기장 감지소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090063630A KR20090063630A (ko) 2009-06-18
KR100952468B1 true KR100952468B1 (ko) 2010-04-13

Family

ID=40753796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131075A KR100952468B1 (ko) 2007-12-14 2007-12-14 자기장 감지소자의 제조방법

Country Status (2)

Country Link
US (1) US7858400B2 (ko)
KR (1) KR100952468B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949804B1 (ko) * 2007-12-14 2010-03-30 한국전자통신연구원 자기장 감지소자
US10641843B2 (en) 2009-03-26 2020-05-05 Biomimetics Technologies, Inc. Embedded crystal circuit for the detection of weak electrical and magnetic fields
US20100244820A1 (en) * 2009-03-26 2010-09-30 Biomimetics Technologies Inc Microchip for detection of poor sources of electrical and magnetic fields
CN102280575B (zh) * 2010-06-13 2014-03-19 中芯国际集成电路制造(上海)有限公司 一种环形结构的制作方法
CN102938446A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种磁阻存储器环状存储结构的形成方法
KR101904781B1 (ko) 2016-10-12 2018-10-05 한국전자통신연구원 Fmmd 기술의 신호 분석을 위한 신호 송수신 방법 및 이를 이용한 장치
WO2022018978A1 (ja) * 2020-07-22 2022-01-27 株式会社村田製作所 磁気センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139681A (ja) * 2002-10-18 2004-05-13 Univ Osaka 磁性メモリ、磁性メモリアレイ、磁性メモリの製造方法、磁性メモリの記録方法、及び磁性メモリの読み出し方法
JP2004193479A (ja) 2002-12-13 2004-07-08 Univ Osaka 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
JP2004327583A (ja) * 2003-04-23 2004-11-18 Keio Gijuku 磁気リングユニット及び磁気メモリ装置
US6906369B2 (en) 2003-02-10 2005-06-14 Massachusetts Institute Of Technology Magnetic memory elements using 360° walls

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212050A (en) * 1988-11-14 1993-05-18 Mier Randall M Method of forming a permselective layer
US5200051A (en) * 1988-11-14 1993-04-06 I-Stat Corporation Wholly microfabricated biosensors and process for the manufacture and use thereof
US5883764A (en) * 1997-10-03 1999-03-16 International Business Machines Corporation Magnetoresistive sensor having multi-layered refractory metal conductor leads
US6141191A (en) * 1997-12-05 2000-10-31 International Business Machines Corporation Spin valves with enhanced GMR and thermal stability
KR100373473B1 (ko) * 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
US6875621B2 (en) * 1999-10-13 2005-04-05 Nve Corporation Magnetizable bead detector
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP4024499B2 (ja) * 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
EP1456658B1 (en) * 2001-12-21 2006-05-17 Koninklijke Philips Electronics N.V. Sensor and method for measuring the areal density of magnetic nanoparticles on a micro-array
US8283184B2 (en) * 2005-09-21 2012-10-09 Siemens Aktiengesellschaft Method for measurement of very small local magnetic fields, in particular for measurement of local magnetic stray fields produced by magnetic beads, and an associated device for carrying out the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139681A (ja) * 2002-10-18 2004-05-13 Univ Osaka 磁性メモリ、磁性メモリアレイ、磁性メモリの製造方法、磁性メモリの記録方法、及び磁性メモリの読み出し方法
JP2004193479A (ja) 2002-12-13 2004-07-08 Univ Osaka 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
US6906369B2 (en) 2003-02-10 2005-06-14 Massachusetts Institute Of Technology Magnetic memory elements using 360° walls
JP2004327583A (ja) * 2003-04-23 2004-11-18 Keio Gijuku 磁気リングユニット及び磁気メモリ装置

Also Published As

Publication number Publication date
KR20090063630A (ko) 2009-06-18
US7858400B2 (en) 2010-12-28
US20090155932A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR100949804B1 (ko) 자기장 감지소자
KR100952468B1 (ko) 자기장 감지소자의 제조방법
US9891292B2 (en) Monolithic three-axis linear magnetic sensor and manufacturing method thereof
JP4630544B2 (ja) ブリッジ構造を構成する複数の磁気素子のうち選択された磁気素子の磁性層の磁化方向を他の磁気素子の磁性層の磁化方向と反対方向に配向する方法
US9557392B2 (en) Integrated magnetometer and its manufacturing process
JP3596600B2 (ja) 磁気センサ及び同磁気センサの製造方法
KR101181697B1 (ko) 정십자형 자기비드 감지 어레이 소자
JP2013539862A (ja) 膜に結合した磁性ナノ粒子を検出する方法
JP2004363157A (ja) 薄膜磁気センサ及びその製造方法
ITTO20080314A1 (it) Biosensori spintronici con area attiva localizzata su una parete di dominio magnetico.
JPH11250422A (ja) 磁気抵抗センサ
Perzanowski et al. Exchange bias in the [CoO/Co/Pd] 10 antidot large area arrays
JP2007024598A (ja) 磁気センサ
KR100852182B1 (ko) 자기장 영역의 음·양 접합 구조를 갖는 반도체-자성물질융합 소자
Hung et al. Novel planar Hall sensor for biomedical diagnosing lab-on-a-chip
KR101233662B1 (ko) 유연 박막 자기저항 센서 및 그 제조 방법
KR101007358B1 (ko) 정십자형 자기비드 감지 어레이 소자 제조방법
Mor et al. Planar Hall effect (PHE) magnetometers
JP2002071775A (ja) 磁気センサ
US20230146990A1 (en) Magnetoresistance sensor and method of fabrication
US11335851B2 (en) Methods and apparatuses for producing magnetoresistive apparatuses
KR101405392B1 (ko) 초상자성 단일 비드의 자화율 측정방법
Lee et al. Uniaxial Magnetic Anistotropy of a NiO-Spin Valve Device
EP3889628A1 (en) Magnetic sensor and hall sensor, each using anomalous hall effect, and method for manufacturing hall sensor
KR100852183B1 (ko) 자기장 영역의 음·양 접합 구조를 갖는 반도체-자성물질융합 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee