JP2004153019A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004153019A JP2004153019A JP2002316733A JP2002316733A JP2004153019A JP 2004153019 A JP2004153019 A JP 2004153019A JP 2002316733 A JP2002316733 A JP 2002316733A JP 2002316733 A JP2002316733 A JP 2002316733A JP 2004153019 A JP2004153019 A JP 2004153019A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- capacitor
- ferroelectric
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 189
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 230000003746 surface roughness Effects 0.000 claims abstract description 38
- 229910052741 iridium Inorganic materials 0.000 claims description 45
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 43
- 238000000059 patterning Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 27
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 25
- 229910052721 tungsten Inorganic materials 0.000 claims description 23
- 229910052791 calcium Inorganic materials 0.000 claims description 15
- 229910052712 strontium Inorganic materials 0.000 claims description 15
- 229910052758 niobium Inorganic materials 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- 229910052797 bismuth Inorganic materials 0.000 claims description 11
- 229910052742 iron Inorganic materials 0.000 claims description 11
- 229910052745 lead Inorganic materials 0.000 claims description 11
- 229910052748 manganese Inorganic materials 0.000 claims description 11
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 11
- 229910052708 sodium Inorganic materials 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 229910052788 barium Inorganic materials 0.000 claims description 10
- 229910052700 potassium Inorganic materials 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 420
- 239000012790 adhesive layer Substances 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 419
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 143
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 87
- 239000011229 interlayer Substances 0.000 description 60
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 58
- 239000001301 oxygen Substances 0.000 description 58
- 229910052760 oxygen Inorganic materials 0.000 description 58
- 229910052751 metal Inorganic materials 0.000 description 53
- 239000002184 metal Substances 0.000 description 53
- 239000012535 impurity Substances 0.000 description 52
- 238000004544 sputter deposition Methods 0.000 description 52
- 239000010936 titanium Substances 0.000 description 46
- 230000004888 barrier function Effects 0.000 description 42
- 238000009792 diffusion process Methods 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 38
- 230000003647 oxidation Effects 0.000 description 34
- 238000007254 oxidation reaction Methods 0.000 description 34
- 239000007789 gas Substances 0.000 description 32
- 239000013078 crystal Substances 0.000 description 30
- 230000002950 deficient Effects 0.000 description 27
- 230000015654 memory Effects 0.000 description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 26
- 229910052697 platinum Inorganic materials 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 22
- 238000000137 annealing Methods 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229910052786 argon Inorganic materials 0.000 description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 239000012298 atmosphere Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 15
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000011575 calcium Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 230000010287 polarization Effects 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000003292 glue Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 229910003446 platinum oxide Inorganic materials 0.000 description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 8
- 229910001882 dioxygen Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 7
- 229910000457 iridium oxide Inorganic materials 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000003963 antioxidant agent Substances 0.000 description 5
- 230000003078 antioxidant effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000002547 anomalous effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- -1 (SBTN Chemical class 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002003 electron diffraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910004356 Ti Raw Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Optics & Photonics (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】強誘電体キャパシタを有する半導体装置に関し、強誘電体キャパシタの特性を従来に比べてさらに向上すること。
【解決手段】表面粗さが０．７９ｎｍ以下の密着層１２上に形成され且つ基板１の上面の垂直方向から２．３゜以下で傾く（１１１）配向方位を有するキャパシタ下部電極１３ａと、（１１１）配向方位が基板１の上面の垂直方向から３．５゜以下で傾いている構造の強誘電体層１３ａと、キャパシタ上部電極１４ａとを含む。
【選択図】 図４
【解決手段】表面粗さが０．７９ｎｍ以下の密着層１２上に形成され且つ基板１の上面の垂直方向から２．３゜以下で傾く（１１１）配向方位を有するキャパシタ下部電極１３ａと、（１１１）配向方位が基板１の上面の垂直方向から３．５゜以下で傾いている構造の強誘電体層１３ａと、キャパシタ上部電極１４ａとを含む。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体キャパシタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ（ＦｅＲＡＭ）が知られている。
【０００３】
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をフローティングゲートに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。
【０００４】
ＦｅＲＡＭは、強誘電体のヒステリシス特性を利用して情報を記憶する強誘電体キャパシタを有する。強誘電体キャパシタにおいて上部電極と下部電極の間に形成される強誘電体膜は、上部電極及び下部電極の間に印加する電圧に応じて分極を生じ、印加電圧を取り去っても分極を保持する自発分極を有する。
【０００５】
印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができる。ＦｅＲＡＭは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書込ができるという利点がある。
【０００６】
ＦｅＲＡＭのメモリセルに使用されるキャパシタの構造は、下記の特許文献１〜３に記載されているように、強誘電体膜として例えばＰＺＴ膜を用いるとともに、強誘電体膜を下部電極と上部電極によって挟んだ構造を有している。下部電極として例えばプラチナ膜が用いられ、また、上部電極として例えばプラチナ膜、酸化イリジウム膜等が用いられている。
【０００７】
特許文献１では、ＣＭＯＳ集積回路ウェハを覆っている熱酸化膜の上に、酸化されたチタン粘着層が形成され、チタン粘着層上にプラチナ下部電極層、ＰＺＴ強誘電体膜、イリジウム上部電極層が順に形成されている。
【０００８】
特許文献２では、シリコンウェハの上にＳｉ３Ｎ４ 表面層、Ａｌ２Ｏ３ 中間層、白金層、ＰＺＴ強誘電体層が順に形成されることが記載されている。これによれば、チタンを含む材料を中間層として用いる場合に比べて均一な層構造体を有するＰＺＴ強誘電体層が形成される、としている。この場合の、Ａｌ２Ｏ３ 中間層は、１００〜３００℃の温度でスパッタリングにより形成されている。
【０００９】
特許文献３には、絶縁膜上に第１の水素バリア膜、下部Ｐｔ電極膜、ＰＺＴ膜、上部Ｐｔ電極膜、第２の水素バリア膜を順に形成して構成される強誘電体キャパシタが記載され、これにより強誘電体キャパシタの特性劣化を抑制することが記載されている。水素バリア膜として、アルミニウム酸化物（Ａｌ２Ｏ３）、Ａｌｘ Ｏ ｙ 、ＡｌＮ 、ＷＮ、ＳｒＲｕＯ３、ＩｒＯ ｘ 、ＲｕＯ ｘ 、ＲｅＯ ｘ 、ＯｓＯ ｘ 、ＭｇＯ ｘ 、ＺｒＯ ｘ 等の金属酸化物から少なくとも一種選ばれることが記載されている。
【００１０】
【特許文献１】
米国特許出願公開第２００２／００７４６０１号明細書
【特許文献２】
国際公開第９８／０５０６２号パンフレット
【特許文献３】
特開２００１−３６０２６号公報
【００１１】
【発明が解決しようとする課題】
ところで、上記した特許文献１〜３には、チタン含有材料膜或いは金属酸化物よりなる下地膜を下部電極の下に形成することが記載されているが、強誘電体キャパシタ特性が十分向上できなかったり、同一チップ内でのメモリセルの性能のバラツキを十分に抑えることができない。
【００１２】
本発明の目的は、強誘電体キャパシタの特性を従来に比べてさらに向上することができる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に形成された絶縁膜と、前記絶縁膜の上に形成された密着層と、前記密着層の上に形成されたキャパシタ下部電極と、前記キャパシタ下部電極の上に形成された強誘電体層と、前記強誘電体層上に形成されたキャパシタ上部電極とを有しており、
前記強誘電体層が、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有するか、
前記密着層の表面粗さが０．７９ｎｍ以下であって且つ前記キャパシタ下部電極が前記半導体基板の上面の垂直方向から２．３゜以下で傾いているか、
前記強誘電体層が、前記半導体基板の上面の垂直方向から３．５゜以下で傾く（１１１）配向方位を有するＡＢＯ２ペロブスカイト構造を有しているか、
のいずれかであることを特徴とする半導体装置によって解決される。
【００１４】
または、半導体基板の上方に絶縁膜を形成する工程と、密着層を前記絶縁膜の上に形成する工程と、第１導電膜を前記密着層の上に形成する工程と、前記第１導電膜の上に強誘電体層を形成する工程と、前記強誘電体層上に前記第２導電膜を形成する工程と、前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程とを有しており、
前記密着層の表面粗さを０．７９ｎｍ以下に形成し且つ前記第１導電膜の（１１１）配向方位を前記半導体基板の上面の垂直方向から２．３゜以下に傾いて形成するか、
前記強誘電体層を、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）に形成するか、
前記密着層の表面粗さを０．７９ｎｍ以下に形成し、前記第１導電膜をイリジウム又はイリジウム含有材料から形成し、前記強誘電体層をＭＯＣＶＤ法によって形成して（１１１）配向を有するグレインを９０％以上含ませるか
のいずれかであることを特徴とする半導体装置の製造方法により解決される。
【００１５】
本発明によれば、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造の強誘電体層を含むキャパシタを有しているので、このキャパシタの残留分極特性は、Ｉｒを含まないＡＢＯ３型ペロブスカイト構造の強誘電体層を有するキャパシタの残留分極特性に比べて、大きくなる。
【００１６】
また、表面粗さが０．７９ｎｍ以下の密着層の上に（１１１）配向方向が基板面の垂直方向に対して２．３゜以下に傾いているキャパシタ下部電極を形成しているので、キャパシタ下部電極の上に形成される強誘電体層の（１１１）配向方向が良好になる。
【００１７】
さらに、キャパシタにおいて下部電極上に形成される強誘電体層の（１１１）配向方向を基板面の垂直方向に対して３．５゜以下に傾けたので、そのようなキャパシタを有するＦｅＲＡＭは不良ビット数が従来よりも少なくなる。
【００１８】
また、表面粗さが０．７９ｎｍ以下の密着層の上にイリジウム又はイリジウム含有材料からなる下部電極を形成し、その上にＭＯＣＶＤ法により強誘電体層を形成すると、（１１１）配向を有するグレインを９０％以上含む強誘電体層の形成が可能になる。この場合、強誘電体層の成長温度（基板温度）を６００〜６５０℃に設定することが好ましい。
【００１９】
なお、キャパシタがスタック型の場合には、その範囲の成長温度により強誘電体層を形成するとキャパシタ直下の導電性プラグが酸化されるおそれがある。この場合には、導電性プラグを酸素バリアメタル層によって覆う構造を採用することにより、導電性プラグの酸化が防止される。
【００２０】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図１〜図７は、本発明の第１実施形態に係る半導体記憶装置の形成工程を示す断面図である。
【００２１】
まず、図１（ａ） に示す断面構造を形成するまでの工程を説明する。
【００２２】
図１（ａ） において、ｐ型シリコン（半導体）基板１の表面には、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって素子分離絶縁膜２が形成される。なお、素子分離絶縁膜２として、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を採用してもよい。
【００２３】
素子分離絶縁膜２を形成した後に、シリコン基板１のメモリセル領域Ａと周辺回路領域Ｂにおける所定の活性領域（トランジスタ形成領域）にｐ型不純物とｎ型不純物を選択して導入することにより、メモリセル領域Ａの活性領域にｐウェル３ａを形成し、周辺回路領域Ｂの活性領域にｎウェル３ｂを形成する。
【００２４】
なお、図１〜図７において、ｐウェル３ａの一部は省略して描かれている。また、周辺回路領域ＢではＣＭＯＳを形成するためにｐウェル（不図示）も形成される。
【００２５】
その後、シリコン基板１の表面を熱酸化して、ｐウェル３ａとｎウェル３ｂの各表面上でゲート絶縁膜４として使用されるシリコン酸化膜を形成する。
【００２６】
次に、素子分離絶縁膜２及びゲート絶縁膜４の上に多結晶又は非晶質のシリコン膜とタングステンシリサイド膜を順に形成する。そして、シリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法により所定の形状にパターニングして、ｐウェル３ａの上にゲート電極５ａ，５ｂを形成し、ｎウェル３ｂの上にゲート電極５ｃを形成する。なお、ｐウェル３ａ上の一方のゲート電極５ｂは一部が省略して描かれている。
【００２７】
メモリセル領域Ａでは、ｐウェル３ａ上には２つのゲート電極５ａ，５ｂがほぼ平行に間隔をおいて形成され、これらのゲート電極５ａ，５ｂは素子分離絶縁膜２の上に延在してワード線となる。
【００２８】
次に、メモリセル領域Ａの１つのｐウェル３ａのうち、ゲート電極５ａ，５ｂの両側にｎ型不純物をイオン注入して、ｎチャネルＭＯＳトランジスタＴ１ ，Ｔ２ のソース／ドレインとなる第１、第２のｎ型不純物拡散領域７ａ，７ｂ及び第３のｎ型不純物拡散領域（不図示）を形成する。ｐウェル３ａの中央に位置する第２のｎ型不純物拡散領域７ｂは後述するビット線に電気的に接続され、また、ｐウェル３ａの両側に位置する第１のｎ型不純物拡散領域７ａと第３のｎ型不純物拡散領域は後述する強誘電体キャパシタに電気的に接続される。
【００２９】
続いて、周辺回路領域Ｂのｎウェル３ｂのうち、ゲート電極５ｃの両側にｐ型不純物をイオン注入して、ｐチャネルＭＯＳトランジスタＴ３ のソース／ドレインとなる第１、第２のｐ型不純物拡散領域８ａ，８ｂを形成する。
【００３０】
その後に、シリコン基板１、素子分離絶縁膜２及びゲート電極５ａ，５ｂ，５ｃの上に絶縁膜を形成する。そして、絶縁膜をエッチバックすることにより、ゲート電極５ａ〜５ｃの両側部分に側壁絶縁膜６として残す。その絶縁膜として、例えばＣＶＤ法により形成される酸化シリコン（ＳｉＯ２）を使用する。
【００３１】
さらに、ｐウェル３ａ上のゲート電極５ａ，５ｂ及び側壁絶縁膜６をマスクにして、第１、第２のｎ型不純物拡散領域７ａ，７ｂ及び第３のｎ型不純物拡散領域にｎ型不純物をイオン注入することによりｎ型不純物拡散領域をＬＤＤ構造にする。また、ｎウェル３ｂ上のゲート電極５ｃ及び側壁絶縁膜６をマスクにしてｐ型不純物拡散領域８ａ，８ｂにｐ型不純物をイオン注入することによりｐ型不純物拡散領域８ａ，８ｂをＬＤＤ構造にする。
【００３２】
なお、上記したｎ型不純物とｐ型不純物の打ち分けは、図示しないレジストパターンを使用して行われる。
【００３３】
これにより、第１及び第２のｎ型不純物拡散領域７ａ，７ｂとゲート電極５ａを有する第１のｎＭＯＳトランジスタＴ１ の形成と、第２のｎ型不純物拡散領域７ｂと第３のｎ型不純物拡散領域とゲート電極５ｂを有する第２のｎＭＯＳトランジスタＴ２ の形成の形成が終了し、さらに、第１及び第２のｐ型不純物拡散領域８ａ，８ｂとゲート電極５ｃを有するｐＭＯＳトランジスタＴ３ の形成が終了する。
【００３４】
この後に、ｎＭＯＳトランジスタＴ１ ，Ｔ２ 及びｐＭＯＳトランジスタＴ３ を覆うカバー膜１０をシリコン基板１上にプラズマＣＶＤ法により形成する。カバー膜１０として例えば酸窒化シリコン（ＳｉＯＮ）膜を形成する。
【００３５】
次に、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、酸化シリコン（ＳｉＯ２）膜を約１．０μｍの厚さに成長し、この酸化シリコン膜を第１の層間絶縁膜１１として使用する。
【００３６】
続いて、第１の層間絶縁膜１１の緻密化処理として、常圧の窒素雰囲気中で第１の層間絶縁膜１１を６５０℃の温度で３０分間熱処理する。その後に、第１の層間絶縁膜１１の上面を化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）法により研磨して平坦化する。
【００３７】
次に、第１の層間絶縁膜１１上に、表面粗さＲｍｓが０．７９ｎｍ以下の密着層１２を形成する。なお、表面粗さＲｍｓは、測定対象面において、平均線から測定曲線までの偏差の二乗を平均した値の平方根である。
【００３８】
密着層１２として、例えば表面粗さＲｍｓが０．７９ｎｍ以下のアルミナ（Ａｌ２Ｏ３）層を形成する。表面粗さＲｍｓが０．７９ｎｍ以下のアルミナ層をスパッタにより形成する条件として、スパッタ装置のチャンバ内に入れたシリコン基板１の温度を２０〜１００℃とし、チャンバ内に導入するアルゴンガスの流量を１０〜５０ｓｃｃｍとし、ターゲットとしてアルミナを用い、ターゲット・基板間に印加するパワーを０．２〜４．０ｋＷとする。そのような表面粗さを有するアルミナ層の膜厚は、特に限定されるものではないが、５〜１００ｎｍ、より好ましくは、５〜３０ｎｍに形成される。なお、アルミナ層はアモルファス状態である。
【００３９】
密着膜１２は、後述する下部電極と第１層間絶縁膜１１の密着層であって、下部電極の下地層となる。
【００４０】
次に、図１（ｂ） に示すように、密着膜１２上に、第１の導電膜１３としてプラチナ（Ｐｔ）膜を５０〜３００ｎｍ、例えば１５０ｎｍの厚さに形成する。厚さ１５０ｎｍのＰｔ膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約１００℃とし、チャンバ内に導入するアルゴンガスの流量を約１１６ｓｃｃｍとし、ターゲットとしてプラチナを用い、ターゲット・基板間に印加するパワーを約１．０ｋＷとして、形成時間を約８４秒間とする。
【００４１】
この状態では、密着層１２上のＰｔ膜の結晶粒の（１１１）配向方位の傾きは、シリコン基板１上面の垂直方向から２．３度以下に傾いている。なお、本実施形態及び以下の実施形態における配向は、膜又は層の上面に現れる面方位である。
【００４２】
その後に、図２（ａ） に示すように、強誘電体膜１４として厚さ１００〜３００ｎｍ、例えば２００ｎｍのチタン酸ジルコン酸鉛（ＰＺＴ； Ｐｂ（Ｚｒ１−ｘＴｉｘ ）Ｏ３ 、０＜ｘ＜１）膜をＲＦスパッタ法により第１の導電膜１３上に形成する。
【００４３】
厚さ２００ｎｍのＰＺＴ膜を形成する条件として、例えば、スパッタパワーを１ｋＷ、チャンバ内に導入するアルゴンの流量を２０ｓｃｃｍ、基板温度を５０℃、ターゲットとしてＰＺＴ、膜形成時間を３１５秒とする。
【００４４】
なお、強誘電体層１４の形成方法は、その他に、ＭＯＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｄｅｐｏｓｉｔｉｏｎ）溶液を用いたスピンオン法、ＭＯＣＶＤ（ 有機金属ＣＶＤ）法、ゾル・ゲル溶液使用のスピンオン法などがある。また、強誘電体層１５の材料としては、ＰＺＴ以外に、ＰＺＴにランタン（Ｌａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）の少なくとも１つの元素を含む他のＰＺＴ系材料や、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ、Ｙ１）、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９ （ＳＢＴＮ、ＹＺ）等のＢｉ層状構造化合物、その他の金属酸化物強誘電体を採用してもよい。
【００４５】
続いて、強誘電体膜１４を構成するＰＺＴ膜の第１回目のアニール処理として、急速加熱処理装置を用いて、酸素雰囲気中で温度５８５℃程度、９０秒間程度の条件で急速熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ））を行う。この場合、酸素雰囲気には、酸素ガスを流量５０ｃｃ／ｍｉｎ． 、アルゴンガスを流量１．９５リットル／ｍｉｎ． で導入する。この第１回目のＰＺＴアニールによりＰＺＴ膜が結晶化する。
【００４６】
続いて、図２（ｂ） に示すように、強誘電体膜１４の上に第２の導電膜１５として酸化イリジウム（ＩｒＯｘ ） 膜を反応性スパッタ法により例えば２００ｎｍの厚さに形成する。
【００４７】
ＩｒＯ ｘ 膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約２０℃とし、チャンバ内に導入するアルゴンガスの流量を約１００ｓｃｃｍ、酸素（Ｏ２）ガスの流量を５６ｓｃｃｍとし、ターゲットとしてイリジウム（Ｉｒ）を用い、ターゲット・基板間に印加するパワーを約２．０ｋＷとする。
【００４８】
この後に、第２回目のアニール処理として、酸素雰囲気中で温度７２５℃程度で２０秒間程度の条件で、強誘電体膜１４及びＩｒＯ ｘ 膜１５にＲＴＡを行う。この場合、酸素雰囲気には、酸素ガスを流量２０ｃｃ／ｍｉｎ． 、アルゴンガスを流量２リットル／ｍｉｎ． で導入する。この第２回目のアニール処理によれば、第２の導電膜１５を構成するイリジウムがＰＺＴ強誘電体膜１４にドープされた状態となる。この場合の強誘電体膜中のイリジウム（Ｉｒ）は、ＰＺＴのペロブスカイト構造を構成する酸素以外の原子の一部がイリジウムによって置き換えられた構造となっている。
【００４９】
この状態では、第１の導電膜１３上のＰＺＴ強誘電体膜１４の（１１１）配向結晶粒の配向方位の傾きは、シリコン基板１の上面の垂直方向から７゜以下に傾いている。
【００５０】
次に、図３（ａ） に示すように、第２の導電膜１５をパターニングすることによりメモリセル領域Ａの素子分離絶縁膜２の上方に複数のキャパシタ上部電極１５ａを間隔をおいて形成する。続いて、強誘電体膜１４をパターニングし、キャパシタ上部電極１５ａの下にキャパシタ誘電体膜１４ａを形成する。キャパシタ誘電体膜１４ａは、キャパシ上部電極１５ａの直下だけでなくその周辺にも残される。
【００５１】
この後に、図３（ｂ） に示すように、キャパシタ上部電極１５ａ、キャパシタ誘電体膜１４ａ及び第１の導電膜１３の上にキャパシタ保護絶縁膜１６としてアルミナ膜をスパッタにより約２０〜５０ｎｍ程度の厚さに形成する。なお、キャパシタ保護絶縁膜１６としては、アルミナ膜の他、ＰＺＴ、窒化シリコン膜、又は窒化酸化シリコン膜などを用いてもよい。
【００５２】
続いて、図４に示すように、レジストマスク（不図示）を用いてキャパシタ保護絶縁膜１６、第１の導電膜１３及び密着層１２をパターニングすることにより、複数のキャパシタ上部電極１５ａの下であってワード線（ゲート電極）の延在方向に伸びるストライプ形状にする。これにより、第１の導電膜１３よりなるキャパシタ下部電極１３ａが形成される。なお、密着層１２もキャパシタ下部電極１３ａの一部と考えてもよい。
【００５３】
１つのキャパシタ上部電極１５ａとその下のキャパシタ誘電体膜１４ａとキャパシタ下部電極１３ａにより、１つの強誘電体キャパシタＱが構成される。
【００５４】
次に、図５に示す構造を形成するまでの工程を説明する。
【００５５】
まず、キャパシタ保護絶縁膜１６、第１層間絶縁膜１１及び強誘電体キャパシタＱの上に、第２層間絶縁膜１７として酸化シリコン膜を約１μｍの厚さに形成する。この酸化シリコン膜は、ＴＥＯＳを用いてＣＶＤ法により形成される。続いて、第２層間層間絶縁膜１７の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜１７の残り膜厚は、メモリセル領域Ａの強誘電体キャパシタＱの上で約３００ｎｍ程度とする。
【００５６】
続いて、第２層間絶縁膜１７、第１層間絶縁膜１１及びカバー膜１０をパターニングすることにより、第１，第２のｎ型不純物拡散領域７ａ，７ｂの上にそれぞれ第１，第２のコンタクトホール１７ａ，１７ｂを形成すると同時に、第１、第２のｐ型不純物拡散領域８ａ，８ｂの上にそれぞれ第３、第４のコンタクトホール１７ｃ，１７ｄを形成する。さらに、第２層間絶縁膜１７及びカバー膜１０をパターニングすることにより、下部電極１３ａのうち上部電極１５ａからはみ出した領域の上に第５のコンタクトホール１７ｅを形成する。
【００５７】
第１のコンタクトホール１７ａは、メモリセル領域Ａにおけるｐウェル３ａの両側寄りに形成されるｎ型不純物拡散領域７ａの上に形成される。また、第２のコンタクトホール１７ｂは、ｐウェル３ａの中央において２つのゲート電極５ａ，５ｂの間に挟まれる第２のｎ型不純物拡散領域７ｂの上に形成される。
【００５８】
続いて、第１〜第５のコンタクトホール１７ａ〜１７ｅ内と第２層間絶縁膜１７上に、膜厚２０ｎｍのチタン（Ｔｉ）膜と膜厚５０ｎｍの窒化チタン（ＴｉＮ ）膜をスパッタにより順に形成し、さらにＴｉＮ 膜の上にタングステン（Ｗ）膜をＣＶＤ方により形成する。Ｗ膜は第１〜第５のコンタクトホール１７ａ〜１７ｅ内を完全に埋め込む厚さに形成される。
【００５９】
さらに、Ｔｉ膜、ＴｉＮ 膜及びＷ膜をＣＭＰ法により研磨して第２の層間絶縁膜１７の上面から除去する。これにより、第１〜第５のコンタクトホール１７ａ〜１７ｅｄ内に残されたＴｉ膜、ＴｉＮ 膜及びＷ膜をそれぞれ第１〜第５の導電性プラグ１８ａ〜１８ｅとして使用する。
【００６０】
次に、図６に示す構造を形成するまでの工程を説明する。
【００６１】
まず、第１〜第５の導電性プラグ１８ａ〜１８ｅと第２層間絶縁膜１７の上に窒化シリコンよりなる酸化防止膜（不図示）を形成する。
【００６２】
次に、酸化防止膜と第２層間絶縁膜１７をパターニングすることにより、キャパシタ上部電極１５ａの上に第６のコンタクトホール１９ａを形成する。
【００６３】
続いて、酸素雰囲気中で約５００〜６００℃、６０分間のアニールによってキャパシタ誘電体膜１４ａを構成する強誘電体膜１４の結晶性を回復させる。この場合、第１〜第５の導電性プラグ１８ａ〜１８ｅを構成するタングステンの酸化は酸化防止膜によって防止される。その酸化防止膜は第６のコンタクトホール１９ａを形成した後にエッチバックによって除去される。
【００６４】
その後に、第２層間絶縁膜１７上と第１〜第５の導電性プラグ１８ａ〜１８ｅ上と第６のコンタクトホール１９ａ内に金属膜を形成する。金属膜として、第２層間絶縁膜１７上で例えば膜厚１５０ｎｍの窒化チタン（ＴｉＮ）膜と膜厚５００ｎｍのアルミニウム膜と膜厚５ｎｍのＴｉ膜と膜厚１００ｎｍのＴｉＮ 膜を順に形成する。
【００６５】
続いて、金属膜をフォトリソグラフィー法によりパターニングすることによって、第１〜第４のアルミニウム配線２０ａ〜２０ｄと導電性パッド２０ｅを形成する。
【００６６】
メモリセル領域Ａ内の第１のアルミニウム配線２０ａは、第１の導電性プラグ１８ａの上から第６のコンタクトホール１９ａ内に延在してキャパシタ上部電極１５ａと第１の導電性プラグ１８ａを電気的に接続する。これにより、キャパシタ上部電極１５ａは、第１のアルミニウム配線２０ａと第１の導電性プラグ１８ａを介して第１のｎ型不純物拡散領域７ａに電気的に接続される。また、メモリセル領域Ａ内の第２のアルミニウム配線２０ｂは、第５のコンタクトホール１７ｅ内の第５の導電性プラグ１８ｅを通してキャパシタ下部電極１３ａに接続される。
【００６７】
第３、第４のアルミニウム配線２０ｃ，２０ｄは、それぞれ周辺回路領域Ｂの第３、第４の導電性プラグ１８ｃ，１８ｄを介してｐ型不純物拡散領域８ａ，８ｂに電気的に接続される。
【００６８】
メモリセル領域Ａ内の導電性パッド２０ｅは、第２の導電性プラグ１８ｂの上に島状に形成され、さらにその上方に形成されるビット線（不図示）に電気的に接続される。導電性パッド２０ｅと第２の導電性プラグ１８ｂは、ビット線と第２のｎ型不純物拡散領域７ｂを電気的に接続するために形成される。
【００６９】
第１〜第４の配線２０ａ〜２０ｄ及び導電性プラグ２０ｅを形成した後に、さらに第３の層間絶縁膜を形成し、導電性プラグを形成し、さらに第３の層間絶縁膜の上にビット線などを形成するが、その詳細は省略する。
【００７０】
上記した強誘電体キャパシタＱは、密着層１２、下部電極１３ａ、誘電体層１４ａ及び上部電極１５ａの各層の改善により従来よりも優れたキャパシタ特性を有している。そこで、その詳細を以下に説明する。
【００７１】
まず、半導体チップ内で、強誘電体キャパシタＱとＭＯＳトランジスタＴ１ ，Ｔ２ から構成されるメモリセルの特性のバラツキを抑えることを目的として、強誘電体膜１４を構成するＰＺＴ結晶の配向方位の不均一性を小さくことと、下部電極１３ａを構成するＰｔ結晶の配向方位の不均一性を小さくすることについて説明する。
【００７２】
Ｐｔ下部電極１３ａの下の密着層１２の表面粗さがＰｔ膜の配向性に与える影響を調査するために、複数枚のシリコン基板上に１００ｎｍの厚さのＳｉＯ２膜を形成し、さらに、各ＳｉＯ２膜上にそれぞれ種類の異なる膜を形成した。ここでは、種類の異なる膜として、酸化チタン（ＴｉＯ２）膜と酸化プラチナ（ＰｔＯ） 膜とアルミナ（Ａｌ２Ｏ３）膜のいずれかをＳｉＯ２膜上に形成した。
【００７３】
そして、シリコン基板、ＳｉＯ２膜、Ａｌ２Ｏ３ 膜の積層構造を第１の試料とした。また、シリコン基板、ＳｉＯ２膜、ＰｔＯ 膜の積層構造を第２の試料とした。さらに、シリコン基板、ＳｉＯ２膜、ＴｉＯ２膜の積層構造を第３の試料とした。
【００７４】
第１の試料のＡｌ２Ｏ３ 膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された。スパッタの条件として、バイアスパワーを２．０ｋＷ、アルゴンガス流量を２０ｓｃｃｍ、基板温度を室温、スパッタ時間を４０秒に設定した。スパッタに用いられるターゲット材料はＡｌ２Ｏ３ である。
【００７５】
第２の試料のＰｔＯ 膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された。スパッタの条件として、バイアスパワーを１．０ｋＷ、アルゴンガス流量を３６ｓｃｃｍ、酸素ガス流量を１４４ｓｃｃｍ、基板温度を３５０℃、スパッタ時間を１９秒に設定した。スパッタに用いられるターゲット材料はプラチナである。
【００７６】
第３の試料のＴｉＯ２膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された厚さ２０ｎｍのＴｉ膜を急速加熱処理により酸化することにより形成された。Ｔｉのスパッタの条件として、バイアスパワーを２．５９ｋＷ、アルゴンガス流量を５０ｓｃｃｍ、基板温度を室温、スパッタ時間を１１秒に設定した。スパッタに用いられるターゲット材料はチタンである。また、急速加熱処理の条件として、基板温度を７００℃、アルゴンガス流量を２リットル／ｍｉｎ．、酸素ガス流量を２０ｃｃ／ｍｉｎ． 、処理時間を６０秒に設定した。
【００７７】
そして、第１の試料のＡｌ２Ｏ３ 膜、第２の試料のＰｔＯ 膜、第３の試料のＴｉＯ２膜のそれぞれの上に、真空チャンバ内で同じ条件のスパッタによりプラチナ（Ｐｔ）膜を１５０ｎｍの厚さに形成した。そのスパッタ条件として、バイアスパワーを１ｋＷ、アルゴンガス流量を１１６ｓｃｃｍ、基板温度を１００℃、スパッタ時間を８４秒に設定した。
【００７８】
その後に、第１〜第３の試料の各々のＰｔ膜について、（１１１）配向のロッキングカーブを取得し、その半値幅を求めた。その測定は、４軸ゴニオＸ線測定装置を用いて２θ／θ法により測定する。即ち、Ｐｔ膜の（１１１）配向を示す強度のピークが最大となる２θ＝３９．８゜付近に２θ／θ角を固定してウェハをあおりながら（１１１）配向強度のピークを測定するχスキャン法を採用した。これにより、プラチナ膜のχスキャンのあおり角度χと（１１１）配向強度の関係は図７に示すような結果となった。
【００７９】
図７によれば、第１〜第３の試料の層構造について、プラチナ膜の（１１１）配向強度のロッキングカーブの半値幅を小さい順に挙げるとＰｔ／Ａｌ２Ｏ３、Ｐｔ／ＰｔＯ、Ｐｔ／ＴｉＯ２ となる。
【００８０】
また、第１〜第３の試料にプラチナ膜を形成する前に、Ａｌ２Ｏ３ 膜、ＰｔＯ 膜、ＴｉＯ ｘ 膜のそれぞれの表面の粗さＲｍｓを測定したところ、図８に示すような結果が得られ、Ａｌ２Ｏ３ 膜のＲｍｓは０．２８、ＰｔＯ 膜のＲｍｓは０．４３、ＴｉＯ２膜のＲｍｓは１．８となった。
【００８１】
そこで、第１〜第３の試料のＡｌ２Ｏ３ 、ＰｔＯ 、ＴｉＯ ｘ のそれぞれをＰｔ膜とＳｉＯ２膜を密着させるための密着層とし、Ｐｔ膜の（１１１）配向のロッキングカーブの半値幅と密着層のＲｍｓとの関係をプロットしたところ、図９に示すような結果が得られた。図９によれば、Ｐｔ膜の（１１１）配向のロッキングカーブの半値幅と密着層表面のＲｍｓとの間に直線的な相関関係があり、Ｐｔ膜の（１１１）配向性は密着層の表面粗さに大きく依存し、表面粗さＲｍｓが小さくなるほどＰｔ膜の（１１１）配向方位の基板面垂直方向からのずれが小さくなることがわかる。
【００８２】
密着層上のＰｔの自己配向の面方位は（１１１）である。従って、以上のような実験結果により、プラチナの自己配向性を阻害する要因として下地の表面粗さがあり、下地である密着層の平坦性が良いほどプラチナ膜の自己配向が促進される。即ち、密着層の粗さが小さいほどプラチナ膜の自己配向が優勢となる。
【００８３】
なお、同じ材料の密着層であってもその形成条件の相違によってその表面の粗さＲｍｓは異なる。
【００８４】
次に、第１、第２及び第３の試料の各々のＰｔ膜上にＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、急速加熱処理装置で各試料のＰＺＴ膜に一回目の熱処理を行い、各試料のＰＺＴ膜上に酸化イリジウムを上部電極として形成し、その後に、各試料に急速加熱処理装置で二回目の熱処理をした。その後に、第１、第２、第３の試料のそれぞれのＰＺＴ膜の（１１１）配向の特性を評価した。
【００８５】
ＰＺＴ膜を真空チャンバ内で形成する条件として、例えば、スパッタパワーを１ｋＷ、チャンバ内に導入するアルゴンの流量を２０ｓｃｃｍ、基板温度を５０℃、ターゲットとしてＰＺＴ、膜形成時間を３１５秒とする。また、一回目の熱処理条件として、酸素ガスが流量５０ｃｃ／ｍｉｎ． 、アルゴンガスが流量１．９５リットル／ｍｉｎ． で導入された酸素雰囲気中で基板温度５８５℃、加熱時間９０秒間に設定する。
【００８６】
また、酸化イリジウム膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約２０℃とし、チャンバ内に導入するアルゴンガスの流量を約１００ｓｃｃｍ、酸素（Ｏ２）ガスの流量を５６ｓｃｃｍとし、ターゲットとしてイリジウム（Ｉｒ）を用い、ターゲット・基板間に印加するパワーを約２．０ｋＷとする。
【００８７】
さらに、二回目の熱処理条件として、酸素ガスが流量２０ｃｃ／ｍｉｎ． 、アルゴンガスが流量２リットル／ｍｉｎ． で導入された酸素雰囲気中で基板温度７２５℃、加熱時間２０秒間に設定する。
【００８８】
第１、第２、第３の試料のＰＺＴ膜のそれぞれの（１１１）配向の特性を評価するために、各ＰＺＴ膜の（１１１）配向のロッキングカーブを測定し、その半値幅を求めた。その測定は、４軸ゴニオＸ線測定装置を用いて２θ／θ法により測定する。即ち、ＰＺＴ膜の（１１１）配向を示す強度のピークが最大となる２θ＝３１゜付近に２θ／θ角を固定してウェハをあおりながら（１１１）配向強度のピークを測定するχスキャン法を採用した。これにより、図１０に示すようなプラチナ膜のχスキャンのあおり角度χと（１１１）配向強度の関係が得られた。
【００８９】
図１０によれば、第１〜第３の試料のＰＺＴ膜の下の層構造について、ＰＺＴ膜の（１１１）配向強度のロッキングカーブの半値幅を小さくする順に挙げるとＰｔ／Ａｌ２Ｏ３、Ｐｔ／ＰｔＯ、Ｐｔ／ＴｉＯ２ となる。なお、あおり角度χの半値幅が小さいほど（１１１）配向が良くなる。
【００９０】
また、第１〜第３の試料のそれぞれのＡｌ２Ｏ３ 膜、ＰｔＯ 膜、ＴｉＯ２膜を密着層として、図８の結果に基づき、密着層の表面粗さとＰＺＴ膜の（１１１）配向のロッキングカーブの半値幅との関係をプロットしたところ図１１に示すような結果が得られた。
【００９１】
図１１によれば、ＰＺＴ膜の（１１１）配向のロッキングカーブの半値幅と密着層表面のＲｍｓとの間に直線的な相関関係があり、ＰＺＴ膜の（１１１）配向性は密着層の表面粗さに大きく依存し、表面粗さＲｍｓが小さくなるほどＰＺＴ膜の（１１１）配向方位の基板面垂直方向からのずれが小さくなることがわかる。
【００９２】
ところで、上記した実施形態では、強誘電体キャパシタを構成する強誘電体材料としてＰＺＴ、或いはＣａ、Ｓｒ、Ｌａの少なくとも１つをドープしたＰＺＴ、またはＢｉ層状構造化合物などを例に挙げている。本願発明者は、Ｃａ、Ｓｒ、Ｌａ以外の元素をＰＺＴ膜にドープして強誘電体特性を向上させることを試みた。そして、Ｃａ、Ｓｒ、Ｌａ以外の元素として、上部電極を構成するイリジウム（Ｉｒ）を用いた。
【００９３】
そして、ＩｒがＰＺＴの結晶格子中にドーピングされていることを確認する方法として異常分散法を用いた。
【００９４】
異常分散は、Ｘ線の振動数が原子の吸収端の振動数に近い状態で共鳴効果により屈折率や散乱能が大きく変化する現象である。つまり、ある物質のＸ線回折強度を測定する際に、その物質の構成元素の吸収端に近いエネルギーを物質に照射すると、Ｘ線回折強度が大きく変化することになる。この現象を利用して、特定ピークの回折強度のエネルギー依存性を調べれば、そのピークの構成元素を明らかにすることができる。
【００９５】
今回、ＩｒのＰＺＴ膜中へのドーピングを調べるために、ＩｒのＬＩＩＩ 吸収端近傍のエネルギーを利用した。なお、ＬＩＩＩ は、Ｉｒ原子における電子軌道である。
【００９６】
サンプルは、ＩｒドープトＰＺＴを誘電体膜とする第１のキャパシタと、ＩｒノンドープトＰＺＴを誘電体膜とする第２のキャパシタを使用した。第１及び第２のキャパシタは、それぞれＰｔよりなる下部電極とＩｒＯ２よりなる上部電極を有している。
【００９７】
まず、第１及び第２のキャパシタの上部電極を構成するＩｒＯ２膜中のＩｒが異常分散測定に影響を与えないかどうかの調査を行った。
【００９８】
図１２に下部電極の（１１１）配向強度のピークのＸ線入射エネルギー依存性を示す。Ｘ線として、ＩｒのＬＩＩＩ 吸収端近傍の波長を用いた。図１２では、理解を容易にするために、第１のキャパシタの下部電極を構成するＰｔの（１１１）積分強度を、第２のキャパシタの下部電極を構成するＰｔの（１１１）積分強度で規格化した値を用いている。
【００９９】
図１２によれば、強度比の急激な低下が全てのＸ線入射エネルギー領域で観られないので、上部電極のＩｒＯ２中のＩｒによる吸収効果は観られず、異常分散測定に影響が無いことがわかる。
【０１００】
次に、入射Ｘ線エネルギーをＩｒのＬＩＩＩ 吸収端近傍で変化させながらＰＺＴ膜の（１１１）配向強度のピークを取得し、その積分強度を入射エネルギーに対してプロットした結果を図１３に示す。図１３では、理解を容易にするために、第１のキャパシタのＰＺＴ（１１１）積分強度を、第２のキャパシタのＰＺＴの（１１１）積分強度で規格化した値を用いている。
【０１０１】
図１３によれば、ＩｒのＬＩＩＩ 吸収端エネルギー１１．２１ｅＶで強度比の低下が大きくなっている。これは、ＩｒドープトＰＺＴの結晶格子中にＩｒが含まれていることを明確に示しており、ＩｒドープトＰＺＴは、ＩｒがＰＺＴ膜中に単に拡散しているのではなく、ＩｒをＰＺＴ結晶構成元素として含んでいることがわかる。
【０１０２】
ＩｒをＰＺＴ格子中に含ませる方法は、例えば、ＩｒＯ ｘ 又はＩｒからなる導電膜（上部電極）をＰＺＴ膜上に形成した後にアニールにより導電膜内のＩｒをＰＺＴ膜中に拡散させる方法、Ｉｒを添加したＰＺＴをターゲットに用いてスパッタリングによりＰＺＴを形成する方法、Ｉｒ元素を含むゾルゲル溶液を用いてスピンオン法によりＰＺＴを形成する方法、Ｉｒ元素を含むＣＯＤ溶液を用いてスピンオン法によりＰＺＴを形成する方法、Ｉｒが含まれる原料を用いてＭＯＣＶＤ法によりＰＺＴを形成する方法、などがある。
【０１０３】
ＭＯＣＶＤ法によりＩｒドープトＰＺＴ膜を形成する場合には、例えば次のような液体状の有機ソースを用いる。
【０１０４】
鉛（Ｐｂ）供給用の有機ソースとして、Ｐｂ（ＤＰＭ）２（ Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２） をＴＨＦ（ＴｅｔｒａＨｙｄｒｏＦｕｒａｎ ：Ｃ４Ｈ８Ｏ ）液に溶かした材料が用いられる。また、ジルコニウム（Ｚｒ）供給用の有機ソースとして、Ｚｒ（ＤＭＨＤ）４ （ Ｚｒ（（Ｃ９Ｈ１５Ｏ２）４）をＴＨＦ液に溶かした材料が用いられる。チタン（Ｔｉ）供給用の有機ソースとして、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２（Ｔｉ（Ｃ３Ｈ７Ｏ）２（Ｃ１１Ｈ１９Ｏ２）２ ）をＴＨＦ液に溶かした材料が用いられる。イリジウム（Ｉｒ）供給用の有機ソースとして、Ｉｒ（ＤＭＰ）３（ Ｉｒ（Ｃ１１Ｈ１９Ｏ２）３）をＴＨＦ液に溶かした材料が用いられる。
【０１０５】
それらの有機ソースは、それぞれ、昇華温度１９０℃の気化器によって気化されて酸素（Ｏ２） ガスとともに強誘電体膜成長雰囲気内に導入される。酸素ガス分圧を制御するために酸素ガスと不活性ガス、例えばアルゴン又は窒素を混合することが好ましい。不活性ガスは有機ソースのキャリアガスとして用いられ、そのガス流量は例えば３００ｓｃｃｍである。また、基板温度は５４０℃、成長レートは２０ｎｍ／分である。さらに、強誘電体膜成長雰囲気を画定するチャンバ内の圧力は５Ｔｏｒｒである。
【０１０６】
ところで、強誘電体キャパシタの誘電体膜を構成するＰＺＴ系結晶、Ｂｉ層状構造化合物の結晶はＡＢＯ３ペロブスカイト構造となる。そして、ＩｒがドープされたＡＢＯ３ペロブスカイト構造は図１４に示すＡサイト原子の一部とＢサイト原子の少なくとも一方にＩｒが含まれる構造となる。なお、図１４において、Ｉｒ以外のＡサイト原子は、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 又は希土類元素のいずれかであり、また、Ｉｒ以外のＢサイト原子は、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれかである。１単位のペロブスカイト構造には複数のＡ原子が存在しているがそれらは全て同一とは限らず、Ｂ原子も同様である。
【０１０７】
次に、そのようなＩｒドープトＰＺＴ膜が強誘電体キャパシタ特性にどのような影響を与えるかを実験した。
【０１０８】
まず、図６に示した構造を有する試料Ａ、試料Ｂ、試料Ｃを用意する。試料Ａ、試料Ｂ、試料Ｃは、強誘電体キャパシタＱの層構造を除いて同じ構造とする。
【０１０９】
試料Ａの密着層１２として、表面粗さＲｍｓが０．２８ｎｍのＡｌ２Ｏ３ 膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ＰＺＴ膜に一回目の急速加熱処理を行い、ついでＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成し、その後に、一回目よりも高温となる条件でＰＺＴ膜に二回目の急速加熱処理を施した。
【０１１０】
試料Ｂの密着層１２として表面粗さＲｍｓが１．８ｎｍのＴｉＯ ｘ 膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ＰＺＴ膜に一回目の急速加熱処理を行い、ついでＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成し、その後に、一回目よりも高温となる条件でＰＺＴ膜に二回目の急速加熱処理を施した。
【０１１１】
試料Ｃの密着層１２として表面粗さＲｍｓが０．７６ｎｍのＴｉ膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ついでＰＺＴ膜に急速加熱処理を行った後に、ＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成した。なお、試料Ｃについては、ＰＺＴ膜へのＩｒ元素の拡散を防止するために、第２の導電層１５を形成した後に、二回目の急速加熱処理は施さなかった。
【０１１２】
なお、試料Ａ、試料Ｂ、試料Ｃの各々の第１の導電膜１３であるＰｔ膜の形成条件は、上記した第１の試料におけるＰｔ膜の形成条件と同じにした。また、試料Ａ、試料Ｂ、試料Ｃの各々の強誘電体１４であるＰＺＴ膜の形成条件は、第１の試料におけるＰＺＴ膜の形成条件と同じにした。
【０１１３】
試料Ａ、試料Ｂ、試料Ｃについての違いを表１に示す。
【０１１４】
【表１】
【０１１５】
次に、試料Ａ、試料Ｂ、試料Ｃのそれぞれの密着層、Ｐｔ膜、ＰＺＴ膜及び上部電極層を、図３（ａ），（ｂ） 、図４と同じような工程によって強誘電体キャパシタＱを形成した。その後に、図５、図６に示したように、それらの強誘電体キャパシタＱを層間絶縁膜１１で覆い、さらに、層間絶縁膜１１にコンタクトホール１７ｅ，１９ａを形成し、層間絶縁膜１１上にコンタクトホール１７ｅ，１９ａを通して強誘電体キャパシタＱの上部電極１５ａと下部電極１３ａに接続されるアルミニウム配線２０ａ，２０ｂを形成した。
【０１１６】
強誘電体キャパシタは、各試料において、層間絶縁膜１１上に１．０×１．５μｍ２ の平面形状であって１６５６個形成された。
【０１１７】
そのような強誘電体キャパシタＱを有する試料Ａ、試料Ｂ、試料Ｃについて、それぞれの強誘電体キャパシタＱの分極スイッチＱｓｗを測定したところ、図１５に示すような特性が得られた。
【０１１８】
図１５によれば、試料Ａ、試料ＢにおいてＩｒが拡散されたＰＺＴ膜を有するキャパシタのＱｓｗは、試料ＣにおいてＩｒが拡散されていないＰＺＴ膜を有するキャパシタのＱｓｗに比べて５μＣ／ｃｍ２ 程度高くなった。これは、ＰＺＴ膜中にＩｒが存在してＰＺＴ膜中の格子欠陥を補填しているためと考えられる。ＩｒノンドープトＰＺＴ膜とＩｒドープトＰＺＴ膜をそれぞれ強誘電体キャパシタの誘電体層として適用した場合の電圧と残留分極との関係の違いを調べたところ、図１６に示すような結果が得られた。
【０１１９】
また、図１５において、Ｉｒが存在しているＰＺＴ膜を有する試料Ａ及び試料Ｂをそれぞれ比較すると、試料ＡのＱｓｗが試料ＢのＱｓｗよりも１〜２μＣ／ｃｍ２ 程度高くなっている。これは、先に述べたように、密着層１２の表面粗さについて試料Ａの方が試料Ｂよりも小さいので、密着層の上のＰｔ膜及びＰＺＴ膜の結晶方位がばらつきが抑えられてキャパシタの性能を若干高いレベルに上げているからと考えられる。
【０１２０】
次に、試料Ａ、試料Ｂ、試料Ｃの各々について、ＭＯＳトランジスタと強誘電体キャパシタをそれぞれ２つずつ用いて１ビットとして作用させる方式、即ち２Ｔ２Ｃ方式の２５６ビット（ｂｉｔ ）のＦｅＲＡＭチップを作製し、ＦｅＲＡＭチップをパッケージに組み立てた。
【０１２１】
そして、それらのＦｅＲＡＭに室温でデータを書き込んだ後に、２６０℃のベークを行い、その後に、ベーク前に書き込んだデータを読み出すことができるかどうかの試験を行ったところ、図１７に示すような結果が得られた。
【０１２２】
図１７によれば、試料Ｂの２５６ビットのうちの不良ビット数が試料Ａ，Ｃに比べて多くなった。即ち、試料Ａ，Ｃに比べてＰＺＴ膜の結晶方位がばらついている試料Ｂでは不良ビット数が多いことがわかる。これは、試料Ｂの強誘電体キャパシタの下部電極の下の密着層の上面の粗さが、試料Ａ，Ｃのそれに比べて大きいからである。
【０１２３】
そこで、結晶方位と不良ビット数の関係を調べるために、試料Ａ，Ｂ，Ｃのそれぞれについて、ＰＺＴの（１１１）配向結晶粒の配向方位の傾きと読出ができなかった不良ビット数の関係を調べたところ、図１８のような結果が得られた。図１８の横軸は、ＰＺＴの（１１１）配向結晶粒の傾きは、基板の上面に対する垂直方向からの傾き（ズレ）の大きさを示し、また、縦軸は不良ビット数を示している。
【０１２４】
図１８からわかるようにＰＺＴ（１１１）配向結晶粒の基板面に対して垂直方向からの傾きが大きくなると、ある傾き、３．５゜から急激に不良ビット数が多くなっていることがわかる。
【０１２５】
また、同様な試験をベーク温度を２３０℃に変更した際のＰＺＴ（１１１）配向方位の傾きと良品率との関係は図１９に示すような結果になった。ここで、良品は、不良ビット数が０であることを意味する。
【０１２６】
図１９からわかるように、ＰＺＴ（１１１）配向結晶粒の配向方位の傾きが大きくなると、良品率が下がっていくことがわかる。図１８と図１９によれば、デバイス性能を向上させるには、ＰＺＴ（１１１）配向結晶粒の配向方位の基板表面の垂直方向から傾きを３．５゜以下にする必要がある。
【０１２７】
これは、基板表面の垂直方向に対するＰＺＴ（１１１）配向結晶粒の配向方位の傾きを小さくすることにより、２５６ビットの各ビットのキャパシタ性能を向上し且つキャパシタ性能のバラツキを抑制することになり、不良ビット数の減少と良品率の向上が可能になる。
【０１２８】
また、上記した図１１によれば、基板表面の垂直方向に対するＰＺＴ（１１１）配向結晶粒の配向方位の傾きを３．５゜以下にするためには、密着層の表面粗さが０．７９ｎｍ以下でなければならないことが近似曲線から見積もられる。
【０１２９】
また、上記した図９によれば、密着層の粗さＲｍｓが０．７９ｎｍ以下になるときには、Ｐｔ（１１１）配向結晶粒の傾きが基板表面の垂直方向に対して２．３゜以下になることが近似曲線から見積もれる。
【０１３０】
次に、試料Ａ、試料Ｂ、試料Ｃの各々について、ＭＯＳトランジスタと強誘電体キャパシタをそれぞれ１ つずつ用いて１ビットとして作用させる方式、即ち１ Ｔ１ Ｃ方式の２５６ｂｉｔ のＦｅＲＡＭをウェハに作製した。
【０１３１】
１Ｔ１Ｃ方式は、２Ｔ２Ｃ方式に比べてチップサイズを小さくできる利点がある反面、２Ｔ２Ｃ方式よりもキャパシタに要求されるキャパシタ性能が厳しくなる。
【０１３２】
そこで、試料Ａ、試料Ｂ、試料Ｃの各々について、ウェハ状態でデータを書き込んで２３０℃でベークした後にデータを読み出す試験を行ったところ、図２０に示す結果が得られた。図２０によれば良品率は試料Ａのみで良品が取得できたことがわかる。試料Ｂが良品とならなかった理由は、基板表面に対する垂直方向からのＰＺＴ（１１１）配向結晶粒の配向方位の傾きが大きくなっていることが原因であると考えられる。
【０１３３】
これに対して、試料Ｃで良品が取得できなかった理由は、各ビットのバラツキは小さいがＰＺＴ格子中にＩｒが拡散していないことにより、図１５に示したように、Ｑｓｗが低くて１Ｔ１Ｃ方式で要求されるキャパシタ性能を満たせなくなることが原因であると考えられる。
【０１３４】
以上のことから、ＦｅＲＡＭを大容量化し且つ微細化するためには、表２に示すように、ＰＺＴ（１１１）配向方位の基板面垂直方向からのズレを小さくすること、およびＰＺＴ格子中にＩｒが含まれることを両立させることが最適であることがわかる。
【０１３５】
【表２】
【０１３６】
なお、図１〜図６に示した半導体装置の製造工程では、密着層１２の上に形成される第１の導電膜１３としてプラチナを形成しているが、プラチナの代わりにイリジウム、チタン等、自己配向性を有する材料を用いてもよい。
（第２の実施の形態）
本実施形態では、表面粗さが小さい密着層の上に強誘電体膜をＭＯＣＶＤ法により形成することについて説明する。
【０１３７】
本実施形態においても、第１実施形態と同様に、図１〜図６に説明した工程に沿ってＦｅＲＡＭを形成する。
【０１３８】
即ち、図１（ａ） に示すように第１層間絶縁膜１１上に、表面粗さ０．７９ｎｍ以下の密着層１２としてアルミナ層を１０ｎｍの厚さに形成する。アルミナ層をスパッタにより形成する条件として、チャンバ内のシリコン基板１の温度を室温とし、チャンバ内に導入するアルゴンガスの流量を２０ｓｃｃｍとし、ターゲットとしてアルミナを用い、ターゲット・基板間に印加するパワーを２ｋＷとする。
【０１３９】
続いて、図１（ｂ） に示すように、密着層１２の上に第１の導電膜１３を形成する。但し、本実施形態では、第１の導電膜として、スパッタによりチタン膜とイリジウム膜を形成する。
【０１４０】
チタン（Ｔｉ）膜は、１０ｎｍの厚さに形成される。Ｔｉｒ 膜をスパッタにより形成する条件として、例えばチャンバ内に入れたシリコン基板１の温度を約５００℃とし、チャンバ内に導入するアルゴンガス圧を０．１５Ｐａとし、ターゲットとしてチタンを用い、ターゲット・基板間に印加するパワーを約２．６ｋＷとする。
【０１４１】
イリジウム（Ｉｒ）膜は、５０〜４００ｎｍ、例えば１５０ｎｍの厚さに形成される。Ｉｒ膜をスパッタにより形成する条件として、例えばチャンバ内に入れたシリコン基板１の温度を約５００℃とし、チャンバ内に導入するアルゴンガスの流量を約２００ｓｃｃｍとし、ターゲットとしてイリジウムを用い、ターゲット・基板間に印加するパワーを約０．３ｋＷとする。
【０１４２】
この後に、図２（ａ） に示すように、第１の導電膜１３の上に強誘電体膜１４としてＰＺＴ膜を１２０ｎｍの厚さに形成する。但し、本実施形態では、次のような条件でＭＯＣＶＤ法によりＰＺＴ膜を形成する。
【０１４３】
チャンバ（不図示）内に置かれたシリコン基板１上でのＰＺＴ膜の成長温度を６２０℃とする。そして、ＰＺＴ膜を構成する元素のうち、Ｐｂの原料としてＰｂ（ＤＰＭ）２、Ｚｒの原料としてＺｒ（ｄｍｈｄ）４ 、Ｔｉの原料として、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２が用いられる。それらの原料は、ＴＨＦにモル比３％の濃度で溶解させて液状にされた状態で気化器に搬送され、気化器では例えば２６０℃の温度でＴＨＦとともに気化され、酸素と混合した後にシャワーヘッドを通してチャンバ内の第１の導電膜１３上に吹き付けられる。
【０１４４】
チャンバ内に導入される原料ガスの流量は、成長初期の２０秒間ではＰｂ原料ガスが０．３６５ｍｌ／ｍｉｎ． 、Ｚｒ原料ガスが０．１９６ｍｌ／ｍｉｎ． 、Ｔｉ原料ガスが０．１７５ｍｌ／ｍｉｎ． に設定され、その後の５０５秒間ではＰｂ原料ガスが０．３７６ｍｌ／ｍｉｎ． 、Ｚｒ原料ガスが０．２７７ｍｌ／ｍｉｎ． 、Ｔｉ原料ガスが０．２１４ｍｌ／ｍｉｎ． に設定される。
【０１４５】
そのような条件により形成されたＰＺＴ膜の厚さは１２０ｎｍであり、その組成は Ｐｂ／（Ｚｒ ＋Ｔｉ） ＝１．１７、 Ｚｒ／（Ｚｒ ＋Ｔｉ） ＝０．４３であった。
【０１４６】
ＭＯＣＶＤ法により形成されたＰＺＴ膜は、結晶化されているので、結晶化のためのアニールは省略される。
【０１４７】
続いて、図２（ｂ） に示すように、強誘電体膜１４であるＰＺＴ膜の上に第２の導電膜１５として酸化イリジウム膜をスパッタにより２００ｎｍの厚さに形成する。酸化イリジウム膜の形成条件は第１実施形態と同様に設定される。
【０１４８】
次に、図３、図４に示した工程に沿って第２の導電膜１５、強誘電体膜１４、第１の導電膜１３及び密着層１２を順次パターニングすることにより強誘電体キャパシタＱが形成される。なお、強誘電体キャパシタＱにおいて、第２の導電膜１５は上部電極１５ａ、強誘電体膜１４は誘電体膜１４ａ、第１の導電膜１３は下部電極１３ａとなる。
【０１４９】
その後の工程は第１実施形態と同じであるので省略する。
【０１５０】
以上のような工程により、上面の（１１１）配向強度の高い下部電極１３ａ上に６２０℃の高い基板温度でＭＯＣＶＤ法により形成されたＰＺＴ強誘電体膜１４において、９０％以上のＰＺＴグレインの上面の配向を（１１１）に揃えることができた。
【０１５１】
これは、下部電極１３ａの配向性を良くするために、層間絶縁膜１１の上に密着層１２として平坦性の良いアルミナ膜を形成したので、アルミナ膜上のＴｉ膜がｃ軸に配向し、その上のＩｒ膜が（１１１）に配向するようになったからである。
【０１５２】
従来技術として酸化シリコン膜上に形成したイリジウム膜と、本実施形態として酸化シリコン膜上にアルミナ膜、チタン膜を介して形成したイリジウム膜との双方について、ＸＲＤプロファイルの（２２２）配向強度の半値幅を調べたところ、表３に示すような結果が得られ、本実施形態に係るイリジウム膜の（１１１）配向が従来よりも向上したことがわかる。
【０１５３】
【表３】
【０１５４】
表面平坦性の良いアルミナからなる密着層１２の上にスパッタにより形成されたＩｒ膜の配向をＸＲＤ法により測定したところ図２１の実線曲線に示すようなＸＲＤプロファイルが得られた。図２１の実線曲線によれば、Ｉｒ膜に十分高い強度の（１１１）配向が得られていることがわかる。
【０１５５】
これに対して、密着層１２を用いずに、ＳｉＯ２よりなる層間絶縁膜１１の上にスパッタによりＩｒ膜を形成し、Ｉｒ膜の配向をＸＲＤ法により測定したところ、図２１の破線曲線に示すようになり、Ｉｒ膜の（１１１）配向強度は極めて小さいことが判った。
【０１５６】
また、密着層１２上に形成された強誘電体キャパシタを有するＦｅＲＡＭのインプリント特性と、層間絶縁膜１１上に直に形成された強誘電体キャパシタを有するＦｅＲＡＭの各々のインプリント特性を調べたところ、図２２に示すような結果が得られた。これにより、本実施形態のような条件のＭＯＣＶＤ法により形成された強誘電体キャパシタを有するＦｅＲＡＭによれば、１００時間経過後でも十分な読み取りマージンが維持される。
【０１５７】
次に、不良ビットの発生するキャパシタと発生しないキャパシタについて分析結果を説明する。
【０１５８】
まず、不良ビットが発生するキャパシタの強誘電体膜のＰＺＴ結晶の（１１１）配向を調べた。図２３（ａ） は、不良ビットが発生するキャパシタを透過電子顕微鏡で見た像に基づく断面図であり、図２３（ｂ） は図２３（ａ） の破線で示したＰＺＴ結晶が＜１１１＞方向でない領域の電子回折像である。これによれば、ＰＺＴ膜の（１１１）配向比率は多く見積もっても約８５％である。
【０１５９】
不良ビット数が発生しないキャパシタの強誘電体膜のＰＺＴ結晶の（１１１）配向を調べた。図２４は、不良ビットが発生しないキャパシタを透過電子顕微鏡で見た像に基づく断面図であり、ＰＺＴ膜中のグレインが柱状に揃っており、ＰＺＴ膜の（１１１）配向比率はほぼ１００％である。なお、第１実施形態に示したＰＺＴよりなる強誘電体膜１４の（１１１）配向比率は９０％以上であって、ほぼ１００％かそれに近い値となる。
【０１６０】
結晶方位が揃っている場合には、デバイス動作を行う数十ナノ秒の時間で強誘電体ドメインの書き込みができるが、結晶方位が異なったものが混在していると、分極反転の伝搬に時間がかかるために、その時間内で反転しないドメインが残ってしまうためにインプリントの現象が起きると考えられている。
【０１６１】
従って、デバイスとして強誘電体膜を動作させるためには、９０％以上の結晶を同一方向に揃える必要がある。
（第３の実施の形態）
第１、第２の実施形態では、上部電極と下部電極にそれぞれ上から導電性プラグを接続するいわゆるプレーナ型キャパシタについて説明した。本実施形態では、キャパシタの下部電極を下から導電性プラグに接続するいわゆるスタック型のキャパシタを有する半導体装置について説明する。
【０１６２】
図２５〜図３０は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図である。
【０１６３】
図２５（ａ） に示す断面構造を形成するまでの工程を説明する。
【０１６４】
まず、ｎ型又はｐ型のシリコン（半導体）基板５１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、その中に酸化シリコン（ＳｉＯ２）を埋め込んで素子分離絶縁層５２を形成する。そのような構造の素子分離絶縁層５２は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれる。なお、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成した絶縁層を素子分離絶縁層として採用してもよい。
【０１６５】
続いて、メモリセル領域におけるシリコン基板５１のトランジスタ形成領域にｐ型不純物を選択的に導入してｐ型ウェル５１ａを形成する。
【０１６６】
さらに、シリコン基板５１のｐ型ウェル５１ａの表面を熱酸化して、ゲート絶縁層５３となるシリコン酸化層を形成する。
【０１６７】
次に、シリコン基板５１の上側全面に非晶質又は多結晶のシリコン層とタングステンシリサイド層を順次形成する。その後に、シリコン層とタングステンシリサイド層をフォトリソグラフィ法によりパターニングして、メモリセル領域のウェル１ａ上にゲート電極５４ａ，５４ｂを形成する。それらのゲート電極５４ａ，５４ｂはゲート絶縁層５３を介してシリコン基板５１の上に形成される。
【０１６８】
なお、メモリセル領域では、１つのｐ型ウェル５１ａ上には２つのゲート電極５４ａ，５４ｂが並列に形成され、それらのゲート電極５４ａ，５４ｂはワード線の一部を構成する。
【０１６９】
次に、ｐ型ウェル１ａのうちゲート電極５４ａ，５４ｂの両側にｎ型不純物、例えばリンをイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃを形成する。
【０１７０】
さらに、ＣＶＤ法により絶縁層、例えば酸化シリコン（ＳｉＯ２）層をシリコン基板５１の全面に形成した後に、その絶縁層をエッチバックしてゲート電極５４ａ，５４ｂの両側部分に絶縁性のサイドウォールスペーサ５６として残す。
【０１７１】
続いて、ｐ型ウェル５１ａにおいて、ゲート電極５４ａ，５４ｂとサイドウォールスペーサ５６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃにそれぞれ不純物高濃度領域を形成する。
【０１７２】
なお、１つのｐ型ウェル５１ａにおいて、２つのゲート電極５４ａ，５４ｂの間の第１のｎ型不純物拡散領域５５ａは後述するビット線に電気的に接続され、ウェル５１ａの両端側寄りの第２、第３のｎ型不純物拡散領域５５ｂ，５５ｃは後述するキャパシタの下部電極に電気的に接続される。
【０１７３】
以上の工程により、ｐ型のウェル５１ａにはゲート電極５４ａ，５４ｂとＬＤＤ構造のｎ型不純物拡散領域５５ａ〜５５ｃを有する２つのｎ型のＭＯＳトランジスタＴ４ ，Ｔ５ が１つのｎ型不純物拡散領域５５ａを共通にして形成される。
【０１７４】
次に、ＭＯＳトランジスタＴ４ ，Ｔ５ を覆うカバー絶縁層５７として約２００ｎｍの厚さの酸窒化シリコン（ＳｉＯＮ）層をプラズマＣＶＤ法によりシリコン基板５１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、厚さ１．０μｍ程度の酸化シリコン（ＳｉＯ２）を第１層間絶縁層５８としてカバー絶縁層５７の上に形成する。
【０１７５】
続いて、例えば常圧の窒素雰囲気中で第１層間絶縁層５８を７００℃の温度で３０分間加熱し、これにより第１層間絶縁層５８を緻密化する。その後に、第１層間絶縁層５８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【０１７６】
次に、図２５（ｂ） に示すように、レジストパターン（不図示）を用いて第１層間絶縁層５８とカバー絶縁層５７をエッチングして、メモリセル領域の第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃの上にそれぞれ第１，第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃを形成する。
【０１７７】
次に、図２６（ａ） に示す構造を形成するまでの工程を説明する。
【０１７８】
まず、第１層間絶縁層５８上面と第１〜第３のコンタクトホール５８ａ〜５８ｃ内面に、グルー層５９ａとして厚さ２０ｎｍのチタン（Ｔｉ）層と厚さ５０ｎｍの窒化チタン（ＴｉＮ ）層をスパッタ法により順に形成する。さらに、ＷＦ６ を用いるＣＶＤ法によって、タングステン（Ｗ）層５９ｂをグルー層５９ａ上に成長してコンタクトホール５８ａ〜５８ｃ内を完全に埋め込む。
【０１７９】
続いて、タングステン層５９ｂとグルー層５９ａをＣＭＰ法により研磨して第１層間絶縁層５８の上面上から除去する。これにより、第１、第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃ内にそれぞれ残されたタングステン層９ｂ及びグルー層５９ａは、第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃとして使用される。第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃは、それぞれ第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃに接続される。また、第１の導電性プラグ６０ａは、後述するビット線に電気的に接続され、第２及び第３の導電性プラグ６０ｂ，６０ｃはそれぞれ後述するキャパシタに接続される。
【０１８０】
その後に、基板温度３５０℃、１２０秒の条件で第１層間絶縁層８を窒素プラズマ雰囲気中に曝す。
【０１８１】
次に、図２６（ｂ） に示すように、第１〜第３の導電性プラグ６０ａ〜６０ｃの上と第１層間絶縁層５８の上に、導電性の酸素バリアメタル層６２としてイリジウム層をスパッタにより形成する。イリジウム層は、第２，第３の導電性プラグ６０ｂ，６０ｃの異常酸化を防止するために十分な厚さに形成される。例えば、イリジウム層は、酸素含有雰囲気中で５５０℃の基板温度でアニールする際に導電性プラグ６０ａ〜１０ｃの異常酸化を防止するために例えば２００〜４００ｎｍの厚さに形成される。
【０１８２】
なお、酸素バリアメタル層６２ａと第１の絶縁性密着層６１の間にＴｉ膜を形成してもよい。
【０１８３】
続いて、酸素バリアメタル層６２のうち第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺の領域にマスク（不図示）としてレジストパターンを形成する。
【０１８４】
次に、図２７（ａ） に示すように、マスクに覆われない領域の酸素バリアメタル層６２をエッチングすることにより、酸素バリアメタル層６２を第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺に島状に残す。これにより、第１の導電性プラグ６０ａは露出する。その後にマスクは除去される。なお、マスクとして窒化チタン、酸化シリコン等のハードマスクを用いてもよい。
【０１８５】
さらに、図２７（ｂ） に示すように、第１の導電性プラグ６０ａ、酸素バリアメタル層６２及び第１層間絶縁層５８の上に酸化防止絶縁層６３として酸窒化シリコン（ＳｉＯＮ）層又は窒化シリコン（Ｓｉ３Ｎ４） 層をＣＶＤ法により例えば１００ｎｍの厚さに形成する。厚さ１００ｎｍのＳｉＯＮ層又はＳｉ３Ｎ４ 層は、約６５０℃の酸素アニール下で、第１の導電性プラグ６０ａの酸化を防止する能力を有する。
【０１８６】
続いて、酸化防止絶縁層６３上に絶縁性密着層６４を形成する。絶縁性密着層６４は、後述するキャパシタ下部電極との密着性を向上するためだけでなく、第１，第２実施形態で説明したように、キャパシタ下部電極を構成するイリジウム膜又はプラチナ膜の（１１１）配向強度を高くするために形成される。
【０１８７】
絶縁性密着層６４として例えばアルミナ層を１０ｎｍの厚さに形成する。そのアルミナ層の形成条件は、例えば第１、第２実施形態に示したアルミナからなる密着層１２の形成条件と同じにする。
【０１８８】
次に、図２８（ａ） に示すように、酸素バリアメタル層６２をストッパー層として機能させて、絶縁性密着層６４と酸化防止絶縁層６３をＣＭＰにより研磨して酸素バリアメタル層６２の上面を露出させる。この場合、酸素バリアメタル層６２、絶縁性密着層６４及び酸化防止絶縁層６３の研磨面は平坦になる。
【０１８９】
ＣＭＰは、絶縁性密着層６４の表面が粗さが０．７９ｎｍ以下になる条件とする。
【０１９０】
この後に、図２８（ｂ） に示すように、酸素バリアメタル層６２、酸化防止絶縁層６３及び絶縁性密着層６４の上に第１導電層６５を形成する。第１導電層６５として、例えば厚さ１０ｎｍのチタン（Ｔｉ）層、厚さ１５０ｎｍのイリジウムをスパッタにより順に形成する。
【０１９１】
なお、第１導電層６５を形成する前又は後に例えば膜剥がれ防止のために絶縁性密着層６４をアニールしてもよい。アニール方法として、例えば、アルゴン雰囲気中で７５０℃、６０秒のＲＴＡを採用する。
【０１９２】
続いて、第１導電層６５上に、強誘電体層６６として例えば厚さ２００ｎｍのＰＺＴ層をＭＯＣＶＤ法により形成する。
【０１９３】
ＭＯＣＶＤ法によりＰＺＴ層の形成条件は、例えば第２実施形態において、強誘電体膜１４を構成するＰＺＴ層の形成条件と同じにする。
【０１９４】
この場合にも、第１実施形態と同じように、スパッタ、ゾルゲル法、ＣＯＤ法等を採用してＰＺＴ層を形成してもよい。
【０１９５】
なお、強誘電体層６６の材料としては、ＰＺＴ以外に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料、ＳｒＢｉ２Ｔａ２Ｏ９、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９ 等のＢｉ層状構造化合物材料、その他の金属酸化物強誘電体を採用してもよい。なお、金属酸化物強誘電体は、第１実施形態のようにＡＢＯ３ペロブスカイト構造にＩｒ原子を含む材料であってもよい。
【０１９６】
なお、強誘電体層６６をＭＯＣＶＤ法により形成した後には、強誘電体結晶化のためのアニールは行われない。
【０１９７】
続いて、強誘電体層６６の上に、第２導電層６７として例えば厚さ２００ｎｍの酸化イリジウム（ＩｒＯ２）をスパッタ法により形成する。
【０１９８】
次に、第２導電層６７上に、ハードマスク（不図示）としてＴｉＮ 層とＳｉＯ２層を順に形成する。ＴｉＮ 層はスパッタにより形成され、また、ＳｉＯ２層はＴＥＯＳを用いるＣＶＤ法により形成される。ハードマスクは、第２及び第３の導電性プラグ６０ｂ，６０ｃ上の酸素バリアメタル層６２の上方とその周辺にキャパシタ平面形状となるようにフォトリソグラフィー法によりパターニングされる。
【０１９９】
続いて、ハードマスクに覆われない領域の第２導電層６７、強誘電体層６６、第１導電層６５を順次エッチングすることにより、酸素バリアメタル層６２、絶縁性密着層６４及び酸化防止絶縁層６３の上にキャパシタＱ１ を形成する。この場合、第２導電層６７、強誘電体層６６及び第１導電層６５は、ハロゲン元素を含む雰囲気中でスパッタ反応によりエッチングされる。
【０２００】
キャパシタＱ１ は、図２９（ａ） に示すように、第１導電層６５よりなる下部電極６５ａと、強誘電体層６６よりなる誘電体層６６ａと、第２導電層６５よりなる上部電極６５ａから構成される。
【０２０１】
１つのウェル５１ａの上方には２つのキャパシタＱ１ が形成され、それらの下部電極６５ａはそれぞれ第２又は第３の導電性プラグ６０ｂ，６０ｃを介して第２又は第３のｎ型不純物拡散領域５５ｂ，５５ｃに電気的に接続される。
【０２０２】
ハードマスクは、キャパシタＱ１ のパターン形成後に除去される。
【０２０３】
次に、エッチングによるダメージから強誘電体層６６の質を回復するために、キャパシタの回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素を含むファーネス内で行われる。
【０２０４】
このように強誘電体層６６のパターニング直後に回復アニールなどの熱処理を施す場合、下部電極６５ａ直下の第２，第３の導電性プラグ６０ｂ、６０ｃの耐熱性は、酸素バリアメタル層６２の酸素透過性で決まり、また、下部電極６５ａ直下に位置しない第１の導電性プラグ６０ａの耐酸化性は、絶縁性密着層６４と酸化防止絶縁層６３の酸素透過性で決まる。
【０２０５】
上記のような熱プロセスがキャパシタＱ１ を形成する際にはかかるわけであるが、酸化防止絶縁層６３として窒化シリコン層を用いた場合に厚さが７０ｎｍであればタングステンからなる第１の導電性プラグ６０ａは異常酸化しない。
【０２０６】
次に、図２９（ｂ） に示すように、キャパシタ保護層６９として厚さ５０ｎｍのアルミナをスパッタによりキャパシタＱ１ と絶縁性密着層６４の上に形成する。このキャパシタ保護層６９は、プロセスダメージからキャパシタＱ１ を保護するものであって、アルミナの他、ＰＺＴで構成してもよい。
【０２０７】
続いて、６５０℃で６０分間の条件でキャパシタＱ１ をファーネス内の酸素雰囲気内でアニールする。
【０２０８】
その後、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ） 装置を用いて、プラズマＣＶＤ法により、第２層間絶縁層７０として厚さ１．０μｍ程度の酸化シリコン（ＳｉＯ２）をキャパシタ保護層６９上に形成する。
【０２０９】
さらに、第２層間絶縁層７０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁層７０の残りの厚さは、上部電極６７ａ上で３００ｎｍ程度とする。
【０２１０】
次に、図３０に示す構造を形成するまでの工程を説明する。
【０２１１】
まず、レジストマスク（不図示）を用いて、第２層間絶縁層７０、キャパシタ保護層６９、絶縁性密着層６４及び酸化防止絶縁層６３をエッチングすることにより、第１の導電性プラグ６０ａの上に第４のコンタクトホール７０ａを形成する。
【０２１２】
続いて、第４のコンタクトホール７０ａ内と第２層間絶縁層７０上に、グルー層として厚さ５０ｎｍのＴｉＮ 層をスパッタ法により順に形成する。さらに、ＣＶＤ法によりタングステン層をグルー層の上に成長して第４のコンタクトホール７０ａ内を完全に埋め込む。
【０２１３】
さらに、タングステン層、グルー層をＣＭＰ法により研磨して第２層間絶縁層７０の上面上から除去する。そして、第４のコンタクトホール７０ａ内に残されたタングステン層及びグルー層を第４の導電性プラグ７１とする。
【０２１４】
これにより、第４の導電性プラグ７１は、第１の導電性プラグ６０ａに接続されてｖｉａ−ｔｏ−ｖｉａコンタクトとなり、第１の不純物拡散領域５５ａに電気的に接続される。
【０２１５】
その後に、窒素プラズマ雰囲気中で第２層間絶縁層７０を３５０℃、１２０秒の条件でアニールする。
【０２１６】
次に、第４の導電性プラグ７１上と第２層間絶縁層７０上に、第２の酸化防止層（不図示）としてＳｉＯＮ層をＣＶＤ法により１００ｎｍの厚さに形成する。
【０２１７】
続いて、第２の酸化防止層、第２層間絶縁層７０及びキャパシタ保護層６９をフォトリソグラフィー法によりパターニングしてキャパシタＱ１ の上部電極６７ａ上にホール７２を形成する。ホール７２を形成することによりダメージを受けたキャパシタＱ１ はアニールによって回復される。そのアニールは、例えば酸素含有雰囲気中で基板温度５５０℃として６０分間行われる。
【０２１８】
次に、第２層間絶縁層７０上に形成された第２の酸化防止層をエッチバックによって除去する。これにより、第４の導電性プラグ７１の表面が露出する。
【０２１９】
続いて、キャパシタＱ１ の上部電極６７ａ上のホール７２内と第２層間絶縁層７０の上に多層金属層を形成する。その多層金属層として、例えば、厚さ６０ｎｍのＴｉ、厚さ３０ｎｍのＴｉＮ 、厚さ４００ｎｍのＡｌ−Ｃｕ 、厚さ５ｎｍのＴｉ、及び７０ｎｍのＴｉＮ 層を順に形成する。
【０２２０】
その後に、多層金属層をパターニングすることにより、第４の導電性プラグ７１に接続される導電性パッド７３ａと、ホール７２を通して上部電極６７ａに接続される一層目金属配線７３ｂ，７３ｃとを形成する。
【０２２１】
さらに、第２層間絶縁層７０と一層目金属配線７３ｂ，７３ｃと導電性パッド７３ａの上に第３層間絶縁層７４を形成する。続いて、第３層間絶縁層７４をパターニングして導電性パッド７３ａの上にビット線コンタクト用のホール７４ａを形成する。また、それらのホール７４ａのそれぞれの中に下から順にＴｉＮ 層及びＷ層からなる第５の導電性プラグ７５を形成する。
【０２２２】
次に、第３層間絶縁層７４上に、ビット線７６を含む二層目金属配線を形成する。ビット線７６は、一層目金属配線７３ｂ，７３ｃと同様に、多層金属構造となっている。
【０２２３】
その後に、二層目金属配線を覆う絶縁層等が形成され、最後にＴＥＯＳ原料酸化シリコン層と窒化シリコン層により構成されるカバー層を形成するが、その詳細は省略する。
【０２２４】
以上の工程によって形成されたＦｅＲＡＭのメモリセルは、下部電極６５ａの一部の下に平坦性の良い絶縁性密着層６４が存在する。従って、第２実施形態と同様に、第１導電膜６５（下部電極６５ａ）の（１１１）配向強度が高くなり、第１導電膜６５上に６２０℃の高い基板温度でＭＯＣＶＤ法によりＰＺＴ強誘電体膜６６を形成すると、強誘電体膜６６を構成するグレインのうち９０％以上が（１１１）配向に揃う。これにより、第２実施形態と同様に、本実施形態のメモリセルのインプリント特性が向上した。
【０２２５】
しかも、ＭＯＣＶＤ法により強誘電体膜６６を形成する際には、タングステンよりなる導電性プラグ６０ｂ、６０ｃが酸化バリアメタル層６２に覆われているので、導電性プラグ６０ｂ，６０ｃの異常酸化が発生しない。
【０２２６】
ただし、強誘電体膜６６の成長温度が高すぎると導電性プラグ６０ｂ，６０ｃが酸化され易い。従って、導電性プラグ６０ｂ，６０ｃの酸化を防止するためには６５０℃以下の温度が好ましい。また、ＰＺＴ膜でのグレインの（１１１）配向比率を９０％以上にするためには、６００℃以上の成長温度が必要となる。
【０２２７】
これらのことから、導電性プラグ６０ｂ，６０ｃが下部電極６５ａに接続するスタック構造のキャパシタＱ１ の形成工程においては、強誘電体膜６６を６００〜６５０℃の成長温度で形成することが好ましい。
（第４の実施の形態）
本実施形態では、酸素バリアメタル層６２として形成されるイリジウム層をキャパシタＱの下部電極１４ａの一部を構成する構造について説明する。
【０２２８】
図３１〜図３４は、本発明の第４実施形態の半導体装置の製造工程を示す断面図である。
【０２２９】
まず、第３実施形態に示した工程によりシリコン基板５１にＭＯＳトランジスタＴ４ ，Ｔ５ を形成し、さらに、カバー層５７、第１層間絶縁層５８を形成する。
【０２３０】
次に、図３１（ａ） に示すように、表面が粗さが０．７９ｎｍ以下の第１の絶縁性密着層６１を第１層間絶縁層５８上に形成する。第１の絶縁性密着層６１は、後述するキャパシタ下部電極との密着性を向上するためだけでなく、第１，第２実施形態で説明したように、キャパシタ下部電極を構成するイリジウム膜又はプラチナ膜の（１１１）配向性を改善するために形成される。
【０２３１】
第１の絶縁性密着層６１として、例えばアルミナ層を１０ｎｍの厚さに形成する。そのアルミナ層の形成条件は、例えば第１、第２実施形態に示したアルミナからなる密着層１２の形成条件と同じにする。
【０２３２】
次に、図３１（ｂ） に示すように、第１の絶縁性密着層６１、第１層間絶縁層５８及びカバー絶縁層５７をパターニングすることにより、メモリセル領域の第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃの上にそれぞれ第１，第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃを形成する。
【０２３３】
次に、図３２（ａ） に示す構造を形成するまでの工程を説明する。
【０２３４】
まず、第３実施形態と同じ工程によって、第１、第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃ内にそれぞれ第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃを形成する。第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃは、タングステン層５９ｂ、グルー層５９ａの積層構造から構成される。
【０２３５】
続いて、第１〜第３の導電性プラグ６０ａ〜６０ｃの上と第１の絶縁性密着層６１の上に、導電性の酸素バリアメタル層６２ａとしてイリジウム層をスパッタにより形成する。この酸素バリアメタル層６２ａは、後述するようにキャパシタＱの下部電極を構成する。
【０２３６】
なお、酸素バリアメタル層６２ａと第１の絶縁性密着層６１の間にＴｉ膜を形成してもよい。
【０２３７】
酸素バリアメタル層６２ａとなるイリジウム層は、導電性プラグ６０ａ〜６０ｃの異常酸化を防止するために十分な厚さに形成され、例えば酸素含有雰囲気中で５５０℃の基板温度でアニールする際に導電性プラグ６０ａ〜６０ｃの異常酸化を防止するために例えば２００ｎｍの厚さに形成され、さらに基板温度が１００℃上がるごとに厚さを１００ｎｍずつ加えて形成される。即ち、イリジウム層が４００ｎｍあれば、イリジウム層は７５０℃の酸素アニールに対して導電性プラグ６０ａ〜６０ｃの酸化を防止できる。
【０２３８】
続いて、酸素バリアメタル層６２ａのうち第２、第３の導電性プラグ６０ｂ，６０ｃの上方とその周辺の領域にマスクＭ１ を形成する。マスクＭ１ の平面形状は後述するキャパシタの下部電極の形状とする。マスクＭ１ としてレジストを用いてもよいし、窒化チタン、酸化シリコン等のハードマスクを用いてもよい。
【０２３９】
次に、図３２（ｂ） に示すように、マスクＭ１ に覆われない領域の酸素バリアメタル層６２ａをエッチングすることにより、酸素バリアメタル層６２ａを第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺の第１の絶縁性密着層６１の上にキャパシタの大きさに残す。バリアメタル層１１ａのエッチングガスとしてハロゲン系ガスが使用される。これにより、第１の導電性プラグ１０ａは露出する。
【０２４０】
続いて、マスクＭ１ が除去される。
【０２４１】
その後に、図３３（ａ） に示すように、第１の導電性プラグ６０ａ、酸素バリアメタル層６２ａ及び第１の絶縁性密着層６１の上に、酸化防止絶縁層６３として酸窒化シリコン（ＳｉＯＮ）層又は窒化シリコン（Ｓｉ３Ｎ４） 層をＣＶＤ法により例えば１００ｎｍの厚さに形成する。続いて、酸化防止絶縁層６３上に、第２の絶縁性密着層６４ａとして例えばＴＥＯＳを用いるＣＶＤ法により例えば厚さ３００ｎｍの酸化シリコン（ＳｉＯ２）層を形成する。
【０２４２】
さらに、図３３（ｂ） に示すように、酸素バリアメタル層６２ａをストッパー層として機能させて、ＣＭＰにより第２の絶縁性密着層６４ａと酸化防止絶縁層６３を研磨することにより酸素バリアメタル層６２ａの上面を露出させる。この場合、酸素バリアメタル層６２ａ、第２の絶縁性密着層６４ａ及び酸化防止絶縁層６３の上面は、ＣＭＰによって平坦化される。
【０２４３】
この後に、図３４（ａ） に示すように、酸素バリアメタル層６２ａ、酸化防止絶縁層６３及び第２の絶縁性密着層６４ａの上に、第１導電層６５ｂとして例えば厚さ３０ｎｍのＩｒ層をスパッタにより順に形成する。このＩｒ層は、酸素バリアメタル層６２ａの配向を受け継いで（１１１）配向強度が高くなる。
【０２４４】
なお、第１導電層６５ｂを形成する前又は後に例えば膜剥がれ防止のために第２の絶縁性密着層６４ａをアニールしてもよい。アニール方法として、例えば、アルゴン雰囲気中で７５０℃、６０秒のＲＴＡを採用する。
【０２４５】
続いて、第１導電層６５ｂ上に、強誘電体層６６として例えば厚さ１２０ｎｍのＰＺＴ層をＭＯＣＶＤ法により形成する。ＭＯＣＶＤ法による強誘電体層６６の形成条件は第３実施形態と同様に設定される。
【０２４６】
なお、強誘電体層６６の形成方法は、第３実施形態に示した他の方法を採用してもよい。また、強誘電体層６６の材料として、ＰＺＴ以外に、第３実施形態に示した材料を採用してもよい。
【０２４７】
続いて、強誘電体層６６の上に、第２導電層６７として例えば厚さ２００ｎｍのＩｒＯ２層をスパッタ法により形成する。
【０２４８】
次に、第２導電層６７上にＴｉＮ 層とＳｉＯ２層を順に形成する。ＴｉＮ 層はスパッタにより形成され、また、ＳｉＯ２層はＴＥＯＳを用いるＣＶＤ法により形成される。ＴｉＮ 層とＳｉＯ２層は、第２、第３の導電性プラグ６０ｂ，６０ｃの上方で酸素バリアメタル層６２ａとほぼ同じ平面形状にパターニングされることによりハードマスクＭ２ となる。
【０２４９】
続いて、ハードマスクＭ２ に覆われない領域の第２導電層６７、強誘電体層６６、第１導電層６５ｂを順次エッチングする。なお、そのエッチングにより絶縁性密着層６４ａがエッチングされても、酸化防止絶縁層６３はエッチングストッパーとして機能するので、第１の導電性プラグ６０ａが露出することはない。
【０２５０】
以上により、図３４（ｂ） に示すように、第１層間絶縁層５８上にはキャパシタＱ２ が形成される。キャパシタＱ２ の下部電極６５ａは第１導電層６５ｂ及び酸素バリアメタル層６２ａによって構成される。また、キャパシタＱ２ の誘電体層６６ａは強誘電体層６６から構成され、さらにキャパシタＱ２ の上部電極６７ａは第２導電層６７から構成される。
【０２５１】
キャパシタＱ２ は、１つのウェル５１ａの上方に２つ配置され、それらの下部電極６５ａはそれぞれ第２又は第３の導電性プラグ６０ｂ，６０ｃを介して第２又は第３のｎ型不純物拡散領域５５ｂ，５５ｃに電気的に接続される。
【０２５２】
ハードマスクＭ２ は、キャパシタＱ２ のパターン形成後に除去される。
【０２５３】
次に、強誘電体層６６の膜質をエッチングによるダメージから回復するためにキャパシタＱ２ の回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素を含むファーネス内で行われる。
【０２５４】
このように強誘電体層６６のパターニング直後に回復アニールなどの熱処理を施す場合、下部電極６５ａ直下の第２，第３の導電性プラグ６０ｂ、６０ｃの耐熱性は、酸素バリアメタル層６２ａの酸素透過性で決まり、また、下部電極６５ａ直下に位置しない第１の導電性プラグ６０ａの耐酸化性は、第２の絶縁性密着層６４ａと酸化防止絶縁層６３の酸素透過性で決まる。
【０２５５】
次に、図３５に示す構造を形成するまでの工程について説明する。
【０２５６】
まず、キャパシタＱ２ 、酸化防止絶縁膜６４及び第２の絶縁性密着層６４ａ上に、キャパシタ保護層６９として厚さ５０ｎｍのアルミナをスパッタにより形成する。さらに、第３実施形態に示した工程に従って、第４導電性プラグ７１、導電性パッド７３ａ、一層目配線７３ｂ，７３ｃ、第３層間絶縁層７４、第５の導電性プラグ７５、ビット線７６等を形成する。
【０２５７】
以上の工程によって形成されたＦｅＲＡＭのメモリセルは、下部電極６５ａの一部を構成する酸素バリアメタル層６２ａの下に平坦性のよい第１の絶縁性密着層６１が存在する。
【０２５８】
従って、第３実施形態と同様に、第１導電膜６５（下部電極６４ａ）の（１１１）配向強度が高くなり、第１導電膜６５上に６２０℃の高い基板温度でＭＯＣＶＤ法によりＰＺＴ強誘電体膜６６を形成すると、強誘電体膜６６を構成するグレインのうち９０％以上を（１１１）配向に揃えることができ、第２実施形態と同様にメモリセルのインプリント特性が向上した。
【０２５９】
しかも、ＭＯＣＶＤ法により強誘電体膜６６を形成する際には、タングステンよりなる導電性プラグ６０ｂ、６０ｃが酸化バリアメタル層６２に覆われているので、導電性プラグ６０ｂ，６０ｃの異常酸化が発生しない。
【０２６０】
なお、キャパシタＱ２ の形成工程においては、第３実施形態と同様に、強誘電体膜６６を６００〜６５０℃の成長温度で形成することが好ましい。
（付記１）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、且つＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成されたキャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記２）前記強誘電体層の（１１１）配向方位は、前記半導体基板の上面の垂直方向から３．５゜以下の傾きであることを特徴とする付記１に記載の半導体装置。
（付記３）前記強誘電体膜は、ＰＺＴを主成分とする材料であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記下部電極の（１１１）配向方位は、前記半導体基板の上面の垂直方向からの傾きが２．３゜以下であることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
（付記５）前記下部電極はプラチナであることを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
（付記６）前記密着層の上面の粗さは０．７９ｎｍ以下であることを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
（付記７）前記密着層はアルミナからなることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置。
（付記８）前記上部電極は酸化イリジウム又はイリジウムからなることを特徴とする付記１乃至付記７のいずれかに記載の半導体装置。
（付記９）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され且つ表面粗さが０．７９ｎｍ以下の密着層と、
前記密着層の上に形成され且つ前記半導体基板の上面の垂直方向から２．３゜以下で傾いた（１１１）配向方位であるキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記１０）前記強誘電体層の（１１１）配向方位は、前記半導体基板の上面の垂直方向から３．５゜以下で傾いていることを特徴とする付記９に記載の半導体装置。
（付記１１）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、前記半導体基板の上面の垂直方向から３．５゜以下の傾きの（１１１）配向方位であり、且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記１２）前記下部電極はプラチナ層、イリジウム層、プラチナ含有層、イリジウム含有層のいずれかであることを特徴とする付記９乃至付記１１のいずれかに記載の半導体装置。
（付記１３）前記強誘電体膜は、ＰＺＴを主成分とする材料、又はＰＺＴであることを特徴とする付記９乃至付記１２のいずれかに記載の半導体装置。
（付記１４）前記絶縁膜及び前記密着層のうち前記下部電極の下に形成されたホールと、
前記ホール内に形成されて前記下部電極に接続される導電性プラグと
をさらに有することを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置。
（付記１５）前記導電性プラグと前記下部電極の間には酸素バリアメタル層が形成されていることを特徴とする付記１４に記載の半導体装置。
（付記１６）前記酸素バリアメタル層は、前記下部電極の一部を構成することを特徴とする付記１５に記載の半導体装置。
（付記１７）半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
（１１１）配向方位が前記半導体基板の上面の垂直方向から２．３゜以下に傾いている第１導電膜を前記密着層の上に形成する工程と、
前記第１導電膜の上に強誘電体層を形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１８）前記強誘電体層は、スパッタ、ＭＯＣＶＤ、ＭＯＤ溶液使用のスピンオン法、ゾルゲル溶液使用のスピンオン法のいずれかの成長方法により形成されることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に密着層を形成する工程と、
前記密着層の上に第１導電膜を形成する工程と、
ＡサイトとＢサイトの少なくとも一方にＩｒ元素を含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）の強誘電体層を前記第１導電膜の上に形成する工程と、
前記強誘電体層の上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２０）前記強誘電体層は、Ｉｒを含む有機ソースを用いるＭＯＣＶＤ、Ｉｒを含むターゲットを用いたスパッタ、Ｉｒ元素を有するゾルゲル液若しくはＩｒを有するＭＯＤ溶液を用いてスピンオン法のいずれかにより形成されることを特徴とする付記１９に記載の半導体装置の製造方法。
（付記２１）前記強誘電体層を形成する工程は、
強誘電体材料層を形成する工程と、
イリジウム、イリジウム含有材料のいずれかからなる前記第２導電膜を前記強誘電体材料層の上に形成する工程と、
熱により前記第２導電膜からＩｒを前記強誘電体材料層にドープする工程とを有することを特徴とする付記１９に記載の半導体装置の製造方法。
（付記２２）前記第２導電膜の形成の前に前記強誘電体層を加熱する工程と、
前記第２導電膜及び前記強誘電体層を加熱する工程と
をさらに有することを特徴とする付記１７乃至付記２１のいずれかに記載の半導体装置の製造方法。
（付記２３）前記下部電極としてプラチナ膜を形成することを特徴とする付記１７乃至付記２２のいずれかに記載の半導体装置の製造方法。
（付記２４）半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
イリジウム、イリジウム含有材料のいずれかからなる第１導電膜を前記密着層の上に形成する工程と、
上面側に（１１１）配向を有するグレインを９０％以上含む強誘電体層をＭＯＣＶＤの成長方法により前記第１導電膜の上に形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２５）前記強誘電体層を前記ＭＯＣＶＤにより形成する際の前記強誘電体層の成長温度を６００〜６５０℃の間に設定することを特徴とする付記１８、付記２０、付記２４のいずれかに記載の半導体装置の製造方法。
（付記２６）前記強誘電体層は成長時、又は加熱処理によって、（１１１）配向方位が前記半導体基板の上面の垂直方向から３．５゜以下の傾きになされることを特徴とする付記１７乃至付記２５のいずれかに記載の半導体装置の製造方法。
（付記２７）前記強誘電体膜は、ＰＺＴを主成分とする材料、又はＰＺＴであることを特徴とする付記１７乃至付記２６のいずれかに記載の半導体装置の製造方法。
（付記２８）前記密着層としてアルミナを形成することを特徴とする付記１７乃至付記２７のいずれかに記載の半導体装置の製造方法。
（付記２９）前記アルミナは、前記半導体基板の温度を１００℃以下に設定して形成されることを特徴とする付記２８に記載の半導体装置の製造方法。
（付記３０）前記下部電極は、（１１１）配向方位が前記半導体基板の前記上面の垂直方向からの傾きが２．３゜以下となる条件で形成されることを特徴とする付記１９又は付記２４に記載の半導体装置の製造方法。
（付記３１）下前記絶縁膜及び前記密着層のうち前記キャパシタ下部電極の下にホールを形成する工程と、
前記ホール内に前記キャパシタ下部電極に接続される導電性プラグを形成する工程と
をさらに有することを特徴とする付記１７乃至付記３０のいずれかに記載の半導体装置の製造方法。
（付記３２）前記導電性プラグと前記キャパシタ下部電極の間には酸素バリアメタル層が形成されていることを特徴とする付記３１に記載の半導体装置の製造方法。
【０２６１】
【発明の効果】
以上述べたように本発明によれば、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造の強誘電体層を含むキャパシタを有しているので、ＡＢＯ３型ペロブスカイト構造にＩｒを含まない強誘電体層を有するキャパシタに比べて、残留分極特性を大きくすることができる。
【０２６２】
また、表面粗さが０．７９ｎｍ以下の密着層の上に（１１１）配向方向が基板面の垂直方向に対して２．３゜以下に傾いているキャパシタの下部電極を形成しているので、その下部電極の上に形成される強誘電体層の（１１１）配向方向を良好にすることができる。
【０２６３】
さらに、キャパシタにおいて下部電極上に形成される強誘電体層の（１１１）配向方向を基板面の垂直方向に対して３．５゜以下に傾けたので、そのようなキャパシタを有するＦｅＲＡＭの不良ビット数を従来よりも少なくなくすることができる。
【０２６４】
また、表面粗さが０．７９ｎｍ以下の密着層の上にイリジウム又はイリジウム含有材料からなる下部電極を形成し、その上にＭＯＣＶＤ法により強誘電体層を形成することにより、（１１１）配向を有するグレインを９０％以上含む強誘電体層の形成が可能になる。
【図面の簡単な説明】
【図１】図１（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】図２（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】図３（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】図４は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】図５は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図６】図６は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図７】図７は、プラチナ下部電極の（１１１）配向強度ピークの密着層依存性を示す測定図である。
【図８】図８は、密着層の表面粗さの違いの比較を示す図である。
【図９】図９は、密着層の表面粗さと、密着層上に形成されるＰｔ膜の（１１１）配向方位との関係を示す図である。
【図１０】図１０は、ＰＺＴ強誘電体膜の（１１１）配向強度ピークの密着層依存性を示す測定図である。
【図１１】図１１は、密着層の表面粗さと、密着層上にＰｔ膜を介して形成されるＰＺＴ膜の（１１１）配向方位との関係を示す図である。
【図１２】図１２は、入射Ｘ線エネルギーについて、ＩｒドープトＰＺＴを有するキャパシタのキャパシタの下Ｐｔ下部電極の（１１１）配向積分強度とＩｒドープトＰＺＴを有するキャパシタのキャパシタの下Ｐｔ下部電極の（１１１）配向積分強度と比を示す図である。
【図１３】図１３は、ＩｒドープトＰＺＴとＩｒノンドープトＰＺＴの（１１１）配向積分強度比と入射Ｘ線エネルギーとの関係を示す図である。
【図１４】図１４は、本発明の第１の実施形態に係るＡＢＯ３構造材料の結晶格子を示す図である。
【図１５】図１５は、ＩｒドープトＰＺＴを有するキャパシタのＱｓｗと、ＩｒアンドープトＰＺＴを有するキャパシタのＱｓｗの測定図である。
【図１６】図１６は、本発明の第１実施形態に係るキャパシタの電圧−残留分極電荷特性を示す図である。
【図１７】図１７は、ＩｒドープトＰＺＴを有するキャパシタと、ＩｒアンドープトＰＺＴを有するキャパシタの不良ｂｉｔ 数の関係を示す図である。
【図１８】図１８は、ＰＺＴ配向方位のずれと不良ｂｉｔ 数の関係を示す図である。
【図１９】図１９は、ＰＺＴ配向方位のずれと良品数の関係を示す図である。
【図２０】図２０は、１Ｔ１Ｃ方式キャパシタでの２３０℃ベーク後の良品数を示す図である。
【図２１】図２１は、本発明の第２実施形態に係る半導体装置に採用される密着層がイリジウム膜の（１１１）配向にどのような影響を与えるかを従来構造との比較において比較したＩｒ（１１１）Ｘ線回折強度の比較図である。
【図２２】図２２は、従来方法で成膜したＰＺＴを用いたキャパシタと本発明の第２実施形態の成膜法で形成したＰＺＴを用いたキャパシタのインプリント特性を示す図である。
【図２３】図２３（ａ） は、不良ビットが発生するキャパシタの断面図、図２３（ｂ） は、ＰＺＴ結晶の電子回折像を示す図である、
【図２４】図２４は、不良ビットが発生しないキャパシタの断面図である。
【図２５】図２５（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２６】図２６（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図２７】図２７（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図２８】図２８（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図２９】図２９（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図３０】図３０は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図３１】図３１（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図３２】図３２（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３３】図３３（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図３４】図３４（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図３５】図３５は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【符号の説明】
１…シリコン基板、２…素子分離絶縁膜、３ａ…ｐウェル、３ｂ…ｎウェル、４…ゲート絶縁膜、５ａ〜５ｃ…ゲート電極、６…側壁絶縁膜、７ａ，７ｂ…ｎ型不純物拡散領域、８ａ，８ｂ…ｐ型不純物拡散領域、１１…層間絶縁膜、１２…Ｔｉ膜、１２ａ…ＴｉＯ ｘ 膜、１３…第１の導電膜、１３ａ…キャパシタ下部電極、１４…強誘電体膜、１４ａ…キャパシタ誘電体膜、１５…第２の導電膜、１５ａ…キャパシタ上部電極、１６…キャパシタ保護絶縁膜、１７…層間絶縁膜、１７ａ〜７ｅ…コンタクトホール、１８ａ〜１８ｅ…導電性プラグ、１９…酸化防止絶縁膜、１９ａ…コンタクトホール、２０ａ〜２０ｄ…アルミニウム配線、２０ｅ…導電パッド、５１…シリコン基板、５２…素子分離絶縁膜、５３…ゲート絶縁膜、５４ａ，５４ｂ…ゲート電極、５５ａ〜５５ｃ…不純物拡散領域、５７…カバー絶縁膜、５８ａ〜５８ｃ…コンタクトホール、６０ａ〜６０ｃ…導電性プラグ、６１…絶縁性密着層、６２，６２ａ…酸素バリアメタル層、６３…酸化防止絶縁膜、６４…絶縁性密着層、６５，６５ｂ…第１導電膜、６６…強誘電体膜、６７…第２導電層、６９…キャパシタ保護膜、７０…層間絶縁膜、６５ａ…下部電極、６６ａ…誘電体層、６７ａ…上部電極、Ｑ，Ｑ１ ，Ｑ２ …キャパシタ。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体キャパシタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ（ＦｅＲＡＭ）が知られている。
【０００３】
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をフローティングゲートに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。
【０００４】
ＦｅＲＡＭは、強誘電体のヒステリシス特性を利用して情報を記憶する強誘電体キャパシタを有する。強誘電体キャパシタにおいて上部電極と下部電極の間に形成される強誘電体膜は、上部電極及び下部電極の間に印加する電圧に応じて分極を生じ、印加電圧を取り去っても分極を保持する自発分極を有する。
【０００５】
印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができる。ＦｅＲＡＭは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書込ができるという利点がある。
【０００６】
ＦｅＲＡＭのメモリセルに使用されるキャパシタの構造は、下記の特許文献１〜３に記載されているように、強誘電体膜として例えばＰＺＴ膜を用いるとともに、強誘電体膜を下部電極と上部電極によって挟んだ構造を有している。下部電極として例えばプラチナ膜が用いられ、また、上部電極として例えばプラチナ膜、酸化イリジウム膜等が用いられている。
【０００７】
特許文献１では、ＣＭＯＳ集積回路ウェハを覆っている熱酸化膜の上に、酸化されたチタン粘着層が形成され、チタン粘着層上にプラチナ下部電極層、ＰＺＴ強誘電体膜、イリジウム上部電極層が順に形成されている。
【０００８】
特許文献２では、シリコンウェハの上にＳｉ３Ｎ４ 表面層、Ａｌ２Ｏ３ 中間層、白金層、ＰＺＴ強誘電体層が順に形成されることが記載されている。これによれば、チタンを含む材料を中間層として用いる場合に比べて均一な層構造体を有するＰＺＴ強誘電体層が形成される、としている。この場合の、Ａｌ２Ｏ３ 中間層は、１００〜３００℃の温度でスパッタリングにより形成されている。
【０００９】
特許文献３には、絶縁膜上に第１の水素バリア膜、下部Ｐｔ電極膜、ＰＺＴ膜、上部Ｐｔ電極膜、第２の水素バリア膜を順に形成して構成される強誘電体キャパシタが記載され、これにより強誘電体キャパシタの特性劣化を抑制することが記載されている。水素バリア膜として、アルミニウム酸化物（Ａｌ２Ｏ３）、Ａｌｘ Ｏ ｙ 、ＡｌＮ 、ＷＮ、ＳｒＲｕＯ３、ＩｒＯ ｘ 、ＲｕＯ ｘ 、ＲｅＯ ｘ 、ＯｓＯ ｘ 、ＭｇＯ ｘ 、ＺｒＯ ｘ 等の金属酸化物から少なくとも一種選ばれることが記載されている。
【００１０】
【特許文献１】
米国特許出願公開第２００２／００７４６０１号明細書
【特許文献２】
国際公開第９８／０５０６２号パンフレット
【特許文献３】
特開２００１−３６０２６号公報
【００１１】
【発明が解決しようとする課題】
ところで、上記した特許文献１〜３には、チタン含有材料膜或いは金属酸化物よりなる下地膜を下部電極の下に形成することが記載されているが、強誘電体キャパシタ特性が十分向上できなかったり、同一チップ内でのメモリセルの性能のバラツキを十分に抑えることができない。
【００１２】
本発明の目的は、強誘電体キャパシタの特性を従来に比べてさらに向上することができる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に形成された絶縁膜と、前記絶縁膜の上に形成された密着層と、前記密着層の上に形成されたキャパシタ下部電極と、前記キャパシタ下部電極の上に形成された強誘電体層と、前記強誘電体層上に形成されたキャパシタ上部電極とを有しており、
前記強誘電体層が、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有するか、
前記密着層の表面粗さが０．７９ｎｍ以下であって且つ前記キャパシタ下部電極が前記半導体基板の上面の垂直方向から２．３゜以下で傾いているか、
前記強誘電体層が、前記半導体基板の上面の垂直方向から３．５゜以下で傾く（１１１）配向方位を有するＡＢＯ２ペロブスカイト構造を有しているか、
のいずれかであることを特徴とする半導体装置によって解決される。
【００１４】
または、半導体基板の上方に絶縁膜を形成する工程と、密着層を前記絶縁膜の上に形成する工程と、第１導電膜を前記密着層の上に形成する工程と、前記第１導電膜の上に強誘電体層を形成する工程と、前記強誘電体層上に前記第２導電膜を形成する工程と、前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程とを有しており、
前記密着層の表面粗さを０．７９ｎｍ以下に形成し且つ前記第１導電膜の（１１１）配向方位を前記半導体基板の上面の垂直方向から２．３゜以下に傾いて形成するか、
前記強誘電体層を、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）に形成するか、
前記密着層の表面粗さを０．７９ｎｍ以下に形成し、前記第１導電膜をイリジウム又はイリジウム含有材料から形成し、前記強誘電体層をＭＯＣＶＤ法によって形成して（１１１）配向を有するグレインを９０％以上含ませるか
のいずれかであることを特徴とする半導体装置の製造方法により解決される。
【００１５】
本発明によれば、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造の強誘電体層を含むキャパシタを有しているので、このキャパシタの残留分極特性は、Ｉｒを含まないＡＢＯ３型ペロブスカイト構造の強誘電体層を有するキャパシタの残留分極特性に比べて、大きくなる。
【００１６】
また、表面粗さが０．７９ｎｍ以下の密着層の上に（１１１）配向方向が基板面の垂直方向に対して２．３゜以下に傾いているキャパシタ下部電極を形成しているので、キャパシタ下部電極の上に形成される強誘電体層の（１１１）配向方向が良好になる。
【００１７】
さらに、キャパシタにおいて下部電極上に形成される強誘電体層の（１１１）配向方向を基板面の垂直方向に対して３．５゜以下に傾けたので、そのようなキャパシタを有するＦｅＲＡＭは不良ビット数が従来よりも少なくなる。
【００１８】
また、表面粗さが０．７９ｎｍ以下の密着層の上にイリジウム又はイリジウム含有材料からなる下部電極を形成し、その上にＭＯＣＶＤ法により強誘電体層を形成すると、（１１１）配向を有するグレインを９０％以上含む強誘電体層の形成が可能になる。この場合、強誘電体層の成長温度（基板温度）を６００〜６５０℃に設定することが好ましい。
【００１９】
なお、キャパシタがスタック型の場合には、その範囲の成長温度により強誘電体層を形成するとキャパシタ直下の導電性プラグが酸化されるおそれがある。この場合には、導電性プラグを酸素バリアメタル層によって覆う構造を採用することにより、導電性プラグの酸化が防止される。
【００２０】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図１〜図７は、本発明の第１実施形態に係る半導体記憶装置の形成工程を示す断面図である。
【００２１】
まず、図１（ａ） に示す断面構造を形成するまでの工程を説明する。
【００２２】
図１（ａ） において、ｐ型シリコン（半導体）基板１の表面には、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって素子分離絶縁膜２が形成される。なお、素子分離絶縁膜２として、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を採用してもよい。
【００２３】
素子分離絶縁膜２を形成した後に、シリコン基板１のメモリセル領域Ａと周辺回路領域Ｂにおける所定の活性領域（トランジスタ形成領域）にｐ型不純物とｎ型不純物を選択して導入することにより、メモリセル領域Ａの活性領域にｐウェル３ａを形成し、周辺回路領域Ｂの活性領域にｎウェル３ｂを形成する。
【００２４】
なお、図１〜図７において、ｐウェル３ａの一部は省略して描かれている。また、周辺回路領域ＢではＣＭＯＳを形成するためにｐウェル（不図示）も形成される。
【００２５】
その後、シリコン基板１の表面を熱酸化して、ｐウェル３ａとｎウェル３ｂの各表面上でゲート絶縁膜４として使用されるシリコン酸化膜を形成する。
【００２６】
次に、素子分離絶縁膜２及びゲート絶縁膜４の上に多結晶又は非晶質のシリコン膜とタングステンシリサイド膜を順に形成する。そして、シリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法により所定の形状にパターニングして、ｐウェル３ａの上にゲート電極５ａ，５ｂを形成し、ｎウェル３ｂの上にゲート電極５ｃを形成する。なお、ｐウェル３ａ上の一方のゲート電極５ｂは一部が省略して描かれている。
【００２７】
メモリセル領域Ａでは、ｐウェル３ａ上には２つのゲート電極５ａ，５ｂがほぼ平行に間隔をおいて形成され、これらのゲート電極５ａ，５ｂは素子分離絶縁膜２の上に延在してワード線となる。
【００２８】
次に、メモリセル領域Ａの１つのｐウェル３ａのうち、ゲート電極５ａ，５ｂの両側にｎ型不純物をイオン注入して、ｎチャネルＭＯＳトランジスタＴ１ ，Ｔ２ のソース／ドレインとなる第１、第２のｎ型不純物拡散領域７ａ，７ｂ及び第３のｎ型不純物拡散領域（不図示）を形成する。ｐウェル３ａの中央に位置する第２のｎ型不純物拡散領域７ｂは後述するビット線に電気的に接続され、また、ｐウェル３ａの両側に位置する第１のｎ型不純物拡散領域７ａと第３のｎ型不純物拡散領域は後述する強誘電体キャパシタに電気的に接続される。
【００２９】
続いて、周辺回路領域Ｂのｎウェル３ｂのうち、ゲート電極５ｃの両側にｐ型不純物をイオン注入して、ｐチャネルＭＯＳトランジスタＴ３ のソース／ドレインとなる第１、第２のｐ型不純物拡散領域８ａ，８ｂを形成する。
【００３０】
その後に、シリコン基板１、素子分離絶縁膜２及びゲート電極５ａ，５ｂ，５ｃの上に絶縁膜を形成する。そして、絶縁膜をエッチバックすることにより、ゲート電極５ａ〜５ｃの両側部分に側壁絶縁膜６として残す。その絶縁膜として、例えばＣＶＤ法により形成される酸化シリコン（ＳｉＯ２）を使用する。
【００３１】
さらに、ｐウェル３ａ上のゲート電極５ａ，５ｂ及び側壁絶縁膜６をマスクにして、第１、第２のｎ型不純物拡散領域７ａ，７ｂ及び第３のｎ型不純物拡散領域にｎ型不純物をイオン注入することによりｎ型不純物拡散領域をＬＤＤ構造にする。また、ｎウェル３ｂ上のゲート電極５ｃ及び側壁絶縁膜６をマスクにしてｐ型不純物拡散領域８ａ，８ｂにｐ型不純物をイオン注入することによりｐ型不純物拡散領域８ａ，８ｂをＬＤＤ構造にする。
【００３２】
なお、上記したｎ型不純物とｐ型不純物の打ち分けは、図示しないレジストパターンを使用して行われる。
【００３３】
これにより、第１及び第２のｎ型不純物拡散領域７ａ，７ｂとゲート電極５ａを有する第１のｎＭＯＳトランジスタＴ１ の形成と、第２のｎ型不純物拡散領域７ｂと第３のｎ型不純物拡散領域とゲート電極５ｂを有する第２のｎＭＯＳトランジスタＴ２ の形成の形成が終了し、さらに、第１及び第２のｐ型不純物拡散領域８ａ，８ｂとゲート電極５ｃを有するｐＭＯＳトランジスタＴ３ の形成が終了する。
【００３４】
この後に、ｎＭＯＳトランジスタＴ１ ，Ｔ２ 及びｐＭＯＳトランジスタＴ３ を覆うカバー膜１０をシリコン基板１上にプラズマＣＶＤ法により形成する。カバー膜１０として例えば酸窒化シリコン（ＳｉＯＮ）膜を形成する。
【００３５】
次に、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、酸化シリコン（ＳｉＯ２）膜を約１．０μｍの厚さに成長し、この酸化シリコン膜を第１の層間絶縁膜１１として使用する。
【００３６】
続いて、第１の層間絶縁膜１１の緻密化処理として、常圧の窒素雰囲気中で第１の層間絶縁膜１１を６５０℃の温度で３０分間熱処理する。その後に、第１の層間絶縁膜１１の上面を化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）法により研磨して平坦化する。
【００３７】
次に、第１の層間絶縁膜１１上に、表面粗さＲｍｓが０．７９ｎｍ以下の密着層１２を形成する。なお、表面粗さＲｍｓは、測定対象面において、平均線から測定曲線までの偏差の二乗を平均した値の平方根である。
【００３８】
密着層１２として、例えば表面粗さＲｍｓが０．７９ｎｍ以下のアルミナ（Ａｌ２Ｏ３）層を形成する。表面粗さＲｍｓが０．７９ｎｍ以下のアルミナ層をスパッタにより形成する条件として、スパッタ装置のチャンバ内に入れたシリコン基板１の温度を２０〜１００℃とし、チャンバ内に導入するアルゴンガスの流量を１０〜５０ｓｃｃｍとし、ターゲットとしてアルミナを用い、ターゲット・基板間に印加するパワーを０．２〜４．０ｋＷとする。そのような表面粗さを有するアルミナ層の膜厚は、特に限定されるものではないが、５〜１００ｎｍ、より好ましくは、５〜３０ｎｍに形成される。なお、アルミナ層はアモルファス状態である。
【００３９】
密着膜１２は、後述する下部電極と第１層間絶縁膜１１の密着層であって、下部電極の下地層となる。
【００４０】
次に、図１（ｂ） に示すように、密着膜１２上に、第１の導電膜１３としてプラチナ（Ｐｔ）膜を５０〜３００ｎｍ、例えば１５０ｎｍの厚さに形成する。厚さ１５０ｎｍのＰｔ膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約１００℃とし、チャンバ内に導入するアルゴンガスの流量を約１１６ｓｃｃｍとし、ターゲットとしてプラチナを用い、ターゲット・基板間に印加するパワーを約１．０ｋＷとして、形成時間を約８４秒間とする。
【００４１】
この状態では、密着層１２上のＰｔ膜の結晶粒の（１１１）配向方位の傾きは、シリコン基板１上面の垂直方向から２．３度以下に傾いている。なお、本実施形態及び以下の実施形態における配向は、膜又は層の上面に現れる面方位である。
【００４２】
その後に、図２（ａ） に示すように、強誘電体膜１４として厚さ１００〜３００ｎｍ、例えば２００ｎｍのチタン酸ジルコン酸鉛（ＰＺＴ； Ｐｂ（Ｚｒ１−ｘＴｉｘ ）Ｏ３ 、０＜ｘ＜１）膜をＲＦスパッタ法により第１の導電膜１３上に形成する。
【００４３】
厚さ２００ｎｍのＰＺＴ膜を形成する条件として、例えば、スパッタパワーを１ｋＷ、チャンバ内に導入するアルゴンの流量を２０ｓｃｃｍ、基板温度を５０℃、ターゲットとしてＰＺＴ、膜形成時間を３１５秒とする。
【００４４】
なお、強誘電体層１４の形成方法は、その他に、ＭＯＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｄｅｐｏｓｉｔｉｏｎ）溶液を用いたスピンオン法、ＭＯＣＶＤ（ 有機金属ＣＶＤ）法、ゾル・ゲル溶液使用のスピンオン法などがある。また、強誘電体層１５の材料としては、ＰＺＴ以外に、ＰＺＴにランタン（Ｌａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）の少なくとも１つの元素を含む他のＰＺＴ系材料や、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ、Ｙ１）、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９ （ＳＢＴＮ、ＹＺ）等のＢｉ層状構造化合物、その他の金属酸化物強誘電体を採用してもよい。
【００４５】
続いて、強誘電体膜１４を構成するＰＺＴ膜の第１回目のアニール処理として、急速加熱処理装置を用いて、酸素雰囲気中で温度５８５℃程度、９０秒間程度の条件で急速熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ））を行う。この場合、酸素雰囲気には、酸素ガスを流量５０ｃｃ／ｍｉｎ． 、アルゴンガスを流量１．９５リットル／ｍｉｎ． で導入する。この第１回目のＰＺＴアニールによりＰＺＴ膜が結晶化する。
【００４６】
続いて、図２（ｂ） に示すように、強誘電体膜１４の上に第２の導電膜１５として酸化イリジウム（ＩｒＯｘ ） 膜を反応性スパッタ法により例えば２００ｎｍの厚さに形成する。
【００４７】
ＩｒＯ ｘ 膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約２０℃とし、チャンバ内に導入するアルゴンガスの流量を約１００ｓｃｃｍ、酸素（Ｏ２）ガスの流量を５６ｓｃｃｍとし、ターゲットとしてイリジウム（Ｉｒ）を用い、ターゲット・基板間に印加するパワーを約２．０ｋＷとする。
【００４８】
この後に、第２回目のアニール処理として、酸素雰囲気中で温度７２５℃程度で２０秒間程度の条件で、強誘電体膜１４及びＩｒＯ ｘ 膜１５にＲＴＡを行う。この場合、酸素雰囲気には、酸素ガスを流量２０ｃｃ／ｍｉｎ． 、アルゴンガスを流量２リットル／ｍｉｎ． で導入する。この第２回目のアニール処理によれば、第２の導電膜１５を構成するイリジウムがＰＺＴ強誘電体膜１４にドープされた状態となる。この場合の強誘電体膜中のイリジウム（Ｉｒ）は、ＰＺＴのペロブスカイト構造を構成する酸素以外の原子の一部がイリジウムによって置き換えられた構造となっている。
【００４９】
この状態では、第１の導電膜１３上のＰＺＴ強誘電体膜１４の（１１１）配向結晶粒の配向方位の傾きは、シリコン基板１の上面の垂直方向から７゜以下に傾いている。
【００５０】
次に、図３（ａ） に示すように、第２の導電膜１５をパターニングすることによりメモリセル領域Ａの素子分離絶縁膜２の上方に複数のキャパシタ上部電極１５ａを間隔をおいて形成する。続いて、強誘電体膜１４をパターニングし、キャパシタ上部電極１５ａの下にキャパシタ誘電体膜１４ａを形成する。キャパシタ誘電体膜１４ａは、キャパシ上部電極１５ａの直下だけでなくその周辺にも残される。
【００５１】
この後に、図３（ｂ） に示すように、キャパシタ上部電極１５ａ、キャパシタ誘電体膜１４ａ及び第１の導電膜１３の上にキャパシタ保護絶縁膜１６としてアルミナ膜をスパッタにより約２０〜５０ｎｍ程度の厚さに形成する。なお、キャパシタ保護絶縁膜１６としては、アルミナ膜の他、ＰＺＴ、窒化シリコン膜、又は窒化酸化シリコン膜などを用いてもよい。
【００５２】
続いて、図４に示すように、レジストマスク（不図示）を用いてキャパシタ保護絶縁膜１６、第１の導電膜１３及び密着層１２をパターニングすることにより、複数のキャパシタ上部電極１５ａの下であってワード線（ゲート電極）の延在方向に伸びるストライプ形状にする。これにより、第１の導電膜１３よりなるキャパシタ下部電極１３ａが形成される。なお、密着層１２もキャパシタ下部電極１３ａの一部と考えてもよい。
【００５３】
１つのキャパシタ上部電極１５ａとその下のキャパシタ誘電体膜１４ａとキャパシタ下部電極１３ａにより、１つの強誘電体キャパシタＱが構成される。
【００５４】
次に、図５に示す構造を形成するまでの工程を説明する。
【００５５】
まず、キャパシタ保護絶縁膜１６、第１層間絶縁膜１１及び強誘電体キャパシタＱの上に、第２層間絶縁膜１７として酸化シリコン膜を約１μｍの厚さに形成する。この酸化シリコン膜は、ＴＥＯＳを用いてＣＶＤ法により形成される。続いて、第２層間層間絶縁膜１７の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜１７の残り膜厚は、メモリセル領域Ａの強誘電体キャパシタＱの上で約３００ｎｍ程度とする。
【００５６】
続いて、第２層間絶縁膜１７、第１層間絶縁膜１１及びカバー膜１０をパターニングすることにより、第１，第２のｎ型不純物拡散領域７ａ，７ｂの上にそれぞれ第１，第２のコンタクトホール１７ａ，１７ｂを形成すると同時に、第１、第２のｐ型不純物拡散領域８ａ，８ｂの上にそれぞれ第３、第４のコンタクトホール１７ｃ，１７ｄを形成する。さらに、第２層間絶縁膜１７及びカバー膜１０をパターニングすることにより、下部電極１３ａのうち上部電極１５ａからはみ出した領域の上に第５のコンタクトホール１７ｅを形成する。
【００５７】
第１のコンタクトホール１７ａは、メモリセル領域Ａにおけるｐウェル３ａの両側寄りに形成されるｎ型不純物拡散領域７ａの上に形成される。また、第２のコンタクトホール１７ｂは、ｐウェル３ａの中央において２つのゲート電極５ａ，５ｂの間に挟まれる第２のｎ型不純物拡散領域７ｂの上に形成される。
【００５８】
続いて、第１〜第５のコンタクトホール１７ａ〜１７ｅ内と第２層間絶縁膜１７上に、膜厚２０ｎｍのチタン（Ｔｉ）膜と膜厚５０ｎｍの窒化チタン（ＴｉＮ ）膜をスパッタにより順に形成し、さらにＴｉＮ 膜の上にタングステン（Ｗ）膜をＣＶＤ方により形成する。Ｗ膜は第１〜第５のコンタクトホール１７ａ〜１７ｅ内を完全に埋め込む厚さに形成される。
【００５９】
さらに、Ｔｉ膜、ＴｉＮ 膜及びＷ膜をＣＭＰ法により研磨して第２の層間絶縁膜１７の上面から除去する。これにより、第１〜第５のコンタクトホール１７ａ〜１７ｅｄ内に残されたＴｉ膜、ＴｉＮ 膜及びＷ膜をそれぞれ第１〜第５の導電性プラグ１８ａ〜１８ｅとして使用する。
【００６０】
次に、図６に示す構造を形成するまでの工程を説明する。
【００６１】
まず、第１〜第５の導電性プラグ１８ａ〜１８ｅと第２層間絶縁膜１７の上に窒化シリコンよりなる酸化防止膜（不図示）を形成する。
【００６２】
次に、酸化防止膜と第２層間絶縁膜１７をパターニングすることにより、キャパシタ上部電極１５ａの上に第６のコンタクトホール１９ａを形成する。
【００６３】
続いて、酸素雰囲気中で約５００〜６００℃、６０分間のアニールによってキャパシタ誘電体膜１４ａを構成する強誘電体膜１４の結晶性を回復させる。この場合、第１〜第５の導電性プラグ１８ａ〜１８ｅを構成するタングステンの酸化は酸化防止膜によって防止される。その酸化防止膜は第６のコンタクトホール１９ａを形成した後にエッチバックによって除去される。
【００６４】
その後に、第２層間絶縁膜１７上と第１〜第５の導電性プラグ１８ａ〜１８ｅ上と第６のコンタクトホール１９ａ内に金属膜を形成する。金属膜として、第２層間絶縁膜１７上で例えば膜厚１５０ｎｍの窒化チタン（ＴｉＮ）膜と膜厚５００ｎｍのアルミニウム膜と膜厚５ｎｍのＴｉ膜と膜厚１００ｎｍのＴｉＮ 膜を順に形成する。
【００６５】
続いて、金属膜をフォトリソグラフィー法によりパターニングすることによって、第１〜第４のアルミニウム配線２０ａ〜２０ｄと導電性パッド２０ｅを形成する。
【００６６】
メモリセル領域Ａ内の第１のアルミニウム配線２０ａは、第１の導電性プラグ１８ａの上から第６のコンタクトホール１９ａ内に延在してキャパシタ上部電極１５ａと第１の導電性プラグ１８ａを電気的に接続する。これにより、キャパシタ上部電極１５ａは、第１のアルミニウム配線２０ａと第１の導電性プラグ１８ａを介して第１のｎ型不純物拡散領域７ａに電気的に接続される。また、メモリセル領域Ａ内の第２のアルミニウム配線２０ｂは、第５のコンタクトホール１７ｅ内の第５の導電性プラグ１８ｅを通してキャパシタ下部電極１３ａに接続される。
【００６７】
第３、第４のアルミニウム配線２０ｃ，２０ｄは、それぞれ周辺回路領域Ｂの第３、第４の導電性プラグ１８ｃ，１８ｄを介してｐ型不純物拡散領域８ａ，８ｂに電気的に接続される。
【００６８】
メモリセル領域Ａ内の導電性パッド２０ｅは、第２の導電性プラグ１８ｂの上に島状に形成され、さらにその上方に形成されるビット線（不図示）に電気的に接続される。導電性パッド２０ｅと第２の導電性プラグ１８ｂは、ビット線と第２のｎ型不純物拡散領域７ｂを電気的に接続するために形成される。
【００６９】
第１〜第４の配線２０ａ〜２０ｄ及び導電性プラグ２０ｅを形成した後に、さらに第３の層間絶縁膜を形成し、導電性プラグを形成し、さらに第３の層間絶縁膜の上にビット線などを形成するが、その詳細は省略する。
【００７０】
上記した強誘電体キャパシタＱは、密着層１２、下部電極１３ａ、誘電体層１４ａ及び上部電極１５ａの各層の改善により従来よりも優れたキャパシタ特性を有している。そこで、その詳細を以下に説明する。
【００７１】
まず、半導体チップ内で、強誘電体キャパシタＱとＭＯＳトランジスタＴ１ ，Ｔ２ から構成されるメモリセルの特性のバラツキを抑えることを目的として、強誘電体膜１４を構成するＰＺＴ結晶の配向方位の不均一性を小さくことと、下部電極１３ａを構成するＰｔ結晶の配向方位の不均一性を小さくすることについて説明する。
【００７２】
Ｐｔ下部電極１３ａの下の密着層１２の表面粗さがＰｔ膜の配向性に与える影響を調査するために、複数枚のシリコン基板上に１００ｎｍの厚さのＳｉＯ２膜を形成し、さらに、各ＳｉＯ２膜上にそれぞれ種類の異なる膜を形成した。ここでは、種類の異なる膜として、酸化チタン（ＴｉＯ２）膜と酸化プラチナ（ＰｔＯ） 膜とアルミナ（Ａｌ２Ｏ３）膜のいずれかをＳｉＯ２膜上に形成した。
【００７３】
そして、シリコン基板、ＳｉＯ２膜、Ａｌ２Ｏ３ 膜の積層構造を第１の試料とした。また、シリコン基板、ＳｉＯ２膜、ＰｔＯ 膜の積層構造を第２の試料とした。さらに、シリコン基板、ＳｉＯ２膜、ＴｉＯ２膜の積層構造を第３の試料とした。
【００７４】
第１の試料のＡｌ２Ｏ３ 膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された。スパッタの条件として、バイアスパワーを２．０ｋＷ、アルゴンガス流量を２０ｓｃｃｍ、基板温度を室温、スパッタ時間を４０秒に設定した。スパッタに用いられるターゲット材料はＡｌ２Ｏ３ である。
【００７５】
第２の試料のＰｔＯ 膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された。スパッタの条件として、バイアスパワーを１．０ｋＷ、アルゴンガス流量を３６ｓｃｃｍ、酸素ガス流量を１４４ｓｃｃｍ、基板温度を３５０℃、スパッタ時間を１９秒に設定した。スパッタに用いられるターゲット材料はプラチナである。
【００７６】
第３の試料のＴｉＯ２膜は、減圧チャンバ内でＳｉＯ２膜上にスパッタにより形成された厚さ２０ｎｍのＴｉ膜を急速加熱処理により酸化することにより形成された。Ｔｉのスパッタの条件として、バイアスパワーを２．５９ｋＷ、アルゴンガス流量を５０ｓｃｃｍ、基板温度を室温、スパッタ時間を１１秒に設定した。スパッタに用いられるターゲット材料はチタンである。また、急速加熱処理の条件として、基板温度を７００℃、アルゴンガス流量を２リットル／ｍｉｎ．、酸素ガス流量を２０ｃｃ／ｍｉｎ． 、処理時間を６０秒に設定した。
【００７７】
そして、第１の試料のＡｌ２Ｏ３ 膜、第２の試料のＰｔＯ 膜、第３の試料のＴｉＯ２膜のそれぞれの上に、真空チャンバ内で同じ条件のスパッタによりプラチナ（Ｐｔ）膜を１５０ｎｍの厚さに形成した。そのスパッタ条件として、バイアスパワーを１ｋＷ、アルゴンガス流量を１１６ｓｃｃｍ、基板温度を１００℃、スパッタ時間を８４秒に設定した。
【００７８】
その後に、第１〜第３の試料の各々のＰｔ膜について、（１１１）配向のロッキングカーブを取得し、その半値幅を求めた。その測定は、４軸ゴニオＸ線測定装置を用いて２θ／θ法により測定する。即ち、Ｐｔ膜の（１１１）配向を示す強度のピークが最大となる２θ＝３９．８゜付近に２θ／θ角を固定してウェハをあおりながら（１１１）配向強度のピークを測定するχスキャン法を採用した。これにより、プラチナ膜のχスキャンのあおり角度χと（１１１）配向強度の関係は図７に示すような結果となった。
【００７９】
図７によれば、第１〜第３の試料の層構造について、プラチナ膜の（１１１）配向強度のロッキングカーブの半値幅を小さい順に挙げるとＰｔ／Ａｌ２Ｏ３、Ｐｔ／ＰｔＯ、Ｐｔ／ＴｉＯ２ となる。
【００８０】
また、第１〜第３の試料にプラチナ膜を形成する前に、Ａｌ２Ｏ３ 膜、ＰｔＯ 膜、ＴｉＯ ｘ 膜のそれぞれの表面の粗さＲｍｓを測定したところ、図８に示すような結果が得られ、Ａｌ２Ｏ３ 膜のＲｍｓは０．２８、ＰｔＯ 膜のＲｍｓは０．４３、ＴｉＯ２膜のＲｍｓは１．８となった。
【００８１】
そこで、第１〜第３の試料のＡｌ２Ｏ３ 、ＰｔＯ 、ＴｉＯ ｘ のそれぞれをＰｔ膜とＳｉＯ２膜を密着させるための密着層とし、Ｐｔ膜の（１１１）配向のロッキングカーブの半値幅と密着層のＲｍｓとの関係をプロットしたところ、図９に示すような結果が得られた。図９によれば、Ｐｔ膜の（１１１）配向のロッキングカーブの半値幅と密着層表面のＲｍｓとの間に直線的な相関関係があり、Ｐｔ膜の（１１１）配向性は密着層の表面粗さに大きく依存し、表面粗さＲｍｓが小さくなるほどＰｔ膜の（１１１）配向方位の基板面垂直方向からのずれが小さくなることがわかる。
【００８２】
密着層上のＰｔの自己配向の面方位は（１１１）である。従って、以上のような実験結果により、プラチナの自己配向性を阻害する要因として下地の表面粗さがあり、下地である密着層の平坦性が良いほどプラチナ膜の自己配向が促進される。即ち、密着層の粗さが小さいほどプラチナ膜の自己配向が優勢となる。
【００８３】
なお、同じ材料の密着層であってもその形成条件の相違によってその表面の粗さＲｍｓは異なる。
【００８４】
次に、第１、第２及び第３の試料の各々のＰｔ膜上にＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、急速加熱処理装置で各試料のＰＺＴ膜に一回目の熱処理を行い、各試料のＰＺＴ膜上に酸化イリジウムを上部電極として形成し、その後に、各試料に急速加熱処理装置で二回目の熱処理をした。その後に、第１、第２、第３の試料のそれぞれのＰＺＴ膜の（１１１）配向の特性を評価した。
【００８５】
ＰＺＴ膜を真空チャンバ内で形成する条件として、例えば、スパッタパワーを１ｋＷ、チャンバ内に導入するアルゴンの流量を２０ｓｃｃｍ、基板温度を５０℃、ターゲットとしてＰＺＴ、膜形成時間を３１５秒とする。また、一回目の熱処理条件として、酸素ガスが流量５０ｃｃ／ｍｉｎ． 、アルゴンガスが流量１．９５リットル／ｍｉｎ． で導入された酸素雰囲気中で基板温度５８５℃、加熱時間９０秒間に設定する。
【００８６】
また、酸化イリジウム膜をスパッタにより形成する条件として、例えばスパッタ装置のチャンバ内に入れたシリコン基板１の温度を約２０℃とし、チャンバ内に導入するアルゴンガスの流量を約１００ｓｃｃｍ、酸素（Ｏ２）ガスの流量を５６ｓｃｃｍとし、ターゲットとしてイリジウム（Ｉｒ）を用い、ターゲット・基板間に印加するパワーを約２．０ｋＷとする。
【００８７】
さらに、二回目の熱処理条件として、酸素ガスが流量２０ｃｃ／ｍｉｎ． 、アルゴンガスが流量２リットル／ｍｉｎ． で導入された酸素雰囲気中で基板温度７２５℃、加熱時間２０秒間に設定する。
【００８８】
第１、第２、第３の試料のＰＺＴ膜のそれぞれの（１１１）配向の特性を評価するために、各ＰＺＴ膜の（１１１）配向のロッキングカーブを測定し、その半値幅を求めた。その測定は、４軸ゴニオＸ線測定装置を用いて２θ／θ法により測定する。即ち、ＰＺＴ膜の（１１１）配向を示す強度のピークが最大となる２θ＝３１゜付近に２θ／θ角を固定してウェハをあおりながら（１１１）配向強度のピークを測定するχスキャン法を採用した。これにより、図１０に示すようなプラチナ膜のχスキャンのあおり角度χと（１１１）配向強度の関係が得られた。
【００８９】
図１０によれば、第１〜第３の試料のＰＺＴ膜の下の層構造について、ＰＺＴ膜の（１１１）配向強度のロッキングカーブの半値幅を小さくする順に挙げるとＰｔ／Ａｌ２Ｏ３、Ｐｔ／ＰｔＯ、Ｐｔ／ＴｉＯ２ となる。なお、あおり角度χの半値幅が小さいほど（１１１）配向が良くなる。
【００９０】
また、第１〜第３の試料のそれぞれのＡｌ２Ｏ３ 膜、ＰｔＯ 膜、ＴｉＯ２膜を密着層として、図８の結果に基づき、密着層の表面粗さとＰＺＴ膜の（１１１）配向のロッキングカーブの半値幅との関係をプロットしたところ図１１に示すような結果が得られた。
【００９１】
図１１によれば、ＰＺＴ膜の（１１１）配向のロッキングカーブの半値幅と密着層表面のＲｍｓとの間に直線的な相関関係があり、ＰＺＴ膜の（１１１）配向性は密着層の表面粗さに大きく依存し、表面粗さＲｍｓが小さくなるほどＰＺＴ膜の（１１１）配向方位の基板面垂直方向からのずれが小さくなることがわかる。
【００９２】
ところで、上記した実施形態では、強誘電体キャパシタを構成する強誘電体材料としてＰＺＴ、或いはＣａ、Ｓｒ、Ｌａの少なくとも１つをドープしたＰＺＴ、またはＢｉ層状構造化合物などを例に挙げている。本願発明者は、Ｃａ、Ｓｒ、Ｌａ以外の元素をＰＺＴ膜にドープして強誘電体特性を向上させることを試みた。そして、Ｃａ、Ｓｒ、Ｌａ以外の元素として、上部電極を構成するイリジウム（Ｉｒ）を用いた。
【００９３】
そして、ＩｒがＰＺＴの結晶格子中にドーピングされていることを確認する方法として異常分散法を用いた。
【００９４】
異常分散は、Ｘ線の振動数が原子の吸収端の振動数に近い状態で共鳴効果により屈折率や散乱能が大きく変化する現象である。つまり、ある物質のＸ線回折強度を測定する際に、その物質の構成元素の吸収端に近いエネルギーを物質に照射すると、Ｘ線回折強度が大きく変化することになる。この現象を利用して、特定ピークの回折強度のエネルギー依存性を調べれば、そのピークの構成元素を明らかにすることができる。
【００９５】
今回、ＩｒのＰＺＴ膜中へのドーピングを調べるために、ＩｒのＬＩＩＩ 吸収端近傍のエネルギーを利用した。なお、ＬＩＩＩ は、Ｉｒ原子における電子軌道である。
【００９６】
サンプルは、ＩｒドープトＰＺＴを誘電体膜とする第１のキャパシタと、ＩｒノンドープトＰＺＴを誘電体膜とする第２のキャパシタを使用した。第１及び第２のキャパシタは、それぞれＰｔよりなる下部電極とＩｒＯ２よりなる上部電極を有している。
【００９７】
まず、第１及び第２のキャパシタの上部電極を構成するＩｒＯ２膜中のＩｒが異常分散測定に影響を与えないかどうかの調査を行った。
【００９８】
図１２に下部電極の（１１１）配向強度のピークのＸ線入射エネルギー依存性を示す。Ｘ線として、ＩｒのＬＩＩＩ 吸収端近傍の波長を用いた。図１２では、理解を容易にするために、第１のキャパシタの下部電極を構成するＰｔの（１１１）積分強度を、第２のキャパシタの下部電極を構成するＰｔの（１１１）積分強度で規格化した値を用いている。
【００９９】
図１２によれば、強度比の急激な低下が全てのＸ線入射エネルギー領域で観られないので、上部電極のＩｒＯ２中のＩｒによる吸収効果は観られず、異常分散測定に影響が無いことがわかる。
【０１００】
次に、入射Ｘ線エネルギーをＩｒのＬＩＩＩ 吸収端近傍で変化させながらＰＺＴ膜の（１１１）配向強度のピークを取得し、その積分強度を入射エネルギーに対してプロットした結果を図１３に示す。図１３では、理解を容易にするために、第１のキャパシタのＰＺＴ（１１１）積分強度を、第２のキャパシタのＰＺＴの（１１１）積分強度で規格化した値を用いている。
【０１０１】
図１３によれば、ＩｒのＬＩＩＩ 吸収端エネルギー１１．２１ｅＶで強度比の低下が大きくなっている。これは、ＩｒドープトＰＺＴの結晶格子中にＩｒが含まれていることを明確に示しており、ＩｒドープトＰＺＴは、ＩｒがＰＺＴ膜中に単に拡散しているのではなく、ＩｒをＰＺＴ結晶構成元素として含んでいることがわかる。
【０１０２】
ＩｒをＰＺＴ格子中に含ませる方法は、例えば、ＩｒＯ ｘ 又はＩｒからなる導電膜（上部電極）をＰＺＴ膜上に形成した後にアニールにより導電膜内のＩｒをＰＺＴ膜中に拡散させる方法、Ｉｒを添加したＰＺＴをターゲットに用いてスパッタリングによりＰＺＴを形成する方法、Ｉｒ元素を含むゾルゲル溶液を用いてスピンオン法によりＰＺＴを形成する方法、Ｉｒ元素を含むＣＯＤ溶液を用いてスピンオン法によりＰＺＴを形成する方法、Ｉｒが含まれる原料を用いてＭＯＣＶＤ法によりＰＺＴを形成する方法、などがある。
【０１０３】
ＭＯＣＶＤ法によりＩｒドープトＰＺＴ膜を形成する場合には、例えば次のような液体状の有機ソースを用いる。
【０１０４】
鉛（Ｐｂ）供給用の有機ソースとして、Ｐｂ（ＤＰＭ）２（ Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２） をＴＨＦ（ＴｅｔｒａＨｙｄｒｏＦｕｒａｎ ：Ｃ４Ｈ８Ｏ ）液に溶かした材料が用いられる。また、ジルコニウム（Ｚｒ）供給用の有機ソースとして、Ｚｒ（ＤＭＨＤ）４ （ Ｚｒ（（Ｃ９Ｈ１５Ｏ２）４）をＴＨＦ液に溶かした材料が用いられる。チタン（Ｔｉ）供給用の有機ソースとして、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２（Ｔｉ（Ｃ３Ｈ７Ｏ）２（Ｃ１１Ｈ１９Ｏ２）２ ）をＴＨＦ液に溶かした材料が用いられる。イリジウム（Ｉｒ）供給用の有機ソースとして、Ｉｒ（ＤＭＰ）３（ Ｉｒ（Ｃ１１Ｈ１９Ｏ２）３）をＴＨＦ液に溶かした材料が用いられる。
【０１０５】
それらの有機ソースは、それぞれ、昇華温度１９０℃の気化器によって気化されて酸素（Ｏ２） ガスとともに強誘電体膜成長雰囲気内に導入される。酸素ガス分圧を制御するために酸素ガスと不活性ガス、例えばアルゴン又は窒素を混合することが好ましい。不活性ガスは有機ソースのキャリアガスとして用いられ、そのガス流量は例えば３００ｓｃｃｍである。また、基板温度は５４０℃、成長レートは２０ｎｍ／分である。さらに、強誘電体膜成長雰囲気を画定するチャンバ内の圧力は５Ｔｏｒｒである。
【０１０６】
ところで、強誘電体キャパシタの誘電体膜を構成するＰＺＴ系結晶、Ｂｉ層状構造化合物の結晶はＡＢＯ３ペロブスカイト構造となる。そして、ＩｒがドープされたＡＢＯ３ペロブスカイト構造は図１４に示すＡサイト原子の一部とＢサイト原子の少なくとも一方にＩｒが含まれる構造となる。なお、図１４において、Ｉｒ以外のＡサイト原子は、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 又は希土類元素のいずれかであり、また、Ｉｒ以外のＢサイト原子は、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれかである。１単位のペロブスカイト構造には複数のＡ原子が存在しているがそれらは全て同一とは限らず、Ｂ原子も同様である。
【０１０７】
次に、そのようなＩｒドープトＰＺＴ膜が強誘電体キャパシタ特性にどのような影響を与えるかを実験した。
【０１０８】
まず、図６に示した構造を有する試料Ａ、試料Ｂ、試料Ｃを用意する。試料Ａ、試料Ｂ、試料Ｃは、強誘電体キャパシタＱの層構造を除いて同じ構造とする。
【０１０９】
試料Ａの密着層１２として、表面粗さＲｍｓが０．２８ｎｍのＡｌ２Ｏ３ 膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ＰＺＴ膜に一回目の急速加熱処理を行い、ついでＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成し、その後に、一回目よりも高温となる条件でＰＺＴ膜に二回目の急速加熱処理を施した。
【０１１０】
試料Ｂの密着層１２として表面粗さＲｍｓが１．８ｎｍのＴｉＯ ｘ 膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ＰＺＴ膜に一回目の急速加熱処理を行い、ついでＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成し、その後に、一回目よりも高温となる条件でＰＺＴ膜に二回目の急速加熱処理を施した。
【０１１１】
試料Ｃの密着層１２として表面粗さＲｍｓが０．７６ｎｍのＴｉ膜を適用した。そして、密着層１２の上に厚さ１５０ｎｍのＰｔからなる第１の導電膜１３を形成し、さらに、第１の導電膜１３上に強誘電体膜１４としてＰＺＴ膜をスパッタにより２００ｎｍの厚さに形成し、ついでＰＺＴ膜に急速加熱処理を行った後に、ＰＺＴ膜上にＩｒＯ ｘ を第２の導電層１５として形成した。なお、試料Ｃについては、ＰＺＴ膜へのＩｒ元素の拡散を防止するために、第２の導電層１５を形成した後に、二回目の急速加熱処理は施さなかった。
【０１１２】
なお、試料Ａ、試料Ｂ、試料Ｃの各々の第１の導電膜１３であるＰｔ膜の形成条件は、上記した第１の試料におけるＰｔ膜の形成条件と同じにした。また、試料Ａ、試料Ｂ、試料Ｃの各々の強誘電体１４であるＰＺＴ膜の形成条件は、第１の試料におけるＰＺＴ膜の形成条件と同じにした。
【０１１３】
試料Ａ、試料Ｂ、試料Ｃについての違いを表１に示す。
【０１１４】
【表１】
次に、試料Ａ、試料Ｂ、試料Ｃのそれぞれの密着層、Ｐｔ膜、ＰＺＴ膜及び上部電極層を、図３（ａ），（ｂ） 、図４と同じような工程によって強誘電体キャパシタＱを形成した。その後に、図５、図６に示したように、それらの強誘電体キャパシタＱを層間絶縁膜１１で覆い、さらに、層間絶縁膜１１にコンタクトホール１７ｅ，１９ａを形成し、層間絶縁膜１１上にコンタクトホール１７ｅ，１９ａを通して強誘電体キャパシタＱの上部電極１５ａと下部電極１３ａに接続されるアルミニウム配線２０ａ，２０ｂを形成した。
【０１１６】
強誘電体キャパシタは、各試料において、層間絶縁膜１１上に１．０×１．５μｍ２ の平面形状であって１６５６個形成された。
【０１１７】
そのような強誘電体キャパシタＱを有する試料Ａ、試料Ｂ、試料Ｃについて、それぞれの強誘電体キャパシタＱの分極スイッチＱｓｗを測定したところ、図１５に示すような特性が得られた。
【０１１８】
図１５によれば、試料Ａ、試料ＢにおいてＩｒが拡散されたＰＺＴ膜を有するキャパシタのＱｓｗは、試料ＣにおいてＩｒが拡散されていないＰＺＴ膜を有するキャパシタのＱｓｗに比べて５μＣ／ｃｍ２ 程度高くなった。これは、ＰＺＴ膜中にＩｒが存在してＰＺＴ膜中の格子欠陥を補填しているためと考えられる。ＩｒノンドープトＰＺＴ膜とＩｒドープトＰＺＴ膜をそれぞれ強誘電体キャパシタの誘電体層として適用した場合の電圧と残留分極との関係の違いを調べたところ、図１６に示すような結果が得られた。
【０１１９】
また、図１５において、Ｉｒが存在しているＰＺＴ膜を有する試料Ａ及び試料Ｂをそれぞれ比較すると、試料ＡのＱｓｗが試料ＢのＱｓｗよりも１〜２μＣ／ｃｍ２ 程度高くなっている。これは、先に述べたように、密着層１２の表面粗さについて試料Ａの方が試料Ｂよりも小さいので、密着層の上のＰｔ膜及びＰＺＴ膜の結晶方位がばらつきが抑えられてキャパシタの性能を若干高いレベルに上げているからと考えられる。
【０１２０】
次に、試料Ａ、試料Ｂ、試料Ｃの各々について、ＭＯＳトランジスタと強誘電体キャパシタをそれぞれ２つずつ用いて１ビットとして作用させる方式、即ち２Ｔ２Ｃ方式の２５６ビット（ｂｉｔ ）のＦｅＲＡＭチップを作製し、ＦｅＲＡＭチップをパッケージに組み立てた。
【０１２１】
そして、それらのＦｅＲＡＭに室温でデータを書き込んだ後に、２６０℃のベークを行い、その後に、ベーク前に書き込んだデータを読み出すことができるかどうかの試験を行ったところ、図１７に示すような結果が得られた。
【０１２２】
図１７によれば、試料Ｂの２５６ビットのうちの不良ビット数が試料Ａ，Ｃに比べて多くなった。即ち、試料Ａ，Ｃに比べてＰＺＴ膜の結晶方位がばらついている試料Ｂでは不良ビット数が多いことがわかる。これは、試料Ｂの強誘電体キャパシタの下部電極の下の密着層の上面の粗さが、試料Ａ，Ｃのそれに比べて大きいからである。
【０１２３】
そこで、結晶方位と不良ビット数の関係を調べるために、試料Ａ，Ｂ，Ｃのそれぞれについて、ＰＺＴの（１１１）配向結晶粒の配向方位の傾きと読出ができなかった不良ビット数の関係を調べたところ、図１８のような結果が得られた。図１８の横軸は、ＰＺＴの（１１１）配向結晶粒の傾きは、基板の上面に対する垂直方向からの傾き（ズレ）の大きさを示し、また、縦軸は不良ビット数を示している。
【０１２４】
図１８からわかるようにＰＺＴ（１１１）配向結晶粒の基板面に対して垂直方向からの傾きが大きくなると、ある傾き、３．５゜から急激に不良ビット数が多くなっていることがわかる。
【０１２５】
また、同様な試験をベーク温度を２３０℃に変更した際のＰＺＴ（１１１）配向方位の傾きと良品率との関係は図１９に示すような結果になった。ここで、良品は、不良ビット数が０であることを意味する。
【０１２６】
図１９からわかるように、ＰＺＴ（１１１）配向結晶粒の配向方位の傾きが大きくなると、良品率が下がっていくことがわかる。図１８と図１９によれば、デバイス性能を向上させるには、ＰＺＴ（１１１）配向結晶粒の配向方位の基板表面の垂直方向から傾きを３．５゜以下にする必要がある。
【０１２７】
これは、基板表面の垂直方向に対するＰＺＴ（１１１）配向結晶粒の配向方位の傾きを小さくすることにより、２５６ビットの各ビットのキャパシタ性能を向上し且つキャパシタ性能のバラツキを抑制することになり、不良ビット数の減少と良品率の向上が可能になる。
【０１２８】
また、上記した図１１によれば、基板表面の垂直方向に対するＰＺＴ（１１１）配向結晶粒の配向方位の傾きを３．５゜以下にするためには、密着層の表面粗さが０．７９ｎｍ以下でなければならないことが近似曲線から見積もられる。
【０１２９】
また、上記した図９によれば、密着層の粗さＲｍｓが０．７９ｎｍ以下になるときには、Ｐｔ（１１１）配向結晶粒の傾きが基板表面の垂直方向に対して２．３゜以下になることが近似曲線から見積もれる。
【０１３０】
次に、試料Ａ、試料Ｂ、試料Ｃの各々について、ＭＯＳトランジスタと強誘電体キャパシタをそれぞれ１ つずつ用いて１ビットとして作用させる方式、即ち１ Ｔ１ Ｃ方式の２５６ｂｉｔ のＦｅＲＡＭをウェハに作製した。
【０１３１】
１Ｔ１Ｃ方式は、２Ｔ２Ｃ方式に比べてチップサイズを小さくできる利点がある反面、２Ｔ２Ｃ方式よりもキャパシタに要求されるキャパシタ性能が厳しくなる。
【０１３２】
そこで、試料Ａ、試料Ｂ、試料Ｃの各々について、ウェハ状態でデータを書き込んで２３０℃でベークした後にデータを読み出す試験を行ったところ、図２０に示す結果が得られた。図２０によれば良品率は試料Ａのみで良品が取得できたことがわかる。試料Ｂが良品とならなかった理由は、基板表面に対する垂直方向からのＰＺＴ（１１１）配向結晶粒の配向方位の傾きが大きくなっていることが原因であると考えられる。
【０１３３】
これに対して、試料Ｃで良品が取得できなかった理由は、各ビットのバラツキは小さいがＰＺＴ格子中にＩｒが拡散していないことにより、図１５に示したように、Ｑｓｗが低くて１Ｔ１Ｃ方式で要求されるキャパシタ性能を満たせなくなることが原因であると考えられる。
【０１３４】
以上のことから、ＦｅＲＡＭを大容量化し且つ微細化するためには、表２に示すように、ＰＺＴ（１１１）配向方位の基板面垂直方向からのズレを小さくすること、およびＰＺＴ格子中にＩｒが含まれることを両立させることが最適であることがわかる。
【０１３５】
【表２】
なお、図１〜図６に示した半導体装置の製造工程では、密着層１２の上に形成される第１の導電膜１３としてプラチナを形成しているが、プラチナの代わりにイリジウム、チタン等、自己配向性を有する材料を用いてもよい。
（第２の実施の形態）
本実施形態では、表面粗さが小さい密着層の上に強誘電体膜をＭＯＣＶＤ法により形成することについて説明する。
【０１３７】
本実施形態においても、第１実施形態と同様に、図１〜図６に説明した工程に沿ってＦｅＲＡＭを形成する。
【０１３８】
即ち、図１（ａ） に示すように第１層間絶縁膜１１上に、表面粗さ０．７９ｎｍ以下の密着層１２としてアルミナ層を１０ｎｍの厚さに形成する。アルミナ層をスパッタにより形成する条件として、チャンバ内のシリコン基板１の温度を室温とし、チャンバ内に導入するアルゴンガスの流量を２０ｓｃｃｍとし、ターゲットとしてアルミナを用い、ターゲット・基板間に印加するパワーを２ｋＷとする。
【０１３９】
続いて、図１（ｂ） に示すように、密着層１２の上に第１の導電膜１３を形成する。但し、本実施形態では、第１の導電膜として、スパッタによりチタン膜とイリジウム膜を形成する。
【０１４０】
チタン（Ｔｉ）膜は、１０ｎｍの厚さに形成される。Ｔｉｒ 膜をスパッタにより形成する条件として、例えばチャンバ内に入れたシリコン基板１の温度を約５００℃とし、チャンバ内に導入するアルゴンガス圧を０．１５Ｐａとし、ターゲットとしてチタンを用い、ターゲット・基板間に印加するパワーを約２．６ｋＷとする。
【０１４１】
イリジウム（Ｉｒ）膜は、５０〜４００ｎｍ、例えば１５０ｎｍの厚さに形成される。Ｉｒ膜をスパッタにより形成する条件として、例えばチャンバ内に入れたシリコン基板１の温度を約５００℃とし、チャンバ内に導入するアルゴンガスの流量を約２００ｓｃｃｍとし、ターゲットとしてイリジウムを用い、ターゲット・基板間に印加するパワーを約０．３ｋＷとする。
【０１４２】
この後に、図２（ａ） に示すように、第１の導電膜１３の上に強誘電体膜１４としてＰＺＴ膜を１２０ｎｍの厚さに形成する。但し、本実施形態では、次のような条件でＭＯＣＶＤ法によりＰＺＴ膜を形成する。
【０１４３】
チャンバ（不図示）内に置かれたシリコン基板１上でのＰＺＴ膜の成長温度を６２０℃とする。そして、ＰＺＴ膜を構成する元素のうち、Ｐｂの原料としてＰｂ（ＤＰＭ）２、Ｚｒの原料としてＺｒ（ｄｍｈｄ）４ 、Ｔｉの原料として、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２が用いられる。それらの原料は、ＴＨＦにモル比３％の濃度で溶解させて液状にされた状態で気化器に搬送され、気化器では例えば２６０℃の温度でＴＨＦとともに気化され、酸素と混合した後にシャワーヘッドを通してチャンバ内の第１の導電膜１３上に吹き付けられる。
【０１４４】
チャンバ内に導入される原料ガスの流量は、成長初期の２０秒間ではＰｂ原料ガスが０．３６５ｍｌ／ｍｉｎ． 、Ｚｒ原料ガスが０．１９６ｍｌ／ｍｉｎ． 、Ｔｉ原料ガスが０．１７５ｍｌ／ｍｉｎ． に設定され、その後の５０５秒間ではＰｂ原料ガスが０．３７６ｍｌ／ｍｉｎ． 、Ｚｒ原料ガスが０．２７７ｍｌ／ｍｉｎ． 、Ｔｉ原料ガスが０．２１４ｍｌ／ｍｉｎ． に設定される。
【０１４５】
そのような条件により形成されたＰＺＴ膜の厚さは１２０ｎｍであり、その組成は Ｐｂ／（Ｚｒ ＋Ｔｉ） ＝１．１７、 Ｚｒ／（Ｚｒ ＋Ｔｉ） ＝０．４３であった。
【０１４６】
ＭＯＣＶＤ法により形成されたＰＺＴ膜は、結晶化されているので、結晶化のためのアニールは省略される。
【０１４７】
続いて、図２（ｂ） に示すように、強誘電体膜１４であるＰＺＴ膜の上に第２の導電膜１５として酸化イリジウム膜をスパッタにより２００ｎｍの厚さに形成する。酸化イリジウム膜の形成条件は第１実施形態と同様に設定される。
【０１４８】
次に、図３、図４に示した工程に沿って第２の導電膜１５、強誘電体膜１４、第１の導電膜１３及び密着層１２を順次パターニングすることにより強誘電体キャパシタＱが形成される。なお、強誘電体キャパシタＱにおいて、第２の導電膜１５は上部電極１５ａ、強誘電体膜１４は誘電体膜１４ａ、第１の導電膜１３は下部電極１３ａとなる。
【０１４９】
その後の工程は第１実施形態と同じであるので省略する。
【０１５０】
以上のような工程により、上面の（１１１）配向強度の高い下部電極１３ａ上に６２０℃の高い基板温度でＭＯＣＶＤ法により形成されたＰＺＴ強誘電体膜１４において、９０％以上のＰＺＴグレインの上面の配向を（１１１）に揃えることができた。
【０１５１】
これは、下部電極１３ａの配向性を良くするために、層間絶縁膜１１の上に密着層１２として平坦性の良いアルミナ膜を形成したので、アルミナ膜上のＴｉ膜がｃ軸に配向し、その上のＩｒ膜が（１１１）に配向するようになったからである。
【０１５２】
従来技術として酸化シリコン膜上に形成したイリジウム膜と、本実施形態として酸化シリコン膜上にアルミナ膜、チタン膜を介して形成したイリジウム膜との双方について、ＸＲＤプロファイルの（２２２）配向強度の半値幅を調べたところ、表３に示すような結果が得られ、本実施形態に係るイリジウム膜の（１１１）配向が従来よりも向上したことがわかる。
【０１５３】
【表３】
表面平坦性の良いアルミナからなる密着層１２の上にスパッタにより形成されたＩｒ膜の配向をＸＲＤ法により測定したところ図２１の実線曲線に示すようなＸＲＤプロファイルが得られた。図２１の実線曲線によれば、Ｉｒ膜に十分高い強度の（１１１）配向が得られていることがわかる。
【０１５５】
これに対して、密着層１２を用いずに、ＳｉＯ２よりなる層間絶縁膜１１の上にスパッタによりＩｒ膜を形成し、Ｉｒ膜の配向をＸＲＤ法により測定したところ、図２１の破線曲線に示すようになり、Ｉｒ膜の（１１１）配向強度は極めて小さいことが判った。
【０１５６】
また、密着層１２上に形成された強誘電体キャパシタを有するＦｅＲＡＭのインプリント特性と、層間絶縁膜１１上に直に形成された強誘電体キャパシタを有するＦｅＲＡＭの各々のインプリント特性を調べたところ、図２２に示すような結果が得られた。これにより、本実施形態のような条件のＭＯＣＶＤ法により形成された強誘電体キャパシタを有するＦｅＲＡＭによれば、１００時間経過後でも十分な読み取りマージンが維持される。
【０１５７】
次に、不良ビットの発生するキャパシタと発生しないキャパシタについて分析結果を説明する。
【０１５８】
まず、不良ビットが発生するキャパシタの強誘電体膜のＰＺＴ結晶の（１１１）配向を調べた。図２３（ａ） は、不良ビットが発生するキャパシタを透過電子顕微鏡で見た像に基づく断面図であり、図２３（ｂ） は図２３（ａ） の破線で示したＰＺＴ結晶が＜１１１＞方向でない領域の電子回折像である。これによれば、ＰＺＴ膜の（１１１）配向比率は多く見積もっても約８５％である。
【０１５９】
不良ビット数が発生しないキャパシタの強誘電体膜のＰＺＴ結晶の（１１１）配向を調べた。図２４は、不良ビットが発生しないキャパシタを透過電子顕微鏡で見た像に基づく断面図であり、ＰＺＴ膜中のグレインが柱状に揃っており、ＰＺＴ膜の（１１１）配向比率はほぼ１００％である。なお、第１実施形態に示したＰＺＴよりなる強誘電体膜１４の（１１１）配向比率は９０％以上であって、ほぼ１００％かそれに近い値となる。
【０１６０】
結晶方位が揃っている場合には、デバイス動作を行う数十ナノ秒の時間で強誘電体ドメインの書き込みができるが、結晶方位が異なったものが混在していると、分極反転の伝搬に時間がかかるために、その時間内で反転しないドメインが残ってしまうためにインプリントの現象が起きると考えられている。
【０１６１】
従って、デバイスとして強誘電体膜を動作させるためには、９０％以上の結晶を同一方向に揃える必要がある。
（第３の実施の形態）
第１、第２の実施形態では、上部電極と下部電極にそれぞれ上から導電性プラグを接続するいわゆるプレーナ型キャパシタについて説明した。本実施形態では、キャパシタの下部電極を下から導電性プラグに接続するいわゆるスタック型のキャパシタを有する半導体装置について説明する。
【０１６２】
図２５〜図３０は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図である。
【０１６３】
図２５（ａ） に示す断面構造を形成するまでの工程を説明する。
【０１６４】
まず、ｎ型又はｐ型のシリコン（半導体）基板５１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、その中に酸化シリコン（ＳｉＯ２）を埋め込んで素子分離絶縁層５２を形成する。そのような構造の素子分離絶縁層５２は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれる。なお、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成した絶縁層を素子分離絶縁層として採用してもよい。
【０１６５】
続いて、メモリセル領域におけるシリコン基板５１のトランジスタ形成領域にｐ型不純物を選択的に導入してｐ型ウェル５１ａを形成する。
【０１６６】
さらに、シリコン基板５１のｐ型ウェル５１ａの表面を熱酸化して、ゲート絶縁層５３となるシリコン酸化層を形成する。
【０１６７】
次に、シリコン基板５１の上側全面に非晶質又は多結晶のシリコン層とタングステンシリサイド層を順次形成する。その後に、シリコン層とタングステンシリサイド層をフォトリソグラフィ法によりパターニングして、メモリセル領域のウェル１ａ上にゲート電極５４ａ，５４ｂを形成する。それらのゲート電極５４ａ，５４ｂはゲート絶縁層５３を介してシリコン基板５１の上に形成される。
【０１６８】
なお、メモリセル領域では、１つのｐ型ウェル５１ａ上には２つのゲート電極５４ａ，５４ｂが並列に形成され、それらのゲート電極５４ａ，５４ｂはワード線の一部を構成する。
【０１６９】
次に、ｐ型ウェル１ａのうちゲート電極５４ａ，５４ｂの両側にｎ型不純物、例えばリンをイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃを形成する。
【０１７０】
さらに、ＣＶＤ法により絶縁層、例えば酸化シリコン（ＳｉＯ２）層をシリコン基板５１の全面に形成した後に、その絶縁層をエッチバックしてゲート電極５４ａ，５４ｂの両側部分に絶縁性のサイドウォールスペーサ５６として残す。
【０１７１】
続いて、ｐ型ウェル５１ａにおいて、ゲート電極５４ａ，５４ｂとサイドウォールスペーサ５６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５５ａ〜５５ｃにそれぞれ不純物高濃度領域を形成する。
【０１７２】
なお、１つのｐ型ウェル５１ａにおいて、２つのゲート電極５４ａ，５４ｂの間の第１のｎ型不純物拡散領域５５ａは後述するビット線に電気的に接続され、ウェル５１ａの両端側寄りの第２、第３のｎ型不純物拡散領域５５ｂ，５５ｃは後述するキャパシタの下部電極に電気的に接続される。
【０１７３】
以上の工程により、ｐ型のウェル５１ａにはゲート電極５４ａ，５４ｂとＬＤＤ構造のｎ型不純物拡散領域５５ａ〜５５ｃを有する２つのｎ型のＭＯＳトランジスタＴ４ ，Ｔ５ が１つのｎ型不純物拡散領域５５ａを共通にして形成される。
【０１７４】
次に、ＭＯＳトランジスタＴ４ ，Ｔ５ を覆うカバー絶縁層５７として約２００ｎｍの厚さの酸窒化シリコン（ＳｉＯＮ）層をプラズマＣＶＤ法によりシリコン基板５１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、厚さ１．０μｍ程度の酸化シリコン（ＳｉＯ２）を第１層間絶縁層５８としてカバー絶縁層５７の上に形成する。
【０１７５】
続いて、例えば常圧の窒素雰囲気中で第１層間絶縁層５８を７００℃の温度で３０分間加熱し、これにより第１層間絶縁層５８を緻密化する。その後に、第１層間絶縁層５８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【０１７６】
次に、図２５（ｂ） に示すように、レジストパターン（不図示）を用いて第１層間絶縁層５８とカバー絶縁層５７をエッチングして、メモリセル領域の第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃの上にそれぞれ第１，第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃを形成する。
【０１７７】
次に、図２６（ａ） に示す構造を形成するまでの工程を説明する。
【０１７８】
まず、第１層間絶縁層５８上面と第１〜第３のコンタクトホール５８ａ〜５８ｃ内面に、グルー層５９ａとして厚さ２０ｎｍのチタン（Ｔｉ）層と厚さ５０ｎｍの窒化チタン（ＴｉＮ ）層をスパッタ法により順に形成する。さらに、ＷＦ６ を用いるＣＶＤ法によって、タングステン（Ｗ）層５９ｂをグルー層５９ａ上に成長してコンタクトホール５８ａ〜５８ｃ内を完全に埋め込む。
【０１７９】
続いて、タングステン層５９ｂとグルー層５９ａをＣＭＰ法により研磨して第１層間絶縁層５８の上面上から除去する。これにより、第１、第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃ内にそれぞれ残されたタングステン層９ｂ及びグルー層５９ａは、第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃとして使用される。第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃは、それぞれ第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃに接続される。また、第１の導電性プラグ６０ａは、後述するビット線に電気的に接続され、第２及び第３の導電性プラグ６０ｂ，６０ｃはそれぞれ後述するキャパシタに接続される。
【０１８０】
その後に、基板温度３５０℃、１２０秒の条件で第１層間絶縁層８を窒素プラズマ雰囲気中に曝す。
【０１８１】
次に、図２６（ｂ） に示すように、第１〜第３の導電性プラグ６０ａ〜６０ｃの上と第１層間絶縁層５８の上に、導電性の酸素バリアメタル層６２としてイリジウム層をスパッタにより形成する。イリジウム層は、第２，第３の導電性プラグ６０ｂ，６０ｃの異常酸化を防止するために十分な厚さに形成される。例えば、イリジウム層は、酸素含有雰囲気中で５５０℃の基板温度でアニールする際に導電性プラグ６０ａ〜１０ｃの異常酸化を防止するために例えば２００〜４００ｎｍの厚さに形成される。
【０１８２】
なお、酸素バリアメタル層６２ａと第１の絶縁性密着層６１の間にＴｉ膜を形成してもよい。
【０１８３】
続いて、酸素バリアメタル層６２のうち第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺の領域にマスク（不図示）としてレジストパターンを形成する。
【０１８４】
次に、図２７（ａ） に示すように、マスクに覆われない領域の酸素バリアメタル層６２をエッチングすることにより、酸素バリアメタル層６２を第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺に島状に残す。これにより、第１の導電性プラグ６０ａは露出する。その後にマスクは除去される。なお、マスクとして窒化チタン、酸化シリコン等のハードマスクを用いてもよい。
【０１８５】
さらに、図２７（ｂ） に示すように、第１の導電性プラグ６０ａ、酸素バリアメタル層６２及び第１層間絶縁層５８の上に酸化防止絶縁層６３として酸窒化シリコン（ＳｉＯＮ）層又は窒化シリコン（Ｓｉ３Ｎ４） 層をＣＶＤ法により例えば１００ｎｍの厚さに形成する。厚さ１００ｎｍのＳｉＯＮ層又はＳｉ３Ｎ４ 層は、約６５０℃の酸素アニール下で、第１の導電性プラグ６０ａの酸化を防止する能力を有する。
【０１８６】
続いて、酸化防止絶縁層６３上に絶縁性密着層６４を形成する。絶縁性密着層６４は、後述するキャパシタ下部電極との密着性を向上するためだけでなく、第１，第２実施形態で説明したように、キャパシタ下部電極を構成するイリジウム膜又はプラチナ膜の（１１１）配向強度を高くするために形成される。
【０１８７】
絶縁性密着層６４として例えばアルミナ層を１０ｎｍの厚さに形成する。そのアルミナ層の形成条件は、例えば第１、第２実施形態に示したアルミナからなる密着層１２の形成条件と同じにする。
【０１８８】
次に、図２８（ａ） に示すように、酸素バリアメタル層６２をストッパー層として機能させて、絶縁性密着層６４と酸化防止絶縁層６３をＣＭＰにより研磨して酸素バリアメタル層６２の上面を露出させる。この場合、酸素バリアメタル層６２、絶縁性密着層６４及び酸化防止絶縁層６３の研磨面は平坦になる。
【０１８９】
ＣＭＰは、絶縁性密着層６４の表面が粗さが０．７９ｎｍ以下になる条件とする。
【０１９０】
この後に、図２８（ｂ） に示すように、酸素バリアメタル層６２、酸化防止絶縁層６３及び絶縁性密着層６４の上に第１導電層６５を形成する。第１導電層６５として、例えば厚さ１０ｎｍのチタン（Ｔｉ）層、厚さ１５０ｎｍのイリジウムをスパッタにより順に形成する。
【０１９１】
なお、第１導電層６５を形成する前又は後に例えば膜剥がれ防止のために絶縁性密着層６４をアニールしてもよい。アニール方法として、例えば、アルゴン雰囲気中で７５０℃、６０秒のＲＴＡを採用する。
【０１９２】
続いて、第１導電層６５上に、強誘電体層６６として例えば厚さ２００ｎｍのＰＺＴ層をＭＯＣＶＤ法により形成する。
【０１９３】
ＭＯＣＶＤ法によりＰＺＴ層の形成条件は、例えば第２実施形態において、強誘電体膜１４を構成するＰＺＴ層の形成条件と同じにする。
【０１９４】
この場合にも、第１実施形態と同じように、スパッタ、ゾルゲル法、ＣＯＤ法等を採用してＰＺＴ層を形成してもよい。
【０１９５】
なお、強誘電体層６６の材料としては、ＰＺＴ以外に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料、ＳｒＢｉ２Ｔａ２Ｏ９、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９ 等のＢｉ層状構造化合物材料、その他の金属酸化物強誘電体を採用してもよい。なお、金属酸化物強誘電体は、第１実施形態のようにＡＢＯ３ペロブスカイト構造にＩｒ原子を含む材料であってもよい。
【０１９６】
なお、強誘電体層６６をＭＯＣＶＤ法により形成した後には、強誘電体結晶化のためのアニールは行われない。
【０１９７】
続いて、強誘電体層６６の上に、第２導電層６７として例えば厚さ２００ｎｍの酸化イリジウム（ＩｒＯ２）をスパッタ法により形成する。
【０１９８】
次に、第２導電層６７上に、ハードマスク（不図示）としてＴｉＮ 層とＳｉＯ２層を順に形成する。ＴｉＮ 層はスパッタにより形成され、また、ＳｉＯ２層はＴＥＯＳを用いるＣＶＤ法により形成される。ハードマスクは、第２及び第３の導電性プラグ６０ｂ，６０ｃ上の酸素バリアメタル層６２の上方とその周辺にキャパシタ平面形状となるようにフォトリソグラフィー法によりパターニングされる。
【０１９９】
続いて、ハードマスクに覆われない領域の第２導電層６７、強誘電体層６６、第１導電層６５を順次エッチングすることにより、酸素バリアメタル層６２、絶縁性密着層６４及び酸化防止絶縁層６３の上にキャパシタＱ１ を形成する。この場合、第２導電層６７、強誘電体層６６及び第１導電層６５は、ハロゲン元素を含む雰囲気中でスパッタ反応によりエッチングされる。
【０２００】
キャパシタＱ１ は、図２９（ａ） に示すように、第１導電層６５よりなる下部電極６５ａと、強誘電体層６６よりなる誘電体層６６ａと、第２導電層６５よりなる上部電極６５ａから構成される。
【０２０１】
１つのウェル５１ａの上方には２つのキャパシタＱ１ が形成され、それらの下部電極６５ａはそれぞれ第２又は第３の導電性プラグ６０ｂ，６０ｃを介して第２又は第３のｎ型不純物拡散領域５５ｂ，５５ｃに電気的に接続される。
【０２０２】
ハードマスクは、キャパシタＱ１ のパターン形成後に除去される。
【０２０３】
次に、エッチングによるダメージから強誘電体層６６の質を回復するために、キャパシタの回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素を含むファーネス内で行われる。
【０２０４】
このように強誘電体層６６のパターニング直後に回復アニールなどの熱処理を施す場合、下部電極６５ａ直下の第２，第３の導電性プラグ６０ｂ、６０ｃの耐熱性は、酸素バリアメタル層６２の酸素透過性で決まり、また、下部電極６５ａ直下に位置しない第１の導電性プラグ６０ａの耐酸化性は、絶縁性密着層６４と酸化防止絶縁層６３の酸素透過性で決まる。
【０２０５】
上記のような熱プロセスがキャパシタＱ１ を形成する際にはかかるわけであるが、酸化防止絶縁層６３として窒化シリコン層を用いた場合に厚さが７０ｎｍであればタングステンからなる第１の導電性プラグ６０ａは異常酸化しない。
【０２０６】
次に、図２９（ｂ） に示すように、キャパシタ保護層６９として厚さ５０ｎｍのアルミナをスパッタによりキャパシタＱ１ と絶縁性密着層６４の上に形成する。このキャパシタ保護層６９は、プロセスダメージからキャパシタＱ１ を保護するものであって、アルミナの他、ＰＺＴで構成してもよい。
【０２０７】
続いて、６５０℃で６０分間の条件でキャパシタＱ１ をファーネス内の酸素雰囲気内でアニールする。
【０２０８】
その後、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ） 装置を用いて、プラズマＣＶＤ法により、第２層間絶縁層７０として厚さ１．０μｍ程度の酸化シリコン（ＳｉＯ２）をキャパシタ保護層６９上に形成する。
【０２０９】
さらに、第２層間絶縁層７０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁層７０の残りの厚さは、上部電極６７ａ上で３００ｎｍ程度とする。
【０２１０】
次に、図３０に示す構造を形成するまでの工程を説明する。
【０２１１】
まず、レジストマスク（不図示）を用いて、第２層間絶縁層７０、キャパシタ保護層６９、絶縁性密着層６４及び酸化防止絶縁層６３をエッチングすることにより、第１の導電性プラグ６０ａの上に第４のコンタクトホール７０ａを形成する。
【０２１２】
続いて、第４のコンタクトホール７０ａ内と第２層間絶縁層７０上に、グルー層として厚さ５０ｎｍのＴｉＮ 層をスパッタ法により順に形成する。さらに、ＣＶＤ法によりタングステン層をグルー層の上に成長して第４のコンタクトホール７０ａ内を完全に埋め込む。
【０２１３】
さらに、タングステン層、グルー層をＣＭＰ法により研磨して第２層間絶縁層７０の上面上から除去する。そして、第４のコンタクトホール７０ａ内に残されたタングステン層及びグルー層を第４の導電性プラグ７１とする。
【０２１４】
これにより、第４の導電性プラグ７１は、第１の導電性プラグ６０ａに接続されてｖｉａ−ｔｏ−ｖｉａコンタクトとなり、第１の不純物拡散領域５５ａに電気的に接続される。
【０２１５】
その後に、窒素プラズマ雰囲気中で第２層間絶縁層７０を３５０℃、１２０秒の条件でアニールする。
【０２１６】
次に、第４の導電性プラグ７１上と第２層間絶縁層７０上に、第２の酸化防止層（不図示）としてＳｉＯＮ層をＣＶＤ法により１００ｎｍの厚さに形成する。
【０２１７】
続いて、第２の酸化防止層、第２層間絶縁層７０及びキャパシタ保護層６９をフォトリソグラフィー法によりパターニングしてキャパシタＱ１ の上部電極６７ａ上にホール７２を形成する。ホール７２を形成することによりダメージを受けたキャパシタＱ１ はアニールによって回復される。そのアニールは、例えば酸素含有雰囲気中で基板温度５５０℃として６０分間行われる。
【０２１８】
次に、第２層間絶縁層７０上に形成された第２の酸化防止層をエッチバックによって除去する。これにより、第４の導電性プラグ７１の表面が露出する。
【０２１９】
続いて、キャパシタＱ１ の上部電極６７ａ上のホール７２内と第２層間絶縁層７０の上に多層金属層を形成する。その多層金属層として、例えば、厚さ６０ｎｍのＴｉ、厚さ３０ｎｍのＴｉＮ 、厚さ４００ｎｍのＡｌ−Ｃｕ 、厚さ５ｎｍのＴｉ、及び７０ｎｍのＴｉＮ 層を順に形成する。
【０２２０】
その後に、多層金属層をパターニングすることにより、第４の導電性プラグ７１に接続される導電性パッド７３ａと、ホール７２を通して上部電極６７ａに接続される一層目金属配線７３ｂ，７３ｃとを形成する。
【０２２１】
さらに、第２層間絶縁層７０と一層目金属配線７３ｂ，７３ｃと導電性パッド７３ａの上に第３層間絶縁層７４を形成する。続いて、第３層間絶縁層７４をパターニングして導電性パッド７３ａの上にビット線コンタクト用のホール７４ａを形成する。また、それらのホール７４ａのそれぞれの中に下から順にＴｉＮ 層及びＷ層からなる第５の導電性プラグ７５を形成する。
【０２２２】
次に、第３層間絶縁層７４上に、ビット線７６を含む二層目金属配線を形成する。ビット線７６は、一層目金属配線７３ｂ，７３ｃと同様に、多層金属構造となっている。
【０２２３】
その後に、二層目金属配線を覆う絶縁層等が形成され、最後にＴＥＯＳ原料酸化シリコン層と窒化シリコン層により構成されるカバー層を形成するが、その詳細は省略する。
【０２２４】
以上の工程によって形成されたＦｅＲＡＭのメモリセルは、下部電極６５ａの一部の下に平坦性の良い絶縁性密着層６４が存在する。従って、第２実施形態と同様に、第１導電膜６５（下部電極６５ａ）の（１１１）配向強度が高くなり、第１導電膜６５上に６２０℃の高い基板温度でＭＯＣＶＤ法によりＰＺＴ強誘電体膜６６を形成すると、強誘電体膜６６を構成するグレインのうち９０％以上が（１１１）配向に揃う。これにより、第２実施形態と同様に、本実施形態のメモリセルのインプリント特性が向上した。
【０２２５】
しかも、ＭＯＣＶＤ法により強誘電体膜６６を形成する際には、タングステンよりなる導電性プラグ６０ｂ、６０ｃが酸化バリアメタル層６２に覆われているので、導電性プラグ６０ｂ，６０ｃの異常酸化が発生しない。
【０２２６】
ただし、強誘電体膜６６の成長温度が高すぎると導電性プラグ６０ｂ，６０ｃが酸化され易い。従って、導電性プラグ６０ｂ，６０ｃの酸化を防止するためには６５０℃以下の温度が好ましい。また、ＰＺＴ膜でのグレインの（１１１）配向比率を９０％以上にするためには、６００℃以上の成長温度が必要となる。
【０２２７】
これらのことから、導電性プラグ６０ｂ，６０ｃが下部電極６５ａに接続するスタック構造のキャパシタＱ１ の形成工程においては、強誘電体膜６６を６００〜６５０℃の成長温度で形成することが好ましい。
（第４の実施の形態）
本実施形態では、酸素バリアメタル層６２として形成されるイリジウム層をキャパシタＱの下部電極１４ａの一部を構成する構造について説明する。
【０２２８】
図３１〜図３４は、本発明の第４実施形態の半導体装置の製造工程を示す断面図である。
【０２２９】
まず、第３実施形態に示した工程によりシリコン基板５１にＭＯＳトランジスタＴ４ ，Ｔ５ を形成し、さらに、カバー層５７、第１層間絶縁層５８を形成する。
【０２３０】
次に、図３１（ａ） に示すように、表面が粗さが０．７９ｎｍ以下の第１の絶縁性密着層６１を第１層間絶縁層５８上に形成する。第１の絶縁性密着層６１は、後述するキャパシタ下部電極との密着性を向上するためだけでなく、第１，第２実施形態で説明したように、キャパシタ下部電極を構成するイリジウム膜又はプラチナ膜の（１１１）配向性を改善するために形成される。
【０２３１】
第１の絶縁性密着層６１として、例えばアルミナ層を１０ｎｍの厚さに形成する。そのアルミナ層の形成条件は、例えば第１、第２実施形態に示したアルミナからなる密着層１２の形成条件と同じにする。
【０２３２】
次に、図３１（ｂ） に示すように、第１の絶縁性密着層６１、第１層間絶縁層５８及びカバー絶縁層５７をパターニングすることにより、メモリセル領域の第１、第２及び第３のｎ型不純物拡散領域５５ａ，５５ｂ，５５ｃの上にそれぞれ第１，第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃを形成する。
【０２３３】
次に、図３２（ａ） に示す構造を形成するまでの工程を説明する。
【０２３４】
まず、第３実施形態と同じ工程によって、第１、第２及び第３のコンタクトホール５８ａ，５８ｂ，５８ｃ内にそれぞれ第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃを形成する。第１、第２及び第３の導電性プラグ６０ａ，６０ｂ，６０ｃは、タングステン層５９ｂ、グルー層５９ａの積層構造から構成される。
【０２３５】
続いて、第１〜第３の導電性プラグ６０ａ〜６０ｃの上と第１の絶縁性密着層６１の上に、導電性の酸素バリアメタル層６２ａとしてイリジウム層をスパッタにより形成する。この酸素バリアメタル層６２ａは、後述するようにキャパシタＱの下部電極を構成する。
【０２３６】
なお、酸素バリアメタル層６２ａと第１の絶縁性密着層６１の間にＴｉ膜を形成してもよい。
【０２３７】
酸素バリアメタル層６２ａとなるイリジウム層は、導電性プラグ６０ａ〜６０ｃの異常酸化を防止するために十分な厚さに形成され、例えば酸素含有雰囲気中で５５０℃の基板温度でアニールする際に導電性プラグ６０ａ〜６０ｃの異常酸化を防止するために例えば２００ｎｍの厚さに形成され、さらに基板温度が１００℃上がるごとに厚さを１００ｎｍずつ加えて形成される。即ち、イリジウム層が４００ｎｍあれば、イリジウム層は７５０℃の酸素アニールに対して導電性プラグ６０ａ〜６０ｃの酸化を防止できる。
【０２３８】
続いて、酸素バリアメタル層６２ａのうち第２、第３の導電性プラグ６０ｂ，６０ｃの上方とその周辺の領域にマスクＭ１ を形成する。マスクＭ１ の平面形状は後述するキャパシタの下部電極の形状とする。マスクＭ１ としてレジストを用いてもよいし、窒化チタン、酸化シリコン等のハードマスクを用いてもよい。
【０２３９】
次に、図３２（ｂ） に示すように、マスクＭ１ に覆われない領域の酸素バリアメタル層６２ａをエッチングすることにより、酸素バリアメタル層６２ａを第２、第３の導電性プラグ６０ｂ，６０ｃの上とその周辺の第１の絶縁性密着層６１の上にキャパシタの大きさに残す。バリアメタル層１１ａのエッチングガスとしてハロゲン系ガスが使用される。これにより、第１の導電性プラグ１０ａは露出する。
【０２４０】
続いて、マスクＭ１ が除去される。
【０２４１】
その後に、図３３（ａ） に示すように、第１の導電性プラグ６０ａ、酸素バリアメタル層６２ａ及び第１の絶縁性密着層６１の上に、酸化防止絶縁層６３として酸窒化シリコン（ＳｉＯＮ）層又は窒化シリコン（Ｓｉ３Ｎ４） 層をＣＶＤ法により例えば１００ｎｍの厚さに形成する。続いて、酸化防止絶縁層６３上に、第２の絶縁性密着層６４ａとして例えばＴＥＯＳを用いるＣＶＤ法により例えば厚さ３００ｎｍの酸化シリコン（ＳｉＯ２）層を形成する。
【０２４２】
さらに、図３３（ｂ） に示すように、酸素バリアメタル層６２ａをストッパー層として機能させて、ＣＭＰにより第２の絶縁性密着層６４ａと酸化防止絶縁層６３を研磨することにより酸素バリアメタル層６２ａの上面を露出させる。この場合、酸素バリアメタル層６２ａ、第２の絶縁性密着層６４ａ及び酸化防止絶縁層６３の上面は、ＣＭＰによって平坦化される。
【０２４３】
この後に、図３４（ａ） に示すように、酸素バリアメタル層６２ａ、酸化防止絶縁層６３及び第２の絶縁性密着層６４ａの上に、第１導電層６５ｂとして例えば厚さ３０ｎｍのＩｒ層をスパッタにより順に形成する。このＩｒ層は、酸素バリアメタル層６２ａの配向を受け継いで（１１１）配向強度が高くなる。
【０２４４】
なお、第１導電層６５ｂを形成する前又は後に例えば膜剥がれ防止のために第２の絶縁性密着層６４ａをアニールしてもよい。アニール方法として、例えば、アルゴン雰囲気中で７５０℃、６０秒のＲＴＡを採用する。
【０２４５】
続いて、第１導電層６５ｂ上に、強誘電体層６６として例えば厚さ１２０ｎｍのＰＺＴ層をＭＯＣＶＤ法により形成する。ＭＯＣＶＤ法による強誘電体層６６の形成条件は第３実施形態と同様に設定される。
【０２４６】
なお、強誘電体層６６の形成方法は、第３実施形態に示した他の方法を採用してもよい。また、強誘電体層６６の材料として、ＰＺＴ以外に、第３実施形態に示した材料を採用してもよい。
【０２４７】
続いて、強誘電体層６６の上に、第２導電層６７として例えば厚さ２００ｎｍのＩｒＯ２層をスパッタ法により形成する。
【０２４８】
次に、第２導電層６７上にＴｉＮ 層とＳｉＯ２層を順に形成する。ＴｉＮ 層はスパッタにより形成され、また、ＳｉＯ２層はＴＥＯＳを用いるＣＶＤ法により形成される。ＴｉＮ 層とＳｉＯ２層は、第２、第３の導電性プラグ６０ｂ，６０ｃの上方で酸素バリアメタル層６２ａとほぼ同じ平面形状にパターニングされることによりハードマスクＭ２ となる。
【０２４９】
続いて、ハードマスクＭ２ に覆われない領域の第２導電層６７、強誘電体層６６、第１導電層６５ｂを順次エッチングする。なお、そのエッチングにより絶縁性密着層６４ａがエッチングされても、酸化防止絶縁層６３はエッチングストッパーとして機能するので、第１の導電性プラグ６０ａが露出することはない。
【０２５０】
以上により、図３４（ｂ） に示すように、第１層間絶縁層５８上にはキャパシタＱ２ が形成される。キャパシタＱ２ の下部電極６５ａは第１導電層６５ｂ及び酸素バリアメタル層６２ａによって構成される。また、キャパシタＱ２ の誘電体層６６ａは強誘電体層６６から構成され、さらにキャパシタＱ２ の上部電極６７ａは第２導電層６７から構成される。
【０２５１】
キャパシタＱ２ は、１つのウェル５１ａの上方に２つ配置され、それらの下部電極６５ａはそれぞれ第２又は第３の導電性プラグ６０ｂ，６０ｃを介して第２又は第３のｎ型不純物拡散領域５５ｂ，５５ｃに電気的に接続される。
【０２５２】
ハードマスクＭ２ は、キャパシタＱ２ のパターン形成後に除去される。
【０２５３】
次に、強誘電体層６６の膜質をエッチングによるダメージから回復するためにキャパシタＱ２ の回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素を含むファーネス内で行われる。
【０２５４】
このように強誘電体層６６のパターニング直後に回復アニールなどの熱処理を施す場合、下部電極６５ａ直下の第２，第３の導電性プラグ６０ｂ、６０ｃの耐熱性は、酸素バリアメタル層６２ａの酸素透過性で決まり、また、下部電極６５ａ直下に位置しない第１の導電性プラグ６０ａの耐酸化性は、第２の絶縁性密着層６４ａと酸化防止絶縁層６３の酸素透過性で決まる。
【０２５５】
次に、図３５に示す構造を形成するまでの工程について説明する。
【０２５６】
まず、キャパシタＱ２ 、酸化防止絶縁膜６４及び第２の絶縁性密着層６４ａ上に、キャパシタ保護層６９として厚さ５０ｎｍのアルミナをスパッタにより形成する。さらに、第３実施形態に示した工程に従って、第４導電性プラグ７１、導電性パッド７３ａ、一層目配線７３ｂ，７３ｃ、第３層間絶縁層７４、第５の導電性プラグ７５、ビット線７６等を形成する。
【０２５７】
以上の工程によって形成されたＦｅＲＡＭのメモリセルは、下部電極６５ａの一部を構成する酸素バリアメタル層６２ａの下に平坦性のよい第１の絶縁性密着層６１が存在する。
【０２５８】
従って、第３実施形態と同様に、第１導電膜６５（下部電極６４ａ）の（１１１）配向強度が高くなり、第１導電膜６５上に６２０℃の高い基板温度でＭＯＣＶＤ法によりＰＺＴ強誘電体膜６６を形成すると、強誘電体膜６６を構成するグレインのうち９０％以上を（１１１）配向に揃えることができ、第２実施形態と同様にメモリセルのインプリント特性が向上した。
【０２５９】
しかも、ＭＯＣＶＤ法により強誘電体膜６６を形成する際には、タングステンよりなる導電性プラグ６０ｂ、６０ｃが酸化バリアメタル層６２に覆われているので、導電性プラグ６０ｂ，６０ｃの異常酸化が発生しない。
【０２６０】
なお、キャパシタＱ２ の形成工程においては、第３実施形態と同様に、強誘電体膜６６を６００〜６５０℃の成長温度で形成することが好ましい。
（付記１）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、且つＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成されたキャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記２）前記強誘電体層の（１１１）配向方位は、前記半導体基板の上面の垂直方向から３．５゜以下の傾きであることを特徴とする付記１に記載の半導体装置。
（付記３）前記強誘電体膜は、ＰＺＴを主成分とする材料であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記下部電極の（１１１）配向方位は、前記半導体基板の上面の垂直方向からの傾きが２．３゜以下であることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
（付記５）前記下部電極はプラチナであることを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
（付記６）前記密着層の上面の粗さは０．７９ｎｍ以下であることを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
（付記７）前記密着層はアルミナからなることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置。
（付記８）前記上部電極は酸化イリジウム又はイリジウムからなることを特徴とする付記１乃至付記７のいずれかに記載の半導体装置。
（付記９）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され且つ表面粗さが０．７９ｎｍ以下の密着層と、
前記密着層の上に形成され且つ前記半導体基板の上面の垂直方向から２．３゜以下で傾いた（１１１）配向方位であるキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記１０）前記強誘電体層の（１１１）配向方位は、前記半導体基板の上面の垂直方向から３．５゜以下で傾いていることを特徴とする付記９に記載の半導体装置。
（付記１１）半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、前記半導体基板の上面の垂直方向から３．５゜以下の傾きの（１１１）配向方位であり、且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記１２）前記下部電極はプラチナ層、イリジウム層、プラチナ含有層、イリジウム含有層のいずれかであることを特徴とする付記９乃至付記１１のいずれかに記載の半導体装置。
（付記１３）前記強誘電体膜は、ＰＺＴを主成分とする材料、又はＰＺＴであることを特徴とする付記９乃至付記１２のいずれかに記載の半導体装置。
（付記１４）前記絶縁膜及び前記密着層のうち前記下部電極の下に形成されたホールと、
前記ホール内に形成されて前記下部電極に接続される導電性プラグと
をさらに有することを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置。
（付記１５）前記導電性プラグと前記下部電極の間には酸素バリアメタル層が形成されていることを特徴とする付記１４に記載の半導体装置。
（付記１６）前記酸素バリアメタル層は、前記下部電極の一部を構成することを特徴とする付記１５に記載の半導体装置。
（付記１７）半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
（１１１）配向方位が前記半導体基板の上面の垂直方向から２．３゜以下に傾いている第１導電膜を前記密着層の上に形成する工程と、
前記第１導電膜の上に強誘電体層を形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１８）前記強誘電体層は、スパッタ、ＭＯＣＶＤ、ＭＯＤ溶液使用のスピンオン法、ゾルゲル溶液使用のスピンオン法のいずれかの成長方法により形成されることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に密着層を形成する工程と、
前記密着層の上に第１導電膜を形成する工程と、
ＡサイトとＢサイトの少なくとも一方にＩｒ元素を含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）の強誘電体層を前記第１導電膜の上に形成する工程と、
前記強誘電体層の上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２０）前記強誘電体層は、Ｉｒを含む有機ソースを用いるＭＯＣＶＤ、Ｉｒを含むターゲットを用いたスパッタ、Ｉｒ元素を有するゾルゲル液若しくはＩｒを有するＭＯＤ溶液を用いてスピンオン法のいずれかにより形成されることを特徴とする付記１９に記載の半導体装置の製造方法。
（付記２１）前記強誘電体層を形成する工程は、
強誘電体材料層を形成する工程と、
イリジウム、イリジウム含有材料のいずれかからなる前記第２導電膜を前記強誘電体材料層の上に形成する工程と、
熱により前記第２導電膜からＩｒを前記強誘電体材料層にドープする工程とを有することを特徴とする付記１９に記載の半導体装置の製造方法。
（付記２２）前記第２導電膜の形成の前に前記強誘電体層を加熱する工程と、
前記第２導電膜及び前記強誘電体層を加熱する工程と
をさらに有することを特徴とする付記１７乃至付記２１のいずれかに記載の半導体装置の製造方法。
（付記２３）前記下部電極としてプラチナ膜を形成することを特徴とする付記１７乃至付記２２のいずれかに記載の半導体装置の製造方法。
（付記２４）半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
イリジウム、イリジウム含有材料のいずれかからなる第１導電膜を前記密着層の上に形成する工程と、
上面側に（１１１）配向を有するグレインを９０％以上含む強誘電体層をＭＯＣＶＤの成長方法により前記第１導電膜の上に形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２５）前記強誘電体層を前記ＭＯＣＶＤにより形成する際の前記強誘電体層の成長温度を６００〜６５０℃の間に設定することを特徴とする付記１８、付記２０、付記２４のいずれかに記載の半導体装置の製造方法。
（付記２６）前記強誘電体層は成長時、又は加熱処理によって、（１１１）配向方位が前記半導体基板の上面の垂直方向から３．５゜以下の傾きになされることを特徴とする付記１７乃至付記２５のいずれかに記載の半導体装置の製造方法。
（付記２７）前記強誘電体膜は、ＰＺＴを主成分とする材料、又はＰＺＴであることを特徴とする付記１７乃至付記２６のいずれかに記載の半導体装置の製造方法。
（付記２８）前記密着層としてアルミナを形成することを特徴とする付記１７乃至付記２７のいずれかに記載の半導体装置の製造方法。
（付記２９）前記アルミナは、前記半導体基板の温度を１００℃以下に設定して形成されることを特徴とする付記２８に記載の半導体装置の製造方法。
（付記３０）前記下部電極は、（１１１）配向方位が前記半導体基板の前記上面の垂直方向からの傾きが２．３゜以下となる条件で形成されることを特徴とする付記１９又は付記２４に記載の半導体装置の製造方法。
（付記３１）下前記絶縁膜及び前記密着層のうち前記キャパシタ下部電極の下にホールを形成する工程と、
前記ホール内に前記キャパシタ下部電極に接続される導電性プラグを形成する工程と
をさらに有することを特徴とする付記１７乃至付記３０のいずれかに記載の半導体装置の製造方法。
（付記３２）前記導電性プラグと前記キャパシタ下部電極の間には酸素バリアメタル層が形成されていることを特徴とする付記３１に記載の半導体装置の製造方法。
【０２６１】
【発明の効果】
以上述べたように本発明によれば、ＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造の強誘電体層を含むキャパシタを有しているので、ＡＢＯ３型ペロブスカイト構造にＩｒを含まない強誘電体層を有するキャパシタに比べて、残留分極特性を大きくすることができる。
【０２６２】
また、表面粗さが０．７９ｎｍ以下の密着層の上に（１１１）配向方向が基板面の垂直方向に対して２．３゜以下に傾いているキャパシタの下部電極を形成しているので、その下部電極の上に形成される強誘電体層の（１１１）配向方向を良好にすることができる。
【０２６３】
さらに、キャパシタにおいて下部電極上に形成される強誘電体層の（１１１）配向方向を基板面の垂直方向に対して３．５゜以下に傾けたので、そのようなキャパシタを有するＦｅＲＡＭの不良ビット数を従来よりも少なくなくすることができる。
【０２６４】
また、表面粗さが０．７９ｎｍ以下の密着層の上にイリジウム又はイリジウム含有材料からなる下部電極を形成し、その上にＭＯＣＶＤ法により強誘電体層を形成することにより、（１１１）配向を有するグレインを９０％以上含む強誘電体層の形成が可能になる。
【図面の簡単な説明】
【図１】図１（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】図２（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】図３（ａ） ，（ｂ） は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】図４は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】図５は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図６】図６は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図７】図７は、プラチナ下部電極の（１１１）配向強度ピークの密着層依存性を示す測定図である。
【図８】図８は、密着層の表面粗さの違いの比較を示す図である。
【図９】図９は、密着層の表面粗さと、密着層上に形成されるＰｔ膜の（１１１）配向方位との関係を示す図である。
【図１０】図１０は、ＰＺＴ強誘電体膜の（１１１）配向強度ピークの密着層依存性を示す測定図である。
【図１１】図１１は、密着層の表面粗さと、密着層上にＰｔ膜を介して形成されるＰＺＴ膜の（１１１）配向方位との関係を示す図である。
【図１２】図１２は、入射Ｘ線エネルギーについて、ＩｒドープトＰＺＴを有するキャパシタのキャパシタの下Ｐｔ下部電極の（１１１）配向積分強度とＩｒドープトＰＺＴを有するキャパシタのキャパシタの下Ｐｔ下部電極の（１１１）配向積分強度と比を示す図である。
【図１３】図１３は、ＩｒドープトＰＺＴとＩｒノンドープトＰＺＴの（１１１）配向積分強度比と入射Ｘ線エネルギーとの関係を示す図である。
【図１４】図１４は、本発明の第１の実施形態に係るＡＢＯ３構造材料の結晶格子を示す図である。
【図１５】図１５は、ＩｒドープトＰＺＴを有するキャパシタのＱｓｗと、ＩｒアンドープトＰＺＴを有するキャパシタのＱｓｗの測定図である。
【図１６】図１６は、本発明の第１実施形態に係るキャパシタの電圧−残留分極電荷特性を示す図である。
【図１７】図１７は、ＩｒドープトＰＺＴを有するキャパシタと、ＩｒアンドープトＰＺＴを有するキャパシタの不良ｂｉｔ 数の関係を示す図である。
【図１８】図１８は、ＰＺＴ配向方位のずれと不良ｂｉｔ 数の関係を示す図である。
【図１９】図１９は、ＰＺＴ配向方位のずれと良品数の関係を示す図である。
【図２０】図２０は、１Ｔ１Ｃ方式キャパシタでの２３０℃ベーク後の良品数を示す図である。
【図２１】図２１は、本発明の第２実施形態に係る半導体装置に採用される密着層がイリジウム膜の（１１１）配向にどのような影響を与えるかを従来構造との比較において比較したＩｒ（１１１）Ｘ線回折強度の比較図である。
【図２２】図２２は、従来方法で成膜したＰＺＴを用いたキャパシタと本発明の第２実施形態の成膜法で形成したＰＺＴを用いたキャパシタのインプリント特性を示す図である。
【図２３】図２３（ａ） は、不良ビットが発生するキャパシタの断面図、図２３（ｂ） は、ＰＺＴ結晶の電子回折像を示す図である、
【図２４】図２４は、不良ビットが発生しないキャパシタの断面図である。
【図２５】図２５（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２６】図２６（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図２７】図２７（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図２８】図２８（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図２９】図２９（ａ），（ｂ） は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図３０】図３０は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図３１】図３１（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図３２】図３２（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３３】図３３（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図３４】図３４（ａ），（ｂ） は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図３５】図３５は、本発明の第４実施形態に係る半導体装置の製造工程を示す断面図（その５）である。
【符号の説明】
１…シリコン基板、２…素子分離絶縁膜、３ａ…ｐウェル、３ｂ…ｎウェル、４…ゲート絶縁膜、５ａ〜５ｃ…ゲート電極、６…側壁絶縁膜、７ａ，７ｂ…ｎ型不純物拡散領域、８ａ，８ｂ…ｐ型不純物拡散領域、１１…層間絶縁膜、１２…Ｔｉ膜、１２ａ…ＴｉＯ ｘ 膜、１３…第１の導電膜、１３ａ…キャパシタ下部電極、１４…強誘電体膜、１４ａ…キャパシタ誘電体膜、１５…第２の導電膜、１５ａ…キャパシタ上部電極、１６…キャパシタ保護絶縁膜、１７…層間絶縁膜、１７ａ〜７ｅ…コンタクトホール、１８ａ〜１８ｅ…導電性プラグ、１９…酸化防止絶縁膜、１９ａ…コンタクトホール、２０ａ〜２０ｄ…アルミニウム配線、２０ｅ…導電パッド、５１…シリコン基板、５２…素子分離絶縁膜、５３…ゲート絶縁膜、５４ａ，５４ｂ…ゲート電極、５５ａ〜５５ｃ…不純物拡散領域、５７…カバー絶縁膜、５８ａ〜５８ｃ…コンタクトホール、６０ａ〜６０ｃ…導電性プラグ、６１…絶縁性密着層、６２，６２ａ…酸素バリアメタル層、６３…酸化防止絶縁膜、６４…絶縁性密着層、６５，６５ｂ…第１導電膜、６６…強誘電体膜、６７…第２導電層、６９…キャパシタ保護膜、７０…層間絶縁膜、６５ａ…下部電極、６６ａ…誘電体層、６７ａ…上部電極、Ｑ，Ｑ１ ，Ｑ２ …キャパシタ。
Claims (10)
- 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、且つＡサイトとＢサイトの少なくとも一方にＩｒを含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成されたキャパシタ上部電極と
を有することを特徴とする半導体装置。 - 前記強誘電体層の（１１１）配向方位は、前記半導体基板の上面の垂直方向から３．５゜以下の傾きであることを特徴とする請求項１に記載の半導体装置。
- 前記下部電極の（１１１）配向方位は、前記半導体基板の上面の垂直方向からの傾きが２．３゜以下であることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記密着層の上面の粗さは０．７９ｎｍ以下であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され且つ表面粗さが０．７９ｎｍ以下の密着層と、
前記密着層の上に形成され且つ前記半導体基板の上面の垂直方向から２．３゜以下で傾いた（１１１）配向方位であるキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。 - 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成された密着層と、
前記密着層の上に形成されたキャパシタ下部電極と、
前記キャパシタ下部電極の上に形成され、前記半導体基板の上面の垂直方向から３．５゜以下の傾きの（１１１）配向方位であり、且つＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）を有する強誘電体層と、
前記強誘電体層上に形成された前記キャパシタ上部電極と
を有することを特徴とする半導体装置。 - 半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
（１１１）配向方位が前記半導体基板の上面の垂直方向から２．３゜以下に傾いている第１導電膜を前記密着層の上に形成する工程と、
前記第１導電膜の上に強誘電体層を形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に密着層を形成する工程と、
前記密着層の上に第１導電膜を形成する工程と、
ＡサイトとＢサイトの少なくとも一方にＩｒ元素を含むＡＢＯ３型ペロブスカイト構造（Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ 、希土類元素のいずれか、Ｂ＝Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｗ 、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｒのいずれか）の強誘電体層を前記第１導電膜の上に形成する工程と、
前記強誘電体層の上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体基板の上方に絶縁膜を形成する工程と、
表面粗さが０．７９ｎｍ以下の密着層を前記絶縁膜の上に形成する工程と、
イリジウム、イリジウム含有材料のいずれかからなる第１導電膜を前記密着層の上に形成する工程と、
上面側に（１１１）配向を有するグレインを９０％以上含む強誘電体層をＭＯＣＶＤの成長方法により前記第１導電膜の上に形成する工程と、
前記強誘電体層上に前記第２導電膜を形成する工程と、
前記第２導電膜をパターニングしてキャパシタ上部電極を形成する工程と、
前記強誘電体層をパターニングすることにより少なくとも前記上部電極の下に残す工程と、
前記第１導電膜をパターニングすることにより、前記上部電極の下方にキャパシタ下部電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記強誘電体層を前記ＭＯＣＶＤにより形成する際の前記強誘電体層の成長温度を６００〜６５０℃の間に設定することを特徴とする請求項９に記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316733A JP4601896B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置及びその製造方法 |
| US10/695,643 US7547933B2 (en) | 2002-10-30 | 2003-10-29 | Semiconductor device and manufacturing method of a semiconductor device |
| KR1020030075787A KR100948899B1 (ko) | 2002-10-30 | 2003-10-29 | 반도체 장치 및 그 제조 방법 |
| EP03256883A EP1416526B1 (en) | 2002-10-30 | 2003-10-30 | Semiconducteur device and manufacturing method of a semiconductor device |
| EP09177096A EP2159831A1 (en) | 2002-10-30 | 2003-10-30 | Semiconductor Device |
| US12/453,451 US8153448B2 (en) | 2002-10-30 | 2009-05-12 | Manufacturing method of a semiconductor device |
| KR1020090091013A KR100983302B1 (ko) | 2002-10-30 | 2009-09-25 | 반도체 장치 및 그 제조 방법 |
| US13/417,811 US8652854B2 (en) | 2002-10-30 | 2012-03-12 | Manufacturing method of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316733A JP4601896B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153019A true JP2004153019A (ja) | 2004-05-27 |
| JP4601896B2 JP4601896B2 (ja) | 2010-12-22 |
Family
ID=32089555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002316733A Expired - Fee Related JP4601896B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7547933B2 (ja) |
| EP (2) | EP1416526B1 (ja) |
| JP (1) | JP4601896B2 (ja) |
| KR (2) | KR100948899B1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278550A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008010634A (ja) * | 2006-06-29 | 2008-01-17 | Fujitsu Ltd | キャパシタを含む半導体装置及びその製造方法 |
| JPWO2007063573A1 (ja) * | 2005-11-29 | 2009-05-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| JP2009302334A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2012151292A (ja) * | 2011-01-19 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8338249B2 (en) | 2007-02-21 | 2012-12-25 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same having improved polarization reversal characteristic |
| US8907389B2 (en) | 2008-09-26 | 2014-12-09 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| JP2015012125A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社リコー | 電気機械変換膜、電気機械変換素子、液滴吐出ヘッド、及びインクジェット記録装置 |
| US8981440B2 (en) | 2008-09-16 | 2015-03-17 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| JP2015146367A (ja) * | 2014-02-03 | 2015-08-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2006066415A (ja) * | 2004-08-24 | 2006-03-09 | Oki Electric Ind Co Ltd | 強誘電体メモリの製造方法 |
| JP4785030B2 (ja) * | 2005-01-18 | 2011-10-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP2006261443A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007149952A (ja) * | 2005-11-28 | 2007-06-14 | Fujitsu Ltd | 強誘電体キャパシタの形成方法および半導体装置の製造方法 |
| US7601629B2 (en) * | 2005-12-20 | 2009-10-13 | Texas Instruments Incorporated | Semiconductive device fabricated using subliming materials to form interlevel dielectrics |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007318018A (ja) * | 2006-05-29 | 2007-12-06 | Toshiba Corp | 強誘電体メモリセル及び強誘電体メモリセルの製造方法 |
| JP4703500B2 (ja) * | 2006-06-30 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4952148B2 (ja) * | 2006-08-29 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2008060291A (ja) * | 2006-08-31 | 2008-03-13 | Fujitsu Ltd | 強誘電体キャパシタの形成方法および半導体装置の製造方法 |
| KR100791007B1 (ko) * | 2006-12-07 | 2008-01-04 | 삼성전자주식회사 | 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법 |
| WO2008102438A1 (ja) * | 2007-02-21 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JP5040993B2 (ja) * | 2007-03-20 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20090065841A1 (en) * | 2007-09-06 | 2009-03-12 | Assaf Shappir | SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS |
| KR20090028030A (ko) * | 2007-09-13 | 2009-03-18 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP5170101B2 (ja) | 2007-11-02 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US7813193B2 (en) * | 2008-06-19 | 2010-10-12 | Texas Instruments Incorporated | Ferroelectric memory brake for screening and repairing bits |
| JP4845937B2 (ja) * | 2008-07-24 | 2011-12-28 | 株式会社東芝 | スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路 |
| WO2011111309A1 (ja) * | 2010-03-11 | 2011-09-15 | パナソニック株式会社 | 焦電型温度センサを用いて温度を測定する方法 |
| US8450168B2 (en) * | 2010-06-25 | 2013-05-28 | International Business Machines Corporation | Ferro-electric capacitor modules, methods of manufacture and design structures |
| EP2717344B1 (en) | 2011-05-23 | 2015-09-16 | Konica Minolta, Inc. | Lower electrode for piezoelectric element, and piezoelectric element provided with lower electrode |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| JP5845866B2 (ja) * | 2011-12-07 | 2016-01-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9349392B1 (en) * | 2012-05-24 | 2016-05-24 | Western Digital (Fremont), Llc | Methods for improving adhesion on dielectric substrates |
| US8890223B1 (en) * | 2013-08-06 | 2014-11-18 | Texas Instruments Incorporated | High voltage hybrid polymeric-ceramic dielectric capacitor |
| KR102184355B1 (ko) | 2014-09-16 | 2020-11-30 | 삼성전자주식회사 | 반도체 소자 |
| US11121139B2 (en) * | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
| US10861929B2 (en) * | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343617A (ja) * | 1992-06-12 | 1993-12-24 | Toshiba Corp | 半導体記憶装置 |
| WO1997033316A1 (fr) * | 1996-03-08 | 1997-09-12 | Hitachi, Ltd. | Composant a semi-conducteur et sa fabrication |
| JPH11243179A (ja) * | 1997-12-24 | 1999-09-07 | Toshiba Corp | 強誘電体メモリおよびそのパッケージング方法 |
| JPH11274429A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 半導体記憶装置 |
| JPH11354729A (ja) * | 1998-04-09 | 1999-12-24 | Hitachi Ltd | 半導体メモリ素子及びその製造方法 |
| JP2000208725A (ja) * | 1998-11-10 | 2000-07-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001107238A (ja) * | 1999-07-28 | 2001-04-17 | Sharp Corp | プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 |
| JP2001210794A (ja) * | 2000-01-27 | 2001-08-03 | Seiko Epson Corp | 強誘電体メモリ材料 |
| JP2001220676A (ja) * | 2000-02-04 | 2001-08-14 | Rikogaku Shinkokai | 強誘電体材料薄膜の成膜方法とその用途 |
| JP2002057300A (ja) * | 2000-08-14 | 2002-02-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002064186A (ja) * | 2000-08-18 | 2002-02-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| WO2002032809A1 (fr) * | 2000-10-17 | 2002-04-25 | Sharp Kabushiki Kaisha | Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose |
| JP2002231901A (ja) * | 2001-01-31 | 2002-08-16 | Fujitsu Ltd | 容量素子及びその製造方法並びに半導体装置 |
| JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1066686A (en) * | 1974-04-25 | 1979-11-20 | Alan Lauder | Metal oxide catalytic compositions |
| DE4400540C2 (de) * | 1994-01-11 | 1995-10-12 | Forschungszentrum Juelich Gmbh | Perowskitische Elektroden insbesondere für Hochtemperatur-Brennstoffzellen |
| US6052271A (en) | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| DE19630110C2 (de) | 1996-07-25 | 1998-11-19 | Siemens Ag | Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren |
| US6060735A (en) | 1996-09-06 | 2000-05-09 | Kabushiki Kaisha Toshiba | Thin film dielectric device |
| US5757591A (en) * | 1996-11-25 | 1998-05-26 | International Business Machines Corporation | Magnetoresistive read/inductive write magnetic head assembly fabricated with silicon on hard insulator for improved durability and electrostatic discharge protection and method for manufacturing same |
| US5719417A (en) | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| KR100243298B1 (ko) | 1997-09-08 | 2000-02-01 | 윤종용 | 반도체장치의 커패시터 형성방법 |
| US6462931B1 (en) | 1997-10-23 | 2002-10-08 | Texas Instruments Incorporated | High-dielectric constant capacitor and memory |
| TW404021B (en) * | 1998-04-09 | 2000-09-01 | Hitachi Ltd | Semiconductor memory device and manufacturing method thereof |
| US6544893B2 (en) * | 1999-03-30 | 2003-04-08 | Hoya Corporation | Method of manufacturing a glass substrate for an information recording medium, and method of manufacturing an information recording medium |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| JP3435633B2 (ja) * | 1999-09-13 | 2003-08-11 | 株式会社村田製作所 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
| KR20010108778A (ko) * | 2000-05-31 | 2001-12-08 | 박종섭 | 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법 |
| EP1170797A3 (en) | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| JP2002151656A (ja) | 2000-11-14 | 2002-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6887716B2 (en) | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
| KR100498608B1 (ko) | 2000-12-30 | 2005-07-01 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 제조 방법 |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| KR100379941B1 (ko) | 2001-03-06 | 2003-04-11 | 주승기 | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 |
| KR100403957B1 (ko) * | 2001-05-03 | 2003-11-03 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| US7008669B2 (en) * | 2001-06-13 | 2006-03-07 | Seiko Epson Corporation | Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element |
| KR20030028044A (ko) * | 2001-09-27 | 2003-04-08 | 삼성전자주식회사 | 강유전체 메모리 소자 및 그 제조방법 |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6617178B1 (en) * | 2002-07-02 | 2003-09-09 | Agilent Technologies, Inc | Test system for ferroelectric materials and noble metal electrodes in semiconductor capacitors |
| JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4313797B2 (ja) * | 2003-06-06 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7153706B2 (en) * | 2004-04-21 | 2006-12-26 | Texas Instruments Incorporated | Ferroelectric capacitor having a substantially planar dielectric layer and a method of manufacture therefor |
| JP4785030B2 (ja) * | 2005-01-18 | 2011-10-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| KR100681266B1 (ko) * | 2005-07-25 | 2007-02-09 | 삼성전자주식회사 | 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 |
| JP4998461B2 (ja) * | 2006-03-30 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP4690985B2 (ja) * | 2006-09-25 | 2011-06-01 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
| JP2008124330A (ja) * | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP5109341B2 (ja) * | 2006-11-14 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US7837305B2 (en) * | 2007-01-30 | 2010-11-23 | Panasonic Corporation | Piezoelectric element, ink jet head, and ink jet recording device |
| US8020974B2 (en) * | 2007-01-31 | 2011-09-20 | Panasonic Corporation | Piezoelectric thin film device and piezoelectric thin film device manufacturing method, and inkjet head and inkjet recording apparatus |
| JP2009117768A (ja) * | 2007-11-09 | 2009-05-28 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP4988902B2 (ja) * | 2009-07-31 | 2012-08-01 | 株式会社日立国際電気 | 半導体デバイスの製造方法及び基板処理装置 |
-
2002
- 2002-10-30 JP JP2002316733A patent/JP4601896B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-29 KR KR1020030075787A patent/KR100948899B1/ko active IP Right Grant
- 2003-10-29 US US10/695,643 patent/US7547933B2/en not_active Expired - Fee Related
- 2003-10-30 EP EP03256883A patent/EP1416526B1/en not_active Expired - Fee Related
- 2003-10-30 EP EP09177096A patent/EP2159831A1/en not_active Ceased
-
2009
- 2009-05-12 US US12/453,451 patent/US8153448B2/en not_active Expired - Fee Related
- 2009-09-25 KR KR1020090091013A patent/KR100983302B1/ko active IP Right Grant
-
2012
- 2012-03-12 US US13/417,811 patent/US8652854B2/en not_active Expired - Fee Related
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343617A (ja) * | 1992-06-12 | 1993-12-24 | Toshiba Corp | 半導体記憶装置 |
| WO1997033316A1 (fr) * | 1996-03-08 | 1997-09-12 | Hitachi, Ltd. | Composant a semi-conducteur et sa fabrication |
| JPH11243179A (ja) * | 1997-12-24 | 1999-09-07 | Toshiba Corp | 強誘電体メモリおよびそのパッケージング方法 |
| JPH11274429A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 半導体記憶装置 |
| JPH11354729A (ja) * | 1998-04-09 | 1999-12-24 | Hitachi Ltd | 半導体メモリ素子及びその製造方法 |
| JP2000208725A (ja) * | 1998-11-10 | 2000-07-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001107238A (ja) * | 1999-07-28 | 2001-04-17 | Sharp Corp | プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 |
| JP2001210794A (ja) * | 2000-01-27 | 2001-08-03 | Seiko Epson Corp | 強誘電体メモリ材料 |
| JP2001220676A (ja) * | 2000-02-04 | 2001-08-14 | Rikogaku Shinkokai | 強誘電体材料薄膜の成膜方法とその用途 |
| JP2002057300A (ja) * | 2000-08-14 | 2002-02-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002064186A (ja) * | 2000-08-18 | 2002-02-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| WO2002032809A1 (fr) * | 2000-10-17 | 2002-04-25 | Sharp Kabushiki Kaisha | Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose |
| JP2002231901A (ja) * | 2001-01-31 | 2002-08-16 | Fujitsu Ltd | 容量素子及びその製造方法並びに半導体装置 |
| JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278550A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPWO2007063573A1 (ja) * | 2005-11-29 | 2009-05-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| US8497537B2 (en) | 2005-11-29 | 2013-07-30 | Fujitsu Semiconductor Limited | Semiconductor device with ferro-electric capacitor |
| JP2008010634A (ja) * | 2006-06-29 | 2008-01-17 | Fujitsu Ltd | キャパシタを含む半導体装置及びその製造方法 |
| US8338249B2 (en) | 2007-02-21 | 2012-12-25 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same having improved polarization reversal characteristic |
| JP2009302334A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| US9362295B2 (en) | 2008-09-16 | 2016-06-07 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| US9607998B2 (en) | 2008-09-16 | 2017-03-28 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| US9847338B2 (en) | 2008-09-16 | 2017-12-19 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| US8981440B2 (en) | 2008-09-16 | 2015-03-17 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| US11075209B2 (en) | 2008-09-26 | 2021-07-27 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| US10304842B2 (en) | 2008-09-26 | 2019-05-28 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| US9362294B2 (en) | 2008-09-26 | 2016-06-07 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| US9406684B2 (en) | 2008-09-26 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| US8907389B2 (en) | 2008-09-26 | 2014-12-09 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| US9831255B2 (en) | 2008-09-26 | 2017-11-28 | Rohm Co., Ltd. | Semiconductor device including an electrode lower layer and an electrode upper layer and method of manufacturing semiconductor device |
| JP2012151292A (ja) * | 2011-01-19 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2015012125A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社リコー | 電気機械変換膜、電気機械変換素子、液滴吐出ヘッド、及びインクジェット記録装置 |
| JP2015146367A (ja) * | 2014-02-03 | 2015-08-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040113189A1 (en) | 2004-06-17 |
| EP1416526B1 (en) | 2012-04-04 |
| EP2159831A1 (en) | 2010-03-03 |
| US8153448B2 (en) | 2012-04-10 |
| KR100948899B1 (ko) | 2010-03-24 |
| KR20090117674A (ko) | 2009-11-12 |
| US7547933B2 (en) | 2009-06-16 |
| KR20040038775A (ko) | 2004-05-08 |
| US8652854B2 (en) | 2014-02-18 |
| EP1416526A3 (en) | 2007-02-21 |
| KR100983302B1 (ko) | 2010-09-20 |
| US20120171785A1 (en) | 2012-07-05 |
| US20090280577A1 (en) | 2009-11-12 |
| JP4601896B2 (ja) | 2010-12-22 |
| EP1416526A2 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601896B2 (ja) | 半導体装置及びその製造方法 | |
| US8357585B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8367428B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7405121B2 (en) | Semiconductor device with capacitors and its manufacture method | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013120860A (ja) | 半導体装置の製造方法 | |
| JP4256670B2 (ja) | 容量素子、半導体装置およびその製造方法 | |
| US20130043561A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5093236B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007266429A (ja) | 半導体装置及びその製造方法 | |
| US7884404B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| KR20030091663A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4823895B2 (ja) | 半導体装置及びその製造方法 | |
| US8263419B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009194339A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4601896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |