JP2004064063A - 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 - Google Patents
高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2004064063A JP2004064063A JP2003162647A JP2003162647A JP2004064063A JP 2004064063 A JP2004064063 A JP 2004064063A JP 2003162647 A JP2003162647 A JP 2003162647A JP 2003162647 A JP2003162647 A JP 2003162647A JP 2004064063 A JP2004064063 A JP 2004064063A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- film
- conductivity type
- trench
- device isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 8
- 210000000746 body region Anatomy 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract 5
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】高電圧動作トランジスタとして代表的な縦型ＤＭＯＳを効果的に素子分離すると同時にドレーン・ソースオン抵抗を減少させる方法と構造とを提供する。
【解決手段】半導体基板に埋没層形成後素子分離用トレンチを形成し絶縁膜でフィリングする。次いで、その上部にエピタキシャル層を成長させ、埋没層に至る深さまでエッチングしてドレーン用トレンチを形成する。素子分離膜と隣接したトレンチ側壁に絶縁膜スペーサを形成した後、トレンチを導電物質に埋め込んでプラグ型ドレーンを形成し、エピタキシャル層上にゲートとソースとを形成する。これにより、ドレーン・ソースオン抵抗減少で電流増加効果を得ることができ、既存の素子分離膜を適用することより素子分離膜の面積を効果的に狭めることができてチップ面積を狭められる。
【選択図】 図６
【解決手段】半導体基板に埋没層形成後素子分離用トレンチを形成し絶縁膜でフィリングする。次いで、その上部にエピタキシャル層を成長させ、埋没層に至る深さまでエッチングしてドレーン用トレンチを形成する。素子分離膜と隣接したトレンチ側壁に絶縁膜スペーサを形成した後、トレンチを導電物質に埋め込んでプラグ型ドレーンを形成し、エピタキシャル層上にゲートとソースとを形成する。これにより、ドレーン・ソースオン抵抗減少で電流増加効果を得ることができ、既存の素子分離膜を適用することより素子分離膜の面積を効果的に狭めることができてチップ面積を狭められる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は電力デバイス及びその製造方法に係り、より詳しくは、縦型ＤＭＯＳ（ＶＤＭＯＳ：ｖｅｒｔｉｃａｌ ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
電圧駆動が可能なＭＯＳ型素子でありつつさらに大電流用途に耐えることができる二重拡散構造のＭＯＳ（以下、ＤＭＯＳ）が注目を集めている。ＤＭＯＳをバイポーラ型集積回路に一体化した場合、その電流を流す方向の差により、横型ＤＭＯＳ、ＶＤＭＯＳに分類される。特に、高電圧で動作するＤＭＯＳの場合、面積の点でＶＤＭＯＳが有利であり、その中でも、特に電気的特性に優れたＮチャンネルＶＤＭＯＳが多く使用されている。
【０００３】
こうしたＮチャンネルＶＤＭＯＳはＮ＋埋没層を連結してドレーンとして使用し、高濃度ドーピングを進行するためＤＭＯＳとＤＭＯＳとの素子分離のために相当な面積の素子分離膜を要求する。この際、ドレーン・ソースオン抵抗（以下、Ｒｄｓｏｎ）減少のためにドーピング濃度を上げ、ドライブ・イン時間を長くする場合、素子のブレークダウン電圧確保のため、より大きい素子サイズと素子分離膜面積とが要求される。Ｒｄｓｏｎ減少のために高いドースを適用する場合、下部に不純物を拡散させるためには充分な熱工程が必要になるため、それによって水平方向に面積が広がる短所がある。又、Ｒｄｓｏｎ減少のために高エネルギーイオン注入を適用する場合、高いドースドーピングが難しくなって抵抗減少に限界があるだけではなく、高エネルギー適用による水平方向への拡散も避けることができず、やはり面積の点で不利な結果をもたらす。このように、Ｒｄｓｏｎ減少と素子分離膜面積減少とはトレードオフ関係にある。
【０００４】
しかし、半導体素子を縮小させ、高速であって、電力消費が少ない素子を半導体チップ上に高密度に提供することに対する要求は持続的に増大しており、従ってＲｄｓｏｎを減少させて適切な素子能力を達成しながらも水平及び垂直ディメンジョンに素子をスケーリングできる技術が必要である。
【０００５】
【発明が解決しようとする課題】
本発明の目的はＲｄｓｏｎとチップサイズとを減少させ得るＤＭＯＳ製造方法を提供することである。
本発明の他の目的はＲｄｓｏｎが小さく、集積化に有利なＤＭＯＳを提供することである。
【０００６】
【課題を解決するための手段】
前記目的を達成するため、本発明に係るＤＭＯＳ製造方法では、第１導電型の半導体基板に第１導電型と反対になる第２導電型の高濃度埋没層を形成する。埋没層と半導体基板とをエッチングして素子分離用トレンチを形成した後、絶縁膜でフィリングして素子分離膜を形成する。このように形成した埋没層及び素子分離膜上に第２導電型低濃度エピタキシャル層を成長させ、所定領域エッチングしてドレーン用トレンチを形成する。ここで、ドレーン用トレンチは埋没層と合う深さまで、素子分離膜横に形成される。ドレーン用トレンチ側壁のうち素子分離膜と隣接した側壁に絶縁膜スペーサを形成した後、ドレーン用トレンチの内部を導電物質で充填して第２導電型プラグ型ドレーンを形成する。プラグ型ドレーンが形成された結果物上にゲートとソースとを形成してトランジスタ工程を完了する。
【０００７】
本発明に係るＶＤＭＯＳ製造方法では、このようにトレンチ素子分離膜を形成する工程とドープトポリシリコンのような導電物質を充填してプラグ型ドレーンを作る工程とを接ぎ木する。これで、ＶＤＭＯＳで追求するＲｄｓｏｎ減少効果を確保すると同時に素子分離膜面積を狭める。
【０００８】
前記目的を達成するため、本発明に係るＤＭＯＳは、第１導電型の半導体基板と、その上に形成された第２導電型の高濃度埋没層とを含む。素子分離膜が埋没層及び半導体基板内に形成されている。素子分離膜及び埋没層の上部には第２導電型の低濃度エピタキシャル層が形成される。エピタキシャル層内には埋没層と合う深さまで素子分離膜横に導電物質より成ったプラグ型ドレーンが形成される。プラグ型ドレーンの外壁のうち素子分離膜と隣接した外壁には絶縁膜スペーサが形成される。そして、エピタキシャル層の内部に形成される第１導電型のボディー領域と、その内に形成される第２導電型の高濃度ソース領域と、こうしたソース領域上に形成されたゲート酸化膜とゲートとを含む。
【０００９】
このように、本発明に係るＶＤＭＯＳはプラグ型ドレーンと絶縁膜スペーサとを含む。抵抗が低い導電物質を用いることによりプラグ型ドレーンの抵抗を所望の水準まで低めることができる。そして、絶縁膜スペーサは素子分離膜と共に効果的な素子分離に寄与する。従って、Ｒｄｓｏｎと素子分離膜の面積とが同時に減少するため集積化に有利に適用される。
【００１０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。しかし、本発明の実施例は色々な他の形態で変形され、本発明の範囲が下で前述する実施例により限定されると解釈されてはならない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状等はより明確な説明を強調するために誇張され、図面上で同一な符号に表示された要素は同一な要素を意味する。
【００１１】
（第１実施例）
図１乃至図６は本発明の第１実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
先ず、図１を参照すれば、Ｐ型の単結晶シリコン基板のような半導体基板Ｐ−ｓｕｂ、１０を準備して、Ｎ型不純物を１０１９ｉｏｎｓ／ｃｍ３程度に高濃度イオン注入する。引き続き、ドライブ・イン拡散作業を進行して注入されたイオンを拡散させる。こうした拡散作業が完了すれば、Ｎ＋埋没層Ｎ＋ＢＬ、１５が形成される。次いで、埋没層１５と半導体基板１０とをエッチングして素子分離用トレンチ２０を形成する。こうしたトレンチ２０を絶縁膜でフィリングして素子分離膜２５を形成する。トレンチ２０をフィリングする絶縁膜としては酸化膜又はアンドープトポリシリコンを用いる。
【００１２】
このように、素子分離膜２５を形成する段階は次の通りであり得る。例えば、埋没層１５にパッド酸化膜及びパッド窒化膜（図示せず）を形成した後、これらをパターニングしてトレンチ２０を形成する部位に開口部を作る。次に、パターニングされたパッド酸化膜とパッド窒化膜とをマスクとして使用して埋没層１５と半導体基板１０とをエッチングすることにより、数千Å〜数μｍ程度深さのトレンチ２０を形成する。次いで、トレンチ２０内を酸化膜又はアンドープトポリシリコンで充填する。酸化膜の場合は中温酸化膜（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＭＴＯ）又はＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）法を用いて形成した酸化膜で埋め込む。そして、アンドープトポリシリコンの場合はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で５００℃乃至７００℃の温度で蒸着する。そして、こうした酸化膜又はアンドープトポリシリコンを蒸着する前にトレンチ２０エッチング界面を安定化させるためにトレンチ２０の内壁に熱酸化膜を形成することもある。こうした結果物の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）又はエッチバックの方法で平坦化する。この際、パターニングされたパッド窒化膜がＣＭＰ工程のストッパー又はエッチバックのストッパーとして作用する。最後に、埋没層１５上に残っているパッド窒化膜及びパッド酸化膜まで除去すれば、埋没層１５の表面より若干高いか又は殆ど段差がなく並んだ素子分離膜２５が形成される。
【００１３】
次に、図２を参照すれば、埋没層１５及び素子分離膜２５上にＮ−エピタキシャル層Ｎ−ｅｐｉ、３０を成長させ、埋没層１５と合う深さまでこれをエッチングして素子分離膜２５の両側にドレーン用トレンチ４１，４２を形成する。エピタキシャル層３０は１０１５ｉｏｎｓ／ｃｍ３程度の不純物濃度を有する。
【００１４】
次いで、図３のように、図２の結果物上に絶縁膜４５を蒸着する。絶縁膜４５はドレーン用トレンチ４１，４２側壁のうち素子分離膜２５と隣接した側壁４１ａ，４２ａに絶縁膜スペーサを形成しようとして蒸着する膜である。従って、ドレーン用トレンチ４１，４２を完全に埋め込まないほどの厚さで蒸着し、シリコン窒化膜又はシリコン酸化膜のような絶縁膜を用いる。シリコン窒化膜の場合にはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）で蒸着するが、ＳｉＨ４とＮＨ３とをソースガスとして、Ａｒ又はＨｅをキャリヤガスとして用いることができる。
【００１５】
次に、側壁４１ａ，４２ａに形成された絶縁膜４５の部分を保護するマスク５０を形成する。例えば、絶縁膜４５が形成された結果物の全面にフォトレジストを塗布した後、これを露光及び現像して側壁４１ａ，４２ａに形成された絶縁膜４５の部分上にのみパターニングされたフォトレジストを残す。
【００１６】
図４のように、マスク５０で保護されない絶縁膜はエッチバックで除去する。エッチングガスはＣＦｘ、ＣＨｘＦｙ又はＨｘを使用する。これにより、マスク５０で保護された絶縁膜はドレーン用トレンチ４１，４２の側壁４１ａ，４２ａ上にスペーサ４５ａとして残留する。そして、こうした方法で形成したスペーサ４５ａはドレーン用トレンチ４１，４２の間のエピタキシャル層３０の上面も覆う。
【００１７】
図５を参照すれば、マスク５０を除去してスペーサ４５ａを現した後、エピタキシャル層３０を覆いながらドレーン用トレンチ４１，４２の内部を完全に充填するドープトポリシリコンを蒸着する。ドープトポリシリコンはＬＰＣＶＤ法で５００℃乃至７００℃の温度で蒸着できる。不純物がドーピングされていない状態で蒸着した後、Ａｓ又はＰをイオン注入でドーピングさせることもでき、蒸着時にインサイチュで不純物をドーピングして蒸着することもできる。ここで、ドープトポリシリコンは不純物が１０１４ｉｏｎｓ／ｃｍ３以上含むように蒸着する。使用される不純物はＡｓ，Ｐ，Ｂ，Ｉｎ又はＳｂ等であるが、製造しようとするＶＤＭＯＳ導電型により異なる。本実施例でのように、ＮチャンネルＶＤＭＯＳを製造しようとすれば、Ｎ型不純物であるＡｓ，Ｐ，Ｓｂ等を用いる。次いで、蒸着したドープトポリシリコンがドレーン用トレンチ４１，４２にのみ残るようにエピタキシャル層３０を覆っているドープトポリシリコンはエッチバックして除去する。これで、エピタキシャル層３０内にドレーン用トレンチ４１，４２を充填するプラグ型ドレーン６０が形成される。
【００１８】
図６は図５の結果物上にゲートとソースとを形成した結果を示す。エピタキシャル層３０の表面にＬＯＣＯＳ膜１００を形成した後、エピタキシャル層３０の内部の所定部分に１０１８ｉｏｎｓ／ｃｍ３程度の濃度を有するＰ型ボディー領域１１０を形成する。ＬＯＣＯＳ膜１００とその周辺に形成される熱酸化膜（図示せず）とはゲート酸化膜として使用される。その上にゲート１３０を形成する。ボディー領域１１０に１０１９ｉｏｎｓ／ｃｍ３程度の濃度を有するＮ＋ソース領域１１５及び１０１９ｉｏｎｓ／ｃｍ３程度の濃度を有するＰ＋チャンネル領域１２０を形成する。ゲート１３０はゲート電極Ｇａｔｅに連結され、ソース領域１１５及びチャンネル領域１２０はソース電極Ｓｏｕｒｃｅと連結され、ドレーン６０はドレーン電極Ｄｒａｉｎと連結される。
【００１９】
以上で詳細に説明したようにイオン注入を用いる代わりに導電物質を埋め込んでドレーン６０を形成する。後続熱工程による接合拡散を最小化させながら所望の高濃度ドーピングが可能になるため、ドレーン抵抗減少が容易である。ドレーン６０を構成する導電物質を低抵抗に選択すれば所望の水準までＲｄｓｏｎを減少させることができる。又、素子分離膜２５の方向側に絶縁膜スペーサ４５ａを形成するため素子分離膜２５のみを用いる場合よりも素子分離がよくできる。従って、素子分離膜２５面積を狭めても優秀な絶縁効果を期待することができるため、素子分離膜２５の面積を最小化させて高集積化に有利に適用できる。
【００２０】
詳細に説明したように、図６を参照すれば、本発明に係るＶＤＭＯＳは第１導電型（即ち、Ｐ型）の半導体基板１０とその上に形成された第２導電型（即ち、Ｎ型）の高濃度埋没層１５とを含む。埋没層１５及び半導体基板１０内には素子分離膜２５が形成されている。素子分離膜２５及び埋没層１５の上部には第２導電型の低濃度エピタキシャル層３０が形成されている。エピタキシャル層３０内には素子分離膜２５横に埋没層１５と合う深さまで導電物質（本実施例ではドープトポリシリコン）より成ったプラグ型ドレーン６０が備えられる。ドレーン６０の外壁のうち素子分離膜２５と隣接した外壁には絶縁膜スペーサ４５ａが形成されていて素子間絶縁を助ける。エピタキシャル層３０の内部には第１導電型のボディー領域１１０が形成されるが、その内には第２導電型の高濃度ソース領域１１５が形成され、その間に第１導電型の高濃度チャンネル領域１２０が含まれる。ソース領域１１５上にはゲート酸化膜として用いられるＬＯＣＯＳ酸化膜１００とゲート１３０とが備えられる。
【００２１】
ゲート１３０はゲート電極Ｇａｔｅに連結され、ソース領域１１５及びチャンネル領域１２０はソース電極Ｓｏｕｒｃｅと連結され、ドレーン６０はドレーン電極Ｄｒａｉｎと連結される。ゲート１３０に印加した電圧によりチャンネル領域１２０の表面にチャンネルが形成され、それで、ドレーン６０から埋没層１５を経由してゲート電極１３０の下部のエピタキシャル層３０、チャンネル、ソース領域１１５に電流が流れる。
【００２２】
このように、本発明によると、Ｒｄｓｏｎと素子分離膜の面積とを同時に狭められ、必要とする素子の性能は維持／向上しながらも素子のパッキング密度を高められ、効果的に隔離された単位素子を形成することができる。
【００２３】
（第２実施例）
図７及び図８は本発明の第２実施例によりＶＤＭＯＳを製造する方法を示した断面図である。図７及び図８で前記第１実施例で説明したのと同一な要素については図１乃至図６と同一な符号で表示した。以下では、前記第１実施例と異なる部分を重点的に説明する。
【００２４】
図５を参照して説明した段階までは前記第１実施例と類似する。即ち、図５のエピタキシャル層３０を覆いながらドレーン用トレンチ４１，４２の内部を完全に充填するドープトポリシリコンを蒸着する。
【００２５】
次に図７のように、ドープトポリシリコンにＰＯＣｌ３をドーピングする。これにより、ドープトポリシリコンの上部は面抵抗が５Ω／ｓｑ乃至５０Ω／ｓｑまで減少した低抵抗層７０になる。前記第１実施例のようにドープトポリシリコンは不純物が１０１４ｉｏｎｓ／ｃｍ３以上にドーピングされた低抵抗の物質であるが、デバイスにより追加的な抵抗減少を所望の場合にはこのようなＰＯＣｌ３工程も追加できる。次に、エピタキシャル層３０上に残っているドープトポリシリコンをエッチバックで除去する。これで、ＰＯＣｌ３ドーピングされた低抵抗層７０を備えるプラグ型ドレーン６０がドレーン用トレンチ４１，４２内に形成される。
【００２６】
図８を参照すれば、図７の結果物上にゲートとソースとを形成した結果を示す。詳細な説明は図６と同様なので反復を避けて省略する。
【００２７】
【発明の効果】
以上で説明したように、本実施例ではドープトポリシリコンを蒸着した後に追加的にＰＯＣｌ３ドーピングを実施してドレーン６０を形成するため、Ｒｄｓｏｎが顕著に減少する。
【００２８】
本発明ではエピタキシャル層に導電物質を埋め込んでプラグ型にドレーンを形成する。導電物質としては充分な濃度でドーピングされたドープトポリシリコンを用いるか或いはその上部にＰＯＣｌ３をドーピングして使用する。従来のようにイオン注入と拡散とを用いてドレーンを形成しないため、後続熱による接合拡散を最小化しながら所望の高濃度ドーピングが可能になるため、Ｒｄｓｏｎ減少が容易である。Ｒｄｓｏｎ減少の結果、電流増加効果を得ることができる。
【００２９】
それだけではなく、素子分離膜方向側に絶縁膜スペーサを追加に形成するので、既存の素子分離膜よりも小さく形成しても優秀な素子分離効果を期待することができる。従って、素子分離膜面積を効果的に狭められてチップ面積をスケールダウンすることができる。
【００３０】
以上では本発明の実施例について説明したが、本発明は前記の実施例にのみ限定されずに、多様な変更や変形が可能である。本発明は特許請求の範囲により定義される本発明の思想及び範疇内に含まれ得る代案、変形及び等価を含む。
【図面の簡単な説明】
【図１】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図２】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図３】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図４】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図５】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図６】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図７】本発明の他の実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図８】本発明の他の実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【符号の説明】
１０ 半導体基板
１５ 埋没層
２０ トレンチ
２５ 素子分離膜
【発明の属する技術分野】
本発明は電力デバイス及びその製造方法に係り、より詳しくは、縦型ＤＭＯＳ（ＶＤＭＯＳ：ｖｅｒｔｉｃａｌ ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
電圧駆動が可能なＭＯＳ型素子でありつつさらに大電流用途に耐えることができる二重拡散構造のＭＯＳ（以下、ＤＭＯＳ）が注目を集めている。ＤＭＯＳをバイポーラ型集積回路に一体化した場合、その電流を流す方向の差により、横型ＤＭＯＳ、ＶＤＭＯＳに分類される。特に、高電圧で動作するＤＭＯＳの場合、面積の点でＶＤＭＯＳが有利であり、その中でも、特に電気的特性に優れたＮチャンネルＶＤＭＯＳが多く使用されている。
【０００３】
こうしたＮチャンネルＶＤＭＯＳはＮ＋埋没層を連結してドレーンとして使用し、高濃度ドーピングを進行するためＤＭＯＳとＤＭＯＳとの素子分離のために相当な面積の素子分離膜を要求する。この際、ドレーン・ソースオン抵抗（以下、Ｒｄｓｏｎ）減少のためにドーピング濃度を上げ、ドライブ・イン時間を長くする場合、素子のブレークダウン電圧確保のため、より大きい素子サイズと素子分離膜面積とが要求される。Ｒｄｓｏｎ減少のために高いドースを適用する場合、下部に不純物を拡散させるためには充分な熱工程が必要になるため、それによって水平方向に面積が広がる短所がある。又、Ｒｄｓｏｎ減少のために高エネルギーイオン注入を適用する場合、高いドースドーピングが難しくなって抵抗減少に限界があるだけではなく、高エネルギー適用による水平方向への拡散も避けることができず、やはり面積の点で不利な結果をもたらす。このように、Ｒｄｓｏｎ減少と素子分離膜面積減少とはトレードオフ関係にある。
【０００４】
しかし、半導体素子を縮小させ、高速であって、電力消費が少ない素子を半導体チップ上に高密度に提供することに対する要求は持続的に増大しており、従ってＲｄｓｏｎを減少させて適切な素子能力を達成しながらも水平及び垂直ディメンジョンに素子をスケーリングできる技術が必要である。
【０００５】
【発明が解決しようとする課題】
本発明の目的はＲｄｓｏｎとチップサイズとを減少させ得るＤＭＯＳ製造方法を提供することである。
本発明の他の目的はＲｄｓｏｎが小さく、集積化に有利なＤＭＯＳを提供することである。
【０００６】
【課題を解決するための手段】
前記目的を達成するため、本発明に係るＤＭＯＳ製造方法では、第１導電型の半導体基板に第１導電型と反対になる第２導電型の高濃度埋没層を形成する。埋没層と半導体基板とをエッチングして素子分離用トレンチを形成した後、絶縁膜でフィリングして素子分離膜を形成する。このように形成した埋没層及び素子分離膜上に第２導電型低濃度エピタキシャル層を成長させ、所定領域エッチングしてドレーン用トレンチを形成する。ここで、ドレーン用トレンチは埋没層と合う深さまで、素子分離膜横に形成される。ドレーン用トレンチ側壁のうち素子分離膜と隣接した側壁に絶縁膜スペーサを形成した後、ドレーン用トレンチの内部を導電物質で充填して第２導電型プラグ型ドレーンを形成する。プラグ型ドレーンが形成された結果物上にゲートとソースとを形成してトランジスタ工程を完了する。
【０００７】
本発明に係るＶＤＭＯＳ製造方法では、このようにトレンチ素子分離膜を形成する工程とドープトポリシリコンのような導電物質を充填してプラグ型ドレーンを作る工程とを接ぎ木する。これで、ＶＤＭＯＳで追求するＲｄｓｏｎ減少効果を確保すると同時に素子分離膜面積を狭める。
【０００８】
前記目的を達成するため、本発明に係るＤＭＯＳは、第１導電型の半導体基板と、その上に形成された第２導電型の高濃度埋没層とを含む。素子分離膜が埋没層及び半導体基板内に形成されている。素子分離膜及び埋没層の上部には第２導電型の低濃度エピタキシャル層が形成される。エピタキシャル層内には埋没層と合う深さまで素子分離膜横に導電物質より成ったプラグ型ドレーンが形成される。プラグ型ドレーンの外壁のうち素子分離膜と隣接した外壁には絶縁膜スペーサが形成される。そして、エピタキシャル層の内部に形成される第１導電型のボディー領域と、その内に形成される第２導電型の高濃度ソース領域と、こうしたソース領域上に形成されたゲート酸化膜とゲートとを含む。
【０００９】
このように、本発明に係るＶＤＭＯＳはプラグ型ドレーンと絶縁膜スペーサとを含む。抵抗が低い導電物質を用いることによりプラグ型ドレーンの抵抗を所望の水準まで低めることができる。そして、絶縁膜スペーサは素子分離膜と共に効果的な素子分離に寄与する。従って、Ｒｄｓｏｎと素子分離膜の面積とが同時に減少するため集積化に有利に適用される。
【００１０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。しかし、本発明の実施例は色々な他の形態で変形され、本発明の範囲が下で前述する実施例により限定されると解釈されてはならない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状等はより明確な説明を強調するために誇張され、図面上で同一な符号に表示された要素は同一な要素を意味する。
【００１１】
（第１実施例）
図１乃至図６は本発明の第１実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
先ず、図１を参照すれば、Ｐ型の単結晶シリコン基板のような半導体基板Ｐ−ｓｕｂ、１０を準備して、Ｎ型不純物を１０１９ｉｏｎｓ／ｃｍ３程度に高濃度イオン注入する。引き続き、ドライブ・イン拡散作業を進行して注入されたイオンを拡散させる。こうした拡散作業が完了すれば、Ｎ＋埋没層Ｎ＋ＢＬ、１５が形成される。次いで、埋没層１５と半導体基板１０とをエッチングして素子分離用トレンチ２０を形成する。こうしたトレンチ２０を絶縁膜でフィリングして素子分離膜２５を形成する。トレンチ２０をフィリングする絶縁膜としては酸化膜又はアンドープトポリシリコンを用いる。
【００１２】
このように、素子分離膜２５を形成する段階は次の通りであり得る。例えば、埋没層１５にパッド酸化膜及びパッド窒化膜（図示せず）を形成した後、これらをパターニングしてトレンチ２０を形成する部位に開口部を作る。次に、パターニングされたパッド酸化膜とパッド窒化膜とをマスクとして使用して埋没層１５と半導体基板１０とをエッチングすることにより、数千Å〜数μｍ程度深さのトレンチ２０を形成する。次いで、トレンチ２０内を酸化膜又はアンドープトポリシリコンで充填する。酸化膜の場合は中温酸化膜（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＭＴＯ）又はＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）法を用いて形成した酸化膜で埋め込む。そして、アンドープトポリシリコンの場合はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で５００℃乃至７００℃の温度で蒸着する。そして、こうした酸化膜又はアンドープトポリシリコンを蒸着する前にトレンチ２０エッチング界面を安定化させるためにトレンチ２０の内壁に熱酸化膜を形成することもある。こうした結果物の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）又はエッチバックの方法で平坦化する。この際、パターニングされたパッド窒化膜がＣＭＰ工程のストッパー又はエッチバックのストッパーとして作用する。最後に、埋没層１５上に残っているパッド窒化膜及びパッド酸化膜まで除去すれば、埋没層１５の表面より若干高いか又は殆ど段差がなく並んだ素子分離膜２５が形成される。
【００１３】
次に、図２を参照すれば、埋没層１５及び素子分離膜２５上にＮ−エピタキシャル層Ｎ−ｅｐｉ、３０を成長させ、埋没層１５と合う深さまでこれをエッチングして素子分離膜２５の両側にドレーン用トレンチ４１，４２を形成する。エピタキシャル層３０は１０１５ｉｏｎｓ／ｃｍ３程度の不純物濃度を有する。
【００１４】
次いで、図３のように、図２の結果物上に絶縁膜４５を蒸着する。絶縁膜４５はドレーン用トレンチ４１，４２側壁のうち素子分離膜２５と隣接した側壁４１ａ，４２ａに絶縁膜スペーサを形成しようとして蒸着する膜である。従って、ドレーン用トレンチ４１，４２を完全に埋め込まないほどの厚さで蒸着し、シリコン窒化膜又はシリコン酸化膜のような絶縁膜を用いる。シリコン窒化膜の場合にはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）で蒸着するが、ＳｉＨ４とＮＨ３とをソースガスとして、Ａｒ又はＨｅをキャリヤガスとして用いることができる。
【００１５】
次に、側壁４１ａ，４２ａに形成された絶縁膜４５の部分を保護するマスク５０を形成する。例えば、絶縁膜４５が形成された結果物の全面にフォトレジストを塗布した後、これを露光及び現像して側壁４１ａ，４２ａに形成された絶縁膜４５の部分上にのみパターニングされたフォトレジストを残す。
【００１６】
図４のように、マスク５０で保護されない絶縁膜はエッチバックで除去する。エッチングガスはＣＦｘ、ＣＨｘＦｙ又はＨｘを使用する。これにより、マスク５０で保護された絶縁膜はドレーン用トレンチ４１，４２の側壁４１ａ，４２ａ上にスペーサ４５ａとして残留する。そして、こうした方法で形成したスペーサ４５ａはドレーン用トレンチ４１，４２の間のエピタキシャル層３０の上面も覆う。
【００１７】
図５を参照すれば、マスク５０を除去してスペーサ４５ａを現した後、エピタキシャル層３０を覆いながらドレーン用トレンチ４１，４２の内部を完全に充填するドープトポリシリコンを蒸着する。ドープトポリシリコンはＬＰＣＶＤ法で５００℃乃至７００℃の温度で蒸着できる。不純物がドーピングされていない状態で蒸着した後、Ａｓ又はＰをイオン注入でドーピングさせることもでき、蒸着時にインサイチュで不純物をドーピングして蒸着することもできる。ここで、ドープトポリシリコンは不純物が１０１４ｉｏｎｓ／ｃｍ３以上含むように蒸着する。使用される不純物はＡｓ，Ｐ，Ｂ，Ｉｎ又はＳｂ等であるが、製造しようとするＶＤＭＯＳ導電型により異なる。本実施例でのように、ＮチャンネルＶＤＭＯＳを製造しようとすれば、Ｎ型不純物であるＡｓ，Ｐ，Ｓｂ等を用いる。次いで、蒸着したドープトポリシリコンがドレーン用トレンチ４１，４２にのみ残るようにエピタキシャル層３０を覆っているドープトポリシリコンはエッチバックして除去する。これで、エピタキシャル層３０内にドレーン用トレンチ４１，４２を充填するプラグ型ドレーン６０が形成される。
【００１８】
図６は図５の結果物上にゲートとソースとを形成した結果を示す。エピタキシャル層３０の表面にＬＯＣＯＳ膜１００を形成した後、エピタキシャル層３０の内部の所定部分に１０１８ｉｏｎｓ／ｃｍ３程度の濃度を有するＰ型ボディー領域１１０を形成する。ＬＯＣＯＳ膜１００とその周辺に形成される熱酸化膜（図示せず）とはゲート酸化膜として使用される。その上にゲート１３０を形成する。ボディー領域１１０に１０１９ｉｏｎｓ／ｃｍ３程度の濃度を有するＮ＋ソース領域１１５及び１０１９ｉｏｎｓ／ｃｍ３程度の濃度を有するＰ＋チャンネル領域１２０を形成する。ゲート１３０はゲート電極Ｇａｔｅに連結され、ソース領域１１５及びチャンネル領域１２０はソース電極Ｓｏｕｒｃｅと連結され、ドレーン６０はドレーン電極Ｄｒａｉｎと連結される。
【００１９】
以上で詳細に説明したようにイオン注入を用いる代わりに導電物質を埋め込んでドレーン６０を形成する。後続熱工程による接合拡散を最小化させながら所望の高濃度ドーピングが可能になるため、ドレーン抵抗減少が容易である。ドレーン６０を構成する導電物質を低抵抗に選択すれば所望の水準までＲｄｓｏｎを減少させることができる。又、素子分離膜２５の方向側に絶縁膜スペーサ４５ａを形成するため素子分離膜２５のみを用いる場合よりも素子分離がよくできる。従って、素子分離膜２５面積を狭めても優秀な絶縁効果を期待することができるため、素子分離膜２５の面積を最小化させて高集積化に有利に適用できる。
【００２０】
詳細に説明したように、図６を参照すれば、本発明に係るＶＤＭＯＳは第１導電型（即ち、Ｐ型）の半導体基板１０とその上に形成された第２導電型（即ち、Ｎ型）の高濃度埋没層１５とを含む。埋没層１５及び半導体基板１０内には素子分離膜２５が形成されている。素子分離膜２５及び埋没層１５の上部には第２導電型の低濃度エピタキシャル層３０が形成されている。エピタキシャル層３０内には素子分離膜２５横に埋没層１５と合う深さまで導電物質（本実施例ではドープトポリシリコン）より成ったプラグ型ドレーン６０が備えられる。ドレーン６０の外壁のうち素子分離膜２５と隣接した外壁には絶縁膜スペーサ４５ａが形成されていて素子間絶縁を助ける。エピタキシャル層３０の内部には第１導電型のボディー領域１１０が形成されるが、その内には第２導電型の高濃度ソース領域１１５が形成され、その間に第１導電型の高濃度チャンネル領域１２０が含まれる。ソース領域１１５上にはゲート酸化膜として用いられるＬＯＣＯＳ酸化膜１００とゲート１３０とが備えられる。
【００２１】
ゲート１３０はゲート電極Ｇａｔｅに連結され、ソース領域１１５及びチャンネル領域１２０はソース電極Ｓｏｕｒｃｅと連結され、ドレーン６０はドレーン電極Ｄｒａｉｎと連結される。ゲート１３０に印加した電圧によりチャンネル領域１２０の表面にチャンネルが形成され、それで、ドレーン６０から埋没層１５を経由してゲート電極１３０の下部のエピタキシャル層３０、チャンネル、ソース領域１１５に電流が流れる。
【００２２】
このように、本発明によると、Ｒｄｓｏｎと素子分離膜の面積とを同時に狭められ、必要とする素子の性能は維持／向上しながらも素子のパッキング密度を高められ、効果的に隔離された単位素子を形成することができる。
【００２３】
（第２実施例）
図７及び図８は本発明の第２実施例によりＶＤＭＯＳを製造する方法を示した断面図である。図７及び図８で前記第１実施例で説明したのと同一な要素については図１乃至図６と同一な符号で表示した。以下では、前記第１実施例と異なる部分を重点的に説明する。
【００２４】
図５を参照して説明した段階までは前記第１実施例と類似する。即ち、図５のエピタキシャル層３０を覆いながらドレーン用トレンチ４１，４２の内部を完全に充填するドープトポリシリコンを蒸着する。
【００２５】
次に図７のように、ドープトポリシリコンにＰＯＣｌ３をドーピングする。これにより、ドープトポリシリコンの上部は面抵抗が５Ω／ｓｑ乃至５０Ω／ｓｑまで減少した低抵抗層７０になる。前記第１実施例のようにドープトポリシリコンは不純物が１０１４ｉｏｎｓ／ｃｍ３以上にドーピングされた低抵抗の物質であるが、デバイスにより追加的な抵抗減少を所望の場合にはこのようなＰＯＣｌ３工程も追加できる。次に、エピタキシャル層３０上に残っているドープトポリシリコンをエッチバックで除去する。これで、ＰＯＣｌ３ドーピングされた低抵抗層７０を備えるプラグ型ドレーン６０がドレーン用トレンチ４１，４２内に形成される。
【００２６】
図８を参照すれば、図７の結果物上にゲートとソースとを形成した結果を示す。詳細な説明は図６と同様なので反復を避けて省略する。
【００２７】
【発明の効果】
以上で説明したように、本実施例ではドープトポリシリコンを蒸着した後に追加的にＰＯＣｌ３ドーピングを実施してドレーン６０を形成するため、Ｒｄｓｏｎが顕著に減少する。
【００２８】
本発明ではエピタキシャル層に導電物質を埋め込んでプラグ型にドレーンを形成する。導電物質としては充分な濃度でドーピングされたドープトポリシリコンを用いるか或いはその上部にＰＯＣｌ３をドーピングして使用する。従来のようにイオン注入と拡散とを用いてドレーンを形成しないため、後続熱による接合拡散を最小化しながら所望の高濃度ドーピングが可能になるため、Ｒｄｓｏｎ減少が容易である。Ｒｄｓｏｎ減少の結果、電流増加効果を得ることができる。
【００２９】
それだけではなく、素子分離膜方向側に絶縁膜スペーサを追加に形成するので、既存の素子分離膜よりも小さく形成しても優秀な素子分離効果を期待することができる。従って、素子分離膜面積を効果的に狭められてチップ面積をスケールダウンすることができる。
【００３０】
以上では本発明の実施例について説明したが、本発明は前記の実施例にのみ限定されずに、多様な変更や変形が可能である。本発明は特許請求の範囲により定義される本発明の思想及び範疇内に含まれ得る代案、変形及び等価を含む。
【図面の簡単な説明】
【図１】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図２】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図３】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図４】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図５】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図６】本発明の一実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図７】本発明の他の実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【図８】本発明の他の実施例によりＶＤＭＯＳを製造する方法を工程順序により示した断面図である。
【符号の説明】
１０ 半導体基板
１５ 埋没層
２０ トレンチ
２５ 素子分離膜
Claims (16)
- 第１導電型の半導体基板に前記第１導電型と反対になる第２導電型の高濃度埋没層を形成する段階と、
前記埋没層と半導体基板とをエッチングして素子分離用トレンチを形成し、絶縁膜でフィリングして素子分離膜を形成する段階と、
前記埋没層及び素子分離膜上に第２導電型低濃度エピタキシャル層を成長させ、前記素子分離膜横に前記埋没層と合う深さまでエッチングしてドレーン用トレンチを形成する段階と、
前記ドレーン用トレンチ側壁のうち前記素子分離膜と隣接した側壁に絶縁膜スペーサを形成する段階と、
前記ドレーン用トレンチの内部を導電物質で充填して第２導電型プラグ型ドレーンを形成する段階と、
前記プラグ型ドレーンが形成された結果物上にゲートとソースとを形成する段階とを含むことを特徴とするＤＭＯＳ製造方法。 - 前記素子分離用トレンチをフィリングする絶縁膜としては酸化膜又はアンドープトポリシリコンを用いることを特徴とする請求項１に記載のＤＭＯＳ製造方法。
- 前記絶縁膜スペーサを形成する段階は、
前記ドレーン用トレンチが形成された結果物上に絶縁膜を蒸着する段階と、
前記素子分離膜と隣接したドレーン用トレンチ側壁に形成された絶縁膜部分を保護するマスクを形成する段階と、
前記マスクで保護されない絶縁膜をエッチバックして除去する段階と、
前記マスクを除去する段階とを含んで遂行することを特徴とする請求項１に記載のＤＭＯＳ製造方法。 - 前記絶縁膜としてはシリコン窒化膜又はシリコン酸化膜を蒸着することを特徴とする請求項３に記載のＤＭＯＳ製造方法。
- 前記ドレーン用トレンチ内部を充填する導電物質としてはドープトポリシリコンを用いることを特徴とする請求項１に記載のＤＭＯＳ製造方法。
- 前記プラグ型ドレーンを形成する段階は、
前記エピタキシャル層を覆いながら前記ドレーン用トレンチの内部を完全に充填するドープトポリシリコンを蒸着する段階と、
前記ドープトポリシリコンが前記ドレーン用トレンチにのみ残るように前記エピタキシャル層上のドープトポリシリコンをエッチバックする段階とを含んで遂行することを特徴とする請求項１に記載のＤＭＯＳ製造方法。 - 前記プラグ型ドレーンを形成する段階は、
前記エピタキシャル層を覆いながら前記ドレーン用トレンチ内部を完全に充填するドープトポリシリコンを蒸着する段階と、
前記ドープトポリシリコンにＰＯＣｌ３をドーピングする段階と、
前記ＰＯＣｌ３にドーピングされたポリシリコンが前記ドレーン用トレンチにのみ残るように前記エピタキシャル層上のドープトポリシリコンをエッチバックする段階とを含んで遂行することを特徴とする請求項１に記載のＤＭＯＳ製造方法。 - 前記ドープトポリシリコンは不純物が１×１０１４ｉｏｎｓ／ｃｍ３以上でドーピングされていることを特徴とする請求項５乃至請求項７のいずれか一つの項に記載のＤＭＯＳ製造方法。
- 第１導電型の半導体基板と、
前記半導体基板上に形成され、前記第１導電型と反対になる第２導電型の高濃度埋没層と、
前記埋没層及び半導体基板内に形成された素子分離膜と、
前記素子分離膜及び埋没層の上部に形成された第２導電型の低濃度エピタキシャル層と、
前記埋没層と合う深さまで前記素子分離膜横の前記エピタキシャル層内に形成され、導電物質より成った第２導電型プラグ型ドレーンと、
前記プラグ型ドレーンの外壁のうち前記素子分離膜と隣接した外壁に形成された絶縁膜スペーサと、
前記エピタキシャル層の内部に形成された第１導電型のボディー領域と、
前記第１導電型のボディー領域内に形成された第２導電型の高濃度ソース領域と、
前記ソース領域上に形成されたゲート酸化膜とゲートとを含むことを特徴とするＤＭＯＳ。 - 前記ソース領域はその内部に第１導電型の高濃度チャンネル領域をさらに含むことを特徴とする請求項９に記載のＤＭＯＳ。
- 前記素子分離膜は酸化膜又はアンドープトポリシリコン膜であることを特徴とする請求項９に記載のＤＭＯＳ。
- 前記絶縁膜スペーサはシリコン窒化膜又はシリコン酸化膜スペーサであることを特徴とする請求項９に記載のＤＭＯＳ。
- 前記プラグ型ドレーンを成す導電物質はドープトポリシリコンであることを特徴とする請求項９に記載のＤＭＯＳ。
- 前記ドープトポリシリコンの上部はＰＯＣｌ３でドーピングされていることを特徴とする請求項１３に記載のＤＭＯＳ。
- 前記ドープトポリシリコンは不純物が１×１０１４ｉｏｎｓ／ｃｍ３以上でドーピングされていることを特徴とする請求項１３又は請求項１４に記載のＤＭＯＳ。
- 請求項１に記載の方法で製造したＤＭＯＳ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0043697A KR100442881B1 (ko) | 2002-07-24 | 2002-07-24 | 고전압 종형 디모스 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064063A true JP2004064063A (ja) | 2004-02-26 |
| JP4204389B2 JP4204389B2 (ja) | 2009-01-07 |
Family
ID=30768180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003162647A Expired - Fee Related JP4204389B2 (ja) | 2002-07-24 | 2003-06-06 | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6773995B2 (ja) |
| JP (1) | JP4204389B2 (ja) |
| KR (1) | KR100442881B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303084A (ja) * | 2005-04-19 | 2006-11-02 | Denso Corp | 炭化珪素半導体装置 |
| KR100734143B1 (ko) | 2006-08-30 | 2007-06-29 | 동부일렉트로닉스 주식회사 | 디모스 트랜지스터 및 그 제조방법 |
| US7531876B2 (en) | 2004-09-24 | 2009-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device having power semiconductor elements |
| JP2011222971A (ja) * | 2010-03-25 | 2011-11-04 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256225B2 (en) * | 2003-08-26 | 2007-08-14 | General Electric Company | Methods of preparing a polymeric material |
| CN1591800A (zh) * | 2003-09-01 | 2005-03-09 | 上海宏力半导体制造有限公司 | 改善高压元件结构的制造方法 |
| JP4794141B2 (ja) * | 2004-06-03 | 2011-10-19 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子及びその製造方法 |
| US7868394B2 (en) * | 2005-08-09 | 2011-01-11 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of manufacturing the same |
| US7791161B2 (en) * | 2005-08-25 | 2010-09-07 | Freescale Semiconductor, Inc. | Semiconductor devices employing poly-filled trenches |
| DE102005047169B4 (de) * | 2005-09-30 | 2015-08-20 | Infineon Technologies Ag | Lateraler DMOS-Transistor mit Trench-Drainzone |
| US7868422B2 (en) * | 2005-11-16 | 2011-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | MOS device with a high voltage isolation structure |
| DE102005061263B4 (de) * | 2005-12-20 | 2007-10-11 | Infineon Technologies Austria Ag | Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben |
| JP5164333B2 (ja) * | 2005-12-28 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| ITTO20060785A1 (it) * | 2006-11-02 | 2008-05-03 | St Microelectronics Srl | Dispositivo mos resistente alla radiazione ionizzante |
| JP2010010408A (ja) * | 2008-06-27 | 2010-01-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN102054774B (zh) * | 2009-10-28 | 2012-11-21 | 无锡华润上华半导体有限公司 | Vdmos晶体管兼容ldmos晶体管及其制作方法 |
| US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
| US20110115019A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Cmos compatible low gate charge lateral mosfet |
| US8969958B1 (en) | 2009-11-13 | 2015-03-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with body extension region for poly field plate depletion assist |
| US8987818B1 (en) | 2009-11-13 | 2015-03-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
| US8963241B1 (en) | 2009-11-13 | 2015-02-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with poly field plate extension for depletion assist |
| US8946851B1 (en) | 2009-11-13 | 2015-02-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| CN101872783B (zh) * | 2010-05-28 | 2015-01-07 | 上海华虹宏力半导体制造有限公司 | 垂直超结双扩散金属氧化物半导体器件及制造方法 |
| CN102403256B (zh) * | 2010-09-08 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 赝埋层及制造方法、深孔接触及三极管 |
| US8878295B2 (en) * | 2011-04-13 | 2014-11-04 | National Semiconductor Corporation | DMOS transistor with a slanted super junction drift structure |
| US8598655B1 (en) * | 2012-08-03 | 2013-12-03 | Infineon Technologies Dresden Gmbh | Semiconductor device and method for manufacturing a semiconductor device |
| CN104716128B (zh) | 2013-12-16 | 2019-11-22 | 台达电子企业管理（上海）有限公司 | 功率模块、电源变换器以及功率模块的制造方法 |
| EP3279935B1 (en) * | 2016-08-02 | 2019-01-02 | ABB Schweiz AG | Power semiconductor module |
| KR102374125B1 (ko) | 2020-08-20 | 2022-03-11 | 주식회사 키파운드리 | 수직 dmos 반도체 소자 및 그 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303601B2 (ja) * | 1995-05-19 | 2002-07-22 | 日産自動車株式会社 | 溝型半導体装置 |
| KR0152640B1 (ko) * | 1995-09-30 | 1998-10-01 | 김광호 | 반도체장치 및 그의 제조방법 |
| JP2723868B2 (ja) * | 1995-11-02 | 1998-03-09 | 日本電気株式会社 | 半導体装置 |
| KR100249786B1 (ko) * | 1997-11-07 | 2000-03-15 | 정선종 | 트렌치 구조 드레인을 갖는 고압소자 |
| DE69834315T2 (de) * | 1998-02-10 | 2007-01-18 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist |
| CN1163973C (zh) * | 1999-03-01 | 2004-08-25 | 通用半导体公司 | 沟槽式双扩散金属氧化物半导体器件及其制造方法 |
| JP2003303959A (ja) * | 2002-04-09 | 2003-10-24 | Sanyo Electric Co Ltd | 縦型ｍｏｓ半導体装置およびその製造方法 |
-
2002
- 2002-07-24 KR KR10-2002-0043697A patent/KR100442881B1/ko not_active IP Right Cessation
-
2003
- 2003-03-04 US US10/377,806 patent/US6773995B2/en not_active Expired - Fee Related
- 2003-06-06 JP JP2003162647A patent/JP4204389B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-12 US US10/888,913 patent/US6924530B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531876B2 (en) | 2004-09-24 | 2009-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device having power semiconductor elements |
| JP2006303084A (ja) * | 2005-04-19 | 2006-11-02 | Denso Corp | 炭化珪素半導体装置 |
| KR100734143B1 (ko) | 2006-08-30 | 2007-06-29 | 동부일렉트로닉스 주식회사 | 디모스 트랜지스터 및 그 제조방법 |
| JP2011222971A (ja) * | 2010-03-25 | 2011-11-04 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040248370A1 (en) | 2004-12-09 |
| KR100442881B1 (ko) | 2004-08-02 |
| US6773995B2 (en) | 2004-08-10 |
| US6924530B2 (en) | 2005-08-02 |
| US20040016961A1 (en) | 2004-01-29 |
| KR20040009680A (ko) | 2004-01-31 |
| JP4204389B2 (ja) | 2009-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204389B2 (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| US7902075B2 (en) | Semiconductor trench structure having a sealing plug and method | |
| US7964933B2 (en) | Integrated circuit including power diode | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| US20080023787A1 (en) | Semiconductor device | |
| CN105321824B (zh) | 半导体装置的制造方法 | |
| JP2008270806A (ja) | 半導体素子及びその製造方法 | |
| TW591752B (en) | Symmetric trench MOSFET device and method of making same | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| KR20110001921A (ko) | 서로 연결되는 트랜지스터를 포함한 집적 회로를 포함하는 전자 장치 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| JP2013545306A (ja) | 拡張されたドレインｍｏｓトランジスタ | |
| JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002026323A (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| JP2004022769A (ja) | 横型高耐圧半導体装置 | |
| JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| JP2004363302A (ja) | Ｍｏｓｆｅｔ | |
| JP2009224495A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| TWI413209B (zh) | 半導體裝置及其製作方法 | |
| JP2005026391A (ja) | Ｍｏｓ型半導体装置 | |
| JP2006049663A (ja) | 半導体装置の製造方法 | |
| KR100338128B1 (ko) | 다기능화된 스마트 전력 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |