CN112086516B - 一种绝缘体上半导体结构及其抗总剂量辐照加固方法 - Google Patents

一种绝缘体上半导体结构及其抗总剂量辐照加固方法 Download PDF

Info

Publication number
CN112086516B
CN112086516B CN202010797041.3A CN202010797041A CN112086516B CN 112086516 B CN112086516 B CN 112086516B CN 202010797041 A CN202010797041 A CN 202010797041A CN 112086516 B CN112086516 B CN 112086516B
Authority
CN
China
Prior art keywords
insulating layer
semiconductor
layer
total dose
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010797041.3A
Other languages
English (en)
Other versions
CN112086516A (zh
Inventor
颜刚平
许高博
毕津顺
习凯
李博
殷华湘
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010797041.3A priority Critical patent/CN112086516B/zh
Publication of CN112086516A publication Critical patent/CN112086516A/zh
Application granted granted Critical
Publication of CN112086516B publication Critical patent/CN112086516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种绝缘体上半导体结构及其抗总剂量辐照加固方法。一种绝缘体上半导体结构，由下至上包括：半导体衬底，第一绝缘层，电子捕获层，第二绝缘层，所述电子捕获层与所述第一绝缘层及所述第二绝缘层的材料不同，半导体层，其中，所述半导体层包括源区、漏区，以及设置在所述源区和所述漏区之间的沟道区；第三绝缘层，栅极。本发明解决了现有的加固方案因工艺复杂、沟道寄生效应、应用不灵活等原因导致的应用局限性与无法灵活地、非易失地解决总剂量辐照效应累积与不可逆问题。

Description

一种绝缘体上半导体结构及其抗总剂量辐照加固方法
技术领域
本发明涉及半导体领域，特别涉及一种绝缘体上半导体结构及其抗总剂量辐照加固方法。
背景技术
与体硅金属-氧化物-半导体场效应晶体管(MOSFET)相比，全耗尽绝缘体上硅(FDSOI)器件由于寄生电容小、良好的调控漏至势垒降低(DIBL)等短沟道效应的能力、亚阈值特性好、特殊结构无需体硅电路的隔离工艺、优良的抗单粒子效应等优势，被广泛应用于空间和军事等领域，在高性能超大规模集成电路、高速存储设备、低功耗电路、军用抗辐照等方面有广阔应用前景。
虽然N型FDSOI器件具有优异的抗单粒子效应性能，但因其埋氧层的存在，该器件的总剂量辐照效应会加重。现有的总剂量效应加固方案有多种，如Ω型栅结构、部分耗尽SOI(PDSOI)、BUSFET、背栅电压调控等。但Ω型栅结构制作工艺复杂，PDSOI使得背沟漏电远离源漏区但仍然存在寄生效应，BUSFET源漏不可互换导致应用不灵活，背栅电压调控可以抑制背栅漏电但操作不方便。而且，除背栅电压调控之外的加固方案虽然对总剂量效应有一定的抑制作用，但无法做到对总剂量效应进行调控，无法解决辐照效应的累积和不可逆问题。背栅电压调控虽然能够调控总剂量效应导致的背沟电子反型，但需要持续保持背栅压降，不具备非易失性。因此在设计复杂、大规模集成电路时，这些方案都具有局限性。
发明内容
本发明的主要目的在于提供一种绝缘体上半导体结构，该结构相比同类型器件具有更优异的抗总剂量辐照(TID)性能。
本发明的另一目的在于提供上述绝缘体上半导体结构的抗总剂量辐照加固方法，该方法解决了现有的加固方案因工艺复杂、沟道寄生效应、应用不灵活等原因导致的应用局限性与无法灵活地、非易失地解决总剂量辐照效应累积与不可逆问题。
为了实现以上目的，本发明提供了以下技术方案：
一种绝缘体上半导体结构，由下至上包括：
半导体衬底，
第一绝缘层，
电子捕获层，
第二绝缘层，
半导体层，
第三绝缘层，
栅极；
其中，所述半导体层包括源区、漏区，以及设置在所述源区和所述漏区之间的沟道区；所述电子捕获层与所述第一绝缘层及所述第二绝缘层的材料不同。
上述绝缘体上半导体结构相比传统N型绝缘体上半导体器件增加了第二绝缘层和电子捕获层，可以用于抵消辐射环境中多次粒子入射积累的正电荷，因此，该结构本身天然具有优异的抗总剂量辐照(TID)性能。如在施压操作下使沟道区中的电子FN(Fowler-Nordheim)隧穿至电子捕获层中，则其抗总剂量效应性能更佳。
上述绝缘体上半导体结构相应的抗总剂量辐照加固方法：对所述绝缘体上半导体结构进行如下施压操作：
所述源区、所述漏区、以及所述栅极接地，在所述半导体衬底上施加一个正偏压，并维持至所述绝缘体上半导体结构达到预设的电学性能；其中，所述正偏压能使所述沟道区中的电子发生FN隧穿，优选为7V～18V。
如上文所述，该方法通过施加特定的电压强度，使所述沟道区中的电子发生FN隧穿，被电子捕获层捕获，从而可以用于抵消辐射环境中多次粒子入射积累的正电荷，避免辐射带来的电性能损伤或其它危害。
另外，为了更直观、定量地比较器件在辐照前后的电性能变化以及辐照加固后的电性能的变化，在利用上述方法辐照加固之前，先测试器件辐照前的电学性能以及在模拟辐照环境工作后的性能，然后在完成辐照加固后，测试器件加固后的电学性能。本发明对测试条件以及模拟辐照环境不作限制，可根据器件的具体用途以及使用环境而定。
其中，加固之前器件的辐照前电学性能可采用如下测试方法：
所述源区、所述衬底接地，所述漏区施加一个固定正偏压，所述栅极施加一个从0伏逐渐增加的正偏压扫描，观察电流变化。
模拟辐照环境可以为：
所述源区、所述衬底、所述栅极接地，所述漏区施加一个正偏压，将待测试器件暴露在辐照源下，通常所述辐照源为Co-60，扫描观察电流变化。
辐照加固后器件电学性能的测试方法参照辐照前电学性能的测试方法，即：
所述源区、所述衬底接地，所述漏区施加一个固定正偏压，所述栅极施加一个从0伏逐渐增加的正偏压扫描，观察电流变化。
另外，本发明到的上述辐照加固方法尤其适用于器件辐照后的电学性能恢复，并且该恢复为非易失的。
综上，与现有技术相比，本发明达到了以下技术效果：
(1)提出一种新型绝缘层上半导体器件，该器件天然具备较好的抗总剂量辐照性能；
(2)本发明的新型绝缘层上半导体器件增加的结构可用传统的材料及工艺制备，与传统CMOS工艺兼容，且工艺不复杂，具有成本优势；即本发明用更低的成本提高了器件的抗总剂量辐照性能；
(3)本发明的加固方法克服了传统总剂量加固方案无法改善总剂量效应累积、不可逆或需要持续维持调控电压的缺点，可通过编程实现器件辐照加固与电学性能恢复，且该辐照加固与性能恢复为非易失的。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为本发明实施例的新型绝缘体上半导体器件的结构示意图；
图2为本发明实施例的新型绝缘体上半导体器件的辐照加固流程示意图；
图3为对本发明新型绝缘体上半导体器件进行辐照操作时的电压意图；
图4为对本发明新型绝缘体上半导体器件进行辐照加固操作时所述沟道区电子隧穿示意图；
图5为对本发明新型绝缘体上半导体器件辐照前、辐照后、辐照加固后的转移特性示意图；
附图标记：
11-半导体衬底；12-第一绝缘层；13-电子捕获层；
14-第二绝缘层；15-第三绝缘层；16-栅极；
111-源区；112-漏区；113-沟道区。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
为了解决现有技术辐照加固工艺中存在的无法灵活地、非易失地等问题，本发明提出了以下的新型绝缘体上半导体器件结构，以及基于该结构的辐照加固方法。
一种绝缘体上半导体结构，如图1所示，由下至上包括：
半导体衬底11，
第一绝缘层12，
电子捕获层13，
第二绝缘层14，
半导体层，其中，所述半导体层包括源区111、漏区112，以及设置在所述源区111和所述漏区112之间的沟道区113；
第三绝缘层15，
栅极16；
其中，所述电子捕获层13采用与所述第一绝缘层12及所述第二绝缘层14不同的材料。
上述绝缘体上半导体结构相比传统N型绝缘体上半导体器件增加了第二绝缘层和电子捕获层，可以用于抵消辐射环境中多次粒子入射积累的正电荷，因此，该结构本身天然具有优异的抗总剂量辐照(TID)性能。如在施压操作下使沟道区中的电子FN(Fowler-Nordheim)隧穿至电子捕获层中，则其抗总剂量效应性能更佳。
在一些实施方式中，所述第一绝缘层的厚度为5nm～30nm。
在一些实施方式中，所述电子捕获层的厚度为8nm～15nm以保证具备足够的捕获电子的能力。
在一些实施方式中，所述第二绝缘层的厚度比所述第一绝缘层薄，以保证电子能够隧穿过所述第二绝缘层抵达所述电子捕获层而不容易从所述第二绝缘层中泄漏；更优选的实施方式中，所述第二绝缘层厚度为4nm～9nm。
在一些实施方式中，所述栅极结构为不限于平面栅结构或垂直栅结构的任意栅结构。
在一些实施方式中，所述绝缘层制备材料为SiO2或氧化硅氮化硅复合介质层中的一种。
在一些实施方式中，所述电子捕获层为Si3N4、浮空金属栅或多晶硅中的一种。
在一些实施方式中，所述栅极为多晶硅或金属栅中的一种。
在一些实施方式中，所述半导体衬底为硅衬底或者蓝宝石衬底等。
上述任意绝缘体上半导体结构都适用于以下的辐照加固方法。为了提高测试及加固效率，同时尽量减少辐照/加固外的因素对结果的影响，下文提供了完整的测试及辐照加固流程，即在辐照加固前测试辐照前的器件、辐照后的器件的电学性能，具体流程如图2所示。
步骤S21：进行第一施压操作，测试本实施例所述器件辐照前的电学性能，所述第一施压操作包括：所述源区、所述衬底接地，所述漏区施加一个固定正偏压，所述栅极施加一个从0伏逐渐增加的正偏压扫描。
步骤S22：撤销所述第一施压操作，进行第一辐照操作，对本实施例所述器件进行辐照实验，所述第一辐照操作包括：所述源区、所述衬底、所述栅极接地，所述漏区施加一个正偏压，将本实施例所述器件暴露在辐照源下，如图3所示。通常所述辐照源为Co-60。
步骤S23：撤销所述第一辐照操作，进行所述第一施压操作，以测试本实施例所述器件辐照后的电学性能。
步骤S24：撤销所述第一施压操作，进行第二施压操作，在所述沟道区形成高电场，所述第二施压操作包括：所述源区、所述漏区、以及述栅极接地，在所述衬底上施加一个正偏压，例如部分实施例采用的正偏压为7V～18V。
步骤S25：维持所述第二施压操作，以对本实施例所述器件进行辐照加固。一段时间后，所述沟道区中的电子通过FN隧穿至所述电子捕获层，如图4所示，所述电子隧穿方向垂直于所述第二绝缘层长度方向。
其中，维持所述第二施压操作的方式有两种，所述第一种维持方式为较长时间地维持所述第二施压操作，为直流(DC)编程方式；所述第二种维持方式为间断地维持所述第二施压操作，为交流(AC)编程方式。
步骤S26：撤销所述第二施压操作，进行所述第一施压操作，以测试本实施例所述器件辐照加固后的电学性能。
以上方法中，步骤S24和步骤S25是完成辐照加固的关键步骤，可根据器件类型、各功能层的材质及厚度等因素确定正偏压值以及施压时长。若这两步的加固修复不够充分，使器件仍然不能达到越预设要求，则可以不断重复步骤S24和步骤S25，直至经步骤S26的测试后满足所需的电学性能。
本发明还提供了以下实施例，测试了器件辐照前、辐照后、辐照加固后的电学性能。
该实施例的半导体结构如图1，具体为：半导体衬底11为硅衬底，第一绝缘层12、电子捕获层13、第二绝缘层14的厚度分别为5nm～30nm，8nm～15nm，和4nm～9nm所有绝缘层材料为SiO2或氧化硅氮化硅复合材料，电子捕获层13的材料为Si3N4、浮空金属栅或多晶硅，栅极16为多晶硅或金属栅。
对该实施例的器件进行辐照加固，方法同图2所示。其中，步骤S24中第二施压操作的正偏压为7V～18V，维持时间为1μs～10ms。
经测试，该器件辐照前、辐照后、辐照加固后的电学性能如图5所示，数据显示：由于所述电子捕获层中捕获的电子在一定程度上抵消了因总剂量辐照而产生在所述绝缘层中正电荷的影响，因而其漏电水平能在一定程度上恢复到辐照前的水准。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (9)

1.一种绝缘体上半导体结构的抗总剂量辐照加固方法，其特征在于，所述绝缘体上半导体结构由下至上包括：
半导体衬底，
第一绝缘层，
电子捕获层，
第二绝缘层，
半导体层，
第三绝缘层，
栅极；
其中，所述电子捕获层采用与所述第一绝缘层及所述第二绝缘层不同的材料，所述半导体层包括源区、漏区，以及设置在所述源区和所述漏区之间的沟道区；
所述方法包括对所述绝缘体上半导体结构进行如下施压操作：
所述源区、所述漏区、以及所述栅极接地，在所述半导体衬底上施加一个正偏压，并维持至所述绝缘体上半导体结构达到所需的电学性能；其中，所述正偏压能使所述沟道区中的电子发生FN隧穿，为7V～18V；所述维持的方法为：通直流电维持或通交流电维持；所述维持的时长为1μs至10ms。
2.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述第二绝缘层的厚度小于所述第一绝缘层的厚度。
3.根据权利要求1或2所述的抗总剂量辐照加固方法，其特征在于，所述第一绝缘层的厚度为5nm～30nm；所述第二绝缘层的厚度为4nm～9nm。
4.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述电子捕获层的厚度8nm～15nm。
5.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述第一绝缘层、所述第二绝缘层和所述第三绝缘层各自独立地为SiO2或氧化硅氮化硅复合材料。
6.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述电子捕获层为Si3N4、浮空金属栅或多晶硅。
7.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述栅极为多晶硅或金属栅。
8.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述栅极为平面栅或垂直栅。
9.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述半导体衬底为硅衬底。
CN202010797041.3A 2020-08-10 2020-08-10 一种绝缘体上半导体结构及其抗总剂量辐照加固方法 Active CN112086516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010797041.3A CN112086516B (zh) 2020-08-10 2020-08-10 一种绝缘体上半导体结构及其抗总剂量辐照加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010797041.3A CN112086516B (zh) 2020-08-10 2020-08-10 一种绝缘体上半导体结构及其抗总剂量辐照加固方法

Publications (2)

Publication Number Publication Date
CN112086516A CN112086516A (zh) 2020-12-15
CN112086516B true CN112086516B (zh) 2024-01-19

Family

ID=73736024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010797041.3A Active CN112086516B (zh) 2020-08-10 2020-08-10 一种绝缘体上半导体结构及其抗总剂量辐照加固方法

Country Status (1)

Country Link
CN (1) CN112086516B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035716B (zh) * 2021-02-08 2022-07-22 西安电子科技大学 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467851A (zh) * 2002-07-05 2004-01-14 ������������ʽ���� 非易失性半导体存储器
CN101707210A (zh) * 2009-11-27 2010-05-12 北京大学 一种抗辐照的场效应晶体管、cmos集成电路及其制备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467851A (zh) * 2002-07-05 2004-01-14 ������������ʽ���� 非易失性半导体存储器
CN101707210A (zh) * 2009-11-27 2010-05-12 北京大学 一种抗辐照的场效应晶体管、cmos集成电路及其制备

Also Published As

Publication number Publication date
CN112086516A (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
El Mamouni et al. Fin-width dependence of ionizing radiation-induced subthreshold-swing degradation in 100-nm-gate-length FinFETs
US7683424B2 (en) Ballistic direct injection NROM cell on strained silicon structures
Mertens et al. Si-cap-free SiGe p-channel FinFETs and gate-all-around transistors in a replacement metal gate process: Interface trap density reduction and performance improvement by high-pressure deuterium anneal
US7903472B2 (en) Operating method of non-volatile memory
CN104282761A (zh) 垂直沟道存储器及其制造方法与应用其的操作方法
US20160336436A1 (en) Semiconductor device and method of fabricating the same
Bahl et al. New source-side breakdown mechanism in AlGaN/GaN insulated-gate HEMTs
dos Santos et al. On the variability of the front-/back-channel LF noise in UTBOX SOI nMOSFETs
CN112086516B (zh) 一种绝缘体上半导体结构及其抗总剂量辐照加固方法
Hamzah et al. Low-voltage high-speed programming gate-all-around floating gate memory cell with tunnel barrier engineering
US9972721B1 (en) Thick FDSOI source-drain improvement
TWI635496B (zh) 單閘極非揮發性記憶體的抹除方法
TW200301014A (en) Non-volatile memory device with improved data retention and method therefor
Suñé et al. Temperature dependence of Fowler-Nordheim injection from accumulated n-type silicon into silicon dioxide
Wang et al. Hot carrier effect in ultra-scaled replacement metal gate Si ix Ge x channel p-FinFETs
Ranjan et al. A new breakdown failure mechanism in HfO/sub 2/gate dielectric
CN105575902A (zh) 一种半导体器件及其制造方法、电子装置
Mizubayashi et al. Carrier separation analysis for clarifying leakage mechanism in unstressed and stressed HfAlO/sub x//SiO/sub 2/stack dielectric layers
Komatsu et al. Design Method and Mechanism Study of LDMOS to Conquer Stress Induced Degradation of Leakage Current and HTRB Reliability
CN102169888A (zh) 应变GeOI结构及其形成方法
Liu et al. Improved HCI of Embedded High Voltage EDNMOS in Advanced CMOS Process
Buh et al. Interface states as an active component for 20 nm gate-length planar MOSFET with electrostatic channel extension (ESCE)
Xu et al. Investigation and impact of LDD variations on the drain disturb in normally-on SONOS NOR flash device
Maouhoub et al. Characterization of defect density created by stress in the gate to drain overlap region using GIDL current model in n-channel MOSFET
Cha et al. Evaluation of the dielectric breakdown of reoxidized nitrided oxide (ONO) in flash memory devices using constant current-stressing technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant