JP2004029835A - 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 - Google Patents
画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 Download PDFInfo
- Publication number
- JP2004029835A JP2004029835A JP2003205775A JP2003205775A JP2004029835A JP 2004029835 A JP2004029835 A JP 2004029835A JP 2003205775 A JP2003205775 A JP 2003205775A JP 2003205775 A JP2003205775 A JP 2003205775A JP 2004029835 A JP2004029835 A JP 2004029835A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- image
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】画像データDaは、遅延ユニットU1によって遅延され、画像データDbとして出力される。各遅延ユニットU1の遅延時間は相展開画像信号VID1〜VID6の単位時間に相当する。第1差分回路31が画像データDaから画像データDbを減算して第1差分画像データDs1を生成すると、第1係数回路32は第1差分画像データDs1に第1係数K1を乗算して第1補正データDh1を生成する。補正済画像データDoutは、画像データDaと第1補正データDh1を加算して生成される。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いて好適な画像処理回路および画像データ処理方法、これを用いた電気光学装置、ならびに電子機器に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス型の液晶表示装置について、図15および図16を参照して説明する。
【0003】
まず、図15に示されるように、従来の液晶表示装置は、液晶表示パネル100と、タイミング回路200と、画像信号処理回路300とから構成される。このうち、タイミング回路200は、各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。また、画像信号処理回路300内部におけるD/A変換回路301は外部機器から供給される画像データDaをデジタル信号からアナログ信号に変換して画像信号VIDとして出力する。さらに相展開回路302は、一系統の画像信号VIDを入力すると、これをN相(図においてはN=6)の画像信号に展開して出力するものである。ここで、画像信号をN相に展開する理由は、後述するサンプリング回路において、薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)に供給される画像信号の印加時間を長くして、TFTパネルのデータ信号のサンプリング時間および充放電時間を十分に確保するためである。
【0004】
一方、増幅・反転回路303は、画像信号を以下の条件で極性反転させて適宜、増幅してから、相展開された画像信号VID1〜VID6として液晶表示パネル100に供給するものである。ここで極性反転とは、画像信号の振幅中心電位を基準電位として、その電圧レベルを交互に反転させることをいう。また、反転するか否かについては、データ信号の印加方式が▲1▼走査線単位の極性反転であるか、▲2▼データ信号線単位の極性反転であるか、▲3▼画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期に設定される。
【0005】
次に、液晶表示パネル100について説明する。この液晶表示パネル100は、素子基板と対向基板とが間隙をもって対向し、この間隙に液晶が封入された構成となっている。ここで、素子基板と対向基板とは、石英基板や、ハードガラス等からなる。
【0006】
このうち、素子基板にあっては、図16においてX方向に沿って平行に複数本の走査線112が配列して形成され、また、これと直交するY方向に沿って平行に複数本のデータ線114が形成されている。ここで、各データ線114は6本を単位としてブロック化されており、これらをブロックB1〜Bmと称する。以下、説明の便宜上、一般的なデータ線を指摘する場合には、その符号を114として示すが特定のデータ線を指摘する場合には、その符号を114a〜114fとして示すこととする。
【0007】
これらの走査線112とデータ線114との各交点においては、スイッチング素子として、例えば、各TFT116のゲート電極が走査線112に接続される一方、TFT116のソース電極がデータ線114に接続されるとともに、TFT116のドレイン電極が画素電極118に接続されている。そして、各画素は、画素電極118と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成されて、走査線112とデータ線114との各交点において、マトリクス状に配列することとなる。なお、このほかに保持容量(図示省略)が各画素電極118に接続された状態で形成されている。
【0008】
さて、走査線駆動回路120は、素子基板上に形成され、タイミング回路200からのクロック信号CLYや、その反転クロック信号CLYinv、転送開始パルスDY等に基づいて、パルス的な走査信号を各走査線112に対して順次出力するものである。詳細には、走査線駆動回路120は、垂直走査期間の最初に供給される転送開始パルスDYを、クロック信号CLYおよびその反転クロック信号CLYinvにしたがって順次シフトして走査線信号として出力し、これにより各走査線112を順次選択するものである。
【0009】
一方、サンプリング回路130は、サンプリング用のスイッチ131を各データ線114の一端において、各データ線114毎に備えるものである。このスイッチ131は、同じく素子基板上に形成されたTFTからなり、このスイッチ131のソース電極には、画像信号供給線L1〜L6を介して画像信号VID1〜VID6が入力されている。そして、ブロックB1のデータ線114a〜114fに接続された6個のスイッチ131のゲート電極は、サンプリング信号S1が供給される信号線に接続され、ブロックB2のデータ線114a〜114fに接続された6個のスイッチ131のゲート電極は、サンプリング信号S2が供給される信号線に接続され、以下同様に、ブロックBmのデータ線114a〜114fに接続された6個のスイッチ131のゲート電極は、サンプリング信号Smが供給される信号線に接続されている。ここで、サンプリング信号S1〜Smは、それぞれ水平有効表示期間内に画像信号VID1〜VID6をブロック毎にサンプリングするための信号である。
【0010】
また、シフトレジスタ回路140は、同じく素子基板上に形成され、タイミング回路200からのクロック信号CLXや、その反転クロック信号CLXinv、転送開始パルスDX等に基づいて、サンプリング信号S1〜Smを順次出力するものである。詳細には、シフトレジスタ回路140は、水平走査期間の最初に供給される転送開始パルスDXを、クロック信号CLXおよびその反転クロック信号CLXinvにしたがって順次シフトしてサンプリング信号S1〜Smとして順次出力するものである。
【0011】
このような構成において、サンプリング信号S1が出力されると、ブロックB1に属する6本のデータ線114a〜114fには、それぞれ画像信号VID1〜VID6がサンプリングされて、これらの画像信号VID1〜VID6が現時点の選択走査線における6個の画素に、当該TFT116によってそれぞれ書き込まれることとなる。
【0012】
この後、サンプリング信号S2が出力されると、今度は、ブロックB2に属する6本のデータ線114a〜114fには、それぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6がその時点の選択走査線における6個の画素に、当該TFT116によってそれぞれ書き込まれることとなる。
【0013】
以下同様にして、サンプリング信号S3、S4、…、Smが順次出力されると、ブロックB3、B4、…、Bmに属する6本のデータ線114a〜114fには、それぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6がその時点の選択走査線における6個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択されて、ブロックB1〜Bmにおいて同様な書き込みが繰り返し実行されることとなる。
【0014】
この駆動方式では、サンプリング回路130におけるスイッチ131を駆動制御するシフトレジスタ回路140の段数が、各データ線を点順次で駆動する方式と比較して1/6に低減される。さらに、シフトレジスタ回路140に供給すべきクロック信号CLXおよびその反転クロック信号CLXinvの周波数も1/6で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【0015】
【発明が解決しようとする課題】
しかしながら、一系統の画像信号を複数系統に相展開し、複数系統の画像信号を用いて液晶表示パネルを駆動する方式には、本来表示されるべき画像の表示位置より少しずれた位置に、当該画像と同じ形状の画像がうすく表示される(以下、この現象をゴーストと称する)といった問題がある。
【0016】
ゴーストの原因には各種のものがあるが、相展開に関連する特有のものとしては、以下に説明する2種類のものがある。第1の原因は、画像信号供給線L1〜L6が、等価的にローパスフィルタを構成する点にある。すなわち、図15に示すように画像信号供給線L1〜L6は液晶表示パネル100の右端部から左端部にX方向に沿って延在しており、そこには分布抵抗が存在するともに浮遊容量が付随している。したがって、画像信号供給線L1〜L6は、等価的にローパスフィルタを構成している。このため、サンプリング回路130のスイッチ131に入力される画像信号VID1〜VID6の波形は、積分された波形となる。この点について、具体的に説明する。
【0017】
図17は相展開する前後の画像信号およびサンプリング信号の波形を示すタイミングチャートである。なお、実際には相展開に伴う遅延が発生するが、この図では説明の便宜上、遅延時間を無視してある。また、この液晶表示パネル100はノーマリホワイトモードで動作するものとする。
【0018】
同図(a)に示すように、画像信号VIDがj−1番目からj+1番目までのブロックに対応するものであり、期間t1〜t3では中間レベルVc、期間t4〜t14では黒レベルVb、期間t15〜t18では中間レベルVcになるものとすれば、相展開後の画像信号VID1〜VID6は、同図(b)〜(g)に示すものとなる。
【0019】
例えば、同図(d)に示す画像信号VID3に着目すると、画像信号VIDは期間t3において中間レベルVcである一方、期間t9においての黒レベルVbとなっているので、遅延時間を無視すると、期間t7の開始において画像信号VID3は、本来であれば図中点線で示すように中間レベルVcから黒レベルVbへ急峻に立ち上がるはずである。
【0020】
しかしながら、上述したように画像信号供給線L3は等価的にローパスフィルタを構成してるから、画像信号VID3は中間レベルVcから緩やかに立ち上がり所定時間が経過した後に、黒レベルVbに達する。
【0021】
ここで、j番目のブロックに対応するサンプリング信号Sjが同図(h)に示すように期間t7から期間t12までの範囲でアクティブになるものとすれば、j番目のブロックのデータ線114cに供給される画像信号VID3は、j−1番目のブロックのデータ線114cに供給されるべき画像信号VID3(期間t1〜t6のVID3)の影響を受ける。この結果、当該データ線114cの電圧を画素を構成するTFT112で取り込むと、電圧値が黒レベルよりも若干下がり、当該画素は若干明るくなる。
【0022】
また、j番目のブロックに対応するサンプリング信号Sjが同図(i)に示すように期間t7から期間t13までの範囲でアクティブになるものとすれば、j番目のブロックのデータ線114cに供給される画像信号VID3は、j−1番目のブロックのデータ線114cに供給されるべき画像信号VID3(期間t1〜t6のVID3)のみならず、j+1番目のブロックのデータ線114cに供給されるべき画像信号VID3(期間t13〜t18のVID3)の影響を受けることになる。
【0023】
図18は、上述した第1の原因に起因するゴーストの一例を示す説明図である。この図において、本来表示されるべき画像は、矢印Pである。これに対して、1ブロックだけ前後した位置にうすく表示される矢印P1および矢印P2がゴーストである。
【0024】
次に、ゴースト発生の第2の原因は、各ブロックB1、B2、…、Bm内の各データ線114a〜114fには各々寄生容量が付随しており、各寄生容量が結合していることに起因している。各データ線114a〜114fは、上述したように素子基板に形成されるともに液晶を介して対向基板の対向電極と対向するため、主に対向電極との間で寄生容量が発生する。また、対向電極はあるインピーダンスを持って接地されている。このため、各データ線114a〜114fの寄生容量がCa〜Cfであり、対向電極のインピーダンスがRであるならば、あるブロックにおけるデータ線114a〜114fの等価回路は、図19に示すものとなる。
【0025】
ここで、データ線114cに供給される画像信号VID3が、ブロックの切り替わりにおいて黒レベルVbから中間レベルVcに変化したとすると、寄生容量Ca〜Cfの共通接続点の電圧Vxは、図20に示すように画像信号VID3を微分したものとなる。すると、各寄生容量Ca、Cb、Cd〜Cfを介して、データ線114a、114b、114d〜114fの電圧が変化してしまう。
【0026】
例えば、図21に示すように1画面がブロックB1〜B7から構成されており、中間調の背景に、縦1本の黒い直線が表示される場合を想定する。この場合、ブロックB4のデータ線114cに黒レベルVbの画像信号VID3が供給されているとすれば、ブロックB4からブロックB5の切り替わり時点において画像信号VID3は、黒レベルVbから中間レベルVcに変化する。すると、ブロックB4のデータ線114a、114b、114d〜114fの電圧が微分波形(図20参照)の影響を受けて、中間調に対応する電圧より若干上昇するため、ブロックB5全体がやや明るくなる。
【0027】
このように、データ線114をブロック化して駆動する方式には、上述した2種類ののゴーストによって、表示画像の品質が劣化してしまうといった問題があった。
【0028】
本発明はこれらの問題点に鑑みてなされたものであり、その目的は、ゴーストを除去して高い品質の画像表示を可能とする画像処理回路および画像データ処理方法、これを用いた電気光学装置、ならびに電子機器を提供することにある。
【0029】
【課題を解決するための手段】
上記目的を達成するために本発明の画像処理回路にあっては、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像処理回路であって、外部から供給される画像データを前記単位時間だけ遅延して第1遅延画像データとして出力する遅延回路と、前記第1遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、前記差分画像データに係数を乗算して補正データを生成する乗算回路と、前記画像データと前記補正データとを合成して補正済画像データを生成する合成回路とを備えたことを特徴とする。
【0030】
この発明の前提となる電気光学装置では、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号に基づいて画像を表示することになるが、各画像信号をデータ線に供給する配線には浮遊容量が存在する。このため、データ線に供給される画像信号の波形は浮遊容量の影響を受けて鈍ったものとなる。この場合、現在の単位時間における画像信号は、直前の単位時間における画像信号の影響を受ける。本発明によれば、画像データを現在のデータとすれば、第1遅延画像データは1単位時間だけ過去のデータに相当し、その差分画像データに基づいて補正データを生成する。すなわち、補正データは、画像信号の波形劣化を予め予測したものとなっている。補正済画像データは補正データと画像データとを合成して生成されるから、補正済画像データに基づいて、画像信号を生成することによって、画像信号がデータ線に供給されるまでの過程で生じる波形劣化をキャンセルすることができる。この結果、配線の浮遊容量に起因するゴーストを大幅に低減し、表示画像の品質を飛躍的に向上させることが可能となる。
【0031】
ここで、前記電気光学装置は、サンプリング信号に従って前記各画像信号をサンプリングして前記データ線に供給する複数のスイッチ素子と、前記スイッチ素子に前記各画像信号を供給する各画像信号供給線を備えており、前記係数は、前記各画像信号供給線によって等価的に構成されるローパスフィルタの特性に応じて定めることが好ましい。さらに、前記画像信号の現在の単位時間内に、前記サンプリング信号のアクティブ期間が終了することが好ましい。
【0032】
画像信号が画像信号供給線を伝送されることによって失われる高周波成分は、現在および直前の単位時間における画像信号の差分レベルとローパスフィルタの特性とに依存する。差分画像データのデータ値は差分レベルに相当するから、これにローパスフィルタの特性に応じた係数を乗算したものが、画像信号供給線によって失われる高周波成分に相当する。この発明によれば、係数をローパスフィルタの特性に応じて定めるから、画像信号供給線によって画像信号を伝送することによって失われる高周波成分を正確に予測した補正データを生成することができる。
【0033】
次に、本発明の画像データ処理方法にあっては、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられることを前提とし、外部から供給される現在の画像データを前記単位時間だけ遅延して過去の画像データを生成し、前記現在の画像データと前記過去の画像データとの差分データ値に基づいて補正データを生成し、前記現在の画像データと前記補正データとを合成して補正済画像データを生成することを特徴とする。
【0034】
この発明によれば、現在の画像データと1単位時間だけ過去の画像データに基づいて補正データを生成するから、補正データは、画像信号の波形劣化を予め予測したものとなっている。補正済画像データは補正データと画像データとを合成して生成されるから、補正済画像データに基づいて、画像信号を生成することによって、画像信号がデータ線に供給されるまでの過程で生じる波形劣化をキャンセルすることができる。この結果、配線の浮遊容量に起因するゴーストを大幅に低減し、表示画像の品質を飛躍的に向上させることが可能となる。
【0035】
次に、本発明の画像処理回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長された各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられるものであって、外部から供給される画像データを前記画像信号の単位時間だけ遅延して第1遅延画像データとして出力する第1遅延回路と、前記第1遅延画像データを前記画像信号の単位時間だけ遅延して第2遅延画像データとして出力する第2遅延回路と、前記第1遅延画像データと前記第2遅延画像データとの差分を第1差分画像データとして生成する第1差分回路と、前記第1差分画像データに第1係数を乗算して第1補正データを生成する第1乗算回路と、前記第1遅延画像データと前記画像データとの差分を第2差分画像データとして生成する第2差分回路と、前記第2差分画像データに第2係数を乗算して第2補正データを生成する第2乗算回路と、前記第1遅延画像データと、前記第1補正データおよび前記第2補正データとを合成して補正済画像データを生成する合成回路とを備えたことを特徴とする。
【0036】
この発明によれば、第1遅延回路と第2遅延回路は各々単位時間だけ画像データを遅延するから、第1遅延画像データを現在のデータとすれば、画像データは未来のデータ、第2遅延画像データは過去のデータに相当する。したがって、過去だけでなく未来のデータに基づいて現在のデータを補正して補正済画像データを生成することができる。
【0037】
ここで、前記電気光学装置は、サンプリング信号に従って前記各画像信号をサンプリングして前記データ線に供給する複数のスイッチ素子と、前記スイッチ素子に前記各画像信号を供給する各画像信号供給線を備えており、前記第1係数および前記第2係数は、前記各画像信号供給線によって等価的に構成されるローパスフィルタの特性に応じて定めることが望ましい。さらに、前記サンプリング信号のアクティブ期間は、前記画像信号の現在の単位時間から開始され次の単位時間で終了することが望ましい。
【0038】
データ線の電圧はサンプリング信号のアクティブ期間の終了時点で決定されるから、サンプリング信号のアクティブ期間が次の単位時間で終了する場合には、データ線の電圧は次の単位時間の画像信号の影響を受けることになる。本発明によれば過去だけでなく未来のデータにも基づいて現在のデータを補正して補正済画像データを生成するので、補正済画像データに基づいて画像信号を生成することによって、画像信号がデータ線に供給されるまでの過程で生じる波形劣化をキャンセルすることができる。この結果、配線の浮遊容量に起因するゴーストを大幅に低減し、表示画像の品質を飛躍的に向上させることが可能となる。
【0039】
次に、本発明の画像データ処理方法にあっては、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられるものであって、外部から供給される画像データを未来の画像データとし、これを前記単位時間だけ順次遅延して、現在の画像データと過去の画像データを生成し、前記現在の画像データと前記過去の画像データとの差分データ値に基づいて第1補正データを生成し、前記現在の画像データと前記未来の画像データとの差分データ値に基づいて第2補正データを生成し、前記現在の画像データと前記第1補正データおよび前記第2補正データとを合成して補正済画像データを生成することを特徴とする。この発明によれば、過去だけでなく未来の画像データにも基づいて現在の画像データを補正して補正済画像データを生成することができる。
【0040】
次に、本発明の画像処理回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられるものであって、外部から供給される画像データを前記単位時間だけ遅延して遅延画像データとして出力する遅延回路と、前記遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、前記差分画像データを各単位時間毎に平均化して平均化画像データを生成する平均化回路と、前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する補正回路とを備えたことを特徴とする。各データ線には寄生容量が各々付随しており、さらに近接する各データ線は寄生容量を介して結合し、それらの寄生容量は等価的に共通のインピーダンスを介して接地されている。このため、あるデータ線の印加電圧が変化すると、その影響を受けて他のデータ線の電位が変化するので、これに対応したゴーストが発生する。上述した発明によれば、差分画像データを各単位時間毎に平均化して得た平均化画像データに基づいて、補正データを生成するから、この補正データは上述したゴーストに対応する成分となる。したがって、補正済画像像データはゴーストを予め予測してその成分をキャンセルできるようになっている。この結果、補正済画像データに基づいて画像を表示すれば、当該ゴーストを殆ど無くすことができ、表示画像の品質を大幅に向上させることができる。
【0041】
ここで、前記平均化回路は、前記差分画像データを各単位時間毎に累積加算する累積加算部と、前記累積加算部の出力データを前記複数系統の数で除算する除算部とを備えることが好ましい。さらに、前記補正回路は、前記平均化画像データに係数を乗算する係数部と、前記遅延画像データと前記係数部の出力データとを加算する加算部とを備えることが好ましい。
【0042】
次に、本発明の画像データ処理方法にあっては、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられることを前提とし、外部から供給される画像データを前記単位時間だけ遅延して遅延画像データを生成し、前記遅延画像データと前記画像データとの差分を差分画像データとして生成し、前記差分画像データを各単位時間毎に平均化して平均化画像データを生成し、前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成することを特徴とする。この発明によれば、近接するデータ線が容量結合していることに起因して発生するゴースト成分を予測した補正データを生成することができる。したがって、補正済画像像データはゴーストを予め予測してその成分をキャンセルできるようになっている。この結果、補正済画像データに基づいて画像を表示すれば、当該ゴーストを殆ど無くすことができ、表示画像の品質を大幅に向上させることができる。
【0043】
次に、本発明の電気光学装置は、上述した画像処理回路と、前記補正済画像データに基づいて、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を生成する画像信号生成回路と、前記各サンプリング信号を順次生成するデータ線駆動回路と、前記各サンプリング信号に基づいて前記各画像信号をサンプリングして各データ線に供給するサンプリング回路とを備えたことを特徴とする。この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、データ線に画像信号を供給する時間を長くすることができる。
【0044】
次に、本発明の電子機器は、上述した電気光学装置を備えたことを特徴としており、例えば、ビデオプロジェクタ、ノート型パーソナルコンピュータ、携帯電話機等が該当する。
【0045】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【0046】
<1.第1実施形態>
<1−1:液晶表示装置の概要>
まず、電気光学装置の一例として、第1実施形態にかかるアクティブ・マトリクス型の液晶表示装置について説明する。
【0047】
図1は、この液晶表示装置の全体構成を示すブロック図である。本実施形態にかかる液晶表示装置は、画像信号処理回路300Aにおいて、ゴースト除去回路304をD/A変換器301の前段に設けた点を除いて、図15に示す従来の液晶表示装置と同様に構成されている。なお、この例の画像データDaは、8ビットのパラレル形式であって、サンプリング周期がドットクロック信号DCLKの周期となるデータ列であり、図示せぬ外部装置から供給されるものとする。
【0048】
ゴースト除去回路304は、上述した第1の原因に起因するゴースト成分を予め予測して、これを打ち消すように画像データDaを補正して補正済画像データDoutを生成するようになっている。
【0049】
相展開回路302は、補正済画像データDoutをDA変換して得た画像信号VIDにシリアルパラレル変換を施して、6相展開された相展開画像信号VID1〜VID6を生成する。具体的には、相展開回路302は、ドットクロック信号DCLKの6周期毎にアクティブとなる6相のサンプルホールドパルスSP1〜SP6およびSSに基づいて、画像信号VIDをサンプルホールドして、画像信号VIDの時間軸を6倍に伸長するとともに、6系統に分割して各相展開画像信号VID1〜VID6を生成するようになっている。
【0050】
各相展開画像信号VID1〜VID6は、ドットクロック信号DCLKに同期した補正済画像データDoutをDA変換した画像信号VIDに基づいて生成されるため、元の補正済画像データDoutの値がドットクロック周期毎に変化するとすれば、各相展開画像信号VID1〜VID6は6ドットクロック周期毎に変化する。したがって、各相展開画像信号VID1〜VID6は、相展開の数(分割すべき系統数)とドットクロック信号DCLKの1周期との積で定まる時間を1単位時間として変化する信号となる。
【0051】
次に、液晶表示パネル100は、図16に示す従来の液晶表示装置に用いられるものと同様であるから、特に説明を要しないであろう。
【0052】
<1−2:ゴースト除去回路>
次に、ゴースト除去回路304について詳細に説明する。ゴースト除去回路304は、画像信号供給線L1〜L6が等価的にローパスフィルタを構成していることに起因して発生するゴースト成分を予測し、これをキャンセルするように画像データDaを補正するために用いられる。
【0053】
図2はゴースト除去回路304の回路図である。この図に示すようにゴースト除去回路304は、第1遅延ユニットU1、第1差分演算回路31、第1係数回路32、および加算回路33から構成されている。
【0054】
まず、第1遅延ユニットU1は、6個のラッチ回路LAT1〜LAT6を直列に接続して構成されており、画像データDaを所定時間遅延して画像データDbを出力する。ここで各ラッチ回路LAT1〜LAT6は、ドットクロック信号DCLKに基づいて8ビットの入力データをラッチするようになっている。
【0055】
ドットクロック信号DCLKは、液晶表示装置のマスタクロックであり、タイミング回路200において生成される。また、タイミング回路200は、ドットクロック信号DCLKを分周して、液晶表示パネル100のデータ線駆動回路を駆動するクロック信号CLXや走査線駆動回路を駆動するクロック信号CLYを生成するようになっている。この例にあっては、相展開回路302において6相の相展開を行う。このため、クロック信号CLXはドットクロック信号DCLKを6分周して生成される。
【0056】
第1遅延ユニットU1は、ドットクロック信号DCLKによって駆動される6個のラッチ回路LAT1〜LAT6を直列接続して構成されているので、画像データDbは画像データDaに対して6ドット周期だけ遅延したデータとなる。
【0057】
ところで、上述したように、各相展開画像信号VID1〜VID6は、相展開の数(画像信号VIDを分割すべき系統数)とドットクロック信号DCLKの1周期との積で定まる時間を1単位時間として変化する信号である。この例では、1単位時間は6ドット周期となり第1遅延ユニットU1の遅延時間と一致する。換言すれば、第1遅延ユニットU1は、相展開(シリアルパラレル変換)によって得られる相展開画像信号VID1〜VID6の1単位時間に相当する時間だけ、画像データDaを遅延して画像データDbを生成する。ここで、画像データDaが現在のデータであるとすれば、画像データDbは1単位時間だけ過去のデータとなる。
【0058】
次に、第1差分演算回路31は画像データDaと画像データDbとの差分を算出する。具体的には、画像データDa(現在)から画像データDb(過去)を減算して第1差分データDs1を生成する。また、第1係数回路32は乗算器によって構成されており、第1差分データDs1と係数K1とを乗算して乗算結果を第1補正データDh1として出力する。
【0059】
次に、加算回路33は第1補正データDh1と画像データDaを加算し、加算結果を補正済画像データDoutとして出力する。
【0060】
相展開画像信号VID1〜VID6の信号レベルは単位時間毎に切り替わり一定レベルとなるから、信号レベルに変化があると画像信号供給線L1〜L6の入力において信号波形が急峻に変化する。一方、画像信号供給線L1〜L6は等価的にローパスフィルタを構成しているので、サンプリング回路のスイッチに供給される相展開画像信号VID1〜VID6の信号波形は積分されることになる。すなわち、直前の単位時間から現在の単位時間に遷移した際に、信号波形は直前の単位時間のレベルから緩やかに現在の単位時間のレベルへと変化していく。したがって、現在の単位時間における相展開画像信号の信号レベルは、直前の単位時間の信号レベルの影響を受けることになる。その程度は、現在の単位時間の信号レベルと直前の単位時間の信号レベルとの差分レベル、およびローパスフィルタの特性とに応じて定まる。
【0061】
一方、画像データDbは画像データDaに対して、1単位時間過去のデータであるから、画像データDaが現在の単位時間の相展開画像信号に対応しているとすれば、画像データDbは直前の単位時間の相展開画像信号に対応するものとなる。したがって、第1差分データDs1は、現在の単位時間の信号レベルと直前の単位時間の信号レベルとの差分レベルに対応している。ここで、上述した係数K1はローパスフィルタの特性に応じて予め定められている。したがって、第1補正データDh1は、画像信号供給線L1〜L6のローパスフィルタで積分されることによって失われる波形成分に相当する。換言すれば、画像信号供給線L1〜L6を介して伝送される過程で失われる波形成分を予め予測して第1補正データDh1を生成している。
【0062】
補正済画像データDoutは、第1補正データDh1と画像データDaとを合成して生成されるから、補正済画像データDoutは、積分によって失われる波形成分が予め強調されたものになっている。この補正済画像データDoutに相展開を処理を施して生成された相展開画像信号VID1〜VID6を画像信号供給線L1〜L6を介してサンプリング回路のスイッチに供給すると、信号波形が積分されて鈍ることになる。しかしながら、相展開画像信号VID1〜VID6は第1補正データDh1によって強調されているから、直前の単位時間における信号レベルの影響がキャンセルされ、その影響を受けない相展開画像信号VID1〜VID6がサンプリング回路を介してデータ線114に供給されることになる。これにより、画像信号供給線L1〜L6が等価的にローパスフィルタを構成することによって発生するゴーストを除去することができる。
【0063】
<1−3:相展開回路>
次に、相展開回路302について説明する。図3は相展開回路の主要構成を示すブロック図である。この図に示すように、相展開回路302は、サンプルホールド回路SHa1〜SHa6を備えた第1サンプルホールドユニットUSaと、サンプルホールド回路SHb1〜SHb6を備えた第2サンプルホールドユニットUSbとを有している。
【0064】
まず、第1サンプルホールドユニットUSaの各サンプルホールド回路SHa1〜SHa6は、タイミング回路200から供給されるサンプルホールドパルスSP1〜SP6に基づいて、画像信号VIDをサンプルホールドして信号vid1〜vid6を生成するようになっている。ここで、各サンプホールドパルスSP1〜SP6の1周期は、ドットクロック信号DCLKの6倍の周期に相当し、また、各パルスの位相はドットクロック信号DCLKの1周期ずつずれている。したがって、信号vid1〜vid6は、画像信号VIDに対して時間軸が6倍に伸長されており、かつ、ドットクロック信号周期だけ位相が順次シフトした信号となる。
【0065】
次に、第2サンプルホールドユニットUSbの各サンプルホールド回路SHb1〜SHb6は、タイミング回路200から供給されるサンプルホールドパルスSSに基づいて、信号vid1〜vid6をサンプルホールドし、その結果を図示せぬバッファ回路を介して相展開画像信号VID1〜VID6として出力するようになっている。サンプルホールドパルスSSは1単位時間周期のパルスである。したがって、サンプルホールドパルスSSがアクティブとなるタイミングで信号vid1〜vid6の位相が揃えられ、位相の揃った相展開画像信号VID1〜VID6が生成されることになる。
【0066】
<1−4:液晶表示装置の動作>
次に、液晶表示装置の動作について順を追って説明する。まず、画像データDaが入力してからゴースト除去回路304によって、補正済画像データDoutが生成されるまでの動作を説明する。図4は、ゴースト除去回路304の動作を説明するためのタイミングチャートである。なお、この図においてDX,Yと表した場合の添字Xは、1つブロックにおいてブロックの走査方向の順に数えて何番目のデータ線114に対応するかを表しており、一方、添字Yは何番目のブロックかを表すものとする。例えば、D1,n+1は、ブロック中の第1番目のデータ線114aに対応しており、当該ブロックはn+1番目のものであることを表している。
【0067】
まず、画像データDaがゴースト除去回路304に供給されると、第1遅延ユニットU1は、画像データDaを1単位時間(6ドット周期)遅延して画像データDbとして出力する。
【0068】
これにより、画像データDaに対して、1単位時間前の画像データDbが得られる。例えば、図4に示す期間Txに着目すると、画像データDaはD2,nであり、ブロックBnのデータ線114bに対応するものである。一方、画像データDbは、D2,n−1でありブロックBn−1のデータ線114bに対応している。各ブロックのデータ線114bには、画像信号供給線L2を介して画像信号VID2が供給される。すなわち、当該期間における画像データDaと画像データDbとは、ともに画像信号供給線L2を介して供給される画像信号VID2に対応するものである。また、画像データDaと画像データDbとは、隣接するブロックに対応するものであるから、画像信号VID2の信号レベルが切り替わる前後に相当するデータである。
【0069】
この後、第1差分回路31が第1画像データDaから第2画像データDbを減算して第1差分データDs1を生成すると、第1係数回路32が第1差分データDs1に係数K1を乗算して第1補正データDh1を生成する。したがって、期間Txにあっては、第1差分データDs1は“D2,n−D2,n−1”となり、第1補正データDh1は“K1(D2,n−D2,n−1)”となる。さらに、補正済画像データDoutは第1補正データDh1と画像データDaとを加算したものであるから、“D2,n+K1(D2,n−D2,n−1)”となる。
【0070】
このようにして得られた補正済画像データDoutは、AD変換器301を介してアナログ信号に変換され画像信号VIDとして、相展開回路302に供給される。次に、画像信号VIDに基づいて相展開画像信号VID1〜VID6が生成されるまでの動作を説明する。図5は、相展開回路の動作を示すタイミングチャートである。
画像信号VIDが相展開回路302に供給されると、サンプルホールド回路SHa1〜SHa6は各サンプルホールドパルスSP1〜SP6に同期して、画像信号VIDを6倍に時間軸伸長するとともに6系統に分割して、図に示す信号VID1〜VID6を生成する。さらに、サンプルホールド回路SHa1〜SHa6は各サンプルホールドパルスSSに同期して、信号vid1〜vid6をサンプルホールドして画像信号VID1〜VID6を生成する。
【0071】
さてここで、ゴーストがキャンセルされる動作について具体的に説明する。図6は画像データDaが供給されてから、相展開画像信号VID3がデータ線114cに供給されるまでの動作を示すタイミングチャートである。なお、図6では、理解を容易にするために、各データ値をアナログ信号のレベルに変換して表してあり、相展開に伴う遅延時間を無視してある。また、この例では、画像データDaは、期間t1〜t3では中間レベルVc、期間t4〜t14では黒レベルVb、期間t15〜t18では中間レベルVcに対応するデータ値を取るものとする。
図6(a)に示す画像データDaは、期間t4の開始時点で中間レベルVcから黒レベルVbに立ち上がるが、6ドットクロック周期だけ遅延されて画像データDbとなるので、同図(b)に示すように画像データDbは期間t10の開始時点において中間レベルVcから黒レベルVbに立ち上がる。
【0072】
第1差分データDs1は同図(c)に示すように、期間t1〜t3において“0”となり、期間t4〜t9において“Vb−Vc”となり、期間t10〜t14において“0”となり、期間t15〜t18において“−(Vb−Vc)”となる。さらに、第1補正データDh1は第1差分データDs1に係数K1を乗算したものであるから、そのデータ値は同図(d)に示すように変化する。くわえて、補正済画像データDoutは、画像データDaに第1補正データDh1を加算して生成されるから、そのデータ値は同図(e)に示すよう、期間t1〜t3において“Vc”となり、期間t4〜t9において“Vb+K1(Vb−Vc)”となり、期間t10〜t14において“Vb”となり、期間t15〜t18において“Vc−K1(Vb−Vc)”となる。
【0073】
次に、相展開画像信号VID3は、補正済画像データDoutを、期間t3、t9、t15においてサンプルホールドして得られた信号あるから、相展開に要する遅延時間を無視すれば、同図(f)に示す相展開画像信号VID3aが得られる。なお、“VID3a”は画像信号供給線L3に入力される相展開画像信号であり、“VID3b”はサンプリング回路を介してデータ線114cに供給される相展開画像信号を示すものとする。
【0074】
図示するように期間t7〜t12の相展開画像信号VID3aは期間t9の画像データDaに対応するものであるが、画像データDaのデータ値よりも信号レベルが“K1(Vb−Vc)”だけ大きくなっている。また、期間t13〜t18の相展開画像信号VID3cは期間t15の画像データDaに対応するものであるが、画像データDaのデータ値よりも信号レベルが“K1(Vb−Vc)”だけ小さくなっている。
【0075】
相展開画像信号VID3aが画像信号供給線L3を介してサンプリング回路のスイッチに伝送されると、その過程において高周波成分が失われるため、相展開画像信号VID3bの信号波形は、同図(g)に示すように立ち上がり波形と立ち下がり波形が鈍ったものとなる。
【0076】
ここで、当該スイッチを構成するTFTのゲート電極に同図(h)に示すサンプリング信号SRが供給されたとすると、期間t7〜t12において、スイッチがオン状態となり、データ線114cに相展開画像信号VID3bが供給され、期間t12の終了時刻Tz1においてスイッチがオフ状態となる。したがって、データ線114cの印加電圧は、時刻Tz1における相展開画像信号VID3bの信号レベルによって決定される。
【0077】
この例では、期間t7〜t12における相展開画像信号VID3aの信号レベルが“Vb+K1(Vb−Vc)”となっているので、相展開画像信号VID3bの波形が緩やかに立ち上がったとしても、時刻Tz1において相展開画像信号VID3bの信号レベルは“Vb”となる。換言すれば、サンプリング信号SRのアクティブ期間の終了時刻Tz1において、本来、印加されるべき電圧が得られるように係数K1の値が定められている。なお、この例では、サンプリング信号SRのアクティブ期間が期間t7の開始から始まり、期間t12の終了で終わるものを一例として説明したが、終了時刻Tz1は期間t7〜t12の範囲内であればいずれの時点であってもよく、サンプリング信号SRのアクティブ期間と相展開画像信号VID1〜VID6の相対的な位相関係に応じて係数K1を定めればよい。
【0078】
このように、本実施形態にあっては、前後のブロックに対応する画像データに基づいて、ゴーストの成分を予測して、当該ブロックに対応する画像データを補正したので、ゴーストをキャンセルすることができ、表示画像の品質を大幅に向上させることができる。
【0079】
<2.第2実施形態>
<2−1:液晶表示装置の概要>
上述した第1実施形態の液晶表示装置では、ゴースト除去回路304において、相展開される前に、1単位時間前の画像データDb(過去)と現在の画像データDaとに基づいて、画像信号供給線L1〜L6による波形劣化を予測し、サンプリング信号SRのアクティブ期間の終了時刻Tz1において本来の信号レベルが得られるように画像データDaを補正して補正済画像データDoutを生成した。しかしながら、サンプリング信号SRの生成方法によっては、終了時刻Tz1が現在の単位時間を越えて次の単位時間内で発生する場合もある。このような場合、データ線114の印加電圧は、未来の画像データ値の影響を受けることになる。第2実施形態は、そのような場合にもゴースト成分を予測して、これをキャンセルすることができる液晶表示装置を提供するものである。
【0080】
第2実施形態に係る液晶表示装置は、ゴースト除去回路304の替わりにゴースト除去回路305を用いる点、およびサンプリング信号SRのアクティブ期間が現在の単位時間だけでなく次の単位時間に入っている点を除いて、図1に示す第1実施形態の液晶表示装置と同様である。
【0081】
<2−2:ゴースト除去回路>
図7は、第2実施形態の液晶表示装置に用いるゴースト除去回路の主要構成を示すブロック図である。このゴースト除去回路305は、第1実施形態のゴースト除去回路304の前段に、第2遅延ユニットU2、第2差分演算回路34、および第2係数回路35を設けたものである。
【0082】
まず、第2遅延ユニットU2は、第1遅延ユニットU1と同様に6個のラッチ回路LAT1〜LAT6を備えており、画像データDcを1単位時間(6ドットクロック周期)だけ遅延させて画像データDaを生成する。ここで、画像データDaを現在とすれば、画像データDcは1単位時間だけ後のデータ、すなわち、未来のデータに相当する。
【0083】
次に、第2差分演算回路34は、減算器を有しており、画像データDaから画像データDbを減算して第2差分データDs2を生成する。さらに、第2係数回路35は乗算器を有しており、第2係数K2と第2差分データDs2を乗算して第2補正データDh2を生成する。くわえて、加算回路33は、画像データDa、第1補正データDh1および第2補正データDh2を加算して補正済画像データDoutを生成するようになっている。
【0084】
このゴースト除去回路305によれば、過去の画像データDbのみならず、未来の画像データDcをも用いて現在の画像データDaを補正することになる。
【0085】
<2−3:液晶表示装置の動作>
次に、液晶表示装置の動作について順を追って説明する。まず、画像データDcが入力してからゴースト除去回路305によって、補正済画像データDoutが生成されるまでの動作を説明する。図8は、ゴースト除去回路305の動作を説明するためのタイミングチャートである。
【0086】
まず、画像データDcがゴースト除去回路305に供給されると、第2遅延ユニットU2および第1遅延ユニットU1によって、画像データDcが1単位時間(6ドット周期)ずつ遅延され画像データDa、Dbとして出力される。
【0087】
これにより、画像データDaに対して、1単位時間前後の画像データDb,Dcが得られる。例えば、図8に示す期間Txに着目すると、画像データDaは“D2,n”であり、ブロックBnのデータ線114bに対応するものである。一方、画像データDcは、“D2,n+1”でありブロックBn+1のデータ線114bに対応している。
【0088】
この後、第2差分回路34が画像データDaから画像データDcを減算して第2差分データDs2を生成すると、第2係数回路32が第2差分データDs2に係数K2を乗算して第2補正データDh2を生成する。したがって、期間Txにあっては、第2補正データDh2は“K2(D2,n−D2,n+1)”となる。一方、第1補正データDh1は、第1実施形態で説明したように“K1(D2,n−D2,n−1)”となる。
【0089】
さらに、補正済画像データDoutは、第1補正データDh1、第2補正データDh2および画像データDaを加算したものであるから、“D2,n+K1(D2,n−D2,n−1) +K2(D2,n−D2,n+1)”となる。なお、補正済画像データDoutをAD変換して得た画像信号VIDが相展開される動作は、図5に示す第1実施形態と同様であるので、説明を省略する。
【0090】
さてここで、ゴーストがキャンセルされる動作について具体的に説明する。図9は画像データDcが供給されてから、相展開画像信号VID3がデータ線114cに出力されるまでの動作を示すタイミングチャートである。
【0091】
図9(a)に示す画像データDcは、6ドットクロック周期(1単位時間)だけ遅延されて同図(b)に示す画像データDaとなり、さらに6ドットクロック周期だけ遅延されて同図(c)に示す画像データDbとなる。
【0092】
ここで、第2差分データDs2は画像データDaから画像データDcを減算して有られるから、同図(e)に示すように、期間t1〜t3において“−(Vb−Vc)”となり、期間t4〜t8において“0”となり、期間t9〜t14において“Vb−Vc”となり、期間t15〜t18において“0”となる。さらに、第2補正データDh2は第2差分データDs2に係数K2を乗算したものであるから、そのデータ値は同図(g)に示すように変化する。なお、同図(d),(f)に各々示す第1差分データDs1と第1補正データDh1は第1実施形態と同様であるから、特に説明を要しないであろう。
【0093】
くわえて、補正済画像データDoutは、画像データDaに第1補正データDh1および第2補正データとを加算して生成されるから、そのデータ値は同図(h)に示すように、期間t1〜t3において“Vc−K2(Vb−Vc)”となり、期間t4〜t8において“Vb+K1(Vb−Vc)”となり、期間t9において“Vb+K1(Vb−Vc) +K2(Vb−Vc)”となり、期間t10〜t14において“Vb+K2(Vb−Vc)”となり、期間t15〜t18において“Vc−K1(Vb−Vc)”となる。
【0094】
次に、相展開画像信号VID3は、補正済画像データDoutを、期間t3、t9、t15でサンプルホールドして得られたものであるから、相展開に要する遅延時間を無視すれば、同図(i)に示す相展開画像信号VID3aが得られる。
【0095】
この相展開画像信号VID3aが画像信号供給線L3を介してサンプリング回路のスイッチに伝送されると、その過程において高周波成分が失われるため、相展開画像信号VID3bの信号波形は、同図(j)に示すように立ち上がり波形と立ち下がり波形が鈍ったものとなる。
【0096】
ここで、当該スイッチを構成するTFTのゲート電極に同図(k)に示すサンプリング信号SRが供給されたとすると、期間t7〜t13において、スイッチがオン状態となり、データ線114cに相展開画像信号VID3bが供給され、期間t13の終了時刻Tz2においてスイッチがオフ状態となる。したがって、データ線114cの印加電圧は、時刻Tz2における相展開画像信号VID3bの信号レベルによって決定される。
【0097】
この例では、期間t7〜t12における相展開画像信号VID3aの信号レベルが“Vb+K1(Vb−Vc) +K2(Vb−Vc)”となっている。すなわち、上述した第1実施形態と比較して信号レベルが“K2(Vb−Vc)”だけ大きくなっている。これは、サンプリング信号SRのアクティブ期間の終了時刻Tz2が期間t7〜t12より後に発生するため、未来の画像データDcのデータ値を考慮する必要だからである。
【0098】
仮に、第1実施形態と同様に相展開画像信号VID3aの信号レベルが“Vb+K1(Vb−Vc)”であり、画像信号供給線L3の積分効果によって、データ線114cに供給される相展開画像信号VID3bの信号レベルが、図6(g)に示すように期間t12の終了時刻Tz1において“Vb”になるものとすれば、期間t13の終了時刻Tz2にあっては信号レベルが“Vb”を下回ってしまい、所望の信号レベルからずれてしまう。
【0099】
しかしながら、本実施形態にあっては、未来の画像データDcの影響を反映させる第2補正データDh2によって現在の画像データDaを補正しているから、図9(j)に示すように時刻Tz2において、相展開画像信号VID3bの信号レベルが“Vb”となる。換言すれば、期間t13の開始時点から時刻Tzに至る間の信号波形の変化を補えるように係数K2が定められている。
【0100】
このように本実施形態にあっては、現在・過去・未来の画像データDa,Db,Dcに基づいて、ゴーストの成分を予測して、現在の画像データDaを補正したので、画像信号供給線L1〜L6が等価的にローパスフィルタを構成することに起因するゴーストをキャンセルすることができ、表示画像の品質を大幅に向上させることができる。
【0101】
<3.第3実施形態>
<3−1:液晶表示装置の概要>
次に、第3実施形態に係る液晶表示装置について説明する。この液晶表示装置は、ゴースト除去回路304の替わりにゴースト除去回路306を用いる点を除いて、図1に示す第1実施形態の液晶表示装置と同様に構成されている。
【0102】
第3実施形態のゴースト除去回路306は、各データ線114a〜114fの寄生容量が結合していることに起因して発生するゴーストを除去するために用いられる。図10は、第2実施形態に係るゴースト除去回路の構成を示すブロック図である。
【0103】
図に示すように、ゴースト除去回路306は、第1遅延ユニットU1、減算回路41、平均化回路42、係数回路43、ラッチ回路44、および加算回路45を備えている。
【0104】
まず、第1遅延ユニットU1は、画像データDaに対して1ブロック期間遅延した画像データDbを生成するために用いられる。ここで画像データDaを現在のデータとすれば、画像データDbは1単位時間前の過去のデータに相当する。次に、減算回路41は、過去の画像データDbから現在の画像データDaを減算して、差分画像データDsを生成する。
【0105】
次に、平均化回路42は、各ブロックについて差分画像データDsを平均化し、平均化画像データDwを生成するように構成されている。この平均化回路42は、加算回路421とラッチ回路422とを有している。ラッチ回路422は、ドットクロック信号DCLKに基づいて、加算回路421の出力信号をラッチする。一方、加算回路421の一方の入力端子には差分画像データDsが供給され、その他方の入力端子にはラッチ回路422の出力データがフィードバックされるようになっている。したがって、加算回路421とラッチ回路422は累積加算回路として機能する。また、ラッチ回路422のリセット端子Rには、6ドットクロック周期のリセット信号RSが供給されるようになっている。したがって、差分画像データDsは単位時間毎に累積加算されることになる。
【0106】
また、平均化回路42は、さらに除算回路423とラッチ回路424とを備えている。除算回路423はブロック単位で差分画像データDsを累算して得たデータを“6”(相展開の数)で割り、さらに、ラッチ回路424は除算回路423の出力データを単位時間毎にアクティブとなるブロッククロック信号BCLKでラッチし、これを平均化画像データDwとして出力する。なお、ブロッククロック信号BCLKは図1に示すタイミング回路200で生成されるようになっている。
【0107】
次に、係数回路43は、乗算器を有しており、平均化画像データDwに係数Kを乗算して出力する。
【0108】
次に、ラッチ回路44は、時間合わせために用いられ、係数回路43の出力データをラッチして補正データDhとして出力する。
【0109】
次に、加算回路45は、画像データDcと補正データDhとを加算して補正済画像データDoutとして出力する。
【0110】
なお、他の構成については、従来の液晶表示装置と同様であるので、別段、説明を要しないであろう。
【0111】
<2−2:第2実施形態の動作>
次に、上述したゴースト除去回路306の動作について説明する。図11は、ゴースト除去回路306の動作を説明するためのタイミングチャートである。なお、この図においてDX,Yと表した場合の添字Xは、1つブロックにおいてブロックの走査方向の順に数えて何番目のデータ線114に対応するかを表しており、一方、添字Yは何番目のブロックかを表すものとする。例えば、D1,n+1は、ブロック中の第1番目のデータ線114aに対応しており、当該ブロックはn+1番目のものであることを表している。
【0112】
この図に示すように、画像データDbは、画像データDaを1単位時間(6ドットクロック周期)遅延したものである。これらの画像データDa,Dbが減算回路41に供給されると、減算回路41は、画像データDb(過去:1ブロック前)から画像データDa(現在)を減算して、差分画像データDsを生成する。例えば、図に示す期間Tyにおいては、画像データDbは“D2,n”、画像データDaは“D2,n−1”となるので、差分画像データDsは、“D2,n−D2,n−1”となる。
【0113】
図16に示すように、1ブロック内の各データ線114a〜114fは、容量的に結合しているため、いずれか1本のデータ線114に印加される画像信号VIDが変化すると、電圧Vxが変化する。そして、これに起因して他のデータ線114の電位が変化し、当該ブロック全体に影響が及ぶ。また、図14に示すようにデータ線114cに供給される画像信号VID3が黒レベルから中間レベルに変化した場合には、電圧Vxが画像信号VID3の微分として与えられる。ここで、電圧Vxの変化量は、現在の画像信号VIDから1ブロック前(過去)の画像信号VIDを差し引いた電圧値に比例したものとなる。
【0114】
本実施形態では、電圧Vxの変化を打ち消すように画像データを補正する。このためには、以下の条件が必要となる。第1に、電圧Vxの変化方向とは逆方向の電圧をデータ線114に印加できるように画像信号VIDを生成する必要がある。このため、1ブロック前(過去)の画像データ値から現在の画像データ値を差し引いて得られたデータ値に基づいて、現在の画像データを補正する必要がある。画像データDaを現在の画像データとすれば、画像データDbは1ブロック前(過去)の画像データである。したがって、上述した差分画像データDsに基づいて補正する必要がある。
【0115】
第2に、1ブロック内のあるデータ線114に印加される画像信号VIDの変化が、他のデータ線114の電位に影響を及ぼすことから、当該ブロック内で差分画像データDsを平均化しその結果に基づいて補正する必要がある。平均化回路42は、第2の条件を満たすために用いられる。
【0116】
差分画像データDsは、平均化回路42内の加算回路421とラッチ回路422とによって累積加算されるため、各ブロック内で最後に選択されるデータ線114fに対応するラッチ回路422の出力データは、差分画像データDsをブロック内で累算したものとなる。例えば、時刻t10から時刻t12までの期間において、ラッチ回路422の出力データは、Ds1,n−1+Ds2,n−1+…Ds6,n−1となる。
【0117】
ラッチ回路422の出力データは、除算回路423によって除算され、ラッチ回路424は、その除算結果をブロッククロック信号BCLKに基づいてラッチするから、ラッチ回路422の出力データがリセットされる前に、ラッチ回路424は平均化画像データDwを生成する。図に示す例にあっては、時刻t11において、ブロッククロック信号BCLKがローレベルからハイレベルに立ち上がると、その立ち上がりエッジに同期して、ラッチ回路424は、平均化画像データDwn−1を生成する。この後、時刻t12に至ると、リセット信号RSがアクティブ(ハイレベル)となるから、ラッチ回路422はその出力データがリセットされ、次のブロックの差分画像データDsの累算に備えることになる。
【0118】
そして、平均化画像データDwが係数回路43に供給されると、平均化画像データDwに係数Kが乗算され、補正データDhが生成される。しかしながら、この補正データDhは、画像データDbと位相がずれている。このため、ラッチ回路44は、係数回路43から出力される補正データDhをドットクロック信号DCLKでラッチして、補正データDhの位相を画像データDbの位相に合わせている。この後、加算回路45は、画像データDbと補正データDhとを加算することによって、補正済画像データDoutを生成している。
【0119】
このように本実施形態によれば、1ブロックの各データ線114a〜114fの各寄生容量Ca〜Cfが結合していることに起因して生じる第2のゴースト成分を、各ブロック毎に予め予測した補正データDhを生成し、この補正データDhに基づいて画像データDbを補正したので、第2のゴーストをキャンセルすることができる。この結果、表示画像の品質を大幅に向上させることが可能となる。
【0120】
<4.変形例>
次に、上述した各実施形態の変形例について説明する。
(1)上述した各実施形態にあっては、ゴースト除去回路304〜306と相展開回路302との間にD/A変換器301を設けたが、相展開回路302と増幅・反転回路303のうちいずれか一方をデジタル回路で構成し、その出力にD/A変換器301を設けるようにしてもよい。
【0121】
(2)上述した各実施形態において、相展開回路302は、図3に示す第1サンプルホールドユニットUSaと第2サンプルホールドユニットUSbとを備え、第2サンプルホールドユニットUSbによって信号vid1〜vid6の位相を揃えるようにしたが、第2サンプルホールドユニットUSbを省略してもよい。この場合には、1ドットクロック周期毎に位相がずれた信号vid1〜vid6(図5参照)を相展開画像信号VID1〜VID6として出力すればよい。
【0122】
<5.応用例>
次に、上述した各実施形態で説明した液晶表示装置を電子機器に用いた例のいくつかについて説明する。
【0123】
<5−1:プロジェクタ>
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図12は、このプロジェクタの構成例を示す平面図である。
【0124】
この図に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0125】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶表示パネル100と同等であり、図示しない画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、対向基板にカラーフィルタを設ける必要はない。
【0126】
上述したように液晶表示装置の画像処理回路300には、ゴースト除去回路304または305が用いられるので、第1または第2のゴーストをキャンセルすることができ、表示画像の品質を大幅に向上させることができる。
【0127】
<5−2:モバイル型コンピュータ>
次に、この液晶表示装置を、モバイル型のコンピュータに適用した例について説明する。図13は、このコンピュータの構成を示す正面図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶ディスプレイ1206とから構成されている。この液晶ディスプレイ1206は、先に述べた液晶表示パネル100の背面にバックライトを付加することにより構成されている。
【0128】
<5−3:携帯電話>
さらに、液晶表示装置を、携帯電話に適用した例について説明する。図14は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶パネル1005を備えるものである。この反射型の液晶パネル1005にあっては、必要に応じてその前面にフロントライトが設けられる。
【0129】
なお、図12〜図14を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0130】
【発明の効果】
以上説明したように本発明によれば、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する場合に、表示画像に表れるゴーストを予め予測し、これをキャンセルするように画像データを補正するので、表示画像の品質を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態にかかる液晶表示装置の全体構成を示すブロック図である。
【図2】同液晶表示装置におけるゴースト除去回路の構成を示すブロック図である。
【図3】同液晶表示装置における相展開回路の構成を示すブロック図である。
【図4】同ゴースト除去回路の動作を示すタイミングチャートである。
【図5】同液晶表示装置における相展開回路の動作を示すタイミングチャートである。
【図6】同ゴースト除去回路において画像データDaが供給されてから、相展開画像信号VID3がデータ線に供給されるまでの動作を示すタイミングチャートである。
【図7】本発明の第2実施形態にかかる液晶表示装置に用いられるゴースト除去回路の主要構成を示すブロック図である。
【図8】同ゴースト除去回路の動作を示すタイミングチャートである。
【図9】同ゴースト除去回路において画像データDaが供給されてから、相展開画像信号VID3がデータ線に供給されるまでの動作を示すタイミングチャートである。
【図10】本発明の第3実施形態にかかる液晶表示装置に用いられるゴースト除去回路の主要構成を示すブロック図である。
【図11】同ゴースト除去回路の動作を示すタイミングチャートである。
【図12】液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図13】液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図14】液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図15】従来の液晶表示装置の全体構成を示すブロック図である。
【図16】従来の液晶表示装置における液晶表示パネルの電気的構成を示すブロック図である。
【図17】従来の液晶表示装置の動作を示すタイミングチャートである。
【図18】ゴーストの一例を示す説明図である。
【図19】あるブロックにおける各データ線の等価回路を示す回路図である。
【図20】画像信号と各寄生容量の共通接続点の電圧の関係を示す波形図である。
【図21】ゴーストの一例を示す説明図である。
【符号の説明】
31、34……第1差分演算回路、第2差分演算回路
32、35……第1係数回路、第2係数回路
33……加算回路
41……減算回路(差分回路)
42……平均化回路
43……係数回路(係数部)
45……加算回路(加算部)
100……液晶表示パネル
112……走査線
114a〜114f……データ線
116……TFT
118……画素電極
300……画像処理回路
304〜306……ゴースト除去回路
302……相展開回路
Ds、Ds1、Ds2……差分画像データ、第1差分画像データ、第2差分画像データ
Dh、Dh1、Dh2……補正データ、第1補正データ、第2補正データ
Dw……平均化画像データ
Dout……補正済画像データ
Da、Db、Dc……画像データ
U1、U2……第1および第2遅延ユニット(遅延回路)
K1、K2……第1係数、第2係数
Claims (14)
- 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像処理回路であって、
外部から供給される画像データを前記単位時間だけ遅延して第1遅延画像データとして出力する遅延回路と、
前記第1遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、
前記差分画像データに係数を乗算して補正データを生成する乗算回路と、
前記画像データと前記補正データとを合成して補正済画像データを生成する合成回路と
を備えたことを特徴とする画像処理回路。 - 前記電気光学装置は、サンプリング信号に従って前記各画像信号をサンプリングして前記データ線に供給する複数のスイッチ素子と、前記スイッチ素子に前記各画像信号を供給する各画像信号供給線を備えており、
前記係数は、前記各画像信号供給線によって等価的に構成されるローパスフィルタの特性に応じて定めることを特徴とする請求項1に記載の画像処理回路。 - 前記画像信号の現在の単位時間内に、前記サンプリング信号のアクティブ期間が終了することを特徴とする請求項2に記載の画像処理回路。
- 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像データ処理方法であって、
外部から供給される現在の画像データを前記単位時間だけ遅延して過去の画像データを生成し、
前記現在の画像データと前記過去の画像データとの差分データ値に基づいて補正データを生成し、
前記現在の画像データと前記補正データとを合成して補正済画像データを生成する
ことを特徴とする画像データ処理方法。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長された各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像処理回路であって、
外部から供給される画像データを前記画像信号の単位時間だけ遅延して第1遅延画像データとして出力する第1遅延回路と、
前記第1遅延画像データを前記画像信号の単位時間だけ遅延して第2遅延画像データとして出力する第2遅延回路と、
前記第1遅延画像データと前記第2遅延画像データとの差分を第1差分画像データとして生成する第1差分回路と、
前記第1差分画像データに第1係数を乗算して第1補正データを生成する第1乗算回路と、
前記第1遅延画像データと前記画像データとの差分を第2差分画像データとして生成する第2差分回路と、
前記第2差分画像データに第2係数を乗算して第2補正データを生成する第2乗算回路と、
前記第1遅延画像データと、前記第1補正データおよび前記第2補正データとを合成して補正済画像データを生成する合成回路と
を備えたことを特徴とする画像処理回路。 - 前記電気光学装置は、サンプリング信号に従って前記各画像信号をサンプリングして前記データ線に供給する複数のスイッチ素子と、前記スイッチ素子に前記各画像信号を供給する各画像信号供給線を備えており、
前記第1係数および前記第2係数は、前記各画像信号供給線によって等価的に構成されるローパスフィルタの特性に応じて定めることを特徴とする請求項4に記載の画像処理回路。 - 前記サンプリング信号のアクティブ期間は、前記画像信号の現在の単位時間から開始され次の単位時間で終了することを特徴とする請求項5に記載の画像処理回路。
- 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像データ処理方法であって、
外部から供給される画像データを未来の画像データとし、これを前記単位時間だけ順次遅延して、現在の画像データと過去の画像データを生成し、
前記現在の画像データと前記過去の画像データとの差分データ値に基づいて第1補正データを生成し、
前記現在の画像データと前記未来の画像データとの差分データ値に基づいて第2補正データを生成し、
前記現在の画像データと前記第1補正データおよび前記第2補正データとを合成して補正済画像データを生成する
ことを特徴とする画像データ処理方法。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像処理回路であって、
外部から供給される画像データを前記単位時間だけ遅延して遅延画像データとして出力する遅延回路と、
前記遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、
前記差分画像データを各単位時間毎に平均化して平均化画像データを生成する平均化回路と、
前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する補正回路と
を備えたことを特徴とする画像処理回路。 - 前記平均化回路は、前記差分画像データを各単位時間毎に累積加算する累積加算部と、
前記累積加算部の出力データを前記複数系統の数で除算する除算部と
を備えたことを特徴とする請求項9に記載の画像処理回路。 - 前記補正回路は、前記平均化画像データに係数を乗算する係数部と、
前記遅延画像データと前記係数部の出力データとを加算する加算部と
を備えることを特徴とする請求項9に記載の画像処理回路。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像データ処理方法であって、
外部から供給される画像データを前記単位時間だけ遅延して遅延画像データを生成し、
前記遅延画像データと前記画像データとの差分を差分画像データとして生成し、
前記差分画像データを各単位時間毎に平均化して平均化画像データを生成し、
前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する
ことを特徴とする画像データ処理方法。 - 請求項1乃至3、5乃至7、または9乃至11のうちいずれか1項に記載の画像処理回路と、
前記補正済画像データに基づいて、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を生成する画像信号生成回路と、
前記各サンプリング信号を順次生成するデータ線駆動回路と、
前記各サンプリング信号に基づいて前記各画像信号をサンプリングして各データ線に供給するサンプリング回路と
を備えたことを特徴とする電気光学装置。 - 請求項13記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205775A JP4049041B2 (ja) | 2003-08-04 | 2003-08-04 | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205775A JP4049041B2 (ja) | 2003-08-04 | 2003-08-04 | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000156656A Division JP3494126B2 (ja) | 2000-05-26 | 2000-05-26 | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004029835A true JP2004029835A (ja) | 2004-01-29 |
JP4049041B2 JP4049041B2 (ja) | 2008-02-20 |
Family
ID=31185513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003205775A Expired - Fee Related JP4049041B2 (ja) | 2003-08-04 | 2003-08-04 | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049041B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006119378A (ja) * | 2004-10-21 | 2006-05-11 | Seiko Epson Corp | 電気光学装置、その画像信号処理方法および電子機器 |
-
2003
- 2003-08-04 JP JP2003205775A patent/JP4049041B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006119378A (ja) * | 2004-10-21 | 2006-05-11 | Seiko Epson Corp | 電気光学装置、その画像信号処理方法および電子機器 |
JP4552595B2 (ja) * | 2004-10-21 | 2010-09-29 | セイコーエプソン株式会社 | 電気光学装置、その画像信号処理方法および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4049041B2 (ja) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3494126B2 (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
JP3570362B2 (ja) | 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器 | |
JP3498734B2 (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
KR101252090B1 (ko) | 액정표시장치 | |
WO2015040971A1 (ja) | 画像表示装置 | |
US20070262975A1 (en) | Timing generating circuit, display apparatus, and portable terminal | |
JP3904394B2 (ja) | 画像処理回路、画像処理方法、電気光学装置、および電子機器 | |
JP2012226380A (ja) | 液晶表示装置 | |
JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
US20070285383A1 (en) | Electro-optical device, method for driving electro-optical device, and electronic apparatus | |
JP2000221476A (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP4049041B2 (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
JP4045752B2 (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
JP2001343953A (ja) | 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器 | |
JP3891070B2 (ja) | タイミング調整回路、駆動回路、電気光学装置および電子機器 | |
JP3991633B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
US20050156841A1 (en) | Image signal correction method, correction circuit, electro-optical device, and electronic apparatus | |
KR101016754B1 (ko) | 듀얼 쉬프트 레지스터를 포함한 게이트 드라이버와 그를이용한 액정 패널 구동 장치 및 방법 | |
JP2002149137A (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
JP3800926B2 (ja) | 画像データ処理方法及び画像データ処理回路、電気光学装置並びに電子機器 | |
JP2002149126A (ja) | 液晶駆動回路 | |
JP3752960B2 (ja) | 電気光学パネルのデータ線駆動方法、データ線駆動装置、電気光学装置、および電子機器 | |
KR101147832B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |