KR101147832B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101147832B1
KR101147832B1 KR1020040118598A KR20040118598A KR101147832B1 KR 101147832 B1 KR101147832 B1 KR 101147832B1 KR 1020040118598 A KR1020040118598 A KR 1020040118598A KR 20040118598 A KR20040118598 A KR 20040118598A KR 101147832 B1 KR101147832 B1 KR 101147832B1
Authority
KR
South Korea
Prior art keywords
data
pixel data
pixel
previous frame
current frame
Prior art date
Application number
KR1020040118598A
Other languages
English (en)
Other versions
KR20060079030A (ko
Inventor
채재권
박창근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040118598A priority Critical patent/KR101147832B1/ko
Publication of KR20060079030A publication Critical patent/KR20060079030A/ko
Application granted granted Critical
Publication of KR101147832B1 publication Critical patent/KR101147832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터 전송시 발생하는 전자기적 간섭(EMI) 문제를 최소화할 수 있는 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 제어신호들을 발생하는 제어신호 발생부와, 화소데이터를 정렬하여 공급하는 데이터 정렬부와, 이전 프레임의 화소데이터를 저장하는 픽셀 메모리와, 현재 프레임의 화소데이터를 홀딩하는 데이터 래치부와, 이전 프레임의 화소데이터와 현재 프레임의 화소데이터를 비교하는 데이터 비교부를 포함하는 타이밍 제어부를 구비하고, 상기 데이터 비교부의 비교결과 상기 이전 프레임의 데이터와 상기 현재 프레임의 데이터가 같은 경우 상기 현재 프레임의 데이터를 홀딩시키고 상기 이전 프레임의 데이터를 데이터 구동부에 인가한다.

Description

액정표시장치{APPARATUS OF LIQUID CRYSTAL DISPLAY}
도 1은 종래 액정디스플레이의 구동장치를 나타내는 도면이다.
도 2는 도 1에 도시된 타이밍제어부와 데이터 드라이버 사이의 데이터 전송버스를 상세히 나타내는 도면이다.
도 3은 본 발명에 따른 액정표시장치를 나타내는 도면이다.
도 4는 본 발명에 따른 타이밍 제어부를 나타내는 도면이다.
도 5는 데이터 비교부내의 비교동작을 나타내는 타이밍도이다.
〈도면의 주요부분에 대한 간단한 설명〉
2, 32 : 타이밍 제어부 4, 34 : 데이터 드라이버
6, 36 : 게이트 드라이버 8, 38 : 감마회로
10, 40 : 액정패널 12, 42 : 액정셀
14 : 데이터 전송버스
16 : 데이터 제어신호 전송버스
18 : 게이트 제어신호 전송버스
22, 52 : 제어신호 발생부
24, 53 : 데이터 정렬부
141 : RO 데이터 전송버스
142 : GO 데이터 전송버스
143 : BO 데이터 전송버스
144 : RE 데이터 전송버스
145 : GE 데이터 전송버스
146 : BE 데이터 전송버스
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 전송시 발생하는 전자기적 간섭(EMI) 문제를 최소화 할 수 있는 액정표시장치에 관한 것이다.
최근 들어, 전송매체를 통해 전송되는 비디오 데이터는 고품질 영상에 대한 사용자의 욕구를 충족시키기 위하여 그 양이 증대됨과 아울러 사용자가 적절한 시기에 이용할 수 있도록 고속으로 전송되고 있다. 이에 따라, 비디오 데이터의 전송 주파수는 높아지게 되고 비디오 데이터를 전송하기 위한 전송라인의 수가 증가될 수밖에 없다. 이 경우, 증가된 데이터 전송라인들을 통해 높은 주파수를 가지는 비디오 데이터가 동기되어 전송됨에 따라 전자기적 간섭(Electromagnetic Interference; 이하, EMI라 함)이 심하게 나타나게 된다.
액정 디스플레이(Liquid Crystal Display; 이하, LCD라 함)에서는 EMI를 줄이기 위하여 데이터변조 방식으로 데이터의 트랜지션 수를 줄이는 방법이나 6버스 방식으로 전송 주파수를 줄이는 방법 등을 채용하고 있다.
도 1은 종래 LCD 구동장치를 도시한 것이다.
도 1에 도시된 LCD 구동장치는 액정셀들(12)이 매트릭스형으로 배열된 액정패널(10)과, 액정패널(10)의 데이터라인들(D1 내지 Dm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(10)의 게이트라인들(G0 내지 Gn)을 구동하기 위한 게이트 드라이버(6)와, 데이터 드라이버(4) 및 게이트 드라이버(6)의 구동을 제어하기 위한 타이밍 제어부(2)와, 데이터 드라이버(4)에 감마전압을 공급하는 감마회로(8)를 구비한다.
액정패널(10)은 게이트라인들(G0 내지 Gn)과, 그 게이트라인들(G0 내지 Gn)과 절연되면서 교차하는 데이터라인들(D1 내지 Dm)과, 게이트라인들(G0 내지 Gn)과 데이터라인들(D1 내지 Dm)의 교차로 마련되는 영역마다 형성된 액정셀들(12)을 구비한다. 액정셀들(12) 각각은 액정을 사이에 두고 대면하는 공통전극과 화소전극을 구비하여 등가적으로는 액정용량 캐패시터(Clc)로 표현된다. 그리고, 액정셀들(12) 각각은 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지 안정적으로 유지시키기 위한 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀들(12) 각각은 스위칭소자인 박막 트랜지스터(TFT)에 의해 구동된다. 박막트랜지스터(TFT)는 게이트라인들(G1 내지 Gn) 중 어느 하나로부터의 스캔신호, 즉 게이트신호에 응답하여 데이터라인(D1 내지 Dm)들 중 어느 하나로부터의 화소전압신호를 액정셀(12)에 공급한다. 이에 따라, 액정패널(10)은 액정셀(12) 단위로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
게이트 드라이버(6)는 타이밍 제어부(2)로부터의 게이트 제어신호에 응답하여 액정패널(10)의 게이트라인들(G1 내지 Gn)을 라인단위로 스캔신호, 즉 게이트 하이전압을 공급하여 구동하게 된다. 그리고, 게이트 드라이버(6)는 게이트라인들(G1 내지 Gn)에 게이트 하이전압이 공급되지 않는 기간에는 게이트 로우전압을 공급한다. 또한, 게이트 드라이버(6)는 스토리지 캐패시터(Cst) 형성을 위한 더미 게이트라인(GL0)에는 게이트 로우전압을 공급한다.
데이터 드라이버(4)는 타이밍 제어부(2)로부터의 데이터 제어신호에 응답하여 게이트 드라이버(6)로부터 게이트라인들(G1 내지 Gn) 중 어느 하나에 스캔신호가 공급될 때마다 데이터라인들(D1 내지 Dm) 각각에 화소전압신호를 공급한다. 특히 데이터 드라이버(4)는 타이밍 제어부(2)로부터 입력되는 디지털 화소데이터를 아날로그 화소전압신호로 변환하여 공급한다. 이 경우, 데이터 드라이버(4)는 감마회로(8)로부터 그레이별로 공급되는 감마전압들을 이용하여 디지털 화소데이터를 아날로그 화소전압신호로 변환하게 된다.
타이밍 제어부(2)는 데이터 드라이버(4) 및 게이트 드라이버(6)의 구동제어에 필요한 게이트 제어신호들 및 데이터 제어신호들을 발생함과 아울러 데이터 드라이버(4)에 화소데이터를 공급한다. 구체적으로, 타이밍 제어부(2)는 게이트 스타트 펄스(GSC), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE)등과 같은 게이트 제어신호들을 발생하여 게이트 제어신호 전송버스(18)를 통해 게이트 드라이버(6)로 공급한다. 또한, 타이밍 제어부(2)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등과 같 은 데이터 제어신호들을 발생하여 데이터 제어신호 전송버스(16)를 통해 데이터 드라이버(4)로 공급한다. 이와 동시에, 타이밍 제어부(2)는 입력 화소데이터들을 정렬하여 데이터 전송버스(14)를 통해 데이터 드라이버(4)로 공급한다.
이를 위하여 티이밍 제어부(2)는 도 2에 도시된 바와 같이 제어신호들을 발생하는 제어신호 발생부(22)와, 화소데이터를 정렬하여 공급하는 데이터 정렬부(24)를 구비한다.
도 2를 참조하면, 제어신호 발생부(22)는 외부로부터 입력되는 메인클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 게이트 제어신호들(GSC, GSP, GOE 등)과 데이터 제어신호들(SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(SSC, SSP, SOE, POL 등)은 데이터 제어신호 버스(16)에 포함되는 각각의 전송라인들을 통해 데이터 드라이버(4)로 공급된다.
데이터 정렬부(24)는 외부로부터 입력된 화소데이터(R, G, B)를 버스전송 방식에 적합하게 정렬하여 데이터 드라이버(4)로 공급한다. 데이터 정렬부(24)는 데이터 전송 주파수를 줄여 EMI를 감소시키기 위하여 6버스 방식의 데이터 버스(14)가 채용한다. 이에 따라, 데이터 정렬부(24)는 화소데이터(R, G, B)를 오드 화소 데이터(RO, GO, BO)와 이븐 화소데이터(RE, GE, BE)로 분리하여 정렬한다. 이렇게 정렬된 오드 화소데이터(RO, GO, BO)와 이븐 화소데이터(RE, GE, BE)은 제1 내지 제6 데이터 버스(141 내지 146) 각각을 통해 도 2에 도시된 바와 같이 소스 쉬프트 클럭신호(SSC)에 동기하여 데이터 드라이버(4)로 공급된다. 여기서 오드 화소데이터(RO, GO, BO) 및 이븐 화소데이터(RE, GE, BE) 각각이 6비트 데이터의 크기를 갖 는 경우 제1 내지 제6 데이터 전송버스(141 내지 146) 각각은 6개씩의 데이터 전송라인으로 구성된다. 이 결과, 데이터 전송버스(14)는 총 36개의 데이터 전송라인을 포함하게 된다.
이렇게 종래 LCD의 구동장치는 6버스 방식으로 화소데이터를 전송함에 따라 전송 주파수를 줄여 EMI가 줄어들게 한다. 그러나, 데이터 전송 주파수가 기존의 3버스 방식 보다 줄어들어 EMI가 줄어들기는 하였으나, 데이터 전송시 데이터 트랜지션에 따른 EMI의 발생문제는 여전히 존재하게 된다.
따라서, 본 발명의 목적은 효과적으로 EMI를 줄일 수 있는 액정표시장치를 제공하는 데에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 제어신호들을 발생하는 제어신호 발생부와, 화소데이터를 정렬하여 공급하는 데이터 정렬부와, 이전 프레임의 화소데이터를 저장하는 픽셀 메모리와, 현재 프레임의 화소데이터를 홀딩하는 데이터 래치부와, 이전 프레임의 화소데이터와 현재 프레임의 화소데이터를 비교하는 데이터 비교부를 포함하는 타이밍 제어부를 구비하고, 상기 데이터 비교부의 비교결과 상기 이전 프레임의 데이터와 상기 현재 프레임의 데이터가 같은 경우 상기 현재 프레임의 데이터를 홀딩시키고 상기 이전 프레임의 데이터를 데이터 구동부에 인가한다.
상기 데이터 비교부는 이전 프레임의 R,G,B 화소데이터와 현재 프레임의 R,G,B 화소데이터 각각을 비교하여 모든 화소 데이터 각각이 서로 같은 경우 상기 데이터 래치부에 인가된 현재 프레임의 데이터를 홀딩시킨다.
상기 데이터 비교부는 상기 이전 프레임의 R,G,B 화소 데이터 중 하나의 화소 데이터와, 이에 대응하는 상기 현재 프레임의 R,G,B 화소 데이터를 입력값으로 하여 두 입력값을 비교하여 두 입력값이 동일할 경우 제 1 비교신호를 발생하는 다수의 제 1 비교부와, 상기 제 1 비교신호가 모두 같을 경우 제 2 비교신호를 발생하여 현재 프레임의 데이터를 홀딩시키는 비반전신호를 생성하는 제 2 비교부를 구비한다.
상기 제 1 비교부는 상기 이전 프레임의 R,G,B 오드 화소 데이터와 이븐 화소 데이터 및 이에 대응하는 각각의 현재 프레임의 화소 데이터쌍을 입력값으로 하는 EX-NOR 게이트를 구비한다.
상기 제 2 비교부는 제 1 비교신호 모두를 입력값으로 하는 하나의 AND 게이트를 구비한다.
상기 데이터 정렬부는 6비트의 상기 R,G,B 데이터를 12비트의 R,G,B 오드 화소 데이터와 이븐 화소 데이터로 나눈다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3를 참조하면, 본 발명에 따른 액정표시장치는 액정셀(42)들이 매트릭스 형으로 배열된 액정패널(40)과, 액정패널(40)의 데이터라인들(D1 내지 Dm)을 구동하기 위한 데이터 드라이버(34)와, 액정패널(40)의 게이트라인들(G0 내지 Gn)을 구동하기 위한 게이트 드라이버(36)와, 데이터 드라이버(34) 및 게이트 드라이버(36)의 구동을 제어하기 위한 타이밍 제어부(32) 및 데이터 드라이버(34)에 감마전압을 공급하는 감마회로(38)를 구비한다. 특히, 타이밍 제어부(32)는 제어신호 발생부(52)와, 화소데이터를 정렬하여 공급하는 데이터 정렬부(53)와, 이전 프레임의 데이터를 저장하는 픽셀 메모리(54)와, 이전 프레임의 데이터와 현재 프레임의 데이터를 비교하는 데이터 비교부(60)와, 이전 프레임의 데이터와 현재 프레임의 데이터를 비교하는 동안 데이터 전송을 보류시키고 있는 데이터 래치부(56)를 구비한다.
액정패널(40)은 게이트라인들(G0 내지 Gn)과, 그 게이트라인들(G0 내지 Gn)과 절연되면서 교차하는 데이터라인들(D1 내지 Dm)과, 게이트라인들(G0 내지 Gn)과 데이터라인들(D1 내지 Dm)의 교차로 마련되는 영역마다 형성된 액정셀(42)들을 구비한다. 액정셀(42)들 각각은 액정을 사이에 두고 대면하는 공통전극과 화소전극을 구비하여 등가적으로는 액정용량 캐패시터(Clc)로 표현된다. 그리고, 액정셀(42)들 각각은 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지 안정적으로 유지시키기 위한 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(42)들 각각은 스위칭소자인 박막 트랜지스터(TFT)에 의해 구동된다. 박막트랜지스터(TFT)는 게이트라인들(G1 내지 Gn) 중 어느 하나로부터의 스캔신호, 즉 게이트신호에 응답하여 데이터라인(D1 내지 Dm)들 중 어느 하나로부터의 화소전 압신호를 액정셀(42)에 공급한다. 이에 따라, 액정패널(40)은 액정셀(42) 단위로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
게이트 드라이버(36)는 타이밍 제어부(32)로부터의 게이트 제어신호들에 응답하여 액정패널(40)의 게이트라인들(G1 내지 Gn)을 라인단위로 스캔신호, 즉 게이트 하이전압을 공급하여 구동하게 된다. 그리고, 게이트 드라이버(36)는 게이트라인들(G1 내지 Gn)에 게이트 하이전압이 공급되지 않는 기간에는 게이트 로우전압을 공급한다. 또한, 게이트 드라이버(36)는 스토리지 캐패시터(Cst) 형성을 위한 더미 게이트라인(GL0)에는 게이트 로우전압을 공급한다.
데이터 드라이버(34)는 타이밍 제어부(32)로부터의 데이터 제어신호에 응답하여 게이트 드라이버(36)로부터 게이트라인들(G1 내지 Gn) 중 어느 하나에 스캔신호가 공급될 때마다 데이터라인들(D1 내지 Dm) 각각에 화소전압신호를 공급한다. 특히 데이터 드라이버(34)는 타이밍 제어부(32)로부터 입력되는 디지털 화소데이터를 아날로그 화소전압신호로 변환하여 공급한다. 이 경우, 데이터 드라이버(34)는 감마회로(38)로부터 그레이별로 공급되는 감마전압들을 이용하여 디지털 화소데이터를 아날로그 화소전압신호로 변환하게 된다.
타이밍 제어부(32)는 데이터 드라이버(34) 및 게이트 드라이버(36)의 구동제어에 필요한 게이트 제어신호들 및 데이터 제어신호들을 발생함과 아울러 데이터 드라이버(34)에 화소데이터를 공급한다. 구체적으로, 타이밍 제어부(32)는 게이트 스타트 펄스(GSC), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등과 같은 게이트 제어신호들을 발생하여 게이트 제어신호 전송버스를 통해 게이트 드라이버(36)로 공급한다. 또한, 타이밍 제어부(32)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등과 같은 데이터 제어신호들을 발생하여 데이터 제어신호 전송버스를 통해 데이터 드라이버(34)로 공급한다. 이와 동시에, 타이밍 제어부(32)는 입력 화소데이터들을 정렬하여 데이터 전송버스를 통해 데이터 드라이버(34)로 공급한다.
이를 위하여 타이밍 제어부(32)는 도 3에 도시된 바와 같이 제어신호들을 발생하는 제어신호 발생부(52)와, 화소데이터를 정렬하여 공급하는 데이터 정렬부(53)와, 이전 프레임인 (N-1)번째의 화소데이터를 저장하는 픽셀 메모리(54)와 현재 프레임인 N번째의 화소데이터를 홀딩하는 데이터 래치부(56) 및 이전 프레임의 화소데이터와 현재 프레임의 화소데이터를 비교하는 데이터 비교부(60)를 구비한다.
제어신호 발생부(52)는 외부로부터 입력되는 메인클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 게이트 제어신호들(GSC, GSP, GOE 등)과 데이터 제어신호들(SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(SSC, SSP, SOE, POL 등)은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 데이터 드라이버(34)로 공급된다.
데이터 정렬부(53)는 외부로부터 입력된 화소데이터(R, G, B)를 버스전송 방식에 적합하게 정렬하여 데이터 드라이버(34)로 공급한다. 데이터 정렬부(53)는 데이터 전송 주파수를 줄여 EMI를 감소시키기 위하여 6버스 방식의 데이터 버스가 채 용한다. 이에 따라, 데이터 정렬부(53)는 화소데이터(R, G, B)를 오드 화소데이터(RO, GO, BO)와 이븐 화소데이터(RE, GE, BE)로 분리하여 정렬한다. 이렇게 정렬된 오드 화소데이터(RO, GO, BO)와 이븐 화소데이터(RE, GE, BE)은 제1 내지 제6 데이터 버스(141 내지 146) 각각을 통해 소스 쉬프트 클럭신호(SSC)에 동기하여 데이터 드라이버(34)로 공급된다. 여기서 오드 화소데이터(RO, GO, BO) 및 이븐 화소데이터(RE, GE, BE) 각각이 6비트 데이터의 크기를 갖는 경우 제1 내지 제6 데이터 전송버스(141 내지 146) 각각은 6개씩의 데이터 전송라인으로 구성된다. 이 결과, 데이터 전송버스는 총 36개의 데이터 전송라인을 포함하게 된다.
픽셀 메모리(54)는 타이밍 제어부(32)를 경유한 이전 프레임의 R,G,B 데이터를 저장한다.
데이터 래치부(56)는 현재 프레임의 R,G,B 데이터를 바로 데이터 드라이버(34)로 바로 공급하지 않고 보류시킨다.
픽셀 메모리(54)에 저장되어 있는 이전 프레임의 R,G,B 데이터와 현재 프레임의 R,G,B 데이터를 비교하여 현재 프레임의 R,G,B 데이터가 이전 프레임의 R,G,B 데이터와 같다면 이전 프레임의 R,G,B 데이터가 데이터 드라이버(34)로 전송된다.
다음은 본 발명의 실시 예에 따른 이전 프레임과 현재 프레임의 데이터를 비교하는 회로를 나타내는 도면이다.
도 4를 참조하여 n번째 프레임의 영상을 표시하기 위한 타이밍 제어부의 동작과정을 살펴보면 다음과 같다.
먼저, 이전 프레임인 (n-1)번째의 데이터는 데이터 정렬부(53)를 통과하여 오드 화소 데이터와 이븐 화소 데이터의 12비트의 화소 데이터로 나뉘어지고 나뉘어진 12비트의 화소 데이터는 픽셀 메모리에 저장된다.
n번째 프레임의 6비트의 R,G,B 데이터는 데이터 정렬부(53)를 통과하여 오드 화소 데이터와 이븐 화소 데이터의 12비트의 화소 데이터로 나뉜다.
n번째 프레임의 12비트의 화소 데이터는 데이터 레치부와 데이타 비교부로 전송된다.
데이터 래치부(56)는 데이터 정렬부(53)를 통과한 12비트의 R,G,B 데이터를 래치시킨다.
데이타 비교부(60)는 제 1 및 제 2 비교부를 구비하고, 픽셀 메모리에 저장된 (n-1)번째 프레임의 화소 데이터와 데이터 정렬부(53)에서 분기된 n번째 화소 데이터를 비교한다.
이를 상세히 설명하면 다음과 같다.
픽셀 메모리의 (n-1)번째 프레임의 화소 데이터와 데이터 정렬부(53)에서 분기된 n번째 화소 데이터는 제 1 비교부에 입력된다.
제 1 비교부는 6개의 EX-NOR게이트를 구비하고(도면의 간략화를 위해 도면에서는 3개의 EX-NOR게이트를 나타내었다) 각각의 EX-NOR게이트는 R,G,B각각의 오드 화소 데이터와 이븐 화소 데이터를 비교한다. EX-NOR게이트는 입력값이 같으면 하이 신호의 출력값을 생성한다. 즉, (n-1)번째 프레임과 n번째 프레임의 각각의 R,G,B 오드 화소 데이터와 이븐 화소 데이터가 같으면 하이 신호의 출력값을 생성한다.
모든 EX-NOR게이트의 출력값은 제 2 비교부의 입력값으로 입력된다. 제 2 비교부는 AND게이트를 구비하여 제 1 비교부의 입력값이 모두 하이펄스일 경우 하이 펄스를 생성한다. 즉, 제 1 비교부에서 비교된 (n-1)번째 프레임과 n번째 프레임의 R,G,B 오드 화소 데이터와 이븐 화소 데이터가 각각 모두 같다면 제 2 비교부는 하이 펄스의 출력값을 생성한다.
제 2 비교부의 하이 신호의 출력값은 비반전 신호로써 데이터 레치부에 인가된 n번째 프레임의 화소 데이터들을 홀딩시킨다. 따라서 액정표시장치는 (n-1)번째 프레임의 화소 데이터를 그대로 표시하게 된다.
도 5는 데이터 비교부에서 이전 프레임과 현재 프레임에 인가되는 화소 데이터를 비교하는 동작을 나타내는 타이밍도이다.
도면의 간략화를 위해서 이전 프레임과 현재 프레임에 인가되는 R의 오드 화소 데이터와 이븐 화소 데이터의 비교만을 나타내었다.
제 1 비교기는 이전 프레임과 현재 프레임의 R의 오드 화소 데이터를 입력신호로 하여 두 신호를 비교한다.
제 2 비교기는 이전 프레임과 현재 프레임의 R의 이븐 화소 데이터를 입력신호로 하여 두 신호를 비교한다.
제 1 비교기의 출력값은 제 1,2,5,6 픽셀처럼 각각의 제 1 비교기의 입력값이 같을 경우 하이펄스가 된다.
제 2 비교기의 출력값은 제 2픽셀처럼 각각의 제 2 비교기의 입력값이 같을 경우 하이펄스가 된다.
제 1 및 제 2 비교기의 출력신호는 제 2 비교부에 인가되고, 제 2 비교부는 제 2 픽셀처럼 입력신호가 모두 하이 신호일 경우 하이 신호를 생성한다. 실제적으로 제 1 비교부에 포함된 도시하지 않은 제 3 내지 제 6 비교기는 제 1 및 제 2 비교기와 같은 동작으로 출력신호를 생성하고, 제 2 비교부는 제 1 내지 제 6 비교기의 출력신호를 입력신호로 하여 출력값을 생성한다.
제 2 비교부의 출력신호가 하이 신호일 경우, 이 신호는 비반전 신호로서 데이터 레치부에 인가된다. 데이터 래치부에 비반전 신호가 인가될 경우 데이터 래치부는 현재 프레임의 화소데이터들을 홀딩시킨다. 따라서 데이터 구동부에는 이전 프레임의 화소데이터들이 인가된다.
이처럼, 데이터 제어부는 이전 프레임의 데이터와 현재 프레임의 데이터를 비교하여 연속되는 프레임의 화소 데이터 각각이 모두 같을 경우에는 이전 프레임의 데이터를 데이터 구동부에 전송함으로써 데이터 트랜지션(Data Transition)을 줄일 수 있다. 이에 따라, 데이터 트랜지션에 따른 EMI의 발생을 줄이게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 데이터 트랜지션의 수를 감소시켜 EMI의 발생을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 제어신호들을 발생하는 제어신호 발생부와;
    화소데이터를 정렬하여 공급하는 데이터 정렬부와;
    이전 프레임의 화소데이터를 저장하는 픽셀 메모리와;
    현재 프레임의 화소데이터를 홀딩하는 데이터 래치부와;
    이전 프레임의 화소데이터와 현재 프레임의 화소데이터를 비교하는 데이터 비교부를 포함하는 타이밍 제어부를 구비하고,
    상기 데이터 비교부는,
    상기 이전 프레임의 화소 데이터와, 이에 대응하는 상기 현재 프레임의 화소 데이터를 입력값으로 하여 두 입력값을 비교해, 두 입력값이 동일할 경우 제1 비교 신호를 발생하는 다수의 제1 비교부와,
    상기 제1 비교신호가 모두 같을 경우 제2 비교신호를 발생하는 제2 비교부를 구비해서,
    상기 데이터 비교부의 비교결과 상기 이전 프레임의 화소데이터와 상기 현재 프레임의 화소데이터가 같은 경우 상기 현재 프레임의 화소데이터를 홀딩시키고 상기 이전 프레임의 화소데이터를 데이터 구동부에 인가하고,
    상기 데이터 비교부는 이전 프레임의 화소데이터와 현재 프레임의 화소데이터 각각을 비교하여 모든 화소 데이터 각각이 서로 같은 경우 상기 데이터 래치부에 인가된 현재 프레임의 화소데이터를 홀딩시키는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 비교부는 상기 이전 프레임의 R,G,B 오드 화소 데이터와 이븐 화소 데이터 및 이에 대응하는 각각의 현재 프레임의 화소 데이터쌍을 입력값으로 하는 다수의 EX-NOR 게이트를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제 2 비교부는 제 1 비교신호 모두를 입력값으로하는 하나의 AND 게이트를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 정렬부는 6비트의 상기 화소 데이터를 12비트의 오드 화소 데이터와 이븐 화소 데이터로 나누는 것을 특징으로 하는 액정표시장치.
KR1020040118598A 2004-12-31 2004-12-31 액정표시장치 KR101147832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118598A KR101147832B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118598A KR101147832B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060079030A KR20060079030A (ko) 2006-07-05
KR101147832B1 true KR101147832B1 (ko) 2012-05-18

Family

ID=37170840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118598A KR101147832B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR101147832B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607293B1 (ko) 2010-01-08 2016-03-30 삼성디스플레이 주식회사 데이터 처리 방법 및 이를 수행하기 위한 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
KR20040013751A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040059320A (ko) * 2002-12-28 2004-07-05 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
KR20040013751A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040059320A (ko) * 2002-12-28 2004-07-05 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20060079030A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
KR100965571B1 (ko) 액정표시장치와 그 구동방법
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
US7432901B2 (en) Driving apparatus for liquid crystal display
KR20160081424A (ko) 표시 장치 및 이의 구동 방법
KR101441385B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20090059506A (ko) 액정표시장치의 구동회로
US7528821B2 (en) Method of driving liquid crystal display for expanding an effective picture field
KR20030055921A (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
KR101777126B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080050313A (ko) 액정표시장치 및 그 구동방법
KR101147832B1 (ko) 액정표시장치
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR101502370B1 (ko) 액정표시장치
KR101136259B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
KR20160094513A (ko) 표시장치용 표시패널
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR102406704B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101016754B1 (ko) 듀얼 쉬프트 레지스터를 포함한 게이트 드라이버와 그를이용한 액정 패널 구동 장치 및 방법
KR100947782B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101037083B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101084941B1 (ko) 액정표시장치 및 그 구동방법
KR100604272B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100942834B1 (ko) 액정표시장치의 구동장치 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8