JP3498734B2 - 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 - Google Patents

画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Info

Publication number
JP3498734B2
JP3498734B2 JP2001212084A JP2001212084A JP3498734B2 JP 3498734 B2 JP3498734 B2 JP 3498734B2 JP 2001212084 A JP2001212084 A JP 2001212084A JP 2001212084 A JP2001212084 A JP 2001212084A JP 3498734 B2 JP3498734 B2 JP 3498734B2
Authority
JP
Japan
Prior art keywords
data
circuit
image
image data
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001212084A
Other languages
English (en)
Other versions
JP2002149136A (ja
Inventor
青木　　透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001212084A priority Critical patent/JP3498734B2/ja
Priority to TW090119530A priority patent/TW513686B/zh
Priority to US09/938,657 priority patent/US6829392B2/en
Priority to KR10-2001-0051753A priority patent/KR100408349B1/ko
Priority to CNB011370726A priority patent/CN1197048C/zh
Publication of JP2002149136A publication Critical patent/JP2002149136A/ja
Application granted granted Critical
Publication of JP3498734B2 publication Critical patent/JP3498734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数系統に分割さ
れるとともに時間軸伸長され単位時間毎に一定の信号レ
ベルを維持する各画像信号を予め定められたタイミング
で前記各データ線に供給する電気光学装置に用いて好適
な画像処理回路および画像データ処理方法、これを用い
た電気光学装置、ならびに電子機器に関する。
【０００２】
【従来の技術】従来の電気光学装置、例えば、アクティ
ブ・マトリクス型の液晶表示装置について、図１１およ
び図１２を参照して説明する。
【０００３】まず、図１１に示されるように、従来の液
晶表示装置は、液晶表示パネル１００と、タイミング回
路２００と、画像信号処理回路３００とから構成され
る。このうち、タイミング回路２００は、各部で使用さ
れるタイミング信号（必要に応じて後述する）を出力す
るものである。また、画像信号処理回路３００内部にお
けるＤ／Ａ変換回路３０１は外部機器から供給される画
像データＤａをデジタル信号からアナログ信号に変換し
て画像信号VIDとして出力する。さらに相展開回路３０
２は、一系統の画像信号VIDを入力すると、これをＮ相
（図においてはＮ＝６）の画像信号に展開して出力する
ものである。ここで、画像信号をＮ相に展開する理由
は、後述するサンプリング回路において、薄膜トランジ
スタ（Thin Film Transistor：以下、「ＴＦＴ」と称す
る）に供給される画像信号の印加時間を長くして、ＴＦ
Ｔパネルのデータ信号のサンプリング時間および充放電
時間を十分に確保するためである。
【０００４】一方、増幅・反転回路３０３は、画像信号
を以下の条件で極性反転させて適宜、増幅してから、相
展開された画像信号VID1〜VID6として液晶表示パネル１
００に供給するものである。ここで極性反転とは、画像
信号の振幅中心電位を基準電位として、その電圧レベル
を交互に反転させることをいう。また、反転するか否か
については、データ信号の印加方式が走査線単位の極
性反転であるか、データ信号線単位の極性反転である
か、画素単位の極性反転であるかに応じて定められ、
その反転周期は、１水平走査期間またはドットクロック
周期に設定される。
【０００５】次に、液晶表示パネル１００について説明
する。この液晶表示パネル１００は、素子基板と対向基
板とが間隙をもって対向し、この間隙に液晶が封入され
た構成となっている。ここで、素子基板と対向基板と
は、石英基板や、ハードガラス等からなる。
【０００６】このうち、素子基板にあっては、図１２に
おいてＸ方向に沿って平行に複数本の走査線１１２が配
列して形成され、また、これと直交するＹ方向に沿って
平行に複数本のデータ線１１４が形成されている。ここ
で、各データ線１１４は６本を単位としてブロック化さ
れており、これらをブロックＢ１〜Ｂｍと称する。以
下、説明の便宜上、一般的なデータ線を指摘する場合に
は、その符号を１１４として示すが特定のデータ線を指
摘する場合には、その符号を１１４ａ〜１１４ｆとして
示すこととする。
【０００７】これらの走査線１１２とデータ線１１４と
の各交点においては、スイッチング素子として、例え
ば、各ＴＦＴ１１６のゲート電極が走査線１１２に接続
される一方、ＴＦＴ１１６のソース電極がデータ線１１
４に接続されるとともに、ＴＦＴ１１６のドレイン電極
が画素電極１１８に接続されている。そして、各画素
は、画素電極１１８と、対向基板に形成された共通電極
と、これら両電極間に挟持された液晶とによって構成さ
れて、走査線１１２とデータ線１１４との各交点におい
て、マトリクス状に配列することとなる。なお、このほ
かに保持容量（図示省略）が各画素電極１１８に接続さ
れた状態で形成されている。
【０００８】さて、走査線駆動回路１２０は、素子基板
上に形成され、タイミング回路２００からのクロック信
号ＣＬＹや、その反転クロック信号ＣＬＹinv、転送開
始パルスＤＹ等に基づいて、パルス的な走査信号を各走
査線１１２に対して順次出力するものである。詳細に
は、走査線駆動回路１２０は、垂直走査期間の最初に供
給される転送開始パルスＤＹを、クロック信号ＣＬＹお
よびその反転クロック信号ＣＬＹinvにしたがって順次
シフトして走査線信号として出力し、これにより各走査
線１１２を順次選択するものである。
【０００９】一方、サンプリング回路１３０は、サンプ
リング用のスイッチ１３１を各データ線１１４の一端に
おいて、各データ線１１４毎に備えるものである。この
スイッチ１３１は、同じく素子基板上に形成されたＴＦ
Ｔからなり、このスイッチ１３１のソース電極には、画
像信号供給線Ｌ１〜Ｌ６を介して画像信号VID1〜VID6が
入力されている。そして、ブロックＢ１のデータ線１１
４ａ〜１１４ｆに接続された６個のスイッチ１３１のゲ
ート電極は、サンプリング信号Ｓ１が供給される信号線
に接続され、ブロックＢ２のデータ線１１４ａ〜１１４
ｆに接続された６個のスイッチ１３１のゲート電極は、
サンプリング信号Ｓ２が供給される信号線に接続され、
以下同様に、ブロックＢｍのデータ線１１４ａ〜１１４
ｆに接続された６個のスイッチ１３１のゲート電極は、
サンプリング信号Ｓｍが供給される信号線に接続されて
いる。ここで、サンプリング信号Ｓ１〜Ｓｍは、それぞ
れ水平有効表示期間内に画像信号VID1〜VID6をブロック
毎にサンプリングするための信号である。
【００１０】また、シフトレジスタ回路１４０は、同じ
く素子基板上に形成され、タイミング回路２００からの
クロック信号ＣＬＸや、その反転クロック信号ＣＬＸin
v、転送開始パルスＤＸ等に基づいて、サンプリング信
号Ｓ１〜Ｓｍを順次出力するものである。詳細には、シ
フトレジスタ回路１４０は、水平走査期間の最初に供給
される転送開始パルスＤＸを、クロック信号ＣＬＸおよ
びその反転クロック信号ＣＬＸinvにしたがって順次シ
フトしてサンプリング信号Ｓ１〜Ｓｍとして順次出力す
るものである。
【００１１】このような構成において、サンプリング信
号Ｓ１が出力されると、ブロックＢ１に属する６本のデ
ータ線１１４ａ〜１１４ｆには、それぞれ画像信号VID1
〜VID6がサンプリングされて、これらの画像信号VID1〜
VID6が現時点の選択走査線における６個の画素に、当該
ＴＦＴ１１６によってそれぞれ書き込まれることとな
る。
【００１２】この後、サンプリング信号Ｓ２が出力され
ると、今度は、ブロックＢ２に属する６本のデータ線１
１４ａ〜１１４ｆには、それぞれ画像信号VID1〜VID6が
サンプリングされ、これらの画像信号VID1〜VID6がその
時点の選択走査線における６個の画素に、当該ＴＦＴ１
１６によってそれぞれ書き込まれることとなる。
【００１３】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、…、Ｓｍが順次出力されると、ブロックＢ３、Ｂ
４、…、Ｂｍに属する６本のデータ線１１４ａ〜１１４
ｆには、それぞれ画像信号VID1〜VID6がサンプリングさ
れ、これらの画像信号VID1〜VID6がその時点の選択走査
線における６個の画素にそれぞれ書き込まれることとな
る。そして、この後、次の走査線が選択されて、ブロッ
クＢ１〜Ｂｍにおいて同様な書き込みが繰り返し実行さ
れることとなる。
【００１４】この駆動方式では、サンプリング回路１３
０におけるスイッチ１３１を駆動制御するシフトレジス
タ回路１４０の段数が、各データ線を点順次で駆動する
方式と比較して１／６に低減される。さらに、シフトレ
ジスタ回路１４０に供給すべきクロック信号ＣＬＸおよ
びその反転クロック信号ＣＬＸinvの周波数も１／６で
済むので、段数の低減化と併せて低消費電力化も図られ
ることとなる。
【００１５】
【発明が解決しようとする課題】しかしながら、一系統
の画像信号を複数系統に相展開し、複数系統の画像信号
を用いて液晶表示パネルを駆動する方式には、ブロック
単位で本来表示すべき階調からずれた階調が表示される
といった問題がある（以下、この現象をブロックゴース
トと称する）。
【００１６】例えば、ノーマリーホワイトモードで動作
する液晶表示パネルにおいて、図１３（Ａ）に示すよう
に、１画面が、ブロックＢ１〜Ｂ７から構成されてお
り、ブロックＢ１〜Ｂ３およびブロックＢ４の領域ｂ４
１には黒を表示する一方、ブロックＢ４の領域ｂ４２お
よびブロックＢ５、Ｂ６およびＢ７には中間調を表示す
るものとすると、領域ｂ４２は中間調より若干明るくな
り、次のブロックＢ５は中間調より若干暗くなる。
【００１７】本願発明者は、このようなブロックゴース
トについて、実験・検討を重ねた結果、その主要な要因
は以下の２点にあることを見いだした。
【００１８】まず、図１２に示す液晶表示パネル１００
において、ｉ番目のブロックＢｉに関する等価回路は、
図１４に示すものとなる。同図において、Ｒは対向電極
（共通電極）の等価抵抗である。また、画像信号供給線
Ｌ１〜Ｌ６と対向電極との間には液晶が挟持されている
ため、寄生容量が発生する。Ｃｘａ〜Ｃｘｆはこの寄生
容量を等価容量として表している。さらに、１３１ａ〜
１３１ｆは各画像信号供給線Ｌ１〜Ｌ６に対応するサン
プリング用の各スイッチ１３１である。くわえて、Ｃｙ
ａ〜Ｃｙｆはデータ線１１４ａ〜１１４ｆの寄生容量
（対向電極との間で主として発生）および画素容量を等
価容量として表している。
【００１９】第１の要因は、等価容量Ｃｘａ〜Ｃｘｆと
抵抗Ｒによって微分回路が形成されるため、画像信号Ｖ
ＩＤ１〜ＶＩＤ６が液晶表示パネル１００に入力される
と、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化量に応じた
波形が対向電極上に発生する点にある。
【００２０】第２の要因は、ブロックＢｉが選択された
際の電荷の充放電に伴う対向電極の電圧変化である。す
わなち、ブロックＢｉが選択され、スイッチ１３１ａ〜
１３１ｆがオン状態になると、等価容量Ｃｙａ〜Ｃｙｆ
には、初期電圧Ｖｓ（ブロックＢｉの選択期間の開始時
点における等価容量Ｃｙａ〜Ｃｙｆとスイッチ１１３ａ
〜１１３ｆとの各接続点の電圧）から画像信号ＶＩＤ１
〜ＶＩＤ６の電圧になるまで、電荷の充放電が行われる
ことになる。第２の要因は、この時の充放電電流によっ
て、微分波形が対向電極上に発生する点にある。
【００２１】第１および第２の要因によって生じる微分
波形状の電圧歪は、ブロックＢｉの選択期間の開始とと
もに発生し時間が経つにつれ減衰する。ブロックＢｉの
選択期間の終了時点において対向電極に残る誤差電圧を
Ｖｅとすると、Ｖｅ＝０にならないと表示ムラが発生す
る。これは、選択期間の終了時点でスイッチ１１３ａ〜
１１３ｆがオフ状態となり誤差電圧Ｖｅの影響うけた電
圧が画素容量に保持されることになるからである。
【００２２】まず、第１の要因による第１の誤差電圧Ｖ
ｅ１は、以下の式１で与えられる。ただし、αは定数で
ある。また、Ｖｋ,iはｉ番目のブロックにおけるｋ番目
のデータ線に供給すべき画像信号を表している。
【００２３】
【数１】 また、第２の要因による第２の誤差電圧Ｖｅ２は、以下
の式２で与えられる。ただし、βは定数である。
【００２４】
【数２】 したがって、両者を合計した誤差電圧Ｖｅは以下の式３
で与えられる。
【００２５】
【数３】 これらの式１〜式３を用いて、図１３（Ｂ）に示すブロ
ックＢ３からブロックＢ５までの輝度変化について検討
する。ここでは、図１３（Ｂ）に示すようにブロックＢ
４を構成する６本のデータ線１１４ａ〜１１４ｆのうち
左から４本のデータ線に黒レベルＶｂを供給し（領域ｂ
４１）、右から２本のデータ線に中間調レベルＶｃを供
給し（領域ｂ４２）、また、初期電圧Ｖｓは中間調レベ
ルＶｃと一致するものとする。
【００２６】まず、ｉ＝３としてブロックＢ３の輝度レ
ベルの変化を考える。図１３（Ａ）に示すようにブロッ
クＢ３の直前のブロックＢ２はブロックＢ３と同様に黒
を表示するので、式１におけるＶk, i とＶk, i-1はと
もに黒レベルＶｂとなり、Ｖｅ１＝０となる。また、初
期電圧Ｖｓは中間調レベルＶｃと一致するから、Ｖｅ２
＝６β（Ｖｂ−Ｖｃ）＞０となる。したがって、誤差電
圧Ｖｅは正となり、ブロックＢ３は明るくなる。ただ
し、人の視覚は中間調では少しの輝度変化でも感ずる
が、黒では輝度変化をあまり感じないので、人にはブロ
ックＢ３が明るくなったように殆ど感じられない。
【００２７】次に、ブロックＢ４にあっては、２/３の
領域ｂ４１に黒を表示し残りの１/３の領域ｂ４２には
中間調を表示する。このため、Ｖｅ１＝−２α（Ｖｂ−
Ｖｃ）＜０、Ｖｅ２＝４β（Ｖｂ−Ｖｃ）＞０となる。
Ｖｅが正の値を取るか負の値を取るかは、α、βの値に
よる。一般的に等価容量Ｃｙａ〜Ｃｙｆの値は等価容量
Ｃｘａ〜Ｃｘｆの値より大きいため、β＞αである場合
が多い。したがって、通常は、誤差電圧Ｖｅは正とな
り、ブロックＢ４は全体的に明るくなる。ただし、上述
した視覚特性により、人は黒を表示する領域ｂ４１の輝
度が明るくなったと殆ど感じないが、中間調を表示する
領域ｂ４２では明るくなったように感じる。
【００２８】次に、ブロックＢ５では中間調を表示する
ので、Ｖｅ１＝−４α（Ｖｂ−Ｖｃ）＜０、Ｖｅ２＝０
となり、誤差電圧Ｖｅは負の値を取るので、ブロックＢ
５は暗くなる。
【００２９】本発明は、上述した事情に鑑みたものであ
り、ブロックの途中で表示すべき階調が変化する場合
に、当該ブロックの残りの領域（例えばｂ４２）および
次のブロック（例えばＢ５）におけるブロックゴースト
を除去して、表示品質を大幅に向上させることにある。
【００３０】
【課題を解決するための手段】（１）上記目的を達成す
るために本発明の第１の画像処理回路は、複数の走査線
と、複数のデータ線と、前記各走査線と前記各データ線
の交差に対応して設けられたスイッチング素子と、前記
スイッチング素子に電気的に接続された画素電極とを有
する電気光学装置に用いられる画像処理回路であって、
供給された画像データを単位時間遅延させる遅延回路
と、前記遅延回路に供給された前記画像データと、前記
遅延回路から出力される遅延画像データとの差分を前記
単位時間毎に平均化して得たデータに基づいて第１補正
データを生成する第１補正データ生成手段と、前記画像
データと予め定められた基準データとの差分を前記単位
時間毎に平均化して得たデータに基づいて第２補正デー
タを生成する第２補正データ生成手段と、前記第１補正
データ及び前記第２補正データに基づいて、前記遅延回
路により遅延された前記画像データを補正して補正済画
像データを生成する補正手段と、前記補正済画像データ
を複数の相展開画像信号に分割し、前記複数のデータ線
に供給する相展開回路とを具備することを特徴とする。
【００３１】この発明の前提となる電気光学装置では、
複数系統に分割された相展開画像信号に基づいて画像を
表示することになるが、各データ線に至るまでの画像信
号供給線には寄生容量が付随する。さらに、データ線自
体にも寄生容量が付随するとともに各画素容量が設けら
れている。くわえて、対向電極には分布抵抗が存在す
る。このため、画像信号供給線と対向電極との間には等
価的に微分回路が形成されており、また、データ線と対
向電極との間にも等価的に微分回路が形成されている。
したがって、電気光学装置に供給される画像信号の信号
レベルが変化すると、画像信号供給線と対向電極との間
に形成される微分回路によって対向電極に第１の誤差電
圧が誘起される。また、あるデータ線が選択されると電
荷の充放電が起こるので、対向電極の第２の誤差電圧が
変化する。これらの要因によってゴーストが発生する。
【００３２】本発明によれば、第１補正データ生成手段
は第１差分データを１単位時間毎に平均化して第１補正
データを生成するが、これは第１の誤差電圧に相当す
る。また、第２補正データ生成手段は第２差分データを
１単位時間毎に平均化して第２補正データを生成する
が、これは第２の誤差電圧に相当する。すなわち、第１
および第２補正データは、対向電極の電圧変化を予め予
測したものとなっている。補正済画像データは第１およ
び第２補正データに基づいて画像データを補正して生成
されるから、補正済画像データに基づいて、画像信号を
生成することによって、対向電極に第１および第２の誤
差電圧が発生してもこれらをキャンセルすることができ
る。この結果、ブロックゴーストを大幅に低減し、表示
画像の品質を飛躍的に向上させることが可能となる。
【００３３】（２）また、上述した発明において、前記
第１補正データ生成手段は、前記遅延回路に供給された
前記画像データと、前記遅延回路から出力される遅延画
像データとの差分を第１差分データとして算出する第１
減算回路と、前記第１差分データを前記単位時間毎に平
均化した第１平均化データを生成する第１平均化回路
と、前記第１平均化データに係数を乗算して第１補正デ
ータを生成する第１係数回路とを備えることが望まし
い。
【００３４】（３）くわえて、より具体的には、前記第
１平均化回路は、前記第１差分データを前記単位時間毎
に累積加算する累積加算回路と、累積加算結果を、前記
入力画像信号を分割する分割数で除算する除算回路とを
備えることが好ましい。
【００３５】（４）また、上述した発明において、前記
第２補正データ生成手段は、前記画像データと前記基準
データとの差分を第２差分データとして算出する第２減
算回路と、前記第２差分データを前記単位時間毎に平均
化した第２平均化データを生成する第２平均化回路と、
前記第２平均化データに係数を乗算して第２補正データ
を生成する第２係数回路とを備えることが望ましい。
【００３６】（５）くわえて、より具体的には、前記第
２平均化回路は、前記第２差分データを前記単位時間毎
に累積加算する累積加算回路と、累積加算結果を前記入
力画像信号の分割数で除算する除算回路とを備えること
が好ましい。
【００３７】この発明によれば、累積加算結果を分割数
（相展開数）で除算するので、各ブロックで平均化され
た第１および第２差分データを算出することができる。
【００３８】（６）さらに、前記基準データは、前記画
素電極、これに対向する対向電極、および電気光学物質
を備える画素容量に印加されている初期電圧に対応する
ものであってもよい。
【００３９】（７）あるいは、前記基準データは、前記
画素電極と、これに対向する対向電極、および電気光学
物質を備える画素容量に印加されているプリチャージ電
圧であってもよい。
【００４０】上述した第２の誤差電圧は電荷の充放電に
伴うものであるため、データ線や画素容量の電圧の変化
を問題とする。このため初期電圧やプリチャージ電圧を
基準データとして用いることができる。ただし、実際の
電気光学装置では、各種の要因によりこれらの最適値が
これらの値からズレることもあり得るので、要はブロッ
クゴーストが視覚的に最小となるように基準データを定
めればよい。
【００４１】（８）また、前記電気光学装置が、サンプ
リング信号に従って前記各相展開画像信号をサンプリン
グして前記データ線に供給する複数のスイッチ素子と、
前記スイッチ素子に前記各画像信号を供給する各画像信
号供給線を備えるものである場合には、前記第１係数回
路の第１係数は、少なくとも前記各画像信号供給線に付
随する寄生容量成分および対向電極の抵抗成分に基づい
て定めることが望ましい。
【００４２】これにより、第１の誤差電圧に起因するゴ
ーストを効果的にキャンセルすることができる。
【００４３】（９）また、前記第２係数回路の第２係数
は、少なくとも前記各データ線に付随する寄生容量成分
および対向電極の抵抗成分に基づいて定めることが望ま
しい。
【００４４】これにより、第２の誤差電圧に起因するゴ
ーストを効果的にキャンセルすることができる。
【００４５】 （１０）また、本発明の第２の画像処理
回路は、供給された画像データを単位時間遅延させる遅
延回路と、前記遅延回路に供給された前記画像データ
と、前記遅延回路から出力される遅延画像データとの差
分を前記単位時間毎に平均化して得たデータに基づいて
第１補正データを生成する第１補正データ生成手段と、
前記画像データと予め定められた基準データとの差分を
前記単位時間毎に平均化して得たデータに基づいて第２
補正データを生成する第２補正データ生成手段と、前記
第１補正データ及び前記第２補正データに基づいて、前
記遅延回路により遅延された前記画像データを補正して
補正済画像データを生成する補正手段とを具備すること
を特徴とする。
【００４６】本発明によれば、第１補正データ生成手段
は第１差分データを１単位時間毎に平均化して第１補正
データを生成するが、これは第１の誤差電圧に相当す
る。また、第２補正データ生成手段は第２差分データを
１単位時間毎に平均化して第２補正データを生成する
が、これは第２の誤差電圧に相当する。すなわち、第１
および第２補正データは、対向電極の電圧変化を予め予
測したものとなっている。補正済画像データは第１およ
び第２補正データに基づいて画像データを補正して生成
されるから、補正済画像データに基づいて、画像信号を
生成することによって、対向電極に第１および第２の誤
差電圧が発生してもこれらをキャンセルすることができ
る。この結果、ブロックゴーストを大幅に低減し、表示
画像の品質を飛躍的に向上させることが可能となる。
【００４７】（１１）また、本発明の電気光学装置は、
複数の走査線と、複数のデータ線と、前記各走査線と前
記各データ線の交差に対応して設けられたスイッチング
素子と、前記スイッチング素子に電気的に接続された画
素電極と、供給された画像データを単位時間遅延させる
遅延回路と、前記遅延回路に供給された前記画像データ
と、前記遅延回路から出力される遅延画像データとの差
分を前記単位時間毎に平均化して得たデータに基づいて
第１補正データを生成する第１補正データ生成手段と、
前記画像データと予め定められた基準データとの差分を
前記単位時間毎に平均化して得たデータに基づいて第２
補正データを生成する第２補正データ生成手段と、前記
第１補正データ及び前記第２補正データに基づいて、前
記遅延回路により遅延された前記画像データを補正して
補正済画像データを生成する補正手段と、前記補正済画
像データを複数の相展開画像信号に分割し、前記複数の
データ線に供給する相展開回路とを具備することを特徴
とする。
【００４８】この電気光学装置によれば、ブロックゴー
ストを大幅に低減し、表示画像の品質を飛躍的に向上さ
せることが可能となる。
【００４９】（１２）また、上述の電気光学装置は、さ
らに、サンプリング信号を順次生成するデータ線駆動回
路と、前記サンプリング信号に基づいて前記相展開画像
信号をサンプリングして前記各データ線に供給するサン
プリング回路とを備えることが望ましい。
【００５０】この電気光学装置によれば、表示画像の品
質を大幅に向上させることができるとともに、データ線
に画像信号を供給する時間を長くすることができる。
【００５１】（１３）次に、本発明の電子機器は、上述
した電気光学装置を備えたことを特徴としており、例え
ば、ビデオプロジェクタ、ノート型パーソナルコンピュ
ータ、携帯電話機等が該当する。
【００５２】（１４）次に、本発明に係る第１の画像デ
ータ処理方法は、画像信号を複数のデータ線に供給する
電気光学装置に用いられる画像データ処理方法であっ
て、供給された画像データを単位時間遅延し、供給され
た前記画像データと、単位時間遅延された遅延画像デー
タとの差分を第１差分データとして生成し、前記第１差
分データを前記各単位時間毎に平均化して第１平均化デ
ータを生成し、前記第１平均化データに第１係数を乗算
して第１補正データを生成し、前記画像データと予め定
められた基準データとの差分を第２差分データとして生
成し、前記第２差分データを前記各単位時間毎に平均化
して第２平均化データを生成し、前記第２平均化データ
に第２係数を乗算して第２補正データを生成し、前記第
１補正データおよび前記第２補正データに基づいて、遅
延された前記画像データを補正して補正済画像データを
生成し、前記補正済画像データを複数の相展開画像信号
に分割し、前記複数のデータ線に供給することを特徴と
する。
【００５３】この発明によれば、第１補正データは第１
の誤差電圧に相当し、第２補正データは第２の誤差電圧
に相当するから、第１および第２補正データは、対向電
極の電圧変化を予め予測したものとなっている。補正済
画像データは第１および第２補正データに基づいて画像
データを補正して生成されるから、補正済画像データに
基づいて、画像信号を生成することによって、対向電極
に第１および第２の誤差電圧が発生してもこれらをキャ
ンセルすることができる。この結果、ブロックゴースト
を大幅に低減し、表示画像の品質を飛躍的に向上させる
ことが可能となる。
【００５４】（１５）次に、本発明に係る第２の画像デ
ータ処理方法は、供給された画像データを単位時間遅延
し、供給された前記画像データと、単位時間遅延された
遅延画像データとの差分を第１差分データとして生成
し、前記第１差分データを前記各単位時間毎に平均化し
て第１平均化データを生成し、前記第１平均化データに
第１係数を乗算して第１補正データを生成し、前記画像
データと予め定められた基準データとの差分を第２差分
データとして生成し、前記第２差分データを前記各単位
時間毎に平均化して第２平均化データを生成し、前記第
２平均化データに第２係数を乗算して第２補正データを
生成し、前記第１補正データおよび前記第２補正データ
に基づいて、遅延された前記画像データを補正して補正
済画像データを生成することを特徴とする。
【００５５】この画像データ処理方法によれば、ブロッ
クゴーストを大幅に低減し、表示画像の品質を飛躍的に
向上させることが可能となる。
【００５６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
【００５７】＜１．液晶表示装置の概要＞まず、本発明
に係る電気光学装置の一例として、アクティブ・マトリ
クス型の液晶表示装置について説明する。
【００５８】図１は、この液晶表示装置の全体構成を示
すブロック図である。本実施形態にかかる液晶表示装置
は、画像信号処理回路３００Ａにおいて、ゴースト除去
回路３０４をＤ／Ａ変換器３０１の前段に設けた点を除
いて、図１１に示す従来の液晶表示装置と同様に構成さ
れている。なお、この例の画像データＤａは、８ビット
のパラレル形式であって、サンプリング周期がドットク
ロック信号DCLKの周期となるデータ列であり、図示せぬ
外部装置から供給されるものとする。
【００５９】ゴースト除去回路３０４は、上述した第１
および第２の要因によって発生するブロックゴースト成
分を予め予測して、これを打ち消すように画像データＤ
ａを補正して補正済画像データＤoutを生成するように
なっている。
【００６０】相展開回路３０２は、補正済画像データＤ
outをＤＡ変換して得た画像信号VIDにシリアルパラレル
変換を施して、６相展開された相展開画像信号VID1〜VI
D6を生成する。具体的には、相展開回路３０２は、ドッ
トクロック信号DCLKの６周期毎にアクティブとなる６相
のサンプルホールドパルスＳＰ１〜ＳＰ６およびＳＳに
基づいて、画像信号VIDをサンプルホールドして、画像
信号VIDの時間軸を６倍に伸長するとともに、６系統に
分割して各相展開画像信号VID1〜VID6を生成するように
なっている。
【００６１】各相展開画像信号VID1〜VID6は、ドットク
ロック信号DCLKに同期した補正済画像データＤoutをＤ
Ａ変換した画像信号VIDに基づいて生成されるため、元
の補正済画像データＤoutの値がドットクロック周期毎
に変化するとすれば、各相展開画像信号VID1〜VID6は６
ドットクロック周期毎に変化する。したがって、各相展
開画像信号VID1〜VID6は、相展開の数（分割すべき系統
数）とドットクロック信号DCLKの１周期との積で定まる
時間を１単位時間として変化する信号となる。
【００６２】次に、液晶表示パネル１００は、図１２に
示す従来の液晶表示装置に用いられるものと同様である
から、特に説明を要しないであろう。
【００６３】＜２.ゴースト除去回路＞次に、ゴースト
除去回路３０４について詳細に説明する。図２はゴース
ト除去回路３０４の回路図である。この図に示すように
ゴースト除去回路３０４は、遅延ユニットＵｄ、第１補
正ユニットＵｈ１、第２補正ユニットＵｈ２、加算回路
３０から構成されている。
【００６４】まず、遅延ユニットＵｄは、６個のラッチ
回路LAT1〜LAT6を直列に接続して構成されており、画像
データＤａを所定時間遅延して画像データＤｂを出力す
る。ここで各ラッチ回路LAT1〜LAT6は、ドットクロック
信号DCLKに基づいて８ビットの入力データをラッチする
ようになっている。
【００６５】ドットクロック信号DCLKは、液晶表示装置
のマスタクロックであり、タイミング回路２００におい
て生成される。また、タイミング回路２００は、ドット
クロック信号DCLKを分周して、液晶表示パネル１００の
データ線駆動回路を駆動するクロック信号CLXや走査線
駆動回路を駆動するクロック信号CLYを生成するように
なっている。この例にあっては、相展開回路３０２にお
いて６相の相展開を行う。このため、クロック信号CLX
はドットクロック信号DCLKを６分周して生成される。
【００６６】遅延ユニットＵｄは、ドットクロック信号
DCLKによって駆動される６個のラッチ回路LAT1〜LAT6を
直列接続して構成されているので、画像データＤｂは画
像データＤａに対して６ドット周期だけ遅延したデータ
となる。
【００６７】ところで、上述したように、各相展開画像
信号VID1〜VID6は、相展開の数（画像信号VIDを分割す
べき系統数）とドットクロック信号DCLKの１周期との積
で定まる時間を１単位時間として変化する信号である。
この例では、１単位時間は６ドット周期となり遅延ユニ
ットＵｄの遅延時間と一致する。換言すれば、遅延ユニ
ットＵｄは、相展開（シリアルパラレル変換）によって
得られる相展開画像信号VID1〜VID6の１単位時間（ある
ブロックの選択期間）に相当する時間だけ、画像データ
Ｄａを遅延して画像データＤｂを生成する。ここで、画
像データＤａが現在のデータであるとすれば、画像デー
タＤｂは１単位時間だけ過去のデータとなる。
【００６８】次に、第１補正ユニットＵｈ１は、第１減
算回路４１、第１平均化回路４２、第１係数回路４３、
およびラッチ回路４４を備えており、上述した第１の誤
差電圧Ｖｅ１に対応する第１補正データＤｈ１を生成す
る。
【００６９】まず、第１減算回路４１は画像データＤａ
（現在）から画像データＤｂ（過去）を減算して第１差
分データＤｘを生成する。
【００７０】次に、第１平均化回路４２は、各ブロック
について第１差分データＤｘを平均化し、第１平均化デ
ータＤｗ１を生成する。この平均化回路４２は、加算回
路４２１とラッチ回路４２２とを有している。ラッチ回
路４２２は、ドットクロック信号DCLKに基づいて、加算
回路４２１の出力信号をラッチする。一方、加算回路４
２１の一方の入力端子には第１差分データＤｘが供給さ
れ、その他方の入力端子にはラッチ回路４２２の出力デ
ータがフィードバックされるようになっている。したが
って、加算回路４２１とラッチ回路４２２は累積加算回
路として機能する。また、ラッチ回路４２２のリセット
端子Ｒには、６ドットクロック周期のリセット信号ＲＳ
が供給されるようになっている。このため、第１差分デ
ータＤｘは単位時間毎にリセットされ累積加算されるこ
とになる。
【００７１】また、第１平均化回路４２は、さらに除算
回路４２３とラッチ回路４２４とを備えている。除算回
路４２３はブロック単位で第１差分データＤｘを累算し
て得たデータを“６”（相展開の数）で割り、さらに、
ラッチ回路４２４は除算回路４２３の出力データを単位
時間毎にアクティブとなるブロッククロック信号BCLKで
ラッチし、これを第１平均化データＤｗ１として出力す
る。なお、ブロッククロック信号BCLKは図１に示すタイ
ミング回路２００で生成されるようになっている。
【００７２】次に、第１係数回路４３は、乗算器を有し
ており、第１平均化データＤｗ１に第１係数Ｋ１を乗算
して出力する。くわえて、ラッチ回路４４は、時間合わ
せのために用いられ、係数回路４３の出力データをラッ
チして第１補正データＤｈ１として出力する。
【００７３】このように第１補正ユニットＵｈ１にあっ
ては、現在のブロックの画像データＤａから直前のブロ
ックの画像データＤｂを減算し、この減算結果をブロッ
ク単位で積分し、積分結果を相展開数（分割数）で除算
し、除算結果に第１係数Ｋ１を乗算して、第１補正デー
タＤｈ１を得ている。したがって、Ｋ１／６＝αとおけ
ば、第１補正データＤｈ１は上述した第１の誤差電圧Ｖ
ｅ１と一致する。ここで、第１係数Ｋ１は、少なくとも
各画像信号供給線Ｌ１〜Ｌ６に付随する寄生容量成分お
よび対向電極の抵抗成分に基づいて定めることが望まし
い。
【００７４】次に、第２補正ユニットＵｈ２は、第２減
算回路５１、第２平均化回路５２、第２係数回路５３、
およびラッチ回路５４を備えており、上述した第２誤差
電圧Ｖｅ２に対応する第２補正データＤｈ２を生成す
る。
【００７５】まず、第２減算回路５１は画像データＤａ
から予め定められた基準データＤrefを減算して第２差
分データＤｙを生成する。ここで、基準データＤref
は、ブロックゴーストが最小になるように実験によって
定めることができる。
【００７６】また、基準データＤrefとして、あるブロ
ックが選択された時点で、当該ブロックに属する画素の
画素容量に書き込まれている初期電圧Ｖｓを選択するこ
とが望ましい。上述したように第２の要因は、画素容量
等の初期電圧Ｖｓが画像信号VID1〜VID6の電圧まで変化
する過程で生じるものだからである。
【００７７】ところで、液晶表示パネル１００は、液晶
に直流電圧を印加しないように交流駆動方式で駆動され
る。このため、ある画素に着目すると偶数フィールドと
奇数フィールドとでは、対向電極の電圧を中心電圧とし
て、液晶に印加される電圧の極性を反転する必要があ
る。画像はフィールド間で相関性が高いので、ある画素
に偶数フィールドで黒を表示させたとすると、次の奇数
フィールドでも黒を表示させることが多い。この場合に
は、フィールド間で画素容量に印加する電圧を大幅に変
化させる必要がある。しかし、データ線１１４や画素容
量は容量性の負荷であるため、ブロックの選択期間中に
画素容量の電圧を目標とする電圧まで変化させることが
できないことがある。そこで、垂直ブランキング期間や
水平ブランキング期間等において、画素容量に一定電圧
を予め印加することがある。この電圧はプリチャージ電
圧と呼ばれ、例えば、中間調レベルに選ばれる。プリチ
ャージ電圧を印加する駆動方式にあっては、プリチャー
ジ電圧が初期電圧Ｖｓとなるので、プリチャージ電圧を
基準データＤrefとして用いてもよい。
【００７８】次に、第２平均化回路５２は、第１平均化
回路４２と同様に、ブロック毎に累積加算を行う加算回
路５２１およびラッチ回路５２２、除算回路５２３、ラ
ッチ回路５２４とを備えている。そして、第２平均化回
路５２は、各ブロックについて第２差分データＤｙを平
均化し、第２平均化データＤｗ２を生成する。
【００７９】次に、第２係数回路５３は、乗算器を有し
ており、第２平均化データＤｗ２に第２係数Ｋ２を乗算
して出力する。くわえて、ラッチ回路５４は、時間合わ
せために用いられ、第２係数回路５３の出力データをラ
ッチして第２補正データＤｈ２として出力する。
【００８０】このように第２補正ユニットＵｈ２にあっ
ては、現在のブロックの画像データＤａから基準データ
Ｄrefを減算し、この減算結果をブロック単位で積分
し、積分結果を相展開数（分割数）で除算し、除算結果
に第２係数Ｋ２を乗算して、第２補正データＤｈ２を得
ている。したがって、Ｋ２／６＝βとおけば、第２補正
データＤｈ２は上述した第２の誤差電圧Ｖｅ２と一致す
る。ここで、第２係数Ｋ２は、少なくとも各データ線１
１４ａ〜１１４ｆに付随する寄生容量成分および対向電
極の抵抗成分に基づいて定めることが望ましい。この第
２補正ユニットＵｈ２によれば、例えば、あるブロック
内において途中で黒から中間調に輝度が変化した場合に
も、当該ブロックに占める黒の面積に応じて第２補正デ
ータＤｈ２の値を調整することができる。
【００８１】次に、減算回路４５は、画像データＤｂか
ら第１補正データＤｈ１および第２補正データＤｈ２と
を減算して補正済画像データＤoutとして出力する。上
述したように第１補正データＤｈ１および第２補正デー
タＤｈ２は、誤差電圧Ｖｅ１，Ｖｅ２に対応するもので
あるから、画像データＤｂからこれらを減算することに
よって、画像データＤｂに逆のブロックゴースト成分を
付与した補正済画像データＤoutを生成することができ
る。これにより、第１および第２の要因で発生するブロ
ックゴーストを除去することができる。
【００８２】また、本実施形態において、相展開を行う
前の画像データＤａに対して補正を施したのは、相展開
を施した後の信号は６系統に分割されるから、各々にゴ
ースト除去回路を設けるものとすると回路構成が複雑に
なるが、画像データＤａに対して補正を施せば１系統の
回路でゴーストを除去することができるからである。し
たがって、本実施形態によれば簡易な構成でゴーストを
効果的に除去することができる。
【００８３】＜３.相展開回路＞次に、相展開回路３０
２について説明する。図３は相展開回路の主要構成を示
すブロック図である。この図に示すように、相展開回路
３０２は、サンプルホールド回路ＳＨａ１〜ＳＨａ６を
備えた第１サンプルホールドユニットＵＳａと、サンプ
ルホールド回路ＳＨｂ１〜ＳＨｂ６を備えた第２サンプ
ルホールドユニットＵＳｂとを有している。
【００８４】まず、第１サンプルホールドユニットＵＳ
ａの各サンプルホールド回路ＳＨａ１〜ＳＨａ６は、タ
イミング回路２００から供給されるサンプルホールドパ
ルスＳＰ１〜ＳＰ６に基づいて、画像信号VIDをサンプ
ルホールドして信号vid1〜vid6を生成するようになって
いる。ここで、各サンプホールドパルスＳＰ１〜ＳＰ６
の１周期は、ドットクロック信号DCLKの６倍の周期に相
当し、また、各パルスの位相はドットクロック信号DCLK
の１周期ずつずれている。したがって、信号vid1〜vid6
は、画像信号VIDに対して時間軸が６倍に伸長されてお
り、かつ、ドットクロック信号周期だけ位相が順次シフ
トした信号となる。
【００８５】次に、第２サンプルホールドユニットＵＳ
ｂの各サンプルホールド回路ＳＨｂ１〜ＳＨｂ６は、タ
イミング回路２００から供給されるサンプルホールドパ
ルスＳＳに基づいて、信号vid1〜vid6をサンプルホール
ドし、その結果を図示せぬバッファ回路を介して相展開
画像信号VID1〜VID6として出力するようになっている。
サンプルホールドパルスＳＳは１単位時間周期のパルス
である。したがって、サンプルホールドパルスＳＳがア
クティブとなるタイミングで信号vid1〜vid6の位相が揃
えられ、位相の揃った相展開画像信号VID1〜VID6が生成
されることになる。
【００８６】＜４.液晶表示装置の動作＞次に、液晶表
示装置の動作について順を追って説明する。まず、画像
データＤａが入力してからゴースト除去回路３０４によ
って、補正済画像データＤoutが生成されるまでの動作
を説明する。図４は、ゴースト除去回路３０４の動作を
説明するためのタイミングチャートである。なお、この
図においてＤＸ,Ｙと表した場合の添字Ｘは、１つブロ
ックにおいてブロックの走査方向の順に数えて何番目の
データ線１１４に対応するかを表しており、一方、添字
Ｙは何番目のブロックかを表すものとする。例えば、Ｄ
1,n+1は、ブロック中の第１番目のデータ線１１４ａに
対応しており、当該ブロックはｎ＋１番目のものである
ことを表している。
【００８７】まず、第１補正ユニットＵｈ１の動作につ
いて説明する。画像データＤａがゴースト除去回路３０
４に供給されると、遅延ユニットＵｄは、画像データＤ
ａを１単位時間（６ドット周期）遅延して画像データＤ
ｂとして出力する。
【００８８】これにより、画像データＤａに対して、１
単位時間前の画像データＤｂが得られる。例えば、図４
に示す期間Ｔｘに着目すると、画像データＤａはＤ2,n
であり、ブロックＢｎのデータ線１１４ｂに対応するも
のである。一方、画像データＤｂは、Ｄ2,n-1でありブ
ロックＢｎ−１のデータ線１１４ｂに対応している。各
ブロックのデータ線１１４ｂには、画像信号供給線Ｌ２
を介して画像信号VID2が供給される。すなわち、当該期
間における画像データＤａと画像データＤｂとは、とも
に画像信号供給線Ｌ２を介して供給される画像信号VID2
に対応するものである。また、画像データＤａと画像デ
ータＤｂとは、隣接するブロックに対応するものである
から、画像信号VID2の信号レベルが切り替わる前後に相
当するデータである。
【００８９】画像データＤａ，Ｄｂが第１減算回路４１
に供給されると、第１減算回路４１は、画像データＤａ
（現在）から画像データＤｂ（過去：１ブロック前）を
減算して、第１差分データＤｘを生成する。例えば、図
に示す期間Ｔｘにおいては、画像データＤａは“Ｄ2,
n”、画像データＤｂは“Ｄ2,n-1”となるので、第１差
分データＤｘは、“Ｄ2,n−Ｄ2,n-1”となる。
【００９０】図１４に示すように、画像信号供給線Ｌ１
〜Ｌ６は容量的に結合しているため、いずれか１本の画
像信号供給線Ｌ１〜Ｌ６に印加される画像信号VIDが変
化すると、対向電極に第１の誤差電圧Ｖｅ１が誘起され
当該ブロック全体に影響が及ぶ。第１平均化回路４２
は、ある画像信号供給線に供給される画像信号の変化に
よってブロック全体が影響を受けるので、この変化を他
の画像信号に反映させるために用いられる。
【００９１】第１差分データＤｘは、第１平均化回路４
２内の加算回路４２１とラッチ回路４２２とによって累
積加算されるため、各ブロックのなかで最後のタイミン
グに対応するラッチ回路４２２の出力データは、第１差
分データＤｘを各ブロック内で累算したものとなる。例
えば、図４に示す時刻ｔ１０から時刻ｔ１２までの期間
において、ラッチ回路４２２の出力データは、Ｄｘ1,n
＋Ｄｘ2,n＋…＋Ｄｘ6,nとなる。
【００９２】ラッチ回路４２２の出力データは、除算回
路４２３によって除算され、ラッチ回路４２４は、その
除算結果をブロッククロック信号BCLKに基づいてラッチ
するから、ラッチ回路４２２の出力データがリセットさ
れる前に、ラッチ回路４２４は第１平均化データＤｗ１
を生成する。図に示す例にあっては、時刻ｔ１１におい
て、ブロッククロック信号BCLKがローレベルからハイレ
ベルに立ち上がると、その立ち上がりエッジに同期し
て、ラッチ回路４２４は、第１平均化データＤｗ１を生
成する。この後、時刻ｔ１２に至ると、リセット信号Ｒ
Ｓがアクティブ（ハイレベル）となるから、ラッチ回路
４２２はその出力データがリセットされ、次のブロック
の第１差分データＤｘの累算に備えることになる。
【００９３】そして、第１平均化データＤｗ１が係数回
路４３に供給されると、第１平均化データＤｗ１に第１
係数Ｋ１が乗算される。しかしながら、このデータは、
画像データＤｂと位相がずれている。このため、ラッチ
回路４４は、係数回路４３から出力されるデータをドッ
トクロック信号DCLKでラッチして、画像データＤｂと位
相の揃った第１補正データＤｈ１を出力する。
【００９４】次に、第２補正ユニットＵｈ２の動作につ
いて説明する。図は第２補正ユニットの動作を示すタイ
ミングチャートである。画像データＤａが第２減算回路
５１に供給されると、第２減算回路５１は、画像データ
Ｄａ（現在）から基準データＤrefを減算して、第２差
分データＤｙを生成する。例えば、図に示す期間Ｔｘに
おいて、第２差分データＤｙは“Ｄ2,n−Ｄref”とな
る。
【００９５】図１４に示すように、データ線１１４ａ〜
１１４ｆの寄生容量や画素容量によって構成される等価
容量は、容量的に結合しているため各等価容量に印加さ
れる電圧が変化すると、変化量に応じた誤差電圧Ｖｅ２
が対向電極に生じて当該ブロック全体に影響が及ぶ。第
２平均化回路５２はあるデータ線１１４ａ〜１１４ｆの
電圧変化によってブロック全体が影響を受けるので、こ
れを予め画像信号に反映させるために用いられる。
【００９６】第２平均化回路５２は、第１平均化回路４
２が第１差分データＤｘを平均化するのと同様に、第２
差分データＤｙを各ブロック毎に平均化し、第２平均化
データＤｗ２を生成する。第２平均化データＤｗ２が係
数回路５３に供給されると、第２平均化データＤｗ２に
第２係数Ｋ２が乗算されるが、この出力データは、図に
示すように画像データＤｂと位相がずれている。このた
め、ラッチ回路５４は、当該出力データをドットクロッ
ク信号DCLKでラッチして、画像データＤｂと位相の揃っ
た第２補正データＤｈ２を出力する。
【００９７】そして、画像データＤｂから第１および第
２補正データＤｈ１，Ｄｈ２を減算することによって補
正済画像データＤoutが生成され、この補正済画像デー
タＤoutがＡＤ変換器３０１を介してアナログ信号に変
換され画像信号VIDとして、相展開回路３０２に供給さ
れる。
【００９８】次に、画像信号VIDに基づいて相展開画像
信号VID1〜VID6が生成されるまでの動作を説明する。図
６は、相展開回路の動作を示すタイミングチャートであ
る。
【００９９】画像信号VIDが相展開回路３０２に供給さ
れると、サンプルホールド回路ＳＨａ１〜ＳＨａ６は各
サンプルホールドパルスＳＰ１〜ＳＰ６に同期して、画
像信号VIDを６倍に時間軸伸長するとともに６系統に分
割して、図に示す信号vid1〜vid6を生成する。さらに、
サンプルホールド回路ＳＨａ１〜ＳＨａ６は各サンプル
ホールドパルスＳＳに同期して、信号vid1〜vid6をサン
プルホールドして画像信号VID1〜VID6を生成する。
【０１００】さてここで、ゴーストがキャンセルされる
動作について具体的に説明する。図７はゴースト除去回
路３０４を用いることなく、画像データＤａをＤ／Ａ変
換器３０１に供給して相展開した場合の相展開画像信号
VID1〜VID6とゴースト除去回路３０４を用いて生成した
補正済画像データＤoutのタイミングチャートである。
なお、図７では、理解を容易にするために、各データ値
をアナログ信号のレベルに変換して表してあり、相展開
に伴う遅延時間を無視してある。また、この例では、図
１３と同様の表示を行うものとし、初期電圧Ｖｓは中間
調レベルＶｃであるものとする。
【０１０１】図７に示すように、時刻ｔ０〜時刻ｔ１０
において画像データＤａは黒レベルＶｂ、時刻ｔ１０〜
時刻ｔ１８において中間調レベルＶｃに対応するデータ
値を取る。このため、相展開画像信号VID1〜VID4はブロ
ックＢ４の選択期間からブロックＢ５の選択期間の切り
換り時刻であるｔ１２において、ＶｂからＶｃへ遷移す
る。一方、相展開画像信号VID5,VID6はブロックＢ３の
選択期間からブロックＢ４の選択期間の切り換り時刻で
あるｔ６において、ＶｂからＶｃへ遷移する。
【０１０２】第１の要因によって対向電極に誘起される
電圧Ｖcom1は、相展開画像信号VID1〜VID6の変化に応じ
て発生する。したがって、誘起電圧Ｖcom1の波形は、図
に示すように時刻ｔ６および時刻ｔ１２において微分波
形となる。
【０１０３】また、第２の要因によって対向電極に誘起
される電圧Ｖcom2は、相展開画像信号VID1〜VID6の変化
に応じて発生する。したがって、誘起電圧Ｖcom2の波形
は、図に示すように時刻ｔ６および時刻ｔ１２において
微分波形となる。ただし、その極性はＶcom1と逆極性に
なる。
【０１０４】実際に対向電極に誘起される電圧Ｖcom
は、誘起電圧Ｖcom1と誘起電圧Ｖcom2との合計で与えら
れ、各ブロックの選択期間が終了する時刻におけるＶco
mの値が誤差電圧Ｖｅとなる。したがって、ブロックＢ
４の誤差電圧Ｖｅの絶対値は４β（Ｖｂ−Ｖｃ）−２α
（Ｖｂ−Ｖｃ）となり、ブロックＢ５の誤差電圧Ｖｅの
絶対値は４α（Ｖｂ−Ｖｃ）となる。
【０１０５】本実施形態によるゴースト除去回路３０４
にあっては、上述したように第１補正ユニットＵｈ１に
よって第１の要因に基づく第１補正データＤｈ１を生成
し、第２補正ユニットＵｈ２によって第２の要因に基づ
く第２補正データＤｈ２を生成しており、第１および第
２補正データＤｈ１，Ｄｈ２は、各々誤差電圧Ｖｅ１，
Ｖｅ２に対応したものとなっている。
【０１０６】ここで、時刻ｔ６、ｔ１２、ｔ１８におけ
る対向電極電圧Ｖcomとその中心電圧との差分をＶｅ
ａ、Ｖｅｂ、Ｖｅｃとすれば、ゴースト除去回路３０４
によって得られる補正済画像データＤoutは図７に示す
ようになる。この場合にも、相展開画像信号VID1〜VID6
の変化やあるブロックにおける黒レベルの割合に応じて
対向電極には電圧が誘起されることになるが、図７に示
すように補正済画像データＤoutにはＶｅａ、Ｖｅｂ、
Ｖｅｃを見込んだ補正が施されているので、対向電極の
誘起電圧をキャンセルすることができる。したがって、
ブロック内で黒レベルから中間調レベルへ変化する場合
であっても、当該ブロックおよびその次のブロックに現
れるブロックゴーストをキャンセルして、表示画像の品
質を大幅に向上させることが可能となる。
【０１０７】＜５．変形例＞次に、上述した各実施形態
の変形例について説明する。
【０１０８】(1)上述した実施形態にあっては、ゴース
ト除去回路３０４と相展開回路３０２との間にＤ／Ａ変
換器３０１を設けたが、相展開回路３０２と増幅・反転
回路３０３のうちいずれか一方をデジタル回路で構成
し、その出力にＤ／Ａ変換器３０１を設けるようにして
もよい。
【０１０９】(2)上述した実施形態において、相展開回
路３０２は、図３に示す第１サンプルホールドユニット
ＵＳａと第２サンプルホールドユニットＵＳｂとを備
え、第２サンプルホールドユニットＵＳｂによって信号
vid1〜vid6の位相を揃えるようにしたが、第２サンプル
ホールドユニットＵＳｂを省略してもよい。この場合に
は、１ドットクロック周期毎に位相がずれた信号vid1〜
vid6を相展開画像信号VID1〜VID6として出力すればよ
い。
【０１１０】＜６．応用例＞次に、上述した各実施形態
で説明した液晶表示装置を電子機器に用いた例のいくつ
かについて説明する。
【０１１１】＜６−１：プロジェクタ＞まず、この液晶
表示装置をライトバルブとして用いたプロジェクタにつ
いて説明する。図８は、このプロジェクタの構成例を示
す平面図である。
【０１１２】この図に示すように、プロジェクタ１１０
０内部には、ハロゲンランプ等の白色光源からなるラン
プユニット１１０２が設けられている。このランプユニ
ット１１０２から射出された投射光は、ライトガイド１
１０４内に配置された４枚のミラー１１０６および２枚
のダイクロイックミラー１１０８によってＲＧＢの３原
色に分離され、各原色に対応するライトバルブとしての
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに
入射される。
【０１１３】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶表示パネル１００と
同等であり、図示しない画像信号処理回路から供給され
るＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、
これらの液晶パネルによって変調された光は、ダイクロ
イックプリズム１１１２に３方向から入射される。この
ダイクロイックプリズム１１１２においては、Ｒおよび
Ｂの光が９０度に屈折する一方、Ｇの光が直進する。し
たがって、各色の画像が合成される結果、投射レンズ１
１１４を介して、スクリーン等にカラー画像が投写され
ることとなる。
【０１１４】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、対向基板にカラーフィルタを設ける必要はない。
【０１１５】上述したように液晶表示装置の画像処理回
路３００には、ゴースト除去回路３０４または３０５が
用いられるので、第１または第２のゴーストをキャンセ
ルすることができ、表示画像の品質を大幅に向上させる
ことができる。
【０１１６】＜６−２：モバイル型コンピュータ＞次
に、この液晶表示装置を、モバイル型のコンピュータに
適用した例について説明する。図９は、このコンピュー
タの構成を示す正面図である。図において、コンピュー
タ１２００は、キーボード１２０２を備えた本体部１２
０４と、液晶ディスプレイ１２０６とから構成されてい
る。この液晶ディスプレイ１２０６は、先に述べた液晶
表示パネル１００の背面にバックライトを付加すること
により構成されている。
【０１１７】＜６−３：携帯電話＞さらに、液晶表示装
置を、携帯電話に適用した例について説明する。図１０
は、この携帯電話の構成を示す斜視図である。図におい
て、携帯電話１３００は、複数の操作ボタン１３０２と
ともに、反射型の液晶パネル１００５を備えるものであ
る。この反射型の液晶パネル１００５にあっては、必要
に応じてその前面にフロントライトが設けられる。
【０１１８】なお、図８〜図１０を参照して説明した電
子機器の他にも、液晶テレビや、ビューファインダ型、
モニタ直視型のビデオテープレコーダ、カーナビゲーシ
ョン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、POS端末、タッ
チパネルを備えた装置等などが挙げられる。そして、こ
れらの各種電子機器に適用可能なのは言うまでもない。
【０１１９】
【発明の効果】以上説明したように本発明によれば、入
力画像信号を複数系統に分割するとともに時間軸伸長し
て単位時間毎に一定の信号レベルを維持する各画像信号
を予め定められたタイミングで前記各データ線に供給す
る場合に、ブロックの途中で輝度レベルが変化しても表
示画像に表れるゴーストを予め予測し、これをキャンセ
ルするように画像データを補正するので、表示画像の品
質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかる液晶表示装置の
全体構成を示すブロック図である。
【図２】 同液晶表示装置におけるゴースト除去回路の
構成を示すブロック図である。
【図３】 同液晶表示装置における相展開回路の構成を
示すブロック図である。
【図４】 同ゴースト除去回路の第１補正ユニットの動
作を示すタイミングチャートである。
【図５】 同ゴースト除去回路の第２補正ユニットの動
作を示すタイミングチャートである。
【図６】 同液晶表示装置における相展開回路の動作を
示すタイミングチャートである。
【図７】 ゴースト除去回路を用いることなく画像デー
タを相展開した場合の相展開画像信号とゴースト除去回
路を用いて生成した補正済画像データのタイミングチャ
ートである。
【図８】 同液晶表示装置を適用した電子機器の一例た
るプロジェクタの構成を示す断面図である。
【図９】 同液晶表示装置を適用した電子機器の一例た
るパーソナルコンピュータの構成を示す斜視図である。
【図１０】 同液晶表示装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。
【図１１】 従来の液晶表示装置の全体構成を示すブロ
ック図である。
【図１２】 従来の液晶表示装置における液晶表示パネ
ルの電気的構成を示すブロック図である。
【図１３】 ゴーストの一例を示す説明図である。
【図１４】 あるブロックにおける等価回路を示す回路
図である。
【符号の説明】
４１、５１……第１減算回路、第２減算回路 ４２、５２……第１平均化回路、第２平均化回路 ４３、５３……第１係数回路、第２係数回路 ４５……減算回路 １００……液晶表示パネル １１２……走査線 １１４ａ〜１１４ｆ……データ線 １１６……ＴＦＴ １１８……画素電極 ３００……画像処理回路 ３０２……相展開回路 ３０４……ゴースト除去回路 Ｄｘ、Ｄｙ……第１差分データ、第２差分データ Ｄｈ１、Ｄｈ２……第１補正データ、第２補正データ Ｄｗ１、Ｄｗ２……第１平均化画像データ、第２平均化
画像データ Ｄout……補正済画像データ Ｄａ……画像データ Ｕｄ……遅延ユニット Ｕｈ１、Ｕｈ２……第１補正ユニット、第２補正ユニッ
ト Ｋ１、Ｋ２……第１係数、第２係数
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｂ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の走査線と、複数のデータ線と、前
    記各走査線と前記各データ線の交差に対応して設けられ
    たスイッチング素子と、前記スイッチング素子に電気的
    に接続された画素電極とを有する電気光学装置に用いら
    れる画像処理回路であって、 供給された画像データを単位時間遅延させる遅延回路
    と、 前記遅延回路に供給された前記画像データと、前記遅延
    回路から出力される遅延画像データとの差分を前記単位
    時間毎に平均化して得たデータに基づいて第１補正デー
    タを生成する第１補正データ生成手段と、 前記画像データと予め定められた基準データとの差分を
    前記単位時間毎に平均化して得たデータに基づいて第２
    補正データを生成する第２補正データ生成手段と、 前記第１補正データ及び前記第２補正データに基づい
    て、前記遅延回路により遅延された前記画像データを補
    正して補正済画像データを生成する補正手段と、 前記補正済画像データを複数の相展開画像信号に分割
    し、前記複数のデータ線に供給する相展開回路とを具備
    することを特徴とする画像処理回路。
  2. 【請求項２】 前記第１補正データ生成手段は、前記遅
    延回路に供給された前記画像データと、前記遅延回路か
    ら出力される遅延画像データとの差分を第１差分データ
    として算出する第１減算回路と、 前記第１差分データを前記単位時間毎に平均化した第１
    平均化データを生成する第１平均化回路と、 前記第１平均化データに係数を乗算して第１補正データ
    を生成する第１係数回路とを備えることを特徴とする請
    求項１に記載の画像処理回路。
  3. 【請求項３】 前記第１平均化回路は、前記第１差分デ
    ータを前記単位時間毎に累積加算する累積加算回路と、 累積加算結果を前記入力画像信号を分割する分割数で除
    算する除算回路とを備えることを特徴とする請求項２に
    記載の画像処理回路。
  4. 【請求項４】 前記第２補正データ生成手段は、前記画
    像データと前記基準データとの差分を第２差分データと
    して算出する第２減算回路と、 前記第２差分データを前記単位時間毎に平均化した第２
    平均化データを生成する第２平均化回路と、 前記第２平均化データに係数を乗算して第２補正データ
    を生成する第２係数回路とを備えることを特徴とする請
    求項１に記載の画像処理回路。
  5. 【請求項５】 前記第２平均化回路は、前記第２差分デ
    ータを前記単位時間毎に累積加算する累積加算回路と、 累積加算結果を前記入力画像信号の分割数で除算する除
    算回路とを備えることを特徴とする請求項４に記載の画
    像処理回路。
  6. 【請求項６】 前記基準データは、前記画素電極、これ
    に対向する対向電極、および電気光学物質を備える画素
    容量に印加されている初期電圧に対応するものであるこ
    とを特徴とする請求項１に記載の画像処理回路。
  7. 【請求項７】 前記基準データは、前記画素電極と、こ
    れに対向する対向電極、および電気光学物質を備える画
    素容量に印加されているプリチャージ電圧であることを
    特徴とする請求項１に記載の画像処理回路。
  8. 【請求項８】 さらに、サンプリング信号に従って前記
    各相展開画像信号をサンプリングして前記データ線に供
    給する複数のスイッチ素子と、前記スイッチ素子に前記
    各画像信号を供給する各画像信号供給線を備えており、 前記第１係数回路の第１係数は、少なくとも前記各画像
    信号供給線に付随する寄生容量成分および対向電極の抵
    抗成分に基づいて定めることを特徴とする請求項２に記
    載の画像処理回路。
  9. 【請求項９】 前記第２係数回路の第２係数は、少なく
    とも前記各データ線に付随する寄生容量成分および対向
    電極の抵抗成分に基づいて定めることを特徴とする請求
    項４に記載の画像処理回路。
  10. 【請求項１０】 電気光学装置に用いられる画像処理回
    路であって、 供給された画像データを単位時間遅延させる遅延回路
    と、 前記遅延回路に供給された前記画像データと、前記遅延
    回路から出力される遅延画像データとの差分を前記単位
    時間毎に平均化して得たデータに基づいて第１補正デー
    タを生成する第１補正データ生成手段と、 前記画像データと予め定められた基準データとの差分を
    前記単位時間毎に平均化して得たデータに基づいて第２
    補正データを生成する第２補正データ生成手段と、 前記第１補正データ及び前記第２補正データに基づい
    て、前記遅延回路により遅延された前記画像データを補
    正して補正済画像データを生成する補正手段とを具備す
    ることを特徴とする画像処理回路。
  11. 【請求項１１】 複数の走査線と、 複数のデータ線と、 前記各走査線と前記各データ線の交差に対応して設けら
    れたスイッチング素子と、 前記スイッチング素子に電気的に接続された画素電極
    と、 供給された画像データを単位時間遅延させる遅延回路
    と、 前記遅延回路に供給された前記画像データと、前記遅延
    回路から出力される遅延画像データとの差分を前記単位
    時間毎に平均化して得たデータに基づいて第１補正デー
    タを生成する第１補正データ生成手段と、 前記画像データと予め定められた基準データとの差分を
    前記単位時間毎に平均化して得たデータに基づいて第２
    補正データを生成する第２補正データ生成手段と、 前記第１補正データ及び前記第２補正データに基づい
    て、前記遅延回路により遅延された前記画像データを補
    正して補正済画像データを生成する補正手段と、 前記補正済画像データを複数の相展開画像信号に分割
    し、前記複数のデータ線に供給する相展開回路とを具備
    することを特徴とする電気光学装置。
  12. 【請求項１２】 さらに、サンプリング信号を順次生成
    するデータ線駆動回路と、 前記サンプリング信号に基づいて前記相展開画像信号を
    サンプリングして前記各データ線に供給するサンプリン
    グ回路とを備えたことを特徴とする請求項１１に記載の
    電気光学装置。
  13. 【請求項１３】 請求項１１または１２記載の電気光学
    装置を備えたことを特徴とする電子機器。
  14. 【請求項１４】 画像信号を複数のデータ線に供給する
    電気光学装置に用いられる画像データ処理方法であっ
    て、 供給された画像データを単位時間遅延し、 供給された前記画像データと、単位時間遅延された遅延
    画像データとの差分を第１差分データとして生成し、 前記第１差分データを前記各単位時間毎に平均化して第
    １平均化データを生成し、 前記第１平均化データに第１係数を乗算して第１補正デ
    ータを生成し、 前記画像データと予め定められた基準データとの差分を
    第２差分データとして生成し、 前記第２差分データを前記各単位時間毎に平均化して第
    ２平均化データを生成し、 前記第２平均化データに第２係数を乗算して第２補正デ
    ータを生成し、 前記第１補正データおよび前記第２補正データに基づい
    て、遅延された前記画像データを補正して補正済画像デ
    ータを生成し、 前記補正済画像データを複数の相展開画像信号に分割
    し、前記複数のデータ線に供給することを特徴とする画
    像データ処理方法。
  15. 【請求項１５】 電気光学装置に用いられる画像データ
    処理方法であって、 供給された画像データを単位時間遅延し、 供給された前記画像データと、単位時間遅延された遅延
    画像データとの差分を第１差分データとして生成し、 前記第１差分データを前記各単位時間毎に平均化して第
    １平均化データを生成し、 前記第１平均化データに第１係数を乗算して第１補正デ
    ータを生成し、 前記画像データと予め定められた基準データとの差分を
    第２差分データとして生成し、 前記第２差分データを前記各単位時間毎に平均化して第
    ２平均化データを生成し、 前記第２平均化データに第２係数を乗算して第２補正デ
    ータを生成し、 前記第１補正データおよび前記第２補正データに基づい
    て、遅延された前記画像データを補正して補正済画像デ
    ータを生成することを特徴とする画像データ処理方法。
JP2001212084A 2000-08-28 2001-07-12 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 Expired - Fee Related JP3498734B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001212084A JP3498734B2 (ja) 2000-08-28 2001-07-12 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
TW090119530A TW513686B (en) 2000-08-28 2001-08-09 Image processing circuit, image data processing method, optoelectronic apparatus and electronic machine
US09/938,657 US6829392B2 (en) 2000-08-28 2001-08-27 System and method for providing an image deghosting circuit in an electroptic display device
KR10-2001-0051753A KR100408349B1 (ko) 2000-08-28 2001-08-27 화상 처리 회로, 화상 데이터 처리 방법, 전기 광학 장치및 전자 기기
CNB011370726A CN1197048C (zh) 2000-08-28 2001-08-27 图像处理电路和图像数据处理方法、电光装置以及电子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000257888 2000-08-28
JP2000-257888 2000-08-28
JP2001212084A JP3498734B2 (ja) 2000-08-28 2001-07-12 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2002149136A JP2002149136A (ja) 2002-05-24
JP3498734B2 true JP3498734B2 (ja) 2004-02-16

Family

ID=26598622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001212084A Expired - Fee Related JP3498734B2 (ja) 2000-08-28 2001-07-12 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Country Status (5)

Country Link
US (1) US6829392B2 (ja)
JP (1) JP3498734B2 (ja)
KR (1) KR100408349B1 (ja)
CN (1) CN1197048C (ja)
TW (1) TW513686B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806015B2 (en) * 2001-02-06 2004-10-19 Konica Corporation Image forming method using flattened spheroidal toner
TW562972B (en) * 2001-02-07 2003-11-21 Toshiba Corp Driving method for flat-panel display device
KR20040009102A (ko) * 2002-07-22 2004-01-31 삼성전자주식회사 액티브 매트릭스형 표시 장치
JP4100383B2 (ja) 2003-10-31 2008-06-11 セイコーエプソン株式会社 画像信号処理装置、画像信号処理方法、電気光学装置および電子機器
KR100621864B1 (ko) * 2003-11-18 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP4103886B2 (ja) 2003-12-10 2008-06-18 セイコーエプソン株式会社 画像信号の補正方法、補正回路、電気光学装置および電子機器
US7602359B2 (en) 2004-02-02 2009-10-13 Seiko Epson Corporation Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus
JP4466185B2 (ja) * 2004-04-27 2010-05-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4141988B2 (ja) * 2004-06-29 2008-08-27 セイコーエプソン株式会社 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器
JP2006084860A (ja) * 2004-09-16 2006-03-30 Sharp Corp 液晶表示装置の駆動方法及び液晶表示装置
TWI256545B (en) * 2004-09-27 2006-06-11 Mitac Technology Corp Circuitry and method of CPU for saving power
JP4675646B2 (ja) * 2005-03-02 2011-04-27 シャープ株式会社 液晶表示装置
US8035630B2 (en) 2006-10-13 2011-10-11 Seiko Epson Corporation USB image transmission system and device
CN101227606B (zh) * 2007-01-18 2010-09-29 中兴通讯股份有限公司 消除视频解码重建图像拖影的方法和装置
JP4466710B2 (ja) * 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US8055003B2 (en) 2008-04-01 2011-11-08 Apple Inc. Acoustic systems for electronic devices
KR102349493B1 (ko) 2015-04-30 2022-01-12 삼성디스플레이 주식회사 영상 시프트 제어부 및 이를 포함한 표시 장치
CN104867474B (zh) * 2015-06-19 2017-11-21 合肥鑫晟光电科技有限公司 用于tft‑lcd的源极驱动器、驱动电路及驱动方法
JP2018072653A (ja) * 2016-11-01 2018-05-10 セイコーエプソン株式会社 電気光学装置、電子機器および駆動方法
CN110109100B (zh) * 2019-04-04 2022-05-03 电子科技大学 一种基于质量图加权的多基线最小二乘相位解缠方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0462333B1 (en) * 1990-06-11 1994-08-31 International Business Machines Corporation Display system
JP2677035B2 (ja) * 1991-03-14 1997-11-17 日本ビクター株式会社 ゴースト除去装置
US5208673A (en) * 1991-11-05 1993-05-04 Matsushita Electric Corporation Of America Noise reduction in frame transmitted video signals
US5719643A (en) * 1993-08-10 1998-02-17 Kokusai Denshin Denwa Kabushiki Kaisha Scene cut frame detector and scene cut frame group detector
US6122016A (en) * 1994-11-14 2000-09-19 U.S. Philips Corporation Video signal processing
JP3219970B2 (ja) 1995-06-27 2001-10-15 シャープ株式会社 液晶駆動回路
EP0789345B1 (en) * 1995-08-30 2010-04-14 Seiko Epson Corporation Lcd display driving device, use of the same and electronic appliance using the same
JPH09269754A (ja) 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示装置の信号処理回路
US6329980B1 (en) * 1997-03-31 2001-12-11 Sanjo Electric Co., Ltd. Driving circuit for display device
JP3525762B2 (ja) 1998-09-28 2004-05-10 セイコーエプソン株式会社 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器
JP3494126B2 (ja) * 2000-05-26 2004-02-03 セイコーエプソン株式会社 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Also Published As

Publication number Publication date
US20020041263A1 (en) 2002-04-11
KR100408349B1 (ko) 2003-12-06
CN1341916A (zh) 2002-03-27
US6829392B2 (en) 2004-12-07
JP2002149136A (ja) 2002-05-24
CN1197048C (zh) 2005-04-13
TW513686B (en) 2002-12-11
KR20020028156A (ko) 2002-04-16

Similar Documents

Publication Publication Date Title
JP3498734B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP3494126B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP3570362B2 (ja) 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP3869464B2 (ja) アクティブマトリックス液晶表示装置及びこのような装置の駆動方法
JP2002082644A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2006003867A (ja) 画像補正量検出装置、電気光学装置用駆動回路、電気光学装置及び電子機器
WO2015040971A1 (ja) 画像表示装置
JP3904394B2 (ja) 画像処理回路、画像処理方法、電気光学装置、および電子機器
KR20060082873A (ko) 화상 신호의 보정 방법, 보정 회로, 전기광학장치, 및전자기기
JP3755323B2 (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
KR20070104832A (ko) 액정 장치, 그 제어 회로 및 전자 기기
JP2002149137A (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP3800214B2 (ja) 画像処理回路、電気光学装置及び電子機器
JP2001343953A (ja) 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP4049041B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP4045752B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
US20040107390A1 (en) Timing adjustment circuit, drive circuit, electrooptic device and electronic equipment
JP4665328B2 (ja) 電気光学装置、電子機器および投射型表示装置
JP2002215106A (ja) 電気光学装置および電子機器並びに投射型表示装置
JP4552595B2 (ja) 電気光学装置、その画像信号処理方法および電子機器
JP2003058116A (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2002062857A (ja) 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
JP2001306016A (ja) 電気光学パネルのデータ線駆動方法、データ線駆動回路、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees