JP3494126B2 - 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 - Google Patents

画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Info

Publication number
JP3494126B2
JP3494126B2 JP2000156656A JP2000156656A JP3494126B2 JP 3494126 B2 JP3494126 B2 JP 3494126B2 JP 2000156656 A JP2000156656 A JP 2000156656A JP 2000156656 A JP2000156656 A JP 2000156656A JP 3494126 B2 JP3494126 B2 JP 3494126B2
Authority
JP
Japan
Prior art keywords
data
image data
image
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000156656A
Other languages
English (en)
Other versions
JP2001337641A (ja
Inventor
青木　　透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000156656A priority Critical patent/JP3494126B2/ja
Priority to US09/852,756 priority patent/US6753840B2/en
Priority to TW090112117A priority patent/TW502245B/zh
Priority to CNB011190760A priority patent/CN1269095C/zh
Priority to KR10-2001-0029038A priority patent/KR100397412B1/ko
Publication of JP2001337641A publication Critical patent/JP2001337641A/ja
Application granted granted Critical
Publication of JP3494126B2 publication Critical patent/JP3494126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Editing Of Facsimile Originals (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数系統に分割さ
れるとともに時間軸伸長され単位時間毎に一定の信号レ
ベルを維持する各画像信号を予め定められたタイミング
で前記各データ線に供給する電気光学装置に用いて好適
な画像処理回路および画像データ処理方法、これを用い
た電気光学装置、ならびに電子機器に関する。
【０００２】
【従来の技術】従来の電気光学装置、例えば、アクティ
ブマトリクス型の液晶表示装置について、図１５および
図１６を参照して説明する。
【０００３】まず、図１５に示されるように、従来の液
晶表示装置は、液晶表示パネル１００と、タイミング回
路２００と、画像信号処理回路３００とから構成され
る。このうち、タイミング回路２００は、各部で使用さ
れるタイミング信号（必要に応じて後述する）を出力す
るものである。また、画像信号処理回路３００内部にお
けるＤ／Ａ変換回路３０１は外部機器から供給される画
像データＤａをデジタル信号からアナログ信号に変換し
て画像信号VIDとして出力する。さらに相展開回路３０
２は、一系統の画像信号VIDを入力すると、これをＮ相
（図においてはＮ＝６）の画像信号に展開して出力する
ものである。ここで、画像信号をＮ相に展開する理由
は、後述するサンプリング回路において、薄膜トランジ
スタ（Thin Film Transistor：以下、「ＴＦＴ」と称す
る）に供給される画像信号の印加時間を長くして、ＴＦ
Ｔパネルのデータ信号のサンプリング時間および充放電
時間を十分に確保するためである。
【０００４】一方、増幅・反転回路３０３は、画像信号
を以下の条件で極性反転させて適宜、増幅してから、相
展開された画像信号VID1〜VID6として液晶表示パネル１
００に供給するものである。ここで極性反転とは、画像
信号の振幅中心電位を基準電位として、その電圧レベル
を交互に反転させることをいう。また、反転するか否か
については、データ信号の印加方式が走査線単位の極
性反転であるか、データ信号線単位の極性反転である
か、画素単位の極性反転であるかに応じて定められ、
その反転周期は、１水平走査期間またはドットクロック
周期に設定される。
【０００５】次に、液晶表示パネル１００について説明
する。この液晶表示パネル１００は、素子基板と対向基
板とが間隙をもって対向し、この間隙に液晶が封入され
た構成となっている。ここで、素子基板と対向基板と
は、石英基板や、ハードガラス等からなる。
【０００６】このうち、素子基板にあっては、図１６に
おいてＸ方向に沿って平行に複数本の走査線１１２が配
列して形成され、また、これと直交するＹ方向に沿って
平行に複数本のデータ線１１４が形成されている。ここ
で、各データ線１１４は６本を単位としてブロック化さ
れており、これらをブロックＢ１〜Ｂｍと称する。以
下、説明の便宜上、一般的なデータ線を指摘する場合に
は、その符号を１１４として示すが特定のデータ線を指
摘する場合には、その符号を１１４ａ〜１１４ｆとして
示すこととする。
【０００７】これらの走査線１１２とデータ線１１４と
の各交点においては、スイッチング素子として、例え
ば、各ＴＦＴ１１６のゲート電極が走査線１１２に接続
される一方、ＴＦＴ１１６のソース電極がデータ線１１
４に接続されるとともに、ＴＦＴ１１６のドレイン電極
が画素電極１１８に接続されている。そして、各画素
は、画素電極１１８と、対向基板に形成された共通電極
と、これら両電極間に挟持された液晶とによって構成さ
れて、走査線１１２とデータ線１１４との各交点におい
て、マトリクス状に配列することとなる。なお、このほ
かに保持容量（図示省略）が各画素電極１１８に接続さ
れた状態で形成されている。
【０００８】さて、走査線駆動回路１２０は、素子基板
上に形成され、タイミング回路２００からのクロック信
号ＣＬＹや、その反転クロック信号ＣＬＹinv、転送開
始パルスＤＹ等に基づいて、パルス的な走査信号を各走
査線１１２に対して順次出力するものである。詳細に
は、走査線駆動回路１２０は、垂直走査期間の最初に供
給される転送開始パルスＤＹを、クロック信号ＣＬＹお
よびその反転クロック信号ＣＬＹinvにしたがって順次
シフトして走査線信号として出力し、これにより各走査
線１１２を順次選択するものである。
【０００９】一方、サンプリング回路１３０は、サンプ
リング用のスイッチ１３１を各データ線１１４の一端に
おいて、各データ線１１４毎に備えるものである。この
スイッチ１３１は、同じく素子基板上に形成されたＴＦ
Ｔからなり、このスイッチ１３１のソース電極には、画
像信号供給線Ｌ１〜Ｌ６を介して画像信号VID1〜VID6が
入力されている。そして、ブロックＢ１のデータ線１１
４ａ〜１１４ｆに接続された６個のスイッチ１３１のゲ
ート電極は、サンプリング信号Ｓ１が供給される信号線
に接続され、ブロックＢ２のデータ線１１４ａ〜１１４
ｆに接続された６個のスイッチ１３１のゲート電極は、
サンプリング信号Ｓ２が供給される信号線に接続され、
以下同様に、ブロックＢｍのデータ線１１４ａ〜１１４
ｆに接続された６個のスイッチ１３１のゲート電極は、
サンプリング信号Ｓｍが供給される信号線に接続されて
いる。ここで、サンプリング信号Ｓ１〜Ｓｍは、それぞ
れ水平有効表示期間内に画像信号VID1〜VID6をブロック
毎にサンプリングするための信号である。
【００１０】また、シフトレジスタ回路１４０は、同じ
く素子基板上に形成され、タイミング回路２００からの
クロック信号ＣＬＸや、その反転クロック信号ＣＬＸin
v、転送開始パルスＤＸ等に基づいて、サンプリング信
号Ｓ１〜Ｓｍを順次出力するものである。詳細には、シ
フトレジスタ回路１４０は、水平走査期間の最初に供給
される転送開始パルスＤＸを、クロック信号ＣＬＸおよ
びその反転クロック信号ＣＬＸinvにしたがって順次シ
フトしてサンプリング信号Ｓ１〜Ｓｍとして順次出力す
るものである。
【００１１】このような構成において、サンプリング信
号Ｓ１が出力されると、ブロックＢ１に属する６本のデ
ータ線１１４ａ〜１１４ｆには、それぞれ画像信号VID1
〜VID6がサンプリングされて、これらの画像信号VID1〜
VID6が現時点の選択走査線における６個の画素に、当該
ＴＦＴ１１６によってそれぞれ書き込まれることとな
る。
【００１２】この後、サンプリング信号Ｓ２が出力され
ると、今度は、ブロックＢ２に属する６本のデータ線１
１４ａ〜１１４ｆには、それぞれ画像信号VID1〜VID6が
サンプリングされ、これらの画像信号VID1〜VID6がその
時点の選択走査線における６個の画素に、当該ＴＦＴ１
１６によってそれぞれ書き込まれることとなる。
【００１３】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、…、Ｓｍが順次出力されると、ブロックＢ３、Ｂ
４、…、Ｂｍに属する６本のデータ線１１４ａ〜１１４
ｆには、それぞれ画像信号VID1〜VID6がサンプリングさ
れ、これらの画像信号VID1〜VID6がその時点の選択走査
線における６個の画素にそれぞれ書き込まれることとな
る。そして、この後、次の走査線が選択されて、ブロッ
クＢ１〜Ｂｍにおいて同様な書き込みが繰り返し実行さ
れることとなる。
【００１４】この駆動方式では、サンプリング回路１３
０におけるスイッチ１３１を駆動制御するシフトレジス
タ回路１４０の段数が、各データ線を点順次で駆動する
方式と比較して１／６に低減される。さらに、シフトレ
ジスタ回路１４０に供給すべきクロック信号ＣＬＸおよ
びその反転クロック信号ＣＬＸinvの周波数も１／６で
済むので、段数の低減化と併せて低消費電力化も図られ
ることとなる。
【００１５】
【発明が解決しようとする課題】しかしながら、一系統
の画像信号を複数系統に相展開し、複数系統の画像信号
を用いて液晶表示パネルを駆動する方式には、本来表示
されるべき画像の表示位置より少しずれた位置に、当該
画像と同じ形状の画像がうすく表示される（以下、この
現象をゴーストと称する）といった問題がある。
【００１６】ゴーストの原因には各種のものがあるが、
相展開に関連する特有のものとしては、以下に説明する
２種類のものがある。第１の原因は、画像信号供給線Ｌ
１〜Ｌ６が、等価的にローパスフィルタを構成する点に
ある。すなわち、図１５に示すように画像信号供給線Ｌ
１〜Ｌ６は液晶表示パネル１００の右端部から左端部に
Ｘ方向に沿って延在しており、そこには分布抵抗が存在
するともに浮遊容量が付随している。したがって、画像
信号供給線Ｌ１〜Ｌ６は、等価的にローパスフィルタを
構成している。このため、サンプリング回路１３０のス
イッチ１３１に入力される画像信号VID1〜VID6の波形
は、積分された波形となる。この点について、具体的に
説明する。
【００１７】図１７は相展開する前後の画像信号および
サンプリング信号の波形を示すタイミングチャートであ
る。なお、実際には相展開に伴う遅延が発生するが、こ
の図では説明の便宜上、遅延時間を無視してある。ま
た、この液晶表示パネル１００はノーマリホワイトモー
ドで動作するものとする。
【００１８】同図（ａ）に示すように、画像信号VIDが
ｊ−１番目からｊ＋１番目までのブロックに対応するも
のであり、期間ｔ１〜ｔ３では中間レベルＶｃ、期間ｔ
４〜ｔ１４では黒レベルＶｂ、期間ｔ１５〜ｔ１８では
中間レベルＶｃになるものとすれば、相展開後の画像信
号VID1〜VID6は、同図（ｂ）〜（ｇ）に示すものとな
る。
【００１９】例えば、同図（ｄ）に示す画像信号VID3に
着目すると、画像信号VIDは期間ｔ３において中間レベ
ルＶｃである一方、期間ｔ９においての黒レベルＶｂと
なっているので、遅延時間を無視すると、期間ｔ７の開
始において画像信号VID3は、本来であれば図中点線で示
すように中間レベルＶｃから黒レベルＶｂへ急峻に立ち
上がるはずである。
【００２０】しかしながら、上述したように画像信号供
給線Ｌ３は等価的にローパスフィルタを構成してるか
ら、画像信号VID3は中間レベルＶｃから緩やかに立ち上
がり所定時間が経過した後に、黒レベルＶｂに達する。
【００２１】ここで、ｊ番目のブロックに対応するサン
プリング信号Ｓｊが同図（ｈ）に示すように期間ｔ７か
ら期間ｔ１２までの範囲でアクティブになるものとすれ
ば、ｊ番目のブロックのデータ線１１４ｃに供給される
画像信号VID3は、ｊ−１番目のブロックのデータ線１１
４ｃに供給されるべき画像信号VID3（期間ｔ１〜ｔ６の
VID3）の影響を受ける。この結果、当該データ線１１４
ｃの電圧を画素を構成するＴＦＴ１１２で取り込むと、
電圧値が黒レベルよりも若干下がり、当該画素は若干明
るくなる。
【００２２】また、ｊ番目のブロックに対応するサンプ
リング信号Ｓｊが同図（ｉ）に示すように期間ｔ７から
期間ｔ１３までの範囲でアクティブになるものとすれ
ば、ｊ番目のブロックのデータ線１１４ｃに供給される
画像信号VID3は、ｊ−１番目のブロックのデータ線１１
４ｃに供給されるべき画像信号VID3（期間ｔ１〜ｔ６の
VID3）のみならず、ｊ＋１番目のブロックのデータ線１
１４ｃに供給されるべき画像信号VID3（期間ｔ１３〜ｔ
１８のVID3）の影響を受けることになる。
【００２３】図１８は、上述した第１の原因に起因する
ゴーストの一例を示す説明図である。この図において、
本来表示されるべき画像は、矢印Ｐである。これに対し
て、１ブロックだけ前後した位置にうすく表示される矢
印Ｐ１および矢印Ｐ２がゴーストである。
【００２４】次に、ゴースト発生の第２の原因は、各ブ
ロックＢ１、Ｂ２、…、Ｂｍ内の各データ線１１４ａ〜
１１４ｆには各々寄生容量が付随しており、各寄生容量
が結合していることに起因している。各データ線１１４
ａ〜１１４ｆは、上述したように素子基板に形成される
ともに液晶を介して対向基板の対向電極と対向するた
め、主に対向電極との間で寄生容量が発生する。また、
対向電極はあるインピーダンスを持って接地されてい
る。このため、各データ線１１４ａ〜１１４ｆの寄生容
量がＣａ〜Ｃｆであり、対向電極のインピーダンスがＲ
であるならば、あるブロックにおけるデータ線１１４ａ
〜１１４ｆの等価回路は、図１９に示すものとなる。
【００２５】ここで、データ線１１４ｃに供給される画
像信号VID3が、ブロックの切り替わりにおいて黒レベル
Ｖｂから中間レベルＶｃに変化したとすると、寄生容量
Ｃａ〜Ｃｆの共通接続点の電圧Ｖｘは、図２０に示すよ
うに画像信号VID3を微分したものとなる。すると、各寄
生容量Ｃａ、Ｃｂ、Ｃｄ〜Ｃｆを介して、データ線１１
４ａ、１１４ｂ、１１４ｄ〜１１４ｆの電圧が変化して
しまう。
【００２６】例えば、図２１に示すように１画面がブロ
ックＢ１〜Ｂ７から構成されており、中間調の背景に、
縦１本の黒い直線が表示される場合を想定する。この場
合、ブロックＢ４のデータ線１１４ｃに黒レベルＶｂの
画像信号VID3が供給されているとすれば、ブロックＢ４
からブロックＢ５の切り替わり時点において画像信号VI
D3は、黒レベルＶｂから中間レベルＶｃに変化する。す
ると、ブロックＢ４のデータ線１１４ａ、１１４ｂ、１
１４ｄ〜１１４ｆの電圧が微分波形（図２０参照）の影
響を受けて、中間調に対応する電圧より若干上昇するた
め、ブロックＢ５全体がやや明るくなる。
【００２７】このように、データ線１１４をブロック化
して駆動する方式には、上述した２種類ののゴーストに
よって、表示画像の品質が劣化してしまうといった問題
があった。
【００２８】本発明はこれらの問題点に鑑みてなされた
ものであり、その目的は、ゴーストを除去して高い品質
の画像表示を可能とする画像処理回路および画像データ
処理方法、これを用いた電気光学装置、ならびに電子機
器を提供することにある。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理回路にあっては、複数の走査線と、
複数のデータ線と、前記各走査線と前記各データ線の交
差に対応して設けられたトランジスタおよび画素電極と
を備え、複数系統に分割されるとともに、時間軸伸長さ
れ、単位時間毎に一定の信号レベルを維持する各画像信
号を、サンプリング信号に従ってサンプリングして、前
記各データ線に供給する電気光学装置に用いられる画像
処理回路であって、前記画像処理回路は、外部から供給
される画像データを遅延して遅延画像データとして出力
する遅延回路と、前記遅延画像データと前記画像データ
との差分を差分画像データとして生成する差分回路と、
前記差分画像データに係数を乗算して補正データを生成
する乗算回路と、前記画像データと前記補正データとを
合成して補正済画像データを生成する合成回路とを備え
ており、前記係数は、前記サンプリング信号のアクティ
ブ期間終了時に、前記データ線に供給される所定の画像
信号に対応する信号レベルが、所定の値に達するように
前記補正データに乗算された係数であって、前記乗算回
路は前記差分画像データに一定の前記係数を乗算してな
ることを特徴とする。
【００３０】この発明の前提となる電気光学装置では、
複数系統に分割されるとともに時間軸伸長され単位時間
毎に一定の信号レベルを維持する各画像信号に基づいて
画像を表示することになるが、各画像信号をデータ線に
供給する配線には浮遊容量が存在する。このため、デー
タ線に供給される画像信号の波形は浮遊容量の影響を受
けて鈍ったものとなる。この場合、現在の単位時間にお
ける画像信号は、直前の単位時間における画像信号の影
響を受ける。本発明によれば、画像データを現在のデー
タとすれば、第１遅延画像データは１単位時間だけ過去
のデータに相当し、その差分画像データに基づいて補正
データを生成する。すなわち、補正データは、画像信号
の波形劣化を予め予測したものとなっている。補正済画
像データは補正データと画像データとを合成して生成さ
れるから、補正済画像データに基づいて、画像信号を生
成することによって、画像信号がデータ線に供給される
までの過程で生じる波形劣化をキャンセルすることがで
きる。この結果、配線の浮遊容量に起因するゴーストを
大幅に低減し、表示画像の品質を飛躍的に向上させるこ
とが可能となる。
【００３１】さらに、前記電気光学装置は、前記画像信
号の現在の単位時間内に、前記サンプリング信号のアク
ティブ期間が終了することが好ましい。
【００３２】画像信号が画像信号供給線を伝送されるこ
とによって失われる高周波成分は、現在および直前の単
位時間における画像信号の差分レベルとローパスフィル
タの特性とに依存する。差分画像データのデータ値は差
分レベルに相当するから、これにローパスフィルタの特
性に応じた係数を乗算したものが、画像信号供給線によ
って失われる高周波成分に相当する。この発明によれ
ば、係数をローパスフィルタの特性に応じて定めるか
ら、画像信号供給線によって画像信号を伝送することに
よって失われる高周波成分を正確に予測した補正データ
を生成することができる。
【００３３】次に、本発明の画像データ処理方法にあっ
ては、複数の走査線と、複数のデータ線と、前記各走査
線と前記各データ線の交差に対応して設けられたトラン
ジスタおよび画素電極とを備え、複数系統に分割される
とともに、時間軸伸長され、単位時間毎に一定の信号レ
ベルを維持する各画像信号を、サンプリング信号に従っ
てサンプリングして前記各データ線に供給する電気光学
装置に用いられる画像データ処理方法であって、 前記
画像データ処理方法は、外部から供給される現在の画像
データを遅延して過去の画像データを生成し、前記現在
の画像データと前記過去の画像データとの差分データ値
に基づいて補正データを生成し、前記現在の画像データ
と前記補正データとを合成して補正済画像データを生成
し、前記差分画像データに係数を乗算して補正データを
生成し、前記画像データと前記補正データとを合成して
補正済画像データを生成し、前記係数は、前記サンプリ
ング信号のアクティブ期間終了時に、前記データ線に供
給される所定の画像信号に対応する信号レベルが、所定
の値に達するように前記補正データに乗算された係数で
あって、前記差分画像データに一定の前記係数を乗算し
て補正データを生成することを特徴とする。
【００３４】この発明によれば、現在の画像データと１
単位時間だけ過去の画像データに基づいて補正データを
生成するから、補正データは、画像信号の波形劣化を予
め予測したものとなっている。補正済画像データは補正
データと画像データとを合成して生成されるから、補正
済画像データに基づいて、画像信号を生成することによ
って、画像信号がデータ線に供給されるまでの過程で生
じる波形劣化をキャンセルすることができる。この結
果、配線の浮遊容量に起因するゴーストを大幅に低減
し、表示画像の品質を飛躍的に向上させることが可能と
なる。
【００３５】次に、本発明の画像処理回路は、複数の走
査線と、複数のデータ線と、前記各走査線と前記各デー
タ線の交差に対応して設けられたトランジスタおよび画
素電極とを備え、複数系統に分割されるとともに時間軸
伸長された各画像信号を予め定められたタイミングで前
記各データ線に供給する電気光学装置に用いられるもの
であって、外部から供給される画像データを前記画像信
号の単位時間だけ遅延して第１遅延画像データとして出
力する第１遅延回路と、前記第１遅延画像データを前記
画像信号の単位時間だけ遅延して第２遅延画像データと
して出力する第２遅延回路と、前記第１遅延画像データ
と前記第２遅延画像データとの差分を第１差分画像デー
タとして生成する第１差分回路と、前記第１差分画像デ
ータに第１係数を乗算して第１補正データを生成する第
１乗算回路と、前記第１遅延画像データと前記画像デー
タとの差分を第２差分画像データとして生成する第２差
分回路と、前記第２差分画像データに第２係数を乗算し
て第２補正データを生成する第２乗算回路と、前記第１
遅延画像データと、前記第１補正データおよび前記第２
補正データとを合成して補正済画像データを生成する合
成回路とを備えたことを特徴とする。
【００３６】この発明によれば、第１遅延回路と第２遅
延回路は各々単位時間だけ画像データを遅延するから、
第１遅延画像データを現在のデータとすれば、画像デー
タは未来のデータ、第２遅延画像データは過去のデータ
に相当する。したがって、過去だけでなく未来のデータ
に基づいて現在のデータを補正して補正済画像データを
生成することができる。
【００３７】ここで、前記電気光学装置は、サンプリン
グ信号に従って前記各画像信号をサンプリングして前記
データ線に供給する複数のスイッチ素子と、前記スイッ
チ素子に前記各画像信号を供給する各画像信号供給線を
備えており、前記第１係数および前記第２係数は、前記
各画像信号供給線によって等価的に構成されるローパス
フィルタの特性に応じて定めることが望ましい。さら
に、前記サンプリング信号のアクティブ期間は、前記画
像信号の現在の単位時間から開始され次の単位時間で終
了することが望ましい。
【００３８】データ線の電圧はサンプリング信号のアク
ティブ期間の終了時点で決定されるから、サンプリング
信号のアクティブ期間が次の単位時間で終了する場合に
は、データ線の電圧は次の単位時間の画像信号の影響を
受けることになる。本発明によれば過去だけでなく未来
のデータにも基づいて現在のデータを補正して補正済画
像データを生成するので、補正済画像データに基づいて
画像信号を生成することによって、画像信号がデータ線
に供給されるまでの過程で生じる波形劣化をキャンセル
することができる。この結果、配線の浮遊容量に起因す
るゴーストを大幅に低減し、表示画像の品質を飛躍的に
向上させることが可能となる。
【００３９】次に、本発明の画像データ処理方法にあっ
ては、複数の走査線と、複数のデータ線と、前記各走査
線と前記各データ線の交差に対応して設けられたトラン
ジスタおよび画素電極とを備え、複数系統に分割される
とともに時間軸伸長され単位時間毎に一定の信号レベル
を維持する各画像信号を予め定められたタイミングで前
記各データ線に供給する電気光学装置に用いられるもの
であって、外部から供給される画像データを未来の画像
データとし、これを前記単位時間だけ順次遅延して、現
在の画像データと過去の画像データを生成し、前記現在
の画像データと前記過去の画像データとの差分データ値
に基づいて第１補正データを生成し、前記現在の画像デ
ータと前記未来の画像データとの差分データ値に基づい
て第２補正データを生成し、前記現在の画像データと前
記第１補正データおよび前記第２補正データとを合成し
て補正済画像データを生成することを特徴とする。この
発明によれば、過去だけでなく未来の画像データにも基
づいて現在の画像データを補正して補正済画像データを
生成することができる。
【００４０】次に、本発明の画像処理回路は、複数の走
査線と、複数のデータ線と、前記各走査線と前記各デー
タ線の交差に対応して設けられたトランジスタおよび画
素電極とを備え、複数系統に分割されるとともに時間軸
伸長され単位時間毎に一定の信号レベルを維持する各画
像信号を予め定められたタイミングで前記各データ線に
供給する電気光学装置に用いられるものであって、外部
から供給される画像データを前記単位時間だけ遅延して
遅延画像データとして出力する遅延回路と、前記遅延画
像データと前記画像データとの差分を差分画像データと
して生成する差分回路と、前記差分画像データを各単位
時間毎に平均化して平均化画像データを生成する平均化
回路と、前記平均化画像データに基づいて、前記遅延画
像データを補正して補正済画像データを生成する補正回
路とを備えたことを特徴とする。
【００４１】各データ線には寄生容量が各々付随してお
り、さらに近接する各データ線は寄生容量を介して結合
し、それらの寄生容量は等価的に共通のインピーダンス
を介して接地されている。このため、あるデータ線の印
加電圧が変化すると、その影響を受けて他のデータ線の
電位が変化するので、これに対応したゴーストが発生す
る。上述した発明によれば、差分画像データを各単位時
間毎に平均化して得た平均化画像データに基づいて、補
正データを生成するから、この補正データは上述したゴ
ーストに対応する成分となる。したがって、補正済画像
像データはゴーストを予め予測してその成分をキャンセ
ルできるようになっている。この結果、補正済画像デー
タに基づいて画像を表示すれば、当該ゴーストを殆ど無
くすことができ、表示画像の品質を大幅に向上させるこ
とができる。
【００４２】ここで、前記平均化回路は、前記差分画像
データを各単位時間毎に累積加算する累積加算部と、前
記累積加算部の出力データを前記複数系統の数で除算す
る除算部とを備えることが好ましい。さらに、前記補正
回路は、前記平均化画像データに係数を乗算する係数部
と、前記遅延画像データと前記係数部の出力データとを
加算する加算部とを備えることが好ましい。
【００４３】次に、本発明の画像データ処理方法にあっ
ては、複数の走査線と、複数のデータ線と、前記各走査
線と前記各データ線の交差に対応して設けられたトラン
ジスタおよび画素電極とを備え、複数系統に分割される
とともに時間軸伸長され単位時間毎に一定の信号レベル
を維持する各画像信号を予め定められたタイミングで前
記各データ線に供給する電気光学装置に用いられること
を前提とし、外部から供給される画像データを前記単位
時間だけ遅延して遅延画像データを生成し、前記遅延画
像データと前記画像データとの差分を差分画像データと
して生成し、前記差分画像データを各単位時間毎に平均
化して平均化画像データを生成し、前記平均化画像デー
タに基づいて、前記遅延画像データを補正して補正済画
像データを生成することを特徴とする。この発明によれ
ば、近接するデータ線が容量結合していることに起因し
て発生するゴースト成分を予測した補正データを生成す
ることができる。したがって、補正済画像像データはゴ
ーストを予め予測してその成分をキャンセルできるよう
になっている。この結果、補正済画像データに基づいて
画像を表示すれば、当該ゴーストを殆ど無くすことがで
き、表示画像の品質を大幅に向上させることができる。
【００４４】次に、本発明の電気光学装置は、上述した
画像処理回路と、前記補正済画像データに基づいて、複
数系統に分割されるとともに時間軸伸長され単位時間毎
に一定の信号レベルを維持する各画像信号を生成する画
像信号生成回路と、前記各サンプリング信号を順次生成
するデータ線駆動回路と、前記各サンプリング信号に基
づいて前記各画像信号をサンプリングして各データ線に
供給するサンプリング回路とを備えたことを特徴とす
る。この電気光学装置によれば、表示画像の品質を大幅
に向上させることができるとともに、データ線に画像信
号を供給する時間を長くすることができる。
【００４５】次に、本発明の電子機器は、上述した電気
光学装置を備えたことを特徴としており、例えば、ビデ
オプロジェクタ、ノート型パーソナルコンピュータ、携
帯電話機等が該当する。
【００４６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
【００４７】＜１．第１実施形態＞ ＜１−１：液晶表示装置の概要＞まず、電気光学装置の
一例として、第１実施形態にかかるアクティブ・マトリ
クス型の液晶表示装置について説明する。
【００４８】図１は、この液晶表示装置の全体構成を示
すブロック図である。本実施形態にかかる液晶表示装置
は、画像信号処理回路３００Ａにおいて、ゴースト除去
回路３０４をＤ／Ａ変換器３０１の前段に設けた点を除
いて、図１５に示す従来の液晶表示装置と同様に構成さ
れている。なお、この例の画像データＤａは、８ビット
のパラレル形式であって、サンプリング周期がドットク
ロック信号DCLKの周期となるデータ列であり、図示せぬ
外部装置から供給されるものとする。
【００４９】ゴースト除去回路３０４は、上述した第１
の原因に起因するゴースト成分を予め予測して、これを
打ち消すように画像データＤａを補正して補正済画像デ
ータＤoutを生成するようになっている。
【００５０】相展開回路３０２は、補正済画像データＤ
outをＤＡ変換して得た画像信号VIDにシリアルパラレル
変換を施して、６相展開された相展開画像信号VID1〜VI
D6を生成する。具体的には、相展開回路３０２は、ドッ
トクロック信号DCLKの６周期毎にアクティブとなる６相
のサンプルホールドパルスＳＰ１〜ＳＰ６およびＳＳに
基づいて、画像信号VIDをサンプルホールドして、画像
信号VIDの時間軸を６倍に伸長するとともに、６系統に
分割して各相展開画像信号VID1〜VID6を生成するように
なっている。
【００５１】各相展開画像信号VID1〜VID6は、ドットク
ロック信号DCLKに同期した補正済画像データＤoutをＤ
Ａ変換した画像信号VIDに基づいて生成されるため、元
の補正済画像データＤoutの値がドットクロック周期毎
に変化するとすれば、各相展開画像信号VID1〜VID6は６
ドットクロック周期毎に変化する。したがって、各相展
開画像信号VID1〜VID6は、相展開の数（分割すべき系統
数）とドットクロック信号DCLKの１周期との積で定まる
時間を１単位時間として変化する信号となる。
【００５２】次に、液晶表示パネル１００は、図１６に
示す従来の液晶表示装置に用いられるものと同様である
から、特に説明を要しないであろう。
【００５３】＜１−２：ゴースト除去回路＞次に、ゴー
スト除去回路３０４について詳細に説明する。ゴースト
除去回路３０４は、画像信号供給線Ｌ１〜Ｌ６が等価的
にローパスフィルタを構成していることに起因して発生
するゴースト成分を予測し、これをキャンセルするよう
に画像データＤａを補正するために用いられる。
【００５４】図２はゴースト除去回路３０４の回路図で
ある。この図に示すようにゴースト除去回路３０４は、
第１遅延ユニットＵ１、第１差分演算回路３１、第１係
数回路３２、および加算回路３３から構成されている。
【００５５】まず、第１遅延ユニットＵ１は、６個のラ
ッチ回路LAT1〜LAT6を直列に接続して構成されており、
画像データＤａを所定時間遅延して画像データＤｂを出
力する。ここで各ラッチ回路LAT1〜LAT6は、ドットクロ
ック信号DCLKに基づいて８ビットの入力データをラッチ
するようになっている。
【００５６】ドットクロック信号DCLKは、液晶表示装置
のマスタクロックであり、タイミング回路２００におい
て生成される。また、タイミング回路２００は、ドット
クロック信号DCLKを分周して、液晶表示パネル１００の
データ線駆動回路を駆動するクロック信号CLXや走査線
駆動回路を駆動するクロック信号CLYを生成するように
なっている。この例にあっては、相展開回路３０２にお
いて６相の相展開を行う。このため、クロック信号CLX
はドットクロック信号DCLKを６分周して生成される。
【００５７】第１遅延ユニットＵ１は、ドットクロック
信号DCLKによって駆動される６個のラッチ回路LAT1〜LA
T6を直列接続して構成されているので、画像データＤｂ
は画像データＤａに対して６ドット周期だけ遅延したデ
ータとなる。
【００５８】ところで、上述したように、各相展開画像
信号VID1〜VID6は、相展開の数（画像信号VIDを分割す
べき系統数）とドットクロック信号DCLKの１周期との積
で定まる時間を１単位時間として変化する信号である。
この例では、１単位時間は６ドット周期となり第１遅延
ユニットＵ１の遅延時間と一致する。換言すれば、第１
遅延ユニットＵ１は、相展開（シリアルパラレル変換）
によって得られる相展開画像信号VID1〜VID6の１単位時
間に相当する時間だけ、画像データＤａを遅延して画像
データＤｂを生成する。ここで、画像データＤａが現在
のデータであるとすれば、画像データＤｂは１単位時間
だけ過去のデータとなる。
【００５９】次に、第１差分演算回路３１は画像データ
Ｄａと画像データＤｂとの差分を算出する。具体的に
は、画像データＤａ（現在）から画像データＤｂ（過
去）を減算して第１差分データＤｓ１を生成する。ま
た、第１係数回路３２は乗算器によって構成されてお
り、第１差分データＤｓ１と係数Ｋ１とを乗算して乗算
結果を第１補正データＤｈ１として出力する。
【００６０】次に、加算回路３３は第１補正データＤｈ
１と画像データＤａを加算し、加算結果を補正済画像デ
ータＤoutとして出力する。
【００６１】相展開画像信号VID1〜VID6の信号レベルは
単位時間毎に切り替わり一定レベルとなるから、信号レ
ベルに変化があると画像信号供給線Ｌ１〜Ｌ６の入力に
おいて信号波形が急峻に変化する。一方、画像信号供給
線Ｌ１〜Ｌ６は等価的にローパスフィルタを構成してい
るので、サンプリング回路のスイッチに供給される相展
開画像信号VID1〜VID6の信号波形は積分されることにな
る。すなわち、直前の単位時間から現在の単位時間に遷
移した際に、信号波形は直前の単位時間のレベルから緩
やかに現在の単位時間のレベルへと変化していく。した
がって、現在の単位時間における相展開画像信号の信号
レベルは、直前の単位時間の信号レベルの影響を受ける
ことになる。その程度は、現在の単位時間の信号レベル
と直前の単位時間の信号レベルとの差分レベル、および
ローパスフィルタの特性とに応じて定まる。
【００６２】一方、画像データＤｂは画像データＤａに
対して、１単位時間過去のデータであるから、画像デー
タＤａが現在の単位時間の相展開画像信号に対応してい
るとすれば、画像データＤｂは直前の単位時間の相展開
画像信号に対応するものとなる。したがって、第１差分
データＤｓ１は、現在の単位時間の信号レベルと直前の
単位時間の信号レベルとの差分レベルに対応している。
ここで、上述した係数Ｋ１はローパスフィルタの特性に
応じて予め定められている。したがって、第１補正デー
タＤｈ１は、画像信号供給線Ｌ１〜Ｌ６のローパスフィ
ルタで積分されることによって失われる波形成分に相当
する。換言すれば、画像信号供給線Ｌ１〜Ｌ６を介して
伝送される過程で失われる波形成分を予め予測して第１
補正データＤｈ１を生成している。
【００６３】補正済画像データＤoutは、第１補正デー
タＤｈ１と画像データＤａとを合成して生成されるか
ら、補正済画像データＤoutは、積分によって失われる
波形成分が予め強調されたものになっている。この補正
済画像データＤoutに相展開を処理を施して生成された
相展開画像信号VID1〜VID6を画像信号供給線Ｌ１〜Ｌ６
を介してサンプリング回路のスイッチに供給すると、信
号波形が積分されて鈍ることになる。しかしながら、相
展開画像信号VID1〜VID6は第１補正データＤｈ１によっ
て強調されているから、直前の単位時間における信号レ
ベルの影響がキャンセルされ、その影響を受けない相展
開画像信号VID1〜VID6がサンプリング回路を介してデー
タ線１１４に供給されることになる。これにより、画像
信号供給線Ｌ１〜Ｌ６が等価的にローパスフィルタを構
成することによって発生するゴーストを除去することが
できる。
【００６４】＜１−３：相展開回路＞次に、相展開回路
３０２について説明する。図３は相展開回路の主要構成
を示すブロック図である。この図に示すように、相展開
回路３０２は、サンプルホールド回路ＳＨａ１〜ＳＨａ
６を備えた第１サンプルホールドユニットＵＳａと、サ
ンプルホールド回路ＳＨｂ１〜ＳＨｂ６を備えた第２サ
ンプルホールドユニットＵＳｂとを有している。
【００６５】まず、第１サンプルホールドユニットＵＳ
ａの各サンプルホールド回路ＳＨａ１〜ＳＨａ６は、タ
イミング回路２００から供給されるサンプルホールドパ
ルスＳＰ１〜ＳＰ６に基づいて、画像信号VIDをサンプ
ルホールドして信号vid1〜vid6を生成するようになって
いる。ここで、各サンプホールドパルスＳＰ１〜ＳＰ６
の１周期は、ドットクロック信号DCLKの６倍の周期に相
当し、また、各パルスの位相はドットクロック信号DCLK
の１周期ずつずれている。したがって、信号vid1〜vid6
は、画像信号VIDに対して時間軸が６倍に伸長されてお
り、かつ、ドットクロック信号周期だけ位相が順次シフ
トした信号となる。
【００６６】次に、第２サンプルホールドユニットＵＳ
ｂの各サンプルホールド回路ＳＨｂ１〜ＳＨｂ６は、タ
イミング回路２００から供給されるサンプルホールドパ
ルスＳＳに基づいて、信号vid1〜vid6をサンプルホール
ドし、その結果を図示せぬバッファ回路を介して相展開
画像信号VID1〜VID6として出力するようになっている。
サンプルホールドパルスＳＳは１単位時間周期のパルス
である。したがって、サンプルホールドパルスＳＳがア
クティブとなるタイミングで信号vid1〜vid6の位相が揃
えられ、位相の揃った相展開画像信号VID1〜VID6が生成
されることになる。
【００６７】＜１−４：液晶表示装置の動作＞次に、液
晶表示装置の動作について順を追って説明する。まず、
画像データＤａが入力してからゴースト除去回路３０４
によって、補正済画像データＤoutが生成されるまでの
動作を説明する。図４は、ゴースト除去回路３０４の動
作を説明するためのタイミングチャートである。なお、
この図においてＤＸ,Ｙと表した場合の添字Ｘは、１つ
ブロックにおいてブロックの走査方向の順に数えて何番
目のデータ線１１４に対応するかを表しており、一方、
添字Ｙは何番目のブロックかを表すものとする。例え
ば、Ｄ1,n+1は、ブロック中の第１番目のデータ線１１
４ａに対応しており、当該ブロックはｎ＋１番目のもの
であることを表している。
【００６８】まず、画像データＤａがゴースト除去回路
３０４に供給されると、第１遅延ユニットＵ１は、画像
データＤａを１単位時間（６ドット周期）遅延して画像
データＤｂとして出力する。
【００６９】これにより、画像データＤａに対して、１
単位時間前の画像データＤｂが得られる。例えば、図４
に示す期間Ｔｘに着目すると、画像データＤａはＤ2,n
であり、ブロックＢｎのデータ線１１４ｂに対応するも
のである。一方、画像データＤｂは、Ｄ2,n-1でありブ
ロックＢｎ−１のデータ線１１４ｂに対応している。各
ブロックのデータ線１１４ｂには、画像信号供給線Ｌ２
を介して画像信号VID2が供給される。すなわち、当該期
間における画像データＤａと画像データＤｂとは、とも
に画像信号供給線Ｌ２を介して供給される画像信号VID2
に対応するものである。また、画像データＤａと画像デ
ータＤｂとは、隣接するブロックに対応するものである
から、画像信号VID2の信号レベルが切り替わる前後に相
当するデータである。
【００７０】この後、第１差分回路３１が第１画像デー
タＤａから第２画像データＤｂを減算して第１差分デー
タＤｓ１を生成すると、第１係数回路３２が第１差分デ
ータＤｓ１に係数Ｋ１を乗算して第１補正データＤｈ１
を生成する。したがって、期間Ｔｘにあっては、第１差
分データＤｓ１は“D2,n−D2,n-1”となり、第１補正デ
ータＤｈ１は“K1(D2,n−D2,n-1)”となる。さらに、補
正済画像データＤoutは第１補正データＤｈ１と画像デ
ータＤａとを加算したものであるから、“D2,n＋K1(D2,
n−D2,n-1)”となる。
【００７１】このようにして得られた補正済画像データ
Ｄoutは、ＡＤ変換器３０１を介してアナログ信号に変
換され画像信号VIDとして、相展開回路３０２に供給さ
れる。次に、画像信号VIDに基づいて相展開画像信号VID
1〜VID6が生成されるまでの動作を説明する。図５は、
相展開回路の動作を示すタイミングチャートである。
【００７２】画像信号VIDが相展開回路３０２に供給さ
れると、サンプルホールド回路ＳＨａ１〜ＳＨａ６は各
サンプルホールドパルスＳＰ１〜ＳＰ６に同期して、画
像信号VIDを６倍に時間軸伸長するとともに６系統に分
割して、図に示す信号VID1〜VID6を生成する。さらに、
サンプルホールド回路ＳＨａ１〜ＳＨａ６は各サンプル
ホールドパルスＳＳに同期して、信号vid1〜vid6をサン
プルホールドして画像信号VID1〜VID6を生成する。
【００７３】さてここで、ゴーストがキャンセルされる
動作について具体的に説明する。図６は画像データＤａ
が供給されてから、相展開画像信号VID3がデータ線１１
４ｃに供給されるまでの動作を示すタイミングチャート
である。なお、図６では、理解を容易にするために、各
データ値をアナログ信号のレベルに変換して表してあ
り、相展開に伴う遅延時間を無視してある。また、この
例では、画像データＤａは、期間ｔ１〜ｔ３では中間レ
ベルＶｃ、期間ｔ４〜ｔ１４では黒レベルＶｂ、期間ｔ
１５〜ｔ１８では中間レベルＶｃに対応するデータ値を
取るものとする。
【００７４】図６（ａ）に示す画像データＤａは、期間
ｔ４の開始時点で中間レベルＶｃから黒レベルＶｂに立
ち上がるが、６ドットクロック周期だけ遅延されて画像
データＤｂとなるので、同図（ｂ）に示すように画像デ
ータＤｂは期間ｔ１０の開始時点において中間レベルＶ
ｃから黒レベルＶｂに立ち上がる。
【００７５】第１差分データＤｓ１は同図（ｃ）に示す
ように、期間ｔ１〜ｔ３において“０”となり、期間ｔ
４〜ｔ９において“Ｖｂ−Ｖｃ”となり、期間ｔ１０〜
ｔ１４において“０”となり、期間ｔ１５〜ｔ１８にお
いて“−(Ｖｂ−Ｖｃ)”となる。さらに、第１補正デー
タＤｈ１は第１差分データＤｓ１に係数Ｋ１を乗算した
ものであるから、そのデータ値は同図（ｄ）に示すよう
に変化する。くわえて、補正済画像データＤoutは、画
像データＤａに第１補正データＤｈ１を加算して生成さ
れるから、そのデータ値は同図（ｅ）に示すよう、期間
ｔ１〜ｔ３において“Ｖｃ”となり、期間ｔ４〜ｔ９に
おいて“Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”となり、期間ｔ１０
〜ｔ１４において“Ｖｂ”となり、期間ｔ１５〜ｔ１８
において“Ｖｃ−Ｋ１(Ｖｂ−Ｖｃ)”となる。
【００７６】次に、相展開画像信号VID3は、補正済画像
データＤoutを、期間ｔ３、ｔ９、ｔ１５においてサン
プルホールドして得られた信号あるから、相展開に要す
る遅延時間を無視すれば、同図（ｆ）に示す相展開画像
信号VID3aが得られる。なお、“VID3a”は画像信号供給
線Ｌ３に入力される相展開画像信号であり、“VID3b”
はサンプリング回路を介してデータ線１１４ｃに供給さ
れる相展開画像信号を示すものとする。
【００７７】図示するように期間ｔ７〜ｔ１２の相展開
画像信号VID3aは期間ｔ９の画像データＤａに対応する
ものであるが、画像データＤａのデータ値よりも信号レ
ベルが“Ｋ１(Ｖｂ−Ｖｃ)”だけ大きくなっている。ま
た、期間ｔ１３〜ｔ１８の相展開画像信号VID3cは期間
ｔ１５の画像データＤａに対応するものであるが、画像
データＤａのデータ値よりも信号レベルが“Ｋ１(Ｖｂ
−Ｖｃ)”だけ小さくなっている。
【００７８】相展開画像信号VID3aが画像信号供給線Ｌ
３を介してサンプリング回路のスイッチに伝送される
と、その過程において高周波成分が失われるため、相展
開画像信号VID3bの信号波形は、同図（ｇ）に示すよう
に立ち上がり波形と立ち下がり波形が鈍ったものとな
る。
【００７９】ここで、当該スイッチを構成するＴＦＴの
ゲート電極に同図（ｈ）に示すサンプリング信号ＳＲが
供給されたとすると、期間ｔ７〜ｔ１２において、スイ
ッチがオン状態となり、データ線１１４ｃに相展開画像
信号VID3bが供給され、期間ｔ１２の終了時刻Ｔｚ１に
おいてスイッチがオフ状態となる。したがって、データ
線１１４ｃの印加電圧は、時刻Ｔｚ１における相展開画
像信号VID3bの信号レベルによって決定される。
【００８０】この例では、期間ｔ７〜ｔ１２における相
展開画像信号VID3aの信号レベルが“Ｖｂ＋Ｋ１(Ｖｂ−
Ｖｃ)”となっているので、相展開画像信号VID3bの波形
が緩やかに立ち上がったとしても、時刻Ｔｚ１において
相展開画像信号VID3bの信号レベルは“Ｖｂ”となる。
換言すれば、サンプリング信号ＳＲのアクティブ期間の
終了時刻Ｔｚ１において、本来、印加されるべき電圧が
得られるように係数Ｋ１の値が定められている。なお、
この例では、サンプリング信号ＳＲのアクティブ期間が
期間ｔ７の開始から始まり、期間ｔ１２の終了で終わる
ものを一例として説明したが、終了時刻Ｔｚ１は期間ｔ
７〜ｔ１２の範囲内であればいずれの時点であってもよ
く、サンプリング信号ＳＲのアクティブ期間と相展開画
像信号VID1〜VID6の相対的な位相関係に応じて係数Ｋ１
を定めればよい。
【００８１】このように、本実施形態にあっては、前後
のブロックに対応する画像データに基づいて、ゴースト
の成分を予測して、当該ブロックに対応する画像データ
を補正したので、ゴーストをキャンセルすることがで
き、表示画像の品質を大幅に向上させることができる。
【００８２】＜２．第２実施形態＞ ＜２−１：液晶表示装置の概要＞上述した第１実施形態
の液晶表示装置では、ゴースト除去回路３０４におい
て、相展開される前に、１単位時間前の画像データＤｂ
(過去)と現在の画像データＤａとに基づいて、画像信号
供給線Ｌ１〜Ｌ６による波形劣化を予測し、サンプリン
グ信号ＳＲのアクティブ期間の終了時刻Ｔｚ１において
本来の信号レベルが得られるように画像データＤａを補
正して補正済画像データＤoutを生成した。しかしなが
ら、サンプリング信号ＳＲの生成方法によっては、終了
時刻Ｔｚ１が現在の単位時間を越えて次の単位時間内で
発生する場合もある。このような場合、データ線１１４
の印加電圧は、未来の画像データ値の影響を受けること
になる。第２実施形態は、そのような場合にもゴースト
成分を予測して、これをキャンセルすることができる液
晶表示装置を提供するものである。
【００８３】第２実施形態に係る液晶表示装置は、ゴー
スト除去回路３０４の替わりにゴースト除去回路３０５
を用いる点、およびサンプリング信号ＳＲのアクティブ
期間が現在の単位時間だけでなく次の単位時間に入って
いる点を除いて、図１に示す第１実施形態の液晶表示装
置と同様である。
【００８４】＜２−２：ゴースト除去回路＞図７は、第
２実施形態の液晶表示装置に用いるゴースト除去回路の
主要構成を示すブロック図である。このゴースト除去回
路３０５は、第１実施形態のゴースト除去回路３０４の
前段に、第２遅延ユニットＵ２、第２差分演算回路３
４、および第２係数回路３５を設けたものである。
【００８５】まず、第２遅延ユニットＵ２は、第１遅延
ユニットＵ１と同様に６個のラッチ回路ＬＡＴ１〜ＬＡ
Ｔ６を備えており、画像データＤｃを１単位時間（６ド
ットクロック周期）だけ遅延させて画像データＤａを生
成する。ここで、画像データＤａを現在とすれば、画像
データＤｃは１単位時間だけ後のデータ、すなわち、未
来のデータに相当する。
【００８６】次に、第２差分演算回路３４は、減算器を
有しており、画像データＤａから画像データＤｂを減算
して第２差分データＤｓ２を生成する。さらに、第２係
数回路３５は乗算器を有しており、第２係数Ｋ２と第２
差分データＤｓ２を乗算して第２補正データＤｈ２を生
成する。くわえて、加算回路３３は、画像データＤａ、
第１補正データＤｈ１および第２補正データＤｈ２を加
算して補正済画像データＤoutを生成するようになって
いる。
【００８７】このゴースト除去回路３０５によれば、過
去の画像データＤｂのみならず、未来の画像データＤｃ
をも用いて現在の画像データＤａを補正することにな
る。
【００８８】＜２−３：液晶表示装置の動作＞次に、液
晶表示装置の動作について順を追って説明する。まず、
画像データＤｃが入力してからゴースト除去回路３０５
によって、補正済画像データＤoutが生成されるまでの
動作を説明する。図８は、ゴースト除去回路３０５の動
作を説明するためのタイミングチャートである。
【００８９】まず、画像データＤｃがゴースト除去回路
３０５に供給されると、第２遅延ユニットＵ２および第
１遅延ユニットＵ１によって、画像データＤｃが１単位
時間（６ドット周期）ずつ遅延され画像データＤａ、Ｄ
ｂとして出力される。
【００９０】これにより、画像データＤａに対して、１
単位時間前後の画像データＤｂ，Ｄｃが得られる。例え
ば、図８に示す期間Ｔｘに着目すると、画像データＤａ
は“Ｄ2,n”であり、ブロックＢｎのデータ線１１４ｂ
に対応するものである。一方、画像データＤｃは、“Ｄ
2,n+1”でありブロックＢｎ＋１のデータ線１１４ｂに
対応している。
【００９１】この後、第２差分回路３４が画像データＤ
ａから画像データＤｃを減算して第２差分データＤｓ２
を生成すると、第２係数回路３２が第２差分データＤｓ
２に係数Ｋ２を乗算して第２補正データＤｈ２を生成す
る。したがって、期間Ｔｘにあっては、第２補正データ
Ｄｈ２は“K2(D2,n−D2,n+1)”となる。一方、第１補正
データＤｈ１は、第１実施形態で説明したように“K1(D
2,n−D2,n-1)”となる。
【００９２】さらに、補正済画像データＤoutは、第１
補正データＤｈ１、第２補正データＤｈ２および画像デ
ータＤａを加算したものであるから、“D2,n＋K1(D2,n
−D2,n-1) ＋K2(D2,n−D2,n+1)”となる。なお、補正済
画像データＤoutをＡＤ変換して得た画像信号VIDが相展
開される動作は、図５に示す第１実施形態と同様である
ので、説明を省略する。
【００９３】さてここで、ゴーストがキャンセルされる
動作について具体的に説明する。図９は画像データＤｃ
が供給されてから、相展開画像信号VID3がデータ線１１
４ｃに出力されるまでの動作を示すタイミングチャート
である。
【００９４】図９（ａ）に示す画像データＤｃは、６ド
ットクロック周期（１単位時間）だけ遅延されて同図
（ｂ）に示す画像データＤａとなり、さらに６ドットク
ロック周期だけ遅延されて同図（ｃ）に示す画像データ
Ｄｂとなる。
【００９５】ここで、第２差分データＤｓ２は画像デー
タＤａから画像データＤｃを減算して有られるから、同
図（ｅ）に示すように、期間ｔ１〜ｔ３において“−
(Ｖｂ−Ｖｃ)”となり、期間ｔ４〜ｔ８において“０”
となり、期間ｔ９〜ｔ１４において“Ｖｂ−Ｖｃ”とな
り、期間ｔ１５〜ｔ１８において“０”となる。さら
に、第２補正データＤｈ２は第２差分データＤｓ２に係
数Ｋ２を乗算したものであるから、そのデータ値は同図
（ｇ）に示すように変化する。なお、同図（ｄ），
（ｆ）に各々示す第１差分データＤｓ１と第１補正デー
タＤｈ１は第１実施形態と同様であるから、特に説明を
要しないであろう。
【００９６】くわえて、補正済画像データＤoutは、画
像データＤａに第１補正データＤｈ１および第２補正デ
ータとを加算して生成されるから、そのデータ値は同図
（ｈ）に示すように、期間ｔ１〜ｔ３において“Ｖｃ−
Ｋ２（Ｖｂ−Ｖｃ）”となり、期間ｔ４〜ｔ８において
“Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”となり、期間ｔ９において
“Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ) ＋Ｋ２(Ｖｂ−Ｖｃ)”とな
り、期間ｔ１０〜ｔ１４において“Ｖｂ＋Ｋ２(Ｖｂ−
Ｖｃ)”となり、期間ｔ１５〜ｔ１８において“Ｖｃ−
Ｋ１(Ｖｂ−Ｖｃ)”となる。
【００９７】次に、相展開画像信号VID3は、補正済画像
データＤoutを、期間ｔ３、ｔ９、ｔ１５でサンプルホ
ールドして得られたものであるから、相展開に要する遅
延時間を無視すれば、同図（ｉ）に示す相展開画像信号
VID3aが得られる。
【００９８】この相展開画像信号VID3aが画像信号供給
線Ｌ３を介してサンプリング回路のスイッチに伝送され
ると、その過程において高周波成分が失われるため、相
展開画像信号VID3bの信号波形は、同図（ｊ）に示すよ
うに立ち上がり波形と立ち下がり波形が鈍ったものとな
る。
【００９９】ここで、当該スイッチを構成するＴＦＴの
ゲート電極に同図（ｋ）に示すサンプリング信号ＳＲが
供給されたとすると、期間ｔ７〜ｔ１３において、スイ
ッチがオン状態となり、データ線１１４ｃに相展開画像
信号VID3bが供給され、期間ｔ１３の終了時刻Ｔｚ２に
おいてスイッチがオフ状態となる。したがって、データ
線１１４ｃの印加電圧は、時刻Ｔｚ２における相展開画
像信号VID3bの信号レベルによって決定される。
【０１００】この例では、期間ｔ７〜ｔ１２における相
展開画像信号VID3aの信号レベルが“Ｖｂ＋Ｋ１(Ｖｂ−
Ｖｃ) ＋Ｋ２(Ｖｂ−Ｖｃ)”となっている。すなわち、
上述した第１実施形態と比較して信号レベルが“Ｋ２
(Ｖｂ−Ｖｃ)”だけ大きくなっている。これは、サンプ
リング信号ＳＲのアクティブ期間の終了時刻Ｔｚ２が期
間ｔ７〜ｔ１２より後に発生するため、未来の画像デー
タＤｃのデータ値を考慮する必要だからである。
【０１０１】仮に、第１実施形態と同様に相展開画像信
号VID3aの信号レベルが“Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”で
あり、画像信号供給線Ｌ３の積分効果によって、データ
線１１４ｃに供給される相展開画像信号VID3bの信号レ
ベルが、図６（ｇ）に示すように期間ｔ１２の終了時刻
Ｔｚ１において“Ｖｂ”になるものとすれば、期間ｔ１
３の終了時刻Ｔｚ２にあっては信号レベルが“Ｖｂ”を
下回ってしまい、所望の信号レベルからずれてしまう。
【０１０２】しかしながら、本実施形態にあっては、未
来の画像データＤｃの影響を反映させる第２補正データ
Ｄｈ２によって現在の画像データＤａを補正しているか
ら、図９（ｊ）に示すように時刻Ｔｚ２において、相展
開画像信号VID3bの信号レベルが“Ｖｂ”となる。換言
すれば、期間ｔ１３の開始時点から時刻Ｔｚに至る間の
信号波形の変化を補えるように係数Ｋ２が定められてい
る。
【０１０３】このように本実施形態にあっては、現在・
過去・未来の画像データＤａ，Ｄｂ，Ｄｃに基づいて、
ゴーストの成分を予測して、現在の画像データＤａを補
正したので、画像信号供給線Ｌ１〜Ｌ６が等価的にロー
パスフィルタを構成することに起因するゴーストをキャ
ンセルすることができ、表示画像の品質を大幅に向上さ
せることができる。
【０１０４】＜３．第３実施形態＞ ＜３−１：液晶表示装置の概要＞次に、第３実施形態に
係る液晶表示装置について説明する。この液晶表示装置
は、ゴースト除去回路３０４の替わりにゴースト除去回
路３０６を用いる点を除いて、図１に示す第１実施形態
の液晶表示装置と同様に構成されている。
【０１０５】第３実施形態のゴースト除去回路３０６
は、各データ線１１４ａ〜１１４ｆの寄生容量が結合し
ていることに起因して発生するゴーストを除去するため
に用いられる。図１０は、第３実施形態に係るゴースト
除去回路の構成を示すブロック図である。
【０１０６】図に示すように、ゴースト除去回路３０６
は、第１遅延ユニットＵ１、減算回路４１、平均化回路
４２、係数回路４３、ラッチ回路４４、および加算回路
４５を備えている。
【０１０７】まず、第１遅延ユニットＵ１は、画像デー
タＤａに対して１ブロック期間遅延した画像データＤｂ
を生成するために用いられる。ここで画像データＤａを
現在のデータとすれば、画像データＤｂは１単位時間前
の過去のデータに相当する。
【０１０８】次に、減算回路４１は、過去の画像データ
Ｄｂから現在の画像データＤａを減算して、差分画像デ
ータＤｓを生成する。
【０１０９】次に、平均化回路４２は、各ブロックにつ
いて差分画像データＤｓを平均化し、平均化画像データ
Ｄｗを生成するように構成されている。この平均化回路
４２は、加算回路４２１とラッチ回路４２２とを有して
いる。ラッチ回路４２２は、ドットクロック信号DCLKに
基づいて、加算回路４２１の出力信号をラッチする。一
方、加算回路４２１の一方の入力端子には差分画像デー
タＤｓが供給され、その他方の入力端子にはラッチ回路
４２２の出力データがフィードバックされるようになっ
ている。したがって、加算回路４２１とラッチ回路４２
２は累積加算回路として機能する。また、ラッチ回路４
２２のリセット端子Ｒには、６ドットクロック周期のリ
セット信号ＲＳが供給されるようになっている。したが
って、差分画像データＤｓは単位時間毎に累積加算され
ることになる。
【０１１０】また、平均化回路４２は、さらに除算回路
４２３とラッチ回路４２４とを備えている。除算回路４
２３はブロック単位で差分画像データＤｓを累算して得
たデータを“６”（相展開の数）で割り、さらに、ラッ
チ回路４２４は除算回路４２３の出力データを単位時間
毎にアクティブとなるブロッククロック信号BCLKでラッ
チし、これを平均化画像データＤｗとして出力する。な
お、ブロッククロック信号BCLKは図１に示すタイミング
回路２００で生成されるようになっている。
【０１１１】次に、係数回路４３は、乗算器を有してお
り、平均化画像データＤｗに係数Ｋを乗算して出力す
る。
【０１１２】次に、ラッチ回路４４は、時間合わせため
に用いられ、係数回路４３の出力データをラッチして補
正データＤｈとして出力する。
【０１１３】次に、加算回路４５は、画像データＤｃと
補正データＤｈとを加算して補正済画像データＤoutと
して出力する。
【０１１４】なお、他の構成については、従来の液晶表
示装置と同様であるので、別段、説明を要しないであろ
う。
【０１１５】＜３−２：第３実施形態の動作＞ 次に、上述したゴースト除去回路３０６の動作について
説明する。図１１は、ゴースト除去回路３０６の動作を
説明するためのタイミングチャートである。なお、この
図においてＤＸ，Ｙと表した場合の添字Ｘは、１つのブ
ロックにおいてブロックの走査方向の順に数えて何番目
のデータ線１１４に対応するかを表しており、一方、添
字Ｙは何番目のブロックかを表すものとする。例えば、
Ｄ１，ｎ＋１は、ブロック中の第１番目のデータ線１１
４ａに対応しており、当該ブロックはｎ＋１番目のもの
であることを表している。
【０１１６】この図に示すように、画像データＤｂは、
画像データＤａを１単位時間（６ドットクロック周期）
遅延したものである。これらの画像データＤａ，Ｄｂが
減算回路４１に供給されると、減算回路４１は、画像デ
ータＤｂ（過去：１ブロック前）から画像データＤａ
（現在）を減算して、差分画像データＤｓを生成する。
例えば、図に示す期間Ｔｙにおいては、画像データＤｂ
は“Ｄ2,n”、画像データＤａは“Ｄ2,n-1”となるの
で、差分画像データＤｓは、“Ｄ2,n−Ｄ2,n-1”とな
る。
【０１１７】図１６に示すように、１ブロック内の各デ
ータ線１１４ａ〜１１４ｆは、容量的に結合しているた
め、いずれか１本のデータ線１１４に印加される画像信
号VIDが変化すると、電圧Ｖｘが変化する。そして、こ
れに起因して他のデータ線１１４の電位が変化し、当該
ブロック全体に影響が及ぶ。また、図１４に示すように
データ線１１４ｃに供給される画像信号VID3が黒レベル
から中間レベルに変化した場合には、電圧Ｖｘが画像信
号VID3の微分として与えられる。ここで、電圧Ｖｘの変
化量は、現在の画像信号VIDから１ブロック前（過去）
の画像信号VIDを差し引いた電圧値に比例したものとな
る。
【０１１８】本実施形態では、電圧Ｖｘの変化を打ち消
すように画像データを補正する。このためには、以下の
条件が必要となる。第１に、電圧Ｖｘの変化方向とは逆
方向の電圧をデータ線１１４に印加できるように画像信
号VIDを生成する必要がある。このため、１ブロック前
（過去）の画像データ値から現在の画像データ値を差し
引いて得られたデータ値に基づいて、現在の画像データ
を補正する必要がある。画像データＤａを現在の画像デ
ータとすれば、画像データＤｂは１ブロック前（過去）
の画像データである。したがって、上述した差分画像デ
ータＤｓに基づいて補正する必要がある。
【０１１９】第２に、１ブロック内のあるデータ線１１
４に印加される画像信号VIDの変化が、他のデータ線１
１４の電位に影響を及ぼすことから、当該ブロック内で
差分画像データＤｓを平均化しその結果に基づいて補正
する必要がある。平均化回路４２は、第２の条件を満た
すために用いられる。
【０１２０】差分画像データＤｓは、平均化回路４２内
の加算回路４２１とラッチ回路４２２とによって累積加
算されるため、各ブロック内で最後に選択されるデータ
線１１４ｆに対応するラッチ回路４２２の出力データ
は、差分画像データＤｓをブロック内で累算したものと
なる。例えば、時刻ｔ１０から時刻ｔ１２までの期間に
おいて、ラッチ回路４２２の出力データは、Ｄｓ1,n-1
＋Ｄｓ2,n-1＋…Ｄｓ6,n-1となる。
【０１２１】ラッチ回路４２２の出力データは、除算回
路４２３によって除算され、ラッチ回路４２４は、その
除算結果をブロッククロック信号BCLKに基づいてラッチ
するから、ラッチ回路４２２の出力データがリセットさ
れる前に、ラッチ回路４２４は平均化画像データＤｗを
生成する。図に示す例にあっては、時刻ｔ１１におい
て、ブロッククロック信号BCLKがローレベルからハイレ
ベルに立ち上がると、その立ち上がりエッジに同期し
て、ラッチ回路４２４は、平均化画像データＤｗn-1を
生成する。この後、時刻ｔ１２に至ると、リセット信号
ＲＳがアクティブ（ハイレベル）となるから、ラッチ回
路４２２はその出力データがリセットされ、次のブロッ
クの差分画像データＤｓの累算に備えることになる。
【０１２２】そして、平均化画像データＤｗが係数回路
４３に供給されると、平均化画像データＤｗに係数Ｋが
乗算され、補正データＤｈが生成される。しかしなが
ら、この補正データＤｈは、画像データＤｂと位相がず
れている。このため、ラッチ回路４４は、係数回路４３
から出力される補正データＤｈをドットクロック信号DC
LKでラッチして、補正データＤｈの位相を画像データＤ
ｂの位相に合わせている。この後、加算回路４５は、画
像データＤｂと補正データＤｈとを加算することによっ
て、補正済画像データＤoutを生成している。
【０１２３】このように本実施形態によれば、１ブロッ
クの各データ線１１４ａ〜１１４ｆの各寄生容量Ｃａ〜
Ｃｆが結合していることに起因して生じる第２のゴース
ト成分を、各ブロック毎に予め予測した補正データＤｈ
を生成し、この補正データＤｈに基づいて画像データＤ
ｂを補正したので、第２のゴーストをキャンセルするこ
とができる。この結果、表示画像の品質を大幅に向上さ
せることが可能となる。
【０１２４】＜４．変形例＞次に、上述した各実施形態
の変形例について説明する。 (1)上述した各実施形態にあっては、ゴースト除去回路
３０４〜３０６と相展開回路３０２との間にＤ／Ａ変換
器３０１を設けたが、相展開回路３０２と増幅・反転回
路３０３のうちいずれか一方をデジタル回路で構成し、
その出力にＤ／Ａ変換器３０１を設けるようにしてもよ
い。
【０１２５】(2)上述した各実施形態において、相展開
回路３０２は、図３に示す第１サンプルホールドユニッ
トＵＳａと第２サンプルホールドユニットＵＳｂとを備
え、第２サンプルホールドユニットＵＳｂによって信号
vid1〜vid6の位相を揃えるようにしたが、第２サンプル
ホールドユニットＵＳｂを省略してもよい。この場合に
は、１ドットクロック周期毎に位相がずれた信号vid1〜
vid6（図５参照）を相展開画像信号VID1〜VID6として出
力すればよい。
【０１２６】＜５．応用例＞次に、上述した各実施形態
で説明した液晶表示装置を電子機器に用いた例のいくつ
かについて説明する。
【０１２７】＜５−１：プロジェクタ＞まず、この液晶
表示装置をライトバルブとして用いたプロジェクタにつ
いて説明する。図１２は、このプロジェクタの構成例を
示す平面図である。
【０１２８】この図に示すように、プロジェクタ１１０
０内部には、ハロゲンランプ等の白色光源からなるラン
プユニット１１０２が設けられている。このランプユニ
ット１１０２から射出された投射光は、ライトガイド１
１０４内に配置された４枚のミラー１１０６および２枚
のダイクロイックミラー１１０８によってＲＧＢの３原
色に分離され、各原色に対応するライトバルブとしての
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに
入射される。
【０１２９】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶表示パネル１００と
同等であり、図示しない画像信号処理回路から供給され
るＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、
これらの液晶パネルによって変調された光は、ダイクロ
イックプリズム１１１２に３方向から入射される。この
ダイクロイックプリズム１１１２においては、Ｒおよび
Ｂの光が９０度に屈折する一方、Ｇの光が直進する。し
たがって、各色の画像が合成される結果、投射レンズ１
１１４を介して、スクリーン等にカラー画像が投写され
ることとなる。
【０１３０】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、対向基板にカラーフィルタを設ける必要はない。
【０１３１】上述したように液晶表示装置の画像処理回
路３００には、ゴースト除去回路３０４または３０５が
用いられるので、第１または第２のゴーストをキャンセ
ルすることができ、表示画像の品質を大幅に向上させる
ことができる。
【０１３２】＜５−２：モバイル型コンピュータ＞次
に、この液晶表示装置を、モバイル型のコンピュータに
適用した例について説明する。図１３は、このコンピュ
ータの構成を示す正面図である。図において、コンピュ
ータ１２００は、キーボード１２０２を備えた本体部１
２０４と、液晶ディスプレイ１２０６とから構成されて
いる。この液晶ディスプレイ１２０６は、先に述べた液
晶表示パネル１００の背面にバックライトを付加するこ
とにより構成されている。
【０１３３】＜５−３：携帯電話＞さらに、液晶表示装
置を、携帯電話に適用した例について説明する。図１４
は、この携帯電話の構成を示す斜視図である。図におい
て、携帯電話１３００は、複数の操作ボタン１３０２と
ともに、反射型の液晶パネル１００５を備えるものであ
る。この反射型の液晶パネル１００５にあっては、必要
に応じてその前面にフロントライトが設けられる。
【０１３４】なお、図１２〜図１４を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。
【０１３５】
【発明の効果】以上説明したように本発明によれば、複
数系統に分割されるとともに時間軸伸長され単位時間毎
に一定の信号レベルを維持する各画像信号を予め定めら
れたタイミングで前記各データ線に供給する場合に、表
示画像に表れるゴーストを予め予測し、これをキャンセ
ルするように画像データを補正するので、表示画像の品
質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる液晶表示装置
の全体構成を示すブロック図である。
【図２】 同液晶表示装置におけるゴースト除去回路の
構成を示すブロック図である。
【図３】 同液晶表示装置における相展開回路の構成を
示すブロック図である。
【図４】 同ゴースト除去回路の動作を示すタイミング
チャートである。
【図５】 同液晶表示装置における相展開回路の動作を
示すタイミングチャートである。
【図６】 同ゴースト除去回路において画像データＤａ
が供給されてから、相展開画像信号VID3がデータ線に供
給されるまでの動作を示すタイミングチャートである。
【図７】 本発明の第２実施形態にかかる液晶表示装置
に用いられるゴースト除去回路の主要構成を示すブロッ
ク図である。
【図８】 同ゴースト除去回路の動作を示すタイミング
チャートである。
【図９】 同ゴースト除去回路において画像データＤａ
が供給されてから、相展開画像信号VID3がデータ線に供
給されるまでの動作を示すタイミングチャートである。
【図１０】 本発明の第３実施形態にかかる液晶表示装
置に用いられるゴースト除去回路の主要構成を示すブロ
ック図である。
【図１１】 同ゴースト除去回路の動作を示すタイミン
グチャートである。
【図１２】 液晶表示装置を適用した電子機器の一例た
るプロジェクタの構成を示す断面図である。
【図１３】 液晶表示装置を適用した電子機器の一例た
るパーソナルコンピュータの構成を示す斜視図である。
【図１４】 液晶表示装置を適用した電子機器の一例た
る携帯電話の構成を示す斜視図である。
【図１５】 従来の液晶表示装置の全体構成を示すブロ
ック図である。
【図１６】 従来の液晶表示装置における液晶表示パネ
ルの電気的構成を示すブロック図である。
【図１７】 従来の液晶表示装置の動作を示すタイミン
グチャートである。
【図１８】 ゴーストの一例を示す説明図である。
【図１９】 あるブロックにおける各データ線の等価回
路を示す回路図である。
【図２０】 画像信号と各寄生容量の共通接続点の電圧
の関係を示す波形図である。
【図２１】 ゴーストの一例を示す説明図である。
【符号の説明】
３１、３４……第１差分演算回路、第２差分演算回路 ３２、３５……第１係数回路、第２係数回路 ３３……加算回路 ４１……減算回路（差分回路） ４２……平均化回路 ４３……係数回路（係数部） ４５……加算回路（加算部） １００……液晶表示パネル １１２……走査線 １１４ａ〜１１４ｆ……データ線 １１６……ＴＦＴ １１８……画素電極 ３００……画像処理回路 ３０４〜３０６……ゴースト除去回路 ３０２……相展開回路 Ｄｓ、Ｄｓ１、Ｄｓ２……差分画像データ、第１差分画
像データ、第２差分画像データ Ｄｈ、Ｄｈ１、Ｄｈ２……補正データ、第１補正デー
タ、第２補正データ Ｄｗ……平均化画像データ Ｄout……補正済画像データ Ｄａ、Ｄｂ、Ｄｃ……画像データ Ｕ１、Ｕ２……第１および第２遅延ユニット（遅延回
路） Ｋ１、Ｋ２……第１係数、第２係数
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０２Ｆ 1/133 ５５０ Ｇ０２Ｆ 1/133 ５５０ ５７５ ５７５ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20 623 G09G 3/20 611 G09G 3/20 632 G09G 3/20 680 G02F 1/133 550 G02F 1/133 575 G09G 3/36 H04N 5/66

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の走査線と、複数のデータ線と、前
    記各走査線と前記各データ線の交差に対応して設けられ
    たトランジスタおよび画素電極とを備え、複数系統に分
    割されるとともに、時間軸伸長され、単位時間毎に一定
    の信号レベルを維持する各画像信号を、サンプリング信
    号に従ってサンプリングして、前記各データ線に供給す
    る電気光学装置に用いられる画像処理回路であって、 前記画像処理回路は、 外部から供給される画像データを遅延して遅延画像デー
    タとして出力する遅延回路と、 前記遅延画像データと前記画像データとの差分を差分画
    像データとして生成する差分回路と、 前記差分画像データに係数を乗算して補正データを生成
    する乗算回路と、 前記画像データと前記補正データとを合成して補正済画
    像データを生成する合成回路とを備えており、 前記係数は、前記サンプリング信号のアクティブ期間終
    了時に、前記データ線に供給される所定の画像信号に対
    応する信号レベルが、所定の値に達するように前記補正
    データに乗算された係数であって、前記乗算回路は前記
    差分画像データに一定の前記係数を乗算してなることを
    特徴とする画像処理回路。
  2. 【請求項２】 前記画像信号の現在の単位時間内に、前
    記サンプリング信号のアクティブ期間が終了することを
    特徴とする請求項１に記載の画像処理回路。
  3. 【請求項３】 複数の走査線と、複数のデータ線と、前
    記各走査線と前記各データ線の交差に対応して設けられ
    たトランジスタおよび画素電極とを備え、複数系統に分
    割されるとともに、時間軸伸長され、単位時間毎に一定
    の信号レベルを維持する各画像信号を、サンプリング信
    号に従ってサンプリングして前記各データ線に供給する
    電気光学装置に用いられる画像データ処理方法であっ
    て、 前記画像データ処理方法は、 外部から供給される現在の画像データを遅延して過去の
    画像データを生成し、 前記現在の画像データと前記過去の画像データとの差分
    データ値に基づいて補正データを生成し、 前記現在の画像データと前記補正データとを合成して補
    正済画像データを生成し、 前記差分画像データに係数を乗算して補正データを生成
    し、 前記画像データと前記補正データとを合成して補正済画
    像データを生成し、 前記係数は、前記サンプリング信号のアクティブ期間終
    了時に、前記データ線に供給される所定の画像信号に対
    応する信号レベルが、所定の値に達するように前記補正
    データに乗算された係数であって、前記差分画像データ
    に一定の前記係数を乗算して補正データを生成すること
    を特徴とする画像処理方法。
  4. 【請求項４】 請求項１乃至２のうちいずれか１項に記
    載の画像処理回路を備えたことを特徴とする電気光学装
    置。
  5. 【請求項５】 請求項４記載の電気光学装置を備えたこ
    とを特徴とする電子機器。
JP2000156656A 2000-05-26 2000-05-26 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 Expired - Fee Related JP3494126B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000156656A JP3494126B2 (ja) 2000-05-26 2000-05-26 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
US09/852,756 US6753840B2 (en) 2000-05-26 2001-05-11 Image processing system and method of processing image data to increase image quality
TW090112117A TW502245B (en) 2000-05-26 2001-05-21 Image processing circuit and image data processing method, optoelectronic apparatus, and electronic machine
CNB011190760A CN1269095C (zh) 2000-05-26 2001-05-25 图像处理电路和图像数据处理方法、电光装置及电子设备
KR10-2001-0029038A KR100397412B1 (ko) 2000-05-26 2001-05-25 화상 처리 회로 및 화상 데이터 처리 방법, 전기 광학장치 및 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000156656A JP3494126B2 (ja) 2000-05-26 2000-05-26 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001110437A Division JP4045752B2 (ja) 2001-04-09 2001-04-09 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP2003205775A Division JP4049041B2 (ja) 2003-08-04 2003-08-04 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2001337641A JP2001337641A (ja) 2001-12-07
JP3494126B2 true JP3494126B2 (ja) 2004-02-03

Family

ID=18661417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000156656A Expired - Fee Related JP3494126B2 (ja) 2000-05-26 2000-05-26 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器

Country Status (5)

Country Link
US (1) US6753840B2 (ja)
JP (1) JP3494126B2 (ja)
KR (1) KR100397412B1 (ja)
CN (1) CN1269095C (ja)
TW (1) TW502245B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498734B2 (ja) 2000-08-28 2004-02-16 セイコーエプソン株式会社 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP3904394B2 (ja) * 2001-01-24 2007-04-11 セイコーエプソン株式会社 画像処理回路、画像処理方法、電気光学装置、および電子機器
JP3808788B2 (ja) * 2002-03-12 2006-08-16 株式会社東芝 液晶表示方法
KR100898783B1 (ko) * 2002-09-19 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法
US7457670B2 (en) 2003-08-07 2008-11-25 Production Resource Group, Llc Gobo virtual machine
US7362290B2 (en) * 2003-10-29 2008-04-22 Seiko Epson Corporation Image signal correcting circuit, image processing method, electro-optical device and electronic apparatus
JP4103886B2 (ja) 2003-12-10 2008-06-18 セイコーエプソン株式会社 画像信号の補正方法、補正回路、電気光学装置および電子機器
US7602359B2 (en) * 2004-02-02 2009-10-13 Seiko Epson Corporation Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
KR101072024B1 (ko) * 2004-03-16 2011-10-10 엘지전자 주식회사 휴대단말기의 멀티비젼 표시장치 및 방법
KR100642946B1 (ko) * 2004-12-15 2006-11-10 삼성전자주식회사 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
JP4810295B2 (ja) * 2006-05-02 2011-11-09 キヤノン株式会社 情報処理装置及びその制御方法、画像処理装置、プログラム、記憶媒体
US8035630B2 (en) 2006-10-13 2011-10-11 Seiko Epson Corporation USB image transmission system and device
JP2009104055A (ja) * 2007-10-25 2009-05-14 Seiko Epson Corp 駆動装置及び駆動方法、並びに電気光学装置及び電子機器
US8055003B2 (en) 2008-04-01 2011-11-08 Apple Inc. Acoustic systems for electronic devices
KR100942950B1 (ko) * 2008-09-02 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치
US8537435B2 (en) * 2010-05-19 2013-09-17 Kabushiki Kaisha Toshiba Image scanning apparatus and image forming apparatus
CN102005174B (zh) * 2010-12-31 2013-06-05 福建华映显示科技有限公司 用于减少画面重影的方法
JP5767287B2 (ja) * 2013-09-13 2015-08-19 オリンパス株式会社 撮像装置
KR102084543B1 (ko) * 2013-09-25 2020-03-04 엘지디스플레이 주식회사 터치 스크린 구동 장치
JP6578661B2 (ja) * 2015-01-27 2019-09-25 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP6540043B2 (ja) * 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592227B2 (ja) * 1978-08-21 1984-01-17 株式会社日立製作所 雑音除去方式
GB2050752B (en) * 1979-06-07 1984-05-31 Japan Broadcasting Corp Motion compensated interframe coding system
US4860105A (en) * 1987-05-22 1989-08-22 Victor Company Of Japan, Ltd. Noise Reducing circuit of a video signal
US5119084A (en) * 1988-12-06 1992-06-02 Casio Computer Co., Ltd. Liquid crystal display apparatus
JP2803335B2 (ja) 1990-06-29 1998-09-24 松下電器産業株式会社 レジストのアッシング方法及びその装置
JPH05333828A (ja) * 1992-06-03 1993-12-17 Matsushita Electric Ind Co Ltd 画像信号処理装置
JPH06167692A (ja) 1992-11-30 1994-06-14 Sanyo Electric Co Ltd 液晶表示装置
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
US6243059B1 (en) * 1996-05-14 2001-06-05 Rainbow Displays Inc. Color correction methods for electronic displays
JP3661324B2 (ja) 1996-12-12 2005-06-15 セイコーエプソン株式会社 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
JPH11231836A (ja) 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置の駆動方法及び駆動回路
JPH10274967A (ja) 1997-03-31 1998-10-13 Sanyo Electric Co Ltd 信号波形整形回路
US6329980B1 (en) * 1997-03-31 2001-12-11 Sanjo Electric Co., Ltd. Driving circuit for display device
JP3311632B2 (ja) 1997-03-31 2002-08-05 三洋電機株式会社 信号波形整形回路
JP3421564B2 (ja) 1998-02-10 2003-06-30 三洋電機株式会社 表示装置の駆動方法及び駆動回路
KR100266212B1 (ko) * 1997-05-17 2000-09-15 구본준; 론 위라하디락사 잔상제거기능을가지는액정표시장치
WO1999028896A1 (fr) * 1997-11-28 1999-06-10 Seiko Epson Corporation Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
JP2000003157A (ja) * 1998-06-12 2000-01-07 Toshiba Corp 映像信号線駆動回路
JP3525762B2 (ja) 1998-09-28 2004-05-10 セイコーエプソン株式会社 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器

Also Published As

Publication number Publication date
CN1269095C (zh) 2006-08-09
KR100397412B1 (ko) 2003-09-13
CN1340798A (zh) 2002-03-20
US6753840B2 (en) 2004-06-22
TW502245B (en) 2002-09-11
JP2001337641A (ja) 2001-12-07
US20020005858A1 (en) 2002-01-17
KR20020003499A (ko) 2002-01-12

Similar Documents

Publication Publication Date Title
JP3494126B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP3570362B2 (ja) 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP3832125B2 (ja) 電気光学装置及び電子機器
JP3498734B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP4044961B2 (ja) 画像表示装置及びそれを用いた電子機器
WO2015040971A1 (ja) 画像表示装置
JP2000221476A (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP4049041B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP2003345457A (ja) タイミング発生回路、表示装置および携帯端末
JP4045752B2 (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP2001343953A (ja) 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP2004126551A (ja) 電気光学装置、および電子機器
KR19990083431A (ko) 액정디스플레이장치
JP3891070B2 (ja) タイミング調整回路、駆動回路、電気光学装置および電子機器
JP4258501B2 (ja) 電気光学装置及び電子機器並びに電気光学装置の駆動方法
JP2001166744A (ja) 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
JP2002149137A (ja) 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP4353203B2 (ja) 電気光学装置及び電子機器並びに電気光学装置の駆動方法
JP3752960B2 (ja) 電気光学パネルのデータ線駆動方法、データ線駆動装置、電気光学装置、および電子機器
JP2002149126A (ja) 液晶駆動回路
JP3800926B2 (ja) 画像データ処理方法及び画像データ処理回路、電気光学装置並びに電子機器
JP2001343937A (ja) 液晶表示装置及びその駆動方法
JP2004045665A (ja) データドライバ、表示装置およびその駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees