JP2004014800A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2004014800A JP2004014800A JP2002166086A JP2002166086A JP2004014800A JP 2004014800 A JP2004014800 A JP 2004014800A JP 2002166086 A JP2002166086 A JP 2002166086A JP 2002166086 A JP2002166086 A JP 2002166086A JP 2004014800 A JP2004014800 A JP 2004014800A
- Authority
- JP
- Japan
- Prior art keywords
- signal conductors
- pair
- signal
- conductor
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
【解決手段】一対の信号導体にスルーホール18,19が接続される場合、スルーホール18,19を中心とするインピーダンス低下領域では、一対の信号導体間の間隙を広げて差動インピーダンスを高めるようにする。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、データの差動伝送を行う一対の信号導体が形成されている多層配線基板に関するものである。
【0002】
【従来の技術】
図9は従来の多層配線基板の配線構造とインピーダンスを示す説明図であり、図10は図9の多層配線基板のC−C’断面図である。図において、1は絶縁体、2は絶縁体1の上層に形成されたグランド導体、3は絶縁体1の下層に形成されたグランド導体、4,5は絶縁体1の内部に形成され、データの差動伝送を行う一対の信号導体、6,7は絶縁体1の内部に形成され、データの差動伝送を行う一対の信号導体、8は信号導体4と信号導体6を接続するスルーホール、9は信号導体5と信号導体7を接続するスルーホールである。
【0003】
次に動作について説明する。
図9の多層配線基板は、外部ノイズに強い伝送方式を実現するため、一対の信号導体4,5及び信号導体6,7がデータの差動伝送を実施する。
即ち、信号導体4,6に供給するデータの位相と信号導体5,7に供給するデータの位相とを常に逆相にすることにより、信号導体4,6と信号導体5,7とを電磁界的に結合させて2本1組でデータの伝送を行うようにする。
【0004】
なお、データの高速伝送を実現するに際して、絶縁体1の厚さH、信号導体4〜7の導体幅W、信号導体4,5間の間隙S等を適切に選択すれば、インピーダンスと差動間の結合を制御して、効率的なデータ伝送を実現することができるが、信号導体の配線途中にスルーホール8,9のような容量性負荷が接続されている場合、スルーホール8,9を中心とする領域が距離Dに亘って差動インピーダンスZLが√(L/C)から√(L/(C+ΔC))に低下する。
ここで、Cは信号導体が有する単位長さ当りのキャパシタンス、Lは信号導体が有する単位長さ当りのインダクタンス、ΔCはスルーホールのキャパシタンスである。
【0005】
このように、スルーホール8,9を中心とする領域が距離Dに亘って差動インピーダンスが低下すると、インピーダンス不整合に起因する信号反射が発生して、信号劣化を招く事態が生じる。
インピーダンス低下を抑制する方法としては、導体幅Wを細くすることにより、インピーダンスを高くする方法がある。
【0006】
【発明が解決しようとする課題】
従来の多層配線基板は以上のように構成されているので、信号導体の配線途中にスルーホール8,9のような容量性負荷が接続された場合、信号導体4,5等の導体幅Wを細くすれば、インピーダンス不整合に起因する信号反射を抑制することができる。しかし、導体幅Wを細くすると、信号導体4,5等の断面積が減少するため、信号損失が増加するなどの課題があった。
【0007】
この発明は上記のような課題を解決するためになされたもので、信号導体の導体幅を細くすることなく、インピーダンス不整合に起因する信号反射を抑制することができる多層配線基板を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係る多層配線基板は、一対の信号導体に容量性負荷が接続される場合、容量性負荷を中心とするインピーダンス低下領域では、一対の信号導体間の間隙を広げて差動インピーダンスを高めるようにしたものである。
【0009】
この発明に係る多層配線基板は、インピーダンス低下領域以外の領域の一対の信号導体間の間隙が一対の信号導体の導体幅と一致する場合、インピーダンス低下領域では、一対の信号導体間の間隙を一対の信号導体の導体幅より広げるようにしたものである。
【0010】
この発明に係る多層配線基板は、インピーダンス低下領域以外の領域では、一対の信号導体間の間隙をグランド導体と信号導体間の距離以下に設定し、かつ、信号導体の導体幅以下に設定するようにしたものである。
【0011】
この発明に係る多層配線基板は、インピーダンス低下領域における一対の信号導体間の間隙に空気領域を設けるようにしたものである。
【0012】
この発明に係る多層配線基板は、絶縁体と異なる誘電率を有する絶縁物質を空気領域に埋め込むようにしたものである。
【0013】
この発明に係る多層配線基板は、導電性材料を空気領域に埋め込むようにしたものである。
【0014】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による多層配線基板の配線構造とインピーダンスを示す説明図、図2は図1の多層配線基板のA−A’断面図、図3は図1の多層配線基板のB−B’断面図である。図において、11は絶縁体、12は絶縁体11の上層に形成されたグランド導体、13は絶縁体11の下層に形成されたグランド導体、14a,14b,15a,15bは絶縁体11の内部に形成された信号導体であり、信号導体14a,15a間の間隙S1に比べて、信号導体14b,15b間の間隙S2が広げられている。16a,16b,17a,17bは絶縁体11の内部に形成された信号導体であり、信号導体16a,17a間の間隙S1に比べて、信号導体16b,17b間の間隙S2が広げられている。18は信号導体14bと信号導体16bを接続するスルーホール、19は信号導体15bと信号導体17bを接続するスルーホールである。
【0015】
次に動作について説明する。
図1の多層配線基板は、外部ノイズに強い伝送方式を実現するため、一対の信号導体14a,15a等がデータの差動伝送を実施する。
即ち、信号導体14aに供給するデータの位相と信号導体15aに供給するデータの位相とを常に逆相にすることにより、信号導体14aと信号導体15aとを電磁界的に結合させて2本1組でデータの伝送を行うようにする。
【0016】
ただし、信号導体の配線途中にスルーホール18,19やパッドのような容量性負荷が接続されている場合、上述したように、スルーホール18,19を中心とする領域が距離Dに亘って差動インピーダンスが低下する。
そこで、この実施の形態1では、スルーホール18,19を中心とする領域のインピーダンスを高めるため、一対の信号導体14a,15a間の間隙S1と比べて一対の信号導体14b,15b間の間隙S2を広げるようにする。同様に、一対の信号導体16a,17a間の間隙S1と比べて一対の信号導体16b,17b間の間隙S2を広げるようにする。
【0017】
具体的には、一対の信号導体14a,15a間の間隙S1が信号導体14a,15aの導体幅Wと一致する場合、スルーホール18,19を中心とするインピーダンス低下領域では、一対の信号導体14b,15b間の間隙S2を信号導体14b,15bの導体幅Wより広げるように設定して(間隙S2の設定方法は後述する)、他の領域の差動インピーダンスと等しくなるように補償する。例えば、一対の信号導体14b,15b間の間隙S2を信号導体14b,15bの導体幅Wの2倍以上に設定して、他の領域の差動インピーダンスと等しくなるように補償する。同様に、一対の信号導体16b,17b間の間隙S2を信号導体16b,17bの導体幅Wの2倍以上に設定する。なお、この場合、信号導体14b,15b間、及び信号導体16b,17b間の電磁界的な結合は、20%以上低下する。
【0018】
一方、他の領域では、電磁界的な結合を高めるため、一対の信号導体14a,15a間の間隙S1をグランド導体12,13と信号導体14a,15a間の距離F以下に設定し、かつ、信号導体14a,15aの導体幅W以下に設定する(間隙S1の設定方法は後述する)。同様に、一対の信号導体16a,17a間の間隙S1をグランド導体12,13と信号導体16a,17a間の距離F以下に設定し、かつ、信号導体16a,17aの導体幅W以下に設定する。
なお、グランド導体12と信号導体14a間の距離と、グランド導体13と信号導体15a間の距離とが異なる場合、短い方の距離より狭くなるように、一対の信号導体14a,15a間の間隙S1を設定する。同様に、一対の信号導体16a,17a間の間隙S1を設定する。
【0019】
なお、スルーホール18,19を中心とする領域の差動インピーダンスZと、他の領域の差動インピーダンスZ1と等しくするため、下記の関係を満足するように、一対の信号導体14a,15a間の間隙S1と、一対の信号導体14b,15b間の間隙S2とを設定する。
Z=Z1=Z2
Z1=√(L1/C1)
Z2=√(L2/(C2+ΔC))
Z=30π(H−t)/{√εr(W+HCfA/2π)}
A=1+{loge(1+tanhθ)}/loge2
Cf=2loge{(2H−t)/(H−t)}−t[loge{t(2H−t)/(H−t)2}]/H
・差動インピーダンスZ1の場合
θ=πS1/2H
Cf=C1
・差動インピーダンスZ2の場合
θ=πS2/2H
Cf=C2+ΔC
【0020】
ここで、C1は信号導体14a,15a,16a,17aが有する単位長さ当りのキャパシタンス、L1は信号導体14a,15a,16a,17aが有する単位長さ当りのインダクタンス、C2は信号導体14b,15b,16b,17bが有する単位長さ当りのキャパシタンス、L2は信号導体14b,15b,16b,17bが有する単位長さ当りのインダクタンス、ΔCはスルーホール18,19のキャパシタンスである。
また、Hは絶縁体11の厚さ、tは信号導体14a,15a,16a,17aの厚さ、εrは絶縁体11の比誘電率である。
【0021】
以上で明らかなように、この実施の形態1によれば、一対の信号導体に容量性負荷が接続される場合、容量性負荷を中心とするインピーダンス低下領域では、一対の信号導体間の間隙を広げて差動インピーダンスを高めるように構成したので、信号導体の導体幅を細くすることなく、インピーダンス不整合に起因する信号反射を抑制することができる効果を奏する。
【0022】
実施の形態2.
上記実施の形態1では、特に言及していないが、図4に示すように、信号導体14b,16bと信号導体15b,17b間の間隙に空気領域20を設けるようにしてもよい。
即ち、ルータ加工等により穴を空けて空気領域20を設けることにより、インピーダンス低下領域における一対の信号導体間の電磁界的な結合を更に弱めるようにする。
これにより、インピーダンス低下領域における差動インピーダンスを更に高めることができるため、インピーダンス低下の補償範囲を広げることができる。
【0023】
実施の形態3.
上記実施の形態2では、空気領域20を設けるものについて示したが、図5に示すように、絶縁体11と異なる誘電率を有する絶縁体(絶縁物質)を空気領域20に埋め込むようにしてもよい。
これにより、一対の信号導体間の電磁界的な結合量を変更して、差動インピーダンスを調整することができる。
なお、絶縁体11より低い誘電率を有する絶縁体を空気領域20に埋め込めば、差動インピーダンスを高めることができ、絶縁体11より高い誘電率を有する絶縁体を空気領域20に埋め込めば、差動インピーダンスを下げることができる。よって、空気領域20に埋め込む絶縁体の誘電率を適宜選定すれば、差動インピーダンスを微調整することができる。
【0024】
実施の形態4.
上記実施の形態2では、空気領域20を設けるものについて示したが、図6に示すように、導電性材料を空気領域20に埋め込むようにしてもよい。
これにより、一対の信号導体間の電磁界的な結合量を変更して、差動インピーダンスを調整することができる。
なお、導電性材料を空気領域20に埋め込むと、一対の信号導体間の電磁界的な結合量が増加して、差動インピーダンスが低下するが、例えば、空気領域20を設けたことにより、差動インピーダンスが高くなり過ぎたような場合には、導電性材料を空気領域20に埋め込むことによって各領域間の差動インピーダンスが等しくなるように補償することができる。
【0025】
実施の形態5.
上記実施の形態1では、絶縁体11の上層と下層の双方にグランド導体12,13が形成されているものについて示したが、絶縁体11の上層又は下層にグランド導体が形成されていてもよい。
図7及び図8は絶縁体11の上層にグランド導体12が形成されている例を示している。
【0026】
【発明の効果】
以上のように、この発明によれば、一対の信号導体に容量性負荷が接続される場合、容量性負荷を中心とするインピーダンス低下領域では、一対の信号導体間の間隙を広げて差動インピーダンスを高めるように構成したので、信号導体の導体幅を細くすることなく、インピーダンス不整合に起因する信号反射を抑制することができる効果がある。
【0027】
この発明によれば、インピーダンス低下領域以外の領域の一対の信号導体間の間隙が一対の信号導体の導体幅と一致する場合、インピーダンス低下領域では、一対の信号導体間の間隙を一対の信号導体の導体幅より広げるように構成したので、差動インピーダンスを高めることができる効果がある。
【0028】
この発明によれば、インピーダンス低下領域以外の領域では、一対の信号導体間の間隙をグランド導体と信号導体間の距離以下に設定し、かつ、信号導体の導体幅以下に設定するように構成したので、一対の信号導体間の電磁界的な結合を高めることができる効果がある。
【0029】
この発明によれば、インピーダンス低下領域における一対の信号導体間の間隙に空気領域を設けるように構成したので、インピーダンス低下の補償範囲を広げることができる効果がある。
【0030】
この発明によれば、絶縁体と異なる誘電率を有する絶縁物質を空気領域に埋め込むように構成したので、一対の信号導体間の電磁界的な結合量を変更して、差動インピーダンスを調整することができる効果がある。
【0031】
この発明によれば、導電性材料を空気領域に埋め込むように構成したので、一対の信号導体間の電磁界的な結合量を変更して、差動インピーダンスを調整することができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1による多層配線基板の配線構造とインピーダンスを示す説明図である。
【図2】図1の多層配線基板のA−A’断面図である。
【図3】図1の多層配線基板のB−B’断面図である。
【図4】この発明の実施の形態2による多層配線基板の配線構造を示す説明図である。
【図5】この発明の実施の形態3による多層配線基板の配線構造を示す説明図である。
【図6】この発明の実施の形態4による多層配線基板の配線構造を示す説明図である。
【図7】図1の多層配線基板のA−A’断面図である。
【図8】図1の多層配線基板のB−B’断面図である。
【図9】従来の多層配線基板の配線構造とインピーダンスを示す説明図である。
【図10】図9の多層配線基板のC−C’断面図である。
【符号の説明】
11 絶縁体、12 グランド導体、13 グランド導体、14a,14b,15a,15b 信号導体、16a,16b,17a,17b 信号導体、18
スルーホール、19 スルーホール、20 空気領域。
Claims (6)
- 少なくとも絶縁体の上層又は下層に形成されたグランド導体と、上記絶縁体の内部に形成され、データの差動伝送を行う一対の信号導体とを備えた多層配線基板において、上記一対の信号導体に容量性負荷が接続される場合、上記容量性負荷を中心とするインピーダンス低下領域では、上記一対の信号導体間の間隙を広げて差動インピーダンスを高めることを特徴とする多層配線基板。
- インピーダンス低下領域以外の領域の一対の信号導体間の間隙が上記一対の信号導体の導体幅と一致する場合、上記インピーダンス低下領域では、上記一対の信号導体間の間隙を上記一対の信号導体の導体幅より広げることを特徴とする請求項1記載の多層配線基板。
- インピーダンス低下領域以外の領域では、一対の信号導体間の間隙をグランド導体と上記信号導体間の距離以下に設定し、かつ、上記信号導体の導体幅以下に設定することを特徴とする請求項1記載の多層配線基板。
- インピーダンス低下領域における一対の信号導体間の間隙に空気領域を設けることを特徴とする請求項1から請求項3のうちのいずれか1項記載の多層配線基板。
- 絶縁体と異なる誘電率を有する絶縁物質を空気領域に埋め込むことを特徴とする請求項4記載の多層配線基板。
- 導電性材料を空気領域に埋め込むことを特徴とする請求項4記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166086A JP2004014800A (ja) | 2002-06-06 | 2002-06-06 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166086A JP2004014800A (ja) | 2002-06-06 | 2002-06-06 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014800A true JP2004014800A (ja) | 2004-01-15 |
JP2004014800A5 JP2004014800A5 (ja) | 2005-08-11 |
Family
ID=30433765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166086A Pending JP2004014800A (ja) | 2002-06-06 | 2002-06-06 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014800A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049060A (ja) * | 2005-08-12 | 2007-02-22 | Sumitomo Bakelite Co Ltd | 回路基板 |
US7394337B2 (en) | 2005-01-26 | 2008-07-01 | Hirose Electric Co., Ltd. | Multilayer interconnection board |
WO2008105478A1 (ja) * | 2007-02-27 | 2008-09-04 | Kyocera Corporation | 配線基板、電気信号伝送システムおよび電子機器 |
JP2009088022A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 配線基板およびその製造方法、ならびに電子装置 |
CN102244975A (zh) * | 2010-05-14 | 2011-11-16 | 佳能株式会社 | 印制线路板及包括印制线路板的设备 |
WO2014109010A1 (ja) * | 2013-01-09 | 2014-07-17 | 株式会社 日立製作所 | ストレージ装置及び基板 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN107371321A (zh) * | 2016-05-13 | 2017-11-21 | 日本奥兰若株式会社 | 印刷电路板以及光模块 |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
US10356893B1 (en) | 2017-12-25 | 2019-07-16 | Japan Aviation Electronics Industry, Limited | Circuit board, connector assembly and cable harness |
CN113727513A (zh) * | 2021-07-27 | 2021-11-30 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
-
2002
- 2002-06-06 JP JP2002166086A patent/JP2004014800A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7394337B2 (en) | 2005-01-26 | 2008-07-01 | Hirose Electric Co., Ltd. | Multilayer interconnection board |
JP2007049060A (ja) * | 2005-08-12 | 2007-02-22 | Sumitomo Bakelite Co Ltd | 回路基板 |
JP4697591B2 (ja) * | 2005-08-12 | 2011-06-08 | 住友ベークライト株式会社 | 回路基板 |
WO2008105478A1 (ja) * | 2007-02-27 | 2008-09-04 | Kyocera Corporation | 配線基板、電気信号伝送システムおよび電子機器 |
US8013427B2 (en) | 2007-02-27 | 2011-09-06 | Kyocera Corporation | Wiring board and electrical signal transmission system |
JP4942811B2 (ja) * | 2007-02-27 | 2012-05-30 | 京セラ株式会社 | 配線基板、電気信号伝送システムおよび電子機器 |
JP2009088022A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 配線基板およびその製造方法、ならびに電子装置 |
CN102244975A (zh) * | 2010-05-14 | 2011-11-16 | 佳能株式会社 | 印制线路板及包括印制线路板的设备 |
JP2011243646A (ja) * | 2010-05-14 | 2011-12-01 | Canon Inc | プリント配線板及びプリント配線板を備えたデバイス |
US8587385B2 (en) | 2010-05-14 | 2013-11-19 | Canon Kabushiki Kaisha | Printed wiring board and device including printed wiring board |
WO2014109010A1 (ja) * | 2013-01-09 | 2014-07-17 | 株式会社 日立製作所 | ストレージ装置及び基板 |
US8867230B2 (en) | 2013-01-09 | 2014-10-21 | Hitachi, Ltd. | Storage system and printed circuit board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN107371321A (zh) * | 2016-05-13 | 2017-11-21 | 日本奥兰若株式会社 | 印刷电路板以及光模块 |
US10116116B2 (en) | 2016-05-13 | 2018-10-30 | Oclaro Japan, Inc. | Printed circuit board and optical module |
CN107371321B (zh) * | 2016-05-13 | 2020-01-07 | 日本朗美通株式会社 | 印刷电路板以及光模块 |
US10356893B1 (en) | 2017-12-25 | 2019-07-16 | Japan Aviation Electronics Industry, Limited | Circuit board, connector assembly and cable harness |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
CN113727513A (zh) * | 2021-07-27 | 2021-11-30 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
CN113727513B (zh) * | 2021-07-27 | 2024-01-09 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4930590B2 (ja) | 多層基板 | |
US8013685B2 (en) | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate | |
JP4336497B2 (ja) | 高周波プリント回路基板ビア | |
JP2004014800A (ja) | 多層配線基板 | |
US8203082B2 (en) | Printed circuit board | |
JP2007013109A (ja) | 通信回路モジュール | |
US7148425B2 (en) | Power plane system of high-speed digital circuit for suppressing ground bounce noise | |
JP2006211070A (ja) | 多層配線基板 | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
JP2007250818A (ja) | 回路基板 | |
JP2008244703A (ja) | 差動信号線路 | |
JP2004140308A (ja) | スリット法を用いた高速信号用プリント配線基板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP4834937B2 (ja) | 高周波回路用多層配線板 | |
JP2005277028A (ja) | 高速伝送用基板構造 | |
JP2001144452A (ja) | 多層プリント基板 | |
TWI226763B (en) | Signal transmission structure | |
JP2001144451A (ja) | 積層配線板 | |
JP4161577B2 (ja) | 電気配線板 | |
JPWO2014136595A1 (ja) | 構造体、配線基板及び電子装置 | |
JPH03158002A (ja) | 半導体装置 | |
JPH0774442A (ja) | プリント基板 | |
JP2000323847A (ja) | 多層配線回路基板 | |
TWI445478B (zh) | 多層印刷電路板結構 | |
JP2006080239A (ja) | 積層型高周波回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |