JP2004140308A - スリット法を用いた高速信号用プリント配線基板 - Google Patents
スリット法を用いた高速信号用プリント配線基板 Download PDFInfo
- Publication number
- JP2004140308A JP2004140308A JP2002337298A JP2002337298A JP2004140308A JP 2004140308 A JP2004140308 A JP 2004140308A JP 2002337298 A JP2002337298 A JP 2002337298A JP 2002337298 A JP2002337298 A JP 2002337298A JP 2004140308 A JP2004140308 A JP 2004140308A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- signal line
- dielectric
- width
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送路の抵抗およびインダクタンスの変化を起こさずに特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供する。
【解決手段】2層配線におけるスリット法を用いた高速信号用プリント配線基板1
【選択図】 図1
【解決手段】2層配線におけるスリット法を用いた高速信号用プリント配線基板1
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板に関する。
【0002】
【従来の技術】
高速信号用プリント配線基板の伝送路のインピーダンス整合させる為の配線パターン手法として、コプラーナ法、マイクロストリップ法およびストリップ法等がある。
本発明に関連した従来例として、図6にコプラーナ法を用いたプリント配線基板の要部構成図、図7にマイクロストリップ法を用いたプリント配線基板の要部構成図、図8にマイクロストリップ線路のパターンの模式図を示す。
【0003】
図6において、信号線60と誘電体61とグランドプレーン62とからなるコプラーナ線路の特性インピーダンスは、信号線60の幅Wおよび厚さTと、誘電体61の厚さHおよび誘電率と、スリット63の幅Sによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線60の幅Wとスリット63の幅Sとによって調整される。
【0004】
図7において、信号線70と誘電体71とグランドプレーン72とからなるマイクロストリップ線路の特性インピーダンスは、信号線70の幅Wおよび厚さTと、誘電体71の厚さHおよび誘電率とによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線70の幅Wによって調整される。
【0005】
図8は従来のマイクロストリップ線路のパターンを示したものである。
信号線80と対向するグランドプレーン81は、信号線80の全領域に亙って一様の導体面となっている。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のコプラーナ法を用いたプリント配線基板には、電子機器の小型化に伴いプリント配線基板への部品実装密度が高まりプリント配線基板も小型で薄くなっているため、スリット幅がとれず適切なインピーダンスの確保が難しいという課題がある。
【0007】
また、従来のマイクロストリップ法を用いたプリント配線基板には、プリント配線基板が薄くなると等価的にキャパシタンスが大きくなってマイクロストリップ線路の特性インピーダンスを下げてしまうので、信号線の幅を小さくしてキャパシタンスを減らしインダクタンスを大きくして所定の特性インピーダンスを確保しているが、信号線の直流抵抗の増加により伝送特性が悪くなるという課題がある。
【0008】
さらに、従来のマイクロストリップ法を用いたプリント配線基板には、フィルム基板の様に極端に薄いものに対し、信号線の幅を小さくしても物理的に限界があり、マイクロストリップ線路のインピーダンス確保が難しいという課題がある。
【0009】
また、従来のマイクロストリップ法を用いたプリント配線基板には、グランドプレーンをメッシュ構造や、編み目状にしてキャパシタンスを下げる方法もあるが、信号線に対してメッシュ構造や、編み目が大きいので特性インピーダンスが不均一となり、マイクロストリップ線路の伝送特性が悪くなるという課題がある。
【0010】
本発明は、上記した従来技術の課題を解決するためになされたものであって、その目的は、誘電体を挟んで信号線と対向するグランドプレーンの領域にスリットを設けることにより、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために本発明に係るスリット法を用いた高速信号用プリント配線基板は、誘電体を挟んで信号線と対向するグランドプレーンの領域に信号線に沿ってスリットを設けたので、小型で薄いプリント配線基板に対し、伝送路の抵抗およびインダクタンスを変えることなく特性インピーダンスを制御することができる。
【0012】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板は、第1の誘電体と、第1の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンと、信号線が設けられた第1の誘電体の上層に配される第2の誘電体と、第2の誘電体の他方の面に設けられるグランドプレーンとを備え、信号線と対向する第1および第2の誘電体に設けられるグランドプレーンの領域にスリットを設けたので、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができる。
【0013】
【発明の実施の形態】
本発明の実施の形態を添付図面に基づいて以下に説明する。
図1は本発明に係る2層配線におけるスリット法を用いた高速信号用プリント配線基板1の一実施形態の要部構成図である。
図1において、2層配線におけるスリット法を用いた高速信号用プリント配線基板1は、信号線10、平板状の誘電体11、グランドプレーン12、スリット13とからなる伝送線路を有する。
【0014】
誘電体11を挟んで一方の面に設けた信号線10と、他方の面に設けたグランドプレーン12と、信号線10と対向するグランドプレーン12の領域に設けたスリット13とから構成される伝送線路の特性インピーダンスZ0は、信号線10の幅Wおよび厚さTと、誘電体11の厚さHおよび誘電率と、スリット13の幅W1とよって規定される。
【0015】
一般に、プリント配線基板が薄くなると誘電体11の厚さHの値が小さくなり、等価的にキャパシタンスCが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスZ0の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板1においてはスリット13の幅W1を調整してキャパシタンスCの値を制御し、所定の特性インピーダンスZ0を確保することができる。
【0016】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板1は信号線10と対向するグランドプレーン12領域に信号線10に沿って設けたスリット13の幅W1を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保することができる。
【0017】
図2は本発明に係る多層配線(図例は3層)におけるスリット法を用いた高速信号用プリント配線基板2の一実施形態の要部構成図である。
図2において、3層配線におけるスリット法を用いた高速信号用プリント配線基板2は、信号線20、第1の誘電体21、第1のグランドプレーン22、第1のスリット23、第2の誘電体24、第2のグランドプレーン25、第2のスリット26とからなる伝送線路を有する。
【0018】
信号線20は第1の誘電体21を挟んで一方の面に設けられ、第1のグランドプレーン22は第1の誘電体21の他方の面に設けられ、第1のスリット23は信号線20と対向する第1のグランドプレーン22の領域に信号線20に沿って設けられる。
第2の誘電体24は信号線20を設けた第1の誘電体21の上層に配され、第2のグランドプレーン25は信号線20と接する第2の誘電体24の他方の面に設けられ、第2のスリット26は信号線20と対向する第2のグランドプレーン25の領域に信号線20に沿って設けられる。
【0019】
伝送線路の特性インピーダンスZ0は、信号線20の幅Wおよび厚さTと、第1の誘電体21の厚さH1および其の誘電率と、第1のスリット23の幅W1と、第2の誘電体24の厚さH2および其の誘電率と、第2のスリット26の幅W2とによって規定される。
【0020】
一般に、プリント配線基板が薄くなると誘電体の厚さ(H1、H2)の値が小さくなり、等価的にキャパシタンスCが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスZ0の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板2においては第1のスリット23の幅W1と第2のスリット26の幅W2とを調整してキャパシタンスCの値を制御し、所定の特性インピーダンスZ0を確保することができる。
【0021】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板2は信号線10と対向する第1および第2のグランドプレーン領域に信号線10に沿って設けたスリット(13、26)の幅(W1、W2)を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保することができる。
【0022】
図3−1はマイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
図3−1の図1Aと図1Bは従来例として示したマイクロストリップ法を用いた配線基板の模式的断面図であり、図1Cは本発明に係るスリット法を用いた高速信号用プリント配線基板の模式的断面図である。
【0023】
図3−1の図1Aは、誘電体31の上面の信号線30と、誘電体31の下面にあるグランドプレーン50とからなるマイクロストリップ線路を示したものである。
図3−1の図1Bは、1Aの誘電体31に比較して誘電体40の様に厚さが薄くなりキャパシタンスが大きくなった為に、信号線30bに示す様に幅を小さくしてグランドプレーンとの対向面積を小さくすることによってキャパシタンスを小さくし、マイクロストリップ線路の所定の特性インピーダンスを得る。
信号線30bの様に幅を小さくするとキャパシタンスは小さくなるが、信号線30bの抵抗が増大して伝送損失が増し、伝送品質を悪化させる。
【0024】
図3−1の図1Cは本発明に係るスリット法を用いた伝送線路を示したもので、誘電体40の上面の信号線30と対向する誘電体40の下面のグランドプレーン52の領域にスリット53を設けたものである。
この様に誘電体が薄くなってもスリット53を設けることによってキャパシタンスを小さくすることができ、信号線の幅を変えることなく伝送線路の所定の特性インピーダンスを制御することができる。
【0025】
図3−2は2層配線におけるスリット法を用いた伝送線路の説明図である。
この図は、図1に示した2層配線におけるスリット法を用いた高速信号用プリント配線基板1の模式的断面図であり、この図1を用いて誘電体基板の厚さとスリット幅の関係を説明する。
【0026】
図3−2の図(1B〜4B)は図(1A〜4A)に示す誘電体基板の厚さに比較して薄くなった場合の信号線とスリットの関係を示す。
図1Aは誘電体31の上面の信号線30と、誘電体31の下面にあるグランドプレーン32の信号線30と対向する領域に設けられたスリット33との関係を示す。
スリット33の幅Wa1は信号線30の幅より狭く、スリット法を用いた伝送線路の特性インピーダンスをZ0とする。
【0027】
図1Bは薄くなった誘電体40の上面にある信号線30と、誘電体40の下面にあるグランドプレーン41の信号線30と対向する領域に設けられたスリット42との関係を示す。
図1Bにおいて、誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット42の幅Wb1は、スリット33の幅Wa1よりも広く、信号線30の幅と略等しく調整されていることを示している。
【0028】
図2Aはスリット35の幅Wa2が信号線30の幅と略等しい場合を示しており、図2Bは誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット43の幅Wb2をスリット35の幅Wa2より広くし、信号線30の幅より広く調整されていることを示している。
【0029】
図3Aはスリット37の幅Wa3が信号線30の幅より広い場合を示しており、図3Bは誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット45の幅Wb3をスリット37の幅Wa3より広く、信号線30の幅より更に広く調整されていることを示している。
【0030】
図4Aと図4Bは誘電体31に複数のスリット法を用いた伝送線路を形成した場合を示したもので、図(1A〜3A)と図(1B〜3B)で述べたことと同様に其々の伝送線路の特性インピーダンスが調整される。
【0031】
図4は伝送線路の等価回路を示したものである。
伝送線路の等価回路は、抵抗R、インダクタンスL、キャパシタンスC、コンダクタンスXとから構成される。
スリット法を用いた伝送線路の特性インピーダンスZ0は、この等価回路より下記に示す数式で表せる。
【0032】
【数1】
Z0=√(R+jwL/X+jwC)
【0033】
数1より、誘電体が薄くなってキャパシタンスCの値が大きくなると伝送線路の特性インピーダンスZ0は小さくなり、本発明に係るスリットの幅を調整してキャパシタンスCの値を制御することにより、信号線の幅を変化させることなく(抵抗RとインダクタンスLの変化は少ない)、スリット法を用いた伝送線路の特性インピーダンスZ0を調整することができる。
【0034】
図5は、本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンを示したものである。
スリット法を用いた伝送線路を図5に示す信号線55、グランドプレーン57、スリット56の様に構成することによって特性インピーダンスZaとZbとZcを所定の値に調節して等しくすることができる。
【0035】
なお、上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。
【0036】
【発明の効果】
本発明は上記構成により次の効果を発揮する。
本発明に係るスリット法を用いた高速信号用プリント配線基板1は、信号線10と対向するグランドプレーン12領域に信号線10に沿って設けたスリット13の幅W1を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保し、品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【0037】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板2は信号線20と対向する第1および第2のグランドプレーン領域に信号線10に沿って設けたスリット(23、26)の幅(W1、W2)を調整することにより、フィルム基板の様に極端に薄いものであっても信号線20の幅Wを変化させることなく(抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を制御することができ、柔軟な基板設計を可能とし、且つ品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【0038】
よって、本発明は、品質が良く、経済性の高いスリット法を用いた高速信号用プリント配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る2層配線におけるスリット法を用いた高速信号用プリント配線基板1の一実施形態の要部構成図である。
【図2】本発明に係る3層配線におけるスリット法を用いた高速信号用プリント配線基板2の一実施形態の要部構成図である。
【図3−1】マイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
【図3−2】本発明に係る2層配線のおけるスリット法を用いた伝送線路の説明図である。
【図4】伝送線路の特性インピーダンスZ0の等価回路である。
【図5】本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンである。
【図6】コプラーナ法を用いたプリント配線基板の要部構成図である。
【図7】マイクロストリップ法を用いたプリント配線基板の要部構成図である。
【図8】マイクロストリップ線路のパターンの模式図である。
【符号の説明】
10、20、30、38、55、60、70,80…信号線
11、31、40、61、71…誘電体
12、32、34、36、39、41、42、
44、48、50、51、52、55、57、
62,72、81 …グランドプレーン
13、33,35,37,43,45,49、53、56、63…スリット
21…第1の誘電体
22…第1のグランドプレーン
23…第1のスリット
24…第2の誘電体
25…第2のグランドプレーン
26…第2のスリット
H…誘電体の厚み
H1…第1の誘電体の厚み
H2…第2の誘電体の厚み
C…キャパシタンス
L…インダクタンス
R…抵抗
T…信号線の厚み
W、Wa1,Wa2,Wa3,Wb1,Wb2,Wb3…信号線の幅
W1…第1の信号線の幅
W2…第2の信号線の幅
Z0、Za、Zb、Zc…特性インピーダンス。
【発明の属する技術分野】
本発明は、高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板に関する。
【0002】
【従来の技術】
高速信号用プリント配線基板の伝送路のインピーダンス整合させる為の配線パターン手法として、コプラーナ法、マイクロストリップ法およびストリップ法等がある。
本発明に関連した従来例として、図6にコプラーナ法を用いたプリント配線基板の要部構成図、図7にマイクロストリップ法を用いたプリント配線基板の要部構成図、図8にマイクロストリップ線路のパターンの模式図を示す。
【0003】
図6において、信号線60と誘電体61とグランドプレーン62とからなるコプラーナ線路の特性インピーダンスは、信号線60の幅Wおよび厚さTと、誘電体61の厚さHおよび誘電率と、スリット63の幅Sによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線60の幅Wとスリット63の幅Sとによって調整される。
【0004】
図7において、信号線70と誘電体71とグランドプレーン72とからなるマイクロストリップ線路の特性インピーダンスは、信号線70の幅Wおよび厚さTと、誘電体71の厚さHおよび誘電率とによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線70の幅Wによって調整される。
【0005】
図8は従来のマイクロストリップ線路のパターンを示したものである。
信号線80と対向するグランドプレーン81は、信号線80の全領域に亙って一様の導体面となっている。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のコプラーナ法を用いたプリント配線基板には、電子機器の小型化に伴いプリント配線基板への部品実装密度が高まりプリント配線基板も小型で薄くなっているため、スリット幅がとれず適切なインピーダンスの確保が難しいという課題がある。
【0007】
また、従来のマイクロストリップ法を用いたプリント配線基板には、プリント配線基板が薄くなると等価的にキャパシタンスが大きくなってマイクロストリップ線路の特性インピーダンスを下げてしまうので、信号線の幅を小さくしてキャパシタンスを減らしインダクタンスを大きくして所定の特性インピーダンスを確保しているが、信号線の直流抵抗の増加により伝送特性が悪くなるという課題がある。
【0008】
さらに、従来のマイクロストリップ法を用いたプリント配線基板には、フィルム基板の様に極端に薄いものに対し、信号線の幅を小さくしても物理的に限界があり、マイクロストリップ線路のインピーダンス確保が難しいという課題がある。
【0009】
また、従来のマイクロストリップ法を用いたプリント配線基板には、グランドプレーンをメッシュ構造や、編み目状にしてキャパシタンスを下げる方法もあるが、信号線に対してメッシュ構造や、編み目が大きいので特性インピーダンスが不均一となり、マイクロストリップ線路の伝送特性が悪くなるという課題がある。
【0010】
本発明は、上記した従来技術の課題を解決するためになされたものであって、その目的は、誘電体を挟んで信号線と対向するグランドプレーンの領域にスリットを設けることにより、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために本発明に係るスリット法を用いた高速信号用プリント配線基板は、誘電体を挟んで信号線と対向するグランドプレーンの領域に信号線に沿ってスリットを設けたので、小型で薄いプリント配線基板に対し、伝送路の抵抗およびインダクタンスを変えることなく特性インピーダンスを制御することができる。
【0012】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板は、第1の誘電体と、第1の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンと、信号線が設けられた第1の誘電体の上層に配される第2の誘電体と、第2の誘電体の他方の面に設けられるグランドプレーンとを備え、信号線と対向する第1および第2の誘電体に設けられるグランドプレーンの領域にスリットを設けたので、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができる。
【0013】
【発明の実施の形態】
本発明の実施の形態を添付図面に基づいて以下に説明する。
図1は本発明に係る2層配線におけるスリット法を用いた高速信号用プリント配線基板1の一実施形態の要部構成図である。
図1において、2層配線におけるスリット法を用いた高速信号用プリント配線基板1は、信号線10、平板状の誘電体11、グランドプレーン12、スリット13とからなる伝送線路を有する。
【0014】
誘電体11を挟んで一方の面に設けた信号線10と、他方の面に設けたグランドプレーン12と、信号線10と対向するグランドプレーン12の領域に設けたスリット13とから構成される伝送線路の特性インピーダンスZ0は、信号線10の幅Wおよび厚さTと、誘電体11の厚さHおよび誘電率と、スリット13の幅W1とよって規定される。
【0015】
一般に、プリント配線基板が薄くなると誘電体11の厚さHの値が小さくなり、等価的にキャパシタンスCが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスZ0の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板1においてはスリット13の幅W1を調整してキャパシタンスCの値を制御し、所定の特性インピーダンスZ0を確保することができる。
【0016】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板1は信号線10と対向するグランドプレーン12領域に信号線10に沿って設けたスリット13の幅W1を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保することができる。
【0017】
図2は本発明に係る多層配線(図例は3層)におけるスリット法を用いた高速信号用プリント配線基板2の一実施形態の要部構成図である。
図2において、3層配線におけるスリット法を用いた高速信号用プリント配線基板2は、信号線20、第1の誘電体21、第1のグランドプレーン22、第1のスリット23、第2の誘電体24、第2のグランドプレーン25、第2のスリット26とからなる伝送線路を有する。
【0018】
信号線20は第1の誘電体21を挟んで一方の面に設けられ、第1のグランドプレーン22は第1の誘電体21の他方の面に設けられ、第1のスリット23は信号線20と対向する第1のグランドプレーン22の領域に信号線20に沿って設けられる。
第2の誘電体24は信号線20を設けた第1の誘電体21の上層に配され、第2のグランドプレーン25は信号線20と接する第2の誘電体24の他方の面に設けられ、第2のスリット26は信号線20と対向する第2のグランドプレーン25の領域に信号線20に沿って設けられる。
【0019】
伝送線路の特性インピーダンスZ0は、信号線20の幅Wおよび厚さTと、第1の誘電体21の厚さH1および其の誘電率と、第1のスリット23の幅W1と、第2の誘電体24の厚さH2および其の誘電率と、第2のスリット26の幅W2とによって規定される。
【0020】
一般に、プリント配線基板が薄くなると誘電体の厚さ(H1、H2)の値が小さくなり、等価的にキャパシタンスCが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスZ0の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板2においては第1のスリット23の幅W1と第2のスリット26の幅W2とを調整してキャパシタンスCの値を制御し、所定の特性インピーダンスZ0を確保することができる。
【0021】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板2は信号線10と対向する第1および第2のグランドプレーン領域に信号線10に沿って設けたスリット(13、26)の幅(W1、W2)を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保することができる。
【0022】
図3−1はマイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
図3−1の図1Aと図1Bは従来例として示したマイクロストリップ法を用いた配線基板の模式的断面図であり、図1Cは本発明に係るスリット法を用いた高速信号用プリント配線基板の模式的断面図である。
【0023】
図3−1の図1Aは、誘電体31の上面の信号線30と、誘電体31の下面にあるグランドプレーン50とからなるマイクロストリップ線路を示したものである。
図3−1の図1Bは、1Aの誘電体31に比較して誘電体40の様に厚さが薄くなりキャパシタンスが大きくなった為に、信号線30bに示す様に幅を小さくしてグランドプレーンとの対向面積を小さくすることによってキャパシタンスを小さくし、マイクロストリップ線路の所定の特性インピーダンスを得る。
信号線30bの様に幅を小さくするとキャパシタンスは小さくなるが、信号線30bの抵抗が増大して伝送損失が増し、伝送品質を悪化させる。
【0024】
図3−1の図1Cは本発明に係るスリット法を用いた伝送線路を示したもので、誘電体40の上面の信号線30と対向する誘電体40の下面のグランドプレーン52の領域にスリット53を設けたものである。
この様に誘電体が薄くなってもスリット53を設けることによってキャパシタンスを小さくすることができ、信号線の幅を変えることなく伝送線路の所定の特性インピーダンスを制御することができる。
【0025】
図3−2は2層配線におけるスリット法を用いた伝送線路の説明図である。
この図は、図1に示した2層配線におけるスリット法を用いた高速信号用プリント配線基板1の模式的断面図であり、この図1を用いて誘電体基板の厚さとスリット幅の関係を説明する。
【0026】
図3−2の図(1B〜4B)は図(1A〜4A)に示す誘電体基板の厚さに比較して薄くなった場合の信号線とスリットの関係を示す。
図1Aは誘電体31の上面の信号線30と、誘電体31の下面にあるグランドプレーン32の信号線30と対向する領域に設けられたスリット33との関係を示す。
スリット33の幅Wa1は信号線30の幅より狭く、スリット法を用いた伝送線路の特性インピーダンスをZ0とする。
【0027】
図1Bは薄くなった誘電体40の上面にある信号線30と、誘電体40の下面にあるグランドプレーン41の信号線30と対向する領域に設けられたスリット42との関係を示す。
図1Bにおいて、誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット42の幅Wb1は、スリット33の幅Wa1よりも広く、信号線30の幅と略等しく調整されていることを示している。
【0028】
図2Aはスリット35の幅Wa2が信号線30の幅と略等しい場合を示しており、図2Bは誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット43の幅Wb2をスリット35の幅Wa2より広くし、信号線30の幅より広く調整されていることを示している。
【0029】
図3Aはスリット37の幅Wa3が信号線30の幅より広い場合を示しており、図3Bは誘電体40が薄くなり低くなった伝送線路の特性インピーダンスをZ0にするためにスリット45の幅Wb3をスリット37の幅Wa3より広く、信号線30の幅より更に広く調整されていることを示している。
【0030】
図4Aと図4Bは誘電体31に複数のスリット法を用いた伝送線路を形成した場合を示したもので、図(1A〜3A)と図(1B〜3B)で述べたことと同様に其々の伝送線路の特性インピーダンスが調整される。
【0031】
図4は伝送線路の等価回路を示したものである。
伝送線路の等価回路は、抵抗R、インダクタンスL、キャパシタンスC、コンダクタンスXとから構成される。
スリット法を用いた伝送線路の特性インピーダンスZ0は、この等価回路より下記に示す数式で表せる。
【0032】
【数1】
Z0=√(R+jwL/X+jwC)
【0033】
数1より、誘電体が薄くなってキャパシタンスCの値が大きくなると伝送線路の特性インピーダンスZ0は小さくなり、本発明に係るスリットの幅を調整してキャパシタンスCの値を制御することにより、信号線の幅を変化させることなく(抵抗RとインダクタンスLの変化は少ない)、スリット法を用いた伝送線路の特性インピーダンスZ0を調整することができる。
【0034】
図5は、本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンを示したものである。
スリット法を用いた伝送線路を図5に示す信号線55、グランドプレーン57、スリット56の様に構成することによって特性インピーダンスZaとZbとZcを所定の値に調節して等しくすることができる。
【0035】
なお、上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。
【0036】
【発明の効果】
本発明は上記構成により次の効果を発揮する。
本発明に係るスリット法を用いた高速信号用プリント配線基板1は、信号線10と対向するグランドプレーン12領域に信号線10に沿って設けたスリット13の幅W1を調整することにより、フィルム基板の様に極端に薄いものであっても信号線10の幅Wを変化させることなく(信号線10の抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を確保し、品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【0037】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板2は信号線20と対向する第1および第2のグランドプレーン領域に信号線10に沿って設けたスリット(23、26)の幅(W1、W2)を調整することにより、フィルム基板の様に極端に薄いものであっても信号線20の幅Wを変化させることなく(抵抗RとインダクタンスLの変化は少ない)、伝送線路の所定の特性インピーダンスZ0を制御することができ、柔軟な基板設計を可能とし、且つ品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【0038】
よって、本発明は、品質が良く、経済性の高いスリット法を用いた高速信号用プリント配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る2層配線におけるスリット法を用いた高速信号用プリント配線基板1の一実施形態の要部構成図である。
【図2】本発明に係る3層配線におけるスリット法を用いた高速信号用プリント配線基板2の一実施形態の要部構成図である。
【図3−1】マイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
【図3−2】本発明に係る2層配線のおけるスリット法を用いた伝送線路の説明図である。
【図4】伝送線路の特性インピーダンスZ0の等価回路である。
【図5】本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンである。
【図6】コプラーナ法を用いたプリント配線基板の要部構成図である。
【図7】マイクロストリップ法を用いたプリント配線基板の要部構成図である。
【図8】マイクロストリップ線路のパターンの模式図である。
【符号の説明】
10、20、30、38、55、60、70,80…信号線
11、31、40、61、71…誘電体
12、32、34、36、39、41、42、
44、48、50、51、52、55、57、
62,72、81 …グランドプレーン
13、33,35,37,43,45,49、53、56、63…スリット
21…第1の誘電体
22…第1のグランドプレーン
23…第1のスリット
24…第2の誘電体
25…第2のグランドプレーン
26…第2のスリット
H…誘電体の厚み
H1…第1の誘電体の厚み
H2…第2の誘電体の厚み
C…キャパシタンス
L…インダクタンス
R…抵抗
T…信号線の厚み
W、Wa1,Wa2,Wa3,Wb1,Wb2,Wb3…信号線の幅
W1…第1の信号線の幅
W2…第2の信号線の幅
Z0、Za、Zb、Zc…特性インピーダンス。
Claims (4)
- 平板状の誘電体と、前記誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンとを備えてなるスリット法を用いた高速信号用プリント配線基板において、
前記信号線と対向する前記グランドプレーン領域にスリットを設けたことを特徴とするスリット法を用いた高速信号用プリント配線基板。 - 平板状の第1の誘電体と、前記第1の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられる第1のグランドプレーンと、前記信号線が設けられた前記第1の誘電体の上層に配される平板状の第2の誘電体と、一方の面を信号線と接する前記第2の誘電体の他方の面に設けられる第2のグランドプレーンとを備えてなるスリット法を用いた高速信号用プリント配線基板において、
前記信号線と対向する第1のグランドプレーン領域に第1のスリットを設け、さらに前記信号線と対向する第2のグランドプレーン領域に第2のスリットを設けたことを特徴とするスリット法を用いた高速信号用プリント配線基板。 - 前記スリットの幅は前記信号線の幅以下であることを特徴とする請求項1又は請求項2記載のスリット法を用いた高速信号用プリント配線基板。
- 前記スリットの幅は前記信号線の幅を超えることを特徴とする請求項1又は請求項2記載のスリット法を用いた高速信号用プリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002337298A JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002337298A JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004140308A true JP2004140308A (ja) | 2004-05-13 |
Family
ID=32462645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002337298A Pending JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004140308A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112862A (ja) * | 2006-10-30 | 2008-05-15 | Nec Saitama Ltd | 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法 |
WO2008149572A1 (ja) * | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
JP2009038341A (ja) * | 2007-07-09 | 2009-02-19 | Canon Inc | プリント配線板 |
WO2009102108A1 (en) * | 2008-02-15 | 2009-08-20 | Gigalane Co.Ltd | Printed circuit board |
JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
KR100958268B1 (ko) * | 2008-02-15 | 2010-05-19 | (주)기가레인 | 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 |
JP2011114263A (ja) * | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
JP2014194948A (ja) * | 2012-07-30 | 2014-10-09 | Murata Mfg Co Ltd | フラットケーブル |
US8993892B2 (en) | 2011-01-24 | 2015-03-31 | Brother Kogyo Kabushiki Kaisha | Wiring board and method of manufacturing the wiring board |
US9185104B2 (en) | 2007-08-16 | 2015-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for communication, and method and apparatus for controlling communication |
CN105430873A (zh) * | 2009-12-23 | 2016-03-23 | 上海贝尔股份有限公司 | 高速连接器封装和封装方法 |
JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
-
2002
- 2002-10-16 JP JP2002337298A patent/JP2004140308A/ja active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
JP2008112862A (ja) * | 2006-10-30 | 2008-05-15 | Nec Saitama Ltd | 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法 |
WO2008149572A1 (ja) * | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
JP2008305884A (ja) * | 2007-06-06 | 2008-12-18 | Nippon Mektron Ltd | プリント配線板 |
EP2031944A1 (en) * | 2007-06-06 | 2009-03-04 | Nippon Mektron, Limited | Printed wiring board |
US8040198B2 (en) | 2007-06-06 | 2011-10-18 | Nippon Mektron, Ltd. | Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines |
EP2031944A4 (en) * | 2007-06-06 | 2009-12-09 | Nippon Mektron Kk | CIRCUIT BOARD |
TWI403226B (zh) * | 2007-06-06 | 2013-07-21 | Nippon Mektron Kk | Printed wiring board |
JP2009038341A (ja) * | 2007-07-09 | 2009-02-19 | Canon Inc | プリント配線板 |
US9185104B2 (en) | 2007-08-16 | 2015-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for communication, and method and apparatus for controlling communication |
KR100958268B1 (ko) * | 2008-02-15 | 2010-05-19 | (주)기가레인 | 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 |
US8013254B2 (en) | 2008-02-15 | 2011-09-06 | Gigalane Co. Ltd. | Printed circuit board |
WO2009102108A1 (en) * | 2008-02-15 | 2009-08-20 | Gigalane Co.Ltd | Printed circuit board |
JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
JP2011114263A (ja) * | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | 配線基板 |
CN105430873A (zh) * | 2009-12-23 | 2016-03-23 | 上海贝尔股份有限公司 | 高速连接器封装和封装方法 |
JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
US8993892B2 (en) | 2011-01-24 | 2015-03-31 | Brother Kogyo Kabushiki Kaisha | Wiring board and method of manufacturing the wiring board |
JP2014194948A (ja) * | 2012-07-30 | 2014-10-09 | Murata Mfg Co Ltd | フラットケーブル |
US9130251B2 (en) | 2012-07-30 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Flat cable |
JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
US10306757B2 (en) | 2015-11-27 | 2019-05-28 | Fujitsu Limited | Circuit board and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004140308A (ja) | スリット法を用いた高速信号用プリント配線基板 | |
JP3732927B2 (ja) | 多層配線基板 | |
US20050146390A1 (en) | Multi-layer substrate having impedance-matching hole | |
JPH06302964A (ja) | 高速信号伝送用回路基板 | |
US8558120B2 (en) | Multilayer board for suppressing unwanted electromagnetic waves and noise | |
US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2001144451A (ja) | 積層配線板 | |
JP2001144452A (ja) | 多層プリント基板 | |
JP4161577B2 (ja) | 電気配線板 | |
JPH06260773A (ja) | 高速信号伝送用回路基板のパッド部の構造 | |
JP2007165755A (ja) | 配線基板およびその製造方法 | |
JP2500783B2 (ja) | プリント基板 | |
JPS61290794A (ja) | 配線基板 | |
JP3297447B2 (ja) | 高周波多層回路基板調整法 | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
JP2002057467A (ja) | 多層配線基板 | |
JP2002076644A (ja) | 多層プリント配線板 | |
JP6222747B2 (ja) | 回路構造体 | |
JP3077487B2 (ja) | 高周波回路 | |
JP2006080162A (ja) | プリント配線基板 | |
JPH04261022A (ja) | 半導体集積回路 | |
JP4032609B2 (ja) | チップアンテナの調整方法 | |
JP3249766B2 (ja) | フレキシブルプリント基板 | |
JP2988599B2 (ja) | 配線板および高速icパッケージ | |
JP2005236064A (ja) | 信号伝送ペア配線およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |