JP2004140308A - スリット法を用いた高速信号用プリント配線基板 - Google Patents
スリット法を用いた高速信号用プリント配線基板 Download PDFInfo
- Publication number
- JP2004140308A JP2004140308A JP2002337298A JP2002337298A JP2004140308A JP 2004140308 A JP2004140308 A JP 2004140308A JP 2002337298 A JP2002337298 A JP 2002337298A JP 2002337298 A JP2002337298 A JP 2002337298A JP 2004140308 A JP2004140308 A JP 2004140308A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- signal line
- dielectric
- width
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送路の抵抗およびインダクタンスの変化を起こさずに特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供する。
【解決手段】２層配線におけるスリット法を用いた高速信号用プリント配線基板１
【選択図】 図１
【解決手段】２層配線におけるスリット法を用いた高速信号用プリント配線基板１
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板に関する。
【０００２】
【従来の技術】
高速信号用プリント配線基板の伝送路のインピーダンス整合させる為の配線パターン手法として、コプラーナ法、マイクロストリップ法およびストリップ法等がある。
本発明に関連した従来例として、図６にコプラーナ法を用いたプリント配線基板の要部構成図、図７にマイクロストリップ法を用いたプリント配線基板の要部構成図、図８にマイクロストリップ線路のパターンの模式図を示す。
【０００３】
図６において、信号線６０と誘電体６１とグランドプレーン６２とからなるコプラーナ線路の特性インピーダンスは、信号線６０の幅Ｗおよび厚さＴと、誘電体６１の厚さＨおよび誘電率と、スリット６３の幅Ｓによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線６０の幅Ｗとスリット６３の幅Ｓとによって調整される。
【０００４】
図７において、信号線７０と誘電体７１とグランドプレーン７２とからなるマイクロストリップ線路の特性インピーダンスは、信号線７０の幅Ｗおよび厚さＴと、誘電体７１の厚さＨおよび誘電率とによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線７０の幅Ｗによって調整される。
【０００５】
図８は従来のマイクロストリップ線路のパターンを示したものである。
信号線８０と対向するグランドプレーン８１は、信号線８０の全領域に亙って一様の導体面となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のコプラーナ法を用いたプリント配線基板には、電子機器の小型化に伴いプリント配線基板への部品実装密度が高まりプリント配線基板も小型で薄くなっているため、スリット幅がとれず適切なインピーダンスの確保が難しいという課題がある。
【０００７】
また、従来のマイクロストリップ法を用いたプリント配線基板には、プリント配線基板が薄くなると等価的にキャパシタンスが大きくなってマイクロストリップ線路の特性インピーダンスを下げてしまうので、信号線の幅を小さくしてキャパシタンスを減らしインダクタンスを大きくして所定の特性インピーダンスを確保しているが、信号線の直流抵抗の増加により伝送特性が悪くなるという課題がある。
【０００８】
さらに、従来のマイクロストリップ法を用いたプリント配線基板には、フィルム基板の様に極端に薄いものに対し、信号線の幅を小さくしても物理的に限界があり、マイクロストリップ線路のインピーダンス確保が難しいという課題がある。
【０００９】
また、従来のマイクロストリップ法を用いたプリント配線基板には、グランドプレーンをメッシュ構造や、編み目状にしてキャパシタンスを下げる方法もあるが、信号線に対してメッシュ構造や、編み目が大きいので特性インピーダンスが不均一となり、マイクロストリップ線路の伝送特性が悪くなるという課題がある。
【００１０】
本発明は、上記した従来技術の課題を解決するためになされたものであって、その目的は、誘電体を挟んで信号線と対向するグランドプレーンの領域にスリットを設けることにより、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明に係るスリット法を用いた高速信号用プリント配線基板は、誘電体を挟んで信号線と対向するグランドプレーンの領域に信号線に沿ってスリットを設けたので、小型で薄いプリント配線基板に対し、伝送路の抵抗およびインダクタンスを変えることなく特性インピーダンスを制御することができる。
【００１２】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板は、第１の誘電体と、第１の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンと、信号線が設けられた第１の誘電体の上層に配される第２の誘電体と、第２の誘電体の他方の面に設けられるグランドプレーンとを備え、信号線と対向する第１および第２の誘電体に設けられるグランドプレーンの領域にスリットを設けたので、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を添付図面に基づいて以下に説明する。
図１は本発明に係る２層配線におけるスリット法を用いた高速信号用プリント配線基板１の一実施形態の要部構成図である。
図１において、２層配線におけるスリット法を用いた高速信号用プリント配線基板１は、信号線１０、平板状の誘電体１１、グランドプレーン１２、スリット１３とからなる伝送線路を有する。
【００１４】
誘電体１１を挟んで一方の面に設けた信号線１０と、他方の面に設けたグランドプレーン１２と、信号線１０と対向するグランドプレーン１２の領域に設けたスリット１３とから構成される伝送線路の特性インピーダンスＺ０は、信号線１０の幅Ｗおよび厚さＴと、誘電体１１の厚さＨおよび誘電率と、スリット１３の幅Ｗ１とよって規定される。
【００１５】
一般に、プリント配線基板が薄くなると誘電体１１の厚さＨの値が小さくなり、等価的にキャパシタンスＣが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスＺ０の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板１においてはスリット１３の幅Ｗ１を調整してキャパシタンスＣの値を制御し、所定の特性インピーダンスＺ０を確保することができる。
【００１６】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板１は信号線１０と対向するグランドプレーン１２領域に信号線１０に沿って設けたスリット１３の幅Ｗ１を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保することができる。
【００１７】
図２は本発明に係る多層配線（図例は３層）におけるスリット法を用いた高速信号用プリント配線基板２の一実施形態の要部構成図である。
図２において、３層配線におけるスリット法を用いた高速信号用プリント配線基板２は、信号線２０、第１の誘電体２１、第１のグランドプレーン２２、第１のスリット２３、第２の誘電体２４、第２のグランドプレーン２５、第２のスリット２６とからなる伝送線路を有する。
【００１８】
信号線２０は第１の誘電体２１を挟んで一方の面に設けられ、第１のグランドプレーン２２は第１の誘電体２１の他方の面に設けられ、第１のスリット２３は信号線２０と対向する第１のグランドプレーン２２の領域に信号線２０に沿って設けられる。
第２の誘電体２４は信号線２０を設けた第１の誘電体２１の上層に配され、第２のグランドプレーン２５は信号線２０と接する第２の誘電体２４の他方の面に設けられ、第２のスリット２６は信号線２０と対向する第２のグランドプレーン２５の領域に信号線２０に沿って設けられる。
【００１９】
伝送線路の特性インピーダンスＺ０は、信号線２０の幅Ｗおよび厚さＴと、第１の誘電体２１の厚さＨ１および其の誘電率と、第１のスリット２３の幅Ｗ１と、第２の誘電体２４の厚さＨ２および其の誘電率と、第２のスリット２６の幅Ｗ２とによって規定される。
【００２０】
一般に、プリント配線基板が薄くなると誘電体の厚さ（Ｈ１、Ｈ２）の値が小さくなり、等価的にキャパシタンスＣが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスＺ０の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板２においては第１のスリット２３の幅Ｗ１と第２のスリット２６の幅Ｗ２とを調整してキャパシタンスＣの値を制御し、所定の特性インピーダンスＺ０を確保することができる。
【００２１】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板２は信号線１０と対向する第１および第２のグランドプレーン領域に信号線１０に沿って設けたスリット（１３、２６）の幅（Ｗ１、Ｗ２）を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保することができる。
【００２２】
図３−１はマイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
図３−１の図１Ａと図１Ｂは従来例として示したマイクロストリップ法を用いた配線基板の模式的断面図であり、図１Ｃは本発明に係るスリット法を用いた高速信号用プリント配線基板の模式的断面図である。
【００２３】
図３−１の図１Ａは、誘電体３１の上面の信号線３０と、誘電体３１の下面にあるグランドプレーン５０とからなるマイクロストリップ線路を示したものである。
図３−１の図１Ｂは、１Ａの誘電体３１に比較して誘電体４０の様に厚さが薄くなりキャパシタンスが大きくなった為に、信号線３０ｂに示す様に幅を小さくしてグランドプレーンとの対向面積を小さくすることによってキャパシタンスを小さくし、マイクロストリップ線路の所定の特性インピーダンスを得る。
信号線３０ｂの様に幅を小さくするとキャパシタンスは小さくなるが、信号線３０ｂの抵抗が増大して伝送損失が増し、伝送品質を悪化させる。
【００２４】
図３−１の図１Ｃは本発明に係るスリット法を用いた伝送線路を示したもので、誘電体４０の上面の信号線３０と対向する誘電体４０の下面のグランドプレーン５２の領域にスリット５３を設けたものである。
この様に誘電体が薄くなってもスリット５３を設けることによってキャパシタンスを小さくすることができ、信号線の幅を変えることなく伝送線路の所定の特性インピーダンスを制御することができる。
【００２５】
図３−２は２層配線におけるスリット法を用いた伝送線路の説明図である。
この図は、図１に示した２層配線におけるスリット法を用いた高速信号用プリント配線基板１の模式的断面図であり、この図１を用いて誘電体基板の厚さとスリット幅の関係を説明する。
【００２６】
図３−２の図（１Ｂ〜４Ｂ）は図（１Ａ〜４Ａ）に示す誘電体基板の厚さに比較して薄くなった場合の信号線とスリットの関係を示す。
図１Ａは誘電体３１の上面の信号線３０と、誘電体３１の下面にあるグランドプレーン３２の信号線３０と対向する領域に設けられたスリット３３との関係を示す。
スリット３３の幅Ｗａ１は信号線３０の幅より狭く、スリット法を用いた伝送線路の特性インピーダンスをＺ０とする。
【００２７】
図１Ｂは薄くなった誘電体４０の上面にある信号線３０と、誘電体４０の下面にあるグランドプレーン４１の信号線３０と対向する領域に設けられたスリット４２との関係を示す。
図１Ｂにおいて、誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４２の幅Ｗｂ１は、スリット３３の幅Ｗａ１よりも広く、信号線３０の幅と略等しく調整されていることを示している。
【００２８】
図２Ａはスリット３５の幅Ｗａ２が信号線３０の幅と略等しい場合を示しており、図２Ｂは誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４３の幅Ｗｂ２をスリット３５の幅Ｗａ２より広くし、信号線３０の幅より広く調整されていることを示している。
【００２９】
図３Ａはスリット３７の幅Ｗａ３が信号線３０の幅より広い場合を示しており、図３Ｂは誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４５の幅Ｗｂ３をスリット３７の幅Ｗａ３より広く、信号線３０の幅より更に広く調整されていることを示している。
【００３０】
図４Ａと図４Ｂは誘電体３１に複数のスリット法を用いた伝送線路を形成した場合を示したもので、図（１Ａ〜３Ａ）と図（１Ｂ〜３Ｂ）で述べたことと同様に其々の伝送線路の特性インピーダンスが調整される。
【００３１】
図４は伝送線路の等価回路を示したものである。
伝送線路の等価回路は、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣ、コンダクタンスＸとから構成される。
スリット法を用いた伝送線路の特性インピーダンスＺ０は、この等価回路より下記に示す数式で表せる。
【００３２】
【数１】
Ｚ０＝√（Ｒ＋ｊｗＬ／Ｘ＋ｊｗＣ）
【００３３】
数１より、誘電体が薄くなってキャパシタンスＣの値が大きくなると伝送線路の特性インピーダンスＺ０は小さくなり、本発明に係るスリットの幅を調整してキャパシタンスＣの値を制御することにより、信号線の幅を変化させることなく（抵抗ＲとインダクタンスＬの変化は少ない）、スリット法を用いた伝送線路の特性インピーダンスＺ０を調整することができる。
【００３４】
図５は、本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンを示したものである。
スリット法を用いた伝送線路を図５に示す信号線５５、グランドプレーン５７、スリット５６の様に構成することによって特性インピーダンスＺａとＺｂとＺｃを所定の値に調節して等しくすることができる。
【００３５】
なお、上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。
【００３６】
【発明の効果】
本発明は上記構成により次の効果を発揮する。
本発明に係るスリット法を用いた高速信号用プリント配線基板１は、信号線１０と対向するグランドプレーン１２領域に信号線１０に沿って設けたスリット１３の幅Ｗ１を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保し、品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【００３７】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板２は信号線２０と対向する第１および第２のグランドプレーン領域に信号線１０に沿って設けたスリット（２３、２６）の幅（Ｗ１、Ｗ２）を調整することにより、フィルム基板の様に極端に薄いものであっても信号線２０の幅Ｗを変化させることなく（抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を制御することができ、柔軟な基板設計を可能とし、且つ品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【００３８】
よって、本発明は、品質が良く、経済性の高いスリット法を用いた高速信号用プリント配線基板を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る２層配線におけるスリット法を用いた高速信号用プリント配線基板１の一実施形態の要部構成図である。
【図２】本発明に係る３層配線におけるスリット法を用いた高速信号用プリント配線基板２の一実施形態の要部構成図である。
【図３−１】マイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
【図３−２】本発明に係る２層配線のおけるスリット法を用いた伝送線路の説明図である。
【図４】伝送線路の特性インピーダンスＺ０の等価回路である。
【図５】本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンである。
【図６】コプラーナ法を用いたプリント配線基板の要部構成図である。
【図７】マイクロストリップ法を用いたプリント配線基板の要部構成図である。
【図８】マイクロストリップ線路のパターンの模式図である。
【符号の説明】
１０、２０、３０、３８、５５、６０、７０，８０…信号線
１１、３１、４０、６１、７１…誘電体
１２、３２、３４、３６、３９、４１、４２、
４４、４８、５０、５１、５２、５５、５７、
６２，７２、８１ …グランドプレーン
１３、３３，３５，３７，４３，４５，４９、５３、５６、６３…スリット
２１…第１の誘電体
２２…第１のグランドプレーン
２３…第１のスリット
２４…第２の誘電体
２５…第２のグランドプレーン
２６…第２のスリット
Ｈ…誘電体の厚み
Ｈ１…第１の誘電体の厚み
Ｈ２…第２の誘電体の厚み
Ｃ…キャパシタンス
Ｌ…インダクタンス
Ｒ…抵抗
Ｔ…信号線の厚み
Ｗ、Ｗａ１，Ｗａ２，Ｗａ３，Ｗｂ１，Ｗｂ２，Ｗｂ３…信号線の幅
Ｗ１…第１の信号線の幅
Ｗ２…第２の信号線の幅
Ｚ０、Ｚａ、Ｚｂ、Ｚｃ…特性インピーダンス。
【発明の属する技術分野】
本発明は、高速信号伝送に好適なスリット法を用いた高速信号用プリント配線基板に係り、特に伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板に関する。
【０００２】
【従来の技術】
高速信号用プリント配線基板の伝送路のインピーダンス整合させる為の配線パターン手法として、コプラーナ法、マイクロストリップ法およびストリップ法等がある。
本発明に関連した従来例として、図６にコプラーナ法を用いたプリント配線基板の要部構成図、図７にマイクロストリップ法を用いたプリント配線基板の要部構成図、図８にマイクロストリップ線路のパターンの模式図を示す。
【０００３】
図６において、信号線６０と誘電体６１とグランドプレーン６２とからなるコプラーナ線路の特性インピーダンスは、信号線６０の幅Ｗおよび厚さＴと、誘電体６１の厚さＨおよび誘電率と、スリット６３の幅Ｓによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線６０の幅Ｗとスリット６３の幅Ｓとによって調整される。
【０００４】
図７において、信号線７０と誘電体７１とグランドプレーン７２とからなるマイクロストリップ線路の特性インピーダンスは、信号線７０の幅Ｗおよび厚さＴと、誘電体７１の厚さＨおよび誘電率とによって規定される。
必要に応じた特性インピーダンスとなるように主に信号線７０の幅Ｗによって調整される。
【０００５】
図８は従来のマイクロストリップ線路のパターンを示したものである。
信号線８０と対向するグランドプレーン８１は、信号線８０の全領域に亙って一様の導体面となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のコプラーナ法を用いたプリント配線基板には、電子機器の小型化に伴いプリント配線基板への部品実装密度が高まりプリント配線基板も小型で薄くなっているため、スリット幅がとれず適切なインピーダンスの確保が難しいという課題がある。
【０００７】
また、従来のマイクロストリップ法を用いたプリント配線基板には、プリント配線基板が薄くなると等価的にキャパシタンスが大きくなってマイクロストリップ線路の特性インピーダンスを下げてしまうので、信号線の幅を小さくしてキャパシタンスを減らしインダクタンスを大きくして所定の特性インピーダンスを確保しているが、信号線の直流抵抗の増加により伝送特性が悪くなるという課題がある。
【０００８】
さらに、従来のマイクロストリップ法を用いたプリント配線基板には、フィルム基板の様に極端に薄いものに対し、信号線の幅を小さくしても物理的に限界があり、マイクロストリップ線路のインピーダンス確保が難しいという課題がある。
【０００９】
また、従来のマイクロストリップ法を用いたプリント配線基板には、グランドプレーンをメッシュ構造や、編み目状にしてキャパシタンスを下げる方法もあるが、信号線に対してメッシュ構造や、編み目が大きいので特性インピーダンスが不均一となり、マイクロストリップ線路の伝送特性が悪くなるという課題がある。
【００１０】
本発明は、上記した従来技術の課題を解決するためになされたものであって、その目的は、誘電体を挟んで信号線と対向するグランドプレーンの領域にスリットを設けることにより、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができるスリット法を用いた高速信号用プリント配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明に係るスリット法を用いた高速信号用プリント配線基板は、誘電体を挟んで信号線と対向するグランドプレーンの領域に信号線に沿ってスリットを設けたので、小型で薄いプリント配線基板に対し、伝送路の抵抗およびインダクタンスを変えることなく特性インピーダンスを制御することができる。
【００１２】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板は、第１の誘電体と、第１の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンと、信号線が設けられた第１の誘電体の上層に配される第２の誘電体と、第２の誘電体の他方の面に設けられるグランドプレーンとを備え、信号線と対向する第１および第２の誘電体に設けられるグランドプレーンの領域にスリットを設けたので、小型で薄いプリント配線基板に対し、伝送線路の抵抗およびインダクタンスの変化を少なく抑えて特性インピーダンスの制御ができる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を添付図面に基づいて以下に説明する。
図１は本発明に係る２層配線におけるスリット法を用いた高速信号用プリント配線基板１の一実施形態の要部構成図である。
図１において、２層配線におけるスリット法を用いた高速信号用プリント配線基板１は、信号線１０、平板状の誘電体１１、グランドプレーン１２、スリット１３とからなる伝送線路を有する。
【００１４】
誘電体１１を挟んで一方の面に設けた信号線１０と、他方の面に設けたグランドプレーン１２と、信号線１０と対向するグランドプレーン１２の領域に設けたスリット１３とから構成される伝送線路の特性インピーダンスＺ０は、信号線１０の幅Ｗおよび厚さＴと、誘電体１１の厚さＨおよび誘電率と、スリット１３の幅Ｗ１とよって規定される。
【００１５】
一般に、プリント配線基板が薄くなると誘電体１１の厚さＨの値が小さくなり、等価的にキャパシタンスＣが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスＺ０の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板１においてはスリット１３の幅Ｗ１を調整してキャパシタンスＣの値を制御し、所定の特性インピーダンスＺ０を確保することができる。
【００１６】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板１は信号線１０と対向するグランドプレーン１２領域に信号線１０に沿って設けたスリット１３の幅Ｗ１を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保することができる。
【００１７】
図２は本発明に係る多層配線（図例は３層）におけるスリット法を用いた高速信号用プリント配線基板２の一実施形態の要部構成図である。
図２において、３層配線におけるスリット法を用いた高速信号用プリント配線基板２は、信号線２０、第１の誘電体２１、第１のグランドプレーン２２、第１のスリット２３、第２の誘電体２４、第２のグランドプレーン２５、第２のスリット２６とからなる伝送線路を有する。
【００１８】
信号線２０は第１の誘電体２１を挟んで一方の面に設けられ、第１のグランドプレーン２２は第１の誘電体２１の他方の面に設けられ、第１のスリット２３は信号線２０と対向する第１のグランドプレーン２２の領域に信号線２０に沿って設けられる。
第２の誘電体２４は信号線２０を設けた第１の誘電体２１の上層に配され、第２のグランドプレーン２５は信号線２０と接する第２の誘電体２４の他方の面に設けられ、第２のスリット２６は信号線２０と対向する第２のグランドプレーン２５の領域に信号線２０に沿って設けられる。
【００１９】
伝送線路の特性インピーダンスＺ０は、信号線２０の幅Ｗおよび厚さＴと、第１の誘電体２１の厚さＨ１および其の誘電率と、第１のスリット２３の幅Ｗ１と、第２の誘電体２４の厚さＨ２および其の誘電率と、第２のスリット２６の幅Ｗ２とによって規定される。
【００２０】
一般に、プリント配線基板が薄くなると誘電体の厚さ（Ｈ１、Ｈ２）の値が小さくなり、等価的にキャパシタンスＣが大きくなって特性インピーダンスが下がり、所定の特性インピーダンスＺ０の確保が難しくなるが、本発明に係るスリット法を用いた高速信号用プリント配線基板２においては第１のスリット２３の幅Ｗ１と第２のスリット２６の幅Ｗ２とを調整してキャパシタンスＣの値を制御し、所定の特性インピーダンスＺ０を確保することができる。
【００２１】
この様に、本発明に係るスリット法を用いた高速信号用プリント配線基板２は信号線１０と対向する第１および第２のグランドプレーン領域に信号線１０に沿って設けたスリット（１３、２６）の幅（Ｗ１、Ｗ２）を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保することができる。
【００２２】
図３−１はマイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
図３−１の図１Ａと図１Ｂは従来例として示したマイクロストリップ法を用いた配線基板の模式的断面図であり、図１Ｃは本発明に係るスリット法を用いた高速信号用プリント配線基板の模式的断面図である。
【００２３】
図３−１の図１Ａは、誘電体３１の上面の信号線３０と、誘電体３１の下面にあるグランドプレーン５０とからなるマイクロストリップ線路を示したものである。
図３−１の図１Ｂは、１Ａの誘電体３１に比較して誘電体４０の様に厚さが薄くなりキャパシタンスが大きくなった為に、信号線３０ｂに示す様に幅を小さくしてグランドプレーンとの対向面積を小さくすることによってキャパシタンスを小さくし、マイクロストリップ線路の所定の特性インピーダンスを得る。
信号線３０ｂの様に幅を小さくするとキャパシタンスは小さくなるが、信号線３０ｂの抵抗が増大して伝送損失が増し、伝送品質を悪化させる。
【００２４】
図３−１の図１Ｃは本発明に係るスリット法を用いた伝送線路を示したもので、誘電体４０の上面の信号線３０と対向する誘電体４０の下面のグランドプレーン５２の領域にスリット５３を設けたものである。
この様に誘電体が薄くなってもスリット５３を設けることによってキャパシタンスを小さくすることができ、信号線の幅を変えることなく伝送線路の所定の特性インピーダンスを制御することができる。
【００２５】
図３−２は２層配線におけるスリット法を用いた伝送線路の説明図である。
この図は、図１に示した２層配線におけるスリット法を用いた高速信号用プリント配線基板１の模式的断面図であり、この図１を用いて誘電体基板の厚さとスリット幅の関係を説明する。
【００２６】
図３−２の図（１Ｂ〜４Ｂ）は図（１Ａ〜４Ａ）に示す誘電体基板の厚さに比較して薄くなった場合の信号線とスリットの関係を示す。
図１Ａは誘電体３１の上面の信号線３０と、誘電体３１の下面にあるグランドプレーン３２の信号線３０と対向する領域に設けられたスリット３３との関係を示す。
スリット３３の幅Ｗａ１は信号線３０の幅より狭く、スリット法を用いた伝送線路の特性インピーダンスをＺ０とする。
【００２７】
図１Ｂは薄くなった誘電体４０の上面にある信号線３０と、誘電体４０の下面にあるグランドプレーン４１の信号線３０と対向する領域に設けられたスリット４２との関係を示す。
図１Ｂにおいて、誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４２の幅Ｗｂ１は、スリット３３の幅Ｗａ１よりも広く、信号線３０の幅と略等しく調整されていることを示している。
【００２８】
図２Ａはスリット３５の幅Ｗａ２が信号線３０の幅と略等しい場合を示しており、図２Ｂは誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４３の幅Ｗｂ２をスリット３５の幅Ｗａ２より広くし、信号線３０の幅より広く調整されていることを示している。
【００２９】
図３Ａはスリット３７の幅Ｗａ３が信号線３０の幅より広い場合を示しており、図３Ｂは誘電体４０が薄くなり低くなった伝送線路の特性インピーダンスをＺ０にするためにスリット４５の幅Ｗｂ３をスリット３７の幅Ｗａ３より広く、信号線３０の幅より更に広く調整されていることを示している。
【００３０】
図４Ａと図４Ｂは誘電体３１に複数のスリット法を用いた伝送線路を形成した場合を示したもので、図（１Ａ〜３Ａ）と図（１Ｂ〜３Ｂ）で述べたことと同様に其々の伝送線路の特性インピーダンスが調整される。
【００３１】
図４は伝送線路の等価回路を示したものである。
伝送線路の等価回路は、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣ、コンダクタンスＸとから構成される。
スリット法を用いた伝送線路の特性インピーダンスＺ０は、この等価回路より下記に示す数式で表せる。
【００３２】
【数１】
Ｚ０＝√（Ｒ＋ｊｗＬ／Ｘ＋ｊｗＣ）
【００３３】
数１より、誘電体が薄くなってキャパシタンスＣの値が大きくなると伝送線路の特性インピーダンスＺ０は小さくなり、本発明に係るスリットの幅を調整してキャパシタンスＣの値を制御することにより、信号線の幅を変化させることなく（抵抗ＲとインダクタンスＬの変化は少ない）、スリット法を用いた伝送線路の特性インピーダンスＺ０を調整することができる。
【００３４】
図５は、本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンを示したものである。
スリット法を用いた伝送線路を図５に示す信号線５５、グランドプレーン５７、スリット５６の様に構成することによって特性インピーダンスＺａとＺｂとＺｃを所定の値に調節して等しくすることができる。
【００３５】
なお、上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。
【００３６】
【発明の効果】
本発明は上記構成により次の効果を発揮する。
本発明に係るスリット法を用いた高速信号用プリント配線基板１は、信号線１０と対向するグランドプレーン１２領域に信号線１０に沿って設けたスリット１３の幅Ｗ１を調整することにより、フィルム基板の様に極端に薄いものであっても信号線１０の幅Ｗを変化させることなく（信号線１０の抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を確保し、品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【００３７】
また、本発明に係るスリット法を用いた高速信号用プリント配線基板２は信号線２０と対向する第１および第２のグランドプレーン領域に信号線１０に沿って設けたスリット（２３、２６）の幅（Ｗ１、Ｗ２）を調整することにより、フィルム基板の様に極端に薄いものであっても信号線２０の幅Ｗを変化させることなく（抵抗ＲとインダクタンスＬの変化は少ない）、伝送線路の所定の特性インピーダンスＺ０を制御することができ、柔軟な基板設計を可能とし、且つ品質の良い信号伝送ができるので、製品品質の向上および経済性の向上が図れる。
【００３８】
よって、本発明は、品質が良く、経済性の高いスリット法を用いた高速信号用プリント配線基板を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る２層配線におけるスリット法を用いた高速信号用プリント配線基板１の一実施形態の要部構成図である。
【図２】本発明に係る３層配線におけるスリット法を用いた高速信号用プリント配線基板２の一実施形態の要部構成図である。
【図３−１】マイクロストリップ線路とスリット法を用いた伝送線路の比較説明図である。
【図３−２】本発明に係る２層配線のおけるスリット法を用いた伝送線路の説明図である。
【図４】伝送線路の特性インピーダンスＺ０の等価回路である。
【図５】本発明に係るスリット法を用いた伝送線路の信号線とグランドプレーンとスリットとの関係を表すパターンである。
【図６】コプラーナ法を用いたプリント配線基板の要部構成図である。
【図７】マイクロストリップ法を用いたプリント配線基板の要部構成図である。
【図８】マイクロストリップ線路のパターンの模式図である。
【符号の説明】
１０、２０、３０、３８、５５、６０、７０，８０…信号線
１１、３１、４０、６１、７１…誘電体
１２、３２、３４、３６、３９、４１、４２、
４４、４８、５０、５１、５２、５５、５７、
６２，７２、８１ …グランドプレーン
１３、３３，３５，３７，４３，４５，４９、５３、５６、６３…スリット
２１…第１の誘電体
２２…第１のグランドプレーン
２３…第１のスリット
２４…第２の誘電体
２５…第２のグランドプレーン
２６…第２のスリット
Ｈ…誘電体の厚み
Ｈ１…第１の誘電体の厚み
Ｈ２…第２の誘電体の厚み
Ｃ…キャパシタンス
Ｌ…インダクタンス
Ｒ…抵抗
Ｔ…信号線の厚み
Ｗ、Ｗａ１，Ｗａ２，Ｗａ３，Ｗｂ１，Ｗｂ２，Ｗｂ３…信号線の幅
Ｗ１…第１の信号線の幅
Ｗ２…第２の信号線の幅
Ｚ０、Ｚａ、Ｚｂ、Ｚｃ…特性インピーダンス。
Claims (4)
- 平板状の誘電体と、前記誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられるグランドプレーンとを備えてなるスリット法を用いた高速信号用プリント配線基板において、
前記信号線と対向する前記グランドプレーン領域にスリットを設けたことを特徴とするスリット法を用いた高速信号用プリント配線基板。 - 平板状の第１の誘電体と、前記第１の誘電体を挟んで一方の面に設けられる信号線と他方の面に設けられる第１のグランドプレーンと、前記信号線が設けられた前記第１の誘電体の上層に配される平板状の第２の誘電体と、一方の面を信号線と接する前記第２の誘電体の他方の面に設けられる第２のグランドプレーンとを備えてなるスリット法を用いた高速信号用プリント配線基板において、
前記信号線と対向する第１のグランドプレーン領域に第１のスリットを設け、さらに前記信号線と対向する第２のグランドプレーン領域に第２のスリットを設けたことを特徴とするスリット法を用いた高速信号用プリント配線基板。 - 前記スリットの幅は前記信号線の幅以下であることを特徴とする請求項１又は請求項２記載のスリット法を用いた高速信号用プリント配線基板。
- 前記スリットの幅は前記信号線の幅を超えることを特徴とする請求項１又は請求項２記載のスリット法を用いた高速信号用プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337298A JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337298A JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140308A true JP2004140308A (ja) | 2004-05-13 |
Family
ID=32462645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337298A Pending JP2004140308A (ja) | 2002-10-16 | 2002-10-16 | スリット法を用いた高速信号用プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004140308A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112862A (ja) * | 2006-10-30 | 2008-05-15 | Nec Saitama Ltd | 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法 |
| WO2008149572A1 (ja) * | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
| JP2009038341A (ja) * | 2007-07-09 | 2009-02-19 | Canon Inc | プリント配線板 |
| WO2009102108A1 (en) * | 2008-02-15 | 2009-08-20 | Gigalane Co.Ltd | Printed circuit board |
| JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
| JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
| KR100958268B1 (ko) * | 2008-02-15 | 2010-05-19 | (주)기가레인 | 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 |
| JP2011114263A (ja) * | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
| JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
| JP2014194948A (ja) * | 2012-07-30 | 2014-10-09 | Murata Mfg Co Ltd | フラットケーブル |
| US8993892B2 (en) | 2011-01-24 | 2015-03-31 | Brother Kogyo Kabushiki Kaisha | Wiring board and method of manufacturing the wiring board |
| US9185104B2 (en) | 2007-08-16 | 2015-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for communication, and method and apparatus for controlling communication |
| CN105430873A (zh) * | 2009-12-23 | 2016-03-23 | 上海贝尔股份有限公司 | 高速连接器封装和封装方法 |
| JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
-
2002
- 2002-10-16 JP JP2002337298A patent/JP2004140308A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
| JP2008112862A (ja) * | 2006-10-30 | 2008-05-15 | Nec Saitama Ltd | 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法 |
| WO2008149572A1 (ja) * | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
| JP2008305884A (ja) * | 2007-06-06 | 2008-12-18 | Nippon Mektron Ltd | プリント配線板 |
| EP2031944A1 (en) * | 2007-06-06 | 2009-03-04 | Nippon Mektron, Limited | Printed wiring board |
| US8040198B2 (en) | 2007-06-06 | 2011-10-18 | Nippon Mektron, Ltd. | Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines |
| EP2031944A4 (en) * | 2007-06-06 | 2009-12-09 | Nippon Mektron Kk | CIRCUIT BOARD |
| TWI403226B (zh) * | 2007-06-06 | 2013-07-21 | Nippon Mektron Kk | Printed wiring board |
| JP2009038341A (ja) * | 2007-07-09 | 2009-02-19 | Canon Inc | プリント配線板 |
| US9185104B2 (en) | 2007-08-16 | 2015-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for communication, and method and apparatus for controlling communication |
| KR100958268B1 (ko) * | 2008-02-15 | 2010-05-19 | (주)기가레인 | 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 |
| US8013254B2 (en) | 2008-02-15 | 2011-09-06 | Gigalane Co. Ltd. | Printed circuit board |
| WO2009102108A1 (en) * | 2008-02-15 | 2009-08-20 | Gigalane Co.Ltd | Printed circuit board |
| JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
| JP2011114263A (ja) * | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | 配線基板 |
| CN105430873A (zh) * | 2009-12-23 | 2016-03-23 | 上海贝尔股份有限公司 | 高速连接器封装和封装方法 |
| JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
| US8993892B2 (en) | 2011-01-24 | 2015-03-31 | Brother Kogyo Kabushiki Kaisha | Wiring board and method of manufacturing the wiring board |
| JP2014194948A (ja) * | 2012-07-30 | 2014-10-09 | Murata Mfg Co Ltd | フラットケーブル |
| US9130251B2 (en) | 2012-07-30 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Flat cable |
| JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
| JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
| US10306757B2 (en) | 2015-11-27 | 2019-05-28 | Fujitsu Limited | Circuit board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004140308A (ja) | スリット法を用いた高速信号用プリント配線基板 | |
| JP3732927B2 (ja) | 多層配線基板 | |
| US20050146390A1 (en) | Multi-layer substrate having impedance-matching hole | |
| JPH06302964A (ja) | 高速信号伝送用回路基板 | |
| US8558120B2 (en) | Multilayer board for suppressing unwanted electromagnetic waves and noise | |
| US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
| JP2001144451A (ja) | 積層配線板 | |
| JP2001144452A (ja) | 多層プリント基板 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JPH06260773A (ja) | 高速信号伝送用回路基板のパッド部の構造 | |
| JP2007165755A (ja) | 配線基板およびその製造方法 | |
| JP2500783B2 (ja) | プリント基板 | |
| JPS61290794A (ja) | 配線基板 | |
| JP3297447B2 (ja) | 高周波多層回路基板調整法 | |
| JP4471281B2 (ja) | 積層型高周波回路基板 | |
| JP2002057467A (ja) | 多層配線基板 | |
| JP2002076644A (ja) | 多層プリント配線板 | |
| JP6222747B2 (ja) | 回路構造体 | |
| JP3077487B2 (ja) | 高周波回路 | |
| JP2006080162A (ja) | プリント配線基板 | |
| JPH04261022A (ja) | 半導体集積回路 | |
| JP4032609B2 (ja) | チップアンテナの調整方法 | |
| JP3249766B2 (ja) | フレキシブルプリント基板 | |
| JP2988599B2 (ja) | 配線板および高速ｉｃパッケージ | |
| JP2005236064A (ja) | 信号伝送ペア配線およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |