CN109195317A - 可优化阻抗方案的pcb板 - Google Patents

可优化阻抗方案的pcb板 Download PDF

Info

Publication number
CN109195317A
CN109195317A CN201811197002.9A CN201811197002A CN109195317A CN 109195317 A CN109195317 A CN 109195317A CN 201811197002 A CN201811197002 A CN 201811197002A CN 109195317 A CN109195317 A CN 109195317A
Authority
CN
China
Prior art keywords
pcb board
difference
hole
area
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811197002.9A
Other languages
English (en)
Inventor
于静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingli Electronic Technology Co Ltd
Original Assignee
Wuhan Jingli Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingli Electronic Technology Co Ltd filed Critical Wuhan Jingli Electronic Technology Co Ltd
Priority to CN201811197002.9A priority Critical patent/CN109195317A/zh
Publication of CN109195317A publication Critical patent/CN109195317A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种可优化阻抗方案的PCB板，PCB板的微带层、接地层、带状走线层和电源层上均开设有差分过孔对，微带层、接地层、带状走线层和电源层的铜箔上均开设有抑制阻抗突变避让槽，微带层、接地层、带状走线层和电源层的差分过孔对均位于对应的抑制阻抗突变避让槽内，每个抑制阻抗突变避让槽均包括左侧半圆避让区、中部矩形避让区和右侧半圆避让区，左侧半圆避让区的直径边与中部矩形避让区的左侧边长度相等且对齐，右侧半圆避让区的直径边与中部矩形避让区的右侧边长度相等且对齐，左侧半圆避让区与对应的第一差分过孔具有相同的圆心，右侧半圆避让区与对应的第二差分过孔具有相同的圆心。该PCB板能有效抑制阻抗突变的现象。

Description

可优化阻抗方案的PCB板
技术领域
本发明涉及PCB(Printed Circuit Board，印刷电路板)板技术领域，具体地指一种可优化阻抗方案的PCB板。
背景技术
现阶段设计的PCB板内部信号的传输速率越来越高，对于信号质量的要求也越来越高，现有能实现高速率传输的PCB板的高速信号走线是从主FPGA或是对外接口座上成对、成组以差分的形式出现的，然后这些差分信号走线接入该PCB板微带层的高速接口，或隔直电容。在实际的PCB研发中，技术人员发现，该PCB板在设计阶段往往没有任何失误，而到产品检测验证时，基于该PCB板设计的设备会偶尔发生信号反射，纹波或屏幕点不亮的现象，为此我们寻找了各种解决方案及途径后发现产品PCB板上的差分走线在计算阻抗时不稳定造成了这一系列现象。
针对上述产品PCB板上的差分走线在计算阻抗时不稳定的现象，经过多方验证，技术人员发现是由于PCB板中信号线的阻抗突变而引起的一系列问题，技术人员发现这些差分走线从FPGA(Field－Programmable Gate Array，即现场可编程门阵列)引出来到差分信号过孔via换层的时会出现阻抗突变的情况，而这些阻抗突变直接影响到信号的传输质量，因为特性阻抗是由线宽、线厚、介质(参考平面)介质常数组成，每一项都是必不可少的，现有设计方案中PCB板每层的铜箔在设计时都会设置一定避让规则，产生对差分信号走线的自动避让，这种避让会让铜箔在差分信号过孔VIA周围形成不规则的形状，那么阻抗就会在不规则的地方突然变小然后又突然变大，这种情况是不可避免的，是不可逆的，严重影响了PCB板阻抗的稳定性。
发明内容
本发明的目的就是要提供一种可优化阻抗方案的PCB板，该PCB板能有效抑制阻抗突变的现象。
本发明所设计的一种可优化阻抗方案的PCB板，PCB板的微带层、接地层、带状走线层和电源层上均开设有由第一差分过孔和第二差分过孔组成的差分过孔对，其特征在于：所述微带层、接地层、带状走线层和电源层的铜箔上均开设有抑制阻抗突变避让槽，微带层、接地层、带状走线层和电源层的差分过孔对均位于对应的抑制阻抗突变避让槽内，每个抑制阻抗突变避让槽均包括左侧半圆避让区、中部矩形避让区和右侧半圆避让区，左侧半圆避让区的直径边与中部矩形避让区的左侧边长度相等且对齐，右侧半圆避让区的直径边与中部矩形避让区的右侧边长度相等且对齐，左侧半圆避让区与对应的第一差分过孔具有相同的圆心，右侧半圆避让区与对应的第二差分过孔具有相同的圆心。
所述左侧半圆避让区外侧边与第一差分过孔左半圆之间的距离等于右侧半圆避让区外侧边与第二差分过孔右半圆之间的距离。
所述中部矩形避让区的长度等于对应的第一差分过孔与第二差分过孔圆心之间的距离。
本发明中，PCB板的微带层上设有差分信号电阻对，微带层的铜箔上开设有抑制阻抗突变矩形避让槽，所述差分信号电阻对位于抑制阻抗突变矩形避让槽中。
本发明中，PCB板的微带层上设有双列直插式封装零件对，微带层的铜箔上开设有封装零件避让槽，所述双列直插式封装零件对位于封装零件避让槽内。
本发明中，PCB板的微带层上设有差分信号贴片接插件零件对，微带层的铜箔上开设有贴片接插件矩形避让槽，所述差分信号贴片接插件零件对位于贴片接插件矩形避让槽内。
阻抗控制对于确保信号完整和降低杂波噪声起着决定性的作用，当差分信号方波在传输线以高电平正电压信号向前传输时，则距其最近的参考平面(如接地平面，电源平面)中，理论上必有被电场所感应出来的负压信号伴随而行(等于正压信号返回的回归路径)。阻抗匹配不好会造成噪声增加，由于部分信号能量的反弹、反射，将造成原来良好品质的方波信号，立即出现信号异常变形(很有可能发生上冲，下冲的振铃现象)。此等高频杂波严重时还会引发误动作，而且当逻辑门反应速度愈快时，噪声越多越容易出错。
本发明设计的上述抑制阻抗突变避让槽、抑制阻抗突变矩形避让槽、封装零件避让槽和贴片接插件矩形避让槽与槽内的器件能很好相适应，形状光滑平整，它作为计算阻抗时的基准参考平面，能使相应的阻抗呈现连续无突变的状态，让阻抗可以更平滑的通过，让整个差分信号可以更加稳定，明显减少了纹波噪声对差分信号的影响，保证了阻抗的连续性，使得差分信号的质量更佳。
附图说明
图1为本发明中各层在差分过孔对区域的***结构示意图；
图2为本发明中带状走线层的差分过孔对区域的结构示意图；
图3为本发明中微带层的差分信号电阻对区域的结构示意图；
图4为本发明中双列直插式封装零件对区域的结构示意图；
图5为本发明中差分信号贴片接插件零件对区域的结构示意图；
图6为背景技术中方案对应的高速信号的信号抖动波形眼图；
图7为本发明的方案对应的高速信号的信号抖动波形眼图。
图7中，VIH表示高电压，VIL表示低电压，T1、T2代表单位时间，Skew是时钟树不平衡引起的到达两个寄存器的延迟差。
其中，1—微带层、2—接地层、3—带状走线层、4—电源层、5—差分过孔对、5.1—第一差分过孔、5.2—第二差分过孔、6—铜箔、7—抑制阻抗突变避让槽、7.1—左侧半圆避让区、7.2—中部矩形避让区、7.3—右侧半圆避让区、8—接地过孔、9—防短路避让槽、10—差分信号电阻对、11—抑制阻抗突变矩形避让槽、12—双列直插式封装零件对、13—封装零件避让槽、14—差分信号贴片接插件零件对、15—贴片接插件矩形避让槽。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细说明：
本发明所设计的一种可优化阻抗方案的PCB板，如图1和图2所示，PCB板的微带层1、接地层2、带状走线层3和电源层4上均开设有由第一差分过孔5.1和第二差分过孔5.2组成的差分过孔对5，所述微带层1、接地层2、带状走线层3和电源层4的铜箔6上均开设有抑制阻抗突变避让槽7(使用铜箔裁剪工具，Shape Void Rectangle，裁剪铜箔)，微带层1、接地层2、带状走线层3和电源层4的差分过孔对5均位于对应的抑制阻抗突变避让槽7内，每个抑制阻抗突变避让槽7均包括左侧半圆避让区7.1、中部矩形避让区7.2和右侧半圆避让区7.3，左侧半圆避让区7.1的直径边与中部矩形避让区7.2的左侧边长度相等且对齐，右侧半圆避让区7.3的直径边与中部矩形避让区7.2的右侧边长度相等且对齐，左侧半圆避让区7.1与对应的第一差分过孔5.1具有相同的圆心，右侧半圆避让区7.3与对应的第二差分过孔5.2具有相同的圆心。
上述技术方案中，第一差分过孔5.1与第二差分过孔5.2的大小相等，差分过孔的外径为16密耳(mil)，内径为10密耳，差分过孔的内壁与外壁之间通过焊环连接。高速差分走线的线宽线距应根据实际PCB板上的阻抗要求来设计。
上述技术方案中，所述左侧半圆避让区7.1外侧边与第一差分过孔5.1左半圆之间的距离等于右侧半圆避让区7.3外侧边与第二差分过孔5.2右半圆之间的距离。
上述技术方案中，所述中部矩形避让区7.2的长度等于对应的第一差分过孔5.1与第二差分过孔5.2圆心之间的距离。
上述技术方案中，所述左侧半圆避让区7.1外侧边与第一差分过孔5.1左半圆之间的距离范围为6～8密耳。如果设置在5mil或以下，在洗板的时候会有误差，很有可能造成短路现象，距离超过8后PCB主芯片FPGA封装的零件下面的电源就有可能因为避让过大而无法连通。
上述技术方案中，PCB板可由多个微带层1、接地层2、带状走线层3和电源层4组成，图1为10层设计的PCB板，高速差分信号走在带状走线层L3然后通过差分过孔VIA换层到带状走线层L8，10层中所有抑制阻抗突变避让槽7的结构及大小均一致，使得高速差分走线能够更好的优化阻抗，得到比较一致的EMI(Electromagnetic Interference，电磁干扰)。
上述技术方案中，如图2所示，PCB板的微带层1、接地层2、带状走线层3和电源层4上均开设有接地过孔8，所述微带层1、接地层2、带状走线层3和电源层4的铜箔6上均开设有防短路避让槽9(使用铜箔裁剪工具，Shape Void Rectangle，裁剪铜箔)，所述微带层1、接地层2、带状走线层3和电源层4的接地过孔8均位于对应的防短路避让槽9内。
上述技术方案中，所述接地过孔8为圆孔，防短路避让槽9为与接地过孔8同轴的圆槽，所述防短路避让槽9与对应接地过孔8之间的距离等于左侧半圆避让区7.1与第一差分过孔5.1左半圆之间的距离，即6～8密耳。差分走线过孔旁边的接地过孔8最佳放置位置是如图2所示的与差分过孔成一条直线排列，实验结果表明这种布置形式的电磁干扰抑制效果最佳。
上述技术方案中，PCB板的每层中所述接地过孔8与差分过孔对5之间的距离范围为4～6密耳。接地过孔8的尺寸可以比差分的过孔尺寸小，也可以一样(接地过孔8的尺寸根据PCB板上走线的空间来计算，如果空间足够的情况下，接地过孔8的大小最好与差分过孔相同)。差分过孔旁的接地过孔8能够为两条差分线的过孔提供接地返回路径，能有效抑制电磁干扰的产生。
上述技术方案中，如图3所示，PCB板的微带层1上设有差分信号电阻对10，微带层1的铜箔6上开设有抑制阻抗突变矩形避让槽11，所述差分信号电阻对10位于抑制阻抗突变矩形避让槽11中。
上述技术方案中，如图4所示，PCB板的微带层1上设有双列直插式封装零件对12，微带层1的铜箔6上开设有封装零件避让槽13(使用铜箔裁剪工具，Shape Void Rectangle，裁剪铜箔)，所述双列直插式封装零件对12位于封装零件避让槽13内。双列直插式封装零件为圆形器件，封装零件避让槽13的结构与抑制阻抗突变避让槽7的结构相同，避让形式也相同。
上述技术方案中，如图5所示，PCB板的微带层1上设有差分信号贴片接插件零件对14，微带层1的铜箔6上开设有贴片接插件矩形避让槽15(使用铜箔裁剪工具，Shape VoidRectangle，裁剪铜箔)，所述差分信号贴片接插件零件对14位于贴片接插件矩形避让槽15内。
将背景技术的技术方案与本发明的技术方案分别进行高速信号的信号抖动波形眼图分析，其中背景技术的技术方案的信号抖动波形眼图分析图为图6所示，从图6可以看出通过PCB板的差分信号波形较乱，信号质量不好，本发明的技术方案的信号抖动波形眼图分析图为图7所示，从图7可以看出由于本发明的PCB板阻抗呈现连续无突变的状态，通过PCB板的差分信号波形平顺，信号稳定性好。
本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种可优化阻抗方案的PCB板，PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有由第一差分过孔(5.1)和第二差分过孔(5.2)组成的差分过孔对(5)，其特征在于：所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有抑制阻抗突变避让槽(7)，微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的差分过孔对(5)均位于对应的抑制阻抗突变避让槽(7)内，每个抑制阻抗突变避让槽(7)均包括左侧半圆避让区(7.1)、中部矩形避让区(7.2)和右侧半圆避让区(7.3)，左侧半圆避让区(7.1)的直径边与中部矩形避让区(7.2)的左侧边长度相等且对齐，右侧半圆避让区(7.3)的直径边与中部矩形避让区(7.2)的右侧边长度相等且对齐，左侧半圆避让区(7.1)与对应的第一差分过孔(5.1)具有相同的圆心，右侧半圆避让区(7.3)与对应的第二差分过孔(5.2)具有相同的圆心。
2.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离等于右侧半圆避让区(7.3)外侧边与第二差分过孔(5.2)右半圆之间的距离。
3.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述中部矩形避让区(7.2)的长度等于对应的第一差分过孔(5.1)与第二差分过孔(5.2)圆心之间的距离。
4.根据权利要求2所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离范围为6～8密耳。
5.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有接地过孔(8)，所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有防短路避让槽(9)，所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的接地过孔(8)均位于对应的防短路避让槽(9)内。
6.根据权利要求5所述的可优化阻抗方案的PCB板，其特征在于：所述接地过孔(8)为圆孔，防短路避让槽(9)为与接地过孔(8)同轴的圆槽，所述防短路避让槽(9)与对应接地过孔(8)之间的距离等于左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离。
7.根据权利要求5所述的可优化阻抗方案的PCB板，其特征在于：PCB板的每层中所述接地过孔(8)与差分过孔对(5)之间的距离范围为4～6密耳。
8.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的微带层(1)上设有差分信号电阻对(10)，微带层(1)的铜箔(6)上开设有抑制阻抗突变矩形避让槽(11)，所述差分信号电阻对(10)位于抑制阻抗突变矩形避让槽(11)中。
9.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的微带层(1)上设有双列直插式封装零件对(12)，微带层(1)的铜箔(6)上开设有封装零件避让槽(13)，所述双列直插式封装零件对(12)位于封装零件避让槽(13)内。
10.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的微带层(1)上设有差分信号贴片接插件零件对(14)，微带层(1)的铜箔(6)上开设有贴片接插件矩形避让槽(15)，所述差分信号贴片接插件零件对(14)位于贴片接插件矩形避让槽(15)内。
CN201811197002.9A 2018-10-15 2018-10-15 可优化阻抗方案的pcb板 Pending CN109195317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811197002.9A CN109195317A (zh) 2018-10-15 2018-10-15 可优化阻抗方案的pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811197002.9A CN109195317A (zh) 2018-10-15 2018-10-15 可优化阻抗方案的pcb板

Publications (1)

Publication Number Publication Date
CN109195317A true CN109195317A (zh) 2019-01-11

Family

ID=64944536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811197002.9A Pending CN109195317A (zh) 2018-10-15 2018-10-15 可优化阻抗方案的pcb板

Country Status (1)

Country Link
CN (1) CN109195317A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163624A (zh) * 2021-04-28 2021-07-23 恒为科技（上海）股份有限公司 一种关于差分过孔的反焊盘设计方法、印制电路板
CN115135034A (zh) * 2022-06-30 2022-09-30 苏州浪潮智能科技有限公司 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014800A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 多層配線基板
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
TW200726350A (en) * 2005-12-29 2007-07-01 Hon Hai Prec Ind Co Ltd Layout of printed circuit board
CN1993015A (zh) * 2005-12-27 2007-07-04 鸿富锦精密工业（深圳）有限公司 印刷电路板布线架构
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
CN102110920A (zh) * 2009-12-23 2011-06-29 上海贝尔股份有限公司 高速连接器封装和封装方法
CN102291929A (zh) * 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
TW201208500A (en) * 2010-08-09 2012-02-16 Hon Hai Prec Ind Co Ltd Printed circuit board
CN102686007A (zh) * 2011-03-07 2012-09-19 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
CN103188861A (zh) * 2011-12-27 2013-07-03 鸿富锦精密工业(武汉)有限公司 布设了差分对的印刷电路板
CN104219870A (zh) * 2013-06-04 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN209472822U (zh) * 2018-10-15 2019-10-08 武汉精立电子技术有限公司 可优化阻抗方案的pcb板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014800A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 多層配線基板
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
CN1993015A (zh) * 2005-12-27 2007-07-04 鸿富锦精密工业（深圳）有限公司 印刷电路板布线架构
TW200726350A (en) * 2005-12-29 2007-07-01 Hon Hai Prec Ind Co Ltd Layout of printed circuit board
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
CN102110920A (zh) * 2009-12-23 2011-06-29 上海贝尔股份有限公司 高速连接器封装和封装方法
TW201208500A (en) * 2010-08-09 2012-02-16 Hon Hai Prec Ind Co Ltd Printed circuit board
CN102686007A (zh) * 2011-03-07 2012-09-19 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
CN102291929A (zh) * 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
CN103188861A (zh) * 2011-12-27 2013-07-03 鸿富锦精密工业(武汉)有限公司 布设了差分对的印刷电路板
CN104219870A (zh) * 2013-06-04 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN209472822U (zh) * 2018-10-15 2019-10-08 武汉精立电子技术有限公司 可优化阻抗方案的pcb板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163624A (zh) * 2021-04-28 2021-07-23 恒为科技（上海）股份有限公司 一种关于差分过孔的反焊盘设计方法、印制电路板
CN115135034A (zh) * 2022-06-30 2022-09-30 苏州浪潮智能科技有限公司 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板
CN115135034B (zh) * 2022-06-30 2024-01-16 苏州浪潮智能科技有限公司 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板

Similar Documents

Publication Publication Date Title
CN105307390B (zh) 一种pcb板结构
CN205320364U (zh) 一种pcb板结构
US8907748B2 (en) Common-mode suppression filter for microstrip 10-Gb/s differential lines
CN102860140B (zh) 各层通过导电通孔互连的电路板
US20220256702A1 (en) Millimeter-Wave Active Antenna Unit, And Interconnection Structure Between PCB Boards
KR20150055987A (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
JP2006245291A (ja) 伝送線路及び配線形成方法
US20150085458A1 (en) Reducing Far End Crosstalk in Single Ended Interconnects and Buses
CN102811549A (zh) 电路板
CN109195317A (zh) 可优化阻抗方案的pcb板
CN209472822U (zh) 可优化阻抗方案的pcb板
JP6611555B2 (ja) プリント回路板及び電子機器
TW201507553A (zh) 印刷電路板
US9571059B2 (en) Parallel via to improve the impedance match for embedded common mode filter design
US20140353023A1 (en) Printed circuit board
CN110622402A (zh) 网口滤波器及网络设备
CN204045707U (zh) 新型和差器
CN111818724A (zh) 一种用于静电防护器件布线的pcb板结构及信号测试设备
CN111712034A (zh) 一种减小局部无参考层带状线串扰的装置
CN112117971A (zh) 一种pcb板上的晶振电路、pcb板以及服务器
US20120262885A1 (en) Signal transfer circuit
WO2017006553A1 (ja) プリント配線基板
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
CN208336463U (zh) 一种共面波导传输线
JP6493557B2 (ja) 回路基板及び電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination