CN113727513A - 封装基板、印刷电路板、封装器件和电子装置 - Google Patents
封装基板、印刷电路板、封装器件和电子装置 Download PDFInfo
- Publication number
- CN113727513A CN113727513A CN202110848282.0A CN202110848282A CN113727513A CN 113727513 A CN113727513 A CN 113727513A CN 202110848282 A CN202110848282 A CN 202110848282A CN 113727513 A CN113727513 A CN 113727513A
- Authority
- CN
- China
- Prior art keywords
- common mode
- signal
- differential
- layer
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 230000001629 suppression Effects 0.000 claims abstract description 52
- 238000001914 filtration Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 14
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本公开提供一种封装基板和电子装置。该封装基板包括:多个层,多个层包括信号层、接地层和电源层,在信号层上设置有第一差分导线和第二差分导线,第一差分导线和第二差分导线分别与第一信号过孔和第二信号过孔电连接,以传输正负差分信号,在第一差分导线和第二差分导线之间还设置有第一滤波走线,第一滤波走线和第一共模抑制过孔的一开口端电连接,第一共模抑制过孔从该开口端延伸,穿过多个层的至少一个层,另一开口端与接地层或电源层电连接。该封装基板使用第一滤波走线和第一共模抑制过孔组成共模抑制结构,从而在三维空间上实现共模抑制。
Description
技术领域
本公开涉及半导体器件,具体而言,涉及一种封装基板、印刷电路板、封装器件和电子装置。
背景技术
随着现代电子设计领域的高速发展,信号工作速率越来越高,差分信号在高速电路设计中的应用越来越广泛,而在实际电路中,信号上升沿和下降沿的不对称性、线长差异、刻蚀变化、临近效应、走线弯曲等因素会不可避免地造成差分信号的不对称,从而产生共模噪声。共模噪声会使高速电路***出现信号完整性等问题。如果信号在电路中以正确的时序、持续时间和信号幅值到达信号末端,则说明***具有良好的信号完整性。为了解决共模噪声,通常高速电路***会设计共模噪声抑制结构,以在不影响差分信号的传输的情况下抑制共模噪声。
目前差分信号已经广泛应用于封装装置(如图7所示的封装装置700)中,现有的共模抑制结构并不适宜直接应用于封装装置(封装装置愈加小型化的趋势使得封装装置对于共模抑制结构的尺寸要求更高),因此有必要为封装装置设计更加适宜的共模噪声抑制结构。
发明内容
有鉴于此,本公开的目的是提供一种封装基板、印刷电路板、封装器件和电子装置,以应用改进后的共模噪声抑制结构。
根据本公开实施例的第一方面,提供一种封装基板,包括:多个层,所述多个层包括信号层、接地层和电源层,在所述信号层上设置有第一差分导线和第二差分导线,所述第一差分导线和第二差分导线分别与第一信号过孔和第二信号过孔电连接,以传输正负差分信号,
在所述第一差分导线和第二差分导线之间还设置有第一滤波走线,所述第一滤波走线和所述第一共模抑制过孔的一开口端电连接,所述第一共模抑制过孔从该开口端延伸,穿过所述多个层的至少一个层,另一开口端与所述接地层或电源层电连接。
可选地,所述第一滤波走线、第一差分导线和所述第二差分导线位于同一个所述信号层。
可选地,所述第一信号过孔、所述第二信号过孔和所述第一共模抑制过孔分别为轴对称过孔,并且,所述第一信号过孔的中心轴和所述第二信号过孔的中心轴分别与所述第一共模抑制过孔的中心轴的直线距离相等。
可选地,所述第一信号过孔的中心轴、所述第二信号过孔的中心轴和所述第一共模抑制过孔的中心轴分别与所述信号层相交的点位于同一条直线上。
可选地,在所述第一信号过孔和所述第二信号过孔之间还设置有第二共模抑制过孔,所述第二共模抑制过孔的一开口端与所述第一共模抑制过孔的相应开口端位于同一层,所述第二共模抑制过孔从该开口端延伸并穿过所述多个层的至少一个层,与所述接地层或电源层电连接;
所述第二共模抑制过孔为轴对称过孔,并且,所述第一信号过孔的中心轴和所述第二信号过孔的中心轴分别与所述第二共模抑制过孔的中心轴的直线距离相等。
可选地,所述第二共模抑制过孔与所述第一滤波走线电连接。
可选地,所述封装基板还包括第二滤波走线,所述第二共模抑制过孔与所述第二滤波走线电连接。
根据本公开实施例的第二方面,提供一种封装器件,包括:
上述的封装基板;
位于所述封装基板的第一表面上的第一连接件;
芯片组件,
其中,所述芯片组件通过所述第一连接件与所述第一差分导线和第二差分导线电连接。
可选地,所述封装器件还包括:
位于所述封装基板的第二表面上的第二连接件,所述第一表面与所述第二表面相对,所述第二连接件用于与外部的印刷电路板电连接。
根据本公开实施例的第三方面,提供一种电子装置,包括:
上述的封装基板;
位于所述封装基板的第一表面上的第一连接件;
芯片组件,所述芯片组件通过所述第一连接件与所述第一差分导线和第二差分导线电连接;
印刷电路板;
位于所述封装基板的第二表面上的第二连接件,用于与所述印刷电路板电连接,所述第一表面与所述第二表面相对。
根据本公开实施例的第四方面,提供一种印刷电路板,包括:多个层,所述多个层包括信号层、接地层和电源层,在所述信号层上设置有第一差分导线和第二差分导线,所述第一差分导线和第二差分导线分别与所述第一信号过孔和第二信号过孔电连接,所述第一差分导线和所述第一信号过孔用于传输正差分信号,所述第二差分导线和所述第二信号过孔用于传输负差分信号,
在所述第一差分导线和第二差分导线之间还设置有第一滤波走线,在所述第一信号过孔和所述第二信号过孔之间还设置有第一共模抑制过孔,所述第一滤波走线和所述第一共模抑制过孔的一开口端电连接,且所述第一共模抑制过孔的另一开口端与所述接地层或所述电源层电连接。
可选地,在所述第一信号过孔和所述第二信号过孔之间还设置有第二共模抑制过孔,所述第二共模抑制过孔的一开口端与所述第一共模抑制过孔的相应开口端位于同一层,所述第二共模抑制过孔从该开口端延伸并穿过所述多个层的至少一个层,与所述接地层或电源层电连接。
根据本公开实施例的第五方面,提供一种在封装基板进行共模抑制的方法,包括:
在构建所述封装基板之前,确定需要滤波的噪声的频段范围;
根据所述频段范围和所述封装基板的尺寸信息确定第一滤波走线的长度和第一共模抑制过孔的长度;
在构建所述封装基板时,根据所述第一滤波走线的长度通过金属图案化构建出所述第一滤波总线,以及根据所述第一共模抑制过孔的长度通过钻孔构建出所述第一共模抑制过孔。
综上,本公开实施例提供的封装基板,包括改进后的共模抑制结构。由于该共模抑制结构是在三维空间上(即第一滤波走线所在的平面与第一共模抑制过孔的通孔方向形成的三维空间)实现共模抑制,因此可根据需要滤波的频段范围选择共模抑制结构中的滤波走线的长度和/或第一共模抑制过孔的长度,从而实现共模抑制,这种三维空间实施共模抑制的方法有助于封装基板的尺寸优化以及包括封装基板的电子装置的尺寸优化。
附图说明
通过参考以下附图对本公开实施例的描述,本公开的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1和2所示是本公开一实施例提供的封装基板的立体图;
图3是图1中的层122的平面图;
图4是一个示例性的第一共模抑制过孔的刨面示意图;
图5a是本公开实施例的一种封装基板的共模信号产生的电场图;
图5b为本公开实施例的一种封装基板的差分信号产生的电场图;
图6是本公开另一实施例提供的封装基板的立体图;
图7是封装器件700的结构示意图;
图8是图7所示的封装器件与另一基板707互接的示意图;
图9是一种电子装置的更具体的示意图。
附图标记:
101:第一平面层;122-126:第二至第六平面层;127-132:第七至第十二平面层;104:第一差分信号导线;105:第二差分信号导线;106:第一过滤走线;A点:第一差分总线的端点;107:第一信号过孔;108:第二信号过孔;109:第一共模抑制过孔;L:端点A到共模抑制过孔的开口之间的距离;
具体实施方式
以下基于实施例对本公开进行描述,但是本公开并不仅仅限于这些实施例。在下文对本公开的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本公开。为了避免混淆本公开的实质,公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
本文涉及以下术语。
差分信号:差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相同,相位相反。在这两根线上的传输的信号就是差分信号。
差分线:两条存在耦合且平行等长的两根传输线,用来传输差分信号(相位差180度的信号)。
差分信号:从一个***的一对输入端看,若信号的极性相反(同样,电流的方向相反),这样的信号为差分信号。
共模信号:从一个***的一对输入端看,若信号的极性相同(同样,电流的方向也相同),这样的信号称为共模信号。在差分信号传输中存在的共模信号也称为共模噪声。
电磁干扰:是指任何在传导或电磁场伴随着电压、电流的作用而产生会降低某个装置、设备或***的性能,或可能对生物或物质产生不良影响的电磁现象。
共模滤波器:设计相对较简单,包括共模电容,不平衡变压器或共模电感。共模电容将两个输入线的共模电流旁路到大地,共模电感呈现一个平衡阻抗,也就是说,电源线和地线中阻抗相等,这个阻抗对共模噪声呈现阻抗特性。
图1和2所示是本公开一实施例提供的封装基板的立体图。封装基板100包括多个层,作为示例,所述多个层包括层121至132。根据各个层的功能,层121至132包括绝缘层、接地层、信号层、电源层等,而各个层一般是导电材料或绝缘材料构成,例如,信号层使用导电金属例如铜箔构建,接地层由绝缘材料构成。不同层之间的电气互连使用过孔实现。过孔是采用激光钻孔后电镀铜填孔或电镀铜凸点方式实现的孔。
如图1和2所示,封装基板100还包括第一差分导线104、第二差分导线105、第一滤波走线106、第一信号过孔107、第二信号过孔108和第一共模抑制过孔109。第一差分导线104和第二差分导线105平行设置在信号层中,第一差分导线104与第一信号过孔107电连接,第二差分导线105与第二信号过孔108电连接。第一信号过孔107从信号层开始延伸经过若干个层之后,与外部的电路电连接。第二信号过孔108从信号层开始延伸经过若干层之后,同样与外部的电路电连接。外部的电路例如为外部的PCB(Printed Circuit Board,印刷电路板)或者是外部的芯片组件(die)。
由此,第一差分导线104、第二差分导线105、第一信号过孔107和第二信号过孔108构成传输差分信号的传输线路。差分信号来自由外部的电路,例如来自封装基板100电连接的外部的PCB(Printed Circuit Board,印刷电路板)或者是外部的芯片组件(die)。在前文中已经说明,过孔可采用激光钻孔后电镀铜填孔或电镀铜凸点方式实现,因此对于第一信号过孔107和第二信号过孔108,可理解为内壁具有导电材料且与周边的各个材料绝缘的孔,如此差分信号才能够经由第一信号过孔107和第二信号过孔108传递。
第一滤波走线106设置在第一差分导线104和第二差分导线105之间,第一滤波走线106与第一差分导线104、第二差分导线105可设置在同一层,即第一滤波走线106设置在信号层中。第一滤波走线106从A点延伸至与第一共模抑制过孔109的第一开口端电连接,图上使用L表示A点到第一共模抑制过孔109的第一开口端B之间的距离。第一共模抑制过孔109的第一开口端可理解为共模抑制过孔109与第一滤波走线106所在的平面层相交的部分。第一共模抑制过孔109设置在第一信号过孔107和第二信号过孔108之间,第一共模抑制过孔109从第一开口端开始,延伸穿过若干层后,到达第二开口端并与接地层或电源层电连接。第一共模抑制过孔109的第二开口端可理解为第一共模抑制过孔109与接地层或电源层相交的部分。第一共模抑制过孔109为内壁具有导电材料的孔,第一共模抑制过孔109应该与其经过的各个层绝缘,如此共模信号才能够经由第一共模抑制过孔109传递到接地层或电源层。
在一些实施例中,第一信号过孔107、第二信号过孔108和第一共模抑制过孔109均为轴对称过孔(例如均为圆柱形过孔)且均垂直于信号层,第一信号过孔107的中心轴和第二信号过孔108的中心轴分别到第一共模抑制过孔109的中心轴的直线距离相等。而且可选地,第一信号过孔107的中心轴、第二信号过孔108的中心轴和第一共模抑制过孔109的中心轴与信号层相交的点在同一条直线上。
在一些实施例中,第一差分导线104和第二差分导线105的间距在靠近第一信号过孔107和第二信号过孔108的位置处变宽,以便于为第一信号过孔107和第二信号过孔108以及第一共模抑制过孔109提供空间,避免钻孔时互相影响,甚至导致第一信号过孔107、第二信号过孔108以及第一共模抑制过孔109的位置重合。
应该理解,第一差分导线104、第二差分导线105、第一信号过孔107和第二信号过孔108构成的传输线路不仅传输差分信号,还会传输共模信号(即共模噪声)。而由第一滤波走线106和第一共模抑制过孔109组成的共模抑制结构能够在保留差分信号的同时抑制共模信号。并且,由于该共模抑制结构是在三维空间上(即第一滤波走线106所在的平面与第一共模抑制过孔109的通孔方向组成的三维空间)实现共模抑制,即可根据需要滤波的频段范围选择调节共模抑制结构中的滤波走线106的长度和/或第一共模抑制过孔109的长度以实现共模抑制,这种三维空间实施共模抑制的方法有助于封装基板的尺寸优化以及包括封装基板的电子装置的尺寸优化,而且也更容易适应客户化需求。
举例说明如何根据需要滤波的频段范围选择调节共模抑制结构中的滤波走线106的长度和/或第一共模抑制过孔109的长度以实现共模抑制。为了实现3dB滤波频段为22.55GHz-27.24GHz(即4.69GHz的宽带共模滤波),需要滤波走线106的长度和第一共模抑制过孔109的长度之和大致为0.8mm,然后根据产品尺寸需要分别确定滤波走线106的长度和第一共模抑制过孔109的长度。
应该注意的是,如果过孔从第一层贯穿到最后一层,为通孔。如果过孔从第一层延伸但在中间层停止,则为盲孔。如果过孔从一中间层开始,到另一个中间层停止,则将其称为埋孔。在本实施例中,如图上所示,层121为封装基板100的第一层,层132为封装基板100的最后一层,则第一信号过孔107和第二信号过孔108为盲孔,而第一共模抑制过孔109为埋孔,但是本公开实施例中,只要能够满足需求,这三个过孔是可以为通孔、盲孔和埋孔中的任意一种。
图3是图1中的层122的平面图。
因此在本实施例中,作为优选实施例,共模抑制过孔109即在虚拟平面301和302之间的中心对称面。
第一滤波走线106位于第一差分导线104和第二差分导线105之间。当第一差分导线104和第二差分导线105关于第一滤波走线106对称时,第一滤波走线106对于共模信号的抑制效果最好。虚拟平面300可视为第一滤波总线106的中心轴按照封装基板各个层的方向垂直延伸得到的虚拟面。当第一差分导线104和第二差分导线105关于第一滤波走线106对称时,即第一差分导线104和第二差分导线105关于虚拟平面300对称。由于第一滤波走线106与第一差分导线104、第二差分导线105位于同一层能够得到更好的共模抑制效果,例如图上第一滤波走线106与第一差分导线104、第二差分导线105都位于层122,即信号层中,但是本公开实施例并不必须如此,例如,第一滤波走线106可以位于除了信号层122之外的其他层上,例如第一差分导线104、第二差分导线105位于层122上,而第一滤波走线106位于层124上,这种情况下,与第一滤波总线106电连接的第一共模抑制过孔109将从层124开始延伸。
虚拟平面301和302以与第一滤波走线106的中心轴平行的分割线按照封装基板的上下层方向延伸得到的虚拟面。参考图上所示,第二信号过孔108和第一信号过孔107分别以虚拟平面301和302对称。
图4是一个示例性的第一共模抑制过孔的刨面示意图。如图上所示,封装基板100的厚度为H。第一共模抑制过孔109的长度(沿着孔的方向)为H1,小于封装基板100的厚度。可以采用多种实施方式得到第一共模抑制过孔。在一种实施方式中,在封装基板100的下表面的适当位置(根据第二信号过孔和第一信号过孔的位置确定适当位置)开始钻孔得到一个长度为H1+H2的接地孔。然后将长度为H2的孔的部分的内壁表面的导电材料(例如铜层)被磨掉,使得被磨掉内壁的接地过孔部分不具有导电作用。此时,上述接地过孔中仅有如图所示的长度为H1的部分的内壁中保留有导电材料,该长度为H1的部分即为第一共模抑制过孔109。在另一个实施方式中,如果封装基板100的下表面为接地层或者电源层,则可以从封装基板100的上表面的适当位置)开始进行钻孔直至下表面,即得到一个长度为H的接地孔,然后将该接地孔作为第一共模抑制过孔109。可以根据要抑制的共模信号的频段,并结合第一滤波走线的长度L来决定第一共模抑制过孔109的长度H1。
图5a是本公开实施例的一种封装基板的共模信号产生的电场图。图5b为本公开实施例的一种封装基板的差分信号产生的电场图。
当由第一差分导线104、第二差分导线105、第一信号过孔107和第二信号过孔108构成的传输线路传输共模信号时,共模信号形成的电场分布如图5a所示。由于共模信号大小相等,方向相同,因此产生的电场的方向为从信号过孔(例如第一信号过孔107、第二信号过孔108)和差分导线(例如第一差分导线104、第二差分导线105)到虚拟平面300。由于第一滤波走线106和第一共模抑制过孔109组成的共模抑制结构形成谐振回路,从而激发共模信号的谐振特性,因此可以抑制第一差分导线104、第二差分导线105、第一信号过孔107和第二信号过孔108构成的传输线路中的共模信号。
为了使得第一共模抑制过孔109和第一滤波走线106位于共模信号形成的电场中,第一滤波走线106在平面上的位置需要与第一差分导线104、第二差分导线105的位置匹配,具体来说,第一滤波走线106在第一差分导线104和第二差分导线105之间的中心线上。
而第一共模抑制过孔109在垂直方向上的延伸与第一信号过孔107和第二信号过孔108匹配,具体来说,第一信号过孔107和第二信号过孔108关于沿着第一共模抑制过孔109的虚拟平面300对称。
当由第一差分导线104、第二差分导线105、第一信号过孔107和第二信号过孔108构成的传输线路传输差分信号时,差分信号形成的电场分布如图5b所示。
由于差分信号大小相等,方向相反,因此第一信号过孔107和第二信号过孔108的中心对称面上(即虚拟平面300)形成一个零电位的平面,即虚拟地平面。当第一共模抑制过孔109和第一滤波走线106位于该虚拟平面300时,则在电性能上等价于与地平面连接,因此在抑制共模信号的同时,不会对差分信号产生影响。
图6是本公开另一实施例提供的封装基板的立体图。该封装基板是由图1和图2所示的封装基板变形而来(图中省略了各个层)。从图上可以看出,该封装基板增加了第二共模抑制过孔110,第二共模抑制过孔110和第一共模抑制过孔109一样位于第一信号过孔107和第二信号过孔108之间的中心对称面300上。第二共模抑制过孔110也和第一共模抑制过孔109一样,一端悬空,一端和接地面电连接。由第二共模抑制过孔110和第一共模抑制过孔109以及第一滤波走线106组成的共模抑制结构可以实现共模抑制。
可选地,第一共模抑制过孔109和第二共模抑制过孔110设置在一个虚拟平面的两侧,并关于该虚拟平面对称。该虚拟平面是是穿过第一信号过孔的中心轴和第二信号过孔的中心轴形成的平面。
在图6的基础上,还可以继续增加一实施例变形。在图6中,第二共模抑制过孔110没有电连接一个滤波走线,但是在该实施例变形中,可以使第二共模抑制过孔110与第二滤波走线电连接,由此组成两组共模抑制结构来实现共模抑制。
图7是封装器件700的结构示意图。该封装器件700包括基板703和设置在基板703之上的芯片701。
基板703可以为上文提及的封装基板。该基本类型可以为塑封、陶瓷、载带等等。塑封基板是PCB基板材料(BT树脂/玻璃层压板)。陶瓷基板采用多层陶瓷布线基板。载带基板类型是PI多层布线基板。不同基板需要基于不同的制造工艺进行构建。并且在构建好的基板上,还需要构建如上文实施例提及的差分导线、差分过孔和共模抑制过孔,如此最终才能够得到如上文实施例提及的实现共模抑制的封装基板。
基板703还包括用于与外部电路电连接的第一连接件,例如图上的连接件为焊盘705和与焊盘705互连的焊球704。基板703的底部表面上设置多个焊盘705,然后与多个焊盘705对应地设置多个焊球704。焊盘和焊球的排布方式可自行决定。目前焊盘和焊球的排布方式大致有周边型、交错型和全阵列型。所谓周边型是将焊球704设置在基板703的底部表面的周边,例如可以靠近四个边的位置分别设置多行的焊球704。交错型是指将焊球同时设置在基板703的底部表面的中心位置和周边位置。全阵列型是指将焊球704均匀设置在基板703的底部表面上。
基板703还包括用于与外部电路电连接的第二连接件,例如设置在基板703的顶部表面的第二连接件702。设置在基板703之上的芯片701通常为芯片组件(die),采用第二连接件702与芯片组件(die)电连接。
在一个具体制造工艺中,首先制备基板703,然后采用芯片粘结工艺是将芯片701安装到基板703上。目前常用的反扣焊接(Filp Chip on Board)是在芯片本身之***各对应点做上各种微型"焊锡凸块"与基板703的顶部表面上事先备妥对应的焊接点互接,若芯片全表面各处都有"焊锡凸块"部署时,则这种反扣焊接特称为C4法(ControlledCollapsed Chip Connection)。再采用引线键合工艺是将芯片701上的焊区和基板703上的焊区相连。然后采用模塑封装工艺进行模塑包封,以保护芯片701、引线和焊区。最后是装配焊球,即使用特殊设计的工具(例如焊球自动拾放机)将浸有焊料的焊球704放置在焊盘705上,在回流焊炉内进行回流焊接,使得焊球和基板上的焊盘705焊接到一起。最后将带有焊球704的BGA结构700通过贴装连接到焊盘706上,从而BGA结构700与基板707连接到一起。关于封装器件700的制造工艺中我们只提及基板制备、芯片粘结、引线键合、模塑封装、装配焊球、回流焊,但是实际上还包括一些未提及的步骤,但因为和本公开实施例关系不大,这里不再描述。当然这些制造工艺都是可选地,可根据实际需要调整的。
图8是图7所示的封装器件与另一基板707互接的示意图。如图上所示,基板707是印刷电路板,但是该板也可以包括如上文实施例所提及的差分导线、差分过孔和共模抑制过孔,以实现共模抑制。换言之,上文实施例也可以应用于印刷电路板。
图9是一种电子装置的更具体的示意图。如图上所示,该电子装置提供母板1000,在母板1000上设置各种组件。母板1000例如为印刷电路板。母板1000上承载各种组件,包括而不限于中央处理器1002、图形处理器1003、动态随机存取存储器1004、静态随机存取存储器1010、闪存1006、GPS芯片1008、等等。这些组件通过物理和电气方式耦合到母板1000上。母板1000提供各种组件之间的通信功能。在进一步的实施方式中,例如,一些组件的功能可集成在处理器中,例如,动态随机存取存储器1004、静态随机存取存储器1010可集成在一个片上***并将其作为本实施例中的处理器1002中。
中央处理器来自于传统的计算机***,它是起到总控和调度作用的处理器。中央处理器在逻辑控制方面非常有效,但在专用性方面往往存在不足,因此中央处理器有时会和各种专用的加速单元集成在一起,例如,专用于神经网络模型计算的加速单元、在图形处理方面效率更高的图形处理器、等等。在本实施例中,将中央处理器1002和图形处理器1003通过母板1000集成在同一个电子装置中。
通信芯片实现无线通信,以便于向电子装置10以及从电子装置10传输数据。术语“无线”并不意味着相关联的装置不包含任何导线,尽管在一些实施例中它们可能不包含导线。通信芯片可实现多种无线标准或协议中的任何无线标准或协议,包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物以及指定为3G、4G、5G及以上的任何其它无线协议。既然有很多不同的通信协议,基于每种通信协议,都可以构建独立的通信芯片。例如图上母板1000上设置了GPS芯片1008、蓝牙芯片1007,此外板1000还会设置一些专用于较长距离无线通信,诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等芯片。此外,其他功能,例如视频编解码、指南针、各种组件驱动、等等,也可以形成各种组件并通过母板1000集成到电子装置10中。
此外,电子装置中还包括一些不通过母板1000集成到装置10的组件,例如声卡1009、键盘1012、网卡1014和鼠标1013。这些组件为装置10提供输入输出功能。
基于上述封装基板或器件,本公开还提供进行共模抑制的方法。该方法是在构建封装基板或封装器件之前,确定需要滤波的噪声的频段范围,然后根据要滤波的噪声的频段范围和封装基板或封装器件的尺寸信息确定第一滤波走线的长度和第一共模抑制过孔的长度,而在构建封装基板或封装器件时,根据第一滤波走线的长度通过金属图案化构建出第一滤波总线,以及通过钻孔构建出第一共模抑制过孔。通过该方法,在构建封装基板或器件时,在三维空间中确定进行共模抑制的滤波总线和共模抑制过孔的长度,如此滤波总线和共模抑制过孔有更多可调节的尺寸空间。
本公开实施例的商业价值
本公开实施例提供的封装基板和印刷电路板,通过滤波走线和共模抑制过孔共同作用实现共模抑制。这种产品工艺改进能够增强相应产品在电气性能方面的稳定,因此具有使用价值和经济价值。
可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如但不限于为电、磁、光、电磁、红外线或半导体的***、装置或器件,或其他任意以上的组合。计算机可读存储介质的更具体的例子包括:具体一个或多个导线的电连接,便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或者闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器、磁存储器或者上述任意合适的组合。在本文中,计算机可读的存储介质可以是任意包含或存储程序的有形介质,该程序可以被处理单元、装置或者器件使用,或者与其结合使用。
计算机可读信号介质可以包括在基带中或者作为截波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或者其他任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质之外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令***、装置或器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、电线、光缆、RF等等,以及上述任意合适的组合。
可以以一种或者多种程序设计语言或者组合来编写用于执行本公开实施例的计算机程序代码。所述程序设计语言包括面向对象的程序设计语言,例如JAVA、C++,还可以包括常规的过程式程序设计语言,例如C。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络包括局域网(LAN)或广域网(WAN)连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
以上所述仅为本公开的优选实施例,并不用于限制本公开,对于本领域技术人员而言,本公开可以有各种改动和变化。凡在本公开的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (13)
1.一种封装基板,包括:多个层,所述多个层包括信号层、接地层和电源层,在所述信号层上设置有第一差分导线和第二差分导线,所述第一差分导线和第二差分导线分别与第一信号过孔和第二信号过孔电连接,以传输正负差分信号,
在所述第一差分导线和第二差分导线之间还设置有第一滤波走线,所述第一滤波走线和所述第一共模抑制过孔的一开口端电连接,所述第一共模抑制过孔从该开口端延伸,穿过所述多个层的至少一个层,另一开口端与所述接地层或电源层电连接。
2.根据权利要求1所述的封装基板,其中,所述第一滤波走线、第一差分导线和所述第二差分导线位于同一个所述信号层。
3.根据权利要求1或2所述的封装基板,其中,所述第一信号过孔、所述第二信号过孔和所述第一共模抑制过孔分别为轴对称过孔,并且,所述第一信号过孔的中心轴和所述第二信号过孔的中心轴分别与所述第一共模抑制过孔的中心轴的直线距离相等。
4.根据权利要求1所述的封装基板,其中,所述第一信号过孔的中心轴、所述第二信号过孔的中心轴和所述第一共模抑制过孔的中心轴分别与所述信号层相交的点位于同一条直线上。
5.根据权利要求3所述的封装基板,其中,在所述第一信号过孔和所述第二信号过孔之间还设置有第二共模抑制过孔,所述第二共模抑制过孔的一开口端与所述第一共模抑制过孔的对应开口端位于同一层,所述第二共模抑制过孔从该开口端延伸并穿过所述多个层的至少一个层,与所述接地层或电源层电连接;
所述第二共模抑制过孔为轴对称过孔,并且,所述第一信号过孔的中心轴和所述第二信号过孔的中心轴分别与所述第二共模抑制过孔的中心轴的直线距离相等。
6.根据权利要求5所述的封装基板,其中,所述第二共模抑制过孔与所述第一滤波走线电连接。
7.根据权利要求5所述的封装基板,其中,所述封装基板还包括第二滤波走线,所述第二共模抑制过孔与所述第二滤波走线电连接。
8.一种封装器件,包括:
如权利要求1至7任意一项所述的封装基板;
位于所述封装基板的第一表面上的第一连接件;
芯片组件,
其中,所述芯片组件通过所述第一连接件与所述第一差分导线和第二差分导线电连接。
9.根据权利要求8所述的封装器件,还包括:
位于所述封装基板的第二表面上的第二连接件,所述第一表面与所述第二表面相对,所述第二连接件用于与外部的印刷电路板电连接。
10.一种电子装置,包括:
如权利要求1至7任意一项所述的封装基板;
位于所述封装基板的第一表面上的第一连接件;
芯片组件,所述芯片组件通过所述第一连接件与所述第一差分导线和第二差分导线电连接;
印刷电路板;
位于所述封装基板的第二表面上的第二连接件,用于与所述印刷电路板电连接,所述第一表面与所述第二表面相对。
11.一种印刷电路板,包括:多个层,所述多个层包括信号层、接地层和电源层,在所述信号层上设置有第一差分导线和第二差分导线,所述第一差分导线和第二差分导线分别与所述第一信号过孔和第二信号过孔电连接,所述第一差分导线和所述第一信号过孔用于传输正差分信号,所述第二差分导线和所述第二信号过孔用于传输负差分信号,
在所述第一差分导线和第二差分导线之间还设置有第一滤波走线,在所述第一信号过孔和所述第二信号过孔之间还设置有第一共模抑制过孔,所述第一滤波走线和所述第一共模抑制过孔的一开口端电连接,且所述第一共模抑制过孔的另一开口端与所述接地层或所述电源层电连接。
12.根据权利要求11所述的印刷电路板,其中,在所述第一信号过孔和所述第二信号过孔之间还设置有第二共模抑制过孔,所述第二共模抑制过孔的一开口端与所述第一共模抑制过孔的对应开口端位于同一层,所述第二共模抑制过孔从该开口端延伸并穿过所述多个层的至少一个层,与所述接地层或电源层电连接。
13.一种在封装基板进行共模抑制的方法,包括:
在构建所述封装基板之前,确定需要滤波的噪声频段范围;
根据所述噪声频段范围和所述封装基板的尺寸信息确定第一滤波走线的长度和第一共模抑制过孔的长度;
在构建所述封装基板时,根据所述第一滤波走线的长度通过金属图案化构建出所述第一滤波总线,以及根据所述第一共模抑制过孔的长度通过钻孔构建出所述第一共模抑制过孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110848282.0A CN113727513B (zh) | 2021-07-27 | 2021-07-27 | 封装基板、印刷电路板、封装器件和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110848282.0A CN113727513B (zh) | 2021-07-27 | 2021-07-27 | 封装基板、印刷电路板、封装器件和电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113727513A true CN113727513A (zh) | 2021-11-30 |
CN113727513B CN113727513B (zh) | 2024-01-09 |
Family
ID=78673997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110848282.0A Active CN113727513B (zh) | 2021-07-27 | 2021-07-27 | 封装基板、印刷电路板、封装器件和电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113727513B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024040565A1 (zh) * | 2022-08-26 | 2024-02-29 | 京东方科技集团股份有限公司 | 封装基板及其制备方法和功能基板及其制备方法 |
TWI838067B (zh) * | 2023-01-06 | 2024-04-01 | 創意電子股份有限公司 | 中介層佈線結構及半導體封裝裝置 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014800A (ja) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | 多層配線基板 |
JP2007220849A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | 多層プリント基板 |
CN102065632A (zh) * | 2009-11-18 | 2011-05-18 | 三星电机株式会社 | 电磁带隙结构和包括该电磁带隙结构的印刷电路板 |
US20110248800A1 (en) * | 2008-12-25 | 2011-10-13 | Taras Kushta | Filter based on a combined via structure |
US20120032749A1 (en) * | 2010-08-04 | 2012-02-09 | Chung Yuan Christian University | Differential signal line structure |
JP2013138131A (ja) * | 2011-12-28 | 2013-07-11 | Nec Corp | 配線回路基板 |
CN103260348A (zh) * | 2013-04-01 | 2013-08-21 | 广州兴森快捷电路科技有限公司 | 高速pcb板以及差分过孔阻抗控制方法 |
CN103269562A (zh) * | 2013-04-25 | 2013-08-28 | 华为技术有限公司 | 一种应用于电路板的滤波装置 |
CN103858526A (zh) * | 2013-05-23 | 2014-06-11 | 华为技术有限公司 | 一种线路板与在pcb基板上形成线路的方法 |
US20150180107A1 (en) * | 2013-12-19 | 2015-06-25 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Reduced emi with quarter wavelength transmission line stubs |
CN105450195A (zh) * | 2014-09-30 | 2016-03-30 | 纬创资通股份有限公司 | 共模滤波器 |
CN107666031A (zh) * | 2016-07-29 | 2018-02-06 | 是德科技股份有限公司 | 具有共模抑制的差分传输线 |
WO2020206663A1 (zh) * | 2019-04-11 | 2020-10-15 | 华为技术有限公司 | 一种共模抑制的封装装置和印制电路板 |
-
2021
- 2021-07-27 CN CN202110848282.0A patent/CN113727513B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014800A (ja) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | 多層配線基板 |
JP2007220849A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | 多層プリント基板 |
US20110248800A1 (en) * | 2008-12-25 | 2011-10-13 | Taras Kushta | Filter based on a combined via structure |
CN102065632A (zh) * | 2009-11-18 | 2011-05-18 | 三星电机株式会社 | 电磁带隙结构和包括该电磁带隙结构的印刷电路板 |
US20120032749A1 (en) * | 2010-08-04 | 2012-02-09 | Chung Yuan Christian University | Differential signal line structure |
JP2013138131A (ja) * | 2011-12-28 | 2013-07-11 | Nec Corp | 配線回路基板 |
CN103260348A (zh) * | 2013-04-01 | 2013-08-21 | 广州兴森快捷电路科技有限公司 | 高速pcb板以及差分过孔阻抗控制方法 |
CN103269562A (zh) * | 2013-04-25 | 2013-08-28 | 华为技术有限公司 | 一种应用于电路板的滤波装置 |
CN103858526A (zh) * | 2013-05-23 | 2014-06-11 | 华为技术有限公司 | 一种线路板与在pcb基板上形成线路的方法 |
US20150180107A1 (en) * | 2013-12-19 | 2015-06-25 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Reduced emi with quarter wavelength transmission line stubs |
CN105450195A (zh) * | 2014-09-30 | 2016-03-30 | 纬创资通股份有限公司 | 共模滤波器 |
CN107666031A (zh) * | 2016-07-29 | 2018-02-06 | 是德科技股份有限公司 | 具有共模抑制的差分传输线 |
WO2020206663A1 (zh) * | 2019-04-11 | 2020-10-15 | 华为技术有限公司 | 一种共模抑制的封装装置和印制电路板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024040565A1 (zh) * | 2022-08-26 | 2024-02-29 | 京东方科技集团股份有限公司 | 封装基板及其制备方法和功能基板及其制备方法 |
TWI838067B (zh) * | 2023-01-06 | 2024-04-01 | 創意電子股份有限公司 | 中介層佈線結構及半導體封裝裝置 |
Also Published As
Publication number | Publication date |
---|---|
CN113727513B (zh) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6088893B2 (ja) | 半導体装置及び配線基板 | |
KR101893032B1 (ko) | 메모리 카드 어댑터 | |
KR20170073512A (ko) | 반도체 장치 | |
CN113727513B (zh) | 封装基板、印刷电路板、封装器件和电子装置 | |
CN104851862A (zh) | 电子设备 | |
US20180158772A1 (en) | Capacitor mounting structure | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
US8723293B1 (en) | Compensation network using an on-die compensation inductor | |
US8803329B2 (en) | Semiconductor package and stacked semiconductor package | |
US20210227685A1 (en) | Structure for circuit interconnects | |
CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
US8547681B2 (en) | Decoupling capacitor | |
TW201528884A (zh) | 線路板及電子總成 | |
KR20030063433A (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
TWI736618B (zh) | 具有電感性橫向互連件之半導體封裝 | |
TWI741983B (zh) | 具有集中絕緣電線的封裝總成 | |
CN113421872B (zh) | 集成电路 | |
JP2018518828A5 (zh) | ||
TW201813046A (zh) | R鏈結-用以改良傳訊之晶粒上電感器結構 | |
US20160276091A1 (en) | Inductors for circuit board through hole structures | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
TWI430413B (zh) | 半導體裝置 | |
CN203386743U (zh) | 一种带有螺旋电感的封装基板 | |
CN113692115B (zh) | 封装结构和电子装置 | |
JP2018125344A (ja) | 配線基板、回路素子および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |