JP2003298185A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2003298185A JP2003298185A JP2002100128A JP2002100128A JP2003298185A JP 2003298185 A JP2003298185 A JP 2003298185A JP 2002100128 A JP2002100128 A JP 2002100128A JP 2002100128 A JP2002100128 A JP 2002100128A JP 2003298185 A JP2003298185 A JP 2003298185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- current blocking
- current
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0287—Facet reflectivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体レーザの端面ＣＯＤ及びモード散乱損
失を抑制することにより、信頼性が高く低損失の半導体
レーザを提供する。 【解決手段】 半導体レーザは、第１及び第２電流ブロ
ック層１０６、１０７を有し、電流注入領域では双方の
電流ブロック層１０６、１０７を除去し、端面の近傍で
は第１電流ブロック層１０６を残し、第２の電流ブロッ
ク層１０７のみを除去する。端面の近傍を電流非注入領
域とすることでＣＯＤを抑制し、且つ、外部クラッド層
１１０の屈折率と第１電流ブロック層１０７の屈折率と
を等しくすることにより、電流注入部と電流非注入部と
の間の屈折率分布を同じにしてモード散乱損失を抑制す
る。
失を抑制することにより、信頼性が高く低損失の半導体
レーザを提供する。 【解決手段】 半導体レーザは、第１及び第２電流ブロ
ック層１０６、１０７を有し、電流注入領域では双方の
電流ブロック層１０６、１０７を除去し、端面の近傍で
は第１電流ブロック層１０６を残し、第２の電流ブロッ
ク層１０７のみを除去する。端面の近傍を電流非注入領
域とすることでＣＯＤを抑制し、且つ、外部クラッド層
１１０の屈折率と第１電流ブロック層１０７の屈折率と
を等しくすることにより、電流注入部と電流非注入部と
の間の屈折率分布を同じにしてモード散乱損失を抑制す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザに関
し、特に、光ディスクや光磁気ディスク等の記録媒体に
好適に適用される半導体レーザに関する。
し、特に、光ディスクや光磁気ディスク等の記録媒体に
好適に適用される半導体レーザに関する。
【０００２】
【従来の技術】ＤＶＤレコーダーや光磁気ディスク等の
記録媒体に対する記録のために用いられる高出力レーザ
には、ＡｌＧａＩｎＰ系の赤色半導体レーザが用いられ
る。特開平４−２１８９９３公報には、このような高出
力レーザとして、セルフ・アラインド・ストラクチャ
（ＳＡＳ）型の半導体レーザが記載されている。該公報
に記載された半導体レーザでは、図１９に示すように、
ｎ型ＧａＡｓ基板１０１上に、バッファ層１０２、ｎ型
下部クラッド層１０３、１０４、活性層１０５、及び、
ｐ型上部クラッド層１０６を順次に形成しており、ま
た、そのｐ型上部クラッド層１０６上の電流ブロック層
１２１にストライプ状開口部を形成し、その上に、キャ
ップ層１０９、外部クラッド層１１０及びｐ側電極１１
１を形成している。
記録媒体に対する記録のために用いられる高出力レーザ
には、ＡｌＧａＩｎＰ系の赤色半導体レーザが用いられ
る。特開平４−２１８９９３公報には、このような高出
力レーザとして、セルフ・アラインド・ストラクチャ
（ＳＡＳ）型の半導体レーザが記載されている。該公報
に記載された半導体レーザでは、図１９に示すように、
ｎ型ＧａＡｓ基板１０１上に、バッファ層１０２、ｎ型
下部クラッド層１０３、１０４、活性層１０５、及び、
ｐ型上部クラッド層１０６を順次に形成しており、ま
た、そのｐ型上部クラッド層１０６上の電流ブロック層
１２１にストライプ状開口部を形成し、その上に、キャ
ップ層１０９、外部クラッド層１１０及びｐ側電極１１
１を形成している。
【０００３】半導体レーザの光閉じ込め層（クラッド
層）に、レーザの吸収がないＡｌＩｎＰまたはＡｌＧａ
ＩｎＰを用いることによって、発振閾（しきい）値や効
率等の半導体特性を向上する技術が知られている。
層）に、レーザの吸収がないＡｌＩｎＰまたはＡｌＧａ
ＩｎＰを用いることによって、発振閾（しきい）値や効
率等の半導体特性を向上する技術が知られている。
【０００４】一方、高出力動作の半導体レーザでは、光
学損傷（ＣＯＤ：Catastrophic Optical Damage）によ
り共振器端面に劣化が生じることが知られている。この
ＣＯＤを防ぐため、端面部に電流を注入しないように電
流ブロック層を形成した半導体レーザが、特開平０２−
２３９６７９号公報に記載されている。また、特開２０
０１−１９６６９３号公報には、ＳＡＳ型半導体レーザ
で、出射端面の近傍領域を無秩序化することにより、端
面の吸収を無くすることによって、端面のＣＯＤ発生を
抑制する技術が記載されいる。
学損傷（ＣＯＤ：Catastrophic Optical Damage）によ
り共振器端面に劣化が生じることが知られている。この
ＣＯＤを防ぐため、端面部に電流を注入しないように電
流ブロック層を形成した半導体レーザが、特開平０２−
２３９６７９号公報に記載されている。また、特開２０
０１−１９６６９３号公報には、ＳＡＳ型半導体レーザ
で、出射端面の近傍領域を無秩序化することにより、端
面の吸収を無くすることによって、端面のＣＯＤ発生を
抑制する技術が記載されいる。
【０００５】
【発明が解決しようとする課題】上記特開平４−２１８
９９３号公報に記載された半導体レーザでは、高出力域
で使用すると、ＣＯＤにより共振器端面で劣化が生じ
る。また、このＣＯＤを抑制する、特開平０２−２３９
６７９号公報の半導体レーザでは、横方向の光の閉じ込
めが端面部分で生じないため、横モードが不安定になる
という問題がある。同様にＣＯＤを抑制する、特開２０
０１−１９６６９３号公報に記載の半導体レーザでは、
端面部分でリーク電流が発生するため、閾値やスロープ
効率のレーザ特性が低下するという問題がある。
９９３号公報に記載された半導体レーザでは、高出力域
で使用すると、ＣＯＤにより共振器端面で劣化が生じ
る。また、このＣＯＤを抑制する、特開平０２−２３９
６７９号公報の半導体レーザでは、横方向の光の閉じ込
めが端面部分で生じないため、横モードが不安定になる
という問題がある。同様にＣＯＤを抑制する、特開２０
０１−１９６６９３号公報に記載の半導体レーザでは、
端面部分でリーク電流が発生するため、閾値やスロープ
効率のレーザ特性が低下するという問題がある。
【０００６】上記各従来の半導体レーザにおける問題を
解決する技術として、特開２００１−３３２８１１号公
報に記載された半導体レーザでは、端面部分の電流ブロ
ック層の厚さを調整することにより、レーザの端面部分
に電流を注入しない電流非注入領域を設ける構造を採用
する。このような構造によって、端面のＣＯＤを抑え、
かつレーザ光の横モードおよび放射角を制御している。
しかし、一般に、電流ブロック層の厚さをこのように面
内で制御することは困難という問題がある。また、電流
注入領域と電流非注入領域との間で屈折率分布が異なる
ため、モード散乱損失が増大するという問題もある。
解決する技術として、特開２００１−３３２８１１号公
報に記載された半導体レーザでは、端面部分の電流ブロ
ック層の厚さを調整することにより、レーザの端面部分
に電流を注入しない電流非注入領域を設ける構造を採用
する。このような構造によって、端面のＣＯＤを抑え、
かつレーザ光の横モードおよび放射角を制御している。
しかし、一般に、電流ブロック層の厚さをこのように面
内で制御することは困難という問題がある。また、電流
注入領域と電流非注入領域との間で屈折率分布が異なる
ため、モード散乱損失が増大するという問題もある。
【０００７】特開昭６２−５１２８１号公報に記載の半
導体レーザでは、電流ブロック層を２層構造にし、電流
注入領域では２層の電流ブロック層を全て開口し、端面
部分では下層の電流ブロック層を残し電流非注入領域と
することで、ＣＯＤを抑制する技術が記載されている。
該公報に記載の半導体レーザでは、電流ブロック層の厚
み制御性の問題は生じないが、電流注入領域と電流非注
入領域との間で屈折率分布が異なるため、モード散乱損
失が増大するという問題は依然として残る。
導体レーザでは、電流ブロック層を２層構造にし、電流
注入領域では２層の電流ブロック層を全て開口し、端面
部分では下層の電流ブロック層を残し電流非注入領域と
することで、ＣＯＤを抑制する技術が記載されている。
該公報に記載の半導体レーザでは、電流ブロック層の厚
み制御性の問題は生じないが、電流注入領域と電流非注
入領域との間で屈折率分布が異なるため、モード散乱損
失が増大するという問題は依然として残る。
【０００８】上記に鑑み、本発明は、端面のＣＯＤ発生
を抑え、電流ブロック層の膜厚が良好に制御でき、且
つ、モード散乱損失の抑制が可能な半導体レーザを提供
するとを目的とする。
を抑え、電流ブロック層の膜厚が良好に制御でき、且
つ、モード散乱損失の抑制が可能な半導体レーザを提供
するとを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体レーザは、ＧａＡｓ基板上に順
次に形成される、下部クラッド層、活性層、上部クラッ
ド、電流ブロック層、及び、外部クラッド層を少なくと
も含む積層構造を有する半導体レーザにおいて、前記電
流ブロック層は、材料組成が異なる２層以上の半導体層
から構成され、該２層以上の半導体層が全て開口された
ストライプ状の電流注入部を有し、少なくともレーザ出
射端を構成する一方の端面の近傍領域では、前記電流ブ
ロック層が、最下層の電流ブロック層を除いて除去さ
れ、該最下層の電流ブロック層の屈折率が前記外部クラ
ッド層の屈折率と実質的に等しいことを特徴とする。
に、本発明に係る半導体レーザは、ＧａＡｓ基板上に順
次に形成される、下部クラッド層、活性層、上部クラッ
ド、電流ブロック層、及び、外部クラッド層を少なくと
も含む積層構造を有する半導体レーザにおいて、前記電
流ブロック層は、材料組成が異なる２層以上の半導体層
から構成され、該２層以上の半導体層が全て開口された
ストライプ状の電流注入部を有し、少なくともレーザ出
射端を構成する一方の端面の近傍領域では、前記電流ブ
ロック層が、最下層の電流ブロック層を除いて除去さ
れ、該最下層の電流ブロック層の屈折率が前記外部クラ
ッド層の屈折率と実質的に等しいことを特徴とする。
【００１０】本発明に係る半導体レーザでは、電流ブロ
ック層を２層以上の半導体層で構成し、電流注入部では
これらの全てを除去して電流注入効率を確保する一方、
レーザ出射端を構成する端面の近傍領域では、上層の電
流ブロック層をエッチングし最下層の電流ブロック層を
残す構成を採用している。電流ブロック層の材料組成を
変えることで、エッチングの際の選択比を確保し、ま
た、電流注入領域と電流非注入領域との境界部分で、最
下層の電流ブロック層と接する外部クラッド層の屈折率
を、最下層の電流ブロック層の屈折率と実質的に等しく
することによって、モード散乱損失を抑制できる。
ック層を２層以上の半導体層で構成し、電流注入部では
これらの全てを除去して電流注入効率を確保する一方、
レーザ出射端を構成する端面の近傍領域では、上層の電
流ブロック層をエッチングし最下層の電流ブロック層を
残す構成を採用している。電流ブロック層の材料組成を
変えることで、エッチングの際の選択比を確保し、ま
た、電流注入領域と電流非注入領域との境界部分で、最
下層の電流ブロック層と接する外部クラッド層の屈折率
を、最下層の電流ブロック層の屈折率と実質的に等しく
することによって、モード散乱損失を抑制できる。
【００１１】上記本発明の半導体レーザでは、前記端面
の近傍領域又はその付近では、活性層が上部クラッド層
からのＺｎ拡散によって混晶化されていることが好まし
い。この場合、活性層における吸収が抑制されるので、
光出射の効率が高まる。
の近傍領域又はその付近では、活性層が上部クラッド層
からのＺｎ拡散によって混晶化されていることが好まし
い。この場合、活性層における吸収が抑制されるので、
光出射の効率が高まる。
【００１２】また、上記本発明の半導体レーザでは、前
記電流ブロック層が何れもＡｌxＧａ1-xＩｎＰ層として
構成され、最下層の電流ブロック層のＡｌ組成が他の電
流ブロック層のＡｌ組成よりも小さいことが好ましい。
或いは、前記電流ブロック層が何れもＡｌxＧａ1-xＡｓ
層として構成され、最下層の電流ブロック層のＡｌ組成
が他の電流ブロック層のＡｌ組成よりも小さいこととし
てもよい。これら構成によると、エッチングの際に、特
に最下層の電流ブロック層を残して他の電流ブロック層
をエッチングする選択エッチングが良好に行われる。
記電流ブロック層が何れもＡｌxＧａ1-xＩｎＰ層として
構成され、最下層の電流ブロック層のＡｌ組成が他の電
流ブロック層のＡｌ組成よりも小さいことが好ましい。
或いは、前記電流ブロック層が何れもＡｌxＧａ1-xＡｓ
層として構成され、最下層の電流ブロック層のＡｌ組成
が他の電流ブロック層のＡｌ組成よりも小さいこととし
てもよい。これら構成によると、エッチングの際に、特
に最下層の電流ブロック層を残して他の電流ブロック層
をエッチングする選択エッチングが良好に行われる。
【００１３】上記本発明の半導体レーザは、ＡｌＧａＩ
ｎＰ系の材料で構成されることが好ましい。この場合、
レーザの吸収が少ないＡｌＩｎＰまたはＡｌＧａＩｎＰ
をクラッド層に用いることによって、低い発振閾（しき
い）値を得ることができ、発光効率が高い半導体レーザ
が得られる。
ｎＰ系の材料で構成されることが好ましい。この場合、
レーザの吸収が少ないＡｌＩｎＰまたはＡｌＧａＩｎＰ
をクラッド層に用いることによって、低い発振閾（しき
い）値を得ることができ、発光効率が高い半導体レーザ
が得られる。
【００１４】
【発明の実施の形態】以下、図面を参照し本発明の好適
な態様及び実施形態例に基づいて、本発明を更に詳細に
説明する。
な態様及び実施形態例に基づいて、本発明を更に詳細に
説明する。
【００１５】図１は、本発明の一実施形態例に係る半導
体レーザ素子における出射端側の端面の近傍領域におけ
る断面構造を示している。本発明の好適な態様の半導体
レーザは、ＧａＡｓ基板１０１と、ＧａＡｓ基板１０１
上に順次に形成された、バッファ層１０２、下部クラッ
ド層１０３、１０４、活性層１０５、上部クラッド層１
０６、第一電流ブロック層１０７、第二電流ブロック層
１０８、内部キャップ層１０９、外部クラッド層１１
０、及び、外部キャップ層１１１からなる積層構造とを
有する。なお、ｎ側電極及びｐ側電極の図示を省略して
いる。
体レーザ素子における出射端側の端面の近傍領域におけ
る断面構造を示している。本発明の好適な態様の半導体
レーザは、ＧａＡｓ基板１０１と、ＧａＡｓ基板１０１
上に順次に形成された、バッファ層１０２、下部クラッ
ド層１０３、１０４、活性層１０５、上部クラッド層１
０６、第一電流ブロック層１０７、第二電流ブロック層
１０８、内部キャップ層１０９、外部クラッド層１１
０、及び、外部キャップ層１１１からなる積層構造とを
有する。なお、ｎ側電極及びｐ側電極の図示を省略して
いる。
【００１６】本態様の半導体レーザでは、図示されない
ストライプ上の電流注入領域では、第一および第二電流
ブロック層１０７、１０８が共に開口されているが、レ
ーザ出射側端面の近傍領域では、図１８に示すように、
第一電流ブロック層１０７を残し、端面領域の電流注入
を抑制して、端面のＣＯＤを抑制している。
ストライプ上の電流注入領域では、第一および第二電流
ブロック層１０７、１０８が共に開口されているが、レ
ーザ出射側端面の近傍領域では、図１８に示すように、
第一電流ブロック層１０７を残し、端面領域の電流注入
を抑制して、端面のＣＯＤを抑制している。
【００１７】一般に、半導体レーザでは、モード損失を
低減するためには、電流注入部において電流ブロック層
による光吸収を低減する必要がある。この目的のため
に、本態様では、電流ブロック層には、ＡｌxＧａ1-xＩ
ｎＰ層、又は、ＡｌyＧａ1-yＡｓ層を用いる。ＡｌxＧ
ａ1-xＩｎＰ層、又は、ＡｌyＧａ1-yＡｓ層におけるＡ
ｌ組成比は、発振波長に対して光吸収を生じないように
選択される。また、最上部のn-ＧａＡｓキャップ層１０
９は、吸収を少なくするようにその厚さが選択される。
低減するためには、電流注入部において電流ブロック層
による光吸収を低減する必要がある。この目的のため
に、本態様では、電流ブロック層には、ＡｌxＧａ1-xＩ
ｎＰ層、又は、ＡｌyＧａ1-yＡｓ層を用いる。ＡｌxＧ
ａ1-xＩｎＰ層、又は、ＡｌyＧａ1-yＡｓ層におけるＡ
ｌ組成比は、発振波長に対して光吸収を生じないように
選択される。また、最上部のn-ＧａＡｓキャップ層１０
９は、吸収を少なくするようにその厚さが選択される。
【００１８】レーザ共振器の端面部の横モード制御のた
めには、ストライプ内外で屈折率差（Δｎ）を設ける必
要がある。この目的のために、本実施形態例では、電流
ブロック層１０７、１０８を２層にし、横モードの制御
を第二電流ブロック層１０８の開口幅と第一電流ブロッ
ク層１０７の厚さとでストライプ内外の屈折率差をつけ
る。第二電流ブロック層１０８のＡｌ組成に比して、第
一電流ブロック層１０７のＡｌ組成を下げることによ
り、選択エッチングが可能になる。このため、第一電流
ブロック層１７の厚さを制御性よく調整できる。
めには、ストライプ内外で屈折率差（Δｎ）を設ける必
要がある。この目的のために、本実施形態例では、電流
ブロック層１０７、１０８を２層にし、横モードの制御
を第二電流ブロック層１０８の開口幅と第一電流ブロッ
ク層１０７の厚さとでストライプ内外の屈折率差をつけ
る。第二電流ブロック層１０８のＡｌ組成に比して、第
一電流ブロック層１０７のＡｌ組成を下げることによ
り、選択エッチングが可能になる。このため、第一電流
ブロック層１７の厚さを制御性よく調整できる。
【００１９】上記構成により、本態様の半導体レーザで
は、低損失動作と非注入部での横モード制御の双方の両
立が可能となる。さらにn-ＡｌＧａＩｎＰ第一電流ブロ
ック層１０７の屈折率を、埋め込みＰ-ＡｌＧａＡｓク
ラッド層（外部クラッド層）１１０の屈折率とほぼ同じ
になるように選ぶことにより、第１の電流ブロック層の
深さ部分において電流非注入部と電流注入部との間で屈
折率分布が同じになるので、モード散乱損失を抑えるこ
とも出来る。
は、低損失動作と非注入部での横モード制御の双方の両
立が可能となる。さらにn-ＡｌＧａＩｎＰ第一電流ブロ
ック層１０７の屈折率を、埋め込みＰ-ＡｌＧａＡｓク
ラッド層（外部クラッド層）１１０の屈折率とほぼ同じ
になるように選ぶことにより、第１の電流ブロック層の
深さ部分において電流非注入部と電流注入部との間で屈
折率分布が同じになるので、モード散乱損失を抑えるこ
とも出来る。
【００２０】また、電流ブロック層１０７、１０８の形
成に先だって、内部クラッド層１０６上から出射端面の
近傍領域にＺｎを拡散し、活性層を混晶化させる。これ
により、出射端面の近傍領域での光吸収を抑制すること
ができる。このため、高出力動作の場合でも端面のＣＯ
Ｄの発生を無くすことができる。
成に先だって、内部クラッド層１０６上から出射端面の
近傍領域にＺｎを拡散し、活性層を混晶化させる。これ
により、出射端面の近傍領域での光吸収を抑制すること
ができる。このため、高出力動作の場合でも端面のＣＯ
Ｄの発生を無くすことができる。
【００２１】上記本発明の好適な態様の半導体レーザは
以下の実施形態例に示すように製造される。
以下の実施形態例に示すように製造される。
【００２２】（第１の実施形態例）図２は、本発明の第
１の実施形態例に係るSＡＳ型半導体ーザの製造におけ
る初期の工程段階の断面を示している。半導体レーザの
製造にあたっては、まず、Ｓｉドープ（ｎ型）のＧａＡ
ｓ半導体基板1上に、ＳｉドープＧａＡｓバッファー層
２（不純物濃度：１×１０18cm-3）を０．３μｍの厚さ
で成長する。その上に、ＳｉドープＡｌ0.80Ｇａ0.20Ａ
ｓ層３（不純物濃度：５×１０17cm-3）を１．２μｍの
厚さで成長し、次いで、Ｓｉ-(Ａｌ0.70Ｇａ0.30)0.5Ｉ
ｎ0.5Ｐ層４（不純物濃度：５×１０17cm-3）を０．２
５μｍの厚さで成長する。更に、アンドープ (Ａｌ0.70
Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を０．０５μｍの厚さで成長
し、さらに、多重量子井戸構造の活性層５を形成する。
多重量子井戸構造の活性層５は、膜厚が７ｎｍで４層の
ＧａＩｎＰ井戸層と、これらの膜間に配設される、膜厚
が５ｎｍで３層の (Ａｌ0.50Ｇａ0.50)0.5Ｉｎ0.5Ｐバ
リア層から成る。
１の実施形態例に係るSＡＳ型半導体ーザの製造におけ
る初期の工程段階の断面を示している。半導体レーザの
製造にあたっては、まず、Ｓｉドープ（ｎ型）のＧａＡ
ｓ半導体基板1上に、ＳｉドープＧａＡｓバッファー層
２（不純物濃度：１×１０18cm-3）を０．３μｍの厚さ
で成長する。その上に、ＳｉドープＡｌ0.80Ｇａ0.20Ａ
ｓ層３（不純物濃度：５×１０17cm-3）を１．２μｍの
厚さで成長し、次いで、Ｓｉ-(Ａｌ0.70Ｇａ0.30)0.5Ｉ
ｎ0.5Ｐ層４（不純物濃度：５×１０17cm-3）を０．２
５μｍの厚さで成長する。更に、アンドープ (Ａｌ0.70
Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を０．０５μｍの厚さで成長
し、さらに、多重量子井戸構造の活性層５を形成する。
多重量子井戸構造の活性層５は、膜厚が７ｎｍで４層の
ＧａＩｎＰ井戸層と、これらの膜間に配設される、膜厚
が５ｎｍで３層の (Ａｌ0.50Ｇａ0.50)0.5Ｉｎ0.5Ｐバ
リア層から成る。
【００２３】活性層５の上に、更に、０．１５μｍ厚さ
のアンドープ(Ａｌ0.70Ｇａ0.30)0. 5Ｉｎ0.5Ｐ層および
Ｚｎドープｐ型(Ａｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層（不
純物濃度：５×１０17cm-3）から成るクラッド層６を形
成する。更に、その上に、Ｓｉドープ(Ａｌ0.70Ｇａ
0.30)0.5Ｉｎ0.5Ｐ第一電流ブロック層７（不純物濃
度：５×１０17cm-3）を０．１５μｍ厚みに、また、Ｓ
ｉドープＡｌ0.5Ｉｎ0.5Ｐ第二電流ブロック層８（不純
物濃度：５×１０17cm-3）を０．７５μm厚みに、夫々
形成する。次いで、最表面に、Ｓｉ−ＧａＡｓキャップ
層９（不純物濃度：８×１０17cm-3）を０．１μｍ厚み
に形成し、図１に示す構造を得る。各層の結晶成長温度
は、例えば６５０℃で一定である。
のアンドープ(Ａｌ0.70Ｇａ0.30)0. 5Ｉｎ0.5Ｐ層および
Ｚｎドープｐ型(Ａｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層（不
純物濃度：５×１０17cm-3）から成るクラッド層６を形
成する。更に、その上に、Ｓｉドープ(Ａｌ0.70Ｇａ
0.30)0.5Ｉｎ0.5Ｐ第一電流ブロック層７（不純物濃
度：５×１０17cm-3）を０．１５μｍ厚みに、また、Ｓ
ｉドープＡｌ0.5Ｉｎ0.5Ｐ第二電流ブロック層８（不純
物濃度：５×１０17cm-3）を０．７５μm厚みに、夫々
形成する。次いで、最表面に、Ｓｉ−ＧａＡｓキャップ
層９（不純物濃度：８×１０17cm-3）を０．１μｍ厚み
に形成し、図１に示す構造を得る。各層の結晶成長温度
は、例えば６５０℃で一定である。
【００２４】図３〜図７は、図１の構造から、ウェハ上
にストライプ状開口を形成する工程を示している。ま
ず、ＧａＡｓキャップ層９上に図示しないＳｉＯ2膜を
形成し、これにフォトリソグラフィ技術を用いて、幅４
μｍの開口部を有するＳｉＯ2マスクを形成する。次
に、ＳｉＯ2マスクをエッチングマスクとする選択ウェ
ットエッチングにより、ＧａＡｓキャップ層９および第
二電流ブロック層８にストライプ状開口部を形成する
（図３）。図４に、電流ブロック層領域２３の間に配設
されるストライプ状開口部２１の平面形状を示す。
にストライプ状開口を形成する工程を示している。ま
ず、ＧａＡｓキャップ層９上に図示しないＳｉＯ2膜を
形成し、これにフォトリソグラフィ技術を用いて、幅４
μｍの開口部を有するＳｉＯ2マスクを形成する。次
に、ＳｉＯ2マスクをエッチングマスクとする選択ウェ
ットエッチングにより、ＧａＡｓキャップ層９および第
二電流ブロック層８にストライプ状開口部を形成する
（図３）。図４に、電流ブロック層領域２３の間に配設
されるストライプ状開口部２１の平面形状を示す。
【００２５】図２において、選択ウエットエッチングで
は、第一電流ブロック層７の組成と第二電流ブロック層
８の組成とが異なるため、第二電流ブロック層８、キャ
ップ層９のみが選択性高くエッチングされる。さらに、
レーザ共振器の端面の近傍領域に電流非注入部を形成す
るために、図４及び図５に示すように、ＳｉＯ2マスク
２２を形成する。双方のＳｉＯ2マスクを用いて、第一
電流ブロック層7を選択的にウェットエッチングするこ
とにより、中央部の電流注入部２１では双方の電流ブロ
ック層７、８が除去され、また、端面部の電流非注入部
では、第一電流ブロック層7が残され、第二電流ブロッ
ク層8のみがエッチングされた構造が得られる。
は、第一電流ブロック層７の組成と第二電流ブロック層
８の組成とが異なるため、第二電流ブロック層８、キャ
ップ層９のみが選択性高くエッチングされる。さらに、
レーザ共振器の端面の近傍領域に電流非注入部を形成す
るために、図４及び図５に示すように、ＳｉＯ2マスク
２２を形成する。双方のＳｉＯ2マスクを用いて、第一
電流ブロック層7を選択的にウェットエッチングするこ
とにより、中央部の電流注入部２１では双方の電流ブロ
ック層７、８が除去され、また、端面部の電流非注入部
では、第一電流ブロック層7が残され、第二電流ブロッ
ク層8のみがエッチングされた構造が得られる。
【００２６】次いで、ＳｉＯ2マスクを除去し（図６、
図７）、Ｚｎドープ（ｐ型）のＡｌ0 .80Ｇａ0.20Ａｓ外
部クラッド層１０（不純物濃度：８×１０17cm-3）を
１．２μｍ厚みに形成し、その上に、Ｚｎ−ＧａＡｓ層
11（不純物濃度：２×１０18cm -3）を２μｍ厚みに形成
する（図８、図９）。最後に、このようにして形成され
たウェハの両面に、蒸着法によって、それぞれｐ側電極
及びｎ側電極を形成する。これによって、半導体レーザ
ウェハが形成される。
図７）、Ｚｎドープ（ｐ型）のＡｌ0 .80Ｇａ0.20Ａｓ外
部クラッド層１０（不純物濃度：８×１０17cm-3）を
１．２μｍ厚みに形成し、その上に、Ｚｎ−ＧａＡｓ層
11（不純物濃度：２×１０18cm -3）を２μｍ厚みに形成
する（図８、図９）。最後に、このようにして形成され
たウェハの両面に、蒸着法によって、それぞれｐ側電極
及びｎ側電極を形成する。これによって、半導体レーザ
ウェハが形成される。
【００２７】次いで、半導体レーザウエハを、ウェハ上
の共振器と垂直方向にへき開する。へき開はウェハの中
央部で行い、へき開後の半導体レーザの電流非注入領域
を５μｍ以上で５０μｍ以下とする。へき開後に、各共
振器のレーザ出射側の端面にＡｌ2O3膜から成る誘電体
膜を、後端側の端面にＡｌ2O3膜／a-Ｓｉ多層膜から成
る誘電体膜をそれぞれ堆積し、レーザ出射側端面の反射
率を１０％に、後端側端面の反射率を９０％に夫々制御
する。誘電体膜の堆積後に、各半導体レーザ素子をヒー
トシンクに融着することによって、レーザ素子が完成す
る。
の共振器と垂直方向にへき開する。へき開はウェハの中
央部で行い、へき開後の半導体レーザの電流非注入領域
を５μｍ以上で５０μｍ以下とする。へき開後に、各共
振器のレーザ出射側の端面にＡｌ2O3膜から成る誘電体
膜を、後端側の端面にＡｌ2O3膜／a-Ｓｉ多層膜から成
る誘電体膜をそれぞれ堆積し、レーザ出射側端面の反射
率を１０％に、後端側端面の反射率を９０％に夫々制御
する。誘電体膜の堆積後に、各半導体レーザ素子をヒー
トシンクに融着することによって、レーザ素子が完成す
る。
【００２８】（第二の実施形態例）上記第一の実施形態
例においては、ストライプ状に開口された電流注入領域
から、電流非注入領域の第一電流ブロック層であるＳｉ
ドープ(Ａｌ0.70Ｇａ0.30) 0.5Ｉｎ0.5P層７の下部のＺ
ｎドープ (Ａｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層6へ、僅か
ながらリーク電流が流れる。そのため、より高出力の動
作の場合には、このリーク電流により端面ＣＯＤの原因
となることがある。第二の実施形態例では、図１０に示
すように、端面の近傍領域にＺｎを拡散することによ
り、活性層を混晶化し、混晶化領域３１を形成してい
る。これにより端面のＣＯＤを抑制する。
例においては、ストライプ状に開口された電流注入領域
から、電流非注入領域の第一電流ブロック層であるＳｉ
ドープ(Ａｌ0.70Ｇａ0.30) 0.5Ｉｎ0.5P層７の下部のＺ
ｎドープ (Ａｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層6へ、僅か
ながらリーク電流が流れる。そのため、より高出力の動
作の場合には、このリーク電流により端面ＣＯＤの原因
となることがある。第二の実施形態例では、図１０に示
すように、端面の近傍領域にＺｎを拡散することによ
り、活性層を混晶化し、混晶化領域３１を形成してい
る。これにより端面のＣＯＤを抑制する。
【００２９】まず、図１１に示すように、ＳｉドープＧ
ａＡｓ半導体基板1上に、ＳｉドープＧａＡｓバッファ
ー層２（不純物濃度：１×１０18cm-3）を０．３μｍの
厚さで成長する。その上に、ＳｉドープＡｌ0.80Ｇａ
0.20Ａｓ層３（不純物濃度：５×１０17cm-3）を１．２
μｍ厚みに成長し、次にＳｉ-(Ａｌ0.70Ｇａ0.30)0.5I
ｎ0.5Ｐ層４（不純物濃度：５×１０17cm-3）を０．２
５μｍの厚さで成長する。アンドープ(Ａｌ0.70Ｇａ
0.30)0.5Ｉｎ0.5Ｐ層を０．０５μｍ厚みに成長し、更
にその上に、多重量井戸構造の活性層５を形成する。
ａＡｓ半導体基板1上に、ＳｉドープＧａＡｓバッファ
ー層２（不純物濃度：１×１０18cm-3）を０．３μｍの
厚さで成長する。その上に、ＳｉドープＡｌ0.80Ｇａ
0.20Ａｓ層３（不純物濃度：５×１０17cm-3）を１．２
μｍ厚みに成長し、次にＳｉ-(Ａｌ0.70Ｇａ0.30)0.5I
ｎ0.5Ｐ層４（不純物濃度：５×１０17cm-3）を０．２
５μｍの厚さで成長する。アンドープ(Ａｌ0.70Ｇａ
0.30)0.5Ｉｎ0.5Ｐ層を０．０５μｍ厚みに成長し、更
にその上に、多重量井戸構造の活性層５を形成する。
【００３０】多重量子井戸構造の活性層５は、膜厚が７
ｎｍで４層のＧａＩｎＰ層と、膜厚が５ｎｍで３層の
(Ａｌ0.50Ｇａ0.50)0.5Ｉｎ0.5Ｐバリア層（膜厚５ｎｍ
×３層）とから構成される。さらに、活性層５の上に、
０．１５μｍの厚さのアンドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層およびＺｎドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層（不純物濃度：５×１０17cm-3）から成
る上部クラッド層６を形成する。その上に、その上に、
ＺｎドープＧａＡｓキャップ層５１（不純物濃度：５×
１０17cm-3）を形成する。窒化珪素膜（ＳｉＮ膜）９を
成長し、そのＳｉＮ膜のレーザ共振器の電流非注入部に
あたる部分を、フォトリソグラフィ技術およびウェット
エッチングによって開口し、その上にＺｎＯ膜およびＳ
ｉＯ2膜を形成する。ＳｉＮ膜の開口幅は、例えば２０
μｍである。
ｎｍで４層のＧａＩｎＰ層と、膜厚が５ｎｍで３層の
(Ａｌ0.50Ｇａ0.50)0.5Ｉｎ0.5Ｐバリア層（膜厚５ｎｍ
×３層）とから構成される。さらに、活性層５の上に、
０．１５μｍの厚さのアンドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層およびＺｎドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層（不純物濃度：５×１０17cm-3）から成
る上部クラッド層６を形成する。その上に、その上に、
ＺｎドープＧａＡｓキャップ層５１（不純物濃度：５×
１０17cm-3）を形成する。窒化珪素膜（ＳｉＮ膜）９を
成長し、そのＳｉＮ膜のレーザ共振器の電流非注入部に
あたる部分を、フォトリソグラフィ技術およびウェット
エッチングによって開口し、その上にＺｎＯ膜およびＳ
ｉＯ2膜を形成する。ＳｉＮ膜の開口幅は、例えば２０
μｍである。
【００３１】次に、５５０度の熱処理を行い、所望の深
さ（例えば、ＳｉドープＡｌ0.80Ｇａ0.20Ａｓ層３の途
中）までＺｎを拡散させることにより、出射端面近傍の
活性層を混晶化し、混晶化領域３１を形成する（図１
１、図１２）。次に、ＳｉＯ2層、ＺｎＯ層、窒化珪素
膜、Ｚｎ-ＧａＡｓキャップ層をウェットエッチングに
より除去し、その上にＳｉドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層４１（不純物濃度：５×１０17cm-3）を
０．１５μｍ厚みに、ＳｉドープＡｌ0.5Ｉｎ0.5Ｐ層４
２（不純物濃度：５×１０17cm-3）を０．７５μm厚み
に夫々形成する。最表面にＳｉ−ＧａＡｓキャップ層４
３（不純物濃度：８×１０17cm-3）を０．１μｍ厚みに
形成する（図１３）。
さ（例えば、ＳｉドープＡｌ0.80Ｇａ0.20Ａｓ層３の途
中）までＺｎを拡散させることにより、出射端面近傍の
活性層を混晶化し、混晶化領域３１を形成する（図１
１、図１２）。次に、ＳｉＯ2層、ＺｎＯ層、窒化珪素
膜、Ｚｎ-ＧａＡｓキャップ層をウェットエッチングに
より除去し、その上にＳｉドープ(Ａｌ0.70Ｇａ0.30)
0.5Ｉｎ0.5Ｐ層４１（不純物濃度：５×１０17cm-3）を
０．１５μｍ厚みに、ＳｉドープＡｌ0.5Ｉｎ0.5Ｐ層４
２（不純物濃度：５×１０17cm-3）を０．７５μm厚み
に夫々形成する。最表面にＳｉ−ＧａＡｓキャップ層４
３（不純物濃度：８×１０17cm-3）を０．１μｍ厚みに
形成する（図１３）。
【００３２】次いで、ＧａＡｓキャップ層上にＳｉＯ2
膜を形成し、フォトリソグラフィ技術により幅４μｍの
開口部をＳｉＯ2膜に形成し、ＳｉＯ2マスクとする。次
に、選択ウェットエッチングにより、ＧａＡｓキャップ
層４３および第二電流ブロック層４２にストライプ状開
口を形成する。この選択エッチングでは、第一電流ブロ
ック４１の組成と第二電流ブロック層４２の組成とが異
なるため、第二電流ブロック層４２のみが選択性高くエ
ッチングされる。
膜を形成し、フォトリソグラフィ技術により幅４μｍの
開口部をＳｉＯ2膜に形成し、ＳｉＯ2マスクとする。次
に、選択ウェットエッチングにより、ＧａＡｓキャップ
層４３および第二電流ブロック層４２にストライプ状開
口を形成する。この選択エッチングでは、第一電流ブロ
ック４１の組成と第二電流ブロック層４２の組成とが異
なるため、第二電流ブロック層４２のみが選択性高くエ
ッチングされる。
【００３３】さらに電流非注入部を形成するためにＳｉ
Ｏ2マスクを形成する。これらのＳｉＯ2マスクを用い、
第一電流ブロック層４１を選択ウェットエッチングする
ことにより、電流注入領域では第１電流ブロック層４１
がエッチングされて開口が形成され、端面近傍の電流非
注入領域には、第一電流ブロック層４１が残され、第二
電流ブロック層４２のみがエッチングされた構造が形成
される。また、その端面近傍領域は、Ｚｎ拡散により活
性層が混晶化している（図１４〜図１６）。第一電流ブ
ロック層４１のストライプ方向の幅は、Ｚｎ拡散により
混晶化された領域３１に比して、５〜３０μｍ程度広
い。
Ｏ2マスクを形成する。これらのＳｉＯ2マスクを用い、
第一電流ブロック層４１を選択ウェットエッチングする
ことにより、電流注入領域では第１電流ブロック層４１
がエッチングされて開口が形成され、端面近傍の電流非
注入領域には、第一電流ブロック層４１が残され、第二
電流ブロック層４２のみがエッチングされた構造が形成
される。また、その端面近傍領域は、Ｚｎ拡散により活
性層が混晶化している（図１４〜図１６）。第一電流ブ
ロック層４１のストライプ方向の幅は、Ｚｎ拡散により
混晶化された領域３１に比して、５〜３０μｍ程度広
い。
【００３４】第二電流ブロック層４２に開口を形成した
後に、ＳｉＯ2マスクを除去し、ＺｎドープＡｌ0.80Ｇ
ａ0.20Ａｓ層１０（不純物濃度：８×１０17cm-3）を
１．２μｍ厚みに形成し、その上にＺｎ−ＧａＡｓ層１
１（不純物濃度：２×１０18cm -3）を２μｍ厚みに形成
する（図１７、図１８）。最後に、蒸着法により、ウェ
ハの両面にそれぞれｐ側、ｎ側電極を形成することによ
り、半導体レーザウェハが形成される。つぎにウェハ上
の共振器と垂直方向にへき開する。へき開は半導体レー
ザウェハの中央部で行い、へき開後の半導体レーザの電
流非注入領域は５μｍ以上５０μｍ以下とする。
後に、ＳｉＯ2マスクを除去し、ＺｎドープＡｌ0.80Ｇ
ａ0.20Ａｓ層１０（不純物濃度：８×１０17cm-3）を
１．２μｍ厚みに形成し、その上にＺｎ−ＧａＡｓ層１
１（不純物濃度：２×１０18cm -3）を２μｍ厚みに形成
する（図１７、図１８）。最後に、蒸着法により、ウェ
ハの両面にそれぞれｐ側、ｎ側電極を形成することによ
り、半導体レーザウェハが形成される。つぎにウェハ上
の共振器と垂直方向にへき開する。へき開は半導体レー
ザウェハの中央部で行い、へき開後の半導体レーザの電
流非注入領域は５μｍ以上５０μｍ以下とする。
【００３５】図１は、図１７と同じ工程段階における、
本発明の一実施形態例に係る半導体レーザの出射端側の
端面の断面構造を示す。第１電流ブロック層７が残さ
れ、これと外部クラッド層１１０とが接する様子が示さ
れている。電流非注入領域の第１電流クラッド層７に隣
接する電流注入領域の外部クラッド層１１０とが同じ屈
折率を有するので、導波路層における屈折率分布が均一
になり、モード散乱損失を抑えることが出来る。
本発明の一実施形態例に係る半導体レーザの出射端側の
端面の断面構造を示す。第１電流ブロック層７が残さ
れ、これと外部クラッド層１１０とが接する様子が示さ
れている。電流非注入領域の第１電流クラッド層７に隣
接する電流注入領域の外部クラッド層１１０とが同じ屈
折率を有するので、導波路層における屈折率分布が均一
になり、モード散乱損失を抑えることが出来る。
【００３６】へき開後に、レーザ出射端側の端面にはＡ
ｌ2Ｏ3膜から成る誘電体膜を、後端側端面にはＡｌ2Ｏ3
膜／a-Ｓｉ多層膜から成る誘電体膜をそれぞれ堆積し、
レーザ出射端側の端面の反射率を１０％、後端面の反射
率を９０％に制御する。誘電体膜を堆積した後に、半導
体レーザ素子をヒートシンクに融着することによって、
SＡＳ型半導体ーザを完成させる。
ｌ2Ｏ3膜から成る誘電体膜を、後端側端面にはＡｌ2Ｏ3
膜／a-Ｓｉ多層膜から成る誘電体膜をそれぞれ堆積し、
レーザ出射端側の端面の反射率を１０％、後端面の反射
率を９０％に制御する。誘電体膜を堆積した後に、半導
体レーザ素子をヒートシンクに融着することによって、
SＡＳ型半導体ーザを完成させる。
【００３７】（第三の実施形態例）本発明の第三の実施
形態に係る半導体レーザは、同様にSＡＳ型半導体ーザ
として構成され、第一の実施形態例の半導体レーザと
は、下部クラッド層にあたるＳｉドープＡｌ0.80Ｇａ
0.20Ａｓ層３に代えてＳｉドープ(Ａｌ0.70Ｇａ0.30)0.
5Ｉｎ0.5Ｐ層を有し、外部クラッド層にあたるＺｎドー
プＡｌ0.80Ｇａ0.20Ａｓ層１０に代えてＺｎドープ(Ａ
ｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を有する点において異
なり、その他の構成は同様である。
形態に係る半導体レーザは、同様にSＡＳ型半導体ーザ
として構成され、第一の実施形態例の半導体レーザと
は、下部クラッド層にあたるＳｉドープＡｌ0.80Ｇａ
0.20Ａｓ層３に代えてＳｉドープ(Ａｌ0.70Ｇａ0.30)0.
5Ｉｎ0.5Ｐ層を有し、外部クラッド層にあたるＺｎドー
プＡｌ0.80Ｇａ0.20Ａｓ層１０に代えてＺｎドープ(Ａ
ｌ0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を有する点において異
なり、その他の構成は同様である。
【００３８】（第四の実施形態例）本発明の第四の実施
形態例に係る半導体レーザは、SＡＳ型半導体レーザと
して構成され、第二の実施形態例の半導体レーザとは、
下部クラッド層にあたるＳｉドープＡｌ0.80Ｇａ0.20Ａ
ｓ層１０に代えてＳｉドープ(Ａｌ0.70Ｇａ0.30)0. 5Ｉ
ｎ0.5Ｐ層を有し、外部クラッド層にあたるＺｎドープ
Ａｌ0.80Ｇａ0.20Ａｓ層１１に代えてＺｎドープ(Ａｌ
0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を有する点において異な
り、その他の構成は同様である。
形態例に係る半導体レーザは、SＡＳ型半導体レーザと
して構成され、第二の実施形態例の半導体レーザとは、
下部クラッド層にあたるＳｉドープＡｌ0.80Ｇａ0.20Ａ
ｓ層１０に代えてＳｉドープ(Ａｌ0.70Ｇａ0.30)0. 5Ｉ
ｎ0.5Ｐ層を有し、外部クラッド層にあたるＺｎドープ
Ａｌ0.80Ｇａ0.20Ａｓ層１１に代えてＺｎドープ(Ａｌ
0.70Ｇａ0.30)0.5Ｉｎ0.5Ｐ層を有する点において異な
り、その他の構成は同様である。
【００３９】（第五の実施形態例）本発明の第五の実施
形態例に係る半導体レーザは、SＡＳ型半導体レーザで
あり、第一の実施形態例の半導体レーザとは、第一電流
ブロック層７をＡｌ0.80Ｇａ0.20Ａｓで構成し、第二電
流ブロック層８をＡｌ0.90Ｇａ0.10Ａｓ層で構成した点
において異なり、その他の構成は同様である。
形態例に係る半導体レーザは、SＡＳ型半導体レーザで
あり、第一の実施形態例の半導体レーザとは、第一電流
ブロック層７をＡｌ0.80Ｇａ0.20Ａｓで構成し、第二電
流ブロック層８をＡｌ0.90Ｇａ0.10Ａｓ層で構成した点
において異なり、その他の構成は同様である。
【００４０】（第六の実施形態例）本発明の第六の実施
形態例に係る半導体レーザは、SＡＳ型半導体レーザと
して構成され、第二の実施形態例の半導体レーザとは、
第一電流ブロック層４１をＡｌ0.80Ｇａ0.20Ａｓ層で構
成し、第二電流ブロック層４２をＡｌ0.90Ｇａ0.10Ａｓ
層で構成した点において異なり、その他の構成は同様で
ある。
形態例に係る半導体レーザは、SＡＳ型半導体レーザと
して構成され、第二の実施形態例の半導体レーザとは、
第一電流ブロック層４１をＡｌ0.80Ｇａ0.20Ａｓ層で構
成し、第二電流ブロック層４２をＡｌ0.90Ｇａ0.10Ａｓ
層で構成した点において異なり、その他の構成は同様で
ある。
【００４１】上記各実施形態例では、レーザ出射端側の
端面の近傍領域は、第一電流ブロック層によって電流注
入を防止し、また、活性層の端面近傍を混晶化すること
によって発振波長に対して吸収を持たないので、端面近
傍におけるＣＯＤを抑制することができる。更に、第二
電流ブロック層をエッチングした導波構造としているの
で、横モード制御が可能である。また電流ブロック層は
発振波長に対して透明であるため、閾値電流、動作電流
を低減することができる。また、外部クラッド層の屈折
率と第１電流層の屈折率とを同じにしたので、モード散
乱損失が抑制できる。
端面の近傍領域は、第一電流ブロック層によって電流注
入を防止し、また、活性層の端面近傍を混晶化すること
によって発振波長に対して吸収を持たないので、端面近
傍におけるＣＯＤを抑制することができる。更に、第二
電流ブロック層をエッチングした導波構造としているの
で、横モード制御が可能である。また電流ブロック層は
発振波長に対して透明であるため、閾値電流、動作電流
を低減することができる。また、外部クラッド層の屈折
率と第１電流層の屈折率とを同じにしたので、モード散
乱損失が抑制できる。
【００４２】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体レーザは、上記実施
形態例の構成にのみ限定されるものではなく、上記実施
形態例の構成から種々の修正及び変更を施したものも、
本発明の範囲に含まれる。例えば、出射端側の端面と反
対側の後端面の近傍には、電流非注入領域を設けても設
けなくともよい。また、電流ブロック層は、２層以上で
あれば何層でもよい。この場合、屈折率が最下層の電流
ブロック層と同じ程度の屈折率を有し、且つ、最下層の
電流ブロック層と接する他の電流ブロック層は、最下層
の電流ブロック層と見なすことが出来る。
づいて説明したが、本発明の半導体レーザは、上記実施
形態例の構成にのみ限定されるものではなく、上記実施
形態例の構成から種々の修正及び変更を施したものも、
本発明の範囲に含まれる。例えば、出射端側の端面と反
対側の後端面の近傍には、電流非注入領域を設けても設
けなくともよい。また、電流ブロック層は、２層以上で
あれば何層でもよい。この場合、屈折率が最下層の電流
ブロック層と同じ程度の屈折率を有し、且つ、最下層の
電流ブロック層と接する他の電流ブロック層は、最下層
の電流ブロック層と見なすことが出来る。
【００４３】
【発明の効果】以上、説明したように、本発明に係る半
導体レーザでは、電流ブロック層を２層以上の積層構造
とし、ＣＯＤが発生しやすいレーザ出射端側の端面の近
傍領域では、最下層の電流ブロック層を残す構成を採用
したので、残す電流ブロック層の厚みを適切に制御で
き、また、最下層の電流ブロック層と外部クラッド層の
屈折率を実質的に等しくしたので、モード散乱損失が抑
制できるという効果を奏する。
導体レーザでは、電流ブロック層を２層以上の積層構造
とし、ＣＯＤが発生しやすいレーザ出射端側の端面の近
傍領域では、最下層の電流ブロック層を残す構成を採用
したので、残す電流ブロック層の厚みを適切に制御で
き、また、最下層の電流ブロック層と外部クラッド層の
屈折率を実質的に等しくしたので、モード散乱損失が抑
制できるという効果を奏する。
【図１】本発明の一態様に係る半導体レーザ素子の１製
造工程段階の断面図であり、図１５の製造工程段階に相
当する。
造工程段階の断面図であり、図１５の製造工程段階に相
当する。
【図２】本発明の一実施形態例に係る半導体レーザの出
射端の近傍の断面図である。
射端の近傍の断面図である。
【図３】図２の次の製造工程段階の断面図である。
【図４】図３の次の製造工程段階の平面図である。
【図５】図４におけるＡ−Ａ‘断面図である。
【図６】図４の次の製造工程段階における図４のＢ−Ｂ
‘断面図である。
‘断面図である。
【図７】図４の次の製造工程段階におけるＡ−Ａ‘断面
図である。
図である。
【図８】図６の次の製造工程段階におけるＢ−Ｂ‘断面
図である。
図である。
【図９】図７の次の製造工程段階におけるＢ−Ｂ‘断面
図である。
図である。
【図１０】本発明に係る第２の実施形態に係る半導体レ
ーザ素子の１製造工程段階の平面図である。
ーザ素子の１製造工程段階の平面図である。
【図１１】図１０のＣ−Ｃ‘の断面図である。
【図１２】図１０のＤ−Ｄ‘の断面図である。
【図１３】図１０の次の製造工程段階におけるＣ−Ｃ
‘断面図である。
‘断面図である。
【図１４】図１０の次の製造工程段階におけるＤ−Ｄ
‘断面図である。
‘断面図である。
【図１５】図１３の次の製造工程段階におけるＣ−Ｃ
‘断面図である。
‘断面図である。
【図１６】図１４の次の工程段階におけるＤ−Ｄ ‘断
面図である。
面図である。
【図１７】図１５の次の製造工程段階におけるＣ−Ｃ
‘断面図である。
‘断面図である。
【図１８】図１６の次の製造工程段階におけるＤ−Ｄ
‘断面図である。
‘断面図である。
【図１９】従来の半導体レーザの出射側端面の近傍領域
の断面である。
の断面である。
１ Ｓｉ-ドープＧａＡｓ基板
２ Ｓｉ-ＧａＡｓ層
３ Ｓｉ-ＡｌＧａＡｓクラッド層
４ Ｓｉ-ＡｌＧａＩｎＰクラッド層
５ 活性層
６ アンドープＡｌＧａＩｎＰおよびＺｎ-ＡｌＧａＩｎ
Ｐクラッド層 ７ Ｓｉ-ＡｌＧａＩｎＰ第一電流ブロック層 ８ Ｓｉ-ＡｌＩｎＰ第二電流ブロック層 ９ Ｓｉ-ＧａＡｓキャップ層 １０ ｐ-ＡｌＧａＡｓ外部クラッド層 １１ ｐ−ＧａＡｓキャップ層 ２１ ストライプ状の電流注入部の開口 ２２ 電流非注入部のＳｉＯ2マスク ２３ 電流ブロック層領域 ３１ Ｚｎ拡散領域（混晶化領域） ３２ 非Ｚｎ拡散領域 ４１ Ｓｉ-ＡｌＧａＩｎＰ第一電流ブロック層 ４２ Ｓｉ-ＡｌＩｎＰ第二電流ブロック層 ４３ Ｓｉ-ＧａＡｓキャップ層 ５１ ｐ−ＧａＡｓキャップ層 ５２ 窒化珪素膜 ５３ Ｚｎ０膜 ５４ ＳｉＯ２膜 １０１ ＧａＡｓ基板 １０２ ＧａＡｓバッファ層 １０３ 下部クラッド層 １０４ 下部内部クラッド層 １０５ 活性層 １０６ 上部内部クラッド層 １０７ 第一電流ブロック層 １０８ 第二電流ブロック層 １０９ キャップ層 １１０ 外部クラッド層 １１１ 外部キャップ層 １２１ 電流ブロック層
Ｐクラッド層 ７ Ｓｉ-ＡｌＧａＩｎＰ第一電流ブロック層 ８ Ｓｉ-ＡｌＩｎＰ第二電流ブロック層 ９ Ｓｉ-ＧａＡｓキャップ層 １０ ｐ-ＡｌＧａＡｓ外部クラッド層 １１ ｐ−ＧａＡｓキャップ層 ２１ ストライプ状の電流注入部の開口 ２２ 電流非注入部のＳｉＯ2マスク ２３ 電流ブロック層領域 ３１ Ｚｎ拡散領域（混晶化領域） ３２ 非Ｚｎ拡散領域 ４１ Ｓｉ-ＡｌＧａＩｎＰ第一電流ブロック層 ４２ Ｓｉ-ＡｌＩｎＰ第二電流ブロック層 ４３ Ｓｉ-ＧａＡｓキャップ層 ５１ ｐ−ＧａＡｓキャップ層 ５２ 窒化珪素膜 ５３ Ｚｎ０膜 ５４ ＳｉＯ２膜 １０１ ＧａＡｓ基板 １０２ ＧａＡｓバッファ層 １０３ 下部クラッド層 １０４ 下部内部クラッド層 １０５ 活性層 １０６ 上部内部クラッド層 １０７ 第一電流ブロック層 １０８ 第二電流ブロック層 １０９ キャップ層 １１０ 外部クラッド層 １１１ 外部キャップ層 １２１ 電流ブロック層
フロントページの続き
(72)発明者 沢野 博之
東京都港区芝五丁目７番１号 日本電気株
式会社内
Ｆターム(参考） 5F073 AA09 AA20 AA74 AA83 AA87
CA14 CB18 DA12 DA15 EA28
Claims (5)
- 【請求項１】 半導体基板上に順次に形成される、下部
クラッド層、活性層、上部クラッド、電流ブロック層、
及び、外部クラッド層を少なくとも含む積層構造を有す
る半導体レーザにおいて、 前記電流ブロック層は、材料組成が異なる２層以上の半
導体層から構成され、該２層以上の半導体層が全て開口
されたストライプ状の電流注入部を有し、 少なくともレーザ出射端を構成する一方の端面の近傍領
域では、前記電流ブロック層が、最下層の電流ブロック
層を除いて除去されており、前記外部クラッド層の屈折
率が前記第１の電流ブロック層の屈折率と実質的に等し
いことを特徴とする半導体レーザ - 【請求項２】 請求項１に記載の半導体レーザであっ
て、前記端面の近傍領域では、活性層が上部クラッド層
からのＺｎ拡散によって混晶化されていることを特徴と
する半導体レーザ。 - 【請求項３】 請求項１又は２に記載の半導体レーザで
あって、前記半導体基板がＧａＡｓ基板として構成さ
れ、前記電流ブロック層が何れもＡｌxＧａ1-xＩｎＰ層
として構成され、前記最下層の電流ブロック層のＡｌ組
成が他の電流ブロック層のＡｌ組成よりも小さいことを
特徴とする半導体レーザ。 - 【請求項４】 請求項１又は２に記載の半導体レーザで
あって、前記半導体基板がＧａＡｓ基板として構成さ
れ、前記電流ブロック層が何れもＡｌxＧａ1-xＡｓ層と
して構成され、前記最下層の電流ブロック層のＡｌ組成
が他の電流ブロック層のＡｌ組成よりも小さいことを特
徴とする半導体レーザ。 - 【請求項５】 請求項１〜４の何れかに記載の半導体レ
ーザであって、ＡｌＧａＩｎＰ系の材料で構成されるこ
とを特徴とする半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002100128A JP2003298185A (ja) | 2002-04-02 | 2002-04-02 | 半導体レーザ |
| US10/402,926 US6842471B2 (en) | 2002-04-02 | 2003-04-01 | Semiconductor laser device having a current non-injection area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002100128A JP2003298185A (ja) | 2002-04-02 | 2002-04-02 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298185A true JP2003298185A (ja) | 2003-10-17 |
Family
ID=29388318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002100128A Pending JP2003298185A (ja) | 2002-04-02 | 2002-04-02 | 半導体レーザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6842471B2 (ja) |
| JP (1) | JP2003298185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759802B1 (ko) * | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | 매립형 봉우리 도파로 레이저 다이오드 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977953B2 (en) * | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| JP2006303237A (ja) * | 2005-04-21 | 2006-11-02 | Sharp Corp | 化合物半導体レーザ素子 |
| US9800016B1 (en) * | 2012-04-05 | 2017-10-24 | Soraa Laser Diode, Inc. | Facet on a gallium and nitrogen containing laser diode |
| US10559939B1 (en) | 2012-04-05 | 2020-02-11 | Soraa Laser Diode, Inc. | Facet on a gallium and nitrogen containing laser diode |
| US9246311B1 (en) | 2014-11-06 | 2016-01-26 | Soraa Laser Diode, Inc. | Method of manufacture for an ultraviolet laser diode |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251281A (ja) | 1985-08-30 | 1987-03-05 | Nec Corp | 半導体レ−ザ |
| JPH02239679A (ja) | 1989-03-13 | 1990-09-21 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
| JP2502835B2 (ja) | 1990-05-24 | 1996-05-29 | 松下電器産業株式会社 | 半導体レ―ザおよびその製造方法 |
| JP2001196693A (ja) | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体レーザダイオード |
| JP2001332811A (ja) | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体レーザ素子、及び、その製造方法 |
-
2002
- 2002-04-02 JP JP2002100128A patent/JP2003298185A/ja active Pending
-
2003
- 2003-04-01 US US10/402,926 patent/US6842471B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759802B1 (ko) * | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | 매립형 봉우리 도파로 레이저 다이오드 |
| US7551658B2 (en) | 2005-12-08 | 2009-06-23 | Electronics And Telecommunications Research Institute | Buried ridge waveguide laser diode |
Also Published As
| Publication number | Publication date |
|---|---|
| US6842471B2 (en) | 2005-01-11 |
| US20040022288A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750448A (ja) | 半導体レーザおよびその製造方法 | |
| US7542500B2 (en) | Semiconductor laser device | |
| US7418019B2 (en) | Multi-wavelength semiconductor laser | |
| US7430228B2 (en) | Semiconductor laser device and method of producing the same | |
| EP1345299B1 (en) | Semiconductor laser and method for manufacturing the same | |
| JP4047358B2 (ja) | 自励発振型半導体レーザ装置 | |
| JP2003298185A (ja) | 半導体レーザ | |
| JPH07226566A (ja) | 量子井戸半導体レーザおよびその製造方法 | |
| JPH09205249A (ja) | 半導体レーザ | |
| JP2005203589A (ja) | 半導体レーザおよびその製造方法 | |
| JP3630395B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP2001257431A (ja) | 半導体レーザ | |
| JP2702871B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4443674B2 (ja) | ＩｎＰ系半導体レーザ素子及びその作製方法 | |
| US6647043B2 (en) | Semiconductor laser device capable of preventing degradation of characteristics | |
| US8867581B2 (en) | Semiconductor laser and method of manufacturing the same | |
| JP2010056331A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP2000124553A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2000138419A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3908471B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH04105381A (ja) | 半導体レーザ装置 | |
| JPH08307009A (ja) | 半導体レーザ素子 | |
| JPH1168217A (ja) | 半導体レーザ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080430 |