JP3630395B2 - 半導体レーザ素子およびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスク用に好適に用いられる高出力動作が可能な半導体レーザ素子およびその製造方法に関し、特に、共振器端面およびその近傍に窓領域を設けた端面窓型の半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
光ディスク用の半導体レーザ素子においては、光出射端面の劣化を抑制して高出力で高い信頼性を達成することが重要である。このため、共振器端面およびその近傍に活性層からのレーザ光を吸収しない窓領域を設けた、所謂、端面窓型の半導体レーザ素子の開発が盛んに進められている。この素子構造は、例えば特開平８−１１１５６０号公報や特開平９−２３０３７号公報に開示されている。
【０００３】
図７は特開平８−１１１５６０号公報に開示されている半導体レーザ素子の構造を示す斜視図である。
【０００４】
この半導体レーザ素子の製造においては、基板１上に下クラッド層２、量子井戸活性層３、第１上クラッド層４を成長後、光出射端面およびその近傍に相当する量子井戸活性層３にＳｉイオンを打ち込んで、不純物注入と拡散によって活性層無秩序化領域（窓領域）１４を形成する。その上に第２上クラッド層９とキャップ層１０をリッジストライプ６状に設け、リッジストライプ６の側面を電流ブロック層３８で埋め込む。そして、リッジストライプ６上および電流ブロック層３８上にわたってコンタクト層１２を設け、基板１側には電極１５を、コンタクト層１２上には電極１６を設ける。
【０００５】
この従来技術では、光出射端面およびその近傍における量子井戸活性層３の無秩序化領域１４でのバンドギャップが、共振器内部の量子井戸活性層３からのレーザ光に対して透明領域、即ち窓領域となる。よって、端面部における活性層の光吸収が抑制されて、高出力動作時の端面劣化が抑制される。
【０００６】
図８は特開平９−２３０３７号公報に開示されている半導体レーザ素子の構造を示す斜視図である。
【０００７】
この半導体レーザ素子に製造においては、基板１上に下クラッド層２、量子井戸活性層３、第１上クラッド層４およびコンタクト層１２を成長後、コンタクト層１２上に内部ストライプ５２に相当する開口部を設けたＳｉＯ_２膜（図示せず）を形成する。そして、熱処理によりＳｉＯ_２膜で生成される結晶中の空孔を光出射端面およびその近傍に相当する量子井戸活性層３に拡散させて活性層無秩序化領域（窓領域）１４を形成する。そして、コンタクト層１２の上部から内部ストライプ５２に相当する領域以外の領域５１にプロトンを注入して、電流狭窄と光閉じ込めを可能とする内部ストライプ５２を共振器内部に形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体レーザ素子には、以下のような問題点がある。
【０００９】
特開平８−１１１５６０号公報に開示されている半導体レーザ素子では、端面およびその近傍に電流阻止機能を有する部分を設けていないので、窓領域となる活性層無秩序化領域１４に電流が流れる。この電流により生成されたキャリヤはレーザ発振に寄与しない発光または発熱になるので、動作電流が増大する。さらに、その無効電流により生じる発熱によって窓領域での結晶劣化が生じ、高出力時における半導体レーザ素子の信頼性が低下するという問題がある。
【００１０】
これに対して、特開平９−２３０３７号公報に開示されている半導体レーザ素子では、窓領域となる活性層無秩序化領域１４に電流が流れるのを防ぐために、プロトン注入により高抵抗領域からなる端面電流阻止部を設けている。しかしながら、この方法では、プロトン注入の際にプロトン打ち込み領域が活性層３にまで及ぶと活性層３の結晶に欠陥が生じるので、レーザ光が散乱されて損失を生じる。そこで、プロトン打ち込み領域は活性層からかなり離れたところ、通常は１．０μｍ以上離れたところに形成されるため、この端面電流阻止構造では電流阻止機能が不十分となって活性層無秩序化領域に電流が流れてしまう。その結果、特開平８−１１１５６０号公報と同様に、動作電流の増大、および活性層無秩序化領域での結晶劣化による高出力時の信頼性低下の問題が生じる。
【００１１】
本発明はこのような従来技術の課題を解決すべくなされたものであり、窓領域となる活性層無秩序化領域への電流注入を抑制して、無効電流による動作電流の増大を防ぐと共に活性層無秩序化領域での結晶劣化による信頼性低下を防いで、動作電流が低く信頼性が高い高出力の端面窓型の半導体レーザ素子およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体レーザ素子は、少なくとも第１導電型の下クラッド層と第２導電型の第１上クラッド層と、両クラッド層で挟まれた量子井戸活性層を有し、少なくとも光出射端面およびその近傍に、該量子井戸活性層を無秩序化した窓領域を備えている半導体レーザ素子において、該窓領域上方であって該第１上クラッド層上部分に電流阻止部を有し、該電流阻止部上および該電流阻止部が設けられていない第１上クラッド層上部分にわたってリッジストライプ状に第２導電型の第２上クラッド層を備えており、そのことにより上記目的が達成される。
【００１３】
前記電流阻止部は、少なくとも第１導電型の端面電流阻止層を有する構成とすることができる。
【００１４】
前記端面電流阻止層と前記第２上クラッド層との間に保護層を有するのが好ましい。
【００１５】
前記端面電流阻止層および前記第１上クラッド層がＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該端面電流阻止層のＡｌ組成比が該第１上クラッド層のＡｌ組成比よりも小さいのが好ましい。
【００１６】
前記保護層および前記端面電流阻止層がＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該保護層のＡｌ組成比が該端面電流阻止層のＡｌ組成比よりも小さいのが好ましい。
【００１７】
前記端面電流阻止層の厚みが０．０１μｍ以上０．３μｍ以下であるのが好ましい。
【００１８】
前記保護層の厚みが０．００１μｍ以上０．０３μｍ以下であるのが好ましい。
【００１９】
前記端面電流阻止層のキャリヤ濃度が５×１０^１７ｃｍ^−３以上５×１０^１８ｃｍ^−３以下であるのが好ましい。
【００２０】
前記電流阻止部と前記窓領域とは共振器方向の長さが略等しいのが好ましい。
【００２１】
前記窓領域は共振器方向の長さが１０μｍ以上６０μｍ以下であるのが好ましい。
【００２２】
前記窓領域は、前記量子井戸活性層を構成する結晶中に空孔を拡散させて無秩序化したものであるのが好ましい。
【００２３】
前記端面電流阻止層および前記保護層のＡｌ組成比が０．１以下であるのが好ましい。
【００２４】
前記量子井戸活性層から前記端面電流阻止層まで、または前記量子井戸活性層から前記保護層までの層厚方向の距離が０．４μｍ以下であるのが好ましい。
【００２５】
本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に、少なくとも第１導電型の下クラッド層、量子井戸活性層、第２導電型の第１上クラッド層、第２導電型の保護層および第１導電型の端面電流阻止層を順次成長させる工程と、成長表面にＳｉＯ_ｘ膜を形成し、該ＳｉＯ_ｘ膜と該端面電流阻止層とを、少なくとも光出射端面およびその近傍の上方を残して除去する工程と、熱アニールにより該ＳｉＯ_ｘ膜下方の該量子井戸活性層部分を選択的に無秩序化する工程と、該ＳｉＯ_ｘ膜を除去し、該端面電流阻止層上および該電流阻止層が設けられていない保護層上部分にわたって第２導電型の第２上クラッド層を成長させる工程とを含み、そのことにより上記目的が達成される。
【００２６】
本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に、少なくとも第１導電型の下クラッド層、量子井戸活性層、第２導電型の第１上クラッド層、第２導電型の保護層および第１導電型の端面電流阻止層を順次成長させる工程と、該端面電流阻止層を、少なくとも光出射端面およびその近傍の上方を残して除去する工程と、不純物拡散により該端面電流阻止層下方の該量子井戸活性層部分を選択的に無秩序化する工程と、該端面電流阻止層上および該電流阻止層が設けられていない保護層上部分にわたって第２導電型の第２上クラッド層を成長させる工程とを含み、そのことにより上記目的が達成される。
【００２７】
以下、本発明の作用について説明する。
【００２８】
本発明にあっては、共振器端面およびその近傍の活性層無秩序化領域（窓領域）上に設けた電流阻止部によって、窓領域に流れる無効電流を抑制して動作電流を低減する。さらに、窓領域の無効電流による発熱が抑制されるので結晶劣化が発生し難く、高出力動作時の信頼性が向上する。電流阻止部から窓領域までの距離（層厚方向）は第１上クラッド層厚にほぼ等しくなり、その層厚は比較的薄いので、電流阻止部から窓領域に流れる無効電流が十分に抑制される。
【００２９】
電流阻止部に第１導電型の端面電流阻止層を設ければ、第１導電型の下クラッド層、第２導電型の第１上クラッド層、第１導電型の端面電流阻止層および第２導電型の第２上クラッド層の順に極性が交互に異なる複数の半導体層が配置されて電流が阻止される。よって、各半導体層の層厚やキャリヤ濃度等のパラメータを調整することにより、十分な電流阻止機能が得られる。
【００３０】
さらに、端面電流阻止層と第２上クラッド層との間に第導電型の保護層を設ければ、端面電流阻止層の組成比、層厚、キャリヤ濃度等のパラメータを独立に制御して電流阻止機能を調整可能である。さらに、端面電流阻止層と第１上クラッド層との間にエッチングストップ層として機能する他の保護層を設けてもよい。
【００３１】
上記端面電流阻止層および第１上クラッド層をＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）で構成し、端面電流阻止層のＡｌ組成比を第１上クラッド層のＡｌ組成比よりも小さくすれば、端面電流阻止層上に再成長させた第２上クラッド層の結晶欠陥の発生が抑制される。
【００３２】
また、上記保護層および上記端面電流阻止層をＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）で構成し、保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比よりも小さくすれば、端面電流阻止層の組成および層厚の設計自由度が向上し、さらに、保護層上に再成長させた第２上クラッド層の結晶欠陥の発生が抑制される。
【００３３】
上記端面電流阻止層の厚みが０．０１μｍ未満では電流阻止機能が低下するので０．０１μｍ以上であるのが好ましい。また、端面電流阻止層の厚みが０．３μｍを超えると第２上クラッド層の表面高さが端面部と内部とで大きく異なり、第２上クラッド層のリッジストライプ幅が端面部と内部とで異なってレーザ発振が不安定になるので０．３μｍ以下であるのが好ましい。
【００３４】
上記保護層の厚みが０．００１μｍ未満では表面保護機能が低下し、その上に再成長させた第２上クラッド層の結晶欠陥が増大するので０．００１μｍ以上であるのが好ましい。また、保護層の厚みが０．０３μｍを超えると端面部と内部とで光閉じ込め状態が異なり、光結合損失が生じてレーザ発振効率が低下するので０．０３μｍ以下であるのが好ましい。
【００３５】
上記端面電流阻止層のキャリヤ濃度が５×１０^１７ｃｍ^−３未満では電流阻止機能が不十分になるので５×１０^１７ｃｍ^−３以上であるのが好ましい。また、端面電流阻止層のキャリヤ濃度が５×１０^１８ｃｍ^−３を超えると端面電流阻止層のドーパント不純物が隣接する半導体層に拡散して極性変動を引き起こし、電流阻止機能が不十分になるので５×１０^１８ｃｍ^−３未満であるのが好ましい。
【００３６】
上記電流阻止部と窓領域とで共振器方向の長さを略等しくすれば、窓領域に流れる無効電流を抑制するのに効果的である。
【００３７】
上記窓領域は共振器方向の長さが１０μｍ未満では共振器内部の活性層から窓領域に注入されたキャリヤが共振器端面まで到達し、端面で非発光再結合による発熱が生じて端面が劣化するので１０μｍ以上であるのが好ましい。また、窓領域の共振器方向の長さが６０μｍを超えるとレーザ発振に必要な利得が低下し、発振閾値電流が増大して動作電流が増大するので６０μｍ以下であるのが好ましい。
【００３８】
窓領域を形成する際に、結晶中に空孔を拡散させて量子井戸活性層を無秩序化すれば、各半導体層の極性変動が生じず、極性が交互に異なる複数の半導体層による電流阻止機能が低下しない。
【００３９】
上記端面電流阻止層または保護層のＡｌ組成比が０．１以下であればＧａが吸収されやすく、結晶中に空孔が生じ易いので、熱アニール温度を上昇させることなく量子井戸活性層の無秩序が可能となり、各半導体層の極性変動がさらに生じ難くなる。
【００４０】
上記量子井戸活性層から端面電流阻止層まで、または量子井戸活性層から保護層までの層厚方向の距離が０．４μｍを超えると、端面部での電流阻止機能が不十分になり、窓領域に電流が流れてしまうので０．４μｍ以下であるのが好ましい。
【００４１】
本発明の製造方法にあっては、端面およびその近傍の活性層無秩序化領域と電流阻止部との位置合わせをセルフアラインによって高精度で行うことができるので、プロセスが簡素化され、量産化に適している。
【００４２】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００４３】
（実施形態１）
図１は実施形態１の半導体レーザ素子の構造を示す斜視図であり、図２はそのリッジストライプ中央部分における共振器方向（図１のＡ−Ａ’線部分）の断面図である。
【００４４】
この半導体レーザ素子は、ｎ−ＧａＡｓ基板１上に、厚さ２μｍのｎ−Ａｌ_０．５Ｇａ_０．５Ａｓ下クラッド層２、３層の厚さ８ｎｍのＡｌ_０．１Ｇａ_０．９Ａｓウエル層（図示せず）とその間に設けられた２層の厚さ８ｎｍのＡｌ_０．３５Ｇａ_０．６５Ａｓバリヤ層（図示せず）とそれらを挟む一対の厚さ３０ｎｍのＡｌ_０．３５Ｇａ_０．６５Ａｓガイド層（図示せず）で構成されるノンドープ多重量子井戸活性層３、厚さ０．２μｍのｐ−Ａｌ_０．５Ｇａ_０．５Ａｓ第１上クラッド層４および厚さ３ｎｍのｐ−ＧａＡｓ第１保護層５が設けられている。
【００４５】
その上の幅２．５μｍのリッジストライプ６は、共振器端面およびその近傍が厚さ１００ｎｍのｎ−Ａｌ_０．５Ｇａ_０．５Ａｓ端面電流阻止層７、厚さ３ｎｍのｐ−ＧａＡｓ第２保護層８、厚さ１．２μｍのｐ−Ａｌ_０．５Ｇａ_０．５Ａｓ第２上クラッド層９および厚さ０．７μｍのｐ−ＧａＡｓキャップ層１０で構成され、共振器内部には端面電流阻止層７および第２保護層８を有さない構成となっている。リッジストライプ６の側面は厚さ０．７μｍのｎ−Ａｌ_０．７Ｇａ_０．３Ａｓ電流ブロック層１１および厚さ１．２μｍのｐ−ＧａＡｓ平坦化層１３で埋め込まれている。リッジストライプ６上と平坦化層１３上にわたって厚さ３μｍのｐ−ＧａＡｓコンタクト層１２が設けられてその上にｐ型電極１６が設けられ、基板１側にはｎ型電極１５が設けられている。
【００４６】
さらに、共振器端面およびその近傍の量子井戸活性層３は、共振器方向の長さが２５μｍの活性層無秩序化領域１４を有している。なお、この半導体レーザ素子の共振器長さは６００μｍである。
【００４７】
この半導体レーザ素子は、例えば以下のようにして作製することができる。
【００４８】
図３（ａ）に示すように、ｎ−ＧａＡｓ基板１上に有機金属気相成長法（ＭＯＣＶＤ法）によりｎ−Ａｌ_０．５Ｇａ_０．５Ａｓ下クラッド層２、３層のＡｌ_０．１Ｇａ_０．９Ａｓウエル層と２層のＡｌ_０．３５Ｇａ_０．６５Ａｓバリヤ層と２層のＡｌ_０．３５Ｇａ_０．６５Ａｓガイド層で構成される多重量子井戸活性層３、ｐ−Ａｌ_０．５Ｇａ_０．５Ａｓ第１上クラッド層４、ｐ−ＧａＡｓ第１保護層５、ｎ−Ａｌ_０．５Ｇａ_０．５Ａｓ端面電流阻止層７およびｐ−ＧａＡｓ第２保護層８を成長する。
【００４９】
次に、スパッタリングにより厚み０．５μｍのＳｉＯ_ｘ膜を第２保護層８の全面に蒸着し、フォトリソグラフィとリフトオフにより図３（ｂ）に示すようなＳｉＯ_ｘストライプ列２１を共振器方向の周期６００μｍで幅５０μｍに形成する。このＳｉＯ_ｘストライプ列２１をマスクとして、第２保護層８と端面電流阻止層７をエッチングしてストライプ列状にする。
【００５０】
続いて、８５０℃で６０秒の熱アニールを行ってＳｉＯ_ｘストライプ列２１の直下の量子井戸活性層３を無秩序化することにより、図３（ｃ）に示すような活性層無秩序化領域１４を形成する。
【００５１】
その後、ＳｉＯ_ｘストライプ列２１を除去し、第１保護層５上および第２保護層８上にわたってｐ−Ａｌ_０．５Ｇａ_０．５Ａｓ第２上クラッド層９およびｐ−ＧａＡｓキャップ層１０を第２回目のＭＯＣＶＤ法により成長し、フォトリソグラフィとエッチングにより図３（ｄ）に示すようなリッジストライプ６を形成する。
【００５２】
次に、リッジストライプ６の側面に、ｎ−Ａｌ_０．７Ｇａ_０．３Ａｓ電流ブロック層１１およびｐ−ＧａＡｓ平坦化層１３を第３回目のＭＯＣＶＤ法により埋め込み成長する。続いて、リッジストライプ６上と平坦化層１３上にわたって第４回目のＭＯＣＶＤ法によりｐ−ＧａＡｓコンタクト層１２を成長する。
【００５３】
その後、基板１側とコンタクト層１２表面に電極１５、１６を形成し、活性層無秩序化領域１４の中央部が共振器端面になるようにへき開を行って光出射端面に反射率１２％のコーティングを行い、反対側の端面には反射率９５％のコーティングを行う。これにより、共振器長が６００μｍで活性層無秩序化領域（窓領域）１４の共振器方向の長さが２５μｍの半導体レーザ素子が得られる。
【００５４】
このようにして得られた本実施形態の半導体レーザ素子に対して、電極１５、１６に電圧を印加してリッジストライプ内部とそれに相当する活性層に電流を注入することにより、光出射端面からレーザ光が得られる。本実施形態の半導体レーザ素子は、発振閾値電流が２０ｍＡ、スロープ効率が１Ｗ／Ａ、最大光出力が４００ｍＷであり、熱飽和で光出力が制限されて端面劣化は生じなかった。本実施形態の半導体レーザ素子を温度６０℃、光出力ＣＷ２００ｍＷでエージング試験に投入したところ、５０００時間以上にわたって安定に走行した。
【００５５】
比較のために、端面およびその近傍に電流阻止部を設けずに、それ以外は本実施形態の半導体レーザ素子と同様に端面およびその近傍の活性層を無秩序化した構造の半導体レーザ素子を作製した。この比較例の半導体レーザ素子では、発振閾値電流が３０ｍＡに増大し、スロープ効率が０．７Ｗ／Ａに低下し、最大光出力は１５０ｍＷまで低下して端面劣化が見られた。この比較例の半導体レーザ素子を温度６０℃、光出力ＣＷ２００ｍＷでエージング試験に投入したところ、１００時間以内に全ての素子が劣化した。
【００５６】
このように本実施形態によれば、端面およびその近傍に電流阻止部を設けて活性層無秩序化領域（窓領域）に流れる無効電流を抑制することにより、動作電流の低減を図ることができると共に高出力動作時にも高い信頼性が得られる。
【００５７】
さらに、本実施形態の半導体レーザ素子では、端面電流阻止層７から活性層無秩序化領域１４までの距離（層厚方向）が第１上クラッド層４の厚さにほぼ等しくなり、その層厚は０．２μｍと比較的薄いので、端面電流阻止層７から活性層無秩序化領域１４に流れる無効電流を十分に抑制して低動作電流で高い信頼性を有する高出力の半導体レーザ素子が得られる。
【００５８】
さらに、本実施形態の半導体レーザ素子では、ｎ型の下クラッド層２、ｐ型の第１上クラッド層４、ｐ型の第１保護層５、ｎ型の端面電流阻止層７、およびｐ型の第２保護層８とｐ型の第２上クラッド層９の順に、極性が交互に異なる複数の半導体層を配置して電流阻止機能を実現している。よって、各半導体層の層厚やキャリヤ濃度等のパラメータを調整することにより、電流阻止機能を調整することができる。従って、活性層無秩序化領域に注入される無効電流をさらに制御良く抑制することができ、低動作電流で信頼性が高い高出力の半導体レーザ素子が得られる。
【００５９】
さらに、本実施形態の半導体レーザ素子では、端面電流阻止層７と第２上クラッド層９との間に第２保護層８を設けているので、端面電流阻止層７の組成比、層厚、キャリヤ濃度等のパラメータを独立に制御して電流阻止機能を調整することができる。
【００６０】
ところで、本実施形態の半導体レーザ素子において、Ａｌ_０．５Ｇａ_０．５Ａｓ端面電流阻止層７はＡｌ組成比が高いので、その上に直接ｐ−Ａｌ_０．５Ｇａ_０．５Ａｓ第２上クラッド層９を再成長させると結晶欠陥が発生し、結晶欠陥を介した無効電流が増大する。そこで、本実施形態では、端面電流阻止層７と第２上クラッド層９との間に端面電流阻止層７のＡｌ組成比よりも小さいＧａＡｓからなる第２保護層８を設けており、その上に再成長した第２上クラッド層９の結晶欠陥を抑制して無効電流増大を防ぐことができる。
【００６１】
さらに、端面電流阻止層７の厚みが０．０１μｍ未満では電流阻止機能が低下し、０．３μｍを超えると端面部と内部とで第２上クラッド層９の表面高さが大きく異なり、リッジストライプの幅が変化してレーザ発振が不安定になる。そこで、本実施形態の半導体レーザ素子では端面電流阻止層７の厚みを０．１μｍにしてある。これにより、電流阻止機能を維持すると共に安定したレーザ発振を得ることができる。
【００６２】
さらに、第２保護層８の厚みが０．００１μｍ未満では表面保護機能が低下してその上に再成長させた第２上クラッド層９の結晶欠陥が増大し、０．０３μｍを超えると端面部と内部とで光閉じ込め状態が異なり、光結合損失が生じてレーザ発振効率が低下する。そこで、本実施形態の半導体レーザ素子では第２保護層の厚みを０．００３μｍにしてある。これにより、第２上クラッド層９の結晶欠陥による特性劣化を防止すると共に端面部と内部での光結合損失によるレーザ発振効率の低下を防ぐことができる。
【００６３】
さらに、端面電流阻止層７のキャリヤ濃度が５×１０^１７ｃｍ^−３未満では電流阻止機能が不十分になって活性層無秩序化領域１４に無効電流が流れ、５×１０^１８ｃｍ^−３を超えると端面電流阻止層７のドーパント不純物が隣接する半導体層に拡散して極性変動を引き起こし、電流阻止機能が不十分になる。そこで、本実施形態の半導体レーザ素子では端面電流阻止層７のキャリヤ濃度を２×１０^１８ｃｍ^−３にしてある。これにより、端面電流阻止機能を維持して活性層無秩序化領域１４に流れる無効電流を抑制することができる。なお、端面電流阻止層７のドーパント不純物としては、ＳｅまたはＳｉを用いることができる。
【００６４】
さらに、本実施形態の半導体レーザ素子では、端面電流阻止層７の長さと活性層無秩序化領域１４とで共振器方向の長さを略等しくしてあるので、活性層無秩序化領域１４に流れる無効電流を効果的に抑制することができる。
【００６５】
さらに、活性層無秩序化領域１４の共振器方向の長さが１０μｍ未満では共振器内部の活性層から窓領域に注入されたキャリヤが共振器端面まで到達し、端面で非発光再結合による発熱が生じて端面が劣化する。一方、活性層無秩序化領域１４の共振器方向の長さが６０μｍを超えるとレーザ発振に必要な利得が低下し、発振閾値電流が増大して動作電流が増大する。そこで、本実施形態の半導体レーザ素子では、活性層無秩序化領域１４の共振器方向の長さを２５μｍにしてある。これにより、端面劣化による信頼性低下を防ぐと共に低動作電流でのレーザ発振を得ることができる。
【００６６】
本実施形態の半導体レーザ素子の製造においては、ＧａＡｓ第２保護層８の上にＳｉＯ_ｘストライプ列２１を形成し、これをマスクとして第２保護層８および端面電流阻止層７をエッチングしている。さらに、熱アニールによりＳｉＯ_ｘ膜に第２保護層のＧａを吸収させて結晶中に空孔を形成し、その空孔を多重量子井戸活性層３まで拡散させることによりＳｉＯ_ｘストライプ列２１の下方に活性層無秩序化領域１４を形成している。これにより、端面およびその近傍の活性層無秩序化領域１４と端面電流阻止層７との位置合わせをセルフアラインによって高精度に行うことができるので、プロセスが簡素化され、量産化に適している。
【００６７】
なお、結晶中の空孔発生量や空孔拡散距離を制御するためには、アニール温度や時間を考慮する必要がある。
【００６８】
また、本実施形態では活性層無秩序化領域１４を端面幅方向全体に形成していますが、実施形態２のようにリッジストライプ６の下方のみに形成することもできる。
【００６９】
また、本実施形態では、活性層無秩序化領域１４を形成する際に、結晶中に空孔を拡散させて量子井戸活性層３を無秩序化しているので、ｐ型第２保護層８、ｎ型端面電流阻止層７、ｐ型第１上クラッド層４、量子井戸活性層３、ｎ型クラッド層２等の各半導体層の極性変動が生じない。よって、極性が交互に異なる複数の半導体層による電流阻止機能を低下させることなく活性層無秩序化領域１４に注入される無効電流を抑制することができる。
【００７０】
さらに、本実施形態において、ＳｉＯ_ｘ膜下部の第２保護層８がＧａＡｓからなり、Ａｌ組成比が０．１以下であるのでＧａが吸収されやすく、結晶中に空孔が生じ易い。よって、熱アニール温度を上昇させることなく量子井戸活性層の無秩序が可能となり、各半導体層の極性変動をさらに生じ難くすることができる。
【００７１】
さらに、本実施形態において、量子井戸活性層３から端面電流阻止層７までの層厚方向の距離が０．４μｍを超えると、端面部での電流阻止機能が不十分になり、活性層無秩序化領域１４に電流が流れてしまう。そこで、本実施形態では、端面電流阻止層７から量子井戸活性層３までの距離を約０．２μｍにしてある。これにより、動作電流を低減すると共に活性層無秩序化領域での結晶劣化を防いで高出力動作時の信頼性を向上させることができる。
【００７２】
（実施形態２）
図４は実施形態２の半導体レーザ素子の構造を示す斜視図であり、図５はそのリッジストライプ中央部分における共振器方向（図４のＢ−Ｂ’線部分）の断面図である。
【００７３】
この半導体レーザ素子は、ｎ−ＧａＡｓ基板１上に、厚さ２μｍのｎ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ下クラッド層３１、２層の厚さ８ｎｍのＧａ_０．５Ｉｎ_０．５Ｐウエル層（図示せず）とその間に設けられた１層の厚さ５ｎｍの（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐバリヤ層（図示せず）とそれらを挟む一対の厚さ３０ｎｍの（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐガイド層（図示せず）で構成されるノンドープ多重量子井戸活性層３２、厚さ０．２μｍのｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１上クラッド層３３および厚さ５ｎｍのｐ−Ｇａ_０．５Ｉｎ_０．５Ｐ第１保護層３４が設けられている。
【００７４】
その上の幅５．０μｍのリッジストライプ６は、共振器端面およびその近傍が厚さ５００ｎｍのｎ−（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐ端面電流阻止層３５、厚さ１．２μｍのｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２上クラッド層３６および厚さ０．７μｍのｐ−ＧａＡｓキャップ層１０で構成され、共振器内部には端面電流阻止層３５を有さない構成となっている。リッジストライプ４６の側面は厚さ１．９μｍのｎ−ＧａＡｓ電流ブロック層３７で埋め込まれている。リッジストライプ４６上と電流ブロック層３７上にわたって厚さ３μｍのｐ−ＧａＡｓコンタクト層１２が設けられてその上にｐ型電極１６が設けられ、基板１側にはｎ型電極１５が設けられている。
【００７５】
さらに、共振器端面およびその近傍の量子井戸活性層３２は、共振器方向の長さが２０μｍの活性層無秩序化領域１４を有している。なお、この半導体レーザ素子の共振器長さは８００μｍである。
【００７６】
この半導体レーザ素子は、例えば以下のようにして作製することができる。
【００７７】
図６（ａ）に示すように、ｎ−ＧａＡｓ基板１上に分子線エピタキシー法（ＭＢＥ法）によりｎ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ下クラッド層３１、２層のＧａ_０．５Ｉｎ_０．５Ｐウエル層と１層の（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐバリヤ層と２層の（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐガイド層で構成されるノンドープ多重量子井戸活性層３２、ｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１上クラッド層３３、ｐ−Ｇａ_０．５Ｉｎ_０．５Ｐ第１保護層３４およびｎ−（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐ端面電流阻止層３５を成長する。
【００７８】
次に、厚み０．３μｍのＺｎＯ_ｘ膜を端面電流阻止層３５の全面に蒸着し、フォトリソグラフィとリフトオフにより図６（ｂ）に示すようなＺｎＯ_ｘドット列４１を共振器方向の周期８００μｍで長さ４０μｍ、幅５μｍに形成する。このＺｎＯ_ｘドット列４１をマスクとして、端面電流阻止層３５をエッチングしてドット列状にする。
【００７９】
続いて、７００℃で３時間のアニールを行ってＺｎＯ_ｘドット列４１の直下の量子井戸活性層３２を無秩序化することにより、図６（ｃ）に示すような活性層無秩序化領域１４を形成する。
【００８０】
その後、ＺｎＯ_ｘドット列４１を除去し、第１保護層３４上および端面電流阻止層３５上にわたってｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２上クラッド層３６およびｐ−ＧａＡｓキャップ層１０を第２回目のＭＢＥ法で成長し、フォトリソグラフィとエッチングにより図６（ｄ）に示すようなリッジストライプ６を形成する。
【００８１】
次に、リッジストライプ６の側面に、ｎ−ＧａＡｓ電流ブロック層３７を第３回目のＭＢＥ法により埋め込み成長する。続いて、リッジストライプ６上と電流ブロック層３７上にわたって第４回目のＭＢＥ法によりｐ−ＧａＡｓコンタクト層１２を成長する。
【００８２】
その後、基板１側とコンタクト層１２表面に電極１５、１６を形成し、活性層無秩序化領域１４が共振器端面になるようにへき開を行って光出射端面に反射率８％のコーティングを行い、反対側の端面には反射率９５％のコーティングを行う。これにより、共振器長が８００μｍで活性層無秩序化領域（窓領域）１４の共振器方向の長さが２０μｍの半導体レーザ素子が得られる。
【００８３】
このようにして得られた本実施形態の半導体レーザ素子に対して、電極１５、１６に電圧を印加してリッジストライプ内部とそれに相当する活性層に電流を注入することにより、光出射端面からレーザ光が得られる。本実施形態の半導体レーザ素子は、発振閾値電流が５０ｍＡ、スロープ効率が０．７Ｗ／Ａ、最大光出力が３００ｍＷであり、熱飽和で光出力が制限されて端面劣化は生じなかった。本実施形態の半導体レーザ素子を温度６０℃、光出力ＣＷ２００ｍＷでエージング試験に投入したところ、５０００時間以上にわたって安定に走行した。
【００８４】
このように本実施形態によれば、端面およびその近傍に電流阻止部を設けて活性層無秩序化領域（窓領域）に流れる無効電流を抑制することにより、動作電流の低減を図ることができると共に高出力動作時にも高い信頼性が得られる。
【００８５】
また、本実施形態の半導体レーザ素子でも、端面電流阻止層３５から活性層無秩序化領域１４までの距離（層厚方向）が第１上クラッド層３３の厚さにほぼ等しくなり、その層厚は０．２μｍと比較的薄いので、端面電流阻止層３５から活性層無秩序化領域１４に流れる無効電流を十分に抑制して低動作電流で高い信頼性を有する高出力の半導体レーザ素子が得られる。
【００８６】
また、本実施形態の半導体レーザ素子でも、ｎ型の下クラッド層３１、ｐ型の第１上クラッド層３３、ｐ型の第１保護層３４、ｎ型の端面電流阻止層３５、およびｐ型の第２上クラッド層３６の順に、極性が交互に異なる複数の半導体層を配置して電流阻止機能を実現している。よって、各半導体層の層厚やキャリヤ濃度等のパラメータを調整することにより、電流阻止機能を調整することができる。従って、活性層無秩序化領域に注入される無効電流をさらに制御良く抑制することができ、低動作電流で信頼性が高い高出力の半導体レーザ素子が得られる。
【００８７】
さらに、本実施形態の半導体レーザ素子では、ｎ−（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐ端面電流阻止層３５のＡｌ組成比をｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１上クラッド層３３のＡｌ組成比よりも小さくしてある。よって、ｐ−（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２上クラッド層３６を直接第１上クラッド層３３上に再成長させた場合よりも結晶欠陥の発生を抑制することができ、第２上クラッド層３６の結晶欠陥を介した無効電流の増大を防ぐことができる。
【００８８】
さらに、本実施形態の半導体レーザ素子でも、端面電流阻止層３５の厚みを０．０１μｍ以上０．３μｍ以下の範囲である０．０５μｍにしてあるので、電流阻止機能を維持すると共に安定したレーザ発振を得ることができる。
【００８９】
さらに、本実施形態の半導体レーザ素子でも、端面電流阻止層３５のキャリヤ濃度を５×１０^１７ｃｍ^−３以上５×１０^１８ｃｍ^−３以下の範囲である２××１０^１８ｃｍ^−３にしてあるので、端面電流阻止機能を維持して活性層無秩序化領域１４に流れる無効電流を抑制することができる。なお、端面電流素子層３５のドーパント不純物としてはＳｉ等を用いることができる。
【００９０】
さらに、本実施形態の半導体レーザ素子でも、端面電流阻止層３５の長さと活性層無秩序化領域１４とで共振器方向の長さを略等しくしてあるので、活性層無秩序化領域１４に流れる無効電流を効果的に抑制することができる。
【００９１】
さらに、本実施形態の半導体レーザ素子でも、活性層無秩序化領域１４の共振器方向の長さを１０μｍ以上６０μｍ以下の範囲である２０μｍにしてあるので、端面劣化による信頼性低下を防ぐと共に低動作電流でのレーザ発振を得ることができる。
【００９２】
本実施形態の半導体レーザ素子の製造においては、端面電流阻止層３５の上にＺｎＯ_ｘドット列４１を形成し、これをマスクとして端面電流阻止層３５をエッチングしている。さらに、アニールにより不純物を多重量子井戸活性層３２まで拡散させることによりＺｎＯ_ｘドット列４１の下方に活性層無秩序化領域１４を形成している。これにより、端面およびその近傍の活性層無秩序化領域１４と端面電流阻止層３５との位置合わせをセルフアラインによって高精度に行うことができるので、プロセスが簡素化され、量産化に適している。
【００９３】
なお、結晶中の空孔発生量や空孔拡散距離を制御するためには、アニール温度や時間を考慮する必要がある。また、本実施形態では空孔ではなく不純物を拡散させているので、空孔拡散に比べて極性変動が生じ易い。従って、拡散温度と時間を厳密に制御してなるべく変動を起こさない条件でプロセスを行う必要がある。
【００９４】
また、本実施形態では活性層無秩序化領域１４をリッジストライプ６の下方のみに形成していますが、実施形態１のように端面幅方向全体に形成することもできる。
【００９５】
また、本実施形態において、不純物としてはＭｇ等を用いることもできる。
【００９６】
さらに、本実施形態においても、量子井戸活性層３２から端面電流阻止層３５までの層厚方向の距離を０．４μｍ以下の範囲である約０．２μｍにしてあるので、動作電流を低減すると共に活性層無秩序化領域での結晶劣化を防いで高出力動作時の信頼性を向上させることができる。
【００９７】
なお、上記実施形態１および実施形態２では、光出射端面とその反対側の両端面に活性層無秩序化領域を設けたが、光出射端面のみに活性層無秩序化領域を設けても同様の効果が得られる。
【００９８】
さらに、上記実施形態では多重量子井戸活性層の例について説明したが、単一量子井戸活性層に対しても同様に本発明は適用可能である。基板としては、ＧａＡｓ基板以外にＩｎＰ等の基板を使用することができ、第１導電型としてｎ型、第２導電型として半導体層を成長させた半導体レーザ素子、および第１導電型としてｐ型、第２導電型としてｎ型の半導体層を成長させた半導体レーザ素子のいずれについても本発明は適用可能である。さらに、半導体レーザ素子の製造工程において、ＭＯＣＶＤ法やＭＢＥ法以外にＣＢＥ（化学ビームエピタキシー）法、ＡＬＥ（原子層エピタキシー）法等の成長方法を用いることも可能である。
【００９９】
【発明の効果】
以上詳述したように、本発明の半導体レーザ素子によれば、共振器端面およびその近傍の活性層無秩序化領域（窓領域）上に電流阻止部を設けて活性層無秩序化領域に流れる無効電流を抑制することにより、動作電流の低減を図ると共に高出力動作時に高い信頼性が得られる。また、電流阻止部から活性層無秩序化領域までの距離（層厚方向）が十分小さいので、電流阻止部から活性層無秩序化領域に流れる無効電流を十分に抑制して、低動作電流で高い信頼性を有する高出力の半導体レーザ素子を得ることができる。
【０１００】
さらに、本発明の半導体レーザ素子によれば、電流阻止機能が少なくとも第１導電型の下クラッド層、第２導電型の第１上クラッド層、第１導電型の端面電流阻止層および第２導電型の第２上クラッド層のように、極性が交互に異なる複数の半導体層で実現されるので、各半導体層の層厚やキャリヤ濃度等のパラメータを調整することにより、十分な電流阻止機能を得ることができる。従って、活性層無秩序化領域に注入される無効電流をさらに制御性良く抑制して低動作電流で高信頼性の高出力な半導体レーザ素子を得ることができる。
【０１０１】
さらに、本発明の半導体レーザ素子によれば、端面電流阻止層と第２上クラッド層との間に保護層を設けることにより、端面電流阻止層の組成比、層厚、キャリヤ濃度等のパラメータを独立に制御して電流阻止機能を調整することができる。
【０１０２】
さらに、本発明の半導体レーザ素子によれば、Ａｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）で構成した端面電流阻止層のＡｌ組成比を第１上クラッド層のＡｌ組成比よりも小さくすれば、端面電流阻止層上に再成長させた第２上クラッド層の結晶欠陥発生を抑制して無効電流の増大を防ぐことができる。
【０１０３】
さらに、本発明の半導体レーザ素子によれば、Ａｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）で構成した保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比よりも小さくすれば、端面電流阻止層の組成および層厚の設計自由度が向上し、さらに、保護層上に再成長させた第２上クラッド層の結晶欠陥の発生を抑制して無効電流の増大を防ぐことができる。
【０１０４】
さらに、本発明の半導体レーザ素子によれば、端面電流阻止層の厚みを０．０１μｍ以上０．３μｍ以下にすることにより、電流阻止機能を維持すると共に安定したレーザ発振を得ることができる。
【０１０５】
さらに、本発明の半導体レーザ素子によれば、保護層の厚みを０．００１μｍ以上０．０３μｍ以下にすることにより、保護層上に再成長させた第２上クラッド層の結晶欠陥の発生を抑制して特性劣化を防止することができ、それと共に端面部と内部で光結合損失によるレーザ発振効率の低下を防ぐことができる。
【０１０６】
さらに、本発明の半導体レーザ素子によれば、端面電流阻止層のキャリヤ濃度を５×１０^１７ｃｍ^−３以上５×１０^１８ｃｍ^−３以下にすることにより、電流阻止機能を維持して活性層無秩序化領域に流れる無効電流を抑制し、動作電流を低減することができる。
【０１０７】
さらに、本発明の半導体レーザ素子によれば、電流阻止部と活性層無秩序化領域とで共振器方向の長さを略等しくすることにより、活性層無秩序化領域に流れる無効電流を効果的に抑制することができる。
【０１０８】
さらに、本発明の半導体レーザ素子によれば、活性層無秩序化領域の共振器方向の長さを１０μｍ以上６０μｍ以下にすることにより、端面劣化を防ぐと共に動作電流の増大を抑制することができる。
【０１０９】
さらに、本発明の半導体レーザ素子によれば、活性層無秩序化領域を形成する際に、結晶中に空孔を拡散させて量子井戸活性層を無秩序化することにより、各半導体層の極性変動が生じない。よって、極性が交互に異なる複数の半導体層により得られる電流阻止機能を低下させることなく、活性層無秩序化領域に注入される無効電流を抑制することができる。
【０１１０】
さらに、本発明の半導体レーザ素子によれば、端面電流阻止層または保護層のＡｌ組成比を０．１以下にすることにより、熱アニール温度を上昇させることなく量子井戸活性層を無秩序化させることができ、各半導体層の極性変動をさらに生じ難くすることができる。
【０１１１】
さらに、本発明の半導体レーザ素子によれば、量子井戸活性層から端面電流阻止層まで、または量子井戸活性層から保護層までの層厚方向の距離を０．４μｍにすることにより、端面部での電流阻止機能を十分にして活性層無秩序化領域に流れる無効電流の発生を抑制することができる。
【０１１２】
本発明の半導体レーザ素子の製造方法によれば、端面およびその近傍の活性層無秩序化領域と電流阻止部との位置合わせをセルフアラインによって高精度で行うことができる。よって、半導体レーザ素子の製造プロセスを簡素化して、量産化に対応することができる。
【図面の簡単な説明】
【図１】実施形態１の半導体レーザ素子の構造を示す斜視図である。
【図２】図１のＡ−Ａ’線部分の断面図である。
【図３】実施形態１の半導体レーザ素子の製造工程を説明するための斜視図である。
【図４】実施形態２の半導体レーザ素子の構造を示す斜視図である。
【図５】図４のＢ−Ｂ’線部分の断面図である。
【図６】実施形態２の半導体レーザ素子の製造工程を説明するための斜視図である。
【図７】従来の半導体レーザ素子の構造を示す斜視図である。
【図８】従来の半導体レーザ素子の構造を示す斜視図である。
【符号の説明】
１ 基板
２、３１ 下クラッド層
３、３２ 量子井戸活性層
４、３３ 第１上クラッド層
５、３４ 第１保護層
６ リッジストライプ
７、３５ 端面電流阻止層
８ 第２保護層
９、３６ 第２上クラッド層
１０ キャップ層
１１、３７ 電流ブロック層
１２ コンタクト層
１３ 平坦化層
１４ 活性層無秩序化領域
１５、１６ 電極
２１ ＳｉＯ_ｘストライプ列
４１ ＺｎＯ_ｘドット列

Claims (15)

1. 少なくとも第１導電型の下クラッド層と第２導電型の第１上クラッド層と、両クラッド層で挟まれた量子井戸活性層を有し、少なくとも光出射端面およびその近傍に、該量子井戸活性層を無秩序化した窓領域を備えている半導体レーザ素子において、
   該窓領域上方であって該第１上クラッド層上部分に電流阻止部を有し、該電流阻止部上および該電流阻止部が設けられていない第１上クラッド層上部分にわたってリッジストライプ状に第２導電型の第２上クラッド層を備えている半導体レーザ素子。
2. 前記電流阻止部が、少なくとも第１導電型の端面電流阻止層を有する請求項１に記載の半導体レーザ素子。
3. 前記端面電流阻止層と前記第２上クラッド層との間に保護層を有する請求項２に記載の半導体レーザ素子。
4. 前記端面電流阻止層および前記第１上クラッド層がＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該端面電流阻止層のＡｌ組成比が該第１上クラッド層のＡｌ組成比よりも小さい請求項２または請求項３のいずれかに記載の半導体レーザ素子。
5. 前記保護層および前記端面電流阻止層がＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）または（Ａｌ_ｙＧａ_１−ｙ）_ｚＩｎ_１−ｚＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該保護層のＡｌ組成比が該端面電流阻止層のＡｌ組成比よりも小さい請求項３または請求項４に記載の半導体レーザ素子。
6. 前記端面電流阻止層の厚みが０．０１μｍ以上０．３μｍ以下である請求項２乃至請求項５のいずれかに記載の半導体レーザ素子。
7. 前記保護層の厚みが０．００１μｍ以上０．０３μｍ以下である請求項３乃至請求項６のいずれかに記載の半導体レーザ素子。
8. 前記端面電流阻止層のキャリヤ濃度が５×１０^１７ｃｍ^−３以上５×１０^１８ｃｍ^−３以下である請求項２乃至請求項７のいずれかに記載の半導体レーザ素子。
9. 前記電流阻止部と前記窓領域とは共振器方向の長さが略等しい請求項１乃至請求項８のいずれかに記載の半導体レーザ素子。
10. 前記窓領域は共振器方向の長さが１０μｍ以上６０μｍ以下である請求項１乃至請求項９のいずれかに記載の半導体レーザ素子。
11. 前記窓領域は、前記量子井戸活性層を構成する結晶中に空孔を拡散させて無秩序化したものである請求項１乃至請求項１０のいずれかに記載の半導体レーザ素子。
12. 前記端面電流阻止層および前記保護層のＡｌ組成比が０．１以下である請求項１１に記載の半導体レーザ素子。
13. 前記量子井戸活性層から前記端面電流阻止層まで、または前記量子井戸活性層から前記保護層までの層厚方向の距離が０．４μｍ以下である請求項２乃至請求項１２のいずれかに記載の半導体レーザ素子。
14. 第１導電型の基板上に、少なくとも第１導電型の下クラッド層、量子井戸活性層、第２導電型の第１上クラッド層、第２導電型の保護層および第１導電型の端面電流阻止層を順次成長させる工程と、
    成長表面にＳｉＯ_ｘ膜を形成し、該ＳｉＯ_ｘ膜と該端面電流阻止層とを、少なくとも光出射端面およびその近傍の上方を残して除去する工程と、
    熱アニールにより該ＳｉＯ_ｘ膜下方の該量子井戸活性層部分を選択的に無秩序化する工程と、
    該ＳｉＯ_ｘ膜を除去し、該端面電流阻止層上および該電流阻止層が設けられていない保護層上部分にわたって第２導電型の第２上クラッド層を成長させる工程と
    を含む半導体レーザ素子の製造方法。
15. 第１導電型の基板上に、少なくとも第１導電型の下クラッド層、量子井戸活性層、第２導電型の第１上クラッド層、第２導電型の保護層および第１導電型の端面電流阻止層を順次成長させる工程と、
    該端面電流阻止層を、少なくとも光出射端面およびその近傍の上方を残して除去する工程と、
    不純物拡散により該端面電流阻止層下方の該量子井戸活性層部分を選択的に無秩序化する工程と、
    該端面電流阻止層上および該電流阻止層が設けられていない保護層上部分にわたって第２導電型の第２上クラッド層を成長させる工程と
    を含む半導体レーザ素子の製造方法。

Images