JP2008251055A - 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 - Google Patents

Abstract

【課題】バンドギャップリファレンス回路を備えた基準電圧発生回路において、バンドギャップリファレンス回路の出力の温度依存性を低減する。
【解決手段】第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３は、第１抵抗Ｒ１の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜の抵抗値の温度依存性であって、第１抵抗Ｒ１に流れる負荷電流Ｉ２の温度依存性が正の温度傾斜をもつような抵抗値の温度依存性をもつように制御されている。これにより、トランジスタＱ１，Ｑ２の順方向電圧Ｖbe１，Ｖbe２温度依存性の線形性が向上される。
【選択図】図１

Description

本発明は単独で又は他の半導体装置に組み込まれる基準電圧発生回路及びその製造方法と、その基準電圧発生回路を利用した装置の一例としての電源装置に関するものである。特にこの電源装置は携帯電話など小型機器の電源装置として利用するのに適するものである。

バイポーラトランジスタを用いたバンドギャップリファレンス回路は従来から広く知られており、例えば、特許文献１や非特許文献１などに、その基本的回路構成と原理が公開されている。従来技術の理解のため、基本原理を説明する。

図８に従来型の基準電圧発生回路を示す。
基準電圧発生回路を構成するバンドギャップリファレンス回路において、オペアンプ１の出力端子と接地電位との間に直列に接続された第３抵抗Ｒ６及びバイポーラトランジスタＱ３と、オペアンプ１の出力端子と接地電位との間に直列に接続された第２抵抗Ｒ５、第１抵抗Ｒ４及びバイポーラトランジスタＱ４が設けられている。トランジスタＱ３，Ｑ４はコレクタとベースが相互に電気的に接続されてダイオード接続されている。

オペアンプ１の非反転入力端子（＋）は第３抵抗Ｒ６とトランジスタＱ３の間の接続点１３に接続され、反転入力端子（−）は第１抵抗Ｒ４と第２抵抗Ｒ５の間の接続点１５に接続されている。
第１抵抗Ｒ４，第２抵抗Ｒ５，第３抵抗Ｒ６を用いて帰還をかけたオペアンプ１の出力がバンドギャップリファレンス回路の出力であり、この基準電圧発生回路ではオペアンプ１の出力を基準電圧Ｖrefとしている。

トランジスタＱ３，Ｑ４としてはサイズの異なるものが用いられている。両トランジスタＱ３，Ｑ４に流れる電流について、正確な電流比が要求されるため、トランジスタＱ４としては、トランジスタＱ３と全く同じレイアウトパターンの複数個のバイポーラトランジスタをアレイ状に配置して並列に結線したものを用いることが多い。

図８に示した基準電圧発生回路において、トランジスタＱ４のベース−エミッタ間ｐｎ接合の順方向電圧をＶbe４、第１抵抗Ｒ４の両端にかかる電圧をＶｒ４、トランジスタＱ３のベース−エミッタ間ｐｎ接合の順方向電圧をＶbe３とすると、オペアンプ１のイマジナリーショートにより、Ｖbe４とＶｒ４の和と、Ｖbe３は等しくなる。つまり、

Vbe3＝Vbe4+Vr4 ・・・（１）

となる。
ここで、Ｖｒ４をΔＶbeと置けば、式（１）から、

ΔVbe＝Vbe3-Vbe4 ・・・（２）

が成り立つ。

また、第３抵抗Ｒ６及びトランジスタＱ３を流れる電流をＩ３とし、第１抵抗Ｒ４、第２抵抗Ｒ５及びトランジスタＱ４を流れる電流をＩ４とすると、トランジスタＱ３，Ｑ４を構成する個々のバイポーラトランジスタについて、電流と電圧の関係式より、

Vbe3＝Vtln(I3/Is3) ・・・（３）
Vbe4＝Vtln(I4/Is4) ・・・（４）
が成り立つ。
ここで、Ｖｔはサーマルボルテージであり、Ｖｔ＝ｋＴ／ｑ（ｋ：ボルツマン定数，Ｔ：絶対温度，ｑ：電気素量）で表され、Ｉｓ３，Ｉｓ４はトランジスタＱ３，Ｑ４の飽和電流である。

また、第２抵抗Ｒ５及び第３抵抗Ｒ６について、

I3:I4＝R5:R6 ・・・（５）

であり、式（５）から、

I4＝I3・R6/R5 ・・・（６）

が導かれる。

式（２）に式（３），（４）を代入すると、

ΔVbe＝Vtln((I3・Is4)/(I4・Is3)) ・・・（７）

となる。さらに、式（７）に式（６）を代入すると、

ΔVbe＝Vtln((R5・Is4)/(R6・Is3)) ・・・（８）

となる。

ここで第２抵抗Ｒ５の両端にかかる電圧は、

ΔVbe・R5/R4 ・・・（９）

と表すことができる。
オペアンプ１のイマジナリーショートの関係から、式（９）にＶbe３を足したものがＶrefとなるので、

Vref＝ΔVbe・R5/R4+Vbe3 ・・・（１０）

となる。
さらに、式（１０）に式（８）を代入すると、

Vref＝(R5/R4)Vtln((R5・Is4)/(R6・Is3))+Vbe3 ・・・（１１）

となる。

ここで、トランジスタＱ４として、トランジスタＱ３と全く同じレイアウトパターンのｎ個（ｎは２以上の整数）のバイポーラトランジスタをアレイ状に並列に結線したものを用いたとすると、トランジスタＱ４の飽和電流はトランジスタＱ３に比べてｎ倍なので、

Is4＝n・Is3 ・・・（１２）

となる。
式（１２）を式（１１）に代入して、

Vref＝(R5/R4)Vtln(n・R5/R6)+Vbe3 ・・・（１３）

を得る。

抵抗値Ｒ１，Ｒ２，Ｒ３及びトランジスタＱ４の個数ｎはすべて設計により決まる定数なので、あらためて、

K＝(R5/R4)ln((n・R5/R6) ・・・（１４）

と置くと、

Vref＝K・Vt+Vbe3 ・・・（１５）

となる。

ここで、Ｖｔ＝ｋＴ／ｑなので、Ｖｔは温度Ｔに対して正の傾きｋ／ｑ（０.０８５ｍＶ（ミリボルト）／℃）の線形の関数となる。また、Ｖbe３はＶｔとバイポーラトランジスタＱ３の飽和電流Ｉｓ３の温度依存性（温度特性）で決まる。一般にバイポーラトランジスタの飽和電流Ｉｓは約−２ｍＶ／℃のほぼ線形に近い温度依存性をもつ。したがって、Ｋを２３倍（≒−Ｉｓ／Ｖｔ）程度の値にとってやれば、Ｖrefについて温度依存性をもたない電圧にすることができる。

しかし、現実の回路では、製造ばらつき等によりバイポーラトランジスタの順方向電圧Ｖbeの比がばらついたり、抵抗素子の抵抗比がばらついたり、オペアンプのオフセット電圧が生じたりすることにより、温度依存性にもばらつきが生じる。

この問題に対して、例えば特許文献１ではヒューズを用いてバンドギャップリファレンス回路内の抵抗素子の抵抗値を可変とすることにより、抵抗比を調整し、温度依存性の調整を可能にしている。
しかし、このような調整を行なったとしても、バンドギャップリファレンス回路には温度依存性を劣化させる要因が潜在的に存在する。それはΔＶbeを発生させている抵抗素子が温度依存性をもつ点である。

一般にバンドギャップリファレンス回路が搭載されるＬＳＩ（大規模集積回路）で用いられる抵抗素子の温度依存性は、拡散層を用いた拡散抵抗では１０００〜１５００ｐｐｍ／℃程度、シート抵抗が数十オームのポリシリコン膜を用いたポリシリコン抵抗では数百ｐｐｍ／℃程度ある。したがって、温度が上昇するとΔＶbeを発生させている抵抗素子の抵抗値が上昇し、負荷電流が低下する。負荷電流が低下しても抵抗比は影響を受けないが、バイポーラトランジスタの順方向電圧Ｖbeの温度依存性は負荷電流依存性をもつため、Ｖbeの温度依存性の線形性が損なわれる。

図９に、バイポーラトランジスタの順方向電圧Ｖbeの温度依存性を実測した結果を示す。縦軸は順方向電圧Ｖbe（ｍＶ）、横軸は温度（℃）を示す。ここでは、負荷電流が１０ｎＡ（ナノアンペア）、１００ｎＡ、１μＡ（マイクロアンペア）について測定した。
負荷電流を１０ｎＡ、１００ｎＡ、１μＡと上げていくと、負の傾きが徐々に小さくなっていくのがわかる。

図１０に、バイポーラトランジスタのＶｔの温度依存性を実測した結果を示す。縦軸はＶｔ（ｍＶ）、横軸は温度（℃）を示す。ここでは、負荷電流が１０ｎＡ、１００ｎＡ、１μＡについて測定した。
Ｖｔは、順方向電圧Ｖbeの差分をとっているので、温度傾斜の負荷電流依存性はなく、理論式どおりの特性が現れている。

図９に示したように順方向電圧Ｖbeは負荷電流依存性をもつので、図８に示したバンドギャップリファレンス回路において、負荷電流Ｉ３，Ｉ４を決定する第１抵抗、第２抵抗及び第３抵抗の抵抗値の温度依存性に起因して順方向電圧Ｖbe３，Ｖbe４の温度依存性の線形性が崩れてしまう。これに対して、図１０に示したようにＶｔの温度依存性は負荷電流依存性をもたない。したがって、上記の式（１５）において、Ｋ・ＶｔとＶbe３を足したＶrefは温度依存性をもってしまうという問題があった。

特開平１１−１２１６９４号公報 "Analysis and Design of Analog Integrated Circuits" by Paul R. Gray and Robert G. Meyer, 1977, JOHN WILEY & SONS

そこで本発明は、バンドギャップリファレンス回路を備えた基準電圧発生回路において、バンドギャップリファレンス回路の出力の温度依存性を低減することを目的とするものである。

本発明にかかる基準電圧発生回路は、第１ダイオード、第２ダイオード、演算増幅回路、上記第２ダイオードと上記演算増幅回路の出力との間に直列に設けられた第１抵抗及び第２抵抗、並びに上記第１ダイオードと上記演算増幅回路の出力との間に直列に接続された第３抵抗を備え、上記演算増幅回路の第１入力端子に上記第１抵抗と上記第２抵抗の接続点における第２電圧が入力され、第２入力端子に上記第１ダイオードと上記第３抵抗の接続点における第１電圧が入力されるバンドギャップリファレンス回路を備えた基準電圧発生回路であって、
上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、上記第１ダイオード及び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性が向上するように、抵抗値の温度依存性が制御されているものである。

本明細書において、ダイオードとしては、コレクタとベースが相互に電気的に接続（ダイオード接続）されたバイポーラトランジスタ、及びｐｎ接合ダイオードを挙げることができる。

例えばダイオードとしてダイオード接続されたバイポーラトランジスタを用いた場合、バイポーラトランジスタのベース−エミッタ間ｐｎ接合の順方向電圧Ｖbeの温度依存性は負の温度傾斜をもち、Ｖｔと飽和電流Ｉｓにより決定される。飽和電流Ｉｓの温度依存性はモビリティーμ及び真性のキャリア濃度ｎｉの温度依存性などによって決まり、それらの温度依存性は温度Ｔのべき乗の関数である。そのため、順方向電圧Ｖbeの温度依存性は負の線形に対して少し上に凸の波形を示す。この現象はｐｎ接合ダイオードにおいても同じである。したがって、従来のバンドギャップリファレンス回路において、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の非線形に起因して、バンドギャップリファレンス回路の出力電圧が温度依存性をもっていた。

そこで、本発明にかかる基準電圧発生回路では、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させることにより、バンドギャップリファレンス回路の出力の温度依存性を低減することができ、基準電圧の温度依存性が小さい基準電圧発生回路を得ることができる。

図９に示したように、ダイオード接続されたバイポーラトランジスタでは負荷電流が増加すると順方向電圧Ｖbeも増加する。この現象はｐｎ接合ダイオードでも同じである。
そこで、本発明の基準電圧発生回路において、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、上記第１抵抗に流れる負荷電流の温度依存性が正の温度傾斜をもつように、抵抗値の温度依存性が制御されていることにより、温度上昇に伴って上記第１抵抗に流れる負荷電流を増加させることができ、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させることができる。

本発明の基準電圧発生回路において、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜の抵抗値の温度依存性をもつことにより、第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせることができ、ひいては第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させることができる。

本発明にかかる基準電圧発生回路において、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子の一例として、ポリシリコン抵抗を挙げることができる。
また、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子の他の例として、Ｃｒ（クロム）を含む金属薄膜抵抗を挙げることができる。
また、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子のさらに他の例として、ＭＯＳトランジスタからなり、それらの抵抗値は上記ＭＯＳトランジスタのオン抵抗により決定されるものを挙げることができる。
上記ＭＯＳトランジスタはデプレッション型であることが好ましい。

本発明にかかる電源装置は、検出すべき電圧を分割して分割電圧を供給するための分割抵抗と、基準電圧を供給するための基準電圧源と、上記分割抵抗からの分割電圧と上記基準電圧源からの基準電圧を比較するための比較回路を備えたアナログ回路を備え、上記基準電圧源として本発明の基準電圧発生回路を備えているものである。
本発明の基準電圧発生回路では、基準電圧発生回路を構成するバンドギャップリファレンス回路の出力の温度依存性を低減し、出力である基準電圧の温度依存性を低減しているので、電源装置の出力について、基準電圧の温度依存性に起因する出力の温度依存性を抑制して安定性を向上させることができる。

本発明にかかる基準電圧発生回路の製造方法の第１局面は、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子はポリシリコン抵抗からなる本発明の基準電圧発生回路の製造方法であって、
上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子を構成する各ポリシリコン抵抗となるポリシリコン膜への不純物導入量を調整してシート抵抗を制御することにより、上記ポリシリコン抵抗に、上記第１ダイオード及び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせるものである。

シート抵抗を制御することによりポリシリコン抵抗の抵抗値の温度依存性を制御することができるので、上記ポリシリコン抵抗に、上記第１ダイオード及び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせることができ、本発明の基準電圧発生回路を製造することができる。

上記第１局面において、上記ポリシリコン抵抗に、上記第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性をもたせることにより、本発明の基準電圧発生回路を製造することができる。

また、上記第１局面において、上記ポリシリコン抵抗に、上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせることにより、本発明の基準電圧発生回路を製造することができる。

本発明にかかる基準電圧発生回路の製造方法の第２局面は、上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵抗素子はＭＯＳトランジスタからなり、それらの抵抗値は上記ＭＯＳトランジスタのオン抵抗により決定される本発明の基準電圧発生回路の製造方法であって、
上記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する上記ＭＯＳトランジスタのしきい値を制御することにより、上記ＭＯＳトランジスタのオン抵抗に、上記第１ダイオード及び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせるものである。

しきい値を制御することによりＭＯＳトランジスタのオン抵抗の温度依存性を制御することができるので、上記ＭＯＳトランジスタのオン抵抗に、上記第１ダイオード及び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせることができ、本発明の基準電圧発生回路を製造することができる。

上記第２局面において、上記ＭＯＳトランジスタのオン抵抗に、上記第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性をもたせることにより、本発明の基準電圧発生回路を製造することができる。

また、上記第２局面において、上記ＭＯＳトランジスタのオン抵抗に、上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせることにより、本発明の基準電圧発生回路を製造することができる。

本発明の基準電圧発生回路では、第１ダイオード、第２ダイオード、演算増幅回路、第２ダイオードと演算増幅回路の出力との間に直列に設けられた第１抵抗及び第２抵抗、並びに第１ダイオードと演算増幅回路の出力との間に直列に接続された第３抵抗を備えたバンドギャップリファレンス回路を備えた基準電圧発生回路において、
第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子は、第１抵抗に流れる負荷電流の温度依存性が正の温度傾斜をもち、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性が向上するように、抵抗値の温度依存性が制御されているようにし、さらに、第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる一例として第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜の抵抗値の温度依存性をもつようにしたので、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させることができ、バンドギャップリファレンス回路の出力の温度依存性を低減することができ、基準電圧の温度依存性が小さい基準電圧発生回路を得ることができる。

本発明の基準電圧発生回路において、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子として、ポリシリコン抵抗、Ｃｒを含む金属薄膜抵抗、又はＭＯＳトランジスタのオン抵抗を用いるようにすれば、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子に必要とされる適当な抵抗値の温度依存性をもつものを実現できる。

本発明の電源装置では、検出すべき電圧を分割して分割電圧を供給するための分割抵抗と、基準電圧を供給するための基準電圧源と、分割抵抗からの分割電圧と基準電圧源からの基準電圧を比較するための比較回路を備えたアナログ回路を備え、基準電圧源として本発明の基準電圧発生回路を備えているようにしたので、基準電圧の温度依存性を低減することができ、電源装置の出力について、基準電圧の温度依存性に起因する出力の温度依存性を抑制して安定性を向上させることができる。

本発明にかかる基準電圧発生回路の製造方法の第１局面では、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子はポリシリコン抵抗からなる本発明の基準電圧発生回路の製造方法において、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子を構成する各ポリシリコン抵抗となるポリシリコン膜への不純物導入量を調整してシート抵抗を制御することにより、ポリシリコン抵抗に、第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性であって、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせるようにし、一例として、ポリシリコン抵抗に、第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせるようにしたので、本発明の基準電圧発生回路を製造することができる。

本発明にかかる基準電圧発生回路の製造方法の第２局面では、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子はＭＯＳトランジスタからなり、それらの抵抗値は上記ＭＯＳトランジスタのオン抵抗により決定される本発明の基準電圧発生回路の第２態様の製造方法において、第１抵抗、第２抵抗及び第３抵抗を構成するＭＯＳトランジスタのしきい値を制御することにより、ＭＯＳトランジスタのオン抵抗に、第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性であって、第１ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせるようにし、一例として、ＭＯＳトランジスタのオン抵抗に、第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせるようにしたので、本発明の基準電圧発生回路を製造することができる。

（参考例）
図１は本発明の基準電圧発生回路の一実施例を示す回路図である。
オペアンプ（演算増幅回路）１の出力端子と接地電位との間に直列に接続された第３抵抗Ｒ３及びｎｐｎバイポーラトランジスタ（第１ダイオード）Ｑ１が設けられている。トランジスタＱ１はコレクタとベースが相互に電気的に接続されてダイオード接続されており、そのベース−エミッタ間ｐｎ接合の順方向電圧（バイポーラトランジスタの両端にかかる電圧）はＶbe１である。

オペアンプ１の出力端子と接地電位との間に直列に接続された第２抵抗Ｒ２、第１抵抗Ｒ１及びｎｐｎバイポーラトランジスタ（第２ダイオード）Ｑ２が設けられている。トランジスタＱ２もコレクタとベースが相互に電気的に接続されてダイオード接続されており、そのベース−エミッタ間ｐｎ接合の順方向電圧はＶbe２である。

トランジスタＱ１とＱ２はサイズが異なる。バンドギャップリファレンス回路では両トランジスタＱ１，Ｑ２に流れる電流について正確な電流比が要求されるため、例えばトランジスタＱ１として１個のバイポーラトランジスタを用い、トランジスタＱ２としてトランジスタＱ１と全く同じレイアウトパターンの複数個のバイポーラトランジスタをアレイ状に配置して並列に結線したものが用いられている。

第１抵抗Ｒ１，第２抵抗Ｒ２，第３抵抗Ｒ３の抵抗値はそれぞれＲ１，Ｒ２，Ｒ３である。第１抵抗Ｒ１及び第２抵抗Ｒ２における負荷電流はＩ２であり、第３抵抗Ｒ３における負荷電流はＩ１である。第１抵抗Ｒ１の両端にかかる電圧はＶｒ１である。

第３抵抗Ｒ３とトランジスタＱ１の間の接続点３における第１電圧がオペアンプ１の非反転入力端子（＋）に入力され、第１抵抗Ｒ１と第２抵抗Ｒ２の間の接続点５における第２電圧が反転入力端子（−）に入力される。第１抵抗Ｒ１，第２抵抗Ｒ２，第３抵抗Ｒ３を用いて帰還をかけたオペアンプ１の出力が基準電圧Ｖrefとなっている。

この回路において、第１抵抗Ｒ１及び第２抵抗Ｒ２における負荷電流Ｉ２は、

δI2/δT＝0 ・・・（１６）

なる温度依存性をもっている。
ここで、第１抵抗Ｒ１の両端にかかる電圧Ｖｒ１をΔＶbeと置けば、

I2＝ΔVbe/R1 ・・・（１７）

と表される。

負荷電流Ｉ２の温度依存性をなくすためには、ΔＶbeの温度依存性と同じ温度依存性を第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値にもたせればよい。
トランジスタＱ１として１個のバイポーラトランジスタを用い、トランジスタＱ２としてトランジスタＱ１と全く同じレイアウトパターンのｎ個のバイポーラトランジスタをアレイ状に配置して並列に結線したものを用いた場合、ΔＶbeの温度依存性は、

ΔVbe＝ln(n)×kT/q ・・・（１８）

により表される。ここで、ｋ：ボルツマン定数、ｑ：電気素量である。
式（１８）を温度で微分すると、

δΔVbe/δT＝ln(n)×k/q ・・・（１９）

となる。

例えば常温でのΔＶbeが５４ｍＶ、ΔＶbeの温度依存性δΔＶbe／δＴが０.１７７ｍＶ／℃とすると、後述のように、第１抵抗Ｒ１に約３３００ｐｐｍ／℃（≒０.１７７／５４）の温度依存性をもたせればよい。これにより、負荷電流Ｉ２の温度依存性をなくすことができる。

負荷電流Ｉ２の温度依存性をなくすことにより、トランジスタＱ１，Ｑ２の順方向電圧である順方向電圧Ｖbe１，Ｖbe２について、負荷電流Ｉ１，Ｉ２の温度依存性の影響を受けないようにすることができ、順方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性の低下を抑制することができる。これにより、バンドギャップリファレンス回路の出力の温度依存性を低減することができ、基準電圧Ｖrefの温度依存性が小さい基準電圧発生回路を得ることができる。

図２に参考例の基準電圧発生回路の温度依存性を示す。縦軸は基準電圧Ｖrefである出力電圧Ｖout（ｍＶ）、横軸は温度（℃）を示す。
参考例の基準電圧発生回路では、最大で約３０ｐｐｍ／℃の良好な温度依存性をもつことがわかる。

（実施例１）
参考例の基準電圧発生回路の温度依存性は、図２に示すように、全体としては厳密には凸型を示している。負荷電流Ｉ２の温度依存性をなくすことによりトランジスタＱ１，Ｑ２の順方向電圧Ｖbe１，Ｖbe２の線形性を向上させたにも関わらず、温度依存性が凸型を示すのは、上記で説明したように、本来バイポーラトランジスタの順方向電圧Ｖbeがもっている温度依存性が厳密には線形ではないためである。

そこで、基準電圧発生回路の基準電圧Ｖrefの温度依存性をさらに低減させるためには、実施例１のように負荷電流の温度依存性をゼロにするのではなく、バイポーラトランジスタの順方向電圧Ｖbeの温度依存性の線形性が向上する方向へ負荷電流の温度依存性を制御する必要がある。

参考例では、基準電圧Ｖrefの温度依存性を抑制するための目的の温度依存性がΔＶbeの温度依存性δΔＶbe／δＴであって、上記式（１９）に示したように、ΔＶbeの温度依存性δΔＶbe／δＴは定数で決まるので、比較的容易にΔＶbeの温度依存性δΔＶbe／δＴをなくすことができたのに対し、今度はバイポーラトランジスタの順方向電圧Ｖbeの厳密な温度依存性を考慮する必要があり、またそれは負荷電流によっても変化するため、ひとつのプロセスで対応するのは困難だが、温度依存性のより小さいバンドギャップリファレンス回路（基準電圧発生回路）が必要な場合は有用である。

図９に示した、負荷電流に起因するバイポーラトランジスタの順方向電圧Ｖbeの温度依存性の違いからわかるように、負荷電流が増えると順方向電圧Ｖbeも増す。したがって、順方向電圧Ｖbeの温度依存性の線形性を向上させるには、温度が上がるにつれて負荷電流が増える方向に調整すればよい。

参考例と同様に、例えば常温でのΔＶbeが５４ｍＶ、ΔＶbeの温度依存性δΔＶbe／δＴが０.１７７ｍＶ／℃とすると、ΔＶbeの温度依存性は約３３００ｐｐｍ／℃（≒０.１７７／５４）である。実施例１では、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を、ΔＶbeの温度依存性よりも小さくすることにより、温度上昇に伴って負荷電流を増加させる。

例えば図９中の負荷電流（ベース−エミッタ間電流）Ｉbe＝１０ｎＡでみると、１００℃で３０％程度の電流増加があればよい。これは３０００ｐｐｍ／℃の傾斜となる。したがって、後述のように、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を約０ｐｐｍ／℃、すなわち温度依存性のない抵抗素子により第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を形成することにより、温度上昇に伴って負荷電流Ｉ１，Ｉ２を適度に増加させることができ、順方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性を向上させることができる。これにより、バンドギャップリファレンス回路の出力である基準電圧発生回路の基準電圧Ｖrefの温度依存性をさらに抑制することができる。

上記参考例又は上記実施例１において、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成する各抵抗素子として、例えばポリシリコン抵抗を用いた場合、それらのポリシリコン抵抗を構成するポリシリコン膜に導入する不純物濃度を制御してシート抵抗を制御することにより、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の抵抗値の温度依存性を制御することができる。

図３に、ポリシリコン抵抗の温度係数とシート抵抗の関係を表すグラフを示す。横軸は温度係数（％／℃）、縦軸はシート抵抗（Ω／□）を示す。ここでは、ポリシリコン抵抗として、長さが１００μｍ（マイクロメートル）、幅が２.０μｍ、厚みが０.３５μｍのポリシリコン膜を用い、シート抵抗が５００Ω／□、１０００Ω／□、２０００Ω／□のものについて、それぞれ温度が２５℃、５５℃、８５℃の３点で抵抗値を測定し、各シート抵抗について２５℃の抵抗値を基準として直線一時回帰計算により温度係数を以下の式（２０）により算出した。

温度Ｔ℃の時の抵抗値R(T)＝(1+Tc×(T-25))×R(0) ・・・（２０）

ここでＴｃは温度係数、Ｒ（０）は２５℃のときのシート抵抗値である。

図３からわかるように、シート抵抗が５００Ω、１０００Ω、２０００Ωでは負の温度係数を示す。
例えば実施例１で挙げたように、温度依存性が約３３００ｐｐｍ／℃のポリシリコン抵抗を形成するには、ポリシリコン抵抗を構成するポリシリコン膜へ導入する不純物量を制御して、例えばシート抵抗を２Ω／□程度にすればよい。この場合、プロセス的にポリシリコン単層では実現が困難な場合は、タングステンやチタンなどの高融点金属ポリサイドの適用も考えられる。
また、シート抵抗を１２０Ω／□程度にすれば、温度係数が０、すなわち温度依存性をもたないポリシリコン抵抗を形成することができる。

また、図１に示した第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子として、例えばＣｒを含む金属薄膜抵抗を用いた場合には、その材質を変えることにより、抵抗素子の温度依存性を制御することができる。例えばＮｉＣｒ（ニッケルクロム）やＳｉＣｒ（シリコンクロム）などを用いた場合、Ｃｒの組成比を変化させることにより、温度依存性を制御することができる。

（実施例２）
上記参考例又は上記実施例１において第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成する各抵抗素子としてポリシリコン抵抗を用いた場合について説明したが、抵抗素子をＭＯＳトランジスタのオン抵抗を用いても、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成する各抵抗素子を実現できる。ＭＯＳトランジスタのオン抵抗を用いた場合、ＭＯＳトランジスタの製造工程において、しきい値制御用のチャネルドープを変化させることによりＭＯＳトランジスタのオン抵抗を所望の値に設定できるので、プロセス面でのコスト低減することができる。また、ＭＯＳトランジスタのオン抵抗の比については、トランジスタサイズ比を適正化することで正確な抵抗比を得ることができる。

図４は本発明の基準電圧発生回路の他の実施例を示す回路図である。
オペアンプ１の出力端子と接地電位との間に直列に接続されたデプレッション型ｎチャネルＭＯＳトランジスタＴｒ３及びｎｐｎバイポーラトランジスタ（第１ダイオード）Ｑ５が設けられている。ＭＯＳトランジスタＴｒ３はゲート電極とドレインが電気的に接続されており、本発明の基準電圧発生回路の第３抵抗を構成する。トランジスタＱ５はコレクタとベースが相互に電気的に接続されてダイオード接続されており、そのベース−エミッタ間ｐｎ接合の順方向電圧はＶbe５である。

オペアンプ１の出力端子と接地電位との間に直列に接続されたデプレッション型ｎチャネルＭＯＳトランジスタＴｒ２、Ｔｒ１及びｎｐｎバイポーラトランジスタ（第２ダイオード）Ｑ６が設けられている。ＭＯＳトランジスタＴｒ１，Ｔｒ２はそれぞれゲート電極とドレインが電気的に接続されており、本発明の基準電圧発生回路の第１抵抗、第２抵抗を構成する。トランジスタＱ６はコレクタとベースが相互に電気的に接続されてダイオード接続されており、そのベース−エミッタ間ｐｎ接合の順方向電圧はＶbe６である。

トランジスタＱ５とＱ６はサイズが異なり、例えばトランジスタＱ５として１個のバイポーラトランジスタを用い、トランジスタＱ６としてトランジスタＱ５と全く同じレイアウトパターンの複数個のバイポーラトランジスタをアレイ状に配置して並列に結線したものが用いられている。

ＭＯＳトランジスタＴｒ１，ＭＯＳトランジスタＴｒ２，ＭＯＳトランジスタＴｒ３の抵抗値はそれぞれＴｒ１，Ｔｒ２，Ｔｒ３である。ＭＯＳトランジスタＴｒ１及びＭＯＳトランジスタＴｒ２における負荷電流はＩ６であり、ＭＯＳトランジスタＴｒ３における負荷電流はＩ５である。ＭＯＳトランジスタＴｒ１の両端にかかる電圧はＶｔｒ１である。

ＭＯＳトランジスタＴｒ３とトランジスタＱ５の間の接続点７における第１電圧がオペアンプ１の非反転入力端子（＋）に入力され、ＭＯＳトランジスタＴｒ１とＭＯＳトランジスタＴｒ２の間の接続点９における第２電圧が反転入力端子（−）に入力される。ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を用いて帰還をかけたオペアンプ１の出力が基準電圧Ｖrefとなっている。

参考例で第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を制御して負荷電流Ｉ２の温度依存性をなくしたのと同様に、後述のように、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存性を制御することにより、負荷電流Ｉ６の温度依存性をなくすことができる。これにより、トランジスタＱ５，Ｑ６の順方向電圧Ｖbe５，Ｖbe６について、負荷電流Ｉ５，Ｉ６の温度依存性の影響を受けないようにすることができ、順方向電圧Ｖbe５，Ｖbe６の温度依存性の線形性の低下を抑制することができる。これにより、バンドギャップリファレンス回路の出力の温度依存性を低減することができ、基準電圧Ｖrefの温度依存性を抑制した基準電圧の温度依存性が小さい基準電圧発生回路を得ることができる。

また、実施例１で第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を制御して順方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性を向上させたのと同様に、後述のように、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存性を制御することにより、順方向電圧Ｖbe５，Ｖbe６の温度依存性の線形性を向上させることができる。これにより、バンドギャップリファレンス回路の出力である基準電圧発生回路の基準電圧Ｖrefの温度依存性をさらに抑制することができる。

ＭＯＳトランジスタのオン抵抗の温度依存性は、しきい値Ｖｔｈの温度依存性とモビリティーμの温度依存性により決定される。しきい値Ｖｔｈは温度に対して負の温度傾斜をもち、ゲート電圧が一定の条件下で温度上昇に対してオン抵抗を下げる方向に働く。モビリティーμは温度に対して負の温度傾斜をもち、温度上昇に対してオン抵抗を上げる方向に働く。両者はオン抵抗に対して逆の温度依存性をもつため、しきい値を制御することにより、オン抵抗の抵抗値について負の温度依存性から正の温度依存性まで自由に設定できる。

したがって、上記実施例２において、ＭＯＳトランジスタの製造工程でしきい値制御用のチャネルドープを制御してＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のしきい値を制御することによって、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存性を制御することができる。

図５に、デプレッション型ｎチャネルＭＯＳトランジスタのオン抵抗の温度依存性（ｐｐｍ／℃）としきい値（Ｖ）の関係を表すグラフを示す。ここで、デプレッション型ｎチャネルＭＯＳトランジスタとして、チャネル幅が１０μｍ、チャネル長が５μｍのものを用い、ドレイン−ソース間の電位差を６０ｍＶ（ほぼ上記ΔＶbeと同じ）とし、ゲート−ソース間の電位差が０Ｖのときのオン抵抗を測定した。
図５から分かるように、しきい値が変化するとオン抵抗の温度依存性も変化するので、しきい値を制御することにより、デプレッション型ｎチャネルＭＯＳトランジスタのオン抵抗の温度依存性を制御することができる。

上記実施例１，２及び参考例では、第１ダイオードとしてのトランジスタＱ１，Ｑ５として１個のバイポーラトランジスタを用い、第２ダイオードとしてのトランジスタＱ２，Ｑ６としてトランジスタＱ１，Ｑ５と全く同じレイアウトパターンの複数個のバイポーラトランジスタをアレイ状に配置して並列に結線したものを用いているが、本発明はこれに限定されるものではなく、第１ダイオードと第２ダイオードに流れる電流について正確な電流比が得られる構成であれば、第１ダイオード及び第２ダイオードどのような構成であってもよい。

また、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子として、ポリシリコン抵抗、Ｃｒを含む金属薄膜抵抗及びＭＯＳトランジスタを挙げているが、本発明はこれに限定されるものではなく、適当な抵抗値の温度依存性をもつ他の抵抗素子を用いていもよい。
また、第１ダイオード及び第２ダイオードとしてダイオード接続されたバイポーラトランジスタを用いているが、本発明はこれに限定されるものではなく、第１ダイオード及び第２ダイオードとしてｐｎ接合ダイオードを用いることもできる。

（実施例３）
図６は、本発明の基準電圧発生回路を備えた電源装置の一実施例を示す回路図である。
直流電源１７からの電源を負荷１９に安定して供給すべく、定電圧発生回路２１が設けられている。定電圧発生回路２１は、直流電源１７が接続される入力端子（Ｖbat）２３、基準電圧源としての基準電圧発生回路（Ｖref）２５、演算増幅器２７、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）２９、分割抵抗Ｒ７，Ｒ８及び出力端子（Ｖout）３１を備えている。

定電圧発生回路２１の演算増幅器２７では、出力端子がＰＭＯＳ２９のゲート電極に接続され、反転入力端子に基準電圧発生回路２５から基準電圧Ｖrefが印加され、非反転入力端子に出力電圧Ｖoutを分割抵抗Ｒ７とＲ８で分割した電圧が印加され、分割抵抗Ｒ７，Ｒ８からの分割電圧が基準電圧Ｖrefに等しくなるように制御される。

定電圧発生回路２１において、基準電圧発生回路２５として本発明の基準電圧発生回路が用いられる。本発明の基準電圧発生回路では、基準電圧発生回路を構成するバンドギャップリファレンス回路の出力の温度依存性を低減し、基準電圧Ｖrefの温度依存性を低減しているので、定電圧発生回路２１の出力について安定性を向上させることができる。

（実施例４）
図７は、本発明の基準電圧発生回路を備えた電源装置の他の実施例を示す回路図である。
２７は演算増幅器で、その反転入力端子に基準電圧発生回路２５が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）３３から入力される測定すべき端子の電圧が分割抵抗Ｒ７とＲ８によって分割されて演算増幅器２７の非反転入力端子に入力される。演算増幅器２７の出力は出力端子（Ｖout）３５を介して外部に出力される。

電圧検出回路３９において、測定すべき端子の電圧が高く、分割抵抗Ｒ７とＲ８により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器２７の出力がＨを維持し、測定すべき端子の電圧が降下してきて分割抵抗Ｒ７とＲ８により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器２７の出力がＬになる。

電圧検出回路３９において、基準電圧発生回路２５として本発明の基準電圧発生回路が用いられる。本発明の基準電圧発生回路では、基準電圧発生回路を構成するバンドギャップリファレンス回路の出力の温度依存性を低減し、基準電圧Ｖrefの温度依存性を低減しているので、電圧検出回路３９の出力について安定性を向上させることができる。

以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

本発明の基準電圧発生回路の一実施例を示す回路図である。 参考例の基準電圧発生回路の温度依存性を表すグラフである。 ポリシリコン抵抗の温度係数とシート抵抗の関係を表すグラフである。 本発明の基準電圧発生回路の他の実施例を示す回路図である。 デプレッション型ｎチャネルＭＯＳトランジスタのオン抵抗の温度依存性（ｐｐｍ／℃）としきい値（Ｖ）の関係を表すグラフである。 本発明の基準電圧発生回路を備えた電源装置の一実施例を示す回路図である。 本発明の基準電圧発生回路を備えた電源装置の他の実施例を示す回路図である。 従来型の基準電圧発生回路を示す回路図である。 バイポーラトランジスタの順方向電圧Ｖbeの温度依存性を表すグラフである。 バイポーラトランジスタのＶｔの温度依存性を表すグラフである。

符号の説明

１ オペアンプ
３，５ 接続点
Ｑ１ 第１ダイオード
Ｑ２ 第２バイポーラトランジスタ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗

Claims (11)

1. 第１ダイオード、第２ダイオード、演算増幅回路、前記第２ダイオードと前記演算増幅回路の出力との間に直列に設けられた第１抵抗及び第２抵抗、並びに前記第１ダイオードと前記演算増幅回路の出力との間に直列に接続された第３抵抗を備え、前記演算増幅回路の第１入力端子に前記第１抵抗と前記第２抵抗の接続点における第２電圧が入力され、第２入力端子に前記第１ダイオードと前記第３抵抗の接続点における第１電圧が入力されるバンドギャップリファレンス回路を備えた基準電圧発生回路において、
   前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子は、前記第１抵抗に流れる負荷電流の温度依存性が正の温度傾斜をもち、前記第１ダイオード及び前記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性が向上するように、抵抗値の温度依存性が制御されていることを特徴とする基準電圧発生回路。
2. 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子は、前記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜の抵抗値の温度依存性をもつ請求項１に記載の基準電圧発生回路。
3. 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子はポリシリコン抵抗からなる請求項１又は２に記載の基準電圧発生回路。
4. 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子はＣｒを含む金属薄膜抵抗からなる請求項１又は２に記載の基準電圧発生回路。
5. 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子はＭＯＳトランジスタからなり、それらの抵抗値は前記ＭＯＳトランジスタのオン抵抗により決定される請求項１又は２に記載の基準電圧発生回路。
6. 前記ＭＯＳトランジスタはデプレッション型である請求項５に記載の基準電圧発生回路。
7. 検出すべき電圧を分割して分割電圧を供給するための分割抵抗と、基準電圧を供給するための基準電圧源と、前記分割抵抗からの分割電圧と前記基準電圧源からの基準電圧を比較するための比較回路を備えたアナログ回路を備え、前記基準電圧源として請求項１から６のいずれかに記載の基準電圧発生回路を備えていることを特徴とする電源装置。
8. 第１ダイオード、第２ダイオード、演算増幅回路、前記第２ダイオードと前記演算増幅回路の出力との間に直列に設けられた第１抵抗及び第２抵抗、並びに前記第１ダイオードと前記演算増幅回路の出力との間に直列に接続された第３抵抗を備え、前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子はポリシリコン抵抗からなり、前記演算増幅回路の第１入力端子に前記第１抵抗と前記第２抵抗の接続点における第２電圧が入力され、第２入力端子に前記第１ダイオードと前記第３抵抗の接続点における第１電圧が入力されるバンドギャップリファレンス回路を備えた基準電圧発生回路の製造方法において、
   前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子を構成する各ポリシリコン抵抗となるポリシリコン膜への不純物導入量を調整してシート抵抗を制御することにより、前記ポリシリコン抵抗に、前記第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性であって、前記第１ダイオード及び前記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせることを特徴とする基準電圧発生回路の製造方法。
9. 前記ポリシリコン抵抗に、前記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせる請求項８に記載の基準電圧発生回路の製造方法。
10. 第１ダイオード、第２ダイオード、演算増幅回路、前記第２ダイオードと前記演算増幅回路の出力との間に直列に設けられた第１抵抗及び第２抵抗、並びに前記第１ダイオードと前記演算増幅回路の出力との間に直列に接続された第３抵抗を備え、前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素子はＭＯＳトランジスタからなり、それらの抵抗値は前記ＭＯＳトランジスタのオン抵抗により決定され、前記演算増幅回路の第１入力端子に前記第１抵抗と前記第２抵抗の接続点における第２電圧が入力され、第２入力端子に前記第１ダイオードと前記第３抵抗の接続点における第１電圧が入力されるバンドギャップリファレンス回路を備えた基準電圧発生回路の製造方法において、
    前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成する前記ＭＯＳトランジスタのしきい値を制御することにより、前記ＭＯＳトランジスタのオン抵抗に、前記第１抵抗に流れる負荷電流の温度依存性に正の温度傾斜をもたせる程度の抵抗値の温度依存性であって、前記第１ダイオード及び前記第２ダイオードの順方向電圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値の温度依存性をもたせることを特徴とする基準電圧発生回路の製造方法。
11. 前記ＭＯＳトランジスタのオン抵抗に、前記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性をもたせる請求項１０に記載の基準電圧発生回路の製造方法。

Images