JP4380812B2 - バンドギャップ基準電圧を発生する方法 - Google Patents
バンドギャップ基準電圧を発生する方法 Download PDFInfo
- Publication number
- JP4380812B2 JP4380812B2 JP08801898A JP8801898A JP4380812B2 JP 4380812 B2 JP4380812 B2 JP 4380812B2 JP 08801898 A JP08801898 A JP 08801898A JP 8801898 A JP8801898 A JP 8801898A JP 4380812 B2 JP4380812 B2 JP 4380812B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- terminal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は一般に集積回路に関し、特にバンドギャップ基準電圧を発生する集積回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
電子回路（例えば、セルラ電話、ラップトップコンピュータ、コーダ／デコーダおよび電圧調整器）には、安定な、かつ正確な基準電圧が実際の動作に必要である。しかしながら、回路動作中に生じる温度変化のために、基準電圧を一定に維持することができないことがある。そこで、バンドギャップ基準電圧発生装置（bandgap reference voltage generator）として知られる回路が、基準電圧の温度依存性を補い、一定の基準電圧を印加するために使用される。
【０００３】
典型的に、バンドギャップ基準電圧発生装置は、所定の動作温度範囲を超えた電圧においても、1パーセント未満しか変化しない基準電圧をもたらさなければならない。基準電圧発生装置の機能の一特徴は、基準電圧 対 温度のプロットの形にある。そのプロットは、基準電圧が下降するポイントに温度が到達して反曲するまで、温度が上昇するに従い、基準電圧が上昇することに、特徴がある。このプロットの曲率は、温度による反応の特性曲度（characteristic bow）と呼称されている。
【０００４】
バンドギャップ基準電圧を発生させる通常の技術では、基準電圧を発生させるための薄膜レジスタ（thin film resistor）を使用する。薄膜レジスタは、約0の温度係数を有するが、追加の工程段階を必要とするので、集積回路のコストがくなってしまう。
【０００５】
従って、安定した、かつ正確な基準電圧を印加するための改善された方法および回路があれば有益である。さらに、トランジスタのベースーエミッタ間電圧の温度係数に影響する第２オーダー（second order）を補うことも有益である。加えて、特性の操作および加工（operating and process characteristics）における変更を個別にできる低コストバンドギャップ基準電圧発生装置の提供が望まれる。
【０００６】
【好適実施例の詳細な説明】
一般に、本発明は、実質的に、動作中の基準回路の温度変化に反応しない選択可能バンドギャップ基準電圧を提供する。本発明の一実施例としては、正の温度係数を有する電流が、負の温度係数を有する電流に加わり、実質的に0温度係数を有する電流を生成する。さらに詳しくは、その負の温度係数を有する電流もまた、２次の非線形性を有し、電流発生バンドギャップ基準電圧における非線形性を補うするように選択される。
【０００７】
図１は、本発明に従った、バンドギャップ基準電圧回路１０の概要図である。基準電圧回路１０は、比例絶対温度（proportional to absolute temperature(PTAT)）電源１２、金属酸化膜半導体電界効果トランジスタ（MOSFET）２８、カレントミラー回路３４、トランジスタ４０および抵抗４２、４４から構成される。より詳細には、PTAT電源１２は、１つの端子がトランジスタ１８のエミッタ端子および電力供給端子（例えば、接地のように動作電位を受けるために接続される）に共通に接続される抵抗器１４を含む。抵抗器１４の他の端子は、トランジスタ１６のエミッタ端子に接続される。トランジスタ１６のベース端子は、トランジスタ１８のコレクタ端子およびトランジスタ２２のエミッタ端子に、共通に接続される。トランジスタ１８のベース端子は、トランジスタ１６のコレクタ端子およびトランジスタ２０のエミッタ端子に共通に接続される。トランジスタ２０、２２のベース端子は、共通に接続し、PTAT電源１２の入力２４にもたらされる。トランジスタ２０、２２のコレクタ端子は、PTAT電源１２の出力３２および入力２６をそれぞれもたらす。当業者であれば気付くように、トランジスタのベース端子は、制御電極とも呼称され、コレクタおよびエミッタ端子は、電流電極（current carrying electrodes）とも呼称される。バンドギャップ基準電圧回路１０は、バイポーラの工程、相補型金属酸化膜半導体（CMOS）工程またはバイポーラと相補型金属酸化膜半導体との結合（BICMOS）工程を使用して製造され得る。
【０００８】
MOSFET２８のゲート端子は、カレントミラー回路３４の出力３０および、PTAT電源１２の入力２６に、共通に接続される。MOSFET２８のソース端子は、PTAT電源１２の入力２４に接続される。MOSFET２８のドレイン端子は、例えばVccのような動作電位を受けるために結合せられる電力供給端子に接続される。当業者であれば気付くように、MOSFETのゲート端子は、制御電力とも呼称され、ソースおよびドレイン端子は、電流電極とも呼称される。
【０００９】
さらに、トランジスタ４０のベース端子およびコレクタ端子は、PTAT電源１２の入力２４および出力３２に、それぞれ接続される。トランジスタ４０のエミッタ端子は、抵抗器４２の一端子に接続される。抵抗器４２の他方の端子は、例えばアースのような動作電位を受けるために接合せられる電力供給端子および抵抗器４４の一端子に、共通に接続される。トランジスタ４４の他方の端子は、基準電圧回路１０の出力端子４６としても用いられる。カレントミラー回路３４は、動作電位Vccを受ける電力供給端子に接続される端子、トランジスタ２０、４０のコレクタ端子に共通に接続される入力３６、並びに基準電圧回路１０の端子４６に接続せられる出力３８を、有する。
【００１０】
抵抗器１４、４２、４４は、インプラントされた抵抗器であるが、拡散抵抗器、離散的抵抗器、薄膜抵抗器、金属膜抵抗器、などでもよいことに注意されたい。抵抗器の種類は本実施例に限定しない。しかし、抵抗器１４、４２、４４は、好適には、同種の抵抗器である。抵抗器４４は、ターミナル４６で出力電圧として上昇せられる電圧の一部分を選択するための供給栓部分（provide tap point）に連続して接続される複数の抵抗から構成され得る。
【００１１】
図２は、いくつかのトランジスタの非線形なベースーエミッタ間電圧温度ドリフトを示した連続したプロット５０の図である。横軸は、温度を度（℃）で表し、縦軸は、ベースーエミッタ間のジャンクション電圧（Vbe）の非線形な電圧の動きをミリボルト（mv）で表している。プロット２０A、１８A、４０Aが、-55℃〜+125℃の温度範囲に亘って示されている。そのプロットは、温度が-55℃以上において、上昇するに従い、電圧変化（voltage drift）を示す特性曲線の曲度または特性の曲率が上昇する。ある温度（例えば、約25℃）での電圧変化の頂上部分を過ぎると、その電圧変化は、数値的に下降していく。曲率の大きさ（amount of curvature）は、トランジスタ４０、１８、２０のベースーエミッタ間ジャンクションを介して流れる電流の温度係数に依存する。
【００１２】
プロット２０Aは、トランジスタ２０におけるその温度に亘る場合のVbe電圧変化の非線形性を図示している。トランジスタ２０を介して流れるコレクタ電流I1が、絶対温度（PTAT電流）に比例し、正の温度係数を有する。プロット１８Aは、トランジスタ１８のその温度に亘る場合のVbe電圧変化の非線形性を示している。トランジスタ１８を介して流れる電流は抵抗器４４の温度係数の負値と等しい温度係数を有する。プロット１８Aの曲率は、プロット２０Aの曲率よりも大きい。トランジスタ１８を介して流れる電流はまた、ゼロ温度係数を有する抵抗器が回路に使用される場合、ゼロ温度係数を有する。プロット４０Aは、トランジスタ４０のその温度に亘る場合のVbe電圧変化の非線形性を示している。トランジスタ４０を介して流れる電流は、負の温度係数を有し、そのプロット４０Aの曲率は、プロット２０Aまたはプロット１８Aのどちらの曲率よりも大きい。
【００１３】
水平な線５１（プロット２０A、１８A、４０Aの頂上部分でのポイントで描かれている）が、ゼロ基準線である。所与の温度でのその電圧変化の非線形性の度合いは、所定のプロットにおけるVbe電圧変化の非線形性の値と、水平な線５１上の同温度での値との間の相違として測定される。実施例によると、温度125℃でのトランジスタ２０の電圧変化非線形性の大きさは、+125℃でのプロット２０Aの値と、水平な線５１との間の電圧の相違である。
【００１４】
動作においてバンドギャップ基準電圧回路１０は、曲率の調整をもたらし、温度を超えたときの基準電圧における非線形性を小さくするようにする。図１にもどり、PTAT回路１２に、正の温度係数を有する出力電圧I1が発生する。電流I1は、負の温度係数を有する電流I2に加わり、電流IRを成す。その電流IRは、電流ミラー回路３４の入力３６に送られる。電流IRは、カレントミラー回路３４の出力３０、３８に鏡影する（mirrored）。
【００１５】
好適には、電流I1、I2の温度係数は互いに打ち消しあい、それによって、電流IRから鏡影せられる電流ITが、出力４６において実質的なゼロ温度係数電圧をもたらす。カレントミラー３４により、出力３０において生成された電流は、PTAT回路１２内に入力され、電流I0として同定する。電流I0は、電流IRに比例し、その比例定数は、トランジスタ１６、１８、２０、２２のエミッタ領域に従い設定される。例えば、トランジスタ１８、２２のエミッタ領域をトランジスタ２０のエミッタ領域とそれぞれ同一および2倍に選択することによって、電流I0の値は電流IRの値の半分に設定し得る。
電流I1は次式のように与えられる：
I1=(VT*ln(n))/R14ただし：
VTは、サーマルボルテージ（thermal voltage） kT/q；
kは、ボルツマン定数；
qは、電子の電荷；
Tは、絶対温度（ケルビン（degrees Kelvin））；
nは、トランジスタ２０のエミッタ領域に対するトランジスタ１６のエミッタ領域の比率である；および
R14は、抵抗器１４の抵抗値である。
【００１６】
電流I2は次式のように与えられる：
I2=(Vbe18+Vbe20-Vbe40)/R42ただし：
Vbe18は、トランジスタ１８のベースーエミッタ間電圧；
Vbe20は、トランジスタ２０のベースーエミッタ間電圧；
Vbe40は、トランジスタ４０のベースーエミッタ間電圧；および
R42は、抵抗器４２の抵抗値である。
バイポーラトランジスタのVbeは、トランジスタを製造するために使用されるウェハ製造工程に、並びにトランジスタに流れる電流の温度係数に、依存する。本発明は、トランジスタ１８、２０、４０のVbeの変化を生じさせた温度を補償してきた抵抗器４２にかかる電圧を設定することにより、電流I2の温度変化による非線形性を軽減させる。抵抗器４２にかかる電圧は、トランジスタ１８のVbe電圧とトランジスタ２０のVbe電圧との和から、トランジスタ４０のVbe電圧を減じたものに等しく設定される。このように、電流I2の曲率は、トランジスタ１８のVbeにおける電圧変化の非線形性の曲率とトランジスタ２０のVbeにおける電圧変化の非線形性の曲率との和から、トランジスタ４０のVbeにおける電圧変化の非線形性の曲率を減じたものに等しい。例えば、選択されたの温度において、トランジスタ１８、２０、４０のVbe電圧変化値の大きさは、水平な線５１と線５２の値との間の差として表される。その線５２は、選択されたの温度での（１）水平な線５１とトランジスタ１８のVbe電圧変化値との間の差、（２）水平な線５１とトランジスタ２０のVbe電圧変化値との間の差、（３）水平な線５１とトランジスタ４０のVbe電圧変化値との間の差、の和である。
【００１７】
電流I1は、トランジスタ１８、２２が同じだけのエミッタ面積を有するかぎり、電流I0の大きさによっては影響を受けないことに注意されたい。しかし、電流I0の大きさは、電流I2に影響を与える線形および非線形の温度変化の両方を含む。より詳細には、電流I0の非線形の部分は、それが、ある温度範囲に対して変化する場合、トランジスタ１８、２０、４０のベースーエミッタ間電圧が変化する。図２には、トランジスタ１８、２０、４０のベースーエミッタ間電圧変化の非線形性を示す。トランジスタ１８、２０、４０のベースーエミッタ間電圧は、図２に示すように、弓形の非線形特性（bow-shaped nonlinearity characteristic）にドリフトする。非線形ドリフトの大きさは、各トランジスタをを介して流れる電流の温度特性に依存する。電流I2の曲率は、トランジスタ１８の曲率とトランジスタ２０の曲率との和から、トランジスタ４０の曲率を減じたものに依存する。電流I2の曲率は、Vbe18とVbe20との和からVbe40を減じたものに比例する。このように、トランジスタ４０のVbe電圧の曲率は、電流I0の前もっての選択によって、補うことができる。所定の温度において、トランジスタ１８のベースーエミッタ間電圧とトランジスタ２０のベースーエミッタ間電圧との和から、トランジスタ４０のベースーエミッタ間電圧を減じたものが実質的に一定であるように、電流I0は選択される。
【００１８】
カレントミラー３４によって、出力３８で生じる電流は、抵抗器４４内に入力され、それにより、出力４６に実質的ゼロ温度係数を有するバンドギャップ基準電圧を生成する。
【００１９】
図３は、本発明に従った、調整されたバンドギャップ基準回路６０の概要図である。この図において、同一の参照番号が、同一の構成要素を示すために使用されていることに注意されたい。調整されたバンドギャップ基準回路６０は、PTAT電源１２、ベータ補償回路（beta compensation circuit）６１、トランジスタ４０、MOSFET８４、抵抗器４２、４４、カレントミラー回路３４および基準電圧調整回路（reference voltage trim circuit）９０から構成される。さらに、ベータはトランジスタの電流利得であり、ベース電流に対するコレクタ電流の比率、即ち、ベータ(β)=Ic/Ibである。ベータ補償回路６１は、NPNトランジスタ６２、６４、６８およびMOSFET６６を含む。より詳細には、トランジスタ６２のエミッタ端子は、、供給電位を受けるために結合する供給端子（例えば、アースなど）に、接続される。トランジスタ６２、６４は、ダイオード接続される（diode connected）。換言すると、トランジスタ６２のベースおよびコレクタ端子は、共通に、互いに接続し、かつトランジスタ６４のエミッタ端子に接続される。このように、入力２４は、２個のダイオード（即ち、トランジスタ６２、６４のベースーエミッタ間ジャンクション）を介して、ソース基準に結合される。MOSFET６６のゲート端子は、PTAT電源１２の入力２６に接続される。MOAFET６６のドレイン端子は、トランジスタ６８のエミッタ端子に接続される。トランジスタ６８のベース端子は、PTAT電源１２の出力３２およびカレントミラー回路３４の入力３６に、共通に接続される。トランジスタ６８のコレクタ端子は、動作電圧（例えば、Vcc）を受けるために結合される電力供給端子に接続される。
【００２０】
カレントミラー回路３４は、MOSFET８４のソース端子に接続される出力３８を有する。MOSFET８４のゲート端子が、端子８５の役割をもち、MOSFET８４のドレイン端子が、抵抗器４４の一端子に接続される。抵抗器４４の他方の端子は、例えば、ソースの電位を受けるために結合される電力供給端子に、接続される。端子８５における信号は、カレントミラー回路３４からもたらされる、MOSFET８４、９６、１００のゲート端子のための電圧バイアスである。
【００２１】
電圧基準調整回路９０は、バッファ回路９２および電流操作回路（current steering circuit）９４から成る。バッファ回路９２は、電流操作回路９４の入力としての役割をはたす√入力を有し、ノード８６に接続される。バッファ回路９２の出力は、電流操作回路９４の出力としての役割をはたし、調整されたバンドギャップ基準回路６０の出力として端子１０４に接続される。ヒュージブルリンク９８の一端子およびヒュージブルリンク１０２の一端子が、バッファ回路９２の出力に接続される。ヒュージブルリンク９８の他方の端子は、MOSFET９６のドレイン端子に接続し、ヒュージブルリンク１０２の他方の端子は、MOSFET１００のドレイン端子に接続される。MOSFET９６、１００のソース端子は、共通に、互いに接続し、かつMOSFET８４のソース端子に接続される。追加のMOSFETとヒュージブルリンクとの合成体（combination）が、MOSFET９６、１００およびヒュージブルリンク９８、１０２に、並列に接続し得る。電流操作回路９４におけるMOSFETとヒュージブルリンクとの合成体の数は、本実施例に限定されない。
【００２２】
図４には、曲率を適正化したバンドギャップ基準電圧を示したプロット１１０を図示したものである。その横軸は温度（℃）を表し、縦軸は、ボルト(V)にて測定されるノード８６、１０４（図３参照）における基準電圧を表す。調整されたバンドギャップ基準回路６０におけるトランジスタ１６〜２２、６２、６４、６８、４０が約400、250または100のうち一のベータ（β）値を有する場合、プロット１１２、１１４、１１６は、温度に対する基準電圧の変化を示す。
【００２３】
動作において、トランジスタ６８によって、トランジスタ２０、４０内にベース電流が注入される。操作にわたり、トランジスタ（例えば、トランジスタ２０、４０）のベータが、減少すると、そのトランジスタは、コレクタ電流をトランジスタに供給するために、より多くのベース電流を必要とする。トランジスタ６８のベース電流は、トランジスタ２０、４０のコレクタ電流に加わる。次に、その電流は、カレントミラー回路３４内へ供給される。しかし、トランジスタ６８のベース電流が、トランジスタ２０、４０のベース電流と一致する場合、ベース電流が完全に相殺され、その曲率は減少しない、ことに注意されたい。好適には、トランジスタ６８のベース電流は、トランジスタ２０、４０のベース電流よりも小さい。
【００２４】
トランジスタ２２の電流I0は、ノード８６における基準電圧の曲率または非線形性を最小にするように選択される。実施例に従い、その電流I0は、約(I1+I2)/2の値を有するように選択され得る。一方で、トランジスタ２０、４０のベース電流を充分に補うベース電流を供給することにより、トランジスタ６８の電流I3は、トランジスタのベータの変化に適合するように選択される。これらの電流は、温度に対して非線形に変化する。また、実施例によれば、その電流I3は、電流I0と電流I1との積を1/2倍し、平方根をとったもの、即ち、√((I0*I1)/2)、とだいたい等しい値を有するように選択される。
【００２５】
トランジスタ６８、８４および基準電圧調整回路９０が、トランジスタのベータを変化させる工程差を打ち消すように調整を施す。図４には、異なるトランジスタのベータについても、温度に対して実質的に同様の形を有するノード８６での基準電圧を、調整されたバンドギャップ基準回路６０によって、もたらされる。調整回路９０は、基準電圧の大きさを適正化するように、トランジスタ４４を介して電流の大きさを変化させるオフセット調整電流（offset correction current）を供給する。複数のMOSFET（例えば、MOSFET９６、１００）は、幾何学的に、ゲート長およびゲート幅を2倍（binary-weighted）にしている。ヒュージブルリンク９８、１０２によって、電流は、通常、バッファ回路９６、１００のそれぞれを介して、バッファ回路９２のアースの電位に流れ得る。それによって、調整トランジスタMOSFET８４および抵抗器４４を介して、電流が、再流入し（redirected）、流れることができる。例えば、ヒュージブルリンク９８、１０２は、プローブにおける電流パルスによってオープンし、通常、その電流がそのヒュージブルリンクを介して流れ、それによってノード８６において基準電圧が上がるために、MOSFET８４および抵抗器４４内にその電流が再流入する。バッファ回路９２は、高インピーダンス入力をもたらし、かつ端子１０４での基準電圧値の緩衝出力（buffered output）をもたらす。さらに、バッファ回路９２によって、MOSFET（例えば、MOSFET９６、１００）が、そのMOSFETゲート面積が２倍になると、正確に電流のスケーリングをもたらすことのできる共通ドレイン電圧を有し得る。選択的にリンク（例えば、ヒュージブルリンク９８、１０２）をオープンにすることにより、調整されたバンドギャップ基準電圧６０は、端子１０４における出力基準電圧を上げることが可能であり、かつ調整されたバンドギャップ基準電圧６０のトランジスタのベータ値の変化を適正化させることも可能である。
【００２６】
ここまで、本発明の回路および方法が、安定かつ正確な基準電圧を提供するものであることを理解されたい。調整されたバンドギャップ基準回路は、実質的にトランジスタのベースーエミッタ間電圧の温度係数の二次的影響（second order effect）を除去することである。さらに、その調整されたバンドギャップ基準回路は、動作および工程の特性の変化に係わらず、低コストバンドギャップ基準電圧を提供する。
【図面の簡単な説明】
【図１】本発明に従った、基準電圧回路の概要図。
【図２】いくつかのトランジスタの非線形なベースーエミッタ間電圧温度ドリフトを示した連続したプロットの図。
【図３】本発明に従った、調整したバンドギャップ基準電圧の概要図。
【図４】本発明に従った、湾曲矯正バンドギャップ基準電圧を図示したプロットの図。
【符号の説明】
１０、６０ バンドギャップ基準電圧回路
１２ 電源
１４、１６、１８、２０、２２、４０ トランジスタ
２４、２６、３６ 入力
２８、６６、８４ MOSFET
３０、３２、３８ 出力
３４ カレントミラー回路
４２、４４ 抵抗器
４６ 出力端子
２０A、１８A、４０A、５０、１１０、１１２、１１４、１１６ プロット５１、５２水平な線
６１ ベータ補償回路
６２、６４、６８ NPNトランジスタ
８５ 端子
８６、１０４ ノード
９０ 電圧基準調整回路
９２ バッファ回路
９４ 電流操作回路
９６、１００ バッファ回路
９８、１０２ ヒュージブルリンク
【産業上の利用分野】
本発明は一般に集積回路に関し、特にバンドギャップ基準電圧を発生する集積回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
電子回路（例えば、セルラ電話、ラップトップコンピュータ、コーダ／デコーダおよび電圧調整器）には、安定な、かつ正確な基準電圧が実際の動作に必要である。しかしながら、回路動作中に生じる温度変化のために、基準電圧を一定に維持することができないことがある。そこで、バンドギャップ基準電圧発生装置（bandgap reference voltage generator）として知られる回路が、基準電圧の温度依存性を補い、一定の基準電圧を印加するために使用される。
【０００３】
典型的に、バンドギャップ基準電圧発生装置は、所定の動作温度範囲を超えた電圧においても、1パーセント未満しか変化しない基準電圧をもたらさなければならない。基準電圧発生装置の機能の一特徴は、基準電圧 対 温度のプロットの形にある。そのプロットは、基準電圧が下降するポイントに温度が到達して反曲するまで、温度が上昇するに従い、基準電圧が上昇することに、特徴がある。このプロットの曲率は、温度による反応の特性曲度（characteristic bow）と呼称されている。
【０００４】
バンドギャップ基準電圧を発生させる通常の技術では、基準電圧を発生させるための薄膜レジスタ（thin film resistor）を使用する。薄膜レジスタは、約0の温度係数を有するが、追加の工程段階を必要とするので、集積回路のコストがくなってしまう。
【０００５】
従って、安定した、かつ正確な基準電圧を印加するための改善された方法および回路があれば有益である。さらに、トランジスタのベースーエミッタ間電圧の温度係数に影響する第２オーダー（second order）を補うことも有益である。加えて、特性の操作および加工（operating and process characteristics）における変更を個別にできる低コストバンドギャップ基準電圧発生装置の提供が望まれる。
【０００６】
【好適実施例の詳細な説明】
一般に、本発明は、実質的に、動作中の基準回路の温度変化に反応しない選択可能バンドギャップ基準電圧を提供する。本発明の一実施例としては、正の温度係数を有する電流が、負の温度係数を有する電流に加わり、実質的に0温度係数を有する電流を生成する。さらに詳しくは、その負の温度係数を有する電流もまた、２次の非線形性を有し、電流発生バンドギャップ基準電圧における非線形性を補うするように選択される。
【０００７】
図１は、本発明に従った、バンドギャップ基準電圧回路１０の概要図である。基準電圧回路１０は、比例絶対温度（proportional to absolute temperature(PTAT)）電源１２、金属酸化膜半導体電界効果トランジスタ（MOSFET）２８、カレントミラー回路３４、トランジスタ４０および抵抗４２、４４から構成される。より詳細には、PTAT電源１２は、１つの端子がトランジスタ１８のエミッタ端子および電力供給端子（例えば、接地のように動作電位を受けるために接続される）に共通に接続される抵抗器１４を含む。抵抗器１４の他の端子は、トランジスタ１６のエミッタ端子に接続される。トランジスタ１６のベース端子は、トランジスタ１８のコレクタ端子およびトランジスタ２２のエミッタ端子に、共通に接続される。トランジスタ１８のベース端子は、トランジスタ１６のコレクタ端子およびトランジスタ２０のエミッタ端子に共通に接続される。トランジスタ２０、２２のベース端子は、共通に接続し、PTAT電源１２の入力２４にもたらされる。トランジスタ２０、２２のコレクタ端子は、PTAT電源１２の出力３２および入力２６をそれぞれもたらす。当業者であれば気付くように、トランジスタのベース端子は、制御電極とも呼称され、コレクタおよびエミッタ端子は、電流電極（current carrying electrodes）とも呼称される。バンドギャップ基準電圧回路１０は、バイポーラの工程、相補型金属酸化膜半導体（CMOS）工程またはバイポーラと相補型金属酸化膜半導体との結合（BICMOS）工程を使用して製造され得る。
【０００８】
MOSFET２８のゲート端子は、カレントミラー回路３４の出力３０および、PTAT電源１２の入力２６に、共通に接続される。MOSFET２８のソース端子は、PTAT電源１２の入力２４に接続される。MOSFET２８のドレイン端子は、例えばVccのような動作電位を受けるために結合せられる電力供給端子に接続される。当業者であれば気付くように、MOSFETのゲート端子は、制御電力とも呼称され、ソースおよびドレイン端子は、電流電極とも呼称される。
【０００９】
さらに、トランジスタ４０のベース端子およびコレクタ端子は、PTAT電源１２の入力２４および出力３２に、それぞれ接続される。トランジスタ４０のエミッタ端子は、抵抗器４２の一端子に接続される。抵抗器４２の他方の端子は、例えばアースのような動作電位を受けるために接合せられる電力供給端子および抵抗器４４の一端子に、共通に接続される。トランジスタ４４の他方の端子は、基準電圧回路１０の出力端子４６としても用いられる。カレントミラー回路３４は、動作電位Vccを受ける電力供給端子に接続される端子、トランジスタ２０、４０のコレクタ端子に共通に接続される入力３６、並びに基準電圧回路１０の端子４６に接続せられる出力３８を、有する。
【００１０】
抵抗器１４、４２、４４は、インプラントされた抵抗器であるが、拡散抵抗器、離散的抵抗器、薄膜抵抗器、金属膜抵抗器、などでもよいことに注意されたい。抵抗器の種類は本実施例に限定しない。しかし、抵抗器１４、４２、４４は、好適には、同種の抵抗器である。抵抗器４４は、ターミナル４６で出力電圧として上昇せられる電圧の一部分を選択するための供給栓部分（provide tap point）に連続して接続される複数の抵抗から構成され得る。
【００１１】
図２は、いくつかのトランジスタの非線形なベースーエミッタ間電圧温度ドリフトを示した連続したプロット５０の図である。横軸は、温度を度（℃）で表し、縦軸は、ベースーエミッタ間のジャンクション電圧（Vbe）の非線形な電圧の動きをミリボルト（mv）で表している。プロット２０A、１８A、４０Aが、-55℃〜+125℃の温度範囲に亘って示されている。そのプロットは、温度が-55℃以上において、上昇するに従い、電圧変化（voltage drift）を示す特性曲線の曲度または特性の曲率が上昇する。ある温度（例えば、約25℃）での電圧変化の頂上部分を過ぎると、その電圧変化は、数値的に下降していく。曲率の大きさ（amount of curvature）は、トランジスタ４０、１８、２０のベースーエミッタ間ジャンクションを介して流れる電流の温度係数に依存する。
【００１２】
プロット２０Aは、トランジスタ２０におけるその温度に亘る場合のVbe電圧変化の非線形性を図示している。トランジスタ２０を介して流れるコレクタ電流I1が、絶対温度（PTAT電流）に比例し、正の温度係数を有する。プロット１８Aは、トランジスタ１８のその温度に亘る場合のVbe電圧変化の非線形性を示している。トランジスタ１８を介して流れる電流は抵抗器４４の温度係数の負値と等しい温度係数を有する。プロット１８Aの曲率は、プロット２０Aの曲率よりも大きい。トランジスタ１８を介して流れる電流はまた、ゼロ温度係数を有する抵抗器が回路に使用される場合、ゼロ温度係数を有する。プロット４０Aは、トランジスタ４０のその温度に亘る場合のVbe電圧変化の非線形性を示している。トランジスタ４０を介して流れる電流は、負の温度係数を有し、そのプロット４０Aの曲率は、プロット２０Aまたはプロット１８Aのどちらの曲率よりも大きい。
【００１３】
水平な線５１（プロット２０A、１８A、４０Aの頂上部分でのポイントで描かれている）が、ゼロ基準線である。所与の温度でのその電圧変化の非線形性の度合いは、所定のプロットにおけるVbe電圧変化の非線形性の値と、水平な線５１上の同温度での値との間の相違として測定される。実施例によると、温度125℃でのトランジスタ２０の電圧変化非線形性の大きさは、+125℃でのプロット２０Aの値と、水平な線５１との間の電圧の相違である。
【００１４】
動作においてバンドギャップ基準電圧回路１０は、曲率の調整をもたらし、温度を超えたときの基準電圧における非線形性を小さくするようにする。図１にもどり、PTAT回路１２に、正の温度係数を有する出力電圧I1が発生する。電流I1は、負の温度係数を有する電流I2に加わり、電流IRを成す。その電流IRは、電流ミラー回路３４の入力３６に送られる。電流IRは、カレントミラー回路３４の出力３０、３８に鏡影する（mirrored）。
【００１５】
好適には、電流I1、I2の温度係数は互いに打ち消しあい、それによって、電流IRから鏡影せられる電流ITが、出力４６において実質的なゼロ温度係数電圧をもたらす。カレントミラー３４により、出力３０において生成された電流は、PTAT回路１２内に入力され、電流I0として同定する。電流I0は、電流IRに比例し、その比例定数は、トランジスタ１６、１８、２０、２２のエミッタ領域に従い設定される。例えば、トランジスタ１８、２２のエミッタ領域をトランジスタ２０のエミッタ領域とそれぞれ同一および2倍に選択することによって、電流I0の値は電流IRの値の半分に設定し得る。
電流I1は次式のように与えられる：
I1=(VT*ln(n))/R14ただし：
VTは、サーマルボルテージ（thermal voltage） kT/q；
kは、ボルツマン定数；
qは、電子の電荷；
Tは、絶対温度（ケルビン（degrees Kelvin））；
nは、トランジスタ２０のエミッタ領域に対するトランジスタ１６のエミッタ領域の比率である；および
R14は、抵抗器１４の抵抗値である。
【００１６】
電流I2は次式のように与えられる：
I2=(Vbe18+Vbe20-Vbe40)/R42ただし：
Vbe18は、トランジスタ１８のベースーエミッタ間電圧；
Vbe20は、トランジスタ２０のベースーエミッタ間電圧；
Vbe40は、トランジスタ４０のベースーエミッタ間電圧；および
R42は、抵抗器４２の抵抗値である。
バイポーラトランジスタのVbeは、トランジスタを製造するために使用されるウェハ製造工程に、並びにトランジスタに流れる電流の温度係数に、依存する。本発明は、トランジスタ１８、２０、４０のVbeの変化を生じさせた温度を補償してきた抵抗器４２にかかる電圧を設定することにより、電流I2の温度変化による非線形性を軽減させる。抵抗器４２にかかる電圧は、トランジスタ１８のVbe電圧とトランジスタ２０のVbe電圧との和から、トランジスタ４０のVbe電圧を減じたものに等しく設定される。このように、電流I2の曲率は、トランジスタ１８のVbeにおける電圧変化の非線形性の曲率とトランジスタ２０のVbeにおける電圧変化の非線形性の曲率との和から、トランジスタ４０のVbeにおける電圧変化の非線形性の曲率を減じたものに等しい。例えば、選択されたの温度において、トランジスタ１８、２０、４０のVbe電圧変化値の大きさは、水平な線５１と線５２の値との間の差として表される。その線５２は、選択されたの温度での（１）水平な線５１とトランジスタ１８のVbe電圧変化値との間の差、（２）水平な線５１とトランジスタ２０のVbe電圧変化値との間の差、（３）水平な線５１とトランジスタ４０のVbe電圧変化値との間の差、の和である。
【００１７】
電流I1は、トランジスタ１８、２２が同じだけのエミッタ面積を有するかぎり、電流I0の大きさによっては影響を受けないことに注意されたい。しかし、電流I0の大きさは、電流I2に影響を与える線形および非線形の温度変化の両方を含む。より詳細には、電流I0の非線形の部分は、それが、ある温度範囲に対して変化する場合、トランジスタ１８、２０、４０のベースーエミッタ間電圧が変化する。図２には、トランジスタ１８、２０、４０のベースーエミッタ間電圧変化の非線形性を示す。トランジスタ１８、２０、４０のベースーエミッタ間電圧は、図２に示すように、弓形の非線形特性（bow-shaped nonlinearity characteristic）にドリフトする。非線形ドリフトの大きさは、各トランジスタをを介して流れる電流の温度特性に依存する。電流I2の曲率は、トランジスタ１８の曲率とトランジスタ２０の曲率との和から、トランジスタ４０の曲率を減じたものに依存する。電流I2の曲率は、Vbe18とVbe20との和からVbe40を減じたものに比例する。このように、トランジスタ４０のVbe電圧の曲率は、電流I0の前もっての選択によって、補うことができる。所定の温度において、トランジスタ１８のベースーエミッタ間電圧とトランジスタ２０のベースーエミッタ間電圧との和から、トランジスタ４０のベースーエミッタ間電圧を減じたものが実質的に一定であるように、電流I0は選択される。
【００１８】
カレントミラー３４によって、出力３８で生じる電流は、抵抗器４４内に入力され、それにより、出力４６に実質的ゼロ温度係数を有するバンドギャップ基準電圧を生成する。
【００１９】
図３は、本発明に従った、調整されたバンドギャップ基準回路６０の概要図である。この図において、同一の参照番号が、同一の構成要素を示すために使用されていることに注意されたい。調整されたバンドギャップ基準回路６０は、PTAT電源１２、ベータ補償回路（beta compensation circuit）６１、トランジスタ４０、MOSFET８４、抵抗器４２、４４、カレントミラー回路３４および基準電圧調整回路（reference voltage trim circuit）９０から構成される。さらに、ベータはトランジスタの電流利得であり、ベース電流に対するコレクタ電流の比率、即ち、ベータ(β)=Ic/Ibである。ベータ補償回路６１は、NPNトランジスタ６２、６４、６８およびMOSFET６６を含む。より詳細には、トランジスタ６２のエミッタ端子は、、供給電位を受けるために結合する供給端子（例えば、アースなど）に、接続される。トランジスタ６２、６４は、ダイオード接続される（diode connected）。換言すると、トランジスタ６２のベースおよびコレクタ端子は、共通に、互いに接続し、かつトランジスタ６４のエミッタ端子に接続される。このように、入力２４は、２個のダイオード（即ち、トランジスタ６２、６４のベースーエミッタ間ジャンクション）を介して、ソース基準に結合される。MOSFET６６のゲート端子は、PTAT電源１２の入力２６に接続される。MOAFET６６のドレイン端子は、トランジスタ６８のエミッタ端子に接続される。トランジスタ６８のベース端子は、PTAT電源１２の出力３２およびカレントミラー回路３４の入力３６に、共通に接続される。トランジスタ６８のコレクタ端子は、動作電圧（例えば、Vcc）を受けるために結合される電力供給端子に接続される。
【００２０】
カレントミラー回路３４は、MOSFET８４のソース端子に接続される出力３８を有する。MOSFET８４のゲート端子が、端子８５の役割をもち、MOSFET８４のドレイン端子が、抵抗器４４の一端子に接続される。抵抗器４４の他方の端子は、例えば、ソースの電位を受けるために結合される電力供給端子に、接続される。端子８５における信号は、カレントミラー回路３４からもたらされる、MOSFET８４、９６、１００のゲート端子のための電圧バイアスである。
【００２１】
電圧基準調整回路９０は、バッファ回路９２および電流操作回路（current steering circuit）９４から成る。バッファ回路９２は、電流操作回路９４の入力としての役割をはたす√入力を有し、ノード８６に接続される。バッファ回路９２の出力は、電流操作回路９４の出力としての役割をはたし、調整されたバンドギャップ基準回路６０の出力として端子１０４に接続される。ヒュージブルリンク９８の一端子およびヒュージブルリンク１０２の一端子が、バッファ回路９２の出力に接続される。ヒュージブルリンク９８の他方の端子は、MOSFET９６のドレイン端子に接続し、ヒュージブルリンク１０２の他方の端子は、MOSFET１００のドレイン端子に接続される。MOSFET９６、１００のソース端子は、共通に、互いに接続し、かつMOSFET８４のソース端子に接続される。追加のMOSFETとヒュージブルリンクとの合成体（combination）が、MOSFET９６、１００およびヒュージブルリンク９８、１０２に、並列に接続し得る。電流操作回路９４におけるMOSFETとヒュージブルリンクとの合成体の数は、本実施例に限定されない。
【００２２】
図４には、曲率を適正化したバンドギャップ基準電圧を示したプロット１１０を図示したものである。その横軸は温度（℃）を表し、縦軸は、ボルト(V)にて測定されるノード８６、１０４（図３参照）における基準電圧を表す。調整されたバンドギャップ基準回路６０におけるトランジスタ１６〜２２、６２、６４、６８、４０が約400、250または100のうち一のベータ（β）値を有する場合、プロット１１２、１１４、１１６は、温度に対する基準電圧の変化を示す。
【００２３】
動作において、トランジスタ６８によって、トランジスタ２０、４０内にベース電流が注入される。操作にわたり、トランジスタ（例えば、トランジスタ２０、４０）のベータが、減少すると、そのトランジスタは、コレクタ電流をトランジスタに供給するために、より多くのベース電流を必要とする。トランジスタ６８のベース電流は、トランジスタ２０、４０のコレクタ電流に加わる。次に、その電流は、カレントミラー回路３４内へ供給される。しかし、トランジスタ６８のベース電流が、トランジスタ２０、４０のベース電流と一致する場合、ベース電流が完全に相殺され、その曲率は減少しない、ことに注意されたい。好適には、トランジスタ６８のベース電流は、トランジスタ２０、４０のベース電流よりも小さい。
【００２４】
トランジスタ２２の電流I0は、ノード８６における基準電圧の曲率または非線形性を最小にするように選択される。実施例に従い、その電流I0は、約(I1+I2)/2の値を有するように選択され得る。一方で、トランジスタ２０、４０のベース電流を充分に補うベース電流を供給することにより、トランジスタ６８の電流I3は、トランジスタのベータの変化に適合するように選択される。これらの電流は、温度に対して非線形に変化する。また、実施例によれば、その電流I3は、電流I0と電流I1との積を1/2倍し、平方根をとったもの、即ち、√((I0*I1)/2)、とだいたい等しい値を有するように選択される。
【００２５】
トランジスタ６８、８４および基準電圧調整回路９０が、トランジスタのベータを変化させる工程差を打ち消すように調整を施す。図４には、異なるトランジスタのベータについても、温度に対して実質的に同様の形を有するノード８６での基準電圧を、調整されたバンドギャップ基準回路６０によって、もたらされる。調整回路９０は、基準電圧の大きさを適正化するように、トランジスタ４４を介して電流の大きさを変化させるオフセット調整電流（offset correction current）を供給する。複数のMOSFET（例えば、MOSFET９６、１００）は、幾何学的に、ゲート長およびゲート幅を2倍（binary-weighted）にしている。ヒュージブルリンク９８、１０２によって、電流は、通常、バッファ回路９６、１００のそれぞれを介して、バッファ回路９２のアースの電位に流れ得る。それによって、調整トランジスタMOSFET８４および抵抗器４４を介して、電流が、再流入し（redirected）、流れることができる。例えば、ヒュージブルリンク９８、１０２は、プローブにおける電流パルスによってオープンし、通常、その電流がそのヒュージブルリンクを介して流れ、それによってノード８６において基準電圧が上がるために、MOSFET８４および抵抗器４４内にその電流が再流入する。バッファ回路９２は、高インピーダンス入力をもたらし、かつ端子１０４での基準電圧値の緩衝出力（buffered output）をもたらす。さらに、バッファ回路９２によって、MOSFET（例えば、MOSFET９６、１００）が、そのMOSFETゲート面積が２倍になると、正確に電流のスケーリングをもたらすことのできる共通ドレイン電圧を有し得る。選択的にリンク（例えば、ヒュージブルリンク９８、１０２）をオープンにすることにより、調整されたバンドギャップ基準電圧６０は、端子１０４における出力基準電圧を上げることが可能であり、かつ調整されたバンドギャップ基準電圧６０のトランジスタのベータ値の変化を適正化させることも可能である。
【００２６】
ここまで、本発明の回路および方法が、安定かつ正確な基準電圧を提供するものであることを理解されたい。調整されたバンドギャップ基準回路は、実質的にトランジスタのベースーエミッタ間電圧の温度係数の二次的影響（second order effect）を除去することである。さらに、その調整されたバンドギャップ基準回路は、動作および工程の特性の変化に係わらず、低コストバンドギャップ基準電圧を提供する。
【図面の簡単な説明】
【図１】本発明に従った、基準電圧回路の概要図。
【図２】いくつかのトランジスタの非線形なベースーエミッタ間電圧温度ドリフトを示した連続したプロットの図。
【図３】本発明に従った、調整したバンドギャップ基準電圧の概要図。
【図４】本発明に従った、湾曲矯正バンドギャップ基準電圧を図示したプロットの図。
【符号の説明】
１０、６０ バンドギャップ基準電圧回路
１２ 電源
１４、１６、１８、２０、２２、４０ トランジスタ
２４、２６、３６ 入力
２８、６６、８４ MOSFET
３０、３２、３８ 出力
３４ カレントミラー回路
４２、４４ 抵抗器
４６ 出力端子
２０A、１８A、４０A、５０、１１０、１１２、１１４、１１６ プロット５１、５２水平な線
６１ ベータ補償回路
６２、６４、６８ NPNトランジスタ
８５ 端子
８６、１０４ ノード
９０ 電圧基準調整回路
９２ バッファ回路
９４ 電流操作回路
９６、１００ バッファ回路
９８、１０２ ヒュージブルリンク
Claims (4)
- バンドギャップ基準電圧を発生する方法であって：
第１電流で第１トランジスタを動作させる段階であって、
前記第１電流は、正の温度係数を有し、前記第１トランジスタのジャンクションを亘って第１電圧を発生する、
ところの段階；
第２電流で第２トランジスタを動作させる段階であって、
前記第２電流は、負の温度係数を有し、前記第２トランジスタのジャンクションを亘って第２電圧を発生する、
ところの段階；
第３電流で第３トランジスタを動作させる段階であって、
前記第３電流は、ある抵抗の温度係数の負値に等しい温度係数を有し、前記第３トランジスタのジャンクションを亘って第３電圧を発生する、
ところの段階；および
第４電流に従って、バンドギャップ基準電圧を発生させる段階であって、前記第４電流は、前記抵抗に流れ、前記第１電流および前記第２電流の和であり、かつ、前記第１電圧および前記第３電圧を加算しかつ前記第２電圧を減算することにより第４電圧を発生する段階を含むところの段階；
を具備することを特徴とする方法。 - 請求項１に記載の方法であって：
前記第３電流で第３トランジスタを動作させる段階は、前記第１電流および前記第２電流の和の約半分の値に前記第３電流を設定する段階；
を含むことを特徴とする方法。 - バンドギャップ基準電圧を発生する方法であって：
第１電流で第１トランジスタを動作させる段階であって、
前記第１電流は、第１の正の温度係数を有し、前記第１トランジスタのジャンクションを亘って第１電圧を発生する、
ところの段階；
第２電流で第２トランジスタを動作させる段階であって、
前記第２電流は第２の正の温度係数を有し、前記第２トランジスタのジャンクションを亘って第２電圧を発生する、
ところの段階；
第３電流で第３トランジスタを動作させる段階であって、
前記第３電流は、前記第１および第２の正の温度係数の和に等しい負の温度係数を有し、前記第３トランジスタのジャンクションを亘って第３電圧を発生する、
ところの段階；および
前記第１および第２電圧の和から前記第３電圧を減算した第４電圧を発生する段階であって、
前記第４電圧は、実質的に温度に対して一定である、
ところの段階；
を具備することを特徴とする方法。 - 請求項３に記載の方法であって：さらに、
前記第２電流および前記第３電流の和を形成して前記バンドギャップ基準電圧を発生させるミラー電流を発生する段階；
を具備することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US819899 | 1997-03-18 | ||
| US08/819,899 US5900772A (en) | 1997-03-18 | 1997-03-18 | Bandgap reference circuit and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260746A JPH10260746A (ja) | 1998-09-29 |
| JP4380812B2 true JP4380812B2 (ja) | 2009-12-09 |
Family
ID=25229379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08801898A Expired - Fee Related JP4380812B2 (ja) | 1997-03-18 | 1998-03-16 | バンドギャップ基準電圧を発生する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5900772A (ja) |
| JP (1) | JP4380812B2 (ja) |
| KR (1) | KR19980080387A (ja) |
| CN (1) | CN1242548C (ja) |
| DE (1) | DE19804747B4 (ja) |
| TW (1) | TW386302B (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002293A (en) * | 1998-03-24 | 1999-12-14 | Analog Devices, Inc. | High transconductance voltage reference cell |
| KR100480589B1 (ko) * | 1998-07-20 | 2005-06-08 | 삼성전자주식회사 | 밴드 갭 전압발생장치 |
| KR100289846B1 (ko) | 1998-09-29 | 2001-05-15 | 윤종용 | 저 전력 소비의 전압 제어기 |
| US6259307B1 (en) * | 1998-10-14 | 2001-07-10 | Texas Instruments Incorporated | Temperature compensated voltage gain stage |
| US6225796B1 (en) | 1999-06-23 | 2001-05-01 | Texas Instruments Incorporated | Zero temperature coefficient bandgap reference circuit and method |
| US6323801B1 (en) * | 1999-07-07 | 2001-11-27 | Analog Devices, Inc. | Bandgap reference circuit for charge balance circuits |
| US6225856B1 (en) * | 1999-07-30 | 2001-05-01 | Agere Systems Cuardian Corp. | Low power bandgap circuit |
| US6118266A (en) * | 1999-09-09 | 2000-09-12 | Mars Technology, Inc. | Low voltage reference with power supply rejection ratio |
| GB2355552A (en) * | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| DE10011669A1 (de) * | 2000-03-10 | 2001-09-20 | Infineon Technologies Ag | Schaltungsanordnung zum Erzeugen einer Gleichspannung |
| US6329868B1 (en) * | 2000-05-11 | 2001-12-11 | Maxim Integrated Products, Inc. | Circuit for compensating curvature and temperature function of a bipolar transistor |
| US6542004B1 (en) * | 2000-06-20 | 2003-04-01 | Cypress Semiconductor Corp. | Output buffer method and apparatus with on resistance and skew control |
| US6294902B1 (en) | 2000-08-11 | 2001-09-25 | Analog Devices, Inc. | Bandgap reference having power supply ripple rejection |
| DE10054970A1 (de) * | 2000-11-06 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Steuerung der Lade- und Entladephasen eines Stützkondensators |
| KR100434490B1 (ko) * | 2001-05-10 | 2004-06-05 | 삼성전자주식회사 | 온도 변화에 안정적인 기준 전압 발생 회로 |
| KR100468715B1 (ko) | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
| US6570438B2 (en) * | 2001-10-12 | 2003-05-27 | Maxim Integrated Products, Inc. | Proportional to absolute temperature references with reduced input sensitivity |
| US20050144576A1 (en) * | 2003-12-25 | 2005-06-30 | Nec Electronics Corporation | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device |
| US6943617B2 (en) * | 2003-12-29 | 2005-09-13 | Silicon Storage Technology, Inc. | Low voltage CMOS bandgap reference |
| CN100438330C (zh) * | 2004-04-12 | 2008-11-26 | 矽统科技股份有限公司 | 带隙参考电路 |
| DE102005003889B4 (de) * | 2005-01-27 | 2013-01-31 | Infineon Technologies Ag | Verfahren zur Kompensation von Störgrößen, insbesondere zur Temperaturkompensation, und System mit Störgrößen-Kompensation |
| US7486065B2 (en) * | 2005-02-07 | 2009-02-03 | Via Technologies, Inc. | Reference voltage generator and method for generating a bias-insensitive reference voltage |
| US7170336B2 (en) * | 2005-02-11 | 2007-01-30 | Etron Technology, Inc. | Low voltage bandgap reference (BGR) circuit |
| US8536874B1 (en) * | 2005-09-30 | 2013-09-17 | Marvell International Ltd. | Integrated circuit voltage domain detection system and associated methodology |
| CN100456197C (zh) * | 2005-12-23 | 2009-01-28 | 深圳市芯海科技有限公司 | 低温度系数带隙基准参考电压源 |
| KR100675016B1 (ko) * | 2006-02-25 | 2007-01-29 | 삼성전자주식회사 | 온도 의존성이 낮은 기준전압 발생회로 |
| JP4808069B2 (ja) | 2006-05-01 | 2011-11-02 | 富士通セミコンダクター株式会社 | 基準電圧発生回路 |
| CN100465851C (zh) * | 2007-04-19 | 2009-03-04 | 复旦大学 | 一种带隙基准参考源 |
| KR100942275B1 (ko) * | 2007-08-06 | 2010-02-16 | 한양대학교 산학협력단 | 기준 전압 발생기 |
| KR101053259B1 (ko) * | 2008-12-01 | 2011-08-02 | (주)에프씨아이 | 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로 |
| KR101645449B1 (ko) * | 2009-08-19 | 2016-08-04 | 삼성전자주식회사 | 전류 기준 회로 |
| US8421433B2 (en) * | 2010-03-31 | 2013-04-16 | Maxim Integrated Products, Inc. | Low noise bandgap references |
| US8324881B2 (en) * | 2010-04-21 | 2012-12-04 | Texas Instruments Incorporated | Bandgap reference circuit with sampling and averaging circuitry |
| JP5475598B2 (ja) * | 2010-09-07 | 2014-04-16 | 株式会社東芝 | 基準電流発生回路 |
| CN102841629B (zh) * | 2012-09-19 | 2014-07-30 | 中国电子科技集团公司第二十四研究所 | 一种BiCMOS电流型基准电路 |
| CN103051292B (zh) * | 2012-12-10 | 2015-10-07 | 广州润芯信息技术有限公司 | 射频发射机、其增益补偿电路及方法 |
| JP2014130099A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 温度検出回路、温度補償回路およびバッファ回路 |
| CN103412607B (zh) * | 2013-07-18 | 2015-02-18 | 电子科技大学 | 一种高精度带隙基准电压源 |
| US9568929B2 (en) | 2014-07-28 | 2017-02-14 | Intel Corporation | Bandgap reference circuit with beta-compensation |
| DE102016110666B4 (de) * | 2016-06-09 | 2021-12-09 | Lisa Dräxlmaier GmbH | Schaltvorrichtung zum Kompensieren eines Temperaturgangs einer Basis-Emitter-Strecke eines Transistors |
| US10175711B1 (en) * | 2017-09-08 | 2019-01-08 | Infineon Technologies Ag | Bandgap curvature correction |
| CN111427406B (zh) * | 2019-01-10 | 2021-09-07 | 中芯国际集成电路制造(上海)有限公司 | 带隙基准电路 |
| TWI700571B (zh) * | 2019-06-04 | 2020-08-01 | 瑞昱半導體股份有限公司 | 參考電壓產生裝置 |
| CN112068634B (zh) * | 2019-06-11 | 2022-08-30 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
| CN112332786B (zh) * | 2020-10-30 | 2023-09-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 芯片级全集成低增益温漂射频放大器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636710A (en) * | 1985-10-15 | 1987-01-13 | Silvo Stanojevic | Stacked bandgap voltage reference |
| GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
| JPS63234307A (ja) * | 1987-03-24 | 1988-09-29 | Toshiba Corp | バイアス回路 |
| JPS63266509A (ja) * | 1987-04-23 | 1988-11-02 | Mitsubishi Electric Corp | 基準電圧回路 |
| US4808908A (en) * | 1988-02-16 | 1989-02-28 | Analog Devices, Inc. | Curvature correction of bipolar bandgap references |
| US5095274A (en) * | 1989-09-22 | 1992-03-10 | Analog Devices, Inc. | Temperature-compensated apparatus for monitoring current having controlled sensitivity to supply voltage |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
| US5391980A (en) * | 1993-06-16 | 1995-02-21 | Texas Instruments Incorporated | Second order low temperature coefficient bandgap voltage supply |
| KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
| US5550464A (en) * | 1994-03-15 | 1996-08-27 | National Semiconductor Corporation | Current switch with built-in current source |
| US5448174A (en) * | 1994-08-25 | 1995-09-05 | Delco Electronics Corp. | Protective circuit having enhanced thermal shutdown |
| JP3338219B2 (ja) * | 1994-12-21 | 2002-10-28 | 株式会社東芝 | 定電流発生回路 |
| JPH08328676A (ja) * | 1995-05-31 | 1996-12-13 | Nippon Motorola Ltd | 低電圧動作用電圧源装置 |
| US5635869A (en) * | 1995-09-29 | 1997-06-03 | International Business Machines Corporation | Current reference circuit |
-
1997
- 1997-03-18 US US08/819,899 patent/US5900772A/en not_active Expired - Lifetime
- 1997-11-11 TW TW086116829A patent/TW386302B/zh active
-
1998
- 1998-02-06 DE DE19804747.9A patent/DE19804747B4/de not_active Expired - Fee Related
- 1998-03-16 JP JP08801898A patent/JP4380812B2/ja not_active Expired - Fee Related
- 1998-03-17 CN CNB981057055A patent/CN1242548C/zh not_active Expired - Fee Related
- 1998-03-18 KR KR1019980009160A patent/KR19980080387A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080387A (ko) | 1998-11-25 |
| TW386302B (en) | 2000-04-01 |
| US5900772A (en) | 1999-05-04 |
| JPH10260746A (ja) | 1998-09-29 |
| DE19804747B4 (de) | 2016-02-04 |
| CN1202039A (zh) | 1998-12-16 |
| DE19804747A1 (de) | 1998-09-24 |
| CN1242548C (zh) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380812B2 (ja) | バンドギャップ基準電圧を発生する方法 | |
| US5666046A (en) | Reference voltage circuit having a substantially zero temperature coefficient | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| US6528979B2 (en) | Reference current circuit and reference voltage circuit | |
| US7710096B2 (en) | Reference circuit | |
| US6642699B1 (en) | Bandgap voltage reference using differential pairs to perform temperature curvature compensation | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| US4789819A (en) | Breakpoint compensation and thermal limit circuit | |
| US7420359B1 (en) | Bandgap curvature correction and post-package trim implemented therewith | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US20050040803A1 (en) | Circuit for generating a reference voltage having low temperature dependency | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH08320730A (ja) | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 | |
| WO2004077192A1 (en) | A bandgap voltage reference circuit and a method for producing a temperature curvature corrected voltage reference | |
| JP3508831B2 (ja) | 基準電圧発生回路 | |
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US6664843B2 (en) | General-purpose temperature compensating current master-bias circuit | |
| US5528128A (en) | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US6225856B1 (en) | Low power bandgap circuit | |
| US20230324940A1 (en) | Voltage reference generator and trimming system | |
| US20020109491A1 (en) | Regulated voltage generator for integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081001 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |