JP2005122277A - バンドギャップ定電圧回路 - Google Patents
バンドギャップ定電圧回路 Download PDFInfo
- Publication number
- JP2005122277A JP2005122277A JP2003353763A JP2003353763A JP2005122277A JP 2005122277 A JP2005122277 A JP 2005122277A JP 2003353763 A JP2003353763 A JP 2003353763A JP 2003353763 A JP2003353763 A JP 2003353763A JP 2005122277 A JP2005122277 A JP 2005122277A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- band gap
- temperature
- voltage circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【課題】広い温度範囲における基準電圧の温度非直線性を改善可能なバンドギャップ定電圧回路を提供する。
【解決手段】各トランジスタQ11〜Q16および温度補正用抵抗素子Rbは、同一のシリコン基板に形成されてバイポーラ・モノリシック集積回路を構成している。第1実施形態のバンドギャップ定電圧回路71は、ベースが共通接続されたnpn型バイポーラトランジスタQ11,Q12を有し、各トランジスタQ11,Q12のベース−エミッタ間電圧に関連づけて基準電圧Voを生成するバンドギャップ定電圧回路において、各トランジスタQ11,Q12のコレクタ電流が流れる抵抗素子R112に対して、温度非直線性を有する拡散抵抗によって形成された温度補正用抵抗素子Rbが直列接続されている。
【選択図】 図1
【解決手段】各トランジスタQ11〜Q16および温度補正用抵抗素子Rbは、同一のシリコン基板に形成されてバイポーラ・モノリシック集積回路を構成している。第1実施形態のバンドギャップ定電圧回路71は、ベースが共通接続されたnpn型バイポーラトランジスタQ11,Q12を有し、各トランジスタQ11,Q12のベース−エミッタ間電圧に関連づけて基準電圧Voを生成するバンドギャップ定電圧回路において、各トランジスタQ11,Q12のコレクタ電流が流れる抵抗素子R112に対して、温度非直線性を有する拡散抵抗によって形成された温度補正用抵抗素子Rbが直列接続されている。
【選択図】 図1
Description
本発明はバンドギャップ定電圧回路(バンドギャップレギュレータ、バンドギャップリファレンス回路)に関するものである。
従来より、 ベースが共通接続された第1及び第2のバイポーラトランジスタを有し、前記第1及び第2のバイポーラトランジスタのベース−エミッタ間電圧に関連づけて基準電圧を出力するバンドギャップレギュレータが開示されている(例えば、特許文献1参照)。
図9は、特許文献1の図3に開示されているバンドギャップレギュレータを一部変更した従来のバンドギャップ定電圧回路78の構成を示す回路図である。このバンドギャップ定電圧回路78は、抵抗素子R11〜R18、npn型バイポーラトランジスタQ11,Q12,Q17,Q18、pnp型バイポーラトランジスタQ15,Q16、ダイオードD11、コンデンサC2から構成されており、プラス側電源(図示略)に接続されて電源電位Vccが印加され、ノードN11の電圧が一定電圧である基準電圧Voとなり、その基準電圧Voを各抵抗R15,R16の抵抗分割により所望の一定電圧に設定したノードN12の電圧OUTが外部へ出力される。尚、特許文献1の図3に開示されている回路では基準電圧Voが外部へ出力されるのに対して、図9に示す回路ではノードN12の電圧OUTが外部へ出力される点が異なっている。
また、カソード端子がグランド端子に接続された第1及び第2のダイオードと、前記第1のダイオードのアノード端子と第1端子とに接続された第1の抵抗と、前記第2のダイオードのアノード端子と第2端子とに接続された第3の抵抗と、前記第1端子と前記第2端子とに接続された第2の抵抗と、前記第1のダイオードのアノード端子の電位と前記第2端子の電位とが等しくなるように前記第1端子の電圧を制御するフィードバック回路とを備えたバンドギャップリファレンス回路が開示されている(例えば、特許文献2参照)。
また、コレクタとベースを接続した第1のトランジスタと、前記第1のトランジスタの整数倍のエミッタ面積を有し、該第1のトランジスタのベースにベースを接続し、エミッタを第1の抵抗を介して電源端子の一端に接続した第2のトランジスタと、前記第2のトランジスタのコレクタにベースを接続した第3のトランジスタと、前記第2のトランジスタのコレクタと出力端子の間に接続された第2の抵抗と、前記第1のトランジスタのコレクタと出力端子との間に接続された第3の抵抗とを備え、前記第1のトランジスタのエミッタを電源端子の一端に接続し、前記第3のトランジスタのエミッタを電源端子の一端に接続したバンドギャップ回路を用いた定電圧回路が開示されている(例えば、特許文献3参照)。
特開2000−339049号公報(第2〜3頁、図3)
特開2001−202147号公報(第3頁、図13)
特開平6−110573号公報(第2頁、図3)
トランジスタのバンドギャップを利用して定電圧を得る回路には、特許文献1〜3に開示されているように種々の呼び名があるが、以下の説明では「バンドギャップ定電圧回路」と呼ぶ。また、バンドギャップ定電圧回路が生成する一定電圧を「基準電圧」と呼ぶ。
特許文献1〜3に開示されている従来のバンドギャップ定電圧回路では、回路を構成するトランジスタの温度特性や回路構成などに起因して、生成される基準電圧に温度非直線性が発生する。
例えば、特許文献1の回路では、図10に示すように、室温25℃における基準電圧Voが1.230Vであるのに対して、回路の周囲温度がー40〜120℃に変化した場合には基準電圧Voが1.227〜1.230Vの範囲で変動し、基準電圧Voの温度変動は1.5〜3mVにもなる。
近年、電子回路においては、広い温度範囲で温度に依存しない正確な基準電圧を得ることが求められている。そのため、基準電圧源として多用されるバンドギャップ定電圧回路についても、広い温度範囲における基準電圧の温度非直線性を改善することが要求されている。
ところで、特許文献2には、温度に対する基準電圧の直線的な傾きを調整するための調整回路を設ける技術が開示されている。しかし、特許文献2に開示された技術では、図10に示すような広い温度範囲における基準電圧の温度非直線性について調整することはできない。そして、特許文献2には、基準電圧の温度非直線性について一切記載されておらず示唆すらもされていない。
本発明は上記問題を解決するためになされたものであって、その目的は、広い温度範囲における基準電圧の温度非直線性を改善可能なバンドギャップ定電圧回路を提供することにある。
(請求項1)請求項1に記載の発明は、半導体素子のpn接合によるバンドギャップ電圧に基づいて、一定電圧である基準電圧を生成するバンドギャップ定電圧回路において、前記半導体素子に流れる電流を設定するための電流設定用抵抗素子に対して、前記基準電圧の温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子を直列接続したことを技術的特徴とする。
(請求項2:第1または第4実施形態に該当)請求項2に記載の発明は、第1および第2のバイポーラトランジスタと、その第1および第2のバイポーラトランジスタのコレクタ電流を等しくするためのカレントミラー回路と、前記第1および第2のバイポーラトランジスタのコレクタ電流を設定するための電流設定用抵抗素子とを備え、前記第1および第2のバイポーラトランジスタのベース−エミッタ間のpn接合によるバンドギャップ電圧に基づいて、前記第1および第2のバイポーラトランジスタの共通接続されたベースから、一定電圧である基準電圧を生成するバンドギャップ定電圧回路において、前記電流設定用抵抗素子に対して、前記基準電圧の温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子を直列接続したことを技術的特徴とする。
(請求項3)請求項3に記載の発明は、請求項1または請求項2に記載のバンドギャップ定電圧回路において、前記温度補正用抵抗素子は、前記半導体素子と同一の半導体基板に形成された拡散層を用いた拡散抵抗からなることを技術的特徴とする。
(請求項4:第2または第3実施形態に該当)請求項4に記載の発明は、請求項1〜3のいずれか1項に記載のバンドギャップ定電圧回路において、前記電流設定用抵抗素子および前記温度補正用抵抗素子の抵抗値を調整するための調整手段を備えたことを技術的特徴とする。
(請求項1、請求項2)請求項1または請求項2に記載の発明によれば、電流設定用抵抗素子に対して、基準電圧の温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子を直列接続し、その温度補正用抵抗素子の温度非直線性を適宜設定することにより、広い温度範囲における基準電圧の温度非直線性を改善することができる。
(請求項3)請求項3に記載の発明によれば、温度補正用抵抗素子を半導体素子またはトランジスタと同一の半導体基板に形成された拡散抵抗によって具体化することにより、基準電圧の温度非直線性を確実に補正可能な温度補正用抵抗素子を容易に得ることができる。
(請求項4)請求項4に記載の発明によれば、調整手段を用いて電流設定用抵抗素子および温度補正用抵抗素子の抵抗値を調整することにより、基準電圧の温度非直線性を所望の値に設定することができる。
(用語の説明)尚、上述した[特許請求の範囲]および[課題を解決するための手段・作用および発明の効果]に記載した構成要素と、後述する[発明の実施の形態]に記載した構成部材との対応関係は以下のようになっている。
「半導体素子」は、第1〜第3,第7実施形態のトランジスタQ11,Q12、第4実施形態のトランジスタQ1,Q2、第5実施形態のダイオード41,42、第6実施形態のトランジスタ1,2に該当する。
「電流設定用抵抗素子」は、第1〜第4,第7実施形態の抵抗素子R112、第5実施形態の抵抗R1,R3、第6実施形態の抵抗5,6に該当する。
「第1および第2のバイポーラトランジスタ」は、第1実施形態のトランジスタQ11,Q12、第4実施形態のトランジスタQ1,Q2に該当する。
「カレントミラー回路」は、第1実施形態のトランジスタQ15,Q16、第4実施形態のトランジスタQ5,Q6から構成される。
「調整手段」は、第2実施形態の抵抗素子R111,R112,Ra、第3実施形態の抵抗素子R111a,R111b,R112a,R112b,Rba,Rbb、ヒューズ素子F1〜F3、外部端子T1〜T5から構成される。
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。
(第1実施形態)図1は、第1実施形態のバンドギャップ定電圧回路71の構成を示す回路図である。
バンドギャップ定電圧回路71は、抵抗素子R13〜R18,R111,R112、npn型バイポーラトランジスタQ11,Q12,Q17,Q18、pnp型バイポーラトランジスタQ15,Q16、ダイオードD11、コンデンサC2、温度補正用抵抗素子Rbから構成されており、プラス側電源(図示略)に接続されて電源電位Vccが印加され、ノードN11の電圧が一定電圧である基準電圧Vo(≒1.23V)となり、その基準電圧Voを各抵抗R15,R16の抵抗分割により所望の一定電圧に設定したノードN12の電圧OUTが外部へ出力される(OUT=(1+R15/R16)×Vo)。
各抵抗素子R13,R14の一端には電源電位Vccが印加され、各抵抗素子R13,R14の抵抗値は、例えば相互に同等のものである。抵抗素子R13の他端には、ダイオード接続されたpnp型バイポーラトランジスタQ15のエミッタが接続されている。抵抗素子R14の他端には、pnp型バイポーラトランジスタQ16のエミッタが接続されている。
各トランジスタQ15,Q16の特性は相互に同等である。各トランジスタQ15,Q16のベースは相互に接続されており、カレントミラー回路が構成されている。このカレントミラー回路は、各トランジスタQ11,Q12のコレクタ電流を等しくする。各トランジスタQ15,Q16のコレクタ間には、寄生発振止めのために容量素子(コンデンサ)C2が接続されている。
トランジスタQ15のコレクタには、npn型バイポーラトランジスタQ11のコレクタが接続されている。トランジスタQ16のコレクタには、npn型バイポーラトランジスタQ12のコレクタが接続されている。トランジスタQ11のエミッタには、各抵抗素子R111,R112,Rbがこの順番で直列に接続されており、温度補正用抵抗素子Rbの他端は接地されている。トランジスタQ12のエミッタは、各抵抗素子R111,R112間のノードに接続されている。
トランジスタQ17のコレクタには電源電位Vccが印加され、トランジスタQ17のベースは各トランジスタQ16,Q12間に接続されている。トランジスタQ17のエミッタには、各抵抗素子R15,R16が直列に接続されており、抵抗素子R16の他端は接地されている。各抵抗素子R15,R16間のノードN11には、各トランジスタQ11,Q12のベースが接続されている。
バンドギャップ定電圧回路71には、抵抗素子R17,18、ダイオードD11、トランジスタQ18から構成されたスタートアップ回路が接続されている。抵抗素子R17、ダイオードD11、抵抗素子R18はこの順番でプラス側電源と接地間に接続され、抵抗素子R17の一端には電源電位Vccが印加されている。トランジスタQ18のベースは、抵抗素子R17とダイオードD11との間に接続されている。トランジスタQ18のエミッタおよびコレクタはそれぞれ、トランジスタQ11のエミッタおよびコレクタに接続されている。
各トランジスタQ11〜Q16および温度補正用抵抗素子Rbは、同一のシリコン基板に形成されたバイポーラ・モノリシック集積回路によって構成されている。各抵抗素子R13〜R18,R111,R112は、薄膜抵抗または拡散抵抗によって形成されている。
温度補正用抵抗素子Rbは、シリコン基板に形成されたベース拡散層またはエミッタ拡散層を用いた拡散抵抗からなる。ちなみに、拡散抵抗の比抵抗は、エミッタ拡散層に比べてベース拡散層の方が大きいため、温度補正用抵抗素子Rbの抵抗値が大きい場合にはベース拡散層を用いることにより、基板上の占有面積を小さくして高集積化を図ることができる。
このように、第1実施形態のバンドギャップ定電圧回路71において、図9に示した従来のバンドギャップ定電圧回路78と異なるのは以下の点である。
(1−1)抵抗素子R11が抵抗素子R111に置き換えられている。
(1−2)抵抗素子R12が直列接続された各抵抗素子R112,Rbに置き換えられている。
尚、第1実施形態のバンドギャップ定電圧回路71の基準電圧Voの算出方法法は、特許文献1の図3に開示されている回路の出力電圧Vo’の算出方法と同じであり、特許文献1の数式1〜3の「R11」を「R111」に置き換えると共に「R12」を「R112+Rb」に置き換えればよいため、具体的な説明を省略する。
[第1実施形態の作用・効果]第1実施形態によれば、以下の作用・効果を得ることができる。
[1]以下の条件(A)(B)において、各抵抗素子R111,R112,Rbの抵抗値は、図9に示した従来のバンドギャップ定電圧回路78の抵抗素子R11,R12の抵抗値に基づき、以下の数式11〜数式13によって算出できる。
(A)各抵抗素子R111,R112が薄膜抵抗によって形成されており、その抵抗温度係数および温度非直線性が共にほぼゼロ(≒0)の場合。
(B)温度補正用抵抗素子Rbが不純物濃度1×1018の拡散抵抗によって形成されており、その抵抗温度係数が約2000PPM/℃、温度非直線性が約6PPM/℃の場合。
Rb≒(0.2〜0.4)/6×R12 ……(数式11)
R112=R12−Rb ……(数式12)
R111≒R11×(1+Rb/R12×2000×0.0003) ……(数式13)
ここで、数式11は、バンドギャップ定電圧回路71の温度非直線性を補正するために設けた温度補正用抵抗素子Rbを算出する数式である。数式11の分子の「0.2〜0.4」は、図10に示した従来のバンドギャップ定電圧回路78の温度非直線性の計測値から求めた具体値である。数式11の分母の「6」は、条件(B)による温度補正用抵抗素子Rbの温度非直線性の具体値である。
R112=R12−Rb ……(数式12)
R111≒R11×(1+Rb/R12×2000×0.0003) ……(数式13)
ここで、数式11は、バンドギャップ定電圧回路71の温度非直線性を補正するために設けた温度補正用抵抗素子Rbを算出する数式である。数式11の分子の「0.2〜0.4」は、図10に示した従来のバンドギャップ定電圧回路78の温度非直線性の計測値から求めた具体値である。数式11の分母の「6」は、条件(B)による温度補正用抵抗素子Rbの温度非直線性の具体値である。
また、数式13は、温度補正用抵抗素子Rbの追加によって発生する抵抗素子R11の抵抗温度係数を補正するための抵抗素子R111を算出する数式である。数式13の「2000」は、温度補正用抵抗素子Rbの抵抗温度係数の具体値である。数式13の「0.0003」は比例定数(℃/PPM)であり、室温25℃での使用を前提とした値である。
[2]以下の条件(C)(D)において、各抵抗素子R111,R112,Rbの抵抗値は、図9に示した従来のバンドギャップ定電圧回路78の抵抗素子R11,R12の抵抗値に基づき、以下の数式14〜数式16によって算出できる。
(C)各抵抗素子R111,R112が所定の不純物濃度の拡散抵抗によって形成されており、その抵抗温度係数がαPPM/℃、温度非直線性がγPPM/℃の場合。
(D)温度補正用抵抗素子Rbが所定の不純物濃度の拡散抵抗によって形成されており、その抵抗温度係数がβPPM/℃、温度非直線性がδPPM/℃の場合。尚、条件(C)(D)を設定するには、各抵抗素子R111,R112の不純物濃度と温度補正用抵抗素子Rbの不純物濃度とに適宜な差を設ければよい。
Rb≒(0.2〜0.4)/(δ−γ)×R12 ……(数式14)
R112=R12−Rb ……(数式15)
R111=R11×(1+Rb/R12×(β−α)×(Ta+273.15)/106) ……(数式16)
ここで、図10に示すように、従来のバンドギャップ定電圧回路78の基準電圧Voが低温および高温で低下する温度非直線性の場合には、温度非直線性δを温度非直線性γより大きな値になるように(δ>γ)、各抵抗素子R111,R112,Rbの不純物濃度を設定する必要がある。また、基準電圧Voが低温および高温で増大するような温度非直線性の場合には、温度非直線性γを温度非直線性δより大きな値になるように(γ>δ)、各抵抗素子R111,R112,Rbの不純物濃度を設定する必要がある。
R112=R12−Rb ……(数式15)
R111=R11×(1+Rb/R12×(β−α)×(Ta+273.15)/106) ……(数式16)
ここで、図10に示すように、従来のバンドギャップ定電圧回路78の基準電圧Voが低温および高温で低下する温度非直線性の場合には、温度非直線性δを温度非直線性γより大きな値になるように(δ>γ)、各抵抗素子R111,R112,Rbの不純物濃度を設定する必要がある。また、基準電圧Voが低温および高温で増大するような温度非直線性の場合には、温度非直線性γを温度非直線性δより大きな値になるように(γ>δ)、各抵抗素子R111,R112,Rbの不純物濃度を設定する必要がある。
尚、数式16のTa(℃)は、バンドギャップ定電圧回路71を使用する環境の中心温度である。また、数式16の「273.15」は、摂氏であるTaを絶対温度に換算するための定数である。
[3]図2は、図9に示した従来技術のバンドギャップ定電圧回路78の基準電圧Voと、第1実施形態のバンドギャップ定電圧回路71の基準電圧Voとのそれぞれの温度非直線性を示すグラフである。第1実施形態では、回路の周囲温度がー40〜120℃に変化した場合の基準電圧Voの温度変動ΔVが約0.5mVになるため、図9に示した従来技術に比べて、基準電圧Voの温度変動を約1/3〜1/6に低減することができる。
つまり、第1実施形態のバンドギャップ定電圧回路71は、第1および第2のバイポーラトランジスタQ11,Q12と、各トランジスタのQ11,Q12のコレクタ電流を等しくするためのカレントミラー回路(各トランジスタのQ15,Q16)と、各トランジスタのQ11,Q12のコレクタ電流を設定するための電流設定用の抵抗素子R112とを備え、各トランジスタのQ11,Q12のベース−エミッタ間のpn接合によるバンドギャップ電圧に基づいて、各トランジスタのQ11,Q12の共通接続されたベースから一定電圧である基準電圧Voを生成する。そして、抵抗素子R112に対して、基準電圧Voの温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子Rbが直列接続されている。
従って、第1実施形態によれば、温度補正用抵抗素子の温度非直線性を適宜設定することにより、広い温度範囲における基準電圧Voの温度非直線性を改善することができる。そして、温度補正用抵抗素子Rbを各トランジスタQ11,Q12と同一のシリコン基板に形成された拡散抵抗によって具体化することにより、基準電圧Voの温度非直線性を確実に補正可能な温度補正用抵抗素子Rbを容易に得ることができる。
(第2実施形態)図3は、第2実施形態のバンドギャップ定電圧回路72の構成を示す回路図である。バンドギャップ定電圧回路72において、第1実施形態のバンドギャップ定電圧回路71と異なるのは以下の点である。
(2−1)各抵抗素子R111,R112は、レーザートリミング可能な薄膜抵抗によって形成されている。
(2−2)温度補正用抵抗素子Rbには抵抗素子Raが並列接続されている。抵抗素子Raは、レーザートリミング可能な薄膜抵抗によって形成されている。
従って、第2実施形態によれば、第1実施形態の作用・効果に加え、各抵抗素子R111,R112,Raを形成する薄膜抵抗にレーザーを照射してカットすることで抵抗値を調整することにより、バンドギャップ定電圧回路72の温度非直線性を所望の値に適宜設定することができる。
(第3実施形態)図4は、第3実施形態のバンドギャップ定電圧回路73の構成を示す回路図である。バンドギャップ定電圧回路73において、第1実施形態のバンドギャップ定電圧回路71と異なるのは以下の点である。
(3−1)抵抗素子R111が直列接続された各抵抗素子R111a,R111bに置き換えられている。
(3−2)抵抗素子R112が直列接続された各抵抗素子R112a,R112bに置き換えられている。
(3−3)温度補正用抵抗素子Rbが直列接続された各温度補正用抵抗素子Rba,Rbbに置き換えられている。
(3−4)抵抗素子R111bにはヒューズ素子F1が並列接続にされている。ヒューズ素子F1の両端には外部端子T1,T2が接続されている。外部端子T1,T2間に十分な電流を流すことにより、ヒューズ素子F1を切断することができる。ヒューズ素子F1の導通時において各抵抗素子R111a,R111bの合成抵抗値はR111aになり、ヒューズ素子F1の切断時において各抵抗素子R111a,R111bの合成抵抗値は(R111a+R111b)になる。
(3−5)抵抗素子R112bにはヒューズ素子F2が並列接続にされている。ヒューズ素子F2の両端には外部端子T3,T4が接続されている。外部端子T3,T4間に十分な電流を流すことにより、ヒューズ素子F2を切断することができる。ヒューズ素子F2の導通時において各抵抗素子R112a,R112bの合成抵抗値はR112aになり、ヒューズ素子F2の切断時において各抵抗素子R112a,R112bの合成抵抗値は(R112a+R112b)になる。
(3−6)温度補正用抵抗素子Rbaにはヒューズ素子F3が並列接続にされている。ヒューズ素子F3の両端には外部端子T4,T5が接続されている。外部端子T4,T5間に十分な電流を流すことにより、ヒューズ素子F3を切断することができる。ヒューズ素子F3の導通時において各抵抗素子Rba,Rbbの合成抵抗値はRbbになり、ヒューズ素子F3の切断時において各抵抗素子Rba,Rbbの合成抵抗値は(Rba+Rbb)になる。
従って、第3実施形態によれば、第1実施形態の作用・効果に加え、各ヒューズ素子F1〜F3の導通または切断を選択することで、各抵抗素子R111a,R111b,R112a,R112b,Rba,Rbbの前記合成抵抗値を調整することにより、バンドギャップ定電圧回路73の温度非直線性を所望の値に適宜設定することができる。
尚、第3実施形態では、温度補正用抵抗素子Rbを直列接続された2個の温度補正用抵抗素子Rba,Rbbに置き換え、その合成抵抗値をヒューズ素子F3の導通・切断によって設定している。しかし、温度補正用抵抗素子Rbを直列接続された3個以上の温度補正用抵抗素子に置き換え、その合成抵抗値を2個以上のヒューズ素子の導通・切断によって設定してもよい。この場合、前記合成抵抗値が最小設定値を基準として2の累乗倍になるように設定すれば、バンドギャップ定電圧回路の温度非直線性を広い温度範囲で細かく調整することができる。
(第4実施形態)図5は、第4実施形態のバンドギャップ定電圧回路74の構成を示す回路図である。バンドギャップ定電圧回路74は、特許文献1の図1に開示されているバンドギャップ定電圧回路に本願発明を適用したものであり、特許文献1の図1と同一構成部材については符号を等しくしてある。
第4実施形態のバンドギャップ定電圧回路74は、抵抗素子R3〜R8,R111,R112、npn型バイポーラトランジスタQ1〜Q4,Q7,Q8、pnp型バイポーラトランジスタQ5,Q6、ダイオードD1、コンデンサC1、定電圧源S1、温度補正用抵抗素子Rbから構成されており、プラス側電源(図示略)に接続されて電源電位Vccが印加され、ノードN1の電圧が一定電圧である基準電圧Voとなり、その基準電圧Voを各抵抗R15,R16の抵抗分割により所望の一定電圧に設定したノードN12の電圧OUTが外部へ出力される。
第4実施形態のバンドギャップ定電圧回路74において、特許文献1の図1に開示されているバンドギャップ定電圧回路と異なるのは以下の点である。
(4−1)抵抗素子R1が抵抗素子R111に置き換えられている。
(4−2)抵抗素子R2が直列接続された各抵抗素子R112,Rbに置き換えられている。尚、第4実施形態における各抵抗素子R111,R112,Rbの抵抗値の設定方法は、第1実施形態と同じである。
つまり、第4実施形態のバンドギャップ定電圧回路74は、ベースが共通接続された第1および第2のバイポーラトランジスタQ1,Q2と、電源電位Vccが印加され各トランジスタQ1,Q2に接続されたカレントミラー回路を構成する各バイポーラトランジスタQ5,Q6とを有し、各トランジスタQ1,Q2のベース−エミッタ間電圧に関連づけて基準電圧Voを生成するバンドギャップ定電圧回路において、各トランジスタQ1,Q2と前記カレントミラー回路との間にカスコード接続され各トランジスタQ1,Q2のコレクタ電圧を一定電圧にバイアスする第3および第4のバイポーラトランジスタQ3,Q4を有し、各トランジスタQ1,Q2のコレクタ電流が流れる抵抗素子R112に対して温度補正用抵抗素子Rbが直列接続されている。また、各トランジスタQ3,Q4のベースに一定電圧のバイアスを印加するための定電圧源S1が設けられている。
従って、第4実施形態によれば、第1実施形態の作用・効果に加え、特許文献1の作用・効果(各トランジスタQ3,Q4を設けているので、各トランジスタQ1,Q2のコレクタ電圧が一定に保持され、前記カレントミラー回路に供給される電源電位が変動した場合のバンドギャップ電圧の変動が抑制されるため、安定した基準電圧Voを生成できる)をも得ることができる。
(第5実施形態)図6は、第5実施形態のバンドギャップ定電圧回路75の構成を示す回路図である。バンドギャップ定電圧回路75は、特許文献2の図13に開示されているバンドギャップ定電圧回路に本願発明を適用したものであり、特許文献2の図13と同一構成部材については符号を等しくしてある。
第5実施形態のバンドギャップ定電圧回路75は、ダイオード41,42、抵抗R1,R2,R3、フィードバック回路59、温度補正用抵抗素子Rbから構成されており、第1端子Aの電圧が基準電圧として外部へ出力される。フィードバック回路59は、PMOSトランジスタ31a,31bとNMOSトランジスタ32と差動増幅回路33とにより構成され、ダイオード42のアノード端子Dの電位と第2端子Bの電位とが等しくなるように第1端子Aの電圧を制御する機能を持つ。
第5実施形態のバンドギャップ定電圧回路75において、特許文献2の図13に開示されているバンドギャップ定電圧回路と異なるのは、第1端子(出力端子)Aと各抵抗R1,R3との間に温度補正用抵抗素子Rbが挿入されている点である。
つまり、第5実施形態のバンドギャップ定電圧回路75は、第1端子Aに接続された温度補正用抵抗素子Rbと、カソード端子がグランド端子に接続された第1および第2のダイオード42,41と、第1のダイオード42のアノード端子と温度補正用抵抗素子Rbを介して第1端子Aとに接続された第1の抵抗R3と、第2のダイオード41のアノード端子と第2端子Bとに接続された第3の抵抗R2と、第2端子Bと温度補正用抵抗素子Rbを介して第1端子Aとに接続された第2の抵抗R1と、第1のダイオード42のアノード端子の電位と第2端子Bの電位とが等しくなるように第1端子Aの電圧を制御するフィードバック回路59とを備えている。
すなわち、第5実施形態のバンドギャップ定電圧回路75は、各ダイオード41,42のカソード−アノード間のpn接合によるバンドギャップ電圧に基づいて、一定電圧である基準電圧を生成する。そして、第5実施形態のバンドギャップ定電圧回路75では、各ダイオード41,42に流れる電流を設定する各抵抗R1,R3に対して、基準電圧の温度非直線性を補正するような温度非直線性を有する拡散抵抗によって形成された温度補正用抵抗素子Rbが直列接続されている。そのため、温度補正用抵抗素子Rbの温度非直線性を適宜設定することにより、広い温度範囲における基準電圧の温度非直線性を改善することができる。
(第6実施形態)図7は、第6実施形態のバンドギャップ定電圧回路76の構成を示す回路図である。バンドギャップ定電圧回路76は、特許文献3の図3に開示されているバンドギャップ定電圧回路に本願発明を適用したものであり、特許文献3の図3と同一構成部材については符号を等しくしてある。
第6実施形態のバンドギャップ定電圧回路76は、NPNトランジスタ1〜3、PNPトランジスタ4、抵抗5〜8、定電流源9、プラス側電源端子10、出力端子11、接地側電源端子12、温度補正用抵抗素子Rbから構成されており、出力端子11の電圧VREFが基準電圧として外部へ出力される。
第6実施形態のバンドギャップ定電圧回路76において、特許文献3の図3に開示されているバンドギャップ定電圧回路と異なるのは、出力端子11と各抵抗5,6との間に温度補正用抵抗素子Rbが挿入されている点である。
つまり、第6実施形態のバンドギャップ定電圧回路76は、出力端子11に接続された温度補正用抵抗素子Rbと、コレクタとベースを接続した第1のトランジスタ1と、第1のトランジスタ1の整数倍のエミッタ面積を有し、第1のトランジスタ1のベースにベースを接続し、エミッタを第1の抵抗8を介して接地側電源端子12に接続した第2のトランジスタ2と、第2のトランジスタ2のコレクタにベースを接続した第3のトランジスタ3と、第2のトランジスタ2のコレクタと温度補正用抵抗素子Rbを介して出力端子11とに接続された第2の抵抗6と、第1のトランジスタ1のコレクタと温度補正用抵抗素子Rbを介して出力端子11とに接続された第3の抵抗5とを備え、第1のトランジスタ1のエミッタが接地側電源端子12に接続され、第3のトランジスタ3のエミッタが接地側電源端子12に接続されている。
すなわち、第6実施形態のバンドギャップ定電圧回路76は、各トランジスタ1,2のベース−エミッタ間のpn接合によるバンドギャップ電圧に基づいて、一定電圧である基準電圧を生成する。そして、第6実施形態のバンドギャップ定電圧回路76では、各トランジスタ1,2に流れる電流を設定する各抵抗5,6に対して、基準電圧の温度非直線性を補正するような温度非直線性を有する拡散抵抗によって形成された温度補正用抵抗素子Rbが直列接続されている。そのため、温度補正用抵抗素子Rbの温度非直線性を適宜設定することにより、広い温度範囲における基準電圧の温度非直線性を改善することができる。
(第7実施形態)図8は、第7実施形態のバンドギャップ定電圧回路77の構成を示す回路図である。バンドギャップ定電圧回路77は、抵抗素子R13,R14,R111,R112、npn型バイポーラトランジスタQ11,Q12、差動増幅回路OP、温度補正用抵抗素子Rbから構成されており、プラス側電源(図示略)に接続されて電源電位Vccが印加され、各トランジスタQ11,Q12のゲートおよび差動増幅回路OPの出力端子の電圧が基準電圧Voとして外部へ出力される。
第7実施形態のバンドギャップ定電圧回路77において、第1実施形態のバンドギャップ定電圧回路71と異なるのは以下の点である。
(7−1)スタートアップ回路(抵抗素子R17,18、ダイオードD11、トランジスタQ18)、各トランジスタQ15〜Q17、コンデンサC2、抵抗素子R15,R16が省かれている。
(7−2)各トランジスタQ11,Q12のコレクタはそれぞれ差動増幅回路OPの入力端子に接続されている。
尚、第7実施形態における各抵抗素子R111,R112,Rbの抵抗値の設定方法は、第1実施形態と同じである。
つまり、第7実施形態のバンドギャップ定電圧回路77は、ベースが共通接続された第1および第2のバイポーラトランジスタQ11,Q12を有し、各トランジスタQ11,Q12のベース−エミッタ間電圧に関連づけて基準電圧Voを生成するバンドギャップ定電圧回路において、各トランジスタQ11,Q12のコレクタ電流が流れる抵抗素子R112に対して温度補正用抵抗素子Rbが直列接続されている。従って、第7実施形態によれば、第1実施形態と同様の作用・効果を得ることができる。
[別の実施形態]ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
(1)特許文献2の図3に開示されているバンドギャップ定電圧回路に本願発明を適用してもよく、その場合には、本願発明の作用・効果に加えて、特許文献2の作用・効果をも得ることができる。
(2)特許文献3の図1に開示されているバンドギャップ定電圧回路に本願発明を適用してもよく、その場合には、本願発明の作用・効果に加えて、特許文献3の作用・効果をも得ることができる。
(3)第4〜第7実施形態のそれぞれと第2実施形態とを併用してもよい。つまり、第4〜第7実施形態においても、第2実施形態と同様に、レーザートリミング可能な薄膜抵抗を設け、当該薄膜抵抗にレーザーを照射してカットすることで抵抗値を調整することにより、バンドギャップ定電圧回路の温度非直線性を所望の値に設定可能にしてもよい。
(4)第4〜第7実施形態のそれぞれと第3実施形態とを併用してもよい。つまり、第4〜第7実施形態においても、第3実施形態と同様に、温度補正用抵抗素子Rbおよび所定の抵抗素子を直列接続された複数個の抵抗素子に置き換え、その合成抵抗値をヒューズ素子の導通・切断によって調整することにより、バンドギャップ定電圧回路の温度非直線性を所望の値に設定可能にしてもよい。
(5)上記各実施形態における温度補正用抵抗素子Rbは、拡散抵抗に限らず、温度非直線性を有する抵抗素子(熱敏感性抵抗体)であればどのような抵抗素子(例えば、温度が上がると抵抗値が上昇する正特性サーミスタなど)に置き換えてもよい。
71〜77…バンドギャップ定電圧回路
1,2,Q1,Q2,Q11,Q12…npn型バイポーラトランジスタ
41,42…ダイオード
5,6,R1,R3,R112…電流設定用の抵抗素子
Q5,Q6,Q15,Q16…pnp型バイポーラトランジスタ
F1〜F3…ヒューズ素子
T1〜T5…外部端子
Vo…基準電圧
1,2,Q1,Q2,Q11,Q12…npn型バイポーラトランジスタ
41,42…ダイオード
5,6,R1,R3,R112…電流設定用の抵抗素子
Q5,Q6,Q15,Q16…pnp型バイポーラトランジスタ
F1〜F3…ヒューズ素子
T1〜T5…外部端子
Vo…基準電圧
Claims (4)
- 半導体素子のpn接合によるバンドギャップ電圧に基づいて、一定電圧である基準電圧を生成するバンドギャップ定電圧回路において、
前記半導体素子に流れる電流を設定するための電流設定用抵抗素子に対して、前記基準電圧の温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子を直列接続したことを特徴とするバンドギャップ定電圧回路。 - 第1および第2のバイポーラトランジスタと、
その第1および第2のバイポーラトランジスタのコレクタ電流を等しくするためのカレントミラー回路と、
前記第1および第2のバイポーラトランジスタのコレクタ電流を設定するための電流設定用抵抗素子と
を備え、
前記第1および第2のバイポーラトランジスタのベース−エミッタ間のpn接合によるバンドギャップ電圧に基づいて、前記第1および第2のバイポーラトランジスタの共通接続されたベースから、一定電圧である基準電圧を生成するバンドギャップ定電圧回路において、
前記電流設定用抵抗素子に対して、前記基準電圧の温度非直線性を補正するような温度非直線性を有する温度補正用抵抗素子を直列接続したことを特徴とするバンドギャップ定電圧回路。 - 請求項1または請求項2に記載のバンドギャップ定電圧回路において、
前記温度補正用抵抗素子は、前記半導体素子または前記トランジスタと同一の半導体基板に形成された拡散層を用いた拡散抵抗からなることを特徴とするバンドギャップ定電圧回路。 - 請求項1〜3のいずれか1項に記載のバンドギャップ定電圧回路において、
前記電流設定用抵抗素子および前記温度補正用抵抗素子の抵抗値を調整するための調整手段を備えたことを特徴とするバンドギャップ定電圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353763A JP2005122277A (ja) | 2003-10-14 | 2003-10-14 | バンドギャップ定電圧回路 |
US10/916,559 US20050077952A1 (en) | 2003-10-14 | 2004-08-12 | Band gap constant voltage circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353763A JP2005122277A (ja) | 2003-10-14 | 2003-10-14 | バンドギャップ定電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005122277A true JP2005122277A (ja) | 2005-05-12 |
Family
ID=34419926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003353763A Pending JP2005122277A (ja) | 2003-10-14 | 2003-10-14 | バンドギャップ定電圧回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050077952A1 (ja) |
JP (1) | JP2005122277A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205071A (ja) * | 2009-03-04 | 2010-09-16 | Mitsumi Electric Co Ltd | 基準電圧回路及びこの基準電圧回路を有する発振回路 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100809716B1 (ko) * | 2007-01-04 | 2008-03-06 | 삼성전자주식회사 | 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로 |
CN101963820B (zh) * | 2009-07-21 | 2013-11-06 | 意法半导体研发(上海)有限公司 | 自适应密勒补偿型电压调节器 |
US9329615B2 (en) * | 2010-04-12 | 2016-05-03 | Texas Instruments Incorporated | Trimmed thermal sensing |
JP2012074481A (ja) * | 2010-09-28 | 2012-04-12 | Renesas Electronics Corp | 半導体装置 |
JP5839953B2 (ja) * | 2011-11-16 | 2016-01-06 | ルネサスエレクトロニクス株式会社 | バンドギャップリファレンス回路及び電源回路 |
CN103631310B (zh) * | 2013-12-01 | 2016-06-29 | 西安电子科技大学 | 带隙基准电压源 |
CN104615184B (zh) * | 2015-01-12 | 2016-01-13 | 华中科技大学 | 一种cmos基准电流和基准电压产生电路 |
CN109358295B (zh) * | 2018-09-20 | 2021-06-08 | 北京时代民芯科技有限公司 | 一种应用于dc-dc的电源故障指示电路 |
US10795395B2 (en) * | 2018-11-16 | 2020-10-06 | Ememory Technology Inc. | Bandgap voltage reference circuit capable of correcting voltage distortion |
CN110377094B (zh) * | 2019-05-17 | 2020-11-27 | 东南大学 | 一种低温漂极低功耗线性稳压器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4250445A (en) * | 1979-01-17 | 1981-02-10 | Analog Devices, Incorporated | Band-gap voltage reference with curvature correction |
IT1201848B (it) * | 1986-10-02 | 1989-02-02 | Sgs Microelettronica Spa | Circuito di interfaccia logica ad alta stabilita' e bassa corrente di riposo |
US4933572A (en) * | 1988-03-17 | 1990-06-12 | Precision Monolithics, Inc. | Dual mode voltage reference circuit and method |
DE4005756A1 (de) * | 1989-04-01 | 1990-10-04 | Bosch Gmbh Robert | Praezisions-referenzspannungsquelle |
US5291122A (en) * | 1992-06-11 | 1994-03-01 | Analog Devices, Inc. | Bandgap voltage reference circuit and method with low TCR resistor in parallel with high TCR and in series with low TCR portions of tail resistor |
US6121824A (en) * | 1998-12-30 | 2000-09-19 | Ion E. Opris | Series resistance compensation in translinear circuits |
US6657480B2 (en) * | 2000-07-21 | 2003-12-02 | Ixys Corporation | CMOS compatible band gap reference |
US6563370B2 (en) * | 2001-06-28 | 2003-05-13 | Maxim Integrated Products, Inc. | Curvature-corrected band-gap voltage reference circuit |
US6642777B2 (en) * | 2001-07-05 | 2003-11-04 | Texas Instruments Incorporated | Voltage reference circuit with increased intrinsic accuracy |
US6600302B2 (en) * | 2001-10-31 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Voltage stabilization circuit |
JP2003258105A (ja) * | 2002-02-27 | 2003-09-12 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
US6958643B2 (en) * | 2003-07-16 | 2005-10-25 | Analog Microelectrics, Inc. | Folded cascode bandgap reference voltage circuit |
-
2003
- 2003-10-14 JP JP2003353763A patent/JP2005122277A/ja active Pending
-
2004
- 2004-08-12 US US10/916,559 patent/US20050077952A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205071A (ja) * | 2009-03-04 | 2010-09-16 | Mitsumi Electric Co Ltd | 基準電圧回路及びこの基準電圧回路を有する発振回路 |
Also Published As
Publication number | Publication date |
---|---|
US20050077952A1 (en) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9740229B2 (en) | Curvature-corrected bandgap reference | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
JP4808069B2 (ja) | 基準電圧発生回路 | |
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
US8212606B2 (en) | Apparatus and method for offset drift trimming | |
JP5301147B2 (ja) | 電子回路 | |
US20080094130A1 (en) | Supply-independent biasing circuit | |
US20120319793A1 (en) | Oscillation circuit | |
JP2014086000A (ja) | 基準電圧発生回路 | |
WO2019150744A1 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
US7944272B2 (en) | Constant current circuit | |
JP2005122277A (ja) | バンドギャップ定電圧回路 | |
US8085029B2 (en) | Bandgap voltage and current reference | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
US11662761B2 (en) | Reference voltage circuit | |
US9098098B2 (en) | Curvature-corrected bandgap reference | |
JP2021125091A (ja) | 基準電圧回路 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
JP2013200767A (ja) | バンドギャップリファレンス回路 | |
JP6809359B2 (ja) | 基準電圧生成回路 | |
JP2011039620A (ja) | 基準電圧生成回路 | |
JP5925357B1 (ja) | 温度補償回路 | |
JP2006074129A (ja) | 温度特性補正回路 | |
JP5925362B1 (ja) | 温度補償回路 | |
JP2002344257A (ja) | 差動アンプ、および、それを用いた受光アンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051011 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |