JP4878181B2 - 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ - Google Patents

電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
JP4878181B2
JP4878181B2 JP2006059494A JP2006059494A JP4878181B2 JP 4878181 B2 JP4878181 B2 JP 4878181B2 JP 2006059494 A JP2006059494 A JP 2006059494A JP 2006059494 A JP2006059494 A JP 2006059494A JP 4878181 B2 JP4878181 B2 JP 4878181B2
Authority
JP
Japan
Prior art keywords
resistor
mos transistor
circuit
current
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006059494A
Other languages
English (en)
Other versions
JP2007241411A (ja
Inventor
淳二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006059494A priority Critical patent/JP4878181B2/ja
Priority to US11/714,365 priority patent/US7659706B2/en
Publication of JP2007241411A publication Critical patent/JP2007241411A/ja
Application granted granted Critical
Publication of JP4878181B2 publication Critical patent/JP4878181B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

本発明は、電流検出回路技術に係り、特に温度特性に優れた電流検出回路および該電流検出回路を利用した電流モードＤＣ−ＤＣコンバータに関する。
図１０は、降圧型ＤＣ−ＤＣコンバータの出力段のスイッチング素子Ｍ１１に流れる電流を検出する電流検出回路の従来例を示す図である。
この従来例では、ＰＭＯＳトランジスタを用いたスイッチング素子Ｍ１１に、抵抗ＲｓとＰＭＯＳトランジスタＭ１２の直列回路が並列に接続されている。また、スイッチング素子Ｍ１１とＰＭＯＳトランジスタＭ１２のゲートは共通接続されている。
また、スイッチング素子Ｍ１１とＰＭＯＳトランジスタＭ１２はＮＭＯＳトランジスタＭ１６を介して接地電位に接続され、ＮＭＯＳトランジスタＭ１６の他端はインダクタンスＬ１と容量Ｃ１からなる平滑回路を介してＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを取り出している。
スイッチング素子Ｍ１１およびＰＭＯＳトランジスタＭ１２のゲートに印加される信号ＰとＮＭＯＳトランジスタＭ１６のゲートに印加される信号Ｎは相補的な信号である。なお、電流検出信号Ｖsenseは、抵抗ＲｓとＰＭＯＳトランジスタＭ１２の接続ノードから取り出されており、この電流検出信号Ｖsenseに基づいて上述した相補的な信号ＰおよびＮを生成している。
この回路における電流検出信号Ｖsenseは以下のように表される。負荷電流をＩＬ、スイッチング素子Ｍ１１のオン抵抗をＲm1on、ＰＭＯＳトランジスタＭ１２のオン抵抗をＲm2onとすると、電流検出信号Ｖsenseは、
Ｖsense＝ＩＬ・Ｒm1on・Ｒｓ／(Ｒm1on＋Ｒm2on＋Ｒｓ) ・・・（式１）
となる。
通常、ＭＯＳトランジスタのオン抵抗の温度係数は、拡散抵抗などで作られる抵抗Ｒｓの温度係数に比べて大きい。そこで、式１を、温度を考慮した式に書き換える。温度の変化量をΔｔ 、ＭＯＳトランジスタのオン抵抗の温度係数をγ、抵抗Ｒｓの温度係数は０とすると、式１は下記のように表される。
Ｖsense＝ＩＬ・Ｒm1on(１＋Δｔ・γ)・Ｒｓ／(Ｒm1on(１＋Δｔ・γ)＋Ｒm2on(１＋Δｔ・γ)＋Ｒｓ) ・・・（式２）
式２の分子・分母を(１＋Δｔ・γ)で割ると、
Ｖsense＝ＩＬ・Ｒm1on・Ｒｓ／(Ｒm1on＋Ｒm2on＋Ｒｓ／(１＋Δｔ・γ)) ・・・(式３)
となり、式中に温度依存を示す項(１＋Δｔ・γ)が残ってしまい、電流検出信号Ｖsenseは温度依存性を持つことが分かる。そのため、上記のような回路構成の電流検出回路では、温度補償が必要となる。
図１１は、特開２０００−３０７４０２号公報（特許文献１）に開示されている電流検出回路を示す図である。
本電流検出回路は、同図に示すように、ＮＭＯＳトランジスタＭ２１と並列に、ＮＭＯＳトランジスタＭ２２と抵抗Ｒｓと感熱素子５の直列回路を接続し、感熱素子５によってＮＭＯＳトランジスタＭ２１の温度補償を行っている。
電流検出信号Ｖsenseは、抵抗Ｒｓと感熱素子５の接続ノードから出力している。感熱素子５としては、サーミスタ、ダイオード、ＭＯＳトランジスタなどを使用している。
図１２は、特開２００２−２６７０７号公報（特許文献２）に開示されている過電流保護回路を示す図である。
本過電流保護回路は、同図に示すように、ＮＭＯＳトランジスタＭ３１と並列に、ＮＭＯＳトランジスタＭ３２と抵抗Ｒｓの直列回路を接続し、負荷素子２０に流れる電流を電流Ｉｄ１と電流Ｉｄ２に分岐して流している。
同図において、ダイオードの直列回路１２は、温度依存性を持った第１定電圧電源であり、Ｖrefは温度依存性が極めて小さい第２定電圧電源である。両定電圧電源の電圧差を演算増幅回路３１で増幅し、温度依存性を持った基準電圧を生成し、コンパレータ３４の一方の入力に印加している。
コンパレータ３４の他方の入力には、抵抗Ｒｓの電圧降下である電流検出信号Ｖsenseが印加されている。なお、ＮＭＯＳトランジスタＭ３１とＭ３２および複数のダイオードの直列回路１２は同一半導体基板１０上に集積されている。
本過電流保護回路は、以上の構成により、ＮＭＯＳトランジスタＭ３１とＭ３２のオン抵抗の温度特性を、ダイオードで構成した第１定電圧電源１２の温度特性で補償している。
特開２０００−３０７４０２号公報 特開２００２−２６７０７号公報
温度によって変化する検出電流を温度依存性の少ない抵抗で電圧に変換して検出した場合、検出信号は温度依存性を持ってしまうため、上記従来技術は、その温度依存を補償すべく、逆の温度特性を持つ部品（ダイオード、サーミスタ、ＭＯＳトランジスタなどの感熱素子）を追加するようにしたものである。
しかしながら、上記従来技術では、電流検出回路に用いる素子(上記従来技術においてはＮＭＯＳトランジスタ)と、温度補償に用いる素子(従来技術においてはダイオード、サーミスタ、ＭＯＳトランジスタなどの感熱素子)が異なるため、完全な温度補償を行うことはできないという問題があった。
本発明は、上記事情に鑑み、上記の如き問題を解消し、温度依存性が極めて小さい電流検出回路および電流モードＤＣ−ＤＣコンバータを提供することを目的とする。
本発明は、上記目的を達成するために、電流検出用抵抗体と同じ温度特性を備えた電流復元用抵抗体を用いて電流検出を行うようにした電流検出回路である。また、該電流検出回路を電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いるようにしたものである。
以下、請求項毎の構成を述べる。
ａ）請求項１記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１抵抗体および負荷を直列接続した第１の直列回路と、前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と抵抗を直列接続した第２の直列回路と、前記第１抵抗体の抵抗の温度特性と同じ温度特性の、第３抵抗体および第４抵抗体を有し、前記第３抵抗体と前記第４抵抗体を直列接続するとともに、その直列接続した前記第３抵抗体と前記第４抵抗体を、前記第１抵抗体に並列接続した第３の直列回路と、前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、前記第２抵抗体の電圧降下を、前記第３抵抗体もしくは前記第４抵抗体の電圧降下と同電圧に制御する制御回路とを備え、前記第２抵抗体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴としている。
ｂ）請求項２記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１抵抗体および負荷を直列接続した第１の直列回路と、前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と、リミット電流を供給する定電流源とを直列接続した第２の直列回路と、前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、前記第２抵抗体の電圧降下を、前記第１抵抗体の電圧降下と同電圧に制御する制御回路とを備え、前記第１抵抗体の電圧降下が前記第２抵抗体の電圧降下より大きくなった場合に、前記両抵抗体における電圧降下を一致させるためのリミット信号を前記定電流回路の一端から出力することを特徴としている。
ｃ）請求項３記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１抵抗体および負荷を直列接続した第１の直列回路と、前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と、リミット電流を供給する定電流源とを直列接続した第２の直列回路と、前記第１抵抗体の抵抗の温度特性と同じ温度特性の、第３抵抗体および第４抵抗体を有し、前記第３抵抗体と前記第４抵抗体を直列接続するとともに、その直列接続した前記第３抵抗体と前記第４抵抗体を、前記第１抵抗体に並列接続した第３の直列回路と、前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、前記第２抵抗体の電圧降下を、前記第３抵抗体もしくは前記第４抵抗体の電圧降下と同電圧に制御する制御回路とを備え、前記第１抵抗体の電圧降下が前記第２抵抗体の電圧降下より大きくなった場合に、前記両抵抗体における電圧降下を一致させるためのリミット信号を前記定電流回路の一端から出力することを特徴としている。
ｄ）請求項４記載の発明は、請求項１または２に記載の電流検出回路において、前記制御回路は、前記第２抵抗体の電圧降下と前記第１抵抗体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴としている。
ｅ）請求項５記載の発明は、請求項１または３に記載の電流検出回路において、前記制御回路は、前記第２抵抗体の電圧降下と、前記第３抵抗体あるいは第４抵抗体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴としている。
ｆ）請求項６記載の発明は、請求項１，２または４に記載の電流検出回路において、前記第１抵抗体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２抵抗体に第２ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２ＭＯＳトランジスタがオンするようにしたことを特徴としている。
ｇ）請求項７記載の発明は、請求項１，３，または５に記載の電流検出回路おいて、前記第１抵抗体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２抵抗体に第２ＭＯＳトランジスタのオン抵抗を用い、前記第３抵抗体に第３ＭＯＳトランジスタのオン抵抗を用い、前記第４抵抗体に第４ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタがオンするようにしたことを特徴としている。
ｈ）請求項８記載の発明は、請求項７に記載の電流検出回路において、前記第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも、前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタはオフするようにしたことを特徴としている。
ｉ）請求項９記載の発明は、負荷電流のリミット電流を検出する電流検出回路において、前記負荷電流が流れる第１ＭＯＳトランジスタと、オン時の抵抗の温度特性が前記第１ＭＯＳトランジスタの抵抗の温度特性と各々同じである、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ、及び第４ＭＯＳトランジスタとを設ける一方、前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタを直列接続するとともに、この直列接続した前記第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを前記第１ＭＯＳトランジスタに並列接続し、前記第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、前記第２ＭＯＳトランジスタの電圧降下と前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下を比較する比較回路と設けて、前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下が前記第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路からリミット信号を出力することを特徴としている。
ｊ）請求項１０記載の発明は、請求項１または３に記載の電流検出回路において、前記第１抵抗体、前記第２抵抗体、前記第３抵抗体および前記第４抵抗体は、１チップの半導体基板に集積されたものであることを特徴としている。
ｋ）請求項１１記載の発明は、請求項９に記載の電流検出回路において、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタは、１チップの半導体基板に集積されたものであることを特徴としている。
ｌ）請求項１２記載の発明は、請求項１，４，５，６，７，８，または１０に記載の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出用に用いたことを特徴としている。
ｍ）請求項１３記載の発明は、請求項７または８に記載の電流検出回路における前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子として用いたことを特徴としている。
本発明によれば、電流検出用抵抗体と同じ温度特性を備えた電流復元用抵抗体を用いて、電流検出を行うようにしたので、電流検出用抵抗体の温度依存性を完全にキャンセルすることが可能となり、高精度の電流検出が可能となった。
また、上記高精度の電流検出回路を用いてリミット電流を検出するようにしたので、高精度のリミット電流を検出することが可能になった。
さらに、前記高精度の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いるようにしたので、温度安定性の優れた電流モードＤＣ−ＤＣコンバータが実現可能となった。
以下、本発明の請求項毎の効果を述べる。
ａ）請求項１記載の発明では、負荷電流を検出する電流検出回路の構成を、負荷電流が流れる第１抵抗体と、該第１抵抗体の抵抗の温度特性と同じ温度特性を備えた第３抵抗体および第４抵抗体を直列接続し、該直列接続を前記第１抵抗体に並列接続し、さらに、第１抵抗体の抵抗の温度特性と同じ温度特性を備えた第２抵抗体と、該第２抵抗体に電流を供給する電源と、第２抵抗体の電圧降下を第３抵抗体、もしくは第４抵抗体の電圧降下と同電圧に制御する制御回路を備え、第２抵抗体に流れる電流を電流検出信号としたため、第１抵抗体の温度特性を同じ温度特性を持つ第２抵抗体によってキャンセルすることができるようになり、温度依存性をなくすことができた。
ｂ）請求項２記載の発明では、リミット電流を検出するために、第２抵抗体にリミット電流を供給する定電流源を備え、第１抵抗体の電圧降下が第２抵抗体の電圧降下より大きくなった場合に、定電流回路の一端から温度依存性のないリミット信号を出力することが可能になった。
ｃ）請求項３記載の発明では、リミット電流を検出するため、請求項１の電流検出回路において、第２抵抗体にリミット電流を供給する定電流源を備え、第３抵抗体もしくは第４抵抗体の電圧降下が第２抵抗体の電圧降下より大きくなった場合に、定電流回路の一端から温度依存性のないリミット信号を出力することが可能になった。
ｄ）請求項４、５記載の発明は、請求項１〜３における制御回路を具体化したものである。
ｅ）請求項６〜８記載の発明は、上記各抵抗体をＰＭＯＳトランジスタのオン抵抗を用いるようにした具体例であり、例えば、請求項７記載の発明では、第１抵抗体から第４抵抗体を、それぞれ第１ＭＯＳトランジスタから第４ＭＯＳトランジスタを用いて実現するために、第１ＭＯＳトランジスタがオン状態の場合は、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタがオンするようにしたものであり、請求項８記載の発明では、負荷電流の開閉が可能なように、第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも第３ＭＯＳトランジスタと、第４ＭＯＳトランジスタはオフするようにしたものである。
ｆ）請求項９記載の発明では、負荷電流のリミット電流を検出する電流検出回路において、前記負荷電流が流れる第１ＭＯＳトランジスタと、第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第２ＭＯＳトランジスタと、第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた、第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを直列接続し、該直列接続を第１ＭＯＳトランジスタに並列接続し、第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、第２ＭＯＳトランジスタの電圧降下と、第３ＭＯＳトランジスタ、もしくは第４ＭＯＳトランジスタの電圧降下を比較する比較回路を備え、第３ＭＯＳトランジスタ、もしくは第４ＭＯＳトランジスタの電圧降下が、第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路の出力からリミット信号を出力するようにしたため、温度特性をキャンセルすることができるようになり、温度依存性をなくすことができた。
ｇ）請求項１０記載の発明では、少なくとも第１抵抗体から第４抵抗体を１チップの半導体基板に集積したので、温度補償精度が向上できた。
ｈ）請求項１１記載の発明でも、少なくとも第１ＭＯＳトランジスタから第４ＭＯＳトランジスタを１チップの半導体基板に集積したので、温度補償精度が向上できた。
ｉ）請求項１２記載の発明では、前記した電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いたので、温度安定性の優れた電流モードＤＣ−ＤＣコンバータが実現できるようになった。
ｊ）請求項１３記載の発明では、前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子に用いたので、スイッチング素子と電流検出用素子を兼用することができるようになった。
以下、本発明の実施形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施例に係る電流検出回路を示す図である。
本実施例に係る電流検出回路は、同図に示すように、第１抵抗体Ｒs1、第２抵抗体Ｒs2、演算増幅回路２、ＰＭＯＳトランジスタＭ５、抵抗Ｒ１、および負荷１で構成され、電源Ｖinが印加されている。
第１抵抗体Ｒs1は負荷１と直列に接続され、電源Ｖinと接地間に接続されている。第１抵抗体Ｒs1と負荷１の接続ノードは演算増幅回路２の非反転入力に接続されている。第１抵抗体Ｒs1〜第２抵抗体Ｒs2を同一の半導体基板に同一プロセスで製造することにより温度特性を同一にすることができる。
第２抵抗体Ｒs2とＰＭＯＳトランジスタＭ５、および抵抗Ｒ１は直列に接続され、電源Ｖinと接地間に接続されている。第２抵抗体Ｒs2とＰＭＯＳトランジスタＭ５の接続ノードすなわちＰＭＯＳトランジスタＭ５のソースは演算増幅回路２の反転入力に接続されている。
演算増幅回路２の出力は、ＰＭＯＳトランジスタＭ５のゲートに接続されており、演算増幅回路２とＰＭＯＳトランジスタＭ5によって、第２抵抗体Ｒs2の電圧降下が第１抵抗体Ｒs1の電圧降下と等しくなるように制御されている。
ＰＭＯＳトランジスタＭ５のドレインは抵抗Ｒ１を介して接地されており、電流検出信号Ｖsenseは抵抗Ｒ１で電圧に変換されＰＭＯＳトランジスタＭ５のドレインから出力されている。
次に、負荷1に流れる負荷電流をＩＬとしたときの電流検出信号Ｖsense求める。ここで、第１抵抗体Ｒs1と第２抵抗体Ｒs2の抵抗の温度特性は同じで温度係数をγ、抵抗Ｒ１の温度係数は０、温度変化量はΔｔ とし、第２抵抗体Ｒs2に流れる検出電流をＩsenseとする。
上述したように、演算増幅回路２とＰＭＯＳトランジスタＭ５によって、第２抵抗体Ｒs2の電圧降下は第１抵抗体Ｒs1の電圧降下と等しくなるように制御されているので、検出電流Ｉsenseは、
Ｉsense ＝ＩＬ・Ｒs1(１＋Δｔ・γ)／Ｒs2(１＋Δｔ・γ) ・・・(式４)
となる。分子と分母を(１＋Δｔ・γ)で割ると、検出電流Ｉsenseは、
Ｉsense ＝ＩＬ・Ｒs1／Ｒs2 ・・・(式５)
となり、検出電流Ｉsenseは温度特性を持たないことが分かる。
この検出電流Ｉsenseを温度係数０の抵抗Ｒ１を用いて電圧に変換しているので、電流検出信号Ｖsenseは、
Ｖsense＝Ｒ１・ＩＬ・Ｒs1／Ｒs2＝Ｒ１・Ｉsense ・・・(式６)
となり、電流検出信号Ｖsenseも温度特性を持たないことが分かる。
図２は、本発明の第２の実施例に係る電流検出回路を示す図である。
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）に示した電流検出回路の第１抵抗体Ｒs1と並列に、第３抵抗体Ｒs3と第４抵抗体Ｒs4を直列接続した回路を接続し、演算増幅回路２の非反転入力には、第３抵抗体Ｒs3と第４抵抗体Ｒs4の接続ノードを接続したものである。なお、第３抵抗体Ｒs3と第４抵抗体Ｒs4の抵抗の温度度特性は第１抵抗体Ｒs1と同じにしてある。第１抵抗体Ｒs1〜第４抵抗体Ｒs4を同一の半導体基板に同一プロセスで製造することにより温度特性を全て同一にすることができる。
次に、この電流検出回路における電流検出信号Ｖsenseを求める。各符号は図１の場合と同様であるが、温度依存部分を簡略化するためα＝(１＋Δｔ・γ)とする。まず、検出電流Ｉsenseを求めると、
Ｉsense＝ＩＬ・Ｒs1・Ｒs3・α2／Ｒs2・α2(Ｒs1+Ｒs3+Ｒs4) ・・・(式７)
となる。分子・分母をα2で割ると、検出電流Ｉsenseは、
Ｉsense＝ＩＬ・Ｒs1・Ｒs3／Ｒs2(Ｒs1+Ｒs3+Ｒs4) ・・・(式８)
となり、検出電流Ｉsenseは温度特性を持たないことが分かる。
この検出電流Ｉsenseを温度係数０の抵抗Ｒ１を用いて電圧に変換しているので、電流検出信号Ｖsenseは、
Ｖsense＝Ｒ１・ＩＬ・Ｒs1・Ｒs3／Ｒs2(Ｒs1+Ｒs3+Ｒs4)＝Ｒ１・Ｉsense ・・・(式９)
となり、電流検出信号Ｖsenseとして温度特性を持たない電圧が得られる。
図３は、本発明の第３の実施例に係るリミット信号を出力する電流検出回路を示す図である。リミット信号はスイッチング電源のＯＮサイクル信号を強制的に制御するために利用される信号である。
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）の抵抗Ｒ１を定電流源４に置き換えたものである。定電流源４の出力電流は所定のリミット電流Ｉlimitである。
負荷電流ＩＬが少なく、第１抵抗体Ｒs1の電圧降下が、第２抵抗体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より小さい場合は、演算増幅回路２とＰＭＯＳトランジスタＭ５の働きで、第２抵抗体Ｒs2の電圧降下は第１抵抗体Ｒs1の電圧降下と同じに制御されるので、第２抵抗体Ｒs2に流れる電流はリミット電流Ｉlimitより少なくなる。このためリミット信号Limitはローレベルとなる。
負荷電流ＩＬが増加し、第１抵抗体Ｒs1の電圧降下が、第２抵抗体Ｒs2にリミット電流が流れた場合の電圧降下より大きくなると、演算増幅回路２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ５をオンにする。その結果、リミット信号Limitはハイレベルとなる。
第１抵抗体Ｒs1の電圧降下はＩＬ・Ｒs1、第２抵抗体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下はＩlimit・Ｒs2であるから、両電圧降下が一致した場合の負荷電流(リミット検出電流)ＩＬlimitは以下のようになる。
ＩＬlimit＝Ｉlimit・Ｒs2(１＋Δｔ・γ)／Ｒs1(１＋Δｔ・γ) ・・・(式９)
分子・分母を(１＋Δｔ・γ)で割ると、
ＩＬlimit＝Ｉlimit・Ｒs2／Ｒs1 ・・・(式１０)
となり、リミット検出電流値ＩＬlimitは温度依存性を持たないことが分かる。
図４は、本発明の第４の実施例を示すリミット信号を出力する電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第２の実施例（図２参照）の抵抗Ｒ１を定電流源４に置き換えたものである。定電流源４の出力電流は所定のリミット電流Ｉlimitである。
負荷電流ＩＬが少なく、第３抵抗体Ｒs3の電圧降下が第２抵抗体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より小さい場合は、演算増幅回路２とＰＭＯＳトランジスタＭ５の働きで、第２抵抗体Ｒs2の電圧降下は第３抵抗体Ｒs3の電圧降下と同じに制御されるので、第２抵抗体Ｒs2に流れる電流はリミット電流Ｉlimitより少なくなる。このためリミット信号Limitはローレベルとなる。
負荷電流ＩＬが増加し、第３抵抗体Ｒs3の電圧降下が、第２抵抗体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より大きくなると、演算増幅回路２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ５をオンにする。その結果、リミット信号Limitはハイレベルとなる。
第３抵抗体Ｒs3の電圧降下と、第２抵抗体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下が一致した場合の負荷電流(リミット検出電流)ＩＬlimitは以下のようになる。
ＩＬlimit＝Ｉlimit・Ｒs2(Ｒs1＋Ｒs3＋Ｒs4)・α2／Ｒs1・Ｒs3・α2 ・・・(式１１)
ただし、α＝(１＋Δｔ・γ)
分子・分母をα2で割ると、
ＩＬlimit＝Ｉlimit・Ｒs2(Ｒs1＋Ｒs3＋Ｒs4)／Ｒs1・Ｒs3 ・・・(式１２)となり、リミット検出電流値ＩＬlimitは温度依存性を持たないことが分かる。
スイッチング電源などでは、検出したリミット信号を用いてＰＷＭ制御スイッチ動作を強制的にＯＦＦさせる制御が一般的に行われており、本発明に係るリミット信号Limitも、スイッチング電源のＯＮサイクル信号を強制的に制御するために用いられる。
図５は、本発明の第５の実施例を示す電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）の第１抵抗体Ｒs1をＰＭＯＳトランジスタＭ１、第２抵抗体Ｒs2をＰＭＯＳトランジスタＭ２に置き換えたものである。
ＰＭＯＳトランジスタＭ１は、ゲートに印加された制御信号Ｐにより、オン／オフ制御される。ＰＭＯＳトランジスタＭ２のゲートは接地されており、ＰＭＯＳトランジスタＭ２は常時オンとなっている。ＰＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭ２は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は同一である。その結果、第１の実施例（図１参照）で説明したように電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートを接地した場合を示したが、ＰＭＯＳトランジスタＭ２はＰＭＯＳトランジスタＭ１がオンの場合にオンしていればよいので、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通接続して、ＰＭＯＳトランジスタＭ１と同期してオン／オフさせてもよい。
図６は、本発明の第６の実施例を示す電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第２の実施例（図２参照）の第１抵抗体Ｒs1〜第４抵抗体Ｒs4を、それぞれＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４に置き換えたものである。
ＰＭＯＳトランジスタＭ１，Ｍ３，およびＭ４のゲートは共通接続され、ゲートに印加された制御信号Ｐにより、同時にオン／オフ制御される。ＰＭＯＳトランジスタＭ２のゲートは接地されており、ＰＭＯＳトランジスタＭ２は常時オンとなっている。
ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は全て同一である。その結果、第２の実施例（図２参照）で説明したように電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートを接地した場合を示したが、第５の実施例（図５参照）で説明したように、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通に接続しても構わない。
図７は、本発明の第７の実施例に係るリミット信号を出力する電流検出回路を示す図である。
本実施例に係る電流検出回路は、同図に示すように、第４の実施例（図４）の第１抵抗体Ｒs1〜第４抵抗体Ｒs4を、それぞれＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４に置き換えたものである。
ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４のゲートは共通接続され、ゲートに印加された制御信号Ｐにより、同時にオン／オフ制御される。ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は全て同一である。その結果、第２の実施例（図２参照）で説明したように、電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通接続してあるが、第５の実施例（図５参照）あるいは第６の実施例（図６参照）で説明したように、ＰＭＯＳトランジスタＭ２のゲートは接地してもよい。
図８は、本発明の第８の実施例に係るリミット信号を出力する電流検出回路を示す図である。
本実施例に係る電流検出回路が第７の実施例（図７参照）の電流検出回路と異なる部分は、ＰＭＯＳトランジスタＭ２の電圧降下を制御する代わりに、ＰＭＯＳトランジスタＭ２のドレインに定電流源４を接続し、ＰＭＯＳトランジスタＭ２のドレインとＰＭＯＳトランジスタＭ３のドレインの電圧を比較するコンパレータ３を設けた点である。
ＰＭＯＳトランジスタＭ３の電圧降下が、ＰＭＯＳトランジスタＭ２の電圧降下より大きくなるとコンパレータ３が反転してリミット信号Limitを出力する。ＰＭＯＳトランジスタＭ３の電圧降下が、ＰＭＯＳトランジスタＭ２の電圧降下より大きくなる負荷電流ＩＬの電流値は式１２に示した電流と同じである。
図９は、本発明の第９の実施例を示す図であり、第６の実施例（図６参照）に示した電流検出回路を、降圧型電流モードＤＣ−ＤＣコンバータのスロープ形成回路に応用した例である。
同図に示すように、ＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４はＤＣ−ＤＣコンバータのスイッチング素子を構成するとともに、インダクタ電流の検出を行っている。ＮＭＯＳトランジスタＭ６は同期整流用素子である。ＰＭＯＳトランジシタ直列回路１４を形成するＰＭＯＳトランジシタＭ３とＭ４の接続ノードの電圧Ｂはスロープ形成回路１５に入力されている。
スロープ形成回路１５は、演算増幅回路２、ＰＭＯＳトランジスタＭ２とＭ５、抵抗Ｒ１、およびスロープ補償回路で構成されている。演算増幅回路２、ＰＭＯＳトランジスタＭ２とＭ５および抵抗Ｒ１は、ＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４と組み合わされると、第６の実施例（図６参照）の電流検出回路と同一である。
ＰＭＯＳトランジスタＭ５と抵抗Ｒ１の接続ノードから出力された温度依存性のないインダクタ電流に比例した電圧（第６の実施例（図６参照）の電流検出信号Ｖsenseに相当）は、スロープ補償回路に入力され、スロープ補償回路からの出力がＰＷＭコンパレータ１１の非反転入力に印加される。
ＰＷＭコンパレータ１１の反転入力には誤差増幅回路１０の出力が印加される。誤差増幅回路１０の非反転入力には参照電圧（基準電圧）Ｖｒｅｆが印加され、誤差増幅回路１０の反転入力には出力電圧Ｖｏｕｔを抵抗R2とR3とで分割した電圧が印加されている。
フリップフロップ１２のセット端子Ｓにはクロックが印加され、リセット端子ＲにはＰＷＭコンパレータ１１の出力が印加され、その出力Ｑがゲート制御回路１３の入力端子Ｉに印加される。
ゲート制御回路１３から相補的な信号ＰおよびＮが出力される。出力ＰはＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４のゲートに印加され、出力ＮはＮＭＯＳトランジシタＭ６のゲートに印加され、それぞれのトランジスタのオンオフを制御する。
本実施例によれば、電流モードＤＣ−ＤＣコンバータにおける電流検出回路として上述した如き第６の実施例（図６参照）で説明した電流検出回路の構成を採用したことによって、スロープ形成回路１５の出力電圧の温度依存性をなくすことができ、温度安定性に優れた電流モードＤＣ−ＤＣコンバータを実現することが可能となる。
本発明の第１の実施例に係る電流検出回路を示す図である。 本発明の第２の実施例に係る電流検出回路を示す図である。 本発明の第３の実施例に係る電流検出回路を示す図である。 本発明の第４の実施例に係る電流検出回路を示す図である。 本発明の第５の実施例に係る電流検出回路を示す図である。 本発明の第６の実施例に係る電流検出回路を示す図である。 本発明の第７の実施例に係る電流検出回路を示す図である。 本発明の第８の実施例に係る電流検出回路を示す図である。 本発明の第９の実施例を示す図であり、第６の実施例に示した電流検出回路を降圧型電流モードＤＣ−ＤＣコンバータのスロープ形成回路に応用した例を示している。 従来の降圧型ＤＣ−ＤＣコンバータのスイッチング素子Ｍ１に流れる電流検出回路を示す図である。 従来の電流検出回路を示す図である。 従来のリミット信号を出力する電流検出回路を示す図である。
１：負荷
２：演算増幅回路
３：コンパレータ
４：定電流源
１０：誤差増幅回路
１１：ＰＷＭコンパレータ
１２：フリップフロップ
１３：ゲート制御回路
１４：ＰＭＯＳトランジシタ直列回路
１５：スロープ形成回路
２０：負荷素子
３０：半導体チップ
３１：演算増幅回路
３２：第１の定電圧回路
３４：コンパレータ回路
５０：ゲートドライブ回路
６０：電源
Ｒs1〜Ｒs4：第１〜第４抵抗体
Ｒ１〜ｒ，Ｒs：抵抗
Ｍ１〜Ｍ５：ＰＭＯＳトランジスタ
Ｍ６：ＮＭＯＳトランジスタ
Ｍ１１〜Ｍ１２：ＰＭＯＳトランジスタ
Ｍ１６，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ３２：ＮＭＯＳトランジスタ

Claims (13)

  1. 負荷を流れる負荷電流を検出する電流検出回路において、
    第１抵抗体および負荷を直列接続した第１の直列回路と、
    前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と抵抗を直列接続した第２の直列回路と、
    前記第１抵抗体の抵抗の温度特性と同じ温度特性の、第３抵抗体および第４抵抗体を有し、前記第３抵抗体と前記第４抵抗体を直列接続するとともに、その直列接続した前記第３抵抗体と前記第４抵抗体を、前記第１抵抗体に並列接続した第３の直列回路と、
    前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、
    前記第２抵抗体の電圧降下を、前記第３抵抗体もしくは前記第４抵抗体の電圧降下と同電圧に制御する制御回路とを備え、
    前記第２抵抗体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴とする電流検出回路。
  2. 負荷を流れる負荷電流を検出する電流検出回路において、
    第１抵抗体および負荷を直列接続した第１の直列回路と、
    前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と、リミット電流を供給する定電流源とを直列接続した第２の直列回路と、
    前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、
    前記第２抵抗体の電圧降下を、前記第１抵抗体の電圧降下と同電圧に制御する制御回路とを備え、
    前記第１抵抗体の電圧降下が前記第２抵抗体の電圧降下より大きくなった場合に、前記両抵抗体における電圧降下を一致させるためのリミット信号を前記定電流回路の一端から出力することを特徴とする電流検出回路。
  3. 負荷を流れる負荷電流を検出する電流検出回路において、
    第１抵抗体および負荷を直列接続した第１の直列回路と、
    前記第１抵抗体の抵抗の温度特性と同じ温度特性の第２抵抗体を有し、該第２抵抗体と、リミット電流を供給する定電流源とを直列接続した第２の直列回路と、
    前記第１抵抗体の抵抗の温度特性と同じ温度特性の、第３抵抗体および第４抵抗体を有し、前記第３抵抗体と前記第４抵抗体を直列接続するとともに、その直列接続した前記第３抵抗体と前記第４抵抗体を、前記第１抵抗体に並列接続した第３の直列回路と、
    前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、
    前記第２抵抗体の電圧降下を、前記第３抵抗体もしくは前記第４抵抗体の電圧降下と同電圧に制御する制御回路とを備え、
    前記第１抵抗体の電圧降下が前記第２抵抗体の電圧降下より大きくなった場合に、前記両抵抗体における電圧降下を一致させるためのリミット信号を前記定電流回路の一端から出力することを特徴とする電流検出回路。
  4. 請求項１または２に記載の電流検出回路において、
    前記制御回路は、前記第２抵抗体の電圧降下と前記第１抵抗体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴とする電流検出回路。
  5. 請求項１または３に記載の電流検出回路において、
    前記制御回路は、前記第２抵抗体の電圧降下と、前記第３抵抗体あるいは第４抵抗体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴とする電流検出回路。
  6. 請求項１，２，または４に記載の電流検出回路において、
    前記第１抵抗体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２抵抗体に第２ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２ＭＯＳトランジスタがオンするようにしたことを特徴とする電流検出回路。
  7. 請求項１，３，または５に記載の電流検出回路おいて、
    前記第１抵抗体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２抵抗体に第２ＭＯＳトランジスタのオン抵抗を用い、前記第３抵抗体に第３ＭＯＳトランジスタのオン抵抗を用い、前記第４抵抗体に第４ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタがオンするようにしたことを特徴とする電流検出回路。
  8. 請求項７に記載の電流検出回路において、
    前記第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも、前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタはオフするようにしたことを特徴とする電流検出回路。
  9. 負荷電流のリミット電流を検出する電流検出回路において、
    前記負荷電流が流れる第１ＭＯＳトランジスタと、オン時の抵抗の温度特性が前記第１ＭＯＳトランジスタの抵抗の温度特性と各々同じである、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ、及び第４ＭＯＳトランジスタとを設ける一方、
    前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタを直列接続するとともに、この直列接続した前記第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを前記第１ＭＯＳトランジスタに並列接続し、
    前記第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、前記第２ＭＯＳトランジスタの電圧降下と前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下を比較する比較回路と設けて、
    前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下が前記第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路からリミット信号を出力することを特徴とする電流検出回路。
  10. 請求項１または３に記載の電流検出回路において、
    前記第１抵抗体、前記第２抵抗体、前記第３抵抗体および前記第４抵抗体は、１チップの半導体基板に集積されたものであることを特徴とする電流検出回路。
  11. 請求項９に記載の電流検出回路において、
    前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタは、１チップの半導体基板に集積されたものであることを特徴とする電流検出回路。
  12. 請求項１，４，５，６，７，８，または１０に記載の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出用に用いたことを特徴とする電流モードＤＣ−ＤＣコンバータ。
  13. 請求項７または８に記載の電流検出回路における前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子として用いたことを特徴とする電流モードＤＣ−ＤＣコンバータ。
JP2006059494A 2006-03-06 2006-03-06 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ Expired - Fee Related JP4878181B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006059494A JP4878181B2 (ja) 2006-03-06 2006-03-06 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ
US11/714,365 US7659706B2 (en) 2006-03-06 2007-03-05 Current detector circuit and current-mode DC-DC converter using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006059494A JP4878181B2 (ja) 2006-03-06 2006-03-06 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2007241411A JP2007241411A (ja) 2007-09-20
JP4878181B2 true JP4878181B2 (ja) 2012-02-15

Family

ID=38586928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006059494A Expired - Fee Related JP4878181B2 (ja) 2006-03-06 2006-03-06 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ

Country Status (2)

Country Link
US (1) US7659706B2 (ja)
JP (1) JP4878181B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019126947A1 (en) 2017-12-25 2019-07-04 Texas Instruments Incorporated Voltage monitoring circuit that manages voltage drift caused from negative bias temperature instability

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2918504B1 (fr) * 2007-07-06 2009-11-27 St Microelectronics Sa Resistance integree diffusee
FR2925167B1 (fr) * 2007-12-17 2010-02-19 St Microelectronics Sa Dispositif de mesure de courant
FR2925166B1 (fr) * 2007-12-17 2010-05-21 St Microelectronics Sa Procede et dispositif de mesure de courant pour un convertisseur dc/dc
JP4512632B2 (ja) * 2007-12-19 2010-07-28 Ｏｋｉセミコンダクタ株式会社 Ｄｃ−ｄｃコンバータ
JP5015035B2 (ja) 2008-02-27 2012-08-29 株式会社リコー 降圧型スイッチングレギュレータ
JP5169333B2 (ja) 2008-03-07 2013-03-27 株式会社リコー 電流モード制御型スイッチングレギュレータ
JP5136144B2 (ja) * 2008-03-21 2013-02-06 株式会社デンソー 負荷電流供給回路
JP5169498B2 (ja) * 2008-06-02 2013-03-27 株式会社リコー 電流検出回路及びその電流検出回路を備えたスイッチングレギュレータ
KR101465598B1 (ko) * 2008-06-05 2014-12-15 삼성전자주식회사 기준 전압 발생 장치 및 방법
JP5091028B2 (ja) 2008-06-26 2012-12-05 株式会社リコー スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
JP5311464B2 (ja) * 2008-11-25 2013-10-09 株式会社ネットコムセック 電流測定回路
JP5287191B2 (ja) 2008-12-03 2013-09-11 株式会社リコー ヒステリシススイッチングレギュレータ及びその動作制御方法
JP5712483B2 (ja) * 2008-12-12 2015-05-07 日産自動車株式会社 過電流検出装置
JP5332590B2 (ja) * 2008-12-22 2013-11-06 株式会社リコー 電流検出回路および該電流検出回路を用いたスイッチング電源ならびに電子機器
US7911260B2 (en) * 2009-02-02 2011-03-22 Infineon Technologies Ag Current control circuits
JP5304356B2 (ja) * 2009-03-16 2013-10-02 株式会社リコー スイッチングレギュレータ
JP5552288B2 (ja) * 2009-10-09 2014-07-16 新日本無線株式会社 スイッチング電源装置
US8717051B2 (en) * 2009-10-22 2014-05-06 Intersil Americas Inc. Method and apparatus for accurately measuring currents using on chip sense resistors
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
US8816722B2 (en) 2010-09-13 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Current detection circuit
JP5980514B2 (ja) * 2011-03-07 2016-08-31 ローム株式会社 Ｄｃ／ｄｃコンバータ及びこれを用いたテレビ
JP5664536B2 (ja) * 2011-12-19 2015-02-04 株式会社デンソー 電流検出回路および半導体集積回路装置
US8937468B2 (en) 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
JP5853917B2 (ja) * 2012-09-20 2016-02-09 株式会社オートネットワーク技術研究所 電流検出回路及び電力供給制御装置
JP5821817B2 (ja) * 2012-09-20 2015-11-24 株式会社オートネットワーク技術研究所 電流検出回路及び電力供給制御装置
JP5825528B2 (ja) * 2012-09-20 2015-12-02 株式会社オートネットワーク技術研究所 電流検出回路及び電力供給制御装置
US9024678B2 (en) * 2013-05-22 2015-05-05 Infineon Technologies Ag Current sensing circuit arrangement for output voltage regulation
US9411349B2 (en) * 2013-11-14 2016-08-09 Litelfuse, Inc. Overcurrent detection of load circuits with temperature compensation
DE102014202611A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Strommessung
DE102014202610A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
JP6436728B2 (ja) * 2014-11-11 2018-12-12 エイブリック株式会社 温度検出回路及び半導体装置
JP6498503B2 (ja) 2015-04-20 2019-04-10 エイブリック株式会社 電流検出回路
DE102015222570B4 (de) * 2015-11-16 2024-04-11 Dialog Semiconductor (Uk) Limited Schaltung und verfahren zur stromerfassung mit hoher genauigkeit
KR20180094344A (ko) * 2017-02-15 2018-08-23 엘에스산전 주식회사 전류 검출 장치
IT201700091896A1 (it) * 2017-08-08 2019-02-08 Stmicroelectronics Shenzhen R&D Co Ltd Circuito rilevatore di corrente, dispositivo e procedimento corrispondenti
JP7241565B2 (ja) * 2019-02-25 2023-03-17 エイブリック株式会社 電流生成回路
US11411562B2 (en) * 2019-07-18 2022-08-09 Infineon Technologies Ag Robust current sensing during inverse current load conditions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6483156A (en) * 1987-09-25 1989-03-28 Hitachi Ltd Detecting circuit of current
JP2570523B2 (ja) * 1991-08-23 1997-01-08 日本モトローラ株式会社 電流検出回路
KR100320672B1 (ko) * 1995-12-30 2002-05-13 김덕중 스위칭 제어 집적회로
US5717322A (en) * 1996-02-16 1998-02-10 Harris Corporation Method to improve the peak-current limit in a slope-compensated, current-mode DC/DC converter, and circuit therefor
JP3116869B2 (ja) * 1997-07-23 2000-12-11 株式会社村田製作所 電流モード制御装置のスロープ補償回路
JP2000307402A (ja) 1999-04-22 2000-11-02 Matsushita Electric Works Ltd 電流検出回路
EP1115203B1 (en) * 1999-06-18 2006-11-08 Matsushita Electric Industrial Co., Ltd. Output controller
JP3959924B2 (ja) * 2000-03-16 2007-08-15 株式会社デンソー 負荷駆動回路
JP2002026707A (ja) 2000-07-06 2002-01-25 Nissan Motor Co Ltd Ｍｏｓトランジスタの過電流保護装置
JP3562453B2 (ja) * 2000-09-06 2004-09-08 トヨタ自動車株式会社 電流検出回路
JP2003258105A (ja) * 2002-02-27 2003-09-12 Ricoh Co Ltd 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
JP4034278B2 (ja) * 2004-03-03 2008-01-16 ローム株式会社 電流検出回路、負荷駆動回路、及び記憶装置
JP2005333691A (ja) * 2004-05-18 2005-12-02 Rohm Co Ltd 過電流検出回路及びこれを有する電源装置
US7336122B2 (en) * 2005-12-06 2008-02-26 Supertex, Inc. Low power high side current monitor which operates at high voltages and method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019126947A1 (en) 2017-12-25 2019-07-04 Texas Instruments Incorporated Voltage monitoring circuit that manages voltage drift caused from negative bias temperature instability
EP3732777A4 (en) * 2017-12-25 2021-05-26 Texas Instruments Incorporated VOLTAGE MONITORING CIRCUIT HANDLING A VOLTAGE DRIFT CAUSED BY NEGATIVE PRELOAD TEMPERATURE INSTABILITY

Also Published As

Publication number Publication date
JP2007241411A (ja) 2007-09-20
US20070263334A1 (en) 2007-11-15
US7659706B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
JP4878181B2 (ja) 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ
US8564272B2 (en) Integrated soft start circuits
KR101353646B1 (ko) 전류 검출 회로 및 전류 모드형 스위칭 레귤레이터
JP5151332B2 (ja) 同期整流型スイッチングレギュレータ
JP4658786B2 (ja) 電源装置
US7589509B2 (en) Switching regulator
JP5814892B2 (ja) 電流検出回路及びそれを用いた電流制御装置
US20110068762A1 (en) Current sensing circuit and switching regulator including the same
JP5470772B2 (ja) 電流モード制御型スイッチングレギュレータ
US10020739B2 (en) Integrated current replicator and method of operating the same
JP2009303317A (ja) 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
JP4337469B2 (ja) Ｄｃ−ｄｃコンバータの電流検出方法及び電流検出装置
JP2012191821A (ja) 電流方向検出回路及びｄｃ−ｄｃコンバータ
US20140269840A1 (en) Temperature detecting circuit and method thereof
JP4862500B2 (ja) ソフトスタート回路及び半導体装置
US20190334438A1 (en) Input Calibration for Switching Voltage Regulators
US9236371B2 (en) Integrated circuit for controlling an inductive boost converter
JP2009060439A (ja) 誤差増幅回路およびスイッチング電源回路
EP2815494B1 (en) Dual mode boost regulator
JP7381397B2 (ja) 電源装置
JP2014057404A (ja) 過電流検出回路及び電流制限回路
US20120187931A1 (en) Power Supply Control Circuit and Power Supply Circuit
US20090153119A1 (en) Method and device for measuring current for a dc-dc converter
IT202100007619A1 (it) Disposizione circuitale per regolare una tensione, corrispondente sistema e procedimento
JP2011069642A (ja) 電圧検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees