JP2003142989A - フィルタ処理装置およびフィルタ処理方法 - Google Patents

フィルタ処理装置およびフィルタ処理方法

Info

Publication number
JP2003142989A
JP2003142989A JP2001335185A JP2001335185A JP2003142989A JP 2003142989 A JP2003142989 A JP 2003142989A JP 2001335185 A JP2001335185 A JP 2001335185A JP 2001335185 A JP2001335185 A JP 2001335185A JP 2003142989 A JP2003142989 A JP 2003142989A
Authority
JP
Japan
Prior art keywords
filter
data
integer
processing
real number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001335185A
Other languages
English (en)
Other versions
JP3796432B2 (ja
Inventor
Tadayoshi Nakayama
忠義 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001335185A priority Critical patent/JP3796432B2/ja
Priority to US10/278,941 priority patent/US7236997B2/en
Publication of JP2003142989A publication Critical patent/JP2003142989A/ja
Application granted granted Critical
Publication of JP3796432B2 publication Critical patent/JP3796432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 ＪＰＥＧ２０００におけるウェーブレット変
換等に適用でき、可逆性を有しながらも畳み込み演算に
より実装することを可能にする。 【解決手段】 図２８（ａ）に示す２段の整数型Liftin
g演算の構成を、同図（ｂ）、同図（ｃ）の順に分解し
ていって、最終的に同図（ｄ）に示すように実数演算処
理部と整数化演算処理部とに分離させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフィルタ処理装置及
びその制御方法に関するものである。
【０００２】
【従来の技術】画像、特に多値画像は非常に多くの情報
を含んでおり、その画像を蓄積・伝送する際にはデータ
量が膨大になってしまうという問題がある。このため画
像の蓄積・伝送に際しては、画像の持つ冗長性を除く、
或いは画質の劣化が視覚的に認識し難い程度で画像の内
容を変更することによってデータ量を削減する高能率符
号化が用いられる。
【０００３】例えば、静止画像の国際標準符号化方式と
してＩＳＯとＩＴＵ−Ｔにより勧告されたＪＥＰＧで
は、画像データをブロックごと（８画素×８画素）に離
散コサイン変換（ＤＣＴ）でＤＣＴ係数に変換した後
に、各係数を各々量子化し、さらにエントロピー符号化
することにより画像データを圧縮している。ブロックご
とにＤＣＴ、量子化を行なっているので、復号画像の各
ブロックの境界で、所謂ブロック歪みが見える場合があ
る。
【０００４】一方、新しい静止画像の国際標準符号化方
式としてＪＰＥＧ２０００が検討されているが、ＪＰＥ
Ｇ２０００では、量子化の前に行う前処理の１つとし
て、ウェーブレット変換が提案されている。ウェーブレ
ット変換は、現行ＪＰＥＧのようにブロック単位で処理
を行うのではなく、入力データを連続的に処理するの
で、復号画像の劣化が視覚的に見えにくいといった特徴
がある。
【０００５】ＪＰＥＧ２０００で用いられる離散ウェー
ブレット変換は、画像データを低域周波数成分と高域周
波数成分とに分けるフィルタ処理として位置付けられ
る。通常、フィルタ処理は、フィルタ係数と画像データ
とのコンボリューション（畳み込み）演算によって行な
われるが、ＪＰＥＧ２０００で用いられる下記の離散ウ
ェーブレット変換は、前記畳み込み演算の他に、Ｌｉｆ
ｔｉｎｇ Ｓｃｈｅｍｅによる方法が適用できる。 ・Daubecheis ９／７ Ｆｉｌｔｅｒ （以下、９×７
フィルタと称す） ・ 〃 ５／３ Ｆｉｌｔｅｒ （以下、５×３
フィルタと称す） 以下、Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅについて説明す
る。
【０００６】＜Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅの説明＞
図１に順方向のＬｉｆｔｉｎｇ Ｓｃｈｅｍｅ、 図２
に逆方向のＬｉｆｔｉｎｇ Ｓｃｈｅｍｅの基本構成を
示す。図の中のｐ, ｕはＬｉｆｔｉｎｇ係数と呼ばれる
もので、図３に、５×３フィルタのフィルタ係数を、図
４に該５×３フィルタのＬｉｆｔｉｎｇ係数を示す。
【０００７】図４に示すＬｉｆｔｉｎｇ係数 ｐ＝（−１，−１）／２ ｕ＝（ １， １）／４ を元に、以下、図１の動作について説明する。
【０００８】Ｘは入力画像データであり、同図に示すよ
うに、Ｘ０, Ｘ１, Ｘ２, Ｘ３, Ｘ４, Ｘ５ ...の順に
入力される。入力画像の先頭から、偶数系列の画素デー
タと奇数系列の画素データとに分類される。
【０００９】奇数系列の画素データ（Ｘ１，Ｘ３，Ｘ
５，Ｘ７．．．）は、間引きユニット１０５にて入力画
像データを先頭から１つおきに間引いて（ダウンサンプ
リングして）生成する。
【００１０】偶数系列の画素データ（Ｘ０，Ｘ２，Ｘ
４，Ｘ６．．．）は、遅延ユニット１０１にて画像デー
タを１画素遅延させ、その後、間引きユニット１０３に
て１画素遅延後の画像データを１つおきに間引いて（ダ
ウンサンプリングして）生成する。
【００１１】２つの間引きユニットは同じタイミングで
動作しているため、前記遅延ユニット１０１で１画素遅
延させたデータと、遅延させない入力画像データを各々
間引くことによって、間引き位相の異なる前記２つの系
列の画素データが生成できるわけである。
【００１２】乗算器１０７にて、偶数系列の画素データ
に、Ｌｉｆｔｉｎｇ係数ｐを乗算し、乗算結果を加算器
１０９にて、奇数系列の画素データに加算して、高域側
の変換係数Ｘ'ｏ（Ｘ'１，Ｘ'３，Ｘ'５，Ｘ'
７．．．）を演算する。
【００１３】Ｌｉｆｔｉｎｇ係数の乗算と該乗算結果の
加算処理は、Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅにおいて１
つの単位となる処理で、これをＬｉｆｔｉｎｇ演算ステ
ップと言う。
【００１４】Ｌｉｆｔｉｎｇ係数ｐは２つの成分を持つ
ベクトルデータであり、連続する２つの偶数系列の画素
データに、各成分（係数値）を乗算し、２つの乗算結果
の和がＬｉｆｔｉｎｇ係数ｐの乗算結果となる。
【００１５】乗算器１１１におけるＬｉｆｔｉｎｇ係数
ｕの乗算も同様に行なう。乗算対象は演算したばかりの
高域側の変換係数Ｘ'ｏである。該乗算結果を、加算器
１１３にて偶数系列の画素データに加算して、低域側の
変換係数Ｘ'ｅ（Ｘ'０，Ｘ'２，Ｘ'４，Ｘ'８．．．）
を求める。
【００１６】上述した処理を具体的に式で示すと、 （高域側の変換係数）： Ｘ'２ｎ＋１＝Ｘ２ｎ＋１＋（−Ｘ２ｎ−Ｘ２ｎ＋２）／２ （１） （低域側の変換係数）： Ｘ'２ｎ ＝Ｘ２ｎ ＋（Ｘ'２ｎ−１＋Ｘ'２ｎ＋１）／４ （２） となる。
【００１７】上記の処理は水平方向に１回、垂直方向に
１回の併せて２回行うことを１セットとし、低域成分に
ついてこれを数セット繰り返すことで離散ウェーブレッ
ト変換が行われる。この後は、量子化、エントロピー符
号化を行い、最終的に符号化された画像データを生成す
ることになる。一方、復号化する側では、この処理を逆
に行うことで、元の画像に復元することになる。
【００１８】ここで、符号化側からび復号化側への一連
の処理を想定すると、次の様になる。なお、説明を簡単
にするため、量子化、エントロピー符号化は省略する。
また、入力画像データをＤ、離散ウェーブレット変換を
ＤＷＴ、その逆変換をＩＤＷＴとする。
【００１９】Ｄ→ＤＷＴ→ＩＤＷＴ→Ｄ このように元の画像Ｄを復元できることを意味する。す
なわち、上記の変換過程は、数学的に見た場合に可逆で
あると言える。しかしながら、回路、或いはソフトウェ
アでこれを実装する場合、「可逆」にはなりずらい。理
由は次の通りである。
【００２０】元の画像データは一般的に整数値である
が、上記のフィルタ処理を１回行なうと浮動小数点型の
データになり、小数部が例えば３ビット発生する。２次
元フィルタ処理では、先に説明したように、水平方向に
１回と垂直方向に１回の合わせて２回、上記フィルタ処
理を行なうので、途中で小数部の丸め処理を行なわなけ
れば、最終的に６ビットの小数部が発生する。さらに、
該フィルタ処理を再帰的に何度も行なえば、それに比例
して小数部は増加する。
【００２１】６ビット以上もあるような小数部をそのま
まにしておくと、データ量が増えてしまうので、通常
は、丸め処理をして整数化をした後に保存する。画像デ
ータ圧縮時には、整数化、或いは量子化を行ない、フィ
ルタ処理した後のデータをさらに削減する。
【００２２】フィルタ処理した結果を、丸め処理したり
量子化したりすると、情報を失うことになるので、逆方
向のフィルタ処理（復号化する側での処理になる）をし
ても、元の画像データと同じデータに戻ることはない。
したがって、回路やソフトウェアとして実装した場合に
は、「可逆」にはならない。
【００２３】以上が順方向のフィルタ処理であるが、次
に逆方向の処理について簡単に説明する。
【００２４】図２に示す、逆方向のＬｉｆｔｉｎｇ Ｓ
ｃｈｅｍｅにおける処理も順方向の処理と似た処理を行
なう。処理内容を式で示すと、 （偶数系列の画素）： Ｘ２ｎ ＝Ｘ２ｎ−（Ｘ'２ｎ−１＋Ｘ'２ｎ＋１）／４ （３） （奇数系列の画素）： Ｘ２ｎ＋１＝Ｘ’２ｎ＋１−（−Ｘ２ｎ−Ｘ２ｎ＋２）／２ （４） となる。順方向の処理と異なるのは、以下の３点であ
る。 ・２回のＬｉｆｔｉｎｇ演算ステップで使用するＬｉｆ
ｔｉｎｇ係数の順序を逆にする。 ・Ｌｉｆｔｉｎｇ係数を乗算した結果を加算ではなく減
算する。 ・間引きユニットの替わりに、ゼロ挿入ユニットをＬｉ
ｆｔｉｎｇ演算後に使用する。
【００２５】図２におけるユニット２０９と２１３が上
記減算を行なう減算器であり、ユニット２０３と２０５
がゼロ挿入ユニットである。
【００２６】あとは、位相合わせのために、遅延ユニッ
ト２０１にてゼロ挿入された奇数系列の画素データを１
画素分遅延させる。この結果、ゼロでない有効な画素デ
ータが偶数系列側と奇数系列側から交互に得られるよう
になる。それを１系列に合成することにより、元の画像
データを順方向フィルタ処理と逆方向フィルタ処理した
データを得ることができる。
【００２７】フィルタのタップ数が変われば、Ｌｉｆｔ
ｉｎｇ係数、Ｌｉｆｔｉｎｇ演算ステップの回数が変わ
ってくる。例えば、前記９×７フィルタでは、Ｌｉｆｔ
ｉｎｇ演算ステップの回数が４回になる。
【００２８】Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅを用いる
と、積和演算が畳み込み演算処理に比べて少ない回数で
実現できるため、インプリメントが効率化される上、さ
らに、後述する整数型の可逆変換が可能になる。
【００２９】＜可逆変換の説明＞先に説明したように、
数学的可逆であっても、実装した場合には可逆（以下、
実装可逆という）になるとは限らない。以下、より詳し
く説明する。
【００３０】広義の可逆変換とは順方向にフィルタ処理
（変換処理）した変換係数データを、逆方向にフィルタ
処理すると完全に元のデータに戻すことができる変換で
ある。可逆変換のこの性質を可逆性、或いは可逆的と言
う。数学的に可逆変換と言われるものがこの範疇に入
る。具体的には、ＤＣＴ変換等のように変換行列が正規
直交行列で表わされるようなものや、上記Ｌｉｆｔｉｎ
ｇ Ｓｃｈｅｍｅで演算されるフィルタ等がある。広義
の可逆変換では、実数演算時の誤差が大きい場合、繰り
返し処理で誤差が累積することにより、逆変換しても元
に戻らないことがある。そのため演算ビット長に配慮す
る必要がある。その意味と以下に説明する整数型と対比
するため、広義の可逆変換を以下では実数型の可逆変換
と言う。
【００３１】実数型の可逆変換は、可逆性を保つために
保持しなければならない総データ量（データ数×ビット
長）が増える。変換を再帰的に何度も行なう場合、該デ
ータ量は元データの何倍にも増える。よって、データの
圧縮が目的で変換処理をする場合、可逆性を犠牲にし
て、非可逆の圧縮を行なうのが一般的である。画像デー
タ（静止画、動画）圧縮に用いられるＪＰＥＧ，Ｈ２６
１，ＭＰＥＧ１／２／４等はその代表である。
【００３２】それに対して、整数型の可逆変換は、フィ
ルタ処理後のデータが入力データと同じ整数（入力が固
定小数点データなら出力も同じ固定小数点データという
ケースもある）でありながら、逆変換処理で元のデータ
に戻る変換処理である。該可逆変換は、上記実数型の可
逆変換結果を単純に丸め処理して整数化すれば実現でき
ると言ったものでは無く、後述するように各Ｌｉｆｔｉ
ｎｇ演算ステップにおいて、整数化のための丸め処理を
行なうことによって実現できる。これを狭義の可逆変換
と言い、これ以降、単に可逆変換（可逆フィルタ）と言
えば、狭義の可逆変換、すなわち、整数型の可逆変換の
ことをさす。
【００３３】ある変換が可逆的であることを示すには、
順方向の可逆変換とそれに対応する逆方向の可逆変換を
対で示す必要がある。
【００３４】Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅを用いて可
逆フィルタ処理を実現するには、前述したように各Ｌｉ
ｆｔｉｎｇ演算ステップにおいて丸め処理を行なうわけ
だが、さらに詳しく言うと、各Ｌｉｆｔｉｎｇ演算ステ
ップにおいて、Ｌｉｆｔｉｎｇ係数乗算後の結果を加減
算する前に丸め処理を行なう、ということである。
【００３５】以下では、可逆変換可能な５×３フィルタ
（以下、可逆５×３フィルタと言う）を例にとり、可逆
性について説明する。そのために、順方向可逆変換の
後、直ちに逆方向可逆変換を行なう処理系を図５に示
す。
【００３６】同図において、５０１、５０３，５０５、
５０７は入力データを超えない最大の整数値を取り出す
ｆｌｏｏｒ関数演算ユニット、５０２と５０４はＬｉｆ
ｔｉｎｇ係数を乗算したデータに０．５を加算する加算
ユニットである。その他のユニットは、前記図１及び図
２で用いていた同一番号ユニットとまったく同じであ
る。同図における加算器と減算器には、整数データのみ
しか入力されず、出力も当然整数データとなる。このよ
うなＬｉｆｔｉｎｇ演算を整数型Ｌｉｆｔｉｎｇ演算と
言い、可逆変換を実現するために用いられる。
【００３７】図５の左側から入力した画像データ（整数
値）を、順方向フィルタ処理部５４０で処理し、次に逆
方向フィルタ処理部５５０で処理した結果が、元の入力
とまったく同じになることを説明することによって、該
フィルタ処理（変換処理）が可逆的であることを示す。
【００３８】まず、図５における４つの加算器と減算器
の入力は全て整数値であり、その出力も整数値にである
ことに注目してもらいたい。
【００３９】説明の方針として、以下の性質（ａ）
（ｂ）が成り立つことを説明した後、性質（ｃ）を用い
て、フィルタ処理前後の偶数画素系列・奇数画素系列が
それぞれ等しいことを示す。 （ａ）順方向フィルタ処理部５４０内のｆｌｏｏｒ関数
演算ユニット５０３の出力と、逆方向フィルタ処理部５
５０内のｆｌｏｏｒ関数演算ユニット５０５の出力とが
等しい。 （ｂ）順方向フィルタ処理部５４０内のｆｌｏｏｒ関数
演算ユニット５０１の出力と、逆方向フィルタ処理部５
５０内のｆｌｏｏｒ関数演算ユニット５０７の出力とが
等しい。 （ｃ）加算した値と同じ値を減算すれば、加算前の元の
値に戻る。
【００４０】乗算器１１１と２１１は同じＬｉｆｔｉｎ
ｇ係数ｕを乗算するものであり、乗算対象となるデータ
系列も同じ高域側の変換係数Ｘ'ｏである。よって、該
２つの乗算器の出力は等しい。該出力をそれぞれ加算ユ
ニット５０２、５０４において０．５を加算し、ｆｌｏ
ｏｒ関数演算ユニット５０３、５０５を経由して得られ
る結果も当然等しくなる。これで性質（ａ）が成り立つ
ことが言える。これに性質（ｃ）を利用すると、加算器
１１３に入力される偶数画素系列Ｘｅと減算器２１３か
ら出力される偶数画素系列も等しいことが言える。
【００４１】次に、乗算器１０７と２０７も同じＬｉｆ
ｔｉｎｇ係数ｐを乗算するものであり、乗算対象となる
データ系列も上述の偶数画素系列Ｘｅである。よって、
該２つの乗算器の出力も等しいことが言える。該出力を
それぞれ同じ機能のｆｌｏｏｒ関数演算ユニット５０
１、５０７で処理した結果も当然等しくなる。これで性
質（ｂ）も成り立つことが言えた。これに性質（ｃ）を
利用すると、加算器１０９に入力される奇数画素系列Ｘ
ｏと減算器２０９から出力される奇数画素系列も等しい
ことが言える。よって、図５に示す順方向フィルタ処理
部５４０と逆方向フィルタ処理部５５０は、それぞれ可
逆的であると言える。
【００４２】順方向フィルタ処理部５４０の出力は、整
数値であるため整数化のための丸め処理は不要であり、
該整数値の出力を直接、逆方向フィルタ処理部５５０に
入力することが出来る。データ圧縮時に用いる量子化処
理で量子化ステップを“１”に設定すれば、該量子化処
理で情報が欠損しないので、可逆の圧縮を行なうことが
できる。一方、量子化ステップを“１”より大きく設定
すれば、情報の欠損が生じるので、圧縮率は高くなるが
可逆では無くなる。
【００４３】上述したように、Ｌｉｆｔｉｎｇ Ｓｃｈ
ｅｍｅを用いることにより、可逆変換が可能になる。こ
こで、フィルタの種類とそれを実現する演算手法との関
係を整理すると以下のようになる。 ・インパルス応答が有限なフィルタ処理は畳み込み演算
で実現可能 ・一部のフィルタ処理はＬｉｆｔｉｎｇ Ｓｃｈｅｍｅ
で実現可能（一部は不可） ・Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅで実現できる実数型の
フィルタは可逆変換可能・上記実数型の可逆フィルタに
おいてＬｉｆｔｉｎｇ演算を整数型にすることで、整数
型の可逆フィルタ処理を実現することが可能 よって、ほとんどのフィルタ処理は畳み込み演算で実現
できるのに、整数型の可逆フィルタ処理は畳み込み演算
を用いては実現できない。これでは、Ｌｉｆｔｉｎｇ
Ｓｃｈｅｍｅでは実現できない（畳み込み演算でしか実
現できない）フィルタ処理と整数型の可逆フィルタ処理
の両機能が必要な場合、別々の処理部（回路）で実現し
なければならない。
【００４４】また、整数型の可逆フィルタ処理を行なう
際には、整数型のＬｉｆｔｉｎｇ演算を行なう必要があ
るため、実数型のフィルタ処理を同時に行なうことが出
来ず、整数型と実数型の両方のフィルタ処理結果を同時
に得ることも出来ない。
【００４５】
【発明が解決しようとする課題】以上の如く、これまで
は可逆フィルタ処理を畳み込み演算で実現することがで
きなかったので、畳み込み演算でしか実現できないフィ
ルタ処理と可逆フィルタ処理の両機能が必要な場合、別
々の処理部（回路）で実現しなければならず、フィルタ
処理装置の規模が大きくなり、安価なコストでフィルタ
処理装置を構成することができない、と言った問題があ
った。
【００４６】また、整数型の可逆フィルタ処理と実数型
のフィルタ処理を同時に行なうことが出来ず、整数型と
実数型の両方のフィルタ処理結果を同時に得ることが出
来ず、例えばこれらを備えるチップを製造するには、２
種類のフィルタを実装しなければならなかった。
【００４７】本発明はかかる問題点に鑑みなされたもの
であり、特に、ＪＰＥＧ２０００におけるウェーブレッ
ト変換等に適用でき、可逆性を有しながらも畳み込み演
算により実現しうるフィルタ演算装置及び方法、並びに
コンピュータプログラム及び記憶媒体を提供しようとす
るものである。
【００４８】
【課題を解決するための手段】この課題を解決するた
め、例えば本発明のフィルタ処理装置は以下の構成を備
える。すなわち、本発明では、可逆変換が可能な実数型
のフィルタ演算を行なうフィルタ処理手段と、補正デー
タを生成する手段と、整数化する丸め手段とを有し、整
数型の可逆フィルタ処理装置を実現する。
【００４９】また、可逆変換が可能な実数型のフィルタ
演算を行なうフィルタ処理工程と、補正データを生成す
る工程と、整数化を行なう丸め処理工程とを有し、整数
型の可逆フィルタ処理を実現する。
【００５０】可逆変換が可能な実数型のフィルタ演算を
行なう第１のＬｉｆｔｉｎｇ演算手段と、該演算手段か
ら出力される実数データを整数データに変換する第２の
Ｌｉｆｔｉｎｇ演算手段とを有し、整数型の可逆フィル
タ処理装置を実現する。
【００５１】可逆変換が可能な実数型のフィルタ演算を
行なう第１のＬｉｆｔｉｎｇ演算工程と、該演算工程に
より得られる実数データを整数データに変換する第２の
Ｌｉｆｔｉｎｇ演算工程とを有し、整数型の可逆フィル
タ処理を実現する。
【００５２】
【発明の実施の形態】以下、添付図面に従って本発明に
係る実施形態を説明するが、先ず、基本部分について説
明する。
【００５３】先ず、本発明の基礎概念について説明す
る。
【００５４】図２７は、整数型Ｌｉｆｔｉｎｇ演算部の
符号化側及び復号化側の概念図（整数化Ｌｉｆｔｉｎ
ｇ）である。なお、ここでは説明を簡単にするため、図
示では量子化ステップを“１”とし（量子化が存在しな
い場合と等価）、エントロピー符号化及び復号化にかか
る構成については省略して示している。
【００５５】図示において、Ｘ2n、Ｘ2n+1は多値画像
（例えば８ビットの整数値の画素データ）である。入力
される水平方向の画素データをＸ0,Ｘ1,Ｘ2,Ｘ3,Ｘ4…
と表現したとき、Ｘ2nはＸ0,Ｘ2,Ｘ4…と偶数番目の画
素データを示し、この順序で入力されるものである。ま
た、Ｘ2n+1はＸ1,Ｘ3,Ｘ5…と奇数番目の画素データを
示し、やはりこの順序で入力されるものである。かかる
入力はダウンサンプリング処理で生成される。
【００５６】さて、図示の符号化側の出力θｂに着目し
てみる。このθｂの或る値θｂnは、次のようにして演
算されたものと等価となる。
【００５７】 θｂn＝θ'ｂ＋整数化（ｋ0×(θa2n-1＋θa2n+1）） ここで、注目したいのは、θ'bも同様の丸め演算によっ
て算出されたものであるので整数になっている点であ
る。すなわち、図示のようにＬｉｇｈｔｉｎｇ係数が何
でもあっても、その後に丸め演算（整数化）を施すこと
によって、値は整数として保持されることになる。
【００５８】一方、復号化側では、符号化側における処
理とちょうど逆順に処理することになる。ここで、復号
化側におけるθ''bに着目すると、このθ''bは、Liftin
g演算Ｋ’によって算出された値をθbから減じた値であ
る。しかるに、このLifting演算Ｋ’は、符号化側のLif
ting演算Ｋと全く同様に、共通のθａに対する演算値を
有する。すなわち、加算したものを減算しているだけで
あるので、符号化側でのθ'bと、復号化側でのθ''bと
は完全に等しいことがわかる。これはLifting演算係数
ｋ2が如何なるものであっても成立することが理解でき
よう。
【００５９】上記では、θｂについて説明したが、θａ
についても全く同様なことが言える。より細かくは、１
つのLifting演算によって生成された出力データ（整
数）は、必ず可逆にすることができる。以上が整数型Ｌ
ｉｆｔｉｎｇ演算によるフィルタの構成である。
【００６０】次に、整数型Lifting演算のモデルとし
て、図２８（ａ）のよう構成について考察してみる。図
示では、２つのLighting演算部（２段のLifting演算
部）で構成される例を示している。ここでは入力される
信号（データ）系列をＸe、Ｘoとし、２つの演算結果に
より出力される信号（データ）系列をＸ'e、Ｘ'oと表現
する。言うまでもないが、これら信号系列Ｘe、Ｘo、
Ｘ'e及びＸ'oの各データは整数である。
【００６１】また、Lifting演算係数ｐ、ｕであるが、
ＪＰＥＧ２０００におけるフィルタタイプとして５×３
フィルタを例にして説明する。よって、Lifting演算係
数ｐは−（ｐ0，ｐ1）＝−（１／２、１／２）、演算係
数ｕは（ｕ0，ｕ1）＝（１／４、１／４）であるとして
説明する。
【００６２】さて、同図（ａ）であるが、その意味する
ところを式で示すと次の通りである。すなわち、 Ｘ'on＝Ｘon−ｆｌｏｏｒ（p0・Ｘen-1+ｐ1・Ｘen+1） Ｘ'en＝Ｘen＋ｆｌｏｏｒ（ｕ0・Ｘ'on-1＋ｕ1・Ｘ'o
n+1＋0.5） ここで、floor(x)はｘを越えない最大整数を返す関数
（もしくは回路）である。
【００６３】さて、図２８（ｂ）は同図（ａ）の等価な
回路構成である。図示でｃｅｉｌｉｎｇ（ｘ）とは、ｘ
を越える最小整数を返す関数（もしくは回路）である。
等価である理由は次の通りである。
【００６４】先ず、演算器１の出力について考察する。
【００６５】同図（ａ）におけるＸ'oは、ＸｅにLiftin
g演算係数ｐによる乗算結果に対してｆｌｏｏｒ演算し
た結果を、入力されるデータＸo（整数であることに注
目されたい）から減じることを示しているわけであるか
ら、ｆｌｏｏｒ演算は、データＸoから減じる値を小さ
くする方向に作用していることになる。換言すれば、こ
の場合のｆｌｏｏｒ演算は、その減算結果（演算器１の
出力）を大きくするように作用していることに他ならな
い。
【００６６】したがって、同図（ｂ）におけるｃｅｉｌ
ｉｎｇ演算（及びその位置）によって、その演算内容は
同図（ａ）と等価となる。
【００６７】なお、上記の点は、同図（ａ）と同図
（ｂ）の関係が、 整数−floor(実数)＝ceiling(整数−実数） となっていると言えば、より分かりやすい。
【００６８】次に、図２８（ａ）の演算器２の出力につ
いて考察する。演算器２における演算内容を簡単に表現
すると次の通りである。 整数＋ｆｌｏｏｒ（実数＋０．５） これは、次のように表現できるものである。 ｆｌｏｏｒ（（整数＋実数）＋０．５） 図２８（ｂ）はまさにこれを表している。
【００６９】以上の通りであるから、図２８（ａ）と同
図（ｂ）とは等価な回路構成であることがわかる。
【００７０】次に、図２８（ｂ）におけるｃｅｉｌｉｎ
ｇを実装する場合について考察する。
【００７１】ｃｅｉｌｉｎｇは小数点以下を切り上げる
ものであるが、この場合小数点以下の情報は小数点第１
位の１ビットしかなく、該１ビットは演算器１からの出
力の最下位ビットである。よって、該最下位の１ビット
を演算器１の出力値に加算すれば良い。或いは、それを
最下位ビットを除く値（上位乃整数）に足しても同じ結
果を得ることができる。
【００７２】これを表現したのが同図（ｃ）である。す
なわち、同図（ｃ）は同図（ｂ）、さらには同図（ａ）
と等価となる。
【００７３】更に、同図（ｃ）の演算係数ｕについて考
察すると、分配法則に則って、同図（ｄ）のように変更
できることがわかる。
【００７４】同図（ｄ）に着目すると、破線左側は実数
演算処理、すなわち、実数型Lifting演算そのものであ
り、破線右側では整数化処理を行っていることになる。
すなわち、同図（ｄ）の構成にすることで、整数型Lift
ing演算を用いないで済み、実数型Lifting演算（丸め無
し演算）と整数化演算で実現できることになる。
【００７５】図２８（ｄ）の構成をまとめると次の様に
なる。なお、実数型Lifting演算部における出力値（一
時的な出力値）を図示の如くＸet、Ｘotと表現する。
【００７６】先ず、実数型Lifting演算部では、次のよ
うな処理を行っていることになる。すなわち、 Ｘot2n+1＝Ｘo−（Ｘe2n＋Ｘ2n+1）×１／２ Ｘet2n＝Ｘe2n＋（Ｘot2n-1＋Ｘot2n+1）×１／４ 上記式は、図２８（ａ）の基本構成における整数化（fl
oor）を除いた実数型Lifting演算に他ならない。そして
後続する整数化演算での処理は、上記式の演算結果を整
数化するものであるが、分かりやすく説明するのであれ
ば、上記算出結果に対して、あたかもそれぞれの式の右
辺第２項の「（Ｘe2n＋Ｘ2n+1）×１／２」及び「（Ｘo
t2n-1＋Ｘot2n+1）×１／４」を整数化させたものと等
価になるように補正していることに他ならない。
【００７７】図２８（ｄ）に示すように実数型Lifting
演算は畳み込み演算で実現（実装）でき、その後に整数
化演算を行えば良いので、非常に簡単な構成で実現でき
ることになる。
【００７８】上記例では２段の整数型Lifting演算を、
２段の実数型Lifting演算と後続する整数化演算に分け
る例を示した。例えば４段の整数型Lifting演算は図２
９に示すように表現できるが、同図を見ると、２つの２
段の整数型Lifting演算Ａ，Ｂを数珠つなぎ（カスケー
ド接続）にしたものとも考えられるので、それぞれにつ
いて上記の構成に分離させることができるのは明らかで
ある。また、６段、８段についても同様である。
【００７９】また、復号化側でも整数型Lifting演算に
ついても、同様の思想で実数型Lifting演算と整数化演
算に分けることができるのは容易に理解でるであろう
し、それが４段、６段、…となっていても同様である。
以下、本実施形態における具体的な例を説明する。
【００８０】＜第１の実施形態＞本発明の第１の実施形
態では、可逆変換が可能な実数型のフィルタ演算を畳み
込み演算で行なう。
【００８１】前記５×３フィルタを畳み込み演算で実現
するハード構成は、図７のようになる。この図７の構成
は、５×３フィルタが出力する高域変換係数と低域変換
係数とを交互に出力するものであるため、構成が少し複
雑になる。そこで、高域変換係数のみを演算する構成を
図６（ａ）に、低域変換係数のみを演算する構成を図６
（ｂ）に示し、それについて説明した後に図７の構成に
ついて説明する。
【００８２】図６（ａ）、（ｂ）の構成は、図３に示す
フィルタ係数から容易に構成できる公知の技術内容であ
るため、簡単に説明する。
【００８３】同図において、６０１はフィルタ処理する
ためのデータを並列に５つ取り出すためのシフトレジス
タ、６０３、６１３、６１５、６１７、６３３は加算
器、６０５、６２３、６２５、６２７は係数を乗算する
乗算器（係数が２のべき乗なので実際はビットシフトの
みで実現できる）、そして、６０７、６３５は、減算器
である。
【００８４】シフトレジスタ６０１への入力は８ビット
の整数データ（画素データ）とする。
【００８５】図６（ａ）では、シフトレジスタから出力
される５つのデータの内、３つのみを用いて高域変換係
数を演算する。フィルタ係数が−１／２である２つのデ
ータを、まず加算器６０３で加算して、それから乗算器
６０５にて１／２を乗算し減算器６０７に入力する。一
方、フィルタ係数が１の中央のデータは直接減算器６０
７に入力する。該構成によりフィルタ係数[−１／２，
１，−１／２]のフィルタ演算が実現される。
【００８６】図６（ｂ）では、シフトレジスタから出力
される５つのデータすべてを演算に用いる。フィルタ係
数が３／４である中央のデータは、乗算器６２３にて１
／２を乗算した結果と加算器６１５を経由して乗算器６
２５にて１／４を乗算した結果を加算器６３３で加算す
ることにより、３／４の乗算を実現している。フィルタ
係数が１／４である２つのデータは、加算器６１３で加
算し、加算器７１５をとおって前記乗算器６２５にて１
／４を乗算している。フィルタ係数が−１／８である２
つのデータは、加算器６１７にて加算して、乗算器６２
７にて係数１／８を乗算した後、減算器６３５に入力し
ている。以上の演算により、フィルタ係数[−１／８，
１／４，３／４，１／４，−１／８]のフィルタ演算が
実現される。上記演算後の出力データは、正のレンジが
広がる上に、負の値になることがあるため、符号１ビッ
トと符号を除く整数部１ビットが増えると供に小数点以
下に３ビットの情報が付く。
【００８７】図７の構成は図６（ａ）と（ｂ）を統合し
て、１サイクル毎に交互に高域変換係数と低域変換係数
を出力するようにしたものである。よって、図７を構成
するユニットは基本的に図６（ａ）（ｂ）の構成ユニッ
トと同じであり、一部が共用され、一部が追加される。
追加されるユニットは、セレクタ７１１と７１３であ
り、共用されるユニットは、加算器６０３と６１３、減
算器６０７と６３５であり、加算器６１３と減算器６３
５を用いている。
【００８８】セレクタ７１１と７１３には、画像データ
の入力用のクロック（２分周することで論理highとlow
を偶数、奇数画素データに割り当てることができる）が
それぞれ供給され、各々Ｈ側の端子に切り換わると高域
変換係数が出力され、Ｌ側の端子に切り換わると低域変
換係数が出力される。出力データの形式は、符号＋整数
部１０ビット、小数部３ビットである。
【００８９】可逆変換可能な実数型のフィルタ演算を行
なう１つの形態である上記構成から得られるデータに対
し、図９に示す補正データ生成部と整数化丸め部とで、
可逆変換可能な整数型のフィルタ処理結果に変換するこ
とで、図２８（ｄ）と等価回路が構成できる。
【００９０】前記図７の説明と同様、図９の説明も高域
変換係数の処理と低域変換係数の処理に分けて説明す
る。図８（ａ）が高域変換係数の処理を表わし、（ｂ）
が低域変換係数の処理を表わす。
【００９１】図８では、符号＋整数部１０ビット、小数
部３ビットの３つのデータを並列に３つ取り出すための
シフトレジスタ８０１を用いる。図８（ａ）に示す高域
変換係数の処理は、シフトレジスタ８０１から出力され
る３つデータの中央が高域変換係数（実数値）になるタ
イミングで行なう。
【００９２】該中央のデータのみに対して、８０３の加
算ユニットにて０．５を加算し、８０５のｆｌｏｏｒ関
数演算ユニットにて該加算結果を超えない最大の整数値
を求め出力する。この出力は整数化された高域変換係数
である。
【００９３】図８（ｂ）に示す低域変換係数の処理は、
シフトレジスタ８０１から出力される３つデータの中央
が低域変換係数（実数値）になるタイミングで行なう。
【００９４】低域変換係数の両側の高域変換係数各々か
ら小数点第１位のビットのみを取り出し、それを加算器
８１３にて正の値として加算する。結果は、整数部１ビ
ットと小数部１ビットの正の数である。該結果に係数１
／４を乗算器８１５にて乗算し、小数点第２位と第３位
のデータに変換する。このデータは補正データとして加
算器８１７にて、低域変換係数（実数値）に加算する。
該加算結果に、加算ユニット８１９にて０．５を加算
し、ｆｌｏｏｒ関数演算ユニット８２１にて該加算結果
を超えない最大の整数値を求め出力する。これが整数化
された低域変換係数である。
【００９５】図９の構成は、図８（ａ）と（ｂ）の機能
を統合したものであって、１サイクル毎に交互に整数値
の高域変換係数と低域変換係数を出力するようにしたも
のである。よって、図９を構成するユニットは基本的に
図８（ａ）（ｂ）の構成ユニットと同じであり、一部が
共用され、一部が追加される。共用されるユニットは、
加算ユニット８０３と８１９、ｆｌｏｏｒ関数演算ユニ
ット８０５と８２１であり、追加されるユニットは、ゲ
ートユニット８３１である。低域変換係数出力時には前
記補正データを有効にし、高域変換係数出力時には前記
補正データをマスクして無効化するように制御する。
【００９６】以上説明したように、可逆変換が可能な実
数型のフィルタ演算処理部（図７）と、該演算結果から
補正データを生成し、該補正データを加算後、整数化の
ための丸め処理を行なう処理部（図９）とによって、整
数型Lifting演算を用いずに、可逆変換が可能な整数型
のフィルタ演算処理装置を構成することができる。
【００９７】上記構成で、可逆変換可能なフィルタ処理
ができる理由は、次の第２の実施形態で明らかになる。
【００９８】＜第２の実施形態＞第２の実施形態では、
Ｌｉｆｔｉｎｇ Ｓｃｈｅｍｅを用いて、可逆変換が可
能な実数型のフィルタ演算を行なう。本実施形態では、
前記第１の実施形態を含めた可逆性の説明をするため、
図５に示した順方向フィルタ処理部５４０から出発し、
構成を少しずつ変形して、本実施形態の構成法を導き出
す。なお、一部図２８の説明と重複するが、改めて説明
することとする。
【００９９】図５の順方向フィルタ処理部５４０から遅
延ユニットと間引きユニットを除き、Ｌｉｆｔｉｎｇ演
算部のみを残した構成を図１０（ａ）に示す。図１０
（ａ）からｆｌｏｏｒ関数演算ユニット５０１、５０３
と加算ユニット５０２を、それぞれ減算器１０９、加算
器１１３の入力側から出力側に移動すると、図１０
（ｂ）のようになる。同図において、１００１は、入力
データに等しいかそれ以上の最小の整数値を出力するｃ
ｅｉｌｉｎｇ関数演算ユニットである。
【０１００】図１０（ａ）から図１０（ｂ）への変換に
際し、以下の関係式を利用する。 Ｎ＋ｆｌｏｏｒ（Ｒ＋０．５）＝ｆｌｏｏｒ（Ｎ＋Ｒ＋０．５） （５） Ｎ−ｆｌｏｏｒ（Ｒ）＝ｃｅｉｌｉｎｇ（Ｎ−Ｒ） （６） 上記式においてＮは整数値、Ｒは実数値である。（５）
（６）式の関係は、最初に説明した内容から容易に理解
できよう。
【０１０１】Ｌｉｆｔｉｎｇ係数ｐの要素は−１／２で
あるため、上記（５）式における実際の実数値は、小数
点以下が１ビットしかない。よって、ｃｅｌｉｎｇ関数
演算ユニットに入力されるデータは整数値か、整数値＋
０．５のいずれかである。入力データが整数値の場合に
は該入力データがそのまま出力データとなり、入力デー
タが整数値＋０．５の場合には該入力データに０．５を
加算した値が出力データとなる。どちらの場合も、入力
データの小数点第１位のビットのみを、該入力データに
加算して得られる結果と同じである。
【０１０２】そこで、図１０（ｂ）は、図１０（ｃ）の
ように変形できる。図１０（ｃ）において１００３は、
減算器１０９の出力データに、該データの最下位ビット
（以下、ＬＳＢと称す）である小数点第１位のビットの
みを加算する１ビット加算器である。乗算器１１１は、
該加算結果に対してＬｉｆｔｉｎｇ係数を乗算するの
で、ここに四則演算に関する分配則を適用して、図１０
（ｃ）を図１１（ａ）のように変形することができる。
【０１０３】分配法則を適用することにより、新たな乗
算器１１０３と加算器１１０５が必要となる。これら乗
算器と加算器は、減算器１０９の出力データのＬＳＢデ
ータのみに対してＬｉｆｔｉｎｇ演算を行なうものであ
る。この図１１（ａ）において、実数型のＬｉｆｔｉｎ
ｇ演算部と、整数化のためのその他の演算に分離でき
た。破線１１０１の左側が実数型のＬｉｆｔｉｎｇ演算
部で、右側が整数化のための演算部である。実数型のＬ
ｉｆｔｉｎｇ演算結果は同図の減算器１０９と加算器１
１３から出力される。図１１（ａ）は第２の実施形態の
１つの構成である。
【０１０４】前記実数型のＬｉｆｔｉｎｇ演算部を、前
記畳み込み演算処理部並びに変換係数を高域変換係数と
低域変換係数とに分ける変換係数分離部に置き換えて
も、図１０（ａ）と同じ機能を実現できる。図１１
（ａ）のままでは、前記第１の実施形態との関係が不明
確である。そこで図１１（ａ）を図１１（ｂ）に変形す
る。
【０１０５】１１０２は５０２と同じ０．５を加算する
加算ユニット、１１０３は５０３と同じｆｌｏｏｒ関数
演算ユニットである。小数点第２位以下の情報がない実
数値の場合、実数値の小数点第１位のビットを該実数に
加算するということは、該実数値に０．５を加算してｆ
ｌｏｏｒ関数を求めることと等価である。よって、この
ように変形できる。
【０１０６】図１１（ｂ）の構成は、実数型の可逆フィ
ルタ処理を行なう第１のＬｉｆｔｉｎｇ演算部（破線の
左側）と、該演算結果の一部のビットデータのみをＬｉ
ｆｔｉｎｇ演算処理する第２のＬｉｆｔｉｎｇ演算とか
ら成ると考えることが出来る。
【０１０７】図１１（ｂ）の破線の左側の機能は、前記
第１の実施形態における図７の機能と同じで、実数型の
５×３フィルタの演算を行なう。高域変換係数と低域変
換係数を分けて出力するか、１サイクル毎に交互に出力
するかの違いはあるが、出力する演算結果は同じであ
る。
【０１０８】図１１（ｂ）の破線の右側の機能は、前記
第１の実施形態における図９の機能と同じで、２つの高
域変換係数（実数値）の小数点第１位のビットを１／４
倍して低域変換係数に加算した後、該低域変換係数と高
域変換係数それぞれに０．５を加算してｆｌｏｏｒ関数
を求め出力する。
【０１０９】この図１１（ｂ）の構成は、整数型の可逆
フィルタ処理が可能な図１０（ａ）を等価に変形したも
のであるから、図１１（ｂ）の構成で整数型の可逆フィ
ルタ処理が可能なのは言うまでもない。また、第１の実
施形態における２つの処理部（図７、図９）によって実
現される機能は、この図１１（ｂ）の機能と同じである
ため、第１の実施形態で整数型の可逆フィルタ処理が可
能であることが示せた。
【０１１０】＜図９の変形例＞第１の実施形態における
２つの処理部（図７、図９）の機能が、図１１（ｂ）の
機能と同じであることが言えたので、図９をさらに簡易
な構成に変形することが出来る。
【０１１１】図９における加算ユニット８１９の入力デ
ータは、図１１（ｂ）における２つの加算ユニット５０
２と１１０２の両方の入力データを多重化したものであ
る。加算ユニット１１０２の入力データは、Ｌｉｆｔｉ
ｎｇ係数ｐ＝（−１／２、−１／２）であることから、
小数点以下は１ビットしかないことが容易に分かる。
【０１１２】しかし、加算ユニット５０２の方は、図１
１（ｂ）の構成を見る限り、小数点以下に３ビットの情
報を持つデータが入力されてくると考えられる。図９の
構成を見ても同様である（小数点以下１ビットの実数デ
ータに１／４を掛けると小数点以下３ビットの実数デー
タになるため）。
【０１１３】ところで、図１１（ｂ）は、図１０（ｂ）
と等価であり、加算ユニット５０２に入力されるデータ
は、どちらの図でも同じである。その図１０（ｂ）で
は、整数値に１／４を掛けたデータと他の整数値の和
が、該加算ユニット５０２に入力されるので、小数点以
下２ビットのデータとなる。
【０１１４】よって、図１１（ｂ）の加算ユニット５０
２に入力されるデータの小数点第３位のビットはいつも
“０”である。この小数点第３位のビットを“１”に変
えても演算結果にはまったく影響は無い。なぜなら、ｆ
ｌｏｏｒ関数演算ユニット５０３によって、必ず切り捨
てられるからである。よって、加算ユニット５０２の前
段の加算器１１０５において１／８を自由に加算するこ
とが許される。
【０１１５】そこで、高域変換係数の小数点第１位のビ
ットに対するＬｉｆｔｉｎｇ係数を（１／４，１／４）
から（１／４，１／２）あるいは（１／２，１／４）に
変更することを考えてみる。この場合問題になるのは、
係数１／２に対応する小数点データが“１”になった時
である。本来の計算結果１／２（小数第１位の値）×１
／４（係数）＝１／８が１／２×１／２＝１／４となっ
て、結果が１／８大きくなる。これは１／８を加算した
ことと同じである。
【０１１６】整理すると、係数１／２に対応する小数点
データが“０”の時は、係数変更前と同じ計算結果とな
り、係数１／２に対応する小数点データが“１”の時
は、係数変更前の計算結果に１／８を加算した結果とな
る。この１／８は前述した自由に加算することが許され
る値であるので、結局、上記Ｌｉｆｔｉｎｇ係数の変更
は問題無いことが分かる。
【０１１７】これにより、図９は、図１２のように変更
することが可能となる。
【０１１８】シフトレジスタ８０１から出力される３つ
データの中央が低域変換係数の時に、左右から出力され
る高域変換係数の小数点第１位のビットの一方を１／２
倍し、もう一方を１／４倍する。それぞれ重みが異な
り、前者は小数点第２位、後者は小数点第３位のビット
データとなるので、加算器を用いずとも前記２つのビッ
トを並べるだけで加算したことになる。この２ビットの
信号をゲートユニット８３１に入力し、低域変換係数出
力時には該入力信号を有効にし、高域変換係数出力時に
はマスクして無効化する。このゲートユニットの出力
に、図９の加算ユニット８０３で加算していた０．５を
小数点第１位のビットとして付加して３ビットにした
後、加算器８１７に入力して、シフトレジスタ８０１の
中央から出力される低域変換係数（実数値）に加算す
る。そして、ｆｌｏｏｒ関数演算ユニットにて整数に変
換し出力する。この構成で図９と同じ出力結果が得られ
る。
【０１１９】＜第３の実施形態＞第３の実施形態では、
前記第２の実施形態と対をなす逆変換側の構成を示す。
第２の実施形態と同様、図５における逆方向フィルタ処
理部５５０から遅延ユニットとゼロ挿入ユニットを除
き、Ｌｉｆｔｉｎｇ演算部のみを残した構成を図１３
（ａ）に示す。図１３（ａ）からｆｌｏｏｒ関数演算ユ
ニット５０５、５０７と加算ユニット５０４を、それぞ
れ減算器２１３、加算器２０９の入力側から出力側に移
動すると、図１３（ｂ）のようになる。同図において、
１３０１は、減算器２１３の出力から０．５を減算する
減算ユニット、１３０３は、ｃｅｌｉｎｇ関数演算ユニ
ットである。
【０１２０】図１３（ａ）から図１３（ｂ）への変換に
際し、以下の関係式を利用する。 Ｎ−ｆｌｏｏｒ（Ｒ＋0.5）＝ｃｅｉｌｉｎｇ（（Ｎ−Ｒ）−0.5） （７） Ｎ＋ｆｌｏｏｒ（Ｒ）＝ｆｌｏｏｒ（Ｎ＋Ｒ） （８） 上記式においてＮは整数値、Ｒは実数値である。（７）
（８）式の関係は、どちらも自明の関係にあることはこ
れまでの説明から明らかであろう。
【０１２１】Ｌｉｆｔｉｎｇ係数ｐの要素は１／４であ
るため、上記（７）式における実数値とは、小数点以下
が２ビットの実数である。よって、減算器２１３から出
力されるデータを２進表示の小数部と整数値で表わす
と、整数値＋０．００2、整数値＋０．０１2、整数値＋
０．１０2、整数値＋０．１１2 のいずれかである。そ
れぞれの出力に対して、減算ユニット１３０１の出力、
ｃｅｌｉｎｇ関数演算ユニット１３０３の出力の小数部
がどのように変化するかを小数部２桁のみ以下に示す。 小数部 演算ユニット出力 ｃｅｌｉｎｇ関数出力 ００ → １０ → ００ （±０．００） ０１ → １１ → ００ （−０．０１） １０ → ００ → ００ （−０．１０） １１ → ０１ → ００ （＋０．０１） 上記かっこ内の値は、減算ユニットとｃｅｌｉｎｇ関数
演算ユニットを通すことによって増減する値を２進表現
したものである。
【０１２２】該増減値は、減算器２１３から出力される
データの小数部２ビットの２の補数を求めその上位ビッ
トをサインビットに拡張することで得られる。各ビット
パターンに対してどうなるかを以下に示す。 ００ → ００（２の補数） → ０００ （±０．００） ０１ → １１（２の補数） → １１１ （−０．０１） １０ → １０（２の補数） → １１０ （−０．１０） １１ → ０１（２の補数） → ００１ （＋０．０１） サインビット拡張した３ビットデータの最上位をサイン
ビット、下位２ビットを小数部のデータとして解釈する
とかっこ内に示す値と一致する。
【０１２３】よって、図１３（ｂ）における減算ユニッ
ト１３０１とｃｅｉｌｉｎｇ関数演算ユニット１３０３
によって変化する数値（上記増減値）は、２の補数演算
とサインビット付加処理よって生成することが可能であ
り、減算器２１３の出力に該生成値を加算することによ
り、図１３（ｂ）におけるｃｅｉｌｉｎｇ関数演算ユニ
ットの出力値と同じ値と得ることが可能である。その構
成を図１３（ｃ）に示す。
【０１２４】同図において、１３１１は減算器２１３か
ら出力される実数値の小数点以下２ビットを入力とし、
該２ビットの２の補数を演算する補数演算ユニット、１
３１３は該補数演算ユニットから出力される２ビットデ
ータの上位ビットをサインビットとして付加するサイン
ビット付加ユニット、１３１５は前記サインビット付加
ユニットの出力を減算器２１３の出力値に加算する加算
器である。
【０１２５】このような変換をする理由は、１段目の整
数型のＬｉｆｔｉｎｇ演算を、実数型のＬｉｆｔｉｎｇ
演算と補正値の演算とに分解するためである。そして、
次のＬｉｆｔｉｎｇ演算との間に四則演算に関する分配
則を適用して図１４（ａ）のように変形する。
【０１２６】この図１４（ａ）において、実数型のＬｉ
ｆｔｉｎｇ演算部と、整数化のための演算に分離でき
た。同図における破線１４０１の左側が実数型のＬｉｆ
ｔｉｎｇ演算部になり、右側が整数化のための演算部に
なる。実数型のＬｉｆｔｉｎｇ演算結果は同図の減算器
２１３と加算器２０９から出力される。
【０１２７】図１４（ａ）は第３の実施形態の構成の１
つである。実数型のＬｉｆｔｉｎｇ演算部は、畳み込み
演算を用いたフィルタ演算部に置き換えることが可能で
ある。
【０１２８】ここで、図１４（ａ）の加算器１３１５の
出力を、同じ出力値である図１３（ｂ）のｃｅｉｌｉｎ
ｇ関数演算ユニットの出力に戻って考える。小数点以下
２ビットの実数値から０．５を減算してそのｃｅｉｌｉ
ｎｇ関数を求めるということは、該実数値に０．２５を
加算してｆｌｏｏｒ関数を求めるのと等価である。どち
らも小数部が０．７５の時のみ整数部の値が１つ増加す
るが、小数部が０．００，０．２５，０．５０の場合は
整数部の値が変わらない。
【０１２９】よって、図１４（ａ）を図１４（ｂ）のよ
うに変形することができる。図１４（ｂ）において、１
４１１は、０．２５を加算する加算ユニット、１３１３
はｆｌｏｏｒ関数演算ユニットである。図１４（ａ）で
はＬｉｆｔｉｎｇ演算構成とは言えなかった整数化演算
部を、図１４（ｂ）のように変形することによって、Ｌ
ｉｆｔｉｎｇ演算構成の整数化演算部にすることができ
た。これも本実施形態の１つの構成である。
【０１３０】また、整数化演算部Ｌｉｆｔｉｎｇ演算の
歩数演算ユニット１３１１とサインビット付加ユニット
１３１３を、小数点以下２ビットのデータを入力とする
デコーダ１４２１に置き換えた図１４（ｃ）の構成も考
えられる。該デコーダの変換機能は補数演算ユニット１
３１１とサインビット付加ユニット１３１３によるデー
タ変換機能と同一であるのが基本であるが、以下に説明
するように、必ずしも同一である必要は無い。
【０１３１】前記図１２の構成で説明したように、整数
化演算部のＬｉｆｔｉｎｇ演算加算器１４０５には余分
に加算しても無視される値があるため、図１４（ｃ）の
デコーダの出力も若干の自由度がある。具体的には、２
段目のＬｉｆｔｉｎｇ係数が（１／２、１／２）である
ため、０．３７５を余分に加算してもｆｌｏｏｒ関数演
算時に切り捨てられて無視される。この任意に加算が許
される値を利用して、例えば一例として下記のような入
力と出力のデコーダを使うことができる。 ・入力（２ビット） ・出力 １０進表示（２進補数表示の小数データ） ００ ＋０．２５（０．０１） ０１ −０．２５（１．１１） １０ −０．２５（１．１１） １１ ＋０．２５（０．０１） 上記出力は、前述の補数ユニットとサインビット付加ユ
ニットを用いて求められる値に対して、“００”入力と
“１０”入力時に０．２５（１０進表示）を加算したも
のである。上記デコーダは出力値が２種類しかなく、入
力２ビットの排他的論理和演算の結果に依存するのみな
ので極めてシンプルなデコーダにすることができる。
【０１３２】＜第４の実施形態＞第４の実施形態は、前
記第１の実施形態に対応する逆変換フィルタ演算部の構
成を示す。逆変換フィルタのフィルタ係数は図３に示し
てある。Ｇ０係数のフィルタ構成は図１５（ａ）に示す
構成となり、Ｇ１係数のフィルタ構成は図１５（ｂ）に
示す構成となる。図１５（ａ）（ｂ）２つのフィルタ機
能を１サイクル毎に切り替えて実現するフィルタ構成は
図１６のようになる。これらのフィルタ構成は、対応す
るフィルタ構成である図６（ａ）（ｂ）、図７とフィル
タ係数が異なるだけで、動作はまったく同じなので、説
明は省略する。
【０１３３】図１６の構成で実数演算した逆変換フィル
タ結果は、図１７に示す整数化演算部にて整数化する。
【０１３４】図１７において、１７０１は、図１６の実
数型の逆変換フィルタ処理したデータを並列に３つ取り
出すためのシフトレジスタ、１７０３、１７０５は小数
点以下２ビットのデータから補正データの一部を生成す
るデコーダ、１７０７は上記２つのデコーダ出力を加算
する加算器、１７０９は上記加算器の出力にＬｉｆｔｉ
ｎｇ係数を乗算する乗算器である。また、１７１１は処
理するフィルタ係数がＧ０の時に右側を選択し、Ｇ１の
時に左側を選択するセレクタ、１７１３は実数型の逆変
換フィルタ処理したデータに補正データを加算する加算
器、１７１５はｆｌｏｏｒ関数演算ユニットである。
【０１３５】前記フィルタ係数Ｇ０に対応する演算の時
には、セレクタ１７１１にて４ビットデータ０．０１０
（十進表示では０．２５）を選択して、加算器１７１３
にてシフトレジスタ１７０１の中央出力データに加算す
る。
【０１３６】前記フィルタ係数Ｇ１に対応する演算の時
には、シフトレジスタ１７０１の両端出力データの各々
の小数点以下２ビットのデータをデコーダ１７０３，１
７０５に入力し、サインビット付きの小数点以下２ビッ
トデータ０．０１か１．１１を各々のデコーダから出力
する。これを加算器１７０７にて足し合わせた後、乗算
器１７０９にてＬｉｆｔｉｎｇ係数１／２を乗算し、セ
レクタ１７１１にて選択して、加算器１７１３にてシフ
トレジスタ１７０１の中央の出力データに加算する。
【０１３７】この構成は、Ｌｉｆｔｉｎｇ演算形式の図
１４（ｃ）の整数化演算部を畳み込み演算形式に変形し
たものであり、機能的に図１４（ｃ）と同じである。よ
って、図１４（ｃ）が持つ、逆変換としての可逆性を当
然もっており、図１７から出力される整数値は元のデー
タと完全に一致する。
【０１３８】＜第５の実施形態＞上記第１〜第４の実施
形態では、実数型の可逆フィルタ演算を行なった後、そ
れを整数化することで、整数型の可逆フィルタ演算を行
なっていたが、第５の実施形態では、実数型の可逆フィ
ルタ演算を経ないで、直接、整数型の可逆フィルタ演算
を行なう。
【０１３９】言い方を変えると、第１〜第４の実施形態
では実数型の可逆フィルタを前段に配し、該フィルタ出
力を整数型の可逆フィルタに変換する変換部を後段に配
した縦続接続の構成であった。それに対し、第５の実施
形態では実数型の可逆フィルタの演算と並行して整数化
のための補正データを生成する並列処理型の構成とな
る。
【０１４０】本実施形態の構成を図１８と図１９に示
す。図１８は順方向変換のフィルタ構成で、図１９は逆
方向変換のフィルタ構成である。
【０１４１】図１８の構成は、ある関係を利用して前記
図１２の構成を図７に合体したものである。ある関係と
は、“高域変換係数の小数点第１位のビットは該変換係
数位置の両側の入力データ（整数）のＬＳＢ間の排他的
論理和に等しい”である。この関係は、５×３フィルタ
の高域変換係数の定義式から明らかである。図１８にお
ける１８０１と１８０３は、前記ＬＳＢ間の排他的論理
和を演算する論理演算ユニットである。
【０１４２】これにより、前記補正データ（実数型の可
逆フィルタ演算結果を整数化するために加算するデー
タ）を入力データから直接演算することが出来るので、
前記第１の実施形態のように（シフトレジスタを２個使
用した）２段構成にすることなく、図１８のように１段
で構成できる。
【０１４３】補正データの小数点第２位と第３位の演算
方法は他にもある。シフトレジスタ６０１の両端のデー
タのＬＳＢ間で排他的論理和演算した結果を小数点第３
位とし、該２つのＬＳＢのどちらか一方とシフトレジス
タ６０１の中央のデータのＬＳＢ間で排他的論理和演算
し、該演算結果が"１"かつ前記小数点第３位が"０"の時
に小数点第２位を"１"にする論理回路を設ける構成でも
よい。この構成による補正データは余分な値を加算しな
いので、図１８の補正データとは少し異なる。さらなる
変形も考えられるが、これ以上は省略する。ようするに
補正データの生成方法だけに着目しても、何通りもの方
法があるということである。
【０１４４】本構成においても、減算器６３５の出力を
取り出すことで、実数型の可逆フィルタ演算結果を得る
ことができる。
【０１４５】図１９の構成は、図１６の構成に図１７の
構成を合体したものである。ここでは、Ｇ１フィルタ処
理時に図１７のデコーダに入力する２ビットの小数点デ
ータ２組を演算するため、２ビット加算器１９０３と１
９０５を用いる。
【０１４６】Ｇ０フィルタ処理位置の小数点以下２ビッ
トのデータは、該Ｇ０フィルタ処理位置の両側２サンプ
ル、すなわち、Ｇ１フィルタ処理位置データ２つの下位
２ビットから演算できる。具体的には、該２つの下位２
ビットデータを加算して、キャリーを出力を除いた下位
２ビット出力の２の補数が、前記Ｇ０フィルタ処理位置
の小数点以下２ビットのデータとなる。この２ビットの
データは、先の図１４（ａ）（ｂ）（ｃ）によるとさら
に２の補数に変換されるので、また元の値に戻ることに
なる。よって、加算器１９０３と１９０５出力の下位２
ビットは、前記図１４（ａ）（ｂ）（ｃ）において２の
補数変換した値と同じになる。該下位２ビットと補正値
（１０進表示）の間には、以下の関係がある。 ・下位２ビット ・補正値 ・下記修正後 ００ → ±０．００ → ＋０．２５ ０１ → ＋０．２５ → ＋０．２５ １０ → −０．５０ → −０．２５ １１ → −０．２５ → −０．２５ ここで、前記任意に加算できる値の範囲で補正値を修正
する。具体的には、下位２ビットが“００”と“１０”
の場合に、それぞれ０．２５をプラスする。そうする
と、下位２ビットの上位ビットのみによって、修正後の
補正値を決定できることになる。具体的には、下位２ビ
ットの上位ビットの値が"０"の時の補正値を＋０．２５
とし、"１"の時の補正値を−０．２５とする。
【０１４７】よって、加算器１９０３、１９０５から出
力するデータからキャリーとＬＳＢを除いた、ＬＳＢか
ら２番目のビットのみをデコーダ１９０１に入力するだ
けでよい。この他に処理するフィルタの種類（Ｇ０／Ｇ
１）を表わす制御信号を入力すれば、該３ビットのデー
タから合算補正データをデコードして生成することがで
きる。
【０１４８】フィルタの種類を表わす制御信号とＬＳＢ
から２番目のビット×２個から生成する合算補正データ
を以下に示す。 ・Ｇ０／Ｇ１ ・ＬＳＢから２番目のビット×２ ・合算補正データ Ｇ０ 任意 ＋０．２５ Ｇ１ ００ ＋０．２５ Ｇ１ ０１ ±０．００ Ｇ１ １０ ±０．００ Ｇ１ １１ −０．２５ 上記補正データは、デコーダ後段のＬｉｆｔｉｎｇ係数
乗算用の乗算器を省略するため、Ｌｉｆｔｉｎｇ係数込
み（１／２乗算済み）の補正データとした。例えばフィ
ルタの種類がＧ１で、ＬＳＢから２番目のビットが２つ
とも"０"の場合、２つの補正値はそれぞれ＋０．２５と
なり、それを足し合わせて１／２倍した値は＋０．２５
となる。該合算補正データを、実数演算したフィルタ処
理結果である減算器１５３５の出力に加算した後、小数
点以下を取り除いたｆｌｏｏｒ関数値を出力すれば、変
換前の元のデータが復元される。
【０１４９】以上で説明したフィルタ処理装置、逆フィ
ルタ処理装置における各処理の内容は、コンピュータ上
のソフトウェア処理でも実現できるものである。以下に
ソフトウェア処理で実現する場合について説明する。
【０１５０】＜第６の実施形態＞前記第１〜第５の実施
形態はハードウェアによるフィルタ処理装置に関するも
のであった。これ以降は、フィルタ処理をソフトウェア
で実装する例を説明する。
【０１５１】従来は、整数型の可逆フィルタ演算処理を
実現するには、整数型のＬｉｆｔｉｎｇ演算を用いる必
要があった。本発明では、整数型のＬｉｆｔｉｎｇ演算
を用いずに、固定小数点型のフィルタ演算処理と整数化
丸め演算処理とを用いて、整数型の可逆フィルタ処理を
実現するものである。
【０１５２】図２０に示すフローチャートは、固定小数
点型のフィルタ演算処理として畳み込み演算を用いたも
ので、各ステップで処理対象となるデータをすべて一括
処理する場合のフローチャートである。処理するデータ
は、Ｘ0，Ｘ1，，，ＸM-2，ＸM-1のＭ個（偶数）のデー
タとする。
【０１５３】同図において、ステップ２００１にてパデ
ィング処理を行なう。パディング処理とは、データが無
い（定義されていない）Ｘ-2、Ｘ-1、ＸM、ＸM+1といっ
たデータにあるデータを代入する処理である。
【０１５４】一般的に行なわれる方法では、全データの
両端のデータを単純にコピーしてデータの拡張を行なう
ことにより、演算上必要な座標位置のデータを生成す
る。少し工夫した方法として、データの両端の境界部で
データを折り返しコピー（鏡像）する方法もある。
【０１５５】次のステップ２００３では、偶数系列のデ
ータに対応する低域変換係数を図３に示すフィルタ係数
Ｈ０を用いて固定小数点演算する。この演算におけるＬ
ＳＢの重みは０．１２５となる。ステップ２００５で
は、奇数系列のデータとｎ＝−１に対応する高域変換係
数を同じく図３に示すフィルタ係数Ｈ１を用いて固定小
数点演算する。この演算におけるＬＳＢの重みは０．５
となる。
【０１５６】ステップ２００７において、上記演算した
高域変換係数のＬＳＢデータのみを取り出し、ステップ
２００９において、該ＬＳＢデータを補正データとして
加算すると共に０．５を加算して３ビット右シフトす
る。該シフト処理は、小数点を右端に移動して固定小数
点を整数化するものである。
【０１５７】ステップ２０１１において、固定小数点の
高域変換係数に０．５を加算した後、１ビット右シフト
して整数化を行なう。以上の計算で得られた整数の低域
変換係数と高域変換係数は、整数型の可逆フィルタ処理
した結果となる。
【０１５８】＜第７の実施形態＞図２０は、各ステップ
で処理対象となるデータをすべて一括処理する場合のフ
ローチャートであったが、各ステップでの処理を式１つ
の演算のみにして、ステップ２００３〜２０１１をルー
プ状に何度も繰り返し処理することで全データを処理す
るようにした場合は、図２１に示すフローチャートにな
る。
【０１５９】同図において、ステップ２１０１は、前記
図２０におけるステップ２００１と同じパディング処理
を行なう。ステップ２１０３は初期設定処理でｎ＝０に
設定する。ステップ２１０５にて、１つ目の低域変換係
数を演算するのに必要な２つのＬＳＢデータの一方をあ
らかじめ計算しておく。
【０１６０】ステップ２１０７、２１０９、２１１１、
２１１３，２１１５，２１１７、２１１９からなるルー
プ処理をｎ＝０からｎ＝Ｍ／２−１まで行なう。ステッ
プ２１０７は低域変換係数の固定小数点演算、ステップ
２１０９は高域変換係数の固定小数点演算、ステップ２
１１１は高域変換係数のＬＳＢデータの取り出し、ステ
ップ２１１３は固定小数点の低域変換係数を整数化、ス
テップ２１１５は固定小数点の高域域変換係数を整数
化、するものである。
【０１６１】ステップ２１１７にて全データの変換が終
了したかどうかをｎの値から判定して、終了していなけ
れば、ステップ２１１９にてｎの値を１つ大きくして、
上記演算処理を繰り返し行なう。ステップ２１１７にて
全データの変換が終了したと判定されれば、変換処理は
終了（ステップ２１２１）する。
【０１６２】＜第８の実施形態＞図２２に示すフローチ
ャートは、前記図２１における固定小数点型の畳み込み
演算フィルタ処理を、固定小数点型のＬｉｆｔｉｎｇ演
算フィルタ処理に置き換えたものである。よって、前記
図２１における大部分の処理ステップをそのまま引き継
ぎ、ステップ２１０７のみをＬｉｆｔｉｎｇ演算に対応
する処理に置き換える。
【０１６３】新たなステップ２２０１はＬｉｆｔｉｎｇ
演算に基づいて低域変換係数を固定小数点演算するもの
で、ステップ２１０９で演算する固定小数点の高域変換
係数を利用するため、ステップ２２０１はステップ２１
０９の後で処理を行なう。その他は前記図２１と同じな
ので説明を省略する。
【０１６４】前記図２０における固定小数点型の畳み込
み演算フィルタ処理を、固定小数点型のＬｉｆｔｉｎｇ
演算フィルタ処理に置き換えたものは容易に類推でき
る。以下では、ループ処理のみについて各種処理のフロ
ーチャートを示す。
【０１６５】＜第９の実施形態＞固定小数点型の畳み込
み演算フィルタ処理を行ない、入力データの一部のビッ
ト情報に基づいて補正データを生成する場合のフローチ
ャートを図２３に示す。このフローチャートの処理は前
記図１８に対応するが若干の相違がある。その相違と
は、図１８における２つの排他的論理和ユニットから出
力する信号に乗算する係数を、本フローチャートでは同
じ係数値（１／８）にそろえたということである。
【０１６６】ハードウェアでは、乗算係数を変えること
によりビットの重みが異なると加算演算が不要になると
いうメリットがあるが、ソフト処理ではかえって処理が
増加することになるので、本来の乗算係数である１／８
を用いる。
【０１６７】本フローチャートも大枠は図２１のフロー
チャートと同じである。図２１から変更となる演算ステ
ップは、ステップ２１０５、２１１１，２１１３の３つ
であり、該３つのステップをそれぞれ、ステップ２３０
１、２３０３、２３０５に置き換える。
【０１６８】ステップ２３０１では、補正データの演算
に必要な偶数系列データのＬＳＢをあらかじめ２つ取り
出しておく。ステップ２３０３で該ＬＳＢデータをさら
に１つ取り出し、ステップ２３０５で、計３つのＬＳＢ
データを用いてビット間の排他的論理和演算を行なって
補正データを演算し、固定小数点の低域変換係数に加算
する。補正データの演算に用いる３つのＬＳＢデータの
内、２つのＬＳＢデータは次の処理ループでも使用す
る。その他の処理は図２１と同じである。
【０１６９】＜第１０の実施形態＞上述した順方向の可
逆フィルタ処理に対して、それぞれ逆フィルタ処理が存
在する。図２１に対応する逆フィルタ処理のフローチャ
ートを図２４に示す。
【０１７０】同図において、ステップ２４０１のパディ
ング処理では、未定義の変換係数Ｈ -1、ＬM、ＨM+1に他
の変換係数を代入する。ステップ２４０３ではテーブル
設定を行なう。このテーブルは、前記第４の実施形態
（図１７）におけるデコーダに対応する機能をソフトウ
ェアで実現するものである。Ｌｉｆｔｉｎｇ演算係数を
あらかじめ乗算し、固定小数点演算の小数点位置を考慮
した値をテーブルに格納しておく。
【０１７１】ステップ２４０５にて、最初の奇数系列サ
ンプルを演算するのに必要な２つのＬＳＢ側２ビットデ
ータ（ＬＳＢＴ）の一方をあらかじめ計算しておく。前
記計算の途中演算結果を用いて、ステップ２４０７にて
Ｘ0のみを先行して計算する。
【０１７２】ステップ２４１１、２４１３、２４１５、
２４１７、２４１９、２１１７、２１１９からなるルー
プ処理をｎ＝０からｎ＝Ｍ／２−１まで行なう。ステッ
プ２４１１は奇数系列サンプルの固定小数点演算、ステ
ップ２４１３は偶数系列サンプルの固定小数点演算、ス
テップ２４１５は偶数系列サンプルのＬＳＢ２ビットデ
ータの取り出し、ステップ２４１７はテーブルを用いて
固定小数点の奇数系列サンプルデータを整数化、ステッ
プ２４１９は固定小数点の偶数系列サンプルデータを整
数化、するものである。
【０１７３】＜第１１の実施形態＞図２５に示すフロー
チャートは、前記図２４における固定小数点型の畳み込
み演算フィルタ処理を、固定小数点型のＬｉｆｔｉｎｇ
演算フィルタ処理に置き換えたものである。よって、前
記図２４における大部分の処理ステップをそのまま引き
継ぎ、ステップ２４１１のみをＬｉｆｔｉｎｇ演算に対
応する処理に置き換える。
【０１７４】新たなステップ２５０１はＬｉｆｔｉｎｇ
演算に基づいて奇数系列サンプルデータを固定小数点演
算するもので、ステップ２４１３で演算する固定小数点
の偶数系列サンプルデータを利用するため、ステップ２
５０１はステップ２４１３の後で処理を行なう。その他
は前記図２４と同じなので説明を省略する。
【０１７５】＜第１２の実施形態＞固定小数点型の畳み
込み演算フィルタ処理を行ない、変換係数入力データの
一部のビット情報に基づいて補正データを生成する場合
のフローチャートを図２６に示す。このフローチャート
の処理は前記図１９に対応するが若干の相違がある。そ
の相違とは、図１９における２つの加算器１９０３、１
９０５から出力する２つの信号を１つのデコーダに入力
しているが、本フローチャートではテーブルで２つの信
号を独立に変換するということである。
【０１７６】ハードウェアでは、ビットの連結処理は配
線のみで実現できるが、ソフト処理ではビットの重み
（位置）をずらして論理和ビット演算を行なう必要があ
るため、各々の２ビットデータからテーブルを参照する
ようにした。
【０１７７】また、本実施形態におけるテーブルの内容
は、前記第１０、第１１の実施形態におけるテーブルの
内容とも少し異なり、添え字が補数の関係にある。
【０１７８】本フローチャートも大枠は図２４のフロー
チャートと同じである。図２４から変更となる演算ステ
ップは、ステップ２４０５とステップ２４１５のみであ
り、該ステップがステップ２６０１とステップ２６０３
に置き換わる。ステップ２６０１及び２６０３では、補
正データの演算に必要な２ビットデータを、入力データ
中の２つの高域変換係数あるいはパディング処理した高
域変換係数を加算して下位２ビットを論理積ビット演算
で取り出す。
【０１７９】第６〜１２の実施形態において、正確に演
算内容を理解されるように、浮動小数点演算を用いず、
固定小数点演算で記述したが、これらの固定小数点演算
は浮動店小数演算に置き換えることが可能であることは
容易に想像がつく。一般的に浮動小数点演算で心配され
るのは、１０進の小数で表わされたデータを２進数表示
に変換する際に発生する変換誤差と、演算の繰り返しに
よる前記誤差の蓄積である。上記実施形態においては、
そのような変換誤差は発生しないので、固定小数点演算
と同じ結果を得ることが出来る。
【０１８０】以上で説明した各種フィルタ処理装置とフ
ィルタ処理方式は、１次元データに対する処理であった
が、該処理を２次元の画像データに対して、水平方向と
垂直方向に２回処理することにより、２次元フィルタ処
理を行なうフィルタ処理装置及びフィルタ処理方式も当
然本発明の範疇に属するものである。
【０１８１】以上説明したように本実施形態によれば、
可逆変換が可能な実数型のフィルタ演算を行なうフィル
タ処理手段と、補正データを生成する手段と、整数化す
る丸め手段とを有することにより、整数型の可逆フィル
タ処理装置を実現することが可能になると共に、実数型
のフィルタ演算結果と整数型の可逆フィルタ演算結果を
同時に得ることが可能となった。
【０１８２】また、可逆変換が可能な実数型のフィルタ
演算を行なうフィルタ処理工程と、補正データを生成す
る工程と、整数化を行なう丸め処理工程とを有すること
により、整数型の可逆フィルタ処理方法を実現すること
が可能になると共に、実数型のフィルタ演算結果と整数
型の可逆フィルタ演算結果を同時に得ることが可能とな
った。
【０１８３】更に、可逆変換が可能な実数型のフィルタ
演算を行なう第１のＬｉｆｔｉｎｇ演算手段と、該演算
手段から出力される実数データを整数データに変換する
第２のＬｉｆｔｉｎｇ演算手段とを有することにより、
整数型の可逆フィルタ処理装置を実現することが可能に
なると共に、実数型のフィルタ演算結果と整数型の可逆
フィルタ演算結果を同時に得ることが可能となった。
【０１８４】可逆変換が可能な実数型のフィルタ演算を
行なう第１のＬｉｆｔｉｎｇ演算工程と、該演算工程に
より得られる実数データを整数データに変換する第２の
Ｌｉｆｔｉｎｇ演算工程とを有することにより、整数型
の可逆フィルタ処理方法を実現することが可能になると
共に、実数型のフィルタ演算結果と整数型の可逆フィル
タ演算結果を同時に得ることが可能となった。
【０１８５】なお、上記実施形態での説明から明らかな
ように、本発明はパーソナルコンピュータ等の汎用の情
報処理装置で実行するコンピュータプログラムとしても
実装できる。また、コンピュータプログラムを装置に組
み込むには、フロッピー（登録商標）ディスクやＣＤＲ
ＯＭ等のコンピュータ可読記憶媒体をセットし、装置内
（ハードディスク等）にコピーもしくはインストールす
ることで実現できるものであるから、本発明はかかるコ
ンピュータ可読記憶媒体をもその範疇とするものであ
る。
【０１８６】
【発明の効果】以上説明したように本発明によれば、Ｊ
ＰＥＧ２０００におけるウェーブレット変換等に適用で
き、可逆性を有しながらも畳み込み演算により実装する
ことが可能になる。
【図面の簡単な説明】
【図１】順方向のＬｉｆｔｉｎｇ Ｓｃｈｅｍｅを表現
した図である。
【図２】逆方向のＬｉｆｔｉｎｇ Ｓｃｈｅｍｅを表現
した図である。
【図３】５×３フィルタの係数を示す図である。
【図４】５×３フィルタのＬｉｆｔｉｎｇ係数を示す図
である。
【図５】可逆の順方向フィルタ処理部と逆方向フィルタ
処理部の構成を示す図である。
【図６】畳み込み演算で高域変換係数を演算する構成と
低域変換係数を演算する構成を示す図である。
【図７】畳み込み演算で高域変換係数と低域変換係数を
選択的に演算する構成を示す図である。
【図８】固定小数点演算された高域変換係数を整数化す
る構成と低域変換係数を整数化処理する構成を示す図で
ある。
【図９】本発明の第１の実施形態の構成を示した図であ
る。
【図１０】整数型可逆５×３フィルタのＬｉｆｔｉｎｇ
演算部の構成と該構成の等価な変形例を示した図であ
る。
【図１１】本発明の第２の実施形態の構成と変形例を示
した図である。
【図１２】本発明の第１の実施形態の変形例を示した図
である。
【図１３】整数型可逆５×３フィルタの逆変換フィルタ
のＬｉｆｔｉｎｇ演算部の構成と該構成の等価な変形例
を示した図である。
【図１４】本発明の第３の実施形態の構成と変形例を示
した図である。
【図１５】低域変換係数の逆フィルタ演算を行なう構成
と、高域変換係数の逆フィルタ演算を行なう構成を示す
図である。
【図１６】低域変換係数と高域変換係数の逆フィルタ演
算を交互に行なう構成を示す図である。
【図１７】本発明の第４の実施形態の構成を示した図で
ある。
【図１８】本発明の第５の実施形態の１つの構成を示し
た図である。
【図１９】本発明の第５の実施形態のもう１つの構成を
示した図である。
【図２０】本発明の第６の実施形態であるフローチャー
トを示した図である。
【図２１】本発明の第７の実施形態であるフローチャー
トを示した図である。
【図２２】本発明の第８の実施形態であるフローチャー
トを示した図である。
【図２３】本発明の第９の実施形態であるフローチャー
トを示した図である。
【図２４】本発明の第１０の実施形態であるフローチャ
ートを示した図である。
【図２５】本発明の第１１の実施形態であるフローチャ
ートを示した図である。
【図２６】本発明の第１２の実施形態であるフローチャ
ートを示した図である。
【図２７】整数型Lifting演算のブロック図である。
【図２８】図２７の整数型Lifting演算を、本発明の構
成に導くための遷移図である。
【図２９】４段Liftingの構成を示す図である。
【図３０】実施形態における画像符号化装置と復号化装
置のブロック構成図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/30 Ｈ０４Ｎ 7/133 Ｚ Ｆターム(参考） 5B057 CE06 CG01 CH08 CH09 5C021 PA32 PA66 PA67 PA73 PA87 XB11 YC08 YC09 5C059 MA00 MA24 MC11 SS20 UA02 UA11 UA17 5C078 AA04 BA53 CA25 DA00 DA01

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 可逆変換が可能な実数型のフィルタ演算
    を行なうフィルタ演算処理手段と、該演算結果を整数化
    するための丸め処理手段とを有し、可逆変換可能な整数
    型のフィルタ演算処理を実現することを特徴とするフィ
    ルタ処理装置。
  2. 【請求項２】 前記可逆変換が可能な実数型のフィルタ
    演算を行なうフィルタ演算処理手段において、畳み込み
    演算を用いることを特徴とする請求項第１項記載のフィ
    ルタ処理装置。
  3. 【請求項３】 前記可逆変換が可能な実数型のフィルタ
    演算を行なうフィルタ演算処理手段において、Ｌｉｆｔ
    ｉｎｇ演算を用いることを特徴とする請求項第１項記載
    のフィルタ処理装置。
  4. 【請求項４】 前記演算結果を整数化するための丸め処
    理手段において、該演算結果の一部のビット情報に基づ
    いて補正データを生成することを特徴とする請求項第１
    項乃至第３項のいずれか１項に記載のフィルタ処理装
    置。
  5. 【請求項５】 前記演算結果の一部のビット情報は小数
    点以下のビット情報であることを特徴とする請求項第４
    項記載のフィルタ処理装置。
  6. 【請求項６】 前記演算結果を整数化するための丸め処
    理手段において、入力データの一部のビット情報に基づ
    いて補正データを生成することを特徴とする請求項第１
    項乃至第３項のいずれか１項に記載のフィルタ処理装
    置。
  7. 【請求項７】 可逆変換が可能な実数型のフィルタ処理
    を行なう第１のＬｉｆｔｉｎｇ演算手段と、該演算結果
    の一部のビットデータのみをＬｉｆｔｉｎｇ処理する第
    ２のＬｉｆｔｉｎｇ演算手段とを有し、可逆変換が可能
    な整数型のフィルタ演算処理を実現することを特徴とす
    るフィルタ処理装置。
  8. 【請求項８】 可逆変換可能な整数型のフィルタ処理を
    施されたデータを、実数型のフィルタ演算処理を行なう
    フィルタ演算処理手段と、該演算結果を整数化するため
    の丸め処理手段とを用いて、元のデータを復元する逆フ
    ィルタ処理装置。
  9. 【請求項９】 前記実数型のフィルタ演算を行なうフィ
    ルタ演算処理手段において、畳み込み演算を用いること
    を特徴とする請求項第８項記載の逆フィルタ処理装置。
  10. 【請求項１０】 前記実数型のフィルタ演算を行なうフ
    ィルタ演算処理手段において、Ｌｉｆｔｉｎｇ演算を用
    いることを特徴とする請求項第８項記載の逆フィルタ処
    理装置。
  11. 【請求項１１】 前記演算結果を整数化するための丸め
    処理手段において、該演算結果の一部のビット情報に基
    づいて補正データを生成することを特徴とする請求項第
    ８項乃至第１０項のいずれか１項に記載の逆フィルタ処
    理装置。
  12. 【請求項１２】 前記演算結果の一部のビット情報は小
    数点以下のビット情報であることを特徴とする請求項第
    １１項記載の逆フィルタ処理装置。
  13. 【請求項１３】 前記演算結果を整数化するための丸め
    処理手段において、入力データの一部のビット情報に基
    づいて補正データを生成することを特徴とする請求項第
    ８項乃至第１０項のいずれか１項に記載の逆フィルタ処
    理装置。
  14. 【請求項１４】 可逆変換可能な整数型のフィルタ処理
    を施されたデータを、実数型のフィルタ処理を行なう第
    １のＬｉｆｔｉｎｇ演算手段と、該演算結果の一部のビ
    ットデータのみをＬｉｆｔｉｎｇ処理する第２のＬｉｆ
    ｔｉｎｇ演算手段とで処理し、元のデータを復元するこ
    とを特徴とする逆フィルタ処理装置。
  15. 【請求項１５】 可逆変換が可能な実数型あるいは固定
    小数点型のフィルタ演算を行なうフィルタ演算処理ステ
    ップと、該演算結果を整数化するための丸め処理ステッ
    プとを用いて、可逆変換可能な整数型のフィルタ演算を
    実現することを特徴とするフィルタ処理方法。
  16. 【請求項１６】 前記可逆変換が可能な実数型あるいは
    固定小数点型のフィルタ演算を行なうフィルタ演算処理
    ステップにおいて、畳み込み演算を用いることを特徴と
    する請求項第１５項記載のフィルタ処理方法。
  17. 【請求項１７】 前記可逆変換が可能な実数型あるいは
    固定小数点型のフィルタ演算を行なうフィルタ演算処理
    ステップにおいて、Ｌｉｆｔｉｎｇ演算を用いることを
    特徴とする請求項第１５項記載のフィルタ処理方法。
  18. 【請求項１８】 前記演算結果を整数化するための丸め
    処理ステップにおいて、該演算結果の一部のビット情報
    に基づいて補正データを生成することを特徴とする請求
    項第１５項乃至第１７項のいずれか１項に記載のフィル
    タ処理方法。
  19. 【請求項１９】 前記演算結果の一部のビット情報は小
    数点以下のビット情報であることを特徴とする請求項第
    １８項記載のフィルタ処理方法。
  20. 【請求項２０】 前記演算結果を整数化するための丸め
    処理ステップにおいて、入力データの一部のビット情報
    に基づいて補正データを生成することを特徴とする請求
    項第１５項乃至第１７項のいずれか１項に記載のフィル
    タ処理方法。
  21. 【請求項２１】 可逆変換が可能な実数型或いは固定小
    数点型のフィルタ処理を行なう第１のＬｉｆｔｉｎｇ演
    算ステップと、該演算結果の一部のビットデータのみを
    Ｌｉｆｔｉｎｇ処理する第２のＬｉｆｔｉｎｇ演算処理
    ステップとを用いて、可逆変換が可能な整数型のフィル
    タ演算処理を実現することを特徴とするフィルタ処理方
    法。
  22. 【請求項２２】 可逆変換可能な整数型のフィルタ処理
    を施されたデータを、実数型或いは固定小数点型のフィ
    ルタ演算を行なうフィルタ演算処理ステップと、該演算
    結果を整数化するための丸め処理ステップとを用いて、
    元のデータを復元する逆フィルタ処理方法。
  23. 【請求項２３】 前記実数型或いは固定小数点型のフィ
    ルタ演算を行なうフィルタ演算処理ステップにおいて、
    畳み込み演算を用いることを特徴とする請求項第２２項
    記載の逆フィルタ処理方法。
  24. 【請求項２４】 前記実数型或いは固定小数点型のフィ
    ルタ演算を行なうフィルタ演算処理ステップにおいて、
    Ｌｉｆｔｉｎｇ演算を用いることを特徴とする請求項第
    ２２項記載の逆フィルタ処理方法。
  25. 【請求項２５】 前記演算結果を整数化するための丸め
    処理ステップにおいて、該演算結果の一部のビット情報
    に基づいて補正データを生成することを特徴とする請求
    項第２２項乃至第２４項のいずれか１項に記載の逆フィ
    ルタ処理方法。
  26. 【請求項２６】 前記演算結果の一部のビット情報は小
    数点以下のビット情報であることを特徴とする請求項第
    ２５項記載の逆フィルタ処理方法。
  27. 【請求項２７】 前記演算結果を整数化するための丸め
    処理ステップにおいて、入力データの一部のビット情報
    に基づいて補正データを生成することを特徴とする請求
    項第２２項乃至第２４項のいずれか１項に記載の逆フィ
    ルタ処理方法。
  28. 【請求項２８】 可逆変換可能な整数型のフィルタ処理
    を施されたデータを、実数型或いは固定小数点型のフィ
    ルタ処理を行なう第１のＬｉｆｔｉｎｇ演算ステップ
    と、該演算結果の一部のビットデータのみをＬｉｆｔｉ
    ｎｇ処理する第２のＬｉｆｔｉｎｇ演算ステップとで用
    いて、元のデータを復元することを特徴とする逆フィル
    タ処理方法。
  29. 【請求項２９】 空間的に隣接し、整数で表現されるデ
    ータＤ１、Ｄ２、Ｄ３、…、Ｄｎ、…を入力し、 実数係数をｐ、ｑとした場合に、 Ｘ2n＝Ｄ2n＋ｐ×（Ｄ2n-1＋Ｄ2n+1） Ｙ2n+1＝Ｄ2n+1＋ｑ×（Ｘ2n＋Ｘ2n+2） として算出し、得られた成分データＸ、Ｙを出力する画
    像データ用のフィルタ処理装置であって、 前記Ｘ2n及びＹ2n+1を可逆的に実数演算する実数演算手
    段と、 該実数演算手段の２つの演算結果に対して、それぞれ整
    数化し出力する整数化演算手段とを備え、 該整数化演算手段による整数化は、前記ｐ×（Ｄ2n-1＋
    Ｄ2n+1）及び前記ｑ×（Ｘ2n＋Ｘ2n+2）の丸め演算とし
    て作用することを特徴とするフィルタ処理装置。
  30. 【請求項３０】 入力されるデータは画素データであっ
    て、ウェーブレット変換用の５×３フィルタとして用い
    ることを特徴とする請求項第２９項に記載のフィルタ処
    理装置。
  31. 【請求項３１】 請求項第３０項に記載のウェーブレッ
    ト変換用フィルタを用いて、入力された画像データを変
    換する変換手段と、 変換して得られたデータを量子化する量子化手段と、 量子化されたデータを符号化する符号化手段を備えるこ
    とを特徴とする画像符号化装置。
  32. 【請求項３２】 空間的に隣接し、整数で表現されるデ
    ータＤ１、Ｄ２、Ｄ３、…、Ｄｎ、…を入力し、 実数係数をｐ、ｑとした場合に、 Ｘ2n＝Ｄ2n＋ｐ×（Ｄ2n-1＋Ｄ2n+1） Ｙ2n+1＝Ｄ2n+1＋ｑ×（Ｘ2n＋Ｘ2n+2） として算出し、得られた成分データＸ、Ｙを出力する画
    像データ用のフィルタ処理方法であって、 前記Ｘ2n及びＹ2n+1を可逆的に実数演算する実数演算工
    程と、 該実数演算工程の２つの演算結果に対して、それぞれ整
    数化し、出力する整数化演算工程とを備え、 該整数化演算工程による整数化は、前記ｐ×（Ｄ2n-1＋
    Ｄ2n+1）及び前記ｑ×（Ｘ2n＋Ｘ2n+2）の丸め演算とし
    て作用することを特徴とするフィルタ処理方法。
  33. 【請求項３３】 入力されるデータは画素データであっ
    て、ウェーブレット変換用の５×３フィルタとして作用
    することを特徴とする請求項第３２項に記載のフィルタ
    処理方法。
  34. 【請求項３４】 空間的に隣接し、整数で表現されるデ
    ータＤ１、Ｄ２、Ｄ３、…、Ｄｎ、…を入力し、 実数係数をｐ、ｑとした場合に、 Ｘ2n＝Ｄ2n＋ｐ×（Ｄ2n-1＋Ｄ2n+1） Ｙ2n+1＝Ｄ2n+1＋ｑ×（Ｘ2n＋Ｘ2n+2） として算出し、得られた成分データＸ、Ｙを出力する画
    像データのためのフィルタ処理用のコンピュータプログ
    ラムであって、 前記Ｘ2n及びＹ2n+1を可逆的に実数演算する実数演算工
    程のプログラムコードと、 該実数演算工程の２つの演算結果に対して、それぞれ整
    数化し出力する整数化演算工程のプログラムとを備え、 該整数化演算工程による整数化は、前記ｐ×（Ｄ2n-1＋
    Ｄ2n+1）及び前記ｑ×（Ｘ2n＋Ｘ2n+2）の丸め演算とし
    て作用することを特徴とするコンピュータプログラム。
  35. 【請求項３５】 請求項第３４項に記載のコンピュータ
    プログラムを格納することを特徴とするコンピュータ可
    読記憶媒体。
JP2001335185A 2001-10-31 2001-10-31 フィルタ処理装置およびフィルタ処理方法 Expired - Fee Related JP3796432B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001335185A JP3796432B2 (ja) 2001-10-31 2001-10-31 フィルタ処理装置およびフィルタ処理方法
US10/278,941 US7236997B2 (en) 2001-10-31 2002-10-24 Filter processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001335185A JP3796432B2 (ja) 2001-10-31 2001-10-31 フィルタ処理装置およびフィルタ処理方法

Publications (2)

Publication Number Publication Date
JP2003142989A true JP2003142989A (ja) 2003-05-16
JP3796432B2 JP3796432B2 (ja) 2006-07-12

Family

ID=19150199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001335185A Expired - Fee Related JP3796432B2 (ja) 2001-10-31 2001-10-31 フィルタ処理装置およびフィルタ処理方法

Country Status (2)

Country Link
US (1) US7236997B2 (ja)
JP (1) JP3796432B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268908A (ja) * 2004-03-16 2005-09-29 Fuji Film Microdevices Co Ltd ウェーブレット変換装置
JP2007511119A (ja) * 2003-10-24 2007-04-26 ソニー エレクトロニクス インク 正規直交空間−時間変換のリフティングベースの実現

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227998B2 (en) 2002-06-11 2007-06-05 Canon Kabushiki Kaisha Image processing apparatus, control method of the same, computer program, and computer-readable storage medium
JP4366250B2 (ja) 2003-06-23 2009-11-18 キヤノン株式会社 データ変換処理装置及びプログラム
EP1668534A4 (en) * 2003-09-29 2013-08-21 Agency Science Tech & Res METHOD FOR TRANSFORMING A DIGITAL TIME DOMAIN SIGNAL IN THE DOMAIN FREQUENCY AND INVERSE
JP4273996B2 (ja) * 2004-02-23 2009-06-03 ソニー株式会社 画像符号化装置及び方法、並びに画像復号装置及び方法
JP4378245B2 (ja) * 2004-08-23 2009-12-02 キヤノン株式会社 データ変換装置及び方法
JP2007037049A (ja) * 2005-07-29 2007-02-08 Canon Inc 画像符号化装置及びその制御方法、並びに、コンピュータプログラム及びコンピュータ可読記憶媒体
JP4697967B2 (ja) * 2006-03-02 2011-06-08 キヤノン株式会社 画像符号化装置及びその制御方法
US7738713B2 (en) * 2006-08-31 2010-06-15 Ching-Wei Yeh Method for processing digital image with discrete wavelet transform and apparatus for the same
JP2008072624A (ja) * 2006-09-15 2008-03-27 Canon Inc 画像符号化装置及びその制御方法
JP4311759B2 (ja) * 2007-10-29 2009-08-12 キヤノン株式会社 データ変換装置及びその制御方法
JP4933405B2 (ja) * 2007-11-13 2012-05-16 キヤノン株式会社 データ変換装置及びその制御方法
IT201800002401A1 (it) * 2018-02-05 2019-08-05 St Microelectronics Srl Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818970A (en) * 1991-04-26 1998-10-06 Canon Kabushiki Kaisha Image encoding apparatus
JP3149271B2 (ja) * 1992-06-19 2001-03-26 キヤノン株式会社 画像通信装置
JP3227292B2 (ja) * 1993-12-20 2001-11-12 キヤノン株式会社 符号化装置、符号化方法、復号化装置、復号化方法、符号化復号化装置及び符号化復号化方法
US6408102B1 (en) * 1993-12-20 2002-06-18 Canon Kabushiki Kaisha Encoding/decoding device
EP1126705B1 (en) * 1994-07-08 2009-06-24 Sony Corporation Receiving controlled - access broadcast signals
US5748786A (en) * 1994-09-21 1998-05-05 Ricoh Company, Ltd. Apparatus for compression using reversible embedded wavelets
US6141446A (en) * 1994-09-21 2000-10-31 Ricoh Company, Ltd. Compression and decompression system with reversible wavelets and lossy reconstruction
US6195465B1 (en) * 1994-09-21 2001-02-27 Ricoh Company, Ltd. Method and apparatus for compression using reversible wavelet transforms and an embedded codestream
US5966465A (en) * 1994-09-21 1999-10-12 Ricoh Corporation Compression/decompression using reversible embedded wavelets
US6549666B1 (en) * 1994-09-21 2003-04-15 Ricoh Company, Ltd Reversible embedded wavelet system implementation
US5867602A (en) 1994-09-21 1999-02-02 Ricoh Corporation Reversible wavelet transform and embedded codestream manipulation
US5881176A (en) * 1994-09-21 1999-03-09 Ricoh Corporation Compression and decompression with wavelet style and binary style including quantization by device-dependent parser
US6229927B1 (en) * 1994-09-21 2001-05-08 Ricoh Company, Ltd. Reversible embedded wavelet system implementation
JP3332619B2 (ja) * 1994-11-29 2002-10-07 キヤノン株式会社 復号装置およびその方法
JPH1093827A (ja) * 1996-09-11 1998-04-10 Canon Inc 画像処理方法とその装置
JP3653180B2 (ja) 1998-08-14 2005-05-25 株式会社リコー ２次元逆ウェーブレット変換装置
JP3710342B2 (ja) 1999-09-07 2005-10-26 キヤノン株式会社 ディジタル信号処理装置および方法および記憶媒体
US6895120B2 (en) * 2001-03-30 2005-05-17 Ricoh Co., Ltd. 5,3 wavelet filter having three high pair and low pair filter elements with two pairs of cascaded delays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511119A (ja) * 2003-10-24 2007-04-26 ソニー エレクトロニクス インク 正規直交空間−時間変換のリフティングベースの実現
JP2005268908A (ja) * 2004-03-16 2005-09-29 Fuji Film Microdevices Co Ltd ウェーブレット変換装置
US7602983B2 (en) 2004-03-16 2009-10-13 Fujifilm Corporation Wavelet transformation apparatus

Also Published As

Publication number Publication date
JP3796432B2 (ja) 2006-07-12
US7236997B2 (en) 2007-06-26
US20030088598A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
Gao et al. Neural image compression via attentional multi-scale back projection and frequency decomposition
JP5507077B2 (ja) バタフライプロセッサを使用して離散コサイン変換をエンコードしそして計算するための装置及び方法
CN100412907C (zh) 视频编码的低复杂性和统一标准的变换
JP5004987B2 (ja) データ変換装置及びその制御方法
JP3796432B2 (ja) フィルタ処理装置およびフィルタ処理方法
US6996593B2 (en) Filter processing apparatus and its control method, program, and storage medium
CN114615507B (zh) 一种图像编码方法、解码方法及相关装置
WO2005122590A1 (ja) 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路
Nagabushanam et al. Design and implementation of parallel and pipelined distributive arithmetic based discrete wavelet transform IP core
JP2003283840A (ja) フィルタ処理装置およびフィルタ処理方法
JP6684229B2 (ja) ウェーブレット変換行列に適応可能な高精度化及び量子化方法
Nagabushanam et al. FPGA implementation of 1D and 2D DWT architecture using modified lifting scheme
Al-Sulaifanie et al. Very large scale integration architecture for integer wavelet transform
TWI382768B (zh) 具有執行重疊濾波以及核心轉換的運算方法及其裝置
JP2003283841A (ja) フィルタ処理装置およびフィルタ処理方法
Masoudnia et al. Design and performance of a pixel-level pipelined-parallel architecture for high speed wavelet-based image compression
CN116260969B (zh) 一种自适应的通道渐进式编解码方法、装置、终端及介质
Bracamonte et al. A multiplierless implementation scheme for the JPEG image coding algorithm
JP2002152045A (ja) 画像データ用フィルタ処理装置及びその制御方法
Rekha et al. Design of high speed lifting based DWT using 9/7 wavelet transform for image compression
JP2007079972A (ja) 逆変換回路
JP5451171B2 (ja) データ変換処理装置およびデータ変換処理方法
JP2002197075A (ja) データ処理装置及びその制御方法、データ処理方法、コンピュータ可読メモリ
Dang et al. Discrete wavelet transform for image compression: a hardware approach
Chetan et al. Performance Analysis of Modified Architecture of DA-DWT and Lifting based Scheme DWT for Image Compression.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees