JP3227292B2

JP3227292B2 - 符号化装置、符号化方法、復号化装置、復号化方法、符号化復号化装置及び符号化復号化方法

Info

Publication number: JP3227292B2
Application number: JP31998993A
Authority: JP
Inventors: 忠義中山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-20
Filing date: 1993-12-20
Publication date: 2001-11-12
Anticipated expiration: 2016-11-12
Also published as: US5841381A; JPH07177039A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、可変長のコードである
ハフマンコードの符号化装置、符号化方法、復号化装
置、復号化方法、符号化復号化装置及び符号化復号化方
法に関する。

【０００２】

【従来の技術】近年、ディジタル信号の圧縮技術の進歩
は著しい。ディジタル化された静止画信号や動画信号の
圧縮技術としては、ＪＰＥＧ（ＪｏｉｎｔＰｈｏｔｏ
ｇｒａｐｈｉｃＥｘｐｅｒｔｓＧｒｏｕｐ）やＭＰ
ＥＧ（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥｘｐｅｒｔｓ
Ｇｒｏｕｐ）等により提案された圧縮方式が世界的な
標準として定着しつつある。

【０００３】該圧縮方式では、ＤＣＴ（Ｄｉｓｃｒｅｔ
ｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ）を用いて画像
信号を直交変換し変換後の信号で視覚的に目立たない部
分の信号成分を取り除くことでまず情報を減らし、その
後さらに情報を圧縮するためにハフマン符号化等を行な
っている。

【０００４】ハフマン符号化では、符号の発生頻度に応
じて可変長のコードを割り当てる。即ち、発生頻度の高
い符号ほどビット長の小さなコードを割り当てて符号化
することにより情報を減らすことが出来る。

【０００５】符号化されたハフマンコードをテーブルを
使用して復号化する場合、該テーブルのメモリ容量は復
号化の処理速度と相反する関係にある。すなわち、
（ａ）処理速度は遅いがテーブルのメモリ容量を少なく
する方法と、（ｂ）処理速度を速くしてテーブルのメモ
リ容量を多くする方法とにわかれる。（ａ）の方法の極
端なものは１サイクルで１ビットずつ復号化するもの
で、１つのハフマンコードを復号するのに数サイクルを
要する。該復号化方法は特開昭５７−５５６６８号に従
来例として紹介されている。（ｂ）の方法の極端なもの
は１サイクルで１つのハフマンコードを復号するもので
ある。

【０００６】もちろん、前記の２つの極端な方法の中間
的な方法、すなわち、１サイクルで２ビットあるいはそ
れ以上のビットを復号化する方法もある。

【０００７】これら従来の方法はいずれも、復号するハ
フマンコードの情報を他の情報に変換することなく、該
情報をそのまま前記テーブルに入力するか、あるいは、
該情報の１部それ以前に復号して得られた情報に連結し
てテーブルに入力するものである。

【０００８】ここで、１サイクルで１つのハフマンコー
ドを復号化する従来の復号装置を図１に示す。同図は、
最大コード長が１６ビットのハフマンコードを８ビット
の固定長符号に復号するブロック図である。

【０００９】同図において、１０１はハフマン符号化さ
れたデータを入力する端子、１０２は該データを一時的
に蓄えるバッファである。ハフマンコードは可変長コー
ドであるため、復号化する際の出力データレートを一定
に保つと入力データレートが一定では無くなるので、該
バッファが必要となる。

【００１０】１０３はｍビット単位で入力されたデータ
を連結し、既に復号化されたデータを取り除いた後の先
頭１６ビットを取り出すためのアンパッキング回路、１
０４は該１６ビットデータ中のハフマンコードを復号化
するための復号テーブル、１０５は復号化した固定長の
符号（８ビット）を出力する端子、１０６は復号化した
ハフマンコードのビット長を示す４ビットの信号であ
る。

【００１１】該４ビットの信号１０６は、ビット長を直
接表わす場合と（ビット長−１）を表わす場合とがあ
り、この図の例では、（ビット長−１）を表わしてい
る。最大コード長が１６ビットの場合、これを直接表わ
すと５ビット必要になるが、０ビットのコード長は存在
しないので１ビットのコード長を４ビットで“０００
０”と表現すること、すなわち（ビット長−１）で表わ
すことが可能となる。但し、最大コード長が２のべき乗
でない場合は、どちらで表わしても差がない。該信号１
０６は、前記アンパッキング回路１０３に送られ、復号
化されたデータを取り除くために用いられる。

【００１２】本構成例では、復号テーブル１０４のメモ
リ容量が６４ｋ×１２ビット、すなわち９６ｋバイトに
もなり、大容量のメモリが必要となる。

【００１３】次に、上記従来例をＪＰＥＧコードの復号
化装置に適用した時の構成を図２に示す。ＪＰＥＧコー
ドでも、最大コード長１６ビットのハフマンコードを８
ビットの固定長符号（ＮＮＮＮ信号４ビットとＳＳＳＳ
信号４ビット）に復号化するが、ハフマンコードの間に
付加ビットと称する情報が挿入されていて、復号に際し
てはこの付加ビットを取り出すための機構が必要とな
る。

【００１４】該付加ビットの最大ビット長を１０ビット
とすると、図２におけるアンパッキング回路２００から
出力する信号は２６ビット必要となる。該２６ビット信
号の先頭１６ビットは復号テーブル１０４に送られ、図
１と同様８ビットの固定長符号と４ビットのコード長情
報１０６に変換される。一方、該２６ビット信号はシフ
タ２０１に送られ、前記コード長情報に基づいて、復号
化されたハフマンコードが取り除かれ（これは、該２６
ビット信号を前記コード長分だけシフトすることで実現
される）、先頭の１０ビットが端子２０２に出力され
る。尚、出力される該１０ビットの信号が全て付加ビッ
ト信号というわけではなく、復号テーブルから出力され
るＳＳＳＳ信号の値が示す上位数ビットのみが、付加ビ
ット信号である。

【００１５】この様に、１つのハフマンコードを復号化
して、次のハフマンコードを復号化する際、図１の場合
では、復号化し終ったハフマンコードのビット長分だ
け、アンパッキング回路で取り除けばよかったが、図２
の場合は付加ビット信号も取り除く必要がある。

【００１６】そこで、ハフマンコードのコード長を表わ
す信号１０６と付加ビットのビット長を表わす信号２０
３（ＳＳＳＳ信号）とを加算器２０４で加算し該加算結
果をアンパッキング回路２００に送り、１サイクルごと
にハフマンコードと付加ビットの両方を取り除く。

【００１７】

【発明が解決しようとしている課題】上記従来例では、
ハフマンコードを高速に復号化しようとすると復号テー
ブルのメモリが大容量になり、次のような欠点があっ
た。

【００１８】（１）復号化装置を集積回路化する時、チ
ップ面積が大きくなりコストが高くなる。

【００１９】（２）復号テーブルの書き換えに時間がか
かる。

【００２０】（３）復号テーブルの情報量が多いため、
圧縮する情報（画像情報等）ごとに最適なハフマン符号
化を行なうことができない。それをすると、圧縮して、
せっかく減った情報に、それを復号するための復号テー
ブル情報を各画像ごとに持たなければならないが、その
情報が多いため、最適符号化した意味が無くなる。

【００２１】

【課題を解決するための手段】上述の問題点を解決する
ために、本発明の復号化装置は、ハフマンコードを入力
する入力手段と、前記ハフマンコードを複数のコード長
に対応する複数の基準値と比較した結果に基づいて、前
記ハフマンコードのコード長を演算するコード長演算手
段と、前記ハフマンコードと前記ハフマンコードのコー
ド長に対応する基準値とに基づいて、前記ハフマンコー
ドをＪＰＥＧ方式に準拠した固定長符号に変換するため
のコード番号を演算するコード番号演算手段とを有する
ことを特徴とする。また、本発明の復号化装置は、ハフ
マンコードを入力する入力手段と、前記ハフマンコード
を複数のコード長に対応する複数の基準値と比較した結
果に基づいて、前記ハフマンコードのコード長を演算す
るコード長演算手段と、前記ハフマンコードと前記ハフ
マンコードのコード長に対応する基準値とに基づいて、
前記ハフマンコードを固定長符号に変換するためのコー
ド番号を演算するコード番号演算手段と、前記ハフマン
コードに続いて入力された付加情報を出力する付加情報
出力手段とを有することを特徴とする。また、本発明の
符号化装置は、固定長符号に対応するコード番号を入力
する入力手段と、前記コード番号を複数のコード長に対
応する複数の基準値と比較した結果に基づいて、前記固
定長符号に対応するハフマンコードのコード長を演算す
るコード長演算手段と、前記コード番号と前記コード長
演算手段によって演算されたコード長に対応する基準値
とに基づいて、前記固定長符号に対応するハフマンコー
ドを演算するハフマンコード演算手段とを有することを
特徴とする。また、本発明の復号化方法は、ハフマンコ
ードを入力する入力工程と、前記ハフマンコードを複数
のコード長に対応する複数の基準値と比較した結果に基
づいて、前記ハフマンコードのコード長を演算するコー
ド長演算工程と、前記ハフマンコードと前記ハフマンコ
ードのコード長に対応する基準値とに基づいて、前記ハ
フマンコードをＪＰＥＧ方式に準拠した固定長符号に変
換するためのコード番号を演算するコード番号演算工程
とを有することを特徴とする。また、本発明の復号化方
法は、ハフマンコードを入力する入力工程と、前記ハフ
マンコードを複数のコード長に対応する複数の基準値と
比較した結果に基づいて、前記ハフマンコードのコード
長を演算するコード長演算工程と、前記ハフマンコード
と前記ハフマンコードのコード長に対応する基準値とに
基づいて、前記ハフマンコードを固定長符号に変換する
ためのコード番号を演算するコード番号演算工程と、前
記ハフマンコードに続いて入力された付加情報を出力す
る付加情報出力工程とを有することを特徴とする。ま
た、本発明の符号化方法は、固定長符号に対応するコー
ド番号を入力する入力工程と、前記コード番号を複数の
コード長に対応する複数の基準値と比較した結果に基づ
いて、前記固定長符号に対応するハフマンコードのコー
ド長を演算するコード長演算工程と、前記コード番号と
前記コード長演算手段によって演算されたコード長に対
応する基準値とに基づいて、前記固定長符号に対応する
ハフマンコードを演算するハフマンコード演算工程とを
有することを特徴とする。

【００２２】

【００２３】

【実施例】図３ないし図４に本発明の第１実施例を示
す。

【００２４】本発明の内容を簡潔に表現すると、以下の
ようになる。

【００２５】復号化するハフマンコードのコード長とコ
ード番号を演算・論理回路により求め、前記コード番号
を復号テーブルで、元の固定長符号に変換することによ
り、前記復号テーブルのメモリ容量を大幅に削減するも
のである。

【００２６】ここで、コード番号について少し説明す
る。前記固定長符号にハフマンコードを割り当る際に該
固定長符号を生起確率の高い順に並べるが、この並べた
順番に０、１、２と番号付けしたものをコード番号を称
す。

【００２７】よって、該コード番号を表わすのに必要な
最小限のビット数は、前記固定長符号のビット数より大
きくなることはなく、該固定長符号のビット数以下とな
る。（通常は同じであり、この実施例でも同じビット数
とした。）

【００２８】図３は本発明を適用したハフマンコード復
号装置の構成を示す。

【００２９】尚、図３の構成において、コード番号並び
にコード長をどのような演算・論理回路で求めるのか、
といった説明は図４を用いて後で行なう。また、図１に
示した従来例との比較のため、ハフマンコード長等のビ
ット数は従来例と同じにした。同図において、１０１〜
１０３、１０５、１０６は従来例と同じブロック、端
子、信号である。また、３０１はハフマンコードを入力
して、該ハフマンコードのコード番号とコード長を演算
する演算部、３０２はコード番号を示す８ビットの信
号、３０３は８ビットのコード番号を８ビットの固定長
符号に変換する復号テーブルである。

【００３０】図３から分かるように、演算部３０１によ
りハフマンコードからコード番号を演算で求めれば、復
号テーブル３０３の入出力ビット数はそれぞれ８ビット
になる。従って、該テーブル３０３のメモリ容量は、２
５６バイトとなり従来の１／３８４のメモリ容量で足り
る。

【００３１】次に、ハフマンコードからコード番号とコ
ード長を演算で求める演算部３０１について、図４〜図
７を用いて説明する。但し、説明を簡単にするために、
最長６ビットの９通りのハフマンコードから４ビットの
コード番号と３ビットのコード長を求める小規模な回路
を用いる。

【００３２】ハフマンコードとコード番号との対応は図
５に示す関係にあるものとする。

【００３３】ｉ＝１、２、３、４、５、６に対し、ｉビ
ット長コードの下限の境界値、それに対応するハフマン
コード、さらに、それに対応するコード番号を図６に示
す。

【００３４】図６に示したｉビット長コードの下限の境
界値とは［００００００₂ 、１００００００₂ ］の数値
線上に以下のルールでハフマンコードを配置した時のｉ
ビット長コードとｉビット長未満のコードの境界値（６
ビット）を言う。

【００３５】ルールコード長の短いものから順に００
００００₂ の方から並べる。（同じコード長の場合には
値の小さいものから配置する）ルールｉビット長コード１個につき、数直線上で１／
２ⁱ の領域を占める。（ｉビット長コードが２個の場
合、占める領域は２×１／２ⁱ となる。）上記ルール
に従って、図５に示すハフマンコードを並べた時に、
各ビット長のコードが占める領域を図７に示す。この図
より、上記境界値が容易に読み取れる。

【００３６】図４の説明を行なう。

【００３７】同図において、４０１〜４０５はそれぞれ
２〜６ビットコードの下限の境界値を保持するレジスタ
である。１ビットコードの下限の境界値はどのようなコ
ード体系でも必ず００００００₂ になるため値を保持す
る必要は無い。

【００３８】４１１〜４１５は前記下限の境界値に対応
する（別の言い方をすれば、図７において境界値のすぐ
上に配置された）ハフマンコードのコード番号を保持す
るレジスタ、４２０は少なくとも１つのハフマンコード
が存在する６ビットのデータを入力する端子、４２１〜
４２５はそれぞれ端子４２０に入力した６ビットの入力
データからレジスタ４０１〜４０５に保持されている前
記５つの境界値を減算するための減算器である。これら
の減算器４２１〜４２５はハフマンコードと複数の境界
値との比較をする機能と、差分値を得る機能の両方の機
能を有する。

【００３９】比較結果は、前記５つの減算器４２１〜４
２５から出力されるサインビットで分かる。各減算器４
２１〜４２５では、（入力データ）−（境界値）という
演算を行ない、そのサインビットが“０”の時、減算結
果は０以上であることを示す。即ち、サインビットが０
の時に、入力データ＞境界値という関係が成立する。４
３６は１ビットのインバータ、４３２〜４３５は負論理
入力付きのＡＮＤ素子であり、これらから出力される信
号４４２〜４４６、及び減算器４２１からの信号４４１
の内のどの信号が“１”になっているかで、端子４２０
に入力したハフマンコードのコード長が判別できる。具
体的には、信号４４１が“１”の時、入力データは２ビ
ット長コードの下限境界値より、小さいことになるの
で、ハフマンコードは１ビット長ということになり、ま
た、信号４４２が“１”の時、入力データは、前記２ビ
ット長コードの下限境界値以上で、３ビット長コードの
下限境界値未満であるため、ハフマンコードは２ビット
長ということになる。以下、信号４４６まで同様の判別
がなされる。

【００４０】これらの信号４４１〜４４６は、第１のセ
レクタ４５１、第２のセレクタ４５２並びに、プライオ
リティエンコーダ４５３に送られる。該プライオリティ
エンコーダ４５３は入力された６ビットの判別結果をエ
ンコードして、２進化して３ビットのコード長信号とし
て端子４７１より出力する。

【００４１】第１のセレクタ４５１には、上述のコード
番号を保持する５つのレジスタ４１１〜４１５から該コ
ード番号が入力され、また、前述の信号４４２〜４４６
が選択制御信号として入力されている。例えば、該選択
制御信号４４２〜４４６の内、信号４４２が“１”の
時、該第１セレクタ４５１では、レジスタ４１１から入
力されるコード番号が選択され該セレクタ４５１から出
力される。

【００４２】他の制御信号４４３、４４４、４４５、４
４６はそれぞれレジスタ４１２、４１３、４１４、４１
５から入力されるコード番号を選択する機能を有する。
該第１のセレクタ４５１で選択されたコード番号は、加
算器４７３に入力される。

【００４３】一方、第２のセレクタ４５２には、上述の
６つの信号４４１〜４４６がすべて選択制御信号として
入力されると共に、以下の６つのデータが被選択信号と
して入力される。

【００４４】第１のデータ：端子４２０から入力された
６ビットデータをシフタ４６１で５ビット右へシフトし
た１ビットデータ第２のデータ：減算器４２１の出力をシフタ４６２で４
ビット右へシフトした２ビットデータ第３のデータ：減算器４２２の出力をシフタ４６３で３
ビット右へシフトした３ビットデータ第４のデータ：減算器４２３の出力をシフタ４６４で２
ビット右へシフトした４ビットデータ第５のデータ：減算器４２４の出力をシフタ４６５で１
ビット右へシフトした５ビットデータ第６のデータ：減算器４２５の出力の６ビットデータ前記６つの制御信号４４１〜４４６により、上記６つデ
ータをそれぞれ第２のセレクタ４５２で選択して、該第
２のセレクタ４５２より出力し、加算器４７３に送る。
該第２のセレクタ４５２から出力された信号は、端子４
２０に入力された復号化処理中のハフマンコードのコー
ド長に対応した下限境界値を、該ハフマンコードから減
算してその差分値を規格化したものである。

【００４５】例えば、制御信号４４１が“１”の時シフ
タ４６１からの上記第１のデータ（１ビット）が選択さ
れ、該第２のセレクタの最下位ビット（以下ＬＳＢと略
す）として出力され、制御信号４４６が“１”の時、減
算器４２５からの上記第６のデータ（６ビット）が選択
され、該６ビットのデータのＬＳＢは該第２のセレクタ
４５２の４ビット出力のＬＳＢとして出力される。該第
２のセレクタ４５２の出力信号はコード番号の計算に用
いられる。該コード番号は４ビットのレンジしかないた
め、該セレクタ４５２の出力信号も４ビットを越える信
号は必要無い。よって、上述の６ビットデータの内、最
上位側の２ビットデータは無視され下位４ビットのデー
タが該セレクタ４５２から出力される。

【００４６】該セレクタ４５２から出力された信号は、
加算器４７３にて、第１のセレクタ４５１の出力信号に
加算され、目的とするコード番号が演算により求められ
端子４７５に出力される。

【００４７】ここで、具体的なデータを用いて図４の回
路の動作を説明する。

【００４８】端子４２０に、１１１０１０という６ビッ
トのデータが入力されたとする。

【００４９】この６ビットデータはレジスタ４０１〜４
０５に保持された２〜６ビットコードの下限の境界値の
全てと比較器４０１〜４０５で比較されるが、６ビット
入力データ１１１０１０に関して、前記６ビットデータ
との比較で特に意味があるのは、レジスタ４０３で保持
している４ビット長コードの下限境界値１１００００と
レジスタ４０４で保持している５ビット長コードの下限
境界値１１１１００の２つの値との比較である。前記６
ビットの入力データ１１１０１０は、前記２つの下限の
境界値１１００００、１１１１００に対して、１１００
００＜１１１０１０（入力データ）＜１１１１００とい
う関係が成り立つから、減算器４２３、４２４のサイン
ビットの出力はそれぞれ“０”、“１”となる。これよ
り、信号線４４１〜４４６の内信号線４４４のみが
“１”となる。一方、減算器４２３からは１１１０１０
−１１００００＝００１０１０の６ビットデータが出力
され、該６ビットデータはシフタ４６４により右へ２ビ
ットシフトされ００１０という４ビットのデータに変換
された後、第２のセレクタ４５２に入力される。シフタ
４６４からの該４ビットデータは、前記信号線４４４
（＝“１”）により第２のセレクタ４５２で選択され、
加算器４７３に送られる。また、第１のセレクタ４５１
では、該信号線４４４により、レジスタ４１３から出力
されているコード番号３（＝００１１₂ ）が選択され該
４ビット信号００１１が加算器４７３に送られる。

【００５０】該加算器４７３では、入力された２つの４
ビット信号（００１１と００１０）を加算して、０１０
１をコード番号として端子４７５に出力する。一方信号
線４４１〜４４６はプライオリティエンコーダ４５３に
入力されてエンコードされ、１００の３ビット信号がハ
フマンコードのコード長信号として端子４７１から出力
される。

【００５１】結局、端子４２０に入力された６ビット入
力データ（１１１０１０）に存在するハフマンコード
は、コード長＝４、コード番号＝５のハフマンコードで
あることが分かった。他のハフマンコードも以上の説明
と同様に、コード長、コード番号が演算処理で求められ
る。

【００５２】（第２の実施例）本発明の第２の実施例を
図８に示す。

【００５３】図８は図３の演算部３０１のコード番号と
コード長を演算で求める部分に関する。

【００５４】本実施例と前記第１の実施例との基本的な
違いはシフタ４６２〜４６５の配置箇所である。図４に
示した第１の実施例では、該シフタを減算器４２１〜４
２４の出力側に配置していたが、本実施例では該シフタ
を減算器５２１〜５２４の（＋）端子入力側に配置して
いる。

【００５５】上記の違いにより、前記第１の実施例に対
して、本実施例では、以下の２点が変わってくる。

【００５６】端子４２０に入力される６ビットデータ
が減算前に予めシフトされ、ビット削減されているの
で、ｉビット長コード（ｉ＝２、３、４、５）の下限の
境界値を保持するレジスタ５０１〜５０４のビット数
が、それぞれ２ビット、３ビット、４ビット、５ビット
で済むようになった。

【００５７】６ビットの入力データから上記下限の境
界値を減算する減算器５２１〜５２４のビット数も同様
に、それぞれ２ビット、３ビット、４ビット、５ビット
で済むようになった。

【００５８】上記のように変更になったレジスタや減算
器は新たな番号（５０１〜５０４、５２１〜５２４）を
付して区別したが、その他のブロックはすべて第１の実
施例（図４）と同じ機能なので同一番号を継続して使用
した。上記減算器の出力値をシフトすることは、入力値
をシフトすることと等価であり、境界値を保持するレジ
スタの出力値をシフトすることは、該レジスタで保持す
る値を予めシフトしておくことと等価なので、本実施例
の図８は、前記第１の実施例の図４とまったく等価であ
る。

【００５９】よって本実施例の演算回路出力は、前記第
１の実施例の演算回路出力と同一となる。尚、本実施例
における下限境界値を保持するレジスタ５０１〜５０
４、４０５の内容を見てみると、ｉビット長コードの下
限境界値をｉビットで保持している。

【００６０】よって、図９に示すように、ｉビット長コ
ードに対する下限境界値をｉビットで表現することも可
能である。

【００６１】（第３の実施例）図９に示された各ビット
長コードの下限境界値は、最下位ビット（ＬＳＢ）がす
べて“０”であるが、これは一般のハフマンコードにつ
いても言えることである。最下位ビットが“０”と決ま
っていれば、それを保持する必要も無く、該ビット部分
の減算も省略出来る。それを実現したのが、本発明の第
３の実施例であり、その構成を図１０に示す。

【００６２】本実施例と図８に示した第２の実施例との
違いは以下の２点である。

【００６３】ｉビット長コード（ｉ＝２、３、４、
５、６）の下限の境界値を保持するレジスタ６０１〜６
０５は、０である最下位ビット（ＬＳＢ）を除いたもの
を保持すればよいので、前記第２の実施例よりもさらに
１ビット少なくて済み、それぞれ１ビット、２ビット、
３ビット、４ビット、５ビットとなった。

【００６４】６ビットの入力データから上記下限の境
界値を減算する減算器６２１〜６２５は前記第２の実施
例よりも１ビット少なくて済み、それぞれ１、２、３、
４、５ビットとなった。但し、第２のセレクタ４５２の
入力すべき減算結果は、前記第２の実施例と同様それぞ
れ２、３、４、５、６ビット必要であるため、各シフタ
４６２〜４６５から出力されるＬＳＢあるいは入力デー
タのＬＳＢを上記減算器を通さずに、該減算器のＬＳＢ
に付加して、所望のビット数を得ている。

【００６５】上記レジスタ６０１〜６０５および減算器
６２１〜６２５以外のブロックは、前記第１、第２の実
施例と同じである。

【００６６】本実施例は、図９に示された下限境界値の
冗長性（ＬＳＢがすべて“０”）を基に第２の実施例の
演算回路（図８）から、冗長性を取り除いたものである
ため演算結果は当然、前記第２の実施例と同じになる。

【００６７】（第４の実施例）これまで述べた３つの実
施例（第１〜第３の実施例）は、ハフマンコードの最大
コード長が６ビットの場合、何の矛盾も無くうまく動作
する。

【００６８】言い替えると、最大コード長が６ビットで
ありさえすれば、任意のハフマンコード体系をうまく復
号処理することが可能である。

【００６９】しかし、最大コード長が６ビットで無い場
合、すなわち、最大コード長が５ビット以下の時、うま
く動作しない。（最大コード長が７ビット以上のものは
論外）例えば、ハフマンコード体系が図１１に示すよう
な時、前述したルールに従って求めた各コード長に対す
る下限境界値（６ビット表示）は図１２のようになり、
６ビット長ハフマンコードの下限境界値を６ビットだけ
で見ると“００００００”になってしまう。その結果、
どのハフマンコードも６ビット以上の長さがあると判定
されてしまうことになる。

【００７０】この誤判定を避けるには、以下に示す３つ
の方法が考えられる。第１の方法は、第１の実施例（図
４）において、下限境界値を保持するレジスタ４０５の
内容を“１１１１１１”にすると共に、前記値を検出す
る手段を新たに設け、該検出結果で、前記下限境界値と
入力データの比較結果を修正し、必ず（前記下限境値）
＞（入力データ）という関係を表わす比較結果を出力す
るようにする。

【００７１】第２の方法は、第１の実施例（図４）にお
いて、下限境界値を保持するレジスタ４０１〜４０５の
ビット長を６ビットから７ビットに拡張して、下限境界
値の上限を“１００００００”まで許し、６ビットの入
力データの最上位に“０”を付加して７ビット化し、前
記７ビットの下限境界値と比較するものである。

【００７２】第３の方法は、上記第２の方法と同様、下
限境界値を保持するレジスタを７ビットに拡張して下限
境界値の上限を“１００００００”にするが、入力デー
タとの比較は、最上位ビット（ＭＳＢ）を除いた６ビッ
トで行ない、ＭＳＢが“０”の時は、前記６ビットの比
較結果をそのまま入力データと下限境界値の比較結果と
し、ＭＳＢが“１”の時は、前記６ビットの比較結果に
かかわらず、（下限境界値）＞（入力データ）という関
係を表わす比較結果を出力するようにする。

【００７３】図１３に本発明の第４の実施例の上記第１
の方法を実現する演算回路を示す。但し、コード番号を
保持するレジスタ４１１〜４１５、プライオリティエン
コーダ４５３から、第１のセレクタ４５１、第２のセレ
クタ４５２及びそれらより出力側の構成は、すべて図４
と同じなので、図示を省略する。

【００７４】第１の実施例（図４）に対して、本実施例
で増加したブロックは、７０１〜７０５の“１１１１１
１”検出ブロックと、７１１〜７１５の２入力ＯＲ回路
だけである。

【００７５】最大コード長がＳビットのハフマンコード
を復号化する時、Ｓ＋１ビット以上６ビット以下の下限
の境界値を保持するレジスタ（４０１〜４０５の一部）
には“１１１１１１”をセットして、前記“１１１１１
１”検出ブロック７０１〜７０５でそれを検出し、ＯＲ
素子７１１〜７１５から“１”を出力する。これによ
り、Ｓビット以下の下限の境界値との比較のみが有効と
なり復号が可能となる。

【００７６】本実施例の考え方は、第２の実施例（図
８）にも容易に適用できる。第２の実施例ではｉビット
コードの下限の境界値はｉビット長のレジスタに保持し
ているので、前述の“１１１１１１”をセットするとい
う動作の替わりにｉビット長のレジスタをオール“１”
にセットするという動作を行なう。そして、そのオール
“１”という値を検出して、ＯＲ素子７１１〜７１５か
ら“１”を出力することで、Ｓビット以下の下限の境界
値との比較のみを有効にすることが出来る。

【００７７】図１４は本発明の第４の実施例の上記第２
の方法を実現する演算回路を示す。図１３と同様レジス
タ４１１〜４１５、プライオリティエンコーダ４５３、
第１、第２のセレクタ４５１、４５２等は省略する。

【００７８】第１の実施例（図４）に対して、本実施例
で変更になった点は、下限境界値を保持するレジスタ７
３１〜７３４を７ビット化した（前は６ビット）こと
と、入力データの減算を７ビットで行なうため、減算器
７４１〜７４５に７ビット幅の減算器を使用したことで
ある。よって、本実施例では、最大コード長がＳビット
のハフマンコードを復号化する時、Ｓ＋１ビット以上６
ビット以下の下限境界値として“１００００００”を保
持することにより、任意の入力データ（６ビット）に対
して、（上記下限境界値）＞（入力データ）の関係を成
立せしめ、Ｓビット以下コードの下限境界値との比較の
みを有効にすることができ、復号が可能となる。

【００７９】図１５は本発明の第４の実施例の上記第３
の方法を実現する演算回路を示す。図１３と同様レジス
タ４１１〜４１５、プライオリティエンコーダ４５３、
第１、第２のセレクタ４５１、４５２等は省略する。

【００８０】本実施例は図１４の実施例と同じ方式で各
ビット長コードの下限境界値を保持する。しかし入力デ
ータとの減算処理は下位６ビットのみで行ない、最上位
ビット（ＭＳＢ）は、図１３の実施例のように、２入力
ＯＲ７１１〜７１５で、減算器から出力されるサインビ
ットとの間で論理和演算がなされる。この構成によって
も、最大コード長以下の下限境界値との比較のみを有効
にでき、復号が可能となる。

【００８１】尚、図１４及び図１５に示した実施例を第
２、第３の実施例に応用することも容易にできる。

【００８２】（第５の実施例）本発明の第５の実施例を
図１６に示す。

【００８３】これまでに述べた４つの実施例はすべて、
入力データと下限境界値を比較する機能と該入力データ
と該下限境界値との差分値を求める機能とを減算器のみ
で実現していた。そのため、入力データと複数の下限境
界値を並列に比較するには、減算器が複数必要であっ
た。

【００８４】しかしながら、上述のごとく、減算器は比
較機能と差分値演算機能の両方を有するため単なる比較
器に比べて、ハードウェアの規模が２〜３倍大きい。そ
のような減算器を複数用いることは、復号化装置のコス
トの増大につながる。

【００８５】そこで本実施例では、比較する機能と差分
値を求める機能を分離して、それぞれを比較器、減算器
で実現し、比較器は複数使用するが減算器は１つしか使
用しない、そういったコード番号・コード長演算部を提
供する。

【００８６】復号するハフマンコードは、第１の実施例
と同じコード体系（図５、図６）とする。図１６におい
て、８０１〜８０５は上記複数の比較器であり、８０７
は上記１つの減算器である。また、８０９はコード長信
号に基づいて、シフト量が制御されるシフタであり、８
１０は第１のセレクタ４５１と同じ選択動作をする第２
のセレクタである。その他のブロックは図４（第１の実
施例）における同一番号ブロックとまったく同じ機能を
有する。

【００８７】ここで、図１６の回路の動作を説明するた
めに、第１の実施例の動作説明の時と同様、端子４２０
に“１１１０１０”という６ビットデータを入力する。
この６ビットデータは、レジスタ４０１〜４０５に保持
された２〜６ビット長コードの下限の境界値の全てと、
比較器８０１〜８０５において比較される。それぞれの
比較器にはＡ入力端子とＢ入力端子があり（Ａ入力デー
タ）＞（Ｂ入力データ）の時、“０”を出力する。よっ
て、比較器８０１〜８０５の出力信号は、第１の実施例
（図４）における減算器４２１〜４２５のサインビット
出力と同じ値となり、信号線４４１〜４４６の値、第１
セレクタへの出力信号、プライオリティエンコーダへの
出力信号等も同じ値になる。

【００８８】第２のセレクタ８１０は、第１の実施例
（図４）における第２のセレクタ４５２に対して、入力
される信号の数や各信号のビット数が異なるため、前記
第１の実施例は直接参考にならない。すでに述べたよう
に、該第２のセレクタ８１０は、第１のセレクタ４５１
と同じ選択動作をするので、前記入力データに対して、
レジスタ４０３から送られるデータ（“１１０００
０”）が選択され、“１１００００”が出力される。そ
して、この値“１１００００”は減算器８０７の（−）
側端子に入力される。該減算器８０７の（＋）側端子に
は、端子４２０から入力された６ビットのデータ“１１
１０１０”が入力されており、該減算器８０７におい
て、１１１０１０−１１００００という減算が実行さ
れ、“００１０１０”という６ビット信号が出力され
る。この出力信号は次のシフタ８０９に入力される。該
シフタ８０９には、シフト量を制御する信号としてプラ
イオリティエンコーダ４５３からコード長信号が入力さ
れていて、コード長＝ｔの時（６−ｔ）ビット右へ算術
シフトされ、さらに下位４ビットのみが出力される。こ
の場合、コード長＝４なので、シフタ入力データ“００
１０１０”は２ビット右へシフトされて、“００００１
０”となり、下位４ビットの“００１０”がシフタ８０
９より出力される。この出力は加算器４７３にて、第１
のセレクタ４５１の出力信号“００１１”と加算され０
１０１₂ ＝５が端子４７５から出力される。

【００８９】結局、前記６ビット入力データ（１１１０
１０）に対して、コード長＝４、コード番号＝５が本実
施例の構成においても先に説明した実施例と同様に出力
される。

【００９０】尚、本実施例に対して、前述の第２〜第４
の実施例の技術を組み合わせて複数適用することが可能
である。但し、第２〜第３の実施例の技術を適用した場
合には少し、注意を要する。それは、シフタ８０９の配
置箇所を減算器８０７の出力側から（＋）端子入力側に
変更する必要があるということである。

【００９１】（第６の実施例）本発明の第６の実施例を
図１７に示す。

【００９２】本実施例の特徴は、入力データと下限境界
値を比較する機能と、該入力データと該下限境界値との
差分値を求める機能とを１つの減算器で実現したところ
にある。

【００９３】よって、前記第５の実施例より、さらにハ
ードウェア規模を小さくできる。但し、１つのハフマン
コードを復号するための処理時間が長くなる。最大コー
ド長が２^k ビットのハフマンコードを復号するのにｋ回
の比較動作を１つの減算器で行なう必要があるからであ
る。

【００９４】これまでに述べた実施例から分かるよう
に、コード番号を演算で求める際に、最後に２つの値が
加算される。１つは下限境界値に対応するコード番号で
もう１つは入力データ（これから復号するハフマンコー
ド）と下限境界値との差分値である。入力データと下限
境界値との差分値の求め方はいろいろな方法がある（前
述の実施例がそれを表わしている）のに対して、下限境
界値に対応するコード番号の求め方は基本的に、複数の
下限境界値それぞれに対応するコード番号を複数のレジ
スタで保持し、それらのレジスタ出力をセレクタで選択
する（セレクタの構成方法はいくつか考えられるかも知
れないが、大差は無いと考える）だけで、工夫の余地が
ほとんど無い。よって本実施例では、コード長を求める
部分及び入力データと下限境界値との差分値を求める部
分のみを示し、他は省略する。

【００９５】本実施例では、最大コード長をｋ＝３、す
なわち８ビットとする。この場合、比較対象となる下限
境界値の数は７つ（２〜８ビットに対応）となり該下限
境界値はレジスタ８２２〜８２８に保持される。

【００９６】レジスタ８２２〜８２８に保持された７つ
の下限境界値はセレクタ８３１〜８３７によって、１つ
の下限境界値が選択され、それが減算器８４１の（−）
側端子に入力される。一方、８ビットの入力データ（最
大コード長が８ビットなので、入力データも８ビット必
要）が端子８２１から入力され、前記減算器８４１の
（＋）側端子に送られる。該減算器８４１にて（８ビッ
ト入力データ）−（選択された下限境界値）という演算
（この演算により同時に比較も行なわれる）が実行さ
れ、サインビットは信号線８４３に差分値は信号線８４
５に出力される。サインビットはすでに述べたように、
減算器８４１に入力される２つのデータの比較情報を有
しているため、信号線８４３をインバータ８４７で反転
した信号８４９を比較結果として、３つのラッチ８５１
〜８５３に別々のタイミングで取り込む。該ラッチ８５
１〜８５３は、初期設定ですべて“０”にクリアされた
後、前述の比較結果をラッチ８５３、８５２、８５１の
順に逐次取り込み、ラッチ８５３の出力がＭＳＢラッチ
８５１の出力がＬＳＢとなる３ビットの信号となる。

【００９７】この３ビットの信号はコード長を表わし、
端子８７１に出力されると共にシフタ８５５にも与えら
れる。また、ラッチ８５１〜８５３に取り込まれた比較
結果はセレクタ８３１〜８３７にフィードバックされる
が、その際にＯＲ回路８６１〜８６３により他の信号８
６４〜８６６が合成される。該信号８６４〜８６６は、
セレクタ制御信号８８１〜８８３を１つずつ強制的に
“１”にするためのもので、端子８６９に入力される正
極性のパルスにより、最初のサイクルでは、信号８６６
のみが“１”となり、他の信号８６４、８６５は“０”
である。前記パルスはＤ型フリップフロップ等の遅延素
子８６８、８６７により、それぞれ１サイクルずつ遅延
され、２サイクル目は信号８６５のみが３サイクル目は
信号８６４のみが“１”となる。

【００９８】尚、端子８７１から出力されるコード長情
報は、（実際のコード長）−１を表わしている。すなわ
ち、実際のコード長が８ビットの時、該コード長情報は
“１１１”となり、１ビットの時は“０００”となる。

【００９９】本実施例は２分法の考えに基づいて、コー
ド長情報をＭＳＢ側から１ビットずつ求めるものであ
り、上記ハードウェアによりそれが実行される。まず、
最初のサイクルでは、３つのセレクタ制御信号８８１〜
８８３の内、信号８８１のみが“１”、８８２と８８３
が“０”になり、セレクタ８３１〜８３７は図１７に示
したとおりの選択動作を行ない、レジスタ８２５で保持
している下限境界値が選択され、減算器８４１の−側端
子に入力される。端子８２１から入力された８ビットデ
ータは該減算器の＋側端子に入力されて、上記下限境界
値と比較される。

【０１００】該比較結果は、サインビットとして信号線
８４３に出力され、インバータ８４７で反転された後、
ラッチ８５３に取り込まれる。サインビットを反転した
信号８４９の値が“１”の時（８ビット入力データ）＞
（選択された下限境界値）を表わし、次のサイクルで
は、該下限境界値より小さな境界値（この場合はレジス
タ８２２〜８２４で保持している下限境界値）と比較す
る必要が無くなる。よって、セレクタ８３７は、Ｈ側の
端子を選択し続けるように制御される。これは、ラッチ
８５３に取り込んだ信号をＯＲ回路８６３を経由して該
セレクタ８３７に送ることにより実現される。

【０１０１】逆に、サインビットを反転した信号８４９
の値が“０”の時（８ビット入力データ）＜（選択され
た下限境界値）を表わし、次のサイクルでは、該下限境
界値以上の境界値（レジスタ８２５〜８２８の出力）と
比較する必要が無くなる。よって、セレクタ８３７はＬ
側の端子を選択し続けるように制御される。これはラッ
チ８５３に“０”を取り込むことにより実現される。

【０１０２】ここでは、サインビットを反転した値号の
値が“１”であったものとして、次のサイクルに進む。
次にサイクルでは、信号８８２に新たに“１”になり、
セレクタ８３５、８３６がＬ側端子からＨ側端子に切り
換わる。その結果、レジスタ８２７で保持している下限
境界値が選択され、減算器８４１の−側端子に入力され
る。

【０１０３】該減算器８２１の＋側端子には前サイクル
と同じ８ビットデータが入力されていて、上記下限境界
値と比較され、該比較結果はインバータ８４７を経由し
てラッチ８５２に取り込まれる。該ラッチに取り込まれ
た信号が“０”だとすると、次のサイクルでは、信号８
８２は“０”に戻り、セレクタ８３５、８３６がＨ側端
子からＬ側端子に切り換わる。そして、信号線８８３が
新たに“１”になり、セレクタ８３１〜８３４がＬ側端
子からＨ側端子に切り換わる。その結果、レジスタ８２
６で保持している下限境界値が選択され、減算器８４１
の−側端子に入力される。

【０１０４】該下限境界値は、前サイクルと同様８ビッ
ト入力データと比較され、該比較結果はインバータ８４
７を経由して、ラッチ８５１に取り込まれる。該ラッチ
に取り込まれた信号が前サイクルと同様“０”だとする
と、次のサイクル（４サイクル目）では信号８８３は
“０”に戻りセレクタ８３１〜８３４もＨ側端子からＬ
側端子に切り換わる。

【０１０５】以上述べた３回の比較結果から、８ビット
入力データのハフマンコードは、レジスタ８２５に保持
されている５ビットの下限境界値以上で、レジスタ８２
６に保持されている６ビットコードの下限境界値より小
さいことが分かり、コード長が５ビットと判定される。
該コード長を示す情報“１００”はラッチ８５３、８５
２、８５１に保持され、端子８７１に出力される。

【０１０６】３回の比較動作が終了した第４サイクルで
は、最終的にレジスタ８２５が保持する５ビットコード
の下限境界値がセレクタ８３１〜８３７をセットするこ
とにより選択され、減算器８４１にて（入力データ）−
（該下限境界値）という減算が行なわれ、その差分値が
信号線８４５に出力される。そして、該信号はシフタ８
５５において、コード長情報に応じて、ビットシフト処
理が施され、端子８７３に出力される。

【０１０７】（第７の実施例）本発明の第７の実施例を
図１８に示す。

【０１０８】前述の第６の実施例では、最大８ビット長
のハフマンコードを復号するのに、３回の比較と１回の
減算を行なうため４サイクルの処理時間を要した。本実
施例では、減算器８４１で比較処理される時に同時に発
生する減算結果を保持しておき、それを有効に活用する
ことにより、１つのハフマンコードを３サイクルで復号
するものである。

【０１０９】図１８において、８９１、８９２は上記減
算結果を保持するための、それぞれ８ビットのＤ型フリ
ップフロップ・レジスタ、８９３〜８９５は８ビット入
力データと選択された下限境界値との比較結果により制
御されるセレクタであり、その他のブロックは図１７と
まったく同じである。

【０１１０】第１サイクル、第２サイクルの動作説明は
省略し、第３サイクルの状態から説明する。第３サイク
ルでは、第１サイクルでの減算結果がレジスタ８９２
に、第２サイクルでの減算結果がレジスタ８９１に保持
されている。そして、コード長情報の最上位ビットはラ
ッチ８５３から、２番目のビットはラッチ８５２から、
最下位ビットはインバータ８４７から出力されている。
ここで、コード長情報が“ＸＸ１”（Ｘは任意）の時
は、第３サイクル目に比較対象となった下限境界値との
差分値（減算器８４１の出力８４５）がそのまま有効に
なるため、セレクタ８９５で該差分値が選択され、シフ
タ８５５に送られる。

【０１１１】一方、コード長情報が“Ｘ１０”の時は、
第２サイクル目に比較対象となった下限境界値との差分
値が有効になるため、セレクタ８９４、８９５により、
レジスタ８９１に保持された差分値が選択され、シフタ
８５５に送られる。

【０１１２】また、コード長情報が“１００”の時は、
第１サイクル目に比較対象となった下限境界値との差分
値が有効になる（前述の第６の実施例で説明した動作
は、これに該当する）ため、セレクタ８９３〜８９５に
より、レジスタ８９２に保持された差分値が選択され、
シフタ８５５に送られる。

【０１１３】また、コード長情報が“０００”の時は、
コード長は１ビットであり、下限境界値がゼロになるた
め、端子８２１への８ビット入力データがそのまま差分
値になるので、該入力データがセレクタ８９３〜８９５
により選択されシフタ８５５に送られる。

【０１１４】シフタ８５５に送られた差分値は、前述の
第６の実施例と同様、コード長情報に応じて、シフト処
理が施され端子８７３に出力される。

【０１１５】（第８の実施例）本発明の第８の実施例を
図１９に示す。

【０１１６】本実施例は、前述の第７の実施例と同じ処
理をより少ないハードウェアで行なうものである。

【０１１７】同図において、８９６は差分値を保持する
ためのＤ型フリップフロップ・レジスタである。８９７
は端子８６６から入力される信号によって制御されるセ
レクタで、第１サイクル目のみＨ側が選択され第２、第
３サイクルではＬ側が選択されるような信号が入力され
る。

【０１１８】８９８はインバータ８４７から出力される
比較結果の信号８４９によって制御されるセレクタであ
る。

【０１１９】第１サイクルの比較結果（信号８４９）が
“１”の時は減算器８４１から出力される差分値が
“０”のときは８ビット入力データが、夫々セレクタ８
９７、８９８により選択され、レジスタ８９６に送られ
る。

【０１２０】第２サイクルでは、第１サイクルにおける
上記レジスタ８９６への入力が該レジスタ８９６に取り
込まれて出力され、セレクタ８９７を経由して、セレク
タ８９８のＬ側端子に送られる。そして、入力データと
下限境界値の比較結果（信号８４９）が“０”の時は、
上記レジスタ８９６の出力がセレクタ８９８で選択さ
れ、再びレジスタ８９６に入力される。一方、比較結果
が“１”の時は減算器８４１で新たに演算された差分値
がセレクタ８９８で選択され、レジスタ８９６に入力さ
れる。

【０１２１】更に、第３サイクルでは、第２サイクルと
同様にセレクタ８９７、８９８が動作し、セレクタ８９
８で選択された信号はシフタ８５５に送られ、該シフタ
でコード長情報に応じたシフト処理が施され、端子８７
３に出力される。

【０１２２】上述の動作により、レジスタ１つで、前記
第７の実施例と同等の処理が実現できる。

【０１２３】（第９の実施例）本発明の第９の実施例を
図２０に示す。

【０１２４】前述の第６〜第８の実施例では、減算器を
１つ使用し、最大８ビット長のハフマンコードを復号す
るのに３サイクルないしは４サイクルの処理時間を必要
とした。

【０１２５】本実施例では、減算器より大幅に回路規模
の小さい比較器を３個追加することにより、多少演算処
理時間は長くなるが、１サイクルで復号出来るようにし
た。同図において、９０１〜９０３が追加した３個の比
較器である。３つの比較器の配置場所は、前述の第６〜
第８の実施例における３回の比較処理と等価になるよう
に定めてある。そして、各比較器の出力でセレクタ８３
１〜８３７が制御される。比較９０１の出力はコード長
情報の最上位ビットとして、比較９０２の出力はコード
長情報の２番目のビットとして、また、比較器９０３の
出力はコード長情報の最下位ビットとして端子８７１か
ら出力される。セレクタ８３７で選択された下限境界値
は減算器８４１に入力され、８ビット入力データとの間
で減算処理が行なわれ、差分値がシフタ８５５に送られ
る。最後に、該シフタでコード長情報に応じたシフト処
理が施され、端子８７３に出力される。

【０１２６】（第１０の実施例）本発明の第１０の実施
例を図２１に示す。

【０１２７】本発明も前述の第９実施例と同様、減算器
を１つと複数の比較器を使用することにより、１サイク
ルで復号できるようにした。

【０１２８】但し、前述の第９の実施例のように１つの
比較器からコード長情報の１ビットを出力する構成では
なく、３つの比較器の出力からコード長情報の２ビット
を生成する構成になっている。

【０１２９】図２１には、最大１６ビット長のハフマン
コードを復号するためのコード長・コード番号演算部の
一部を示してある。

【０１３０】コード長情報は４ビットあり、端子１０５
３に出力され、コード番号を求めるのに必要な差分値は
端子１０５２に出力される。コード長は上述のごとく２
ビット単位で生成され、第１のプライオリティエンコー
ダ１０２８で上位２ビットが、第２のプライオリティエ
ンコーダ１０２９で下位２ビットが生成される。各プラ
イオリティエンコーダ１０２８、１０２９にはそれぞれ
３つの比較器の出力が入力される。即ち、第１のプライ
オリティエンコーダ１０２８には比較器１０２１〜１０
２３の３つの出力が入力され、第２のプライオリティエ
ンコーダ１０２９には比較器１０２４〜１０２６の３つ
の出力が入力されている。ハフマン復号される１６ビッ
トの入力データは端子１００１から入力される。２ビッ
ト長ハフマンコードの下限境界値〜１６ビット長ハフマ
ンコードの下限境界値はそれぞれレジスタ１００２〜１
０１６に保持される。

【０１３１】端子１００１から入力された１６ビット入
力データは、比較器１０２１〜１０２３にて、それぞれ
５ビット長、９ビット長、１３ビット長ハフマンコード
の下限境界値と比較され、その比較結果からコード長を
１〜４、５〜８、９〜１２、１３〜１６の４つの範囲の
１つに絞り込む。絞り込んだ結果は第１のプライオリテ
ィエンコーダから出力される２つの信号１０６１、１０
６２に反映されて、信号１０６２によりセレクタ１０３
１〜１０３８が制御され、信号１０６１によりセレクタ
１０３９〜１０４２が制御される。その結果、前記セレ
クタ１０３９〜１０４２からは、絞り込まれたコード長
の範囲に対応する４つの下限境界値が出力される。該４
つの下限境界値の内、大きい方の３つは比較器１０２４
〜１０２６において、さらに、前述の１６ビット入力デ
ータと比較され、その比較結果から、最終的に１つのコ
ード長が求められ、セレクタ１０４３〜１０４５を通し
て、該コード長に対応した下限境界値が選択され、減算
器１０５０に入力される。該減算器１０５０において、
（１６ビット入力データ）−（選択された下限境界値）
が演算され、減算結果がシフタ１０５１に送られ、コー
ド長に対応したシフト処理が施されて、端子１０５２か
ら出力される。

【０１３２】（第１１の実施例）本発明の第１１の実施
例を図２２に示す。

【０１３３】本発明は、第１〜第１０の実施例で述べた
コード番号・コード長を演算で求める方式をＪＰＥＧに
て提案されたコードの復号化装置に応用したものであ
る。

【０１３４】従来のＪＰＥＧ復号化装置（図２参照）に
おける６４ｋ×１２ビットの復号テーブル１０４が、コ
ード番号・コード長演算部３０１とメモリ容量がわずか
２５６バイトの復号テーブルに置き替わる。

【０１３５】本実施例は、本発明のコード番号・コード
長演算部を用いることで、新たに考えられる復号装置の
構成の一例を示したものであり、本復号装置の各要素は
これまでにいくつかの実施例を用いて既に説明したもの
である。

【０１３６】（第１２の実施例）本発明の第１２の実施
例を図２３に示す。

【０１３７】本実施例は前述の第１１の実施例の復号処
理スピードを高速化したものである。その高速化のため
に、本実施例では、コード長とＳＳＳＳをあらかじめ加
算した値を格納した第２のテーブル１１０１を用いてい
る。

【０１３８】前述の第１１実施例では、コード長とＳＳ
ＳＳを加算した結果を得るために、（図２２参照）ＳＳ
ＳＳを復号テーブル３０３から読み出し、それに演算部
３０１からのコード長を加算器２０４にて加算してい
た。本実施例によれば、この加算器２０４による遅延が
無くなり、その分、復号処理速度が早くなる。但し、第
２のテーブルのメモリ容量は２５６×５ビット（１．２
５ｋビット）あり、その分だけ、テーブルのメモリ容量
が増加するが、これは、処理速度の向上をとるか、コス
トの低減をとるかの選択の問題である。

【０１３９】処理速度を少しでも速くしたい用途では、
本実施例のような構成も十分意味がある。

【０１４０】（第１３の実施例）本発明の第１３の実施
例を図２４に示す。

【０１４１】本実施例は、以上説明したコード番号・コ
ード長演算部の考え方を符号化装置に応用したものであ
る。

【０１４２】これまでに述べた第１〜第１２実施例にお
けるコード番号の演算方法は下式のように表現できる。
但し、最大コード長は８ビット、復号するハフマンコー
ドのコード長は既にｎビットとして求められているもの
とする。

【０１４３】コード番号＝（８ビット入力データ−ｎビ
ットコード長の下限境界値）×２^-8+n＋ｎビットコード
長の下限境界値に対応するコード番号…（１）上記（１）式において、８ビット入力データとはハフマ
ンコードを含むデータであり、これを８ビットハフマン
コードとおいて、（１）式を変形すると、８ビットハフマンコード＝（コード番号−ｎビットコー
ド長の下限境界値に対応するコード番号）×２^8-n ＋ｎ
ビット長コードの下限境界値…（２）となる。上記８ビットハフマンコードの上位ｎビットが
実際のハフマンコードである。

【０１４４】上記（２）式を演算するための回路にコー
ド長を判定する回路を付加したものを図２４に示す。同
図において、１２０１はコード番号が入力される端子、
１２０２〜１２０８はそれぞれ２ビット〜８ビット長コ
ードの下限境界値に対応するコード番号を保持するレジ
スタ（１ビットコード長の下限境界境界値はゼロで、そ
れに対応するコード番号もゼロであるため、該情報を保
持するレジスタは不要である）、１２１２〜１２１８は
それぞれ端子１２０１から入力されるコード番号と上記
レジスタ１２０２〜１２０８から出力されるコード番号
とを比較する比較器、１２２０は上記比較器１２１２〜
１２１８の出力を受けとり、端子１２０１から入力され
たコード番号が何ビットコード長のハフマンコードに対
応するのかを判定するプライオリティエンコーダであ
る。該プライオリティエンコーダ１２２０は、コード長
情報ｎを端子１２４６に出力すると共に、第１のセレク
タ１２２１第２のセレクタ１２２３、シフタ１２４２に
も該コード長情報を送る。

【０１４５】第１のセレクタ１２２１はレジスタ１２０
２〜１２０８から出力されるコード番号から、上記コー
ド長情報に基づき、１つのコード番号を選択し、減算器
１２４１の（−）側端子に入力する。該減算器１２４１
の（＋）側端子には端子１２０１から入力されたコード
番号が与えられ、該減算器１２４１にて（入力コード番
号）−（ｎビット長コードの下限の境界値に対応するコ
ード番号）が演算される。減算結果はシフタ１２４２に
送られ、ここで２^8-n を乗算するのと等価なビットシフ
ト処理が施された後、加算器１２４３に送られる。一
方、レジスタ１２３２〜１２３８には、２ビット〜８ビ
ット長コードの下限境界値が保持され、該下限境界値は
第２のセレクタ１２２３に送られる。

【０１４６】第２のセレクタ１２２３も第１のセレクタ
１２２１と同様、プライオリティエンコーダ１２２０か
ら送られたコード長情報ｎに基づき、ｎビット長コード
に対応した下限境界値を選択し、加算器１２４３に出力
する。

【０１４７】加算器１２４３で、入力された２つの値を
加算すると、（２）式に示した演算結果が得られ、該演
算結果はハフマンコードとして端子１２４５に出力され
る。既に述べたように、端子１２４５から出力される信
号は８ビットであるが、その内の上位ｎビットが、符号
化されたハフマンコードである。

【０１４８】図２４に示したコード番号からハフマンコ
ードを演算するブロックを用いると、ＪＰＥＧコードの
ハフマン符号化処理は図２５に示す構成となり、符号化
テーブルに必要なメモリ容量は２５６バイトで済む。

【０１４９】この符号化テーブルの変換内容は、前述の
復号化装置で用いる２５６バイトの復号テーブルの変換
内容とまったく逆の関係にある。

【０１５０】また、図２４では、プライオリティエンコ
ーダ１２２０の出力をセレクタ１２２１、１２２３の選
択制御信号として用いているが、図１６に示すコード番
号・コード長演算のように複数ある比較器の出力から連
続する“０１”出力を検出して、それをセレクタの制御
信号として用いることもできる。

【０１５１】（第１４の実施例）本発明の第１４の実施
例を図２６に示す。

【０１５２】図２４に示した符号化装置におけるハフマ
ンコード演算ブロックと図１６に示した復号装置におけ
るコード番号・コード長演算ブロックは、先ほど述べた
ように、２つのセレクタへ入力される選択制御信号の生
成方法が異なるのみで、その他のハード的な構成要素は
ほとんど同じである。よって、図２４に示したハフマン
コード演算回路へ少し回路を付加するのみで、上記２つ
の演算を行なうことが可能な演算回路を実現できる。

【０１５３】まず、上述のセレクタ制御信号以外に、図
２４のハフマンコード演算ブロックと図１６のコード番
号・コード長演算ブロックの間にある違いを以下に列挙
してみる。

【０１５４】各ビット長コードの下限境界値の格納場
所（レジスタ）と、各ビット長コードの下限境界値に対
応するコード番号を格納する場所（レジスタ）が入れ替
わっている。

【０１５５】減算器から出力された値に施すビットシ
フト処理の向きが反対である。（符号化時は左シフトで
あるのに対して、復号化時は右シフトである。）以上の
違いに基づいて、図２４のハフマンコード演算ブロック
を修正したものを図２６に示す。同図において、１３０
１は符号化モードか復号化モードを表わす信号ＥＮＣを
入力する端子であり、符号化モード時には“１”（Ｈｉ
ｇｈ）が入力される。

【０１５６】１３０２〜１３１６はそれぞれ上記モード
信号ＥＮＣによって切り換わる２入力１出力のセレク
タ、１３２０は復号化モード用に追加された右シフト用
のシフタである。

【０１５７】その他の要素ブロックは前記図２４の同一
番号ブロックと同じである。

【０１５８】本実施例の演算ブロックを用いれば、ＥＮ
Ｃ＝“１”の時、符号化処理におけるハフマンコード演
算ブロックとして働き、ＥＮＣ＝“０”の時、復号化処
理におけるコード番号・コード長演算ブロックとして働
く。

【０１５９】（第１５の実施例）本発明の第１５の実施
例を図２７に示す。

【０１６０】前述の第１４実施例では、各ビット長コー
ドの下限境界値と該下限境界値に対応するコード番号を
切り替えるために１４個のセレクタ１３０２〜１３１５
を用いていたが、符号化モードと復号化モードに応じて
レジスタ１２０２〜１２０８、１２３２〜１２３８に保
持する内容を変更することが出来れば、上述の１４個の
セレクタは不要となる。それを示したのが図２７であ
る。レジスタ１２０２〜１２０８、１２３２〜１２３８
は、制御用のＣＰＵ等によって、上記下限境界値やコー
ド番号を設定する内容を、符号化モードと復号化モード
に応じて変更する。

【０１６１】（第１６の実施例）本発明の第１６の実施
例を図２８に示す。前記第１４または前記第１５の実施
例を用いれば、１つの演算回路ブロックを符号化処理と
復号化処理のどちらにも利用することができる。１４０
０が該演算部である。よって、図２８に示す構成におい
て、端子１３０１から入力するＥＮＣ信号を“１”（Ｈ
ｉｇｈ）にすれば、本実施例はハフマン符号化装置とし
て働き、上記ＥＮＣ信号を“０”（Ｌｏｗ）にすれば、
ハフマン復号装置として働く。

【０１６２】ＥＮＣ信号が“１”の時、符号化する前の
固定長符号が端子１１１０より入力され、符号化テーブ
ル１１２０によりコード番号に変換される。該コード番
号はセレクタ１４０１で選択され、演算部１４００に送
られる。該演算部１４００は上記ＥＮＣ信号の入力によ
りハフマンコード演算回路として動作するよう設定さ
れ、端子１１４０には演算で求めたハフマンコードを端
子１１５０にはコード長を出力する。

【０１６３】一方、ＥＮＣ信号が“０”の時、符号化さ
れたハフマンコードが端子１０１より入力されバッファ
１０２アンパッキング回路１０３、及びセレクタ１４０
１を通して、復号済みのコードが取り除かれた残りのデ
ータの先頭例えば１６ビットが演算部１４００に送られ
る。このとき該演算部１４００は、上記ＥＮＣ信号の入
力により、コード番号・コード長演算回路として動作す
るよう設定され、コード番号を復号テーブル３０３に、
コード長をアンパッキング回路１０３に送る。復号テー
ブル３０３は入力されたコード番号を符号化前の固定長
符号に変換し、端子１０５に出力する。

【０１６４】（第１７の実施例）本発明の第１７の実施
例を図２９に示す。

【０１６５】前記第１６の実施例（図２８）において、
符号化テーブル１１２０で行なう変換と復号テーブル３
０３で行なう変換内容は、まったく逆の関係にある。す
なわち、符号化テーブル１１２０では符号化前の固定長
符号をコード番号に変換し復号テーブル３０３ではコー
ド番号を符号化前の固定長符号に変換する。上記２つの
変換は、基本的に固定長コードから固定長コードへの変
換であるため入力ビット数と出力ビット数は同じで、上
記の２つのテーブル容量は等しい。よって、図２９に示
す如く、上記の２つのテーブルをＣＰＵ等により書き換
え可能な１つのテーブル１４０２にすることが可能であ
る。

【０１６６】ＥＮＣ信号が“１”の時、該テーブル１４
０２には符号化テーブルをロードし、ＥＮＣ信号が
“０”の時、該テーブル１４０２に復号テーブルをロー
ドする。該テーブル１４０２を用いて、符号化時、復号
時に所望の処理が行なえるように構成したのが本実施例
（図２９）である。

【０１６７】ＥＮＣ信号が“１”の時、符号化する前の
固定長符号が端子１１１０より入力され、セレクタ１４
０３で選択されて、テーブル１４０２に入力される。該
テーブルにおいて、符号化前の固定長符号はコード番号
に変換されて、セレクタ１４０１を通して演算部１４０
０に入力される。該演算部１４００は、前記第１６の実
施例と同じ働きをする。よって、該演算部１４００に入
力されたコード番号からハフマンコードとコート長が演
算され、ハフマンコードは端子１１４０に、コード長は
端子１１５０に出力される。

【０１６８】一方、ＥＮＣ信号が“０”の時、符号化さ
れたハフマンコードが端子１０１より入力され、バッフ
ァ１０２アンパッキング回路１０３及びセレクタ１４０
１を通して、これから復号すべきデータの先頭数ビット
が演算部１４００に入力される。該演算部１４００は入
力されたデータからコード番号・コード長を演算で求
め、コード長はアンパッキング回路１０３に、コード番
号はセレクタ１４０３を通して、テーブル１４０２に送
られる。テーブル１４０２は受けとったコード番号を符
号化前の固定長符号に変換し、端子１０５に出力する。

【０１６９】

【発明の効果】以上説明したように、本発明によれば、
ハフマンコードの復号化または符号化に必要なメモリ容
量を大幅に減らすことができ、コストの削除を図ること
ができる。

【０１７０】

【図面の簡単な説明】

【図１】従来のハフマンコード復号化装置を示す図。

【図２】従来のＪＰＥＧコードの復号化装置を示す図。

【図３】本発明を用いたハフマンコード復号装置を示す
図。

【図４】本発明の第１の実施例を示す図。

【図５】ハフマンコードとコード番号との対応を示す
図。

【図６】ｉ＝１、２、３、４、５、６に対し、ｉビット
長コードの下限境界値、それに対応するハフマンコー
ド、さらにそれに対応するコード番号を示す図。

【図７】ハフマンコードを［００００００₂ 、１００
００００₂ ］の数値線上に配置した図。

【図８】本発明の第２の実施例を示す図。

【図９】ｉビット長コードに対する下限境界値をｉビッ
トで表わした図。

【図１０】本発明の第３の実施例を示す図。

【図１１】別のハフマンコード体系を示す図。

【図１２】図１１に示されたハフマンコード体系におけ
る各ビット長の下限境界値を示す図。

【図１３】本発明の第４の実施例を示す。

【図１４】本発明の第４の他の実施例を示す図。

【図１５】本発明の第４の他の実施例を示す図。

【図１６】本発明の第５の実施例を示す図。

【図１７】本発明の第６の実施例を示す図。

【図１８】本発明の第７の実施例を示す図。

【図１９】本発明の第８の実施例を示す図。

【図２０】本発明の第９の実施例を示す図。

【図２１】本発明の第１０の実施例を示す図。

【図２２】本発明の第１１の実施例を示す図。

【図２３】本発明の第１２の実施例を示す図。

【図２４】本発明の第１３の実施例を示す図。

【図２５】本発明を用いた時のＪＰＥＧコードのハフマ
ン符号化処理を示す図。

【図２６】本発明の第１４の実施例を示す図。

【図２７】本発明の第１５の実施例を示す図。

【図２８】本発明の第１６の実施例を示す図。

【図２９】本発明の第１７の実施例を示す図。

【符号の説明】

３０１コード番号・コード長演算部３０３復号テーブル４０レジスタ４２１減算器４６１シフタ４５１セレクタ４５３プライオリティエンコーダ４７３加算器８０１比較器１１２０符号化テーブル１４０２符号化復号化テーブル１４００コード番号・コード長・ハフマンコード演算
部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/40 H04N 1/41

Claims

(57)【特許請求の範囲】

【請求項１】ハフマンコードを入力する入力手段と、前記ハフマンコードを複数のコード長に対応する複数の
基準値と比較した結果に基づいて、前記ハフマンコード
のコード長を演算するコード長演算手段と、前記ハフマンコードと前記ハフマンコードのコード長に
対応する基準値とに基づいて、前記ハフマンコードをＪ
ＰＥＧ方式に準拠した固定長符号に変換するためのコー
ド番号を演算するコード番号演算手段とを有することを
特徴とする復号化装置。
【請求項２】ハフマンコードを入力する入力手段と、前記ハフマンコードを複数のコード長に対応する複数の
基準値と比較した結果に基づいて、前記ハフマンコード
のコード長を演算するコード長演算手段と、前記ハフマンコードと前記ハフマンコードのコード長に
対応する基準値とに基づいて、前記ハフマンコードを固
定長符号に変換するためのコード番号を演算するコード
番号演算手段と、前記ハフマンコードに続いて入力された付加情報を出力
する付加情報出力手段とを有することを特徴とする復号
化装置。
【請求項３】前記固定長符号は、ＪＰＥＧ方式に準拠
した固定長符号であることを特徴とする請求項２に記載
の復号化装置。
【請求項４】固定長符号に対応するコード番号を入力
する入力手段と、前記コード番号を複数のコード長に対応する複数の基準
値と比較した結果に基づいて、前記固定長符号に対応す
るハフマンコードのコード長を演算するコード長演算手
段と、前記コード番号と前記コード長演算手段によって演算さ
れたコード長に対応する基準値とに基づいて、前記固定
長符号に対応するハフマンコードを演算するハフマンコ
ード演算手段とを有することを特徴とする符号化装置。
【請求項５】前記固定長符号は、ＪＰＥＧ方式に準拠
した固定長符号であることを特徴とする請求項４に記載
の符号化装置。
【請求項６】ハフマンコードを入力する入力工程と、前記ハフマンコードを複数のコード長に対応する複数の
基準値と比較した結果に基づいて、前記ハフマンコード
のコード長を演算するコード長演算工程と、前記ハフマンコードと前記ハフマンコードのコード長に
対応する基準値とに基づいて、前記ハフマンコードをＪ
ＰＥＧ方式に準拠した固定長符号に変換するためのコー
ド番号を演算するコード番号演算工程とを有することを
特徴とする復号化方法。
【請求項７】ハフマンコードを入力する入力工程と、前記ハフマンコードを複数のコード長に対応する複数の
基準値と比較した結果に基づいて、前記ハフマンコード
のコード長を演算する第１のコード長演算工程と、前記ハフマンコードと前記ハフマンコードのコード長に
対応する基準値とに基づいて、前記ハフマンコードを固
定長符号に変換するためのコード番号を演算するコード
番号演算工程と、前記ハフマンコードに続いて入力された付加情報を出力
する付加情報出力工程とを有することを特徴とする復号
化方法。
【請求項８】前記固定長符号は、ＪＰＥＧ方式に準拠
した固定長符号であることを特徴とする請求項７に記載
の復号化方法。
【請求項９】固定長符号に対応するコード番号を入力
する入力工程と、前記コード番号を複数のコード長に対応する複数の基準
値と比較した結果に基づいて、前記固定長符号に対応す
るハフマンコードのコード長を演算するコード長演算工
程と、前記コード番号と前記コード長演算手段によって演算さ
れたコード長に対応する基準値とに基づいて、前記固定
長符号に対応するハフマンコードを演算するハフマンコ
ード演算工程とを有することを特徴とする符号化方法。
【請求項１０】前記固定長符号は、ＪＰＥＧ方式に準
拠した固定長符号であることを特徴とする請求項９に記
載の符号化方法。
【請求項１１】請求項１に記載の復号化装置と請求項
４または５に記載の符号化装置とを有することを特徴と
する符号化復号化装置。
【請求項１２】請求項２に記載の復号化装置と請求項
４または５に記載の符号化装置とを有することを特徴と
する符号化復号化装置。
【請求項１３】請求項３に記載の復号化装置と請求項
４または５に記載の符号化装置とを有することを特徴と
する符号化復号化装置。
【請求項１４】請求項６に記載の復号化方法と請求項
９または１０に記載の符号化方法とを有することを特徴
とする符号化復号化方法。
【請求項１５】請求項７に記載の復号化方法と請求項
９または１０に記載の符号化方法とを有することを特徴
とする符号化復号化方法。
【請求項１６】請求項８に記載の復号化方法と請求項
９または１０に記載の符号化方法とを有することを特徴
とする符号化復号化方法。