JP4298156B2 - 電子放出装置及び画像形成装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子放出素子を用いた電子放出装置及び画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出装置及び画像形成装置に用いられる電子放出素子としては、大別して熱電子放出素子と冷陰極電子放出素子の２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」という）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という）や表面伝導型等の電子放出素子がある。
【０００３】
表面伝導型電子放出素子は、例えば、ＥＰ−Ａ１−６６０３５７号、ＥＰ−Ａ１−７０１２６５号、Ｏｋｕｄａ ｅｔ ａｌ， “Ｅｌｅｃｔｒｏｎ Ｔｒａｊｅｃｔｏｒｙ Ａｎａｌｙｓｉｓ ｏｆ Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙｓ（ＳＥＤｓ）”，ＳＩＤ ９８ ＤＩＧＥＳＴ，ｐ．１８５−１８８、ＥＰ−Ａ−０７１６４３９号、特開平９−２６５８９７号公報、特開平１０−０５５７４５号公報、などに開示されている。また、作製方法の簡易化のために、特開平１−１０５４４５号公報、特開平４−１３７３２８号公報、ＵＳＰ５，９１２，５３１号公報で示されているような垂直型の表面伝導型電子放出素子もある。
【０００４】
従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性膜に、予め通電フォーミングと呼ばれる通電処理によって間隙を形成するのが一般的であった。
【０００５】
さらに、場合によっては、真空内で有機ガスを導入し、通電を行う活性化と呼ばれる工程が行われることもある。活性化工程を行った場合には、導電性膜中に形成された間隙内およびその周辺の導電性膜上にカーボン膜が形成される。
【０００６】
上記処理を施した表面伝導型電子放出素子は、導電性膜に電圧を印加し、素子に電流を流すことにより、電子放出部より電子を放出せしめるものである。
【０００７】
従来、特に表示装置等の画像形成装置においては、近年、液晶を用いた平板型表示装置がＣＲＴに替わって普及してきたが、自発光型でないため、バックライトを持たなければならない等の問題点があり、自発光型表示装置が望まれてきた。
【０００８】
自発光型表示装置としては、表面伝導型電子放出素子を多数配列した電子源と電子源より放出される電子によって、可視光を発光させる蛍光体とを組み合わせた表示装置である画像形成装置が挙げられる。
【０００９】
【発明が解決しようとする課題】
表面伝導型電子放出素子を用いた電子放出装置の一般的な例を図２６（ａ）、図２６（ｂ）に示す。
【００１０】
図２６（ａ）、図２６（ｂ）において、２００１は基板、２００２，２００３は電極、２００４は導電性膜、２００６は間隙、２００７は素子の上方に配置されたアノード電極である。図２６（ａ）は電子放出装置の断面模式図であり、図２６（ｂ）は、図２６（ａ）の電子放出装置のアノード電極２００７に照射される電子のビーム形状を示している。
【００１１】
電子放出素子は、電極２００２，２００３間に駆動電圧Ｖｆを与えらることで、間隙２００６を電子がトンネリングし、その電子の一部が電子放出電流Ｉｅとなりアノード電極２００７に照射され、残る電子が電極２００２，２００３間を流れる素子電流Ｉｆとなる。Ｉｅ／Ｉｆ×１００［％］を効率（電子放出効率）と呼ぶ。表面伝導型電子放出素子のようなナノメートルオーダーの間隙を置いて対向する導電性部材間のトンネル現象を利用した電子放出素子では、Ｉｆが非常に多くなる為、電子放出効率が低い。
【００１２】
一方、上記した電子放出素子を用いて画像形成装置を形成する場合には、アノード電極２００７に蛍光体を配置して、電子ビームを光に変換することにより、画像形成装置として使用される。しかし、近年、画像形成装置ではより高精細な表示が要求されている。したがって、高精細表示に必要な高精細な電子ビーム径を得る必要があった。さらに必要なのは、電子ビーム径が高精細表示に適した画素サイズでありながら、表示特性に必要な電子放出量を得ることである。そのために、電子放出効率を向上する事も要求される。
【００１３】
そこで、本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子放出効率を向上させると同時に電子ビーム径の高精細化を両立する高性能な電子放出装置及び画像形成装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために成された本発明の電子放出装置は、
基板と、
前記基板の表面上に配置された第１の導電性部材と、前記第１の導電性部材上に配置された絶縁層と、前記絶縁層上に配置された第２の導電性部材と、からなる積層体を有する電子放出素子と、
前記基板表面から離れて配置されたアノード電極と、
前記第１の導電性部材に印加する電位よりも高い電位を前記第２の導電性部材に印加する第１の電圧印加手段と、
前記第２の導電性部材に印加する電位よりも高い電位を前記アノード電極に印加する第２の電圧印加手段と、
を備える電子放出装置であって、
前記基板表面と実質的に平行な方向における前記絶縁層の端面上にて、前記第１の導電性部材の端部と前記第２の導電性部材の端部とが、間隙を置いて、対向して配置されており、
前記第１の導電性部材の端部と前記第２の導電性部材の端部とが対向する方向における、前記第２の導電性部材の長さがＴ１［ｎｍ］、
前記基板表面と実質的に平行な前記第１の導電性部材の表面から、前記第１の導電性部材の端部と前記第２の導電性部材の端部とが対向する方向に伸びる前記第１の導電性部材の長さがＴ３［ｎｍ］、
前記第２の導電性部材の仕事関数がφｗｋ［ｅＶ］、
前記第１の導電性部材と前記第２の導電性部材間に印加される電圧がＶｆ［Ｖ］、である際に、
Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
の条件を満たすことを特徴とする。
【００１５】
また、上記目的を達成するために成された本発明の画像形成装置は、
複数の電子放出素子が配置された第１の基板と、
アノード電極と画像形成部材とを有する第２の基板と、
前記電子放出素子に電圧を印加するための第１の電圧印加手段と、
前記アノード電極に電圧を印加するための第２の電圧印加手段と、
を備える画像形成装置であって、
前記電子放出素子は、前記基板の表面上に配置された第１の導電性部材と、前記第１の導電性部材上に配置された絶縁層と、前記絶縁層上に配置された第２の導電性部材と、からなる積層体を有しており、
前記第１の電圧印加手段は、前記第１の導電性部材に印加する電位よりも高い電位を前記第２の導電性部材に印加し、
前記第２の電圧印加手段は、前記第２の導電性部材に印加する電位よりも高い電位を前記アノード電極に印加し、
前記基板表面と実質的に平行な方向における前記絶縁層の端面上にて、前記第１の導電性部材の端部と第２の導電性部材の端部とが、間隙を置いて、対向して配置されており、
前記第１の導電性部材の端部と第２の導電性部材の端部とが対向する方向における、前記第２の導電性部材の長さがＴ１［ｎｍ］、
前記基板表面と実質的に平行な前記第１の導電性部材の表面から、前記第１の導電性部材の端部と第２の導電性部材の端部とが対向する方向に伸びる前記第１の導電性部材の長さがＴ３［ｎｍ］、
前記第２の導電性部材の仕事関数がφｗｋ［ｅＶ］、
前記第１の導電性部材と第２の導電性部材間に印加される電圧がＶｆ［Ｖ］、である際に、
Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
の条件を満たすことを特徴とする。
【００１６】
上記の条件を満たすことで、電子放出素子から放出される電子の散乱回数を低減することができ、さらに散乱のない電子を主成分とし利用できるので、電子放出効率を向上させると同時に電子ビーム径の高精細化を両立することができる。
【００１７】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１８】
本実施の形態では、まず第１に電子放出効率の向上を行ない、かつ第２に電子ビーム径の高精細化を行なう。これらについて順次説明する。
【００１９】
まず、従来の電子放出素子における電子の運動、及び本実施の形態による電子放出素子における電子の運動について説明をする。
【００２０】
図２６に示す様な平面型表面伝導型電子放出素子には、ナノメートルオーダーの間隙２００６があり、この間隙を挟むように、高電位側の導電性部材（図２６（ｂ）の左側の導電性膜２００４と電極２００２）と、低電位側の導電性部材（図２６（ｂ）の右側の導電性膜２００４と電極２００３）と、が配置されている。
【００２１】
この素子の電極２００２，２００３間に、電圧Ｖｆ［Ｖ］を印加すると低電位側の導電性部材の先端（図２６（ｂ）の右側の導電性膜２００４の先端）から対向する高電位側導電性部材に向かって電子がトンネルし、電子が高電位側導電性部材の先端（図２６（ｂ）の左側の導電性膜２００４の先端）で等方的に散乱すると考えられている。
【００２２】
さらに、高電位側導電性部材の先端で散乱された電子の多くは高電位側導電性部材（図２６（ｂ）の左側の導電性膜２００４および、あるいは電極２００２）上で数回の弾性散乱（多重散乱）が繰り返され、間隙２００６から特徴距離Ｘｓまでの領域を越えた電子がアノード電極２００７に到達する。
【００２３】
ここで、特徴距離Ｘｓは、
Ｘｓ＝Ｈ×Ｖｆ／（π×Ｖａ）…（１）
で与えられる。なお、Ｈは電子放出素子とアノード電極２００７間の距離であり、Ｖａはアノード電極２００７への印加電圧である。
【００２４】
例えば、Ｖａ＝１０［ｋＶ］、Ｖｆ＝１５［Ｖ］、Ｈ＝２［ｍｍ］では、Ｘｓ＝０．９５〜約１μｍ程度である。
【００２５】
特徴距離Ｘｓは、高電位側導電性部材と真空中に形成された高電位側導電性部材と等しい電位面との交点から、間隙までの距離として理解されるものである。
【００２６】
電子放出効率（以下、効率とする）ηは、電子がＸｓを越えるまでの間に、多重散乱によって高電位側導電性部材に一部吸収されることによる電子数の減少に支配されている。
【００２７】
低電位側導電性部材の先端からトンネルした電子は、高電位側導電性部材の先端で等方散乱することにより、高電位電極の仕事関数（φｗｋ）分のエネルギーを損失し、高電位側導電性部材上で再度散乱される。
【００２８】
電子の散乱される割合の効率ηについては明らかでないが、一回につき０．１から０．５程度、通常０．３程度と見積もられている。
【００２９】
このような効率ηが１以下である散乱機構であることから、真空中に取り出される電子の量は散乱回数により、べき乗で減少していくことがわかる。
【００３０】
前記特徴距離Ｘｓを通過した後の電子は、アノード電極２００７に印加された電圧（Ｖａ［Ｖ］）と素子の駆動電圧（Ｖｆ［Ｖ］）とで形成された空間電位の影響を反映した電子軌道を描いてアノード電極２００７に到達する。
【００３１】
以下に、本実施の形態による電子放出素子の電子の運動と効率の向上について説明する。
【００３２】
前述のようなメカニズムから、本発明では、電子放出効率を向上するために、電子の高電位側導電性部材上での散乱回数（落下の回数）を減少する構成とする。
【００３３】
図１は本実施の形態の一例の電子放出素子の構成図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ’線での断面図である。１は基板、２は低電位電極、３は絶縁層、４は高電位電極であり、５−１及び５−２は第１，第２の導電性膜、６は間隙である。
【００３４】
間隙６を挟んで対向した第１の導電性膜５−１と第２の導電性膜５−２は、それぞれ電極２，４と接続される。第２の導電性膜５−２の一端は高電位電極４に接続され、第１の導電性膜５−１の一端は低電位電極２に接続されている。
【００３５】
また、低電位電極２は、基板１の表面（主面）上に配置されている。このため、低電位電極２は、実質的に基板１の表面（主面）と平行な表面を有する。
【００３６】
この素子を駆動して電子ビームを得る一般的な電子放出装置の配置例を図２に示す。ここで、７は素子の電極２，４間に駆動電圧（Ｖｆ［Ｖ］）を印加するための電源（第１の電圧印加手段）である。８は、素子から放出された電子を引き上げて捕獲するためのアノード電極である。アノード電極８と電子放出素子との距離はＨだけ隔てて配置されており、アノード電極８には、高圧電源（第２の電圧印加手段）９により、アノード電圧（Ｖａ［Ｖ］）が印加される。上記電圧Ｖｆは、低電位電極２に印加される電位と高電位電極４に印加される電位との差である。また、上記電圧Ｖａは、低電位側の電極２に印加される電位とアノード電極８に印加される電位との差であり、アノード電極８に印加される電位は高電位電極４に印加される電位よりも高い。
【００３７】
ここで、アノード電極８と電子放出素子との距離Ｈは、基板１とアノード電極８との間の距離と考えて実質的に問題がない。
【００３８】
高電位電極４と低電位電極２の間に印加される駆動電圧をＶｆ［Ｖ］、そこに流れる電流はＩｆ［Ａ］、アノード電極８に印加される電圧をＶａ［Ｖ］、アノード電極８に電子が捕獲されて流れる電流はＩｅ［Ａ］となり、効率はη＝（Ｉｅ／Ｉｆ）×１００［％］で示される。
【００３９】
さらに、この配置において電子放出部を拡大したものが図３である。
【００４０】
図３中、６は間隙、４は高電位電極、２は低電位電極、５−１は低電位電極２に接続する第１の導電性膜、５−２は高電位電極４に接続する第２の導電性膜である。
【００４１】
本発明においては、高電位側の高電位電極４と第２の導電性膜５−２とを含めて「高電位側導電性部材」と呼ぶ。また、低電位側の低電位電極２と第１の導電性膜５−１とを含めて「低電位側導電性部材」と呼ぶ。
【００４２】
したがって、高電位側の導電性部材と低電位側の導電性部材は、絶縁層３を間に挟んだ積層構造となっているといえる。そして、この積層体（高電位側導電性部材と絶縁層と低電位側導電性部材）は基板１の表面（主面）上に配置され、その積層方向が、基板１の表面に対して実質的に垂直に配置されている。
【００４３】
このため、図３、図１に示すように、本発明の電子放出素子においては、基板１の表面と実質的に平行な方向に置ける絶縁層３の端面上にて、第１（低電位側）の導電性部材の端部（第１の導電性膜５−１の端部）と第２（高電位側）の導電性部材の端部（第２の導電性膜５−２の端部）とが、間隙６を置いて、対向して配置されている。
【００４４】
この構造を換言すると、基板１の表面と実質的に平行な方向における絶縁層３の端面上に、第１（低電位側）の導電性部材の一端（第１の導電性膜５−１の一端）と第２（高電位側）の導電性部材の一端（第２の導電性膜５−２の一端）とが配置されており、そして、各々の先端が間隙６を置いて対向して配置されている。
【００４５】
尚、詳しくは後述するが、上記「基板１の表面と実質的に平行な方向に置ける絶縁層３の端面」と、基板１の表面との成す角度は、４５度以上１００度以下が好ましく、さらには９０度±１０度以下であることが特に好ましい。
【００４６】
そして、この間隙６において、後述するように、低電位側導電性部材先端から、高電位側導電性部材先端に向けて電子がトンネルし、その結果、電子が放出される。
【００４７】
図３中、Ｔ１、Ｔ２、Ｔ３は、素子部の電位から決定される各々の長さであり、単なる電極厚さ、絶縁層厚さなどとは異なるものである。
【００４８】
即ち、Ｔ１は間隙６の端から高電位側導電性部材の屈曲した部分までの距離、Ｔ２は低電位側第１の導電性膜５−１と高電位側第２の導電性膜５−２とが対向する方向（図３のＺ方向）における間隙６の幅、Ｔ３は間隙６の端から低電位側導電性部材の屈曲した部分までの距離である。
【００４９】
換言すると、Ｔ１は第１の導電性膜５−１と第２の導電性膜５−２とが、間隙６を介して対向する方向（図３のＺ方向）における、第２の導電性膜５−２の長さである。Ｔ２は第１の導電性膜５−１と第２の導電性膜５−２とが対向する方向（図３のＺ方向）における、第１の導電性膜５−１の長さである。
【００５０】
換言すると、Ｔ１は絶縁層３の側面（基板１の表面と実質的に平行な方向に置ける絶縁層３の端面）において、第１の導電性部材の端部と第２の導電性部材の端部とが対向する方向における、第２の導電性部材の長さということができる。
【００５１】
また、前述した様に、本発明の素子では、実質的に基板１の表面（主面）と平行な表面を低電位電極２が有するため、Ｔ３は基板１表面と実質的に平行な第１の導電性部材表面から、第１の導電性部材の端部と第２の導電性部材の端部とが絶縁層３の側面（基板１の表面と実質的に平行な方向に置ける絶縁層３の端面）において対向する方向に、伸びる第１の導電性部材の長さという事もできる。
【００５２】
あるいは、同様に、本発明の素子では、実質的に基板１の表面（主面）と平行な表面を低電位電極２と低電位側導電性膜５−１とが有するため、Ｔ３は基板１表面と実質的に平行な低電位側導電性膜５−１表面から、第１の導電性膜５−１の端部と第２の導電性膜５−２の端部とが対向する方向に伸びる第１の導電性膜５−１の長さという事もできる。
【００５３】
本発明は、第１に高効率を得るのに最も適した領域長を鋭意検討したものであり、そのために、主としてＴ１の長さを定めたものである。
【００５４】
本実施の形態において、電極２，４間に駆動電圧Ｖｆ［Ｖ］を印加すると、従来の平面型電子放出素子と同様の放出機構で電子が放出される。すなわち、低電位側導電性部材の先端から、対向する高電位側導電性部材に向けて電子がトンネルし、高電位側導電性部材の先端部で等方的に散乱する。高電位側導電性部材の先端部から散乱された電子の多くは、弾性散乱を１回から数回にわたって高電位側導電性部材上で繰り返す。
【００５５】
しかしながら、図３に示した垂直型と、図２６で示した従来の平面型では、アノード電極８の電位と素子の電位で構成される空間電位の分布が異なる。そのため、図３に示す様に、高電位側導電性部材の先端部で等方的に散乱された電子のうちの一部は、再び高電位電極４で散乱することなく、高電位電極４の屈曲した端部の上方に到達し、そのままアノード電極８へと到達するものが現れる。
【００５６】
このように、高電位側導電性部材上での散乱を抑制する事が、電子放出効率向上に重要となる。
【００５７】
従来の平面型の場合、Ｏｋｕｄａ ｅｔ ａｌ， “Ｅｌｅｃｔｒｏｎ Ｔｒａｊｅｃｔｏｒｙ Ａｎａｌｙｓｉｓ ｏｆ Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙｓ（ＳＥＤｓ）”， ＳＩＤ ９８ ＤＩＧＥＳＴ，ｐ．１８５−１８８などに開示されているように、電子放出効率は、散乱電子の到達分布と特徴距離ＸｓまたはＸｓ〜＝γ×Ｘｓ（γは係数で＝０．６７）とで決定される、と想定されている。
【００５８】
また、散乱電子の到達分布は、電子の最大飛翔距離に関係し、そして、間隙６の幅Ｄ（図３ではＴ２と定義している）と、駆動電圧と仕事関数（本発明では高電位側導電性部材の仕事関数φｗｋと定義している）とで決定される係数Ｃで正規化される。
【００５９】
本発明の電子放出素子における効率には、電子の最大飛翔距離が関係している。だだし、前述のようにアノード電極８と素子の駆動電圧Ｖｆで構成される空間電位分布が平面型とは異なり、複雑となる。
【００６０】
前記特徴距離Ｘｓ以下の領域内に高電位側導電性部材の屈曲した部分が構成されると、Ｘｓに依存せず、主としてＴ１の距離で効率が決定される。
【００６１】
さらに、Ｔ１が、１回目の散乱（高電位側導電性部材の先端で散乱した後の１回目の散乱）までの最大飛翔距離未満となることで、散乱なしの電子（高電位側導電性部材の先端で散乱するだけで、それ以降の散乱を起こさない電子）が存在する。
【００６２】
以上から、本発明では、垂直型での電子の挙動、特に散乱の挙動の詳細な検討を行った結果、高電位側導電性部材に用いた材料（第２の導電性膜材料）の仕事関数φｗｋと駆動電圧Ｖｆの関数として、さらに、Ｔ１，Ｔ３の距離の関数、すなわち電子放出部近傍の形状を工夫する事により、効率を大幅に向上する電子放出素子を得た。
【００６３】
以下、図４、図５を用いてより詳細に本発明の電子放出素子を説明する。図４（ａ）は、Ｔ１と効率ηの相関を示すグラフの一例であり、図４（ｂ）は、図４（ａ）の電子放出効率ηを、電子の散乱回数別に示したグラフである。
【００６４】
図４において横軸は、Ｔ１［ｎｍ］であり対数表示となっている。縦軸は、図４（ａ）では効率ηである。図４（ｂ）の縦軸は散乱回数別の効率である。
【００６５】
図４（ａ）に示すように、効率ηは、Ｔ１が大きくなるにつれて急激に低下する第１の領域と、その後の効率低下が減少する第２の領域に別れている。これは、到達する電子の散乱回数と相関がある。
【００６６】
第１の領域は、散乱なしの電子（高電位側導電性部材の先端で散乱するだけで、それ以降の散乱を起こさない電子）がアノード電極８に到達する電子の大半を占める領域であり、それ以降の第２の領域は、複数回の散乱を経た電子が大半を占める領域となっていると考えられる。
【００６７】
図４（ｂ）に示す様に、散乱なしの電子（高電位側導電性部材の先端で散乱するだけで、それ以降の散乱を起こさない電子）の到達領域はＴ１ｍａｘで示され、図４（ａ）では１段めの効率低下曲線をη＝０へと外挿した点として表される。
【００６８】
また、第１の領域と第２の領域との交点は、図４（ｂ）においてＴ１ｍａｘ’で示され、この点は、主たる散乱回数が変わる変曲点であると考えられる。
【００６９】
図５（ａ）に、Ｖｆ（素子の駆動電圧）およびφｗｋ（高電位側導電性部材の仕事関数）とＴ１ｍａｘとの関係をグラフで示した。横軸は線形表示、縦軸は対数表示である。駆動条件が決定されると、効率向上に効果の期待できる、すなわち、散乱なしの電子がアノード電極８に到達可能な形状が決定できることがわかる。
【００７０】
図５（ａ）の横軸で表した（Ｖｆ−φｗｋ）／Ｖｆの説明を図５（ｂ）に示した。
【００７１】
駆動条件をＶｆとすると、電子放出部（間隙６）近傍には、空間を等分するような電場が形成される。（Ｖｆ−φｗｋ）の等電位面は図５（ｂ）太線で示した位置となり、この面が放出された電子をそれ以上低電位側には到達させない壁となっているといえる。
【００７２】
Ｔ１の変化は、この等電位面の位置を変化させると共に、電場の方向と強さを変化させ、電子の軌道を変化させることになる。この電場が電子に大きな作用与えるのは、特徴距離Ｘｓもしくは間隙幅Ｔ２の２００倍程度と概算されている。
【００７３】
本実施の形態においては、間隙幅Ｔ２は数ｎｍから数十ｎｍであり、Ｔ１を数十ｎｍから数百ｎｍに設定することで、ちょうど散乱電子の飛翔に大きく影響を与える領域になり、形状の効果が期待できる。
【００７４】
また、図５（ａ）グラフ中には、Ｔ１ｍａｘのＴ３の依存性を示した。Ｔ１と同様にＴ３の形状も間隙周辺の電場を変化させる要因であることがわかる。
【００７５】
ただし、Ｔ１は小さい程効率の向上に効果があるが、Ｔ３は大きい程効率の向上に効果があり、Ｔ３＝∞でほぼ一定となるという違いがある。
【００７６】
図５（ａ）のグラフから、Ｔ１ｍａｘに関して、
Ｔ１ｍａｘ＝Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］…（２）
Ａ＝−０．７８＋０．８７×ｌｏｇ（Ｔ３）
Ｂ＝８．７
の式が導かれる。
【００７７】
ここで、Ｔ１，Ｔ３は距離（単位はｎｍ）、φｗｋは高電位側導電性部材の仕事関数の値（単位はｅＶ）、Ｖｆは駆動電圧（単位はＶ）、ＡはＴ３の関数、Ｂは定数である。
【００７８】
さらに、検討した結果、前述の主たる散乱回数が変化する変曲点Ｔ１ｍａｘ’は、（２）式のＡの関数の係数の変化で近似できることもわかった。
【００７９】
したがって、
Ｔ１ｍａｘ’＝Ａ’×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］…（２）’
Ａ’＝−０．５０＋０．５６×ｌｏｇ（Ｔ３）
Ｂ＝８．７
の式が導かれる。
【００８０】
これまで説明したように電子放出効率には、散乱に関わるパラメータとしてＴ１が重要であり、Ｔ１を（２）式、さらに好ましくは（２）’式の範囲に設定すれば、著しく効率向上の効果が得られることがわかり、本発明ではＴ１を（２）’式の範囲に限定した。
【００８１】
さらに、図６に本発明による構成の電子放出素子の電子放出特性を従来の平面型電子放出素子と比較して示した。本発明による電位放出素子では、低いＶａ側で、効率の変化が大きく上昇している。したがって、本発明の構成を実現することで、より低いＶａの駆動を可能することもできる。
【００８２】
ここで、本発明による構造を作製するためには、電極２，４及び絶縁層３の積層の膜厚の制御が重要である。特に、絶縁層３及び高電位電極４の膜厚の制御が必要となる。
【００８３】
一方、本発明による構造では、数μｍ程度の微細な形状パターンを持たず、従ってパターン形成のための高価な製造装置が必要ではない。例えば、フォトリソグラフィー工程を使用する場合でも、より簡易な製法が選択できる。また、ｘ方向及びｙ方向に対する位置合わせ精度も比較的にゆるく設定可能である。
【００８４】
次に、本発明の電子放出素子による、電子ビーム径の高精細化について説明する。
【００８５】
従来の平面型の電子放出素子の電子ビーム径については、ＳＩＤ９８Ｄｉｇｅｓｔ、Ｏｋｕｄａ，ｅｔ．ａｌによると、
Ｌｈ？４×Ｋｈ×Ｈ×√（Ｖｆ／Ｖａ）＋Ｌ０…（３ａ）
Ｌｗ？２×Ｋｗ×Ｈ×√（Ｖｆ／Ｖａ）…（３ｂ）
以上の式で近似される。
【００８６】
ここで、Ｌｈはｙ方向の電子ビーム径、Ｌｗはｘ方向の電子ビーム径であり、Ｌ０はｙ方向の素子長である。また、Ｋｈ、Ｋｗは定数で、Ｋｈは０．８〜０．９、Ｋｗは０．８〜１．０であるとされている。
【００８７】
また、Ｖａ＝１０ｋＶ、Ｈ＝３ｍｍにおいては、Ｌｈから０．５ｍｍ、Ｌｗから０．２５ｍｍなるサイズが得られている。
【００８８】
本発明の素子においては、Ｔ１を一定値より小さくする構成を提案するものであるから、アノード電極側から眺めた場合には、その距離は十分小さく、従来の平面型の素子と同様に、一般的に（３ａ）、（３ｂ）式が適用できる。ただし、Ｋｈ、Ｋｗの係数に違いが見られ、特にｘ方向の電子ビーム径の係数であるＫｗの値が小さくなり、電子ビーム径の高精細化が実現される。
【００８９】
図７に本発明による素子の散乱回数別の電子の最大到達位置を示した。
【００９０】
電子は、高電位電極上に形成される曲がった空間電位の影響によりｘ方向に曲げられるが、高電位電極上で散乱が起こるとその方向が変わるために、電子ビームの到達位置は変化し、その広がりは扇状の内側となる。ただし、その強度分布は一様でなく、散乱回数が少ない程、扇状の外縁部に、またその中でもｙ方向の原点付近に偏よっている傾向がある。
【００９１】
一方、散乱のない電子（高電位側導電性部材の先端で散乱するだけで、それ以降の散乱を起こさない電子）は、放出時の方向性を保持したまま、駆動電圧とアノード電圧とで決定される空間電位によりその軌道が曲がるだけであるので、特定の軌跡をもった線状に到達する。
【００９２】
本発明による構成では、アノード電極に到達する電子の平均的な散乱回数を減少させることで、電子ビームの強度分布を扇状の外縁部に集中させることが可能となる。その結果、ｘ方向、およびｙ方向の相対的な強度分布を変化させることができる。
【００９３】
電子ビーム形状は、通常、ピーク強度に対する強度比が十分減衰した領域の長さで定義されるものであるから、強度分布が変わることで、電子ビーム形状も縮小させることができる。
【００９４】
また、上記（２）’式で定義したような、アノード電極に到達する電子の主成分を散乱なしの成分とする形状を選択すれば、さらに図７で示したごく狭い領域内に電子ビームを集めることができ、Ｋｗ、Ｋｈを減少させることができる。
【００９５】
以上の本実施の形態で示すように、本発明は、散乱回数を低減し、散乱のない電子（高電位側導電性部材の先端で散乱するだけで、それ以降の散乱を起こさない電子）を主成分として利用することで、高い電子放出効率と高精細な電子ビーム径の収束の両立が可能である。
【００９６】
さらに、好ましいＴ１の適用範囲について記す。
【００９７】
前述した散乱回数の説明から、効率ηの点からは、Ｔ１は理想的に０であることが要求される。しかしながら、Ｔ１は電位を与えるための電極の役割を有す必要がある。したがって、最低限の厚さは必要となる。薄い場合には寄生抵抗となり、間隙部に係る電圧の減少となって現れ、さらに、耐熱性の低下により、素子劣化の要因にもなり得る。
【００９８】
また、Ｔ１が０に近づくと、間隙が絶縁層の側壁でなく、絶縁層の端部で、アノード電極方向に向かった開口で形成される場合があったが、この場合、効率、電子ビーム径ともに所望の結果が必ずしも得られず、素子間のばらつきが増大した。
【００９９】
これは、間隙の方向に係るものであり、本実施の形態においては、間隙が絶縁層の側壁に垂直に開口していることが前記条件式の成立の際の用件ともいえる。
【０１００】
したがって、本発明における実用的なＴ１は、少なくとも１０ｎｍ程度の長さが必要である。
【０１０１】
また、Ｔ１を極端に薄くした場合、アノード電圧Ｖａによっては、高電位側導電性部材の屈曲する部分までの側面での散乱は抑制されるが、一方、その後、高電位側導電性部材の上面部（アノード電極と対向する面）で散乱する成分も現れ、かえって効率ηが低くなり、ビーム径Ｌｗが広がることがわかった。
【０１０２】
上記の説明を図８（ａ）に示した。これは、効率が、高電位側導電性部材の屈曲する部分を散乱なしで通過する電子の方向成分に依存することを示している。
【０１０３】
すなわち、図８（ｂ）に示すように、Ｔ１がある程度の厚みをもった方が、アノード電極方向にむかう角度のうち低角度の成分を多重散乱によって抑制し、直接アノード電極方向に向かう成分を限定することにより、より高精細な電子ビームが可能となると考えられる。
【０１０４】
このことより、図４（ａ）のグラフで、Ｔ１が薄くなっても、効率、電子ビーム径はそれほど向上せず、それ以上の特性の向上は見られない。この特性に飽和が見られた領域は、アノード電圧Ｖａの条件にもよるが、Ｔ１≦Ｔ１ｍａｘ’／２であるといえる。
【０１０５】
この領域を使用すれば、電子放出部の位置のばらつきに対する特性のばらつきを緩和させることもでき、均一化に有利である。
【０１０６】
したがって、本実施の形態における好ましいＴ１は、０＜Ｔ１＜Ｔ１ｍａｘ’であり、さらに好ましいのは、０＜Ｔ１≦Ｔ１ｍａｘ’／２である。一方、実用的に決定されるのは、１０ｎｍ≦Ｔ１＜Ｔ１’ｍａｘであり、より好ましくは、１０ｎｍ≦Ｔ１≦Ｔ１ｍａｘ’／２である。
【０１０７】
さらに、本発明における（２）、（２）’式の成立するための必要な要件について追記する。
【０１０８】
図９に本発明の電子放出素子が傾斜をもった絶縁層の側壁に形成された場合について示した。また、図１０に傾斜角度と効率および電子ビーム径の関係を示すグラフを示した。
【０１０９】
これまでは、断面として、基板１平面に対し、垂直な断面を持つ絶縁層３の側面に形成される場合の電子放出素子について説明し、条件を決定した。しかし、素子の作製工程において、絶縁層３および高電位電極４の断面を、完全な垂直に形成することは難しく、一般には図９で示したように基板１表面（電極２表面）に対してある角度θを持って形成されるのが普通である。
【０１１０】
傾斜が存在する場合でも、θが９０度に近い場合（９０度±１０度以内）は、図９（ｂ）に示す様に、断面に対し平行な長さをＴ１’、Ｔ２’、Ｔ３’と置き換えることで、前述（２）、（２）’の用件が実質的に成り立つ。
【０１１１】
また、図１０には、いろいろな傾斜角度でのビーム径と効率を示した。傾斜角度θが４５度未満では電子ビーム径Ｌｗが急激に減少するとともに、効率ηも減少する。また、θが１００度よりも大きいと、電子ビーム径Ｌｗは大きくならないが、効率ηが急激に減少する。
【０１１２】
これは、傾斜角度θが４５度未満では単なる長さの変化ではなく、傾斜自体が空間電位を変えてしまい、その特性がＴ１もしくはＴ３に依存せず、すなわち従来の平面型に近づくことを示している。また傾斜角度θが１００度よりも大きいと、傾斜のために散乱回数がかえって増大してしまう。
【０１１３】
したがって、好ましい適用範囲は、傾斜角度４５度以上１００度以下であり、さらに好ましくは、９０度±１０度以内である。
【０１１４】
本発明においては、電子放出部近傍の形状が重要であることは説明したが、当然、電子軌道の及ぼす範囲としてさらに広範囲にわたる電位分布も重要である。それらのパラメータとして重要なものとしては、アノード電極からみたときの、電子放出部から高電位側導電性部材終端（ｘ、ｙ各方向）、電子放出部から低電位側導電性部材終端（ｘ、ｙ各方向）までの距離とその厚さ（ｚ方向）がある。また、特に、ｘ方向の距離は重要である。
【０１１５】
厚さが均一な場合には、電位領域のサイズの目安として、前述の特徴距離Ｘｓが、参考となる。すなわち、ｘ、ｙ方向とも特徴距離Ｘｓの１５倍以上であれば、本実施の形態の効果を得るのに十分である。また、少なくとも、ｙ方向には特徴距離Ｘｓの１．５倍以上、望ましくは５倍以上あれば、本実施の形態の適用範囲が若干ずれるが、高効率、電子ビーム径の高精細の効果が得られる。
【０１１６】
ｘ方向に対し、領域長に充分な長さが必要なのは、本実施の形態による構成が、ｘ方向の電位分布の影響をより大きく受ける電位分布であるためである。
【０１１７】
厚さ方向に変化がある場合には、さらに注意が必要であるが、適宜、電子軌道を考慮して決定することで、本発明の効果を生かすことは十分可能である。
【０１１８】
以上のように、本発明の構成とした場合には、電子放出効率ηの向上が図られると共に、電子ビーム径の収束による高精細化を図ることができる。
【０１１９】
ｘ方向の電子ビーム径の係数としては、Ｋｗとして０．３〜、ｙ方向のビーム径の係数としては、Ｋｈとして０．６〜が可能である。
【０１２０】
以上述べた本発明の電子放出素子、並びにそれを用いた電子放出装置および画像形成装置について、更に好ましい実施形態および作成方法を挙げて詳述する。
【０１２１】
図１１、図１２は本発明による電子放出素子の一例を示す模式図、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ’断面図、図１２は図１１の素子の電子放出部近傍を拡大して示した模式図である。図１３、図１４には、本発明の電子放出素子の製造方法の一例を示す。
【０１２２】
図１１において、図１と同じ部材には、同じ番号を付記した。１は基板、２は低電位電極、３は絶縁層、４は高電位電極、５−１，５−２は第１，第２の導電性膜、６は間隙である。
【０１２３】
１１１は、第２の絶縁層であり、高電位電極４と低電位電極２をそれぞれｘ方向に伸びる配線、ｙ方向に伸びる配線としてマトリクス状に形成した場合に、その交点の容量を低減するために積層される場合がある。
【０１２４】
図１１に示すように、素子はｙ方向にＬ０の長さを有している。また、ｘ方向には、電子放出部（絶縁層３の側壁）から垂直方向に延長した高電位電極幅Ｌ１、低電位電極幅Ｌ２となっている。
【０１２５】
高電位電極幅Ｌ１、低電位電極幅Ｌ２は、前述のように本発明の効果を得るために、一定の長さ以上が必要である。
【０１２６】
例えば、駆動電圧Ｖｆ、アノード電圧Ｖａ、素子−アノード電極８間距離Ｈとした場合、その特徴距離Ｘｓ＝（Ｈ×Ｖｆ）／（π×Ｖａ）であり、好ましくは特徴距離Ｘｓの１５倍以上の幅を持つ電極を用いることが必要である。
【０１２７】
基板１としては、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させＫなどに一部置換したガラス、青板ガラス及びシリコン基板等にスパッタ法等によりＳｉＯ₂を積層した積層体、アルミナ等のセラミックスの絶縁性基板が挙げられる。
【０１２８】
低電位電極２は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【０１２９】
電極の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属、合金材料もしくは後述する導電性膜５と同一の材料から適宜選択される。前記低電位電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数十ｎｍから数百μｍの範囲で選択される。
【０１３０】
絶縁層３は、スパッタ法等の一般的な真空成膜法、熱酸化法、陽極酸化法等で形成され、その厚さとしては、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲から選択される。望ましい材料としてはＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃、ＣａＦ、などの高電界に絶えられる耐圧の高い材料が望ましい。
【０１３１】
高電位電極４は、低電位電極２と同一材料でも異種材料でも良く、好ましくは耐熱性材料が望ましい。またその厚さは、効果を得るため、間隙位置と共に重要なパラメータとなる。したがって、数ｎｍから数百ｎｍの範囲で設定される。また、後述の第１，第２の導電性膜５−１，５−２と兼ねる場合もある。
【０１３２】
第１，第２の導電性膜５−１，５−２は、スパッタ法等の一般的な真空成膜法等で形成される。
【０１３３】
第１，第２の導電性膜５−１，５−２に用いる材料としては、Ｐｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｔ等の金属、およびそれらの合金、ＰｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等の酸化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等である。その抵抗値は、１０³〜１０⁷Ω／□のシート抵抗値を示す。
【０１３４】
第１，第２の導電性膜５−１，５−２に、間隙６を作製するには、例えば、“フォーミング処理”と呼ばれる手法が用いられる。“フォーミング処理”は、連続した導電性膜に電流を流すことで発生するジュール熱によって、連続した導電性膜の一部に間隙を形成する工程である。
【０１３５】
後述の“活性化工程”を行わない場合には、導電性膜の仕事関数（φｗｋ）が重要となる。
【０１３６】
さらに、“フォーミング処理”を終えた素子に“活性化工程”を施すことにより、図１２に示すように、間隙６内の絶縁層３上および導電性膜５上に、炭素を有する膜（カーボン膜）１０を形成する場合がある。
【０１３７】
上記カーボン膜１０は、例えばグラファイト（いわいるＨＯＰＧ，ＰＧ，ＧＣを包含する。ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質炭素（アモルファス炭素及び、アモルファス炭素と前記グラファイトの微結晶の混合物を指す）を含む導電性の膜である。
【０１３８】
本工程によりカーボン膜１０を被覆した場合には、図１２に示す第１の導電性膜５−１と第２の導電性膜５−２とが対向する方向におけるカーボン膜１０の長さは、Ｔ１及びＴ３に加算される。またカーボン膜１０の膜厚は、比較的に薄い方が良く、数ｎｍから数十ｎｍ以下の範囲とするのが好ましい。
【０１３９】
これにより、図１２に示すように、上記活性化工程により、間隙６よりも狭い間隙７が形成される。この間隙７の長さがＴ２となる。
【０１４０】
なお、ここでは、活性化工程で形成する膜１０をカーボン膜としたが、本発明においては、その他の導電性の材料からなる膜であってもよい。
【０１４１】
そして、活性化工程を行なった素子においては、前記第１の導電性膜５−１と電極２に加えて、第１の導電性膜５−１に接続したカーボン膜１０を含めて低電位側導電性部材と呼ぶ。また同様に、活性化工程を行なった素子においては、前記第２の導電性膜５−２と電極４に加えて、第２の導電性膜５−２に接続したカーボン膜１０を含めて高電位側導電性部材と呼ぶ。
【０１４２】
活性化工程で、間隙６付近およびその周辺部に導電性膜とは別の材料が形成された場合、その仕事関数φｗｋは、本実施の形態のパラメータとなるため重要である。
【０１４３】
通常、高電位側導電性部材の仕事関数φｗｋは、活性化工程を行った素子の場合、炭素の仕事関数である、φｗｋ＝５ｅＶが適用される。活性化工程を行わなかった素子の場合には、高電位側の第２の導電性膜５−２の材料の仕事関数が適用される。
【０１４４】
次に図１１に示した電子放出素子の製造工程について図１３、図１４を用いて説明する。
【０１４５】
（１）絶縁性基板１の表面（第１の主面）上に低電位電極２の材料を堆積し、ホトリソグラフィー等による適当な方法で好ましい形状にエッチングを行い低電位電極２を形成する。（図１３（Ａ））。
【０１４６】
（２）第２の絶縁層となる層間絶縁層１１１の材料を堆積し、ホトリソグラフィー等による適当な方法で好ましい形状にエッチングし、低電位電極２を露出させ、層間絶縁層１１１を形成する（図１３（Ｂ））。
【０１４７】
（３）絶縁層３の材料、高電位電極４の材料を堆積し、ホトリソグラフィー等による適当な方法で好ましい形状にエッチングし、再び低電位電極２を露出させ、絶縁層３および高電位電極４を作製する（図１３（Ｃ））。
【０１４８】
高電位電極４の形成手法としては、フォトレジストのスピンコーティング、マスクパターンの露光及び現像を行い、ウェットエッチングもしくはドライエッチングで絶縁層３及び高電位電極４の一部が取り除かれる。エッチング工程は平滑かつ垂直なエッチング面が望ましく、それぞれの電極及び絶縁層の材料に応じて、エッチング方法を選択すれば良い。
【０１４９】
（４）次に、導電性膜５の材料を堆積し、ホトリソグラフィー等による適当な方法で好ましい形状にする（図１３（Ｄ））。
【０１５０】
（５）さらに前述した“フォーミング処理”により、導電性膜の一部に間隙６を作製する（図１３（Ｅ））。
【０１５１】
フォーミング工程の一例としては、低電位電極２と高電位電極４間にパルス発生器１３１で電圧を印加し、導電性膜５の一部に間隙６を作製する方法がある。このフォーミング工程により、図１２などに示す様に、高電位電極４に電気的に接続されている第２の導電性膜５−２と、低電位電極２に電気的に接続されている第１の導電性膜５−１とに分離される。
【０１５２】
（６）さらに、活性化工程を行う。その一例を図１４に示す。活性化工程は、例えば、炭素化合物のガスを含有する雰囲気下で、両極性のパルス電圧の印加を繰り返すことで行うことで、図１２に示す様にカーボン膜１０を形成する。カーボン膜１０の形成領域は、各部材の大きさや、活性化工程において印加する電圧値によっても異なり、例えば図１５に示す様に、各導電性膜５−１，５−２の大半を覆うように形成することもできる。
【０１５３】
上記炭素化合物の雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空装置１４１内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機材料１４２を導入することによっても得られる。
【０１５４】
このときの好ましい有機材料１４２のガス圧は、真空装置１４１の形状や、有機材料１４２の種類などにより異なるため場合に応じ適宜設定される。
【０１５５】
適当な有機材料１４２としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、ニトリル類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣ_nＨ_2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣ_nＨ_2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、アセトニトリル、蟻酸、酢酸、プロピオン酸等が使用できる。この処理により、雰囲気中に存在する有機材料１４２から、炭素あるいは炭素化合物が素子上に堆積物としてカーボン膜１０が積層、被覆される。
【０１５６】
この活性化工程を行うことで、図１２に示す様に、導電性膜５−１，５−２の間に形成された間隙６内の絶縁層３上および導電性膜５−１，５−２上にカーボン膜１０が形成される。そして同時に、間隙６よりも狭い間隙７が、カーボン膜１０によって形成される。
【０１５７】
以上の工程により、本発明の電子放出素子が形成される。
【０１５８】
次に、本発明の電子放出素子の応用例について以下に述べる。電子放出素子を複数個基体上に配列し、例えば電子源あるいは画像形成装置が構成できる。
【０１５９】
電子放出素子の配列については、種々のものが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該電子放出素子の上方に配した制御電極（グリッドとも呼ぶ）により、電子放出素子からの電子を制御駆動するはしご状配置のものがある。
【０１６０】
これとは別に、電子放出素子をｘ方向及びｙ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、ｙ方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。
【０１６１】
まず単純マトリクス配置について以下に詳述する。本発明の電子放出素子の特性を図１６に示した。電子放出素子からの放出電子は、しきい値電圧Ｖｔｈ以上では、電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、しきい値電圧Ｖｔｈ以下では、殆ど放出されない。
【０１６２】
この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に、パルス状電圧を適宜印加すれば、入力信号に応じて、電子放出素子を選択して電子放出量を制御できる。
【０１６３】
以下この原理に基づき、本発明の電子放出素子を複数配して得られる電子源について、図１７を用いて説明する。図１７において、１７１は電子源基体、１７２はｘ方向配線、１７３はｙ方向配線である。１７４は本発明の電子放出素子、１７５は結線である。
【０１６４】
ｍ本のｘ方向配線１７２は，Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。ｙ方向配線１７３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、ｘ方向配線１７２と同様に形成される。これらｍ本のｘ方向配線１７２とｎ本のｙ方向配線１７３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは，共に正の整数）。
【０１６５】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成される。例えば、ｘ方向配線１７２を形成した基体１７１の全面或は一部に所望の形状で形成され、特に、ｘ方向配線１７２とｙ方向配線１７３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【０１６６】
ｘ方向配線１７２とｙ方向配線１７３は、それぞれ外部端子として引き出されている。また、電子放出素子１７４を構成する一対の電極（不図示）は、ｍ本のｘ方向配線１７２とｎ本のｙ方向配線１７３と電気的に接続されている。
【０１６７】
配線１７２と配線１７３を構成する材料、結線１７５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の電極の材料により適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【０１６８】
ｘ方向配線１７２には、ｘ方向に配列した電子放出素子１７４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、ｙ方向配線１７３には、ｙ方向に配列した放出素子１７４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子１７４に印加される走査信号と変調信号の差電圧として供給される。
【０１６９】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【０１７０】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図１８を用いて説明する。
【０１７１】
図１８は、画像形成装置の表示パネルの一例を示す模式図であり、１７１は電子放出素子を複数配した電子源基体、１８１は電子源基体１７１を固定したリアプレート、１８６はガラス基体１８３の内面に蛍光膜１８４とメタルバック１８５等が形成されたフェースプレートである。
【０１７２】
１８２は支持枠であり、該支持枠１８２には、リアプレート１８１、フェースプレート１８６がフリットガラス等を用いて接続されている。
【０１７３】
外囲器１８７は、例えば大気中、真空中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。外囲器１８７は、上述の如く、フェースプレート１８６、支持枠１８２、リアプレート１８１で構成される。
【０１７４】
リアプレート１８１は主に電子源基体１７１の強度を補強する目的で設けられるため、電子源基体１７１自体で十分な強度を持つ場合は別体のリアプレート１８１は不要とすることができる。即ち、基体１７１に直接支持枠１８２を封着し、フェースプレート１８６、支持枠１８２及び基体１７１で外囲器１８７を構成しても良い。
【０１７５】
一方、フェースプレート１８６、リアプレート１８１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１８７を構成することもできる。
【０１７６】
図１９にフェースプレート１８６の例を示す。図１９（ａ）は、ストライプ構造、（ｂ）はマトリクス構造である。
【０１７７】
本発明における画像形成装置では、高精細表示が可能となるため、これらの配列の形態とピッチが選択できる。また、本発明の電子放出素子では、特にｘ方向の電子ビーム径を小さくできることから、図１９（ａ）で示したストライプ構造に対して有利な構成である。
【０１７８】
フェースプレート１８６はそれぞれ、蛍光体１９２、黒色部材１９１で構成されている。黒色部材１９１、蛍光体１９２の材料としては、一般的なものが使用可能である。
【０１７９】
ただし、一般的に、電子放出素子において電子ビームのビーム径を小さくした場合においても、蛍光体ではそれに加えて、さらに広がりのある光のビームとして変換される。したがって、高精細表示を目指す場合には、蛍光体としても、適宜、ビーム広がりを考慮して、材料および、膜厚を選択される必要がある。
【０１８０】
フェースプレート１８６とリアプレート１８１の間の距離は、支持枠１８２、もしくは、スペーサー（不図示）により、一定の距離Ｈで保持される。平板型表示装置のための距離Ｈとしては、一般に、数μｍ〜数ｍｍが選択される。
【０１８１】
その距離Ｈは、前述（３ａ）、（３ｂ）式で示されるように、電子放出素子からのビームが蛍光体へと到達する場合の到達位置、および電子ビーム径の関数であり、Ｈが小さい程、高精細なビーム径が得られる。ただし、Ｈが小さいと、真空を保持するのが難しくなるため、大きなサイズの画像形成装置には不向きとなる。
【０１８２】
一方、（３ａ）、（３ｂ）式は、Ｖａ＞＞Ｖｆの際の成立し、画像形成装置としては一般的にＶａは１ｋＶ以上３０ｋＶ以下の値が選択される。
【０１８３】
しかし、Ｈを小さくし、かつ、Ｖａを高くすると、放電を起こし易くなるため、その作製方法に配慮が必要となる。したがって、本実施の形態において、好ましい範囲としては、Ｈは０．１ｍｍ以上５ｍｍ以下、Ｖａは１ｋＶ以上２０ｋＶ以下が選択される。
【０１８４】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について図２０を用いて説明する。
【０１８５】
図２０において、２０１は画像表示パネル、２０２は走査回路、２０３は制御回路、２０４はシフトレジスタである。２０５はラインメモリ、２０６は同期信号分離回路、２０７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１８６】
画像表示パネル２０１は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。
【０１８７】
端子Ｄｏｘ１乃至Ｄｏｘｍには、画像表示パネル２０１内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導型電子放出素子群を一行（ｎ素子）ずつ順次駆動するための走査信号が印加される。
【０１８８】
端子Ｄｏｙ１乃至Ｄｏｙｎには、前記走査信号により選択された一行の表面伝導型電子放出素子の各素子の出力電子ビームを制御するための変調信号が印加される。
【０１８９】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋ［Ｖ］の直流電圧が供給されるが、これは表面伝導型電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。
【０１９０】
走査回路２０２について説明する。同回路は、内部にｍ個のスイッチング素子を備えたものである（図中、Ｓ１ないしＳｍで模式的に示している）。
【０１９１】
各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、画像表示パネル２０１の端子Ｄｏｘ１乃至Ｄｏｘｍと電気的に接続される。
【０１９２】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路２０３が出力する制御信号ＴＳＣＡＮに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。
【０１９３】
直流電圧源Ｖｘは、本例の場合には表面伝導型電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０１９４】
制御回路２０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路２０３は、同期信号分離回路２０６から送られる同期信号ＴＳＹＮＣに基づいて、各部に対してＴＳＣＡＮおよびＴＳＦＴおよびＴＭＲＹの各制御信号を発生する。
【０１９５】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離するための回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。
【０１９６】
同期信号分離回路２０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上ＴＳＹＮＣ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【０１９７】
シフトレジスタ２０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号ＴＳＦＴに基づいて動作する（即ち、制御信号ＴＳＦＴはシフトレジスタ２０４のシフトクロックであるということもできる。）。
【０１９８】
シリアル／パラレル変換された画像１ライン分（電子放出素子ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフトレジスタ２０４より出力される。
【０１９９】
ラインメモリ２０５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路２０３より送られる制御信号ＴＭＲＹに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調信号発生器２０７に入力される。
【０２００】
変調信号発生器２０７は、画像データＩｄ’１乃至Ｉｄ’ｎの各々に応じて表面伝導型電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて画像表示パネル２０１内の表面伝導型電子放出素子に印加される。
【０２０１】
前述したように、本実施の形態の電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。
【０２０２】
このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０２０３】
したがって、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器２０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０２０４】
パルス幅変調方式を実施するに際しては、変調信号発生器２０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０２０５】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式のものをもアナログ信号式のものをも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【０２０６】
デジタル信号式を用いる場合には、同期信号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには同期信号分離回路２０６の出力部にＡ／Ｄ変換器を設ければ良い。
【０２０７】
これに関連してラインメモリ２０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器２０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器２０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。
【０２０８】
パルス幅変調方式の場合、変調信号発生器２０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。
【０２０９】
必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０２１０】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器２０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。
【０２１１】
パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて表面伝導型電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０２１２】
このような構成をとり得る本実施の形態の画像形成装置（図１８）においては、各電子放出素子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。高圧端子Ｈｖを介してメタルバック１８５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１８４に衝突し、発光が生じて画像が形成される。
【０２１３】
ここで述べた画像形成装置の構成は、画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式などの他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０２１４】
本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０２１５】
【実施例】
以下、本発明の実施例を詳細に説明する。
【０２１６】
［実施例１］
図１１、図１３、図１４、図１５を用いて本実施例で作成した電子放出素を説明する。
【０２１７】
（工程１）
基板１に石英基板を用い、十分洗浄を行った後、低電位電極２としてスパッタ法により厚さ５００ｎｍのＡｌを堆積した。
【０２１８】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０２１９】
次に、パターニングした前記フォトレジストをマスクとし、Ａｌ層をＢＣ₃等の塩素系ガスを用いてドライエッチングして低電位電極２を形成した（図１３（Ａ）。
【０２２０】
（工程２）
ｒｆスパッタ法を用いて層間絶縁層１１１として厚さ５００ｎｍのＳｉＯ₂を堆積した。
【０２２１】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。次に、パターニングした前記フォトレジストをマスクとし、層間絶縁層１１１をフッ酸系のウエットエッチングを行い、低電位電極２上面で停止させた（図１３（Ｂ））。
【０２２２】
層間絶縁層の幅は２０μｍとし、図１１（ａ）のように素子部の周囲を囲むように形成した。層間絶縁層の断面は、緩やかな傾斜を持つようにし、後述する工程３の絶縁層３、および高電位電極４の層間絶縁層１１１の段差部による膜切れを防止した。
【０２２３】
（工程３）
絶縁層３としてＳｉＯ₂を厚さ４０ｎｍ、高電位電極４としてＴａを厚さ５ｎｍを堆積した。
【０２２４】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０２２５】
次に、パターニングした前記フォトレジストをマスクとし、高電位電極４及び絶縁層３をＲＩＥによりエッチングした。エッチングガスにはＣＦ₄ガスを選択した。
【０２２６】
またドライエッチング時の他の条件は装置のサイズや構成、基板サイズで異なるが、本実施例では圧力２．７Ｐａ、放電電力１０００Ｗを用いた。このときの絶縁層３と低電位電極２とのエッチング選択比が２倍以上あることを利用して低電位電極２でエッチングを停止させた（図１３（Ｃ））。
【０２２７】
ここまでの工程で作製した電極幅は、図１１に示す様に、Ｌ１＝３０μｍ、Ｌ２＝３０μｍであった。また、ｙ方向の低電位電極２の開口幅は、２００μｍとした。
【０２２８】
（工程４）
次に、フォトリソグラフィー技術を用いてフォトレジストに開口部を形成した。
【０２２９】
次に、導電性膜５として厚さ４ｎｍのＰｄ膜を堆積した。この後フォトレジストを剥離し、導電性膜５をリフトオフ法により素子の中央部に高電位電極４と低電位電極２にわたって形成した（図１３（Ｄ））。図１１における導電性膜５の長さＬ０は５０μｍとした。
【０２３０】
（工程５）
次に、フォーミング工程を行う。低電位電極２と高電位電極４との間に１５Ｖのパルス電圧（ＯＮ時間：１ｍｓｅｃ／ＯＦＦ時間：９ｍｓｅｃ）を印加し、導電性膜を高電位側と低電位側に分離し、間隙６を形成した（図１３（Ｅ））。
【０２３１】
間隙６の形成の終了判定は電極間の抵抗で行い、抵抗が１０ＭΩとなった時点で電圧印加を終了した。
【０２３２】
（工程６）
次に、活性化工程を行った。上記工程５まで終えた素子を図１４に示すような真空装置１４１に設置し、２×１０^-6Ｐａに到達するまで十分に排気した。
【０２３３】
次に有機材料１４２としてＢＮ（ベンゾニトリル）を１×１０^-4Ｐａになるように真空装置１４１に導入し、有機ガス雰囲気中でパルス電圧を電極２，４間に印加した。パルス電圧は、ＯＮ電圧の極性が交互に現れる両極のパルス電圧を印加した。その結果、炭素を主成分とするカーボン膜１０が厚さ２ｎｍで堆積した（図１４、図１５）。前記活性化工程は、素子間に流れる電流Ｉｆが飽和した時点で終了した。
【０２３４】
その後、再び２×１０^-6Ｐａに到達するまで十分に排気後、素子部を約２００℃で５時間加熱し、素子に付着した有機物を除去した。最終的に形成した、図１５に示す間隙７の幅Ｔ２は５ｎｍであることが電子顕微鏡観察から測定された。また、カーボン膜１０は、第２の導電性膜５−２の屈曲した領域上も覆っていた。
【０２３５】
このようにして作製した本実施例の電子放出素子の上方にアノード電極８を、図２に示したように配置し、効率およびビーム径を測定した。
【０２３６】
素子には電極２，４間に駆動電圧Ｖｆ＝１５Ｖからなるパルス電圧を印加し、電極２，４間に流れる素子電流Ｉｆと、電子放出電流Ｉｅを計測した。ビーム径は、Ｐ２２蛍光体とメタルバック（Ａｌ膜）からなる蛍光板をアノード電極として使用し、素子からＨ＝２ｍｍ離れたＡｌ膜に、Ｖａ＝１０ｋＶを印加し、そこでの発光強度分布を、ＣＣＤカメラで結像して測定した。測定されるビーム径は、ピーク強度の１／１００の強度比とした。この測定で求めたビーム径は、蛍光体での光の広がりを含んだものであり、その広がりは電子のビーム径＋４０μｍと見積もり電子のビーム径を逆算した。
【０２３７】
本実施例では、効率η＝１．８５％で、Ｉｆ＝１．５ｍＡ、Ｉｅ＝２７.８μＡであった。
【０２３８】
また、測定されたビーム径はＬｗ（ｍｅｓ）＝１２０μｍ、Ｌｈ（ｍｅｓ）＝２４０μｍであった。蛍光体の広がりのない電子のビーム径を概算するとＬｗ＝９０μｍ、Ｌｈ＝２００μｍであり、さらに、（３ａ）、（３ｂ）式から概算すると、Ｋｗ＝０．３３、Ｋｈ＝０．６１である。
【０２３９】
本実施例では、間隙７は絶縁層のほぼ中央部に形成されたため、
Ｔ１＝（絶縁層３の厚み／２）＋（高電位電極４の厚み）＋（第２の導電性膜５−２の厚み）＋（活性化工程によって第２の導電性膜５−２上に堆積したカーボン膜１０の厚み）−（間隙７の幅／２）
＝２０＋５＋４＋２−２．５＝２８．５ｎｍ
となる。
【０２４０】
また、
Ｔ３＝（絶縁層３の厚み／２）−（第１の導電性膜５−１の厚み）−（活性化工程によって第１の導電性膜５−２上に堆積したカーボン膜１０の厚み）−（間隙７の幅／２）
＝２０−４−２−２．５＝１１．５ｎｍ
となる。
【０２４１】
（２）および（２）’式に上記Ｔ３の値、カーボンの仕事関数φｗｋ＝５ｅＶを代入すると、本発明における効果的なＴ１が算出でき、Ｔ１ｍａｘ＜４７ｎｍ、さらにＴ１ｍａｘ’＜３１ｎｍとなり、本発明の提案する形状範囲に存在していることがわかる。したがって、電子放出効率の高効率化と電子ビーム径の高精細化が実現されている。
【０２４２】
また本実施例では、（１）式より、Ｘｓ＝０．９５μｍであり、高電位電極の幅Ｌ１＝３０μｍ、低電位電極の幅Ｌ２＝３０μｍと、Ｘｓの１５倍よりも大きくなっており、本発明の適用範囲内にある。
【０２４３】
［実施例２］
図２１を用いて本実施例で作成した電子放出素子を説明する。
【０２４４】
本実施例では、Ｔ１を減少させるために、実施例１で用いた高電位電極４を省略し、第２の導電性膜５−２のみで高電位側導電性部材を構成している。
【０２４５】
作製方法は、実施例１の（工程３）において、高電位電極の堆積、加工の工程が省略される以外は、実施例１とほぼ同様である。
【０２４６】
本実施例において
Ｔ１＝（絶縁層３の厚み／２）＋（第２の導電性膜５−２の厚み）＋（活性化工程によって第２の導電性膜５−２上に堆積したカーボン膜１０の厚み）−（間隙７の幅／２）
＝２０＋４＋２−２．５＝２３．５ｎｍ
となっている。
【０２４７】
また、さらに、実施例１の素子において、間隙７の位置からの距離Ｔ１を変えるために、高電位電極の厚さを１０ｎｍから５００ｎｍまで変化させて効率、ビーム径を測定した。
【０２４８】
これらの結果をまとめて、表１に示す。なお、Ｉｆは実施例１とほぼ同様であった。
【０２４９】
【表１】

この結果は、図４（ａ）のグラフと対応している。このことより、高電位領域の長さを減少させることは、効率の向上に効果があり、また、ビーム径の高精細化に効果があることがわかる。ただし、本実施例で示したようにＴ１が小さくなるとその効果は飽和する傾向となる。
【０２５０】
［実施例３］
図２２を用いて電子放出素子の実施例３を説明する。本実施例では、Ｔ３を大きくし、効率向上に効果のある構成である。
【０２５１】
作製方法は、（工程１）と（工程３）が以下の（工程１’）と（工程３’）のように変更される以外は、実施例１と同様である。
【０２５２】
（工程１’）
基板１に石英を用い、十分洗浄を行った後、スパッタ法により厚さ２００ｎｍのＡｌ−Ｔａ合金層及び厚さ５００ｎｍの高純度Ｔａからなる金属層２’を堆積した。
【０２５３】
次に、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）を用いてレジストパターンを形成した。
【０２５４】
次に、パターニングした前記フォトレジストをマスクとし、全圧４ＰａからなるＣｌ₂ガスを用いてＡｌ−Ｔａ合金層及びＴａからなる金属層を同時にドライエッチングした。
【０２５５】
（工程３’）
次に厚さ４０ｎｍの絶縁層と厚さ５ｎｍのＴａからなる金属層を連続して堆積した。
【０２５６】
次に、パターニングした前記フォトレジストをマスクとし、Ｔａからなる金属層、絶縁層、Ｔａからなる金属層をＣＦ₄によるエッチングガスによってドライエッチングし、Ａｌ−Ｔａ合金層とＴａからなる金属層とのエッチングガスによる選択比の違いを利用してＡｌ−Ｔａ合金層上で停止させた。これにより、Ａｌ−Ｔａ合金層からなる第１の低電位電極２とＴａからなる第２の低電位電極２’、絶縁層３、Ｔａからなる高電位電極４の積層構造が形成された。
【０２５７】
以下実施例１と同様の工程により電子放出素子を作製した。
【０２５８】
実施例１と同様に、素子をＶｆ＝１５Ｖで駆動し、素子からＨ＝２ｍｍ離れたアノード電極に、Ｖａ＝１０ｋＶ印加して素子の評価を行った。
【０２５９】
本実施例では、効率η＝２．０％であり、測定されたビーム径はＬｗ（ｍｅｓ）＝１４０μｍ、Ｌｈ（ｍｅｓ）＝２６０μｍであった。
【０２６０】
蛍光体の広がりのない電子のビーム径を概算するとＬｗ＝１００μｍ、Ｌｈ＝２１０μｍであり、さらに、（３ａ）、（３ｂ）式から概算すると、Ｋｗ＝０．６５、Ｋｈ＝０．５５である。
【０２６１】
本実施例では、Ｔ１、Ｔ３は、
Ｔ１＝（絶縁層３の厚み／２）＋（高電位電極４の厚み）＋（第２の導電性膜５−２の厚み）＋（活性化工程によって第２の導電性膜５−２上に堆積したカーボン膜１０の厚み）−（間隙７の幅／２）
＝２０＋５＋４＋２−２．５＝２８．５ｎｍ
となり、第１実施例と同じである。
【０２６２】
一方、
Ｔ３＝（Ｔａからなる第２の低電位電極２’の厚み）＋（絶縁層３の厚み／２）−（第１の導電性膜５−１の厚み）−（活性化工程によって第１の導電性膜５−２上に堆積したカーボン膜１０の厚み）−（間隙７の幅／２）
＝５００＋２０−４−２−２．５＝５１１．５ｎｍ
となる。
【０２６３】
したがって、（２）’式に上記Ｔ３の値、カーボンの仕事関数φｗｋ＝５ｅＶを代入すると、本発明における効果的なＴ１が算出でき、Ｔ１ｍａｘ’＜３３６ｎｍとなり、本発明の提案する形状範囲に存在していることがわかる。
【０２６４】
したがって、電子放出効率の高効率化と電子ビーム径の高精細化が実現されている。
【０２６５】
本実施例では、低電位電極を掘り込んだことで、同じＴ１でもさらに実施例１よりも高効率となる。しかしながら、電子ビーム径は若干広がった。これは、Ｔ３を大きくすることで、前述の（Ｖｆ−φｗｋ）の等電位面が高電位面から広がり、間隙からｚ方向に下向きで放出する電子のうち散乱なし到達する電子が多くなることで効率が大きくなったものと考えられるが、一方、そのための、電子の到達位置の分布が若干大きくなり、電子ビームが広がったと考えられる。
【０２６６】
また、Ｔ３を大きくしたことで、実施例１に比較して多数の素子を作製したときの効率ばらつきが低減した。これは、素子作製の際には、間隙の位置は、絶縁層に対して必ずしも中央部にならない場合があり、その場合には、素子のばらつきとなっていたが、Ｔ３を大きくしたことで、その相対的な位置のばらつきが小さくなったためと考えられる。
【０２６７】
［実施例４］
図２３を用いて電子放出素子の実施例４を説明する。
【０２６８】
本実施例では、Ｔ３の構造が若干異なる変形例であり、Ｔａからなる第２の低電位電極２’の断面が、エッチングにより、逆テーパの形状をしている。
【０２６９】
この場合は、絶縁層３より上部、すなわち間隙７の周辺は、実施例３と同様である。
【０２７０】
実施例１と同様に、素子をＶｆ＝１５Ｖで駆動し、素子からＨ＝２ｍｍ離れたアノード電極に、Ｖａ＝１０ｋＶ印加して素子の評価を行った。
【０２７１】
本実施例では、効率η＝２．０５％であり、Ｉｆは実施例３と同様であった。
【０２７２】
また、測定されたビーム径はＬｗ（ｍｅｓ）＝１４０μｍ、Ｌｈ（ｍｅｓ）＝２６０μｍであった。蛍光体の広がりのない電子のビーム径を概算するとＬｗ＝１００μｍ、Ｌｈ＝２１０μｍであり、さらに、（３ａ）、（３ｂ）式から概算すると、Ｋｗ＝０．６５、Ｋｈ＝０．５５であった。
【０２７３】
本実施例では、実施例３に比べ、効率は若干であるが向上し、ビーム径は実施例３と同様であった。
【０２７４】
Ｔ３に関しては、逆テーパにすることで、若干であるが、効率向上の効果がある。これは、実施例３と同様に、（Ｖｆ−φｗｋ）の等電位面が高電位面から広がり、間隙からｚ方向に下向きで放出する電子のうち散乱なし到達する電子が多くなることで効率が大きくなったものと考えられる。
【０２７５】
ただし、後述するように、間隙部および高電位電極の傾斜は、特性の劣化につながり本実施例とは大きく異なる。
【０２７６】
［実施例５］
本実施例では、間隙の作製方法が実施例１と異なっているが、素子の基本構造は図１１に示したものと同一である。
【０２７７】
（工程１’）
基板１に石英基板を用い、十分洗浄を行った後、低電位電極２の材料としてスパッタ法により厚さ５００ｎｍのＴａを堆積した。
【０２７８】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０２７９】
次に、パターニングした前記フォトレジストをマスクとし、Ｔａ層をＣＦ₄ガスを用いてドライエッチングし低電位電極２を形成した。
【０２８０】
（工程２）は実施例１と同じである。
【０２８１】
（工程３’）
絶縁層３の材料としてＳｉＯ₂を厚さ７０ｎｍ、高電位電極４の材料としてＴａを厚さ１０ｎｍを堆積した。
【０２８２】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０２８３】
次に、パターニングした前記フォトレジストをマスクとし、高電位電極４の材料、絶縁層３の材料、低電位電極２の一部をＲＩＥによりエッチングした。エッチングガスにはＣＦ₄ガスを選択した。またドライエッチング時の他の条件は装置のサイズや構成、基板サイズで異なるが、本実施例では圧力２．７Ｐａ、放電電力１０００Ｗを用いた。低電位電極２のエッチング深さは２００ｎｍとし、エッチング時間を制御して所望の厚さで停止させた。
【０２８４】
ここまでの工程で作製した電極幅は、Ｌ１は３０μｍ、Ｌ２＝３０μｍであった。また、ｙ方向の低電位電極の開口幅は、２００μｍとした。
【０２８５】
（工程４’）
次に、フォトリソグラフィー技術を用いてフォトレジストに開口部を形成した。
【０２８６】
次に、導電性膜５として厚さ７ｎｍのＴａ膜を堆積した。この後フォトレジストを剥離し、導電性膜５をリフトオフ法により素子の中央部に高電位電極と低電位電極にわたって形成した。素子長Ｌ０は５０μｍとした。
【０２８７】
（工程５’）
次に、フォーミング工程を行う。低電位電極２と高電位電極４間に１０Ｖから１Ｖ／ｓｅｃで波高値を２０Ｖまで上昇させながら、パルス電圧（ＯＮ時間：５ｍｓｅｃ／ＯＦＦ時間：１５ｍｓｅｃ）を印加した。この工程により、導電性膜５は高電位側（第２の導電性膜５−２）と低電位側（第１の導電性膜５−１）に分離し、Ｔａ膜に間隙６を形成した。
【０２８８】
間隙６の形成の判定は電極間の抵抗で行い、抵抗が１０ＭΩとなった時点で電圧印加を終了した。
【０２８９】
（工程６）
実施例１で行った活性化工程は、本実施例では行わなかった。
【０２９０】
間隙６の幅はＴ２＝８ｎｍと電子顕微鏡観察から測定された。
【０２９１】
このようにして作製した実施例５による電子放出素子を、実施例１と同様に、効率およびビーム径を測定した。ただし、駆動電圧はＶｆ＝１８Ｖとした。
【０２９２】
本実施例では、効率η＝２．１％であったが、Ｉｆ＝０．５ｍＡは他の実施例にくらべて小さく、したがって、電子放出電流Ｉｅ＝１０.５μＡと若干小さくなった。
【０２９３】
測定されたビーム径はＬｗ（ｍｅｓ）＝１５０μｍ、Ｌｈ（ｍｅｓ）＝２７０μｍであった。蛍光体の広がりのない電子のビーム径を概算するとＬｗ＝１１０μｍ、Ｌｈ＝２３０μｍであり、さらに、（３ａ）、（３ｂ）式から概算すると、Ｋｗ＝０．６５、Ｋｈ＝０．５３である。
【０２９４】
本実施例では、間隙は絶縁層のほぼ中央部に形成されたため、
Ｔ１＝（絶縁層３の厚み／２）＋（高電位電極４の厚み）＋（第２の導電性膜５−２の厚み）−（間隙６の幅／２）
＝３５＋１０＋７−４＝４８ｎｍ
となる。
【０２９５】
また、
Ｔ３＝（上記工程３’において低電位電極２のエッチング深さ）＋（絶縁層３の厚み／２）−（第１の導電性膜５−１の厚み）−（間隙６の幅／２）
＝２００＋３５−７−４＝２２９ｎｍ
となる。
【０２９６】
本実施例では、第２の導電性膜５−２が高電位側導電性部材の表面を構成しており、その仕事関数はＴａの仕事関数となる。したがって、（２）’式に上記Ｔ３の値、駆動電圧Ｖｆ＝１８Ｖ、Ｔａの仕事関数φｗｋ＝４．１ｅＶを代入すると、本実施例における効果的なＴ１が算出でき、Ｔ１ｍａｘ’＜６８０ｎｍとなり、本発明で規定する範囲に存在していることがわかる。
【０２９７】
したがって、電子放出効率の高効率化と電子ビーム径の高精細化が実現されていた。
【０２９８】
仕事関数φｗｋが低くなり、駆動電圧がＶｆが大きくなると、電子の最大飛翔距離が長くなるため、高効率のために許容されるＴ１ｍａｘ’は著しく大きくすることができる。ただし、電子ビーム径の広がりも大きくなるので、注意が必要である。
【０２９９】
本実施例において、異なる材質、異なる駆動条件でも、式（２）’が目安となり、本発明による形状が、高効率と高精細を実現する条件であることがわかる。
【０３００】
［実施例６］
図９を用いて電子放出素子の実施例６を説明する。
【０３０１】
これまでの実施例では、高電位電極４と絶縁層３の断面はほぼ垂直であったが、本実施例では垂直から外れている。
【０３０２】
作製方法は、実施例１と同様であるが、ガス圧力、エッチングパワーなどのエッチング条件をかえ、さらに、エッチング方法をドライエッチングから、ウェットエッチングにかえて、さまざまな角度の素子を作製した。
【０３０３】
実施例１と同様に、素子をＶｆ＝１５Ｖで駆動し、素子からＨ＝２ｍｍ離れたアノード電極に、Ｖａ＝１０ｋＶ印加して素子の評価を行った。
【０３０４】
【表２】

この結果は、図１０のグラフと対応している。
【０３０５】
このことより、傾斜角度θは、本発明における効果と相関があり、９０度±１０度では、その効果がかわらないが、角度が小さくなると平面型に近づき、また、逆テーパになると、電子ビーム径はそれほどかわらないが著しい効率の低下が現れる。
【０３０６】
また、従来の平面型と異なる効果を得るためには、傾斜角度θとして、４５度以上１００度以下が目安となる。
【０３０７】
［実施例７］
図１７〜図２０を用いて本発明の電子放出素子を複数配して得られる電子源および画像形成装置について説明する。適用する電子放出素子としては実施例１で作成した素子（図１１）を使用した。
【０３０８】
画像形成装置では、複数配置したことに伴う素子の容量が増大すると、図１７に示すマトリクス配線においては、パルス幅変調に伴う短いパルスを加えても容量成分によって波形がなまり、期待した階調が取れないなどの問題が生じる。
【０３０９】
このため本実施例では、実施例１に示したように電子放出部のすぐ脇に、図１１の１１１に示す層間絶縁層を配し、電子放出部以外での容量性分の増加を低減する構造を採用している。
【０３１０】
また、層間絶縁層１１１はｘ方向の隣接素子の影響を少なくする役割も果たしている。
【０３１１】
本実施例による構成では、素子から放出された電子の軌道はこう電位側に偏り、アノード電極付近では、隣接素子の上部まで達している。したがって、隣接素子、特にｘ方向の隣接素子の影響は受けやすい構成である。
【０３１２】
本実施例による効果を得るためには前述の通り、高電位電極のｘ方向の幅Ｌ１は、隣接電位の電子軌道の影響を受けないように、駆動状態において定義される特徴距離Ｘｓの１５倍より大きく設定している。さらに、層間絶縁層１１１を積層し、より高い位置に高電位を配置することで、隣接素子の低電位の影響はほとんどなくなる構成となっている。
【０３１３】
さらに、駆動時以外においても、層間絶縁層１１１が重要となる。
【０３１４】
例えば、前記した活性化工程中では、駆動時とほぼ同様の電圧が交互の極性で印加される。そのため、活性化工程においては、低電位電極２にも高電位がかかる状態となり、電子放出部からの電子が、素子周辺に飛来する可能性がある。この場合、層間絶縁層１１１を設けない場合には、低電位電極２の周囲に比較的高い電界が形成されることになる。その結果、低電位電極２の周囲に付着物等が配置され、隣接する素子間でのでリーク電流の発生となったり、放電破壊のきっかけとなったりする恐れがある。
【０３１５】
層間絶縁層１１１を厚く配置することで、隣接する素子間の領域での高電界の形成が抑制され、安定した活性化が行われる。
【０３１６】
図１７においてｍ本のｘ方向配線１７２はＤｘ１，Ｄｘ２，…Ｄｘｍからなり、厚さ約０．５μｍ、幅２５０μｍのＡｌで構成されている。本実施例においては、低電位電極２がそれを代用している。さらに、低電位電極２の下部に別の材料からなる配線を配置することは、適宜設計されうる構成である。
【０３１７】
ｎ本のｙ方向配線１７３はＤｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、厚さ５ｎｍ、幅１００μｍのＴａで構成されている。本実施例においては、図１１に示す高電位電極４がこれらを代用している。
【０３１８】
ｍ本のｘ方向配線１７２とｎ本のｙ方向配線１７３との間には、さらに０．５μｍのＳｉＯ₂からなる層間絶縁層が設けられており、両者を電気的に分離している。
【０３１９】
層間絶縁層は、ｘ方向配線１７２とｙ方向配線１７３の交差部の電位差に耐え得るように、本実施例では１素子当たりの素子容量が１ｐＦ以下、素子耐圧２５Ｖになるように層間絶縁層の厚さが決められた。さらに、高電位電極の上部、特に層間絶縁層を配す領域のみに別の材料からなる配線を配置することは、適宜設計されうる構成である。
【０３２０】
ｘ方向配線１７２とｙ方向配線１７３は、それぞれ外部端子として引き出されている。
【０３２１】
ｘ方向配線１７２には、ｘ方向に配列した本発明の電子放出素子１７４の各行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。
【０３２２】
一方、ｙ方向配線１７３には、ｙ方向に配列した本発明の電子放出素子１７４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。
【０３２３】
各電子放出素子１７４に印加される駆動電圧は、当該素子１７４に印加される走査信号と変調信号の差電圧として供給される。本実施例においてはｙ方向配線は高電位、ｘ方向配線は低電位になるように接続された。本実施例に所望の電位構造が得られる構成となる。
【０３２４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【０３２５】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置について図１８を用いて説明する。図１８は、ガラス基板材料としてソーダライムガラスを用いた画像形成装置としての表示パネルを示す図である。
【０３２６】
図１８において、１７１は電子放出素子を複数配した電子源基体、１８１は電子源基体１７１を固定したリアプレート、１８６はガラス基体１８３の内面に蛍光膜１８４とメタルバック１８５等が形成されたフェースプレートである。
【０３２７】
１８２は、支持枠であり該支持枠１８２には、リアプレート１８１、フェースプレート１８６がフリットガラス等を用いて接続されている。
【０３２８】
外囲器１８７は、真空中で、４５０度の温度範囲で１０分焼成することで、封着して構成される。
【０３２９】
本件のパネルには図１９（ａ）であるストライプ構造を使用した。
【０３３０】
ブラックストライプ（黒色部材１９１）の材料としては、本実施例では通常用いられている黒鉛を主成分とする材料用いた。蛍光体１９２としては、Ｐ２２を使用した。
【０３３１】
図１８において蛍光膜１８４の内面側には、メタルバック１８５が設けられた。
【０３３２】
メタルバック１８５は、蛍光膜作製後、蛍光膜１８４の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作られた。
【０３３３】
フェースプレート１８６には、更に蛍光膜１８４の導電性を高めるため、通常メタルバック１８５の内面側に導電性カーボンからなる電極（不図示）を設けた。
【０３３４】
前述の封着を行う際には、蛍光膜１８４の位置と電子放出素子１７４とを対応させる必要がある。本実施例における画像形成装置の場合、電子放出素子１７４と蛍光膜１８４は、ｘ方向に位置ずれしているため、駆動条件におけるこの位置ずれを考慮して、位置合わせを行った。
【０３３５】
本実施例では、電子源と蛍光膜１８４の距離Ｈは２ｍｍとし、駆動条件は、Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶとした。そして、電子源から電子の射出方向に１５０μｍシフトした位置に対応する位置に蛍光体を配置した。
【０３３６】
本実施例における、１画素のサイズは、ｘ方向１５０μｍ、ｙ方向２５０μｍとなっている。
【０３３７】
次に、このようにして構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための、駆動回路の構成例について、図２０を用いて説明する。
【０３３８】
走査回路２０２について説明する。同回路は、内部にｍ個のスイッチング素子を備えたもので（図中，Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル２０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続される。
【０３３９】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路２０３が出力する制御信号ＴＳＣＡＮに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。
【０３４０】
直流電圧源Ｖｘは、本例の場合には本発明の電子電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０３４１】
制御回路２０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路２０３は、同期信号分離回路２０６より送られる同期信号ＴＳＹＮＣに基づいて、各部に対してＴＳＣＡＮおよびＴＳＦＴおよびＴＭＲＹの各制御信号を発生する。
【０３４２】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離するための回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。
【０３４３】
同期信号分離回路２０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上ＴＳＹＮＣ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【０３４４】
シフトレジスタ２０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号ＴＳＦＴに基づいて動作する（即ち、制御信号ＴＳＦＴは，シフトレジスタ２０４のシフトクロックであるということもできる。）。
【０３４５】
シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ２０４より出力される。
【０３４６】
ラインメモリ２０５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路２０３より送られる制御信号ＴＭＲＹに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調信号発生器２０７に入力される。
【０３４７】
変調信号発生器２０７は、画像データＩｄ’１乃至Ｉｄ’ｎの各々に応じて電子放出素子の各々を適切に駆動変調するための信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル２０１内の電子放出素子に印加される。
【０３４８】
前述したように、電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値Ｖｔｈ以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。
【０３４９】
このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。
【０３５０】
その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０３５１】
したがって、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器２０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０３５２】
パルス幅変調方式を実施するに際しては、変調信号発生器２０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０３５３】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式を用いた。
【０３５４】
本実施例では、変調信号発生器２０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器２０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いた。
【０３５５】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０３５６】
さらに、本実施例の素子のＶａ依存性を測定したところ、図６に示すグラフとなった。
【０３５７】
このことから、本実施例の素子では、Ｖａ＝５〜６ｋＶで使用しても、十分な効率が得られることがわかった。また、電子ビーム径はｘ方向に約３０％、ｙ方向には約２０％程広がったが、放出位置はほとんどかわらず、同様の構成で使用可能なことがわかった。
【０３５８】
Ｖａを低くできると、高圧電源の負担を低くすることができ、また、パネル内の放電の確率も下げることができ、パネル作製の低コスト化と、パネルの長寿命化が図れるという別の効果も期待できる。
【０３５９】
［実施例８］
さらに、実施例７の類似の構成である別の画像形成装置の実施例を示す。本実施例では、作製方法は、実施例７とほぼ同じで、電子源と蛍光体との距離をかえて画像形成装置を作製した。
【０３６０】
本実施例では、距離Ｈを２ｍｍ〜５ｍｍと変化させた。そのために、支持枠１８２の高さを変化させて外囲器を作製した。また、電子源と蛍光体１８４との間の位置ずれ量は適宜変更した。
【０３６１】
本実施例の画像形成装置をとした場合には、実施例７のＨ＝４ｍｍまでは若干コントラストが低下したが、実用可能な範囲であった。
【０３６２】
Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶで駆動したときの効率と電子ビーム径を結果を表３に示す。
【０３６３】
【表３】

Ｈ＝４ｍｍまでは、効率の低下はそれほど大きくない。これは、本素子はＨ＝２ｍｍの条件では、十分に効率の高い条件であり、Ｈ＝４ｍｍまでは散乱なしの成分がアノード電極に到達する条件であったことがわかる。Ｈ＝５ｍｍにすると、効率が急激に低下し、表示性能に不十分となった。
【０３６４】
また、本実施例の蛍光体画素ピッチは、ｘ方向１５０μｍ、ｙ方向２５０μｍのストライプ構造であり、ｘ方向には若干電子ビームがけられる程度であったが、ｙ方向には電子ビームが蛍光体から外れていることがわかる。したがって、コントラストが低下したものと考えられる。
【０３６５】
次に、ｘ方向はそのままとし、ｙ方向は電子ビームの広がりにあわせて蛍光体および電子源のｙ方向ピッチを変化させたところ、Ｈ＝４ｍｍまではコントラストも良好な画像形成装置となった。
【０３６６】
本実施例で示すように、本発明の電子ビーム径の高精細化は、ｘ方向に対して顕著であり、その電子ビーム形状が円形というより楕円あるいは線状になるため、画像形成装置を構成する場合、蛍光体の長手方向を素子の長手方向とあわせ、ストライプ構造の蛍光体を使用することが適している。
【０３６７】
［実施例９］
本実施例では、電子源の構成の変形例を示す。本実施例の電子源を構成する１素子の領域を図２４に示す。また、この電子源を用いたカラー画像形成装置についての電子源と蛍光体の配置例を図２５に示した。
【０３６８】
まず、本実施例の電子源の作製方法を説明する。
【０３６９】
（工程１）
基板１に石英基板を用い、十分洗浄を行った後、低電位電極２としてスパッタ法により厚さ２μｍのＡｌ、続いて５００ｎｍのＴａを堆積した。
【０３７０】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０３７１】
次に、パターニングした前記フォトレジストをマスクとし、Ａｌ層をＢＣ₃等の塩素系ガスを用いてドライエッチングし、配線を兼ねる低電位電極２を形成した。
【０３７２】
（工程２）
ＲＦスパッタ法を用いて層間絶縁層１１１材料として厚さ１μｍのＳｉＯ₂を堆積した。
【０３７３】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０３７４】
次に、パターニングした前記フォトレジストをマスクとし、ＳｉＯ₂層をフッ酸系のウエットエッチングを行い、低電位電極２上面で停止させ、層間絶縁層１１１を形成した。
【０３７５】
層間絶縁層１１１の断面は、緩やかな傾斜を持つようにし、後述工程３の絶縁層３、および高電位電極４の層間絶縁層１１１の段差部による膜切れを防止した。
【０３７６】
（工程３）
絶縁層３の材料としてＳｉＯ₂層を厚さ５０ｎｍ、高電位電極４材料としてＴａ層を厚さ２０ｎｍを堆積した。
【０３７７】
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント製）を用いてレジストパターンを形成した。
【０３７８】
次に、パターニングした前記フォトレジストをマスクとし、ＳｉＯ₂層、Ｔａ層、低電位電極２の一部をＲＩＥによりエッチングした。エッチングガスにはＣＦ₄ガスを選択した。またドライエッチング時の他の条件は装置のサイズや構成、基板サイズで異なるが、本実施例では圧力２．７Ｐａ、放電電力１０００Ｗを用いた。このときの低電位電極２の堀り込みは２００ｎｍとした。形状は、図２４のようである。
【０３７９】
ここまでの工程で作製した電極幅は、Ｌ１は１５μｍ、Ｌ２＝１８μｍであった。また、ｙ方向の低電位電極の幅は、２５０μｍとした。
【０３８０】
（工程４）
さらに、高電位電極４の上に、配線２４１として、密着マスクを用いてＡｌを真空蒸着法で、１μｍ厚で堆積した。
【０３８１】
（工程５）
次に、フォトリソグラフィー技術を用いてフォトレジストに１８μｍ×８０μｍの開口部を形成した。
【０３８２】
次に、導電性膜として厚さ５ｎｍのＰｔ−Ｐｄ膜を上記開口部に堆積した。この後フォトレジストを剥離し、導電性膜をリフトオフ法により高電位電極と低電位電極にわたって形成した。素子長Ｌ０＝８０μｍとした。
【０３８３】
こうして、間隙はまだ形成されていない、電子源のマトリクス基板が形成される。
【０３８４】
（工程６）
実施例７と同様に表示パネルを作製する。
【０３８５】
電子放出素子（間隙は作製されていない）を複数配した電子源を有するリアプレートと、ガラス基体の内面に蛍光膜とメタルバック等が形成されたフェースプレートとの間に支持枠を配置し、フリットガラス等を用いて封着して表示パネル（気密容器）を形成した。
【０３８６】
図２５に、本実施例のパネルに使用した蛍光膜を示す模式図を示した。
【０３８７】
本実施例の蛍光膜の場合は、ｘ方向に８０μｍの幅のＲＧＢの蛍光体によるストライプ構造と、各蛍光体の間に１０μｍのブラックストライプで構成されている。
【０３８８】
本実施例でも、実施例７と同様に電子源と蛍光膜の距離Ｈは２ｍｍとし、駆動条件は、Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶとし、そのための電子源からの電子の射出方向に１５０μｍシフトした位置に対応する位置に蛍光体を配置しするように位置あわせした。
【０３８９】
（工程７）
次に、フォーミング工程を行う。
【０３９０】
ｘ方向配線（低電位電極２）を１行ずつ選択して、素子に１５Ｖのパルス電圧（ＯＮ時間：１ｍｓｅｃ／ＯＦＦ時間：９ｍｓｅｃ）を印加して、導電性膜を高電位側（第２の導電性膜５−２）と低電位側（第１の導電性膜５−１）に分離し、Ｐｔ−Ｐｄ膜に間隙６を形成した。
【０３９１】
間隙６の形成の判定は電極間の抵抗で行い、抵抗が１０ＭΩとなった時点で電圧印加を終了した。
【０３９２】
（工程８）
次に、活性化工程を行った。
【０３９３】
表示パネル（気密容器）を排気管（不図示）を介して排気装置に接続し、２×１０^-6Ｐａに到達するまで十分に排気した。
【０３９４】
次に有機材料としてＢＮ（ベンゾニトリル）を別の排気管（不図示）から１×１０^-4Ｐａになるように気密容器内に導入し、有機ガス雰囲気中で各素子に電圧を印加した。
【０３９５】
パルスはフォーミング工程と同様であるが、ＯＮ電圧の極性が交互に代る両極性のパルス電圧を印加した。その結果、炭素を主成分とするカーボン膜を堆積した。
【０３９６】
前記活性化工程は、素子間に流れる電流Ｉｆが飽和した時点で終了した。
【０３９７】
その後、再び２×１０^-6Ｐａに到達するまで十分に排気後、気密容器全体を約２５０度で８時間加熱した。
【０３９８】
その後、排気管（不図示）を封止して、ゲッタ処理等おこない、外囲器内の真空を保持した。
【０３９９】
このようにして、画像形成装置を作製し、Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶの条件で実施例７と同様に、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行った。
【０４００】
本実施例における電子源の１素子での特性を測定したところ、効率η＝１．８％であり、Ｖｆ＝１５Ｖでは、素子長８０μｍ、Ｉｅ＝５０μＡであって、１素子あたりで十分な電子放出量が確保できた。
【０４０１】
また、電子ビーム径は、Ｌｗ＝９０μｍ、Ｌｈ＝２３０μｍであり、ｙ方向は十分１画素の広がりに収まっている。一方、ｘ方向には、蛍光体サイズ８０μｍよりその広がりが大きいが、実際の電子ビームのすその強度は大きくないため、したがって、蛍光体間に配した１０μｍのブラックストライプがコントラストの向上に有効となっている。
【０４０２】
本実施例における、１画素のサイズは、ｘ方向９０μｍ、ｙ方向２７０μｍとなっている。そのために、実施例１と異なり、高電位電極、低電位電極のｘ方向の幅は、本発明で示した最低限である特徴距離Ｘｓの１５倍となるように設定した。
【０４０３】
本実施例における素子でも、ｘ方向の電子ビーム径を小さくできるために、ｘ方向にストライプ構造がある蛍光膜をもつフェースプレートと組み合わせることで、高精細な構造をとることができることがわかる。
【０４０４】
さらに、ｘ、ｙ方向には、膜厚の厚い配線を配して、配線抵抗を極力減らすようにした。また、層間絶縁層により、配線交点での容量の低減等も考慮した。
【０４０５】
以上の考慮をしても、本発明による構成で電子放出効率の高効率化と電子ビーム径の高精細化が実現され、高精細な画素配置が十分可能であった。
【０４０６】
本実施例の構成では、パターンの位置合わせの許容度が非常に緩くなっている。
【０４０７】
ｙ方向には、素子長Ｌ０＝８０μｍに対し、低電位電極の長さ２５０μｍであり、数μｍから数十μｍの位置ずれに関しても許容可能である。
【０４０８】
また、ｘ方向には、第１，第２の導電性膜５−１，５−２の長さ１８μｍとし、中央部を素子部とする設計では、第１，第２の導電性膜５−１，５−２は、高電位電極４及び低電位電極２に接していればよく、隣の画素に非接触であればよいから、±９μｍの位置ずれは許容できる設計となっている。
【０４０９】
本実施例の構成では、高電位電極４は薄くそのために寄生抵抗成分を有する構成となるが、配線２４１が素子部と平行に接続されているために、素子部には均等に電圧が印加され、表示性能への影響が最低限に抑えられている。
【０４１０】
また、配線２４１は、画像形成装置とした場合の配線抵抗を低減しており、画素数が多くなった場合にも、寄生抵抗による中央部での画像コントラストの低下等の問題を防いだ構成となっている。
【０４１１】
したがって、本実施例の画像形成装置により、高精細のカラー画像の形成が実現できた。
【０４１２】
【発明の効果】
以上説明したように、本発明は、電子放出素子の電子放出効率の高効率化と電子ビーム径の高精細化が実現できる。
【０４１３】
また、画像形成装置においては、画素サイズを大きくすることなく、必要な電子放出量が確保できるために、より高精細な画像形成装置が実現できる。
【図面の簡単な説明】
【図１】本発明による基本的な電子放出素子の一例を示す図である。
【図２】本発明による電子放出素子の代表的な配置の斜視図である。
【図３】図１における電子放出部を拡大した断面図である。
【図４】本発明による効率向上を説明するグラフである。
【図５】本発明による効率向上を説明するグラフ及び図である。
【図６】本発明による効率向上を説明するグラフである。
【図７】本発明によるビームの高精細化を説明する図である。
【図８】本発明によるＴ１依存性の一例を示す図である。
【図９】本発明における素子の傾斜角度を説明する図である。
【図１０】本発明における素子の傾斜角度を説明するグラフである。
【図１１】本発明による電子放出素子を示す図である。
【図１２】本発明による電子放出素子を示す図である。
【図１３】本発明による電子放出素子の製造方法を示す図である。
【図１４】本発明による電子放出素子の活性化工程の製造方法を示す図である。
【図１５】本発明による電子放出素子を示す図である。
【図１６】本発明の電子放出素子のＶ−Ｉ特性を示すグラフである。
【図１７】本発明の電子源のマトリクス構成を示す図である。
【図１８】画像形成装置の表示パネルの概略構成図である。
【図１９】蛍光体の実施例を示す図である。
【図２０】画像形成装置の駆動回路の概略構成図である。
【図２１】本発明による電子放出素子の実施例２を示す図である。
【図２２】本発明による電子放出素子の実施例３を示す図である。
【図２３】本発明による電子放出素子の実施例４を示す図である。
【図２４】本発明による電子源の実施例９を示す図である。
【図２５】本発明による電子源と蛍光体の実施例９を示す配置図である。
【図２６】従来の平面型表面伝導型電子放出素子を示す図である。
【符号の説明】
１ 絶縁性基板
２ 低電位電極
３ 絶縁層
４ 高電位電極
５−１ 第１の導電性膜
５−２ 第２の導電性膜
６ 間隙
７ 間隙
８ アノード電極
１０ カーボン膜
１１１ 層間絶縁層
１３１ パルス発生器
１４１ 真空装置
１４２ 有機材料
１７１ 電子源基体
１７２ ｘ方向配線
１７３ ｙ方向配線
１７４ 電子放出素子
１７５ 結線
１８１ リアプレート
１８２ 支持枠
１８３ ガラス基体
１８４ 蛍光膜
１８５ メタルバック
１８６ フェースプレート
１８７ 外囲器
１９１ 黒色部材
１９２ 蛍光体
２０１ 画像表示パネル
２０２ 走査回路
２０３ 制御回路
２０４ シフトレジスタ
２０５ ラインメモリ
２０６ 同期信号分離回路
２０７ 変調信号発生器

Claims (16)

1. 基板上に配置された電子放出素子と、前記基板から離れて配置されたアノード電極と、を備える電子放出装置であって、
   前記電子放出素子は、低電位電極に接続される第１の導電性膜、及び、前記低電位電極よりも高い電位が印加される高電位電極に接続される第２の導電性膜を有し、
   絶縁層により形成された段差の下側に前記低電位電極が配置され、前記段差の上側に前記高電位電極が配置され、前記第１の導電性膜が前記低電位電極から前記絶縁層の側壁に沿って上側に伸び、前記第２の導電性膜が前記高電位電極から下側に伸びて、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが、間隔をあけて、対向しており、
   前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向における、前記第２の導電性膜の長さがＴ１［ｎｍ］、
   前記基板表面と実質的に平行な前記第１の導電性膜の表面から、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向に伸びる前記第１の導電性膜の長さがＴ３［ｎｍ］、
   前記第２の導電性膜の仕事関数がφｗｋ［ｅＶ］、
   前記低電位電極と前記高電位電極間に印加される電圧がＶｆ［Ｖ］、である際に、
   Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
   Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
   の条件を満たすことを特徴とする電子放出装置。
2. 基板上に配置された電子放出素子と、前記基板から離れて配置されたアノード電極と、を備える電子放出装置であって、
   前記電子放出素子は、低電位電極に接続される第１の導電性膜、及び、前記低電位電極よりも高い電位が印加される高電位電極に接続される第２の導電性膜を有し、
   前記高電位電極を前記低電位電極よりも前記アノード電極の近くに配置せしめるために前記基板上に設けられた絶縁層の上に前記高電位電極が配置されており、
   前記絶縁層の側壁上を前記第１の導電性膜が前記低電位電極から前記アノード電極側に向かって伸び、前記第２の導電性膜が前記高電位電極から前記基板側に向かって伸びて、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが、間隔をあけて、対向してお
   り、
   前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向における、前記第２の導電性膜の長さがＴ１［ｎｍ］、
   前記基板表面と実質的に平行な前記第１の導電性膜の表面から、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向に伸びる前記第１の導電性膜の長さがＴ３［ｎｍ］、
   前記第２の導電性膜の仕事関数がφｗｋ［ｅＶ］、
   前記低電位電極と前記高電位電極間に印加される電圧がＶｆ［Ｖ］、である際に、
   Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
   Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
   の条件を満たすことを特徴とする電子放出装置。
3. Ｔ１≦（Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］）／２であることを特徴とする請求項１または２に記載の電子放出装置。
4. Ｔ１≧１０ｎｍであることを特徴とする請求項１乃至３のいずれか一つに記載の電子放出装置。
5. 前記絶縁層の側壁と、前記基板表面と、の成す角度が、４５度以上１００度以下であることを特徴とする請求項１乃至４のいずれか一つに記載の電子放出装置。
6. 前記絶縁層の側壁と、前記基板表面と、の成す角度が、９０度±１０度以内であることを特徴とする請求項１乃至４のいずれか一つに記載の電子放出装置。
7. 前記アノード電極が前記基板表面からＨだけ離れた距離に配置され、
   前記低電位電極に印加される電位と前記アノード電極に印加される電位との差がＶａ［Ｖ］であり、
   前記基板表面と実質的に平行な面内において、前記絶縁層の側壁と実質的に平行な方向をｙ方向、前記ｙ方向に直交する方向をｘ方向とした場合に、
   前記高電位電極のｘ方向における長さをＬ１、
   π＝３．１４、とした時、
   Ｌ１が、Ｈ×Ｖｆ／（π×Ｖａ）で定義される特徴距離Ｘｓの１５倍より大きいことを特徴とする請求項１乃至６のいずれか一つに記載の電子放出装置。
8. 複数の電子放出素子が配置された第１の基板と、
   アノード電極と画像形成部材とを有する第２の基板と、
   前記電子放出素子に電圧を印加するための第１の電圧印加手段と、
   前記アノード電極に電圧を印加するための第２の電圧印加手段と、を備える画像形成装置であって、
   前記電子放出素子は、低電位電極に接続される第１の導電性膜、及び、前記低電位電極よりも高い電位が印加される高電位電極に接続される第２の導電性膜を有し、
   絶縁層により形成された段差の下側に前記低電位電極が配置され、前記段差の上側に前記高電位電極が配置され、前記第１の導電性膜が前記低電位電極から前記絶縁層の側壁に沿って上側に伸び、前記第２の導電性膜が前記高電位電極から下側に伸びて、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが、間隔をあけて、対向しており、
   前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向における、前記第２の導電性膜の長さがＴ１［ｎｍ］、
   前記基板表面と実質的に平行な前記第１の導電性膜の表面から、前記第１の導電性膜の端部と第２の導電性膜の端部とが対向する方向に伸びる前記第１の導電性膜の長さがＴ３［ｎｍ］、
   前記第２の導電性膜の仕事関数がφｗｋ［ｅＶ］、
   前記低電位電極と前記高電位電極間に印加される電圧がＶｆ［Ｖ］、である際に、
   Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
   Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
   の条件を満たすことを特徴とする画像形成装置。
9. 複数の電子放出素子が配置された第１の基板と、
   アノード電極と画像形成部材とを有する第２の基板と、
   前記電子放出素子に電圧を印加するための第１の電圧印加手段と、
   前記アノード電極に電圧を印加するための第２の電圧印加手段と、を備える画像形成装置であって、
   前記電子放出素子は、低電位電極に接続される第１の導電性膜、及び、前記低電位電極よりも高い電位が印加される高電位電極に接続される第２の導電性膜を有し、
   前記高電位電極を前記低電位電極よりも前記アノード電極の近くに配置せしめるために前記基板上に設けられた絶縁層の上に前記高電位電極が配置されており、
   前記絶縁層の側壁上を前記第１の導電性膜が前記低電位電極から前記アノード電極側に向かって伸び、前記第２の導電性膜が前記高電位電極から前記基板側に向かって伸びて、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが、間隔をあけて、対向しており、
   前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向における、前記第２の導電性膜の長さがＴ１［ｎｍ］、
   前記基板表面と実質的に平行な前記第１の導電性膜の表面から、前記第１の導電性膜の端部と前記第２の導電性膜の端部とが対向する方向に伸びる前記第１の導電性膜の長さがＴ３［ｎｍ］、
   前記第２の導電性膜の仕事関数がφｗｋ［ｅＶ］、
   前記低電位電極と前記高電位電極間に印加される電圧がＶｆ［Ｖ］、である際に、
   Ｔ１＜Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］
   Ａ＝−０．５０＋０．５６×ｌｏｇ（Ｔ３），Ｂ＝８．７
   の条件を満たすことを特徴とする画像形成装置。
10. Ｔ１≦（Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］）／２であることを特徴とする請求項８または９に記載の画像形成装置。
11. Ｔ１≧１０ｎｍであることを特徴とする請求項８乃至１０のいずれか一つに記載の画像形成装置。
12. 前記絶縁層の側壁と、前記基板表面と、の成す角度が、４５度以上１００度以下であることを特徴とする請求項８乃至１１のいずれか一つに記載の画像形成装置。
13. 前記絶縁層の側壁と、前記基板表面と、の成す角度が、９０度±１０度以内であることを特徴とする請求項８乃至１１のいずれか一つに記載の画像形成装置。
14. 前記アノード電極が前記基板表面からＨだけ離れた距離に配置され、
    前記低電位電極に印加される電位と前記アノード電極に印加される電位との差がＶａ［Ｖ］であり、
    前記基板表面と実質的に平行な面内において、前記絶縁層の側壁と実質的に平行な方向をｙ方向、前記ｙ方向に直交する方向をｘ方向とした場合に、
    前記高電位電極のｘ方向における長さをＬ１、
    π＝３．１４、とした時、
    Ｌ１が、Ｈ×Ｖｆ／（π×Ｖａ）で定義される特徴距離Ｘｓの１５倍より大きいことを特徴とする請求項８乃至１３のいずれか一つに記載の画像形成装置。
15. 前記高電位電極の厚みが５ｎｍ以上５００ｎｍ以下であり、Ｔ１が２８．５ｎｍ以上５２３．５ｎｍ以下であることを特徴とする請求項１乃至７のいずれか一つに記載の電子放出装置。
16. 前記高電位電極の厚みが５ｎｍ以上５００ｎｍ以下であり、Ｔ１が２８．５ｎｍ以上５２３．５ｎｍ以下であることを特徴とする請求項８乃至１４のいずれか一つに記載の画像形成装置。

Images