JP2003076331A - 表示装置および電子機器 - Google Patents
表示装置および電子機器Info
- Publication number
- JP2003076331A JP2003076331A JP2001264590A JP2001264590A JP2003076331A JP 2003076331 A JP2003076331 A JP 2003076331A JP 2001264590 A JP2001264590 A JP 2001264590A JP 2001264590 A JP2001264590 A JP 2001264590A JP 2003076331 A JP2003076331 A JP 2003076331A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- pixel
- voltage
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 41
- 230000006870 function Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 15
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 7
- 238000005070 sampling Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- -1 silver halide Chemical class 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 ＥＬ素子を駆動するトランジスタに起因よる
輝度バラツキを抑える。 【解決手段】 走査線１１２ａとデータ線１１４との交
差に対応して設けられ、ＥＬ素子を含んだ画素１０Ｐ、
１０Ｑと、選択走査線との交差に対応する画素の階調に
応じた階調電圧Ｖｄ１、Ｖｄ２、…、Ｖｄ（ｎ／２）
を、当該階調に応じた階調電流にて規定して出力するデ
ータ側出力回路１７０と、奇数行の走査線１１２ａが選
択される場合、兼用線１１８ａを介してＥＬ素子に流れ
る電流が階調電圧を規定する階調電流に一致するよう
に、兼用線１１８ｂに印加するデータ電圧を操作する一
方、偶数行の走査線１１２ａが選択される場合、兼用線
１１８ｂを介してＥＬ素子に流れる電流が階調電圧を規
定する階調電流に一致するように、兼用線１１８ａに印
加するデータ電圧を操作するデータ電圧操作回路１８０
とを備える。
輝度バラツキを抑える。 【解決手段】 走査線１１２ａとデータ線１１４との交
差に対応して設けられ、ＥＬ素子を含んだ画素１０Ｐ、
１０Ｑと、選択走査線との交差に対応する画素の階調に
応じた階調電圧Ｖｄ１、Ｖｄ２、…、Ｖｄ（ｎ／２）
を、当該階調に応じた階調電流にて規定して出力するデ
ータ側出力回路１７０と、奇数行の走査線１１２ａが選
択される場合、兼用線１１８ａを介してＥＬ素子に流れ
る電流が階調電圧を規定する階調電流に一致するよう
に、兼用線１１８ｂに印加するデータ電圧を操作する一
方、偶数行の走査線１１２ａが選択される場合、兼用線
１１８ｂを介してＥＬ素子に流れる電流が階調電圧を規
定する階調電流に一致するように、兼用線１１８ａに印
加するデータ電圧を操作するデータ電圧操作回路１８０
とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、有機ＥＬ（Electr
o Luminescent）やＬＥＤ（Light Emitting Diode）な
どの自発光素子により表示を行う表示装置、表示装置の
駆動回路、駆動方法および電子機器に関する。
o Luminescent）やＬＥＤ（Light Emitting Diode）な
どの自発光素子により表示を行う表示装置、表示装置の
駆動回路、駆動方法および電子機器に関する。
【０００２】
【従来の技術】近年、携帯電話やＰＤＡ（Personal Dig
ital Assistance）などの電子機器に、有機ＥＬやＬＥ
Ｄなどの自発光素子により表示を行う表示装置が用いら
れつつある。この理由は、同じようなディスプレイ・デ
バイスとして用いられる液晶装置と比較すると、コント
ラスト比が高い点や、視野角依存性が小さい点、応答が
高速である点、バックライトまたはフロントライトが不
要であり、これに伴って薄型化（条件によっては低消費
電力化）に有利である点などが評価されているからであ
る。
ital Assistance）などの電子機器に、有機ＥＬやＬＥ
Ｄなどの自発光素子により表示を行う表示装置が用いら
れつつある。この理由は、同じようなディスプレイ・デ
バイスとして用いられる液晶装置と比較すると、コント
ラスト比が高い点や、視野角依存性が小さい点、応答が
高速である点、バックライトまたはフロントライトが不
要であり、これに伴って薄型化（条件によっては低消費
電力化）に有利である点などが評価されているからであ
る。
【０００３】自発光素子により表示を行う表示装置は、
駆動方式によって分類すると、液晶装置と同様に、トラ
ンジスタ等の能動素子を用いて画素を駆動するアクティ
ブ・マトリクス型と、能動素子を用いないで画素を駆動
するパッシブ・マトリクス型とに大別することができ
る。このうち、前者に係るアクティブ・マトリクス型で
は、画素毎に表示を制御することができるので、高解像
度化しても高い表示能力を確保することができる点や、
画素に少ない電流を比較的長時間流すことができるの
で、駆動電圧が低くて済み、低消費電力化に有利である
点などにおいて、後者に係るパッシブ・マトリクス型と
比較して有利とされている。
駆動方式によって分類すると、液晶装置と同様に、トラ
ンジスタ等の能動素子を用いて画素を駆動するアクティ
ブ・マトリクス型と、能動素子を用いないで画素を駆動
するパッシブ・マトリクス型とに大別することができ
る。このうち、前者に係るアクティブ・マトリクス型で
は、画素毎に表示を制御することができるので、高解像
度化しても高い表示能力を確保することができる点や、
画素に少ない電流を比較的長時間流すことができるの
で、駆動電圧が低くて済み、低消費電力化に有利である
点などにおいて、後者に係るパッシブ・マトリクス型と
比較して有利とされている。
【０００４】
【発明が解決しようとする課題】しかしながら、自発光
素子により表示を行う表示装置のうち、アクティブ・マ
トリクス型の表示装置では、トランジスタの特性が画素
毎にバラつくことに起因して表示品位が低下する、とい
った問題があった。すなわち、トランジスタの特性がバ
ラつくと、発光素子に流れる電流量もバラつくので、互
いに同一であるべき画素の輝度が画素毎に相違する結
果、表示品位を低下させるのである。上記問題を解決す
べく、本発明の目的は、トランジスタの特性のバラつき
に起因する表示品位の低下を防止することが可能な表示
装置および電子機器を提供することにある。
素子により表示を行う表示装置のうち、アクティブ・マ
トリクス型の表示装置では、トランジスタの特性が画素
毎にバラつくことに起因して表示品位が低下する、とい
った問題があった。すなわち、トランジスタの特性がバ
ラつくと、発光素子に流れる電流量もバラつくので、互
いに同一であるべき画素の輝度が画素毎に相違する結
果、表示品位を低下させるのである。上記問題を解決す
べく、本発明の目的は、トランジスタの特性のバラつき
に起因する表示品位の低下を防止することが可能な表示
装置および電子機器を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る表示装置は、走査線とデータ線との交
差にて、それぞれ異なる走査線に対応し、各々が、対応
する走査線に供給される走査信号にしたがって閉接また
は開接する第１のスイッチと、前記第１のスイッチが閉
接したときに、当該データ線に印加されたデータ電圧を
保持する容量と、前記容量によって保持されたデータ電
圧をゲート電圧とするトランジスタと、前記トランジス
タのソースまたはドレインの一方に接続される発光素子
と、前記トランジスタのソースまたはドレインの他方
を、前記第１のスイッチが閉接すれば前記共用線に接続
する一方、前記第１のスイッチが開接する期間に電源電
圧の給電線に接続する第２のスイッチとを備える画素
と、前記データ線と対をなし、前記第１のスイッチが閉
接したときに、前記発光素子に電流を流すための共用線
と、当該画素の階調に対応する階調電流と前記共用線に
流れる電流との差をなくす方向に、当該データ線に印加
するデータ電圧を操作するデータ電圧操作回路とを具備
する構成を特徴としている。この構成によれば、第１の
スイッチが閉接すると、データ線に印加されたデータ電
圧が容量によって保持されるとともに、トランジスタの
ソースまたはドレインの他方が第２のスイッチによって
共用線に接続されるので、当該トランジスタによって当
該データ電圧に応じた電流が共用線を介して発光素子に
流れる。ここで、データ電圧操作回路は、画素の階調に
応じた階調電流と共用線を介して発光素子に流れる電流
との差をなくす方向に、データ線に印加するデータ電圧
を操作するので、発光素子に流れる電流は精度良く階調
電流にほぼ一致することになる。第１のスイッチが開接
する期間では、トランジスタのソースまたはドレインの
他方が第２のスイッチによって電源電圧の給電線に接続
されるので、容量に保持されたデータ電圧、詳細には、
ＥＬ素子に流れる電流を階調電流にほぼ一致させたデー
タ電圧にしたがった電流が発光素子に流れ続ける。した
がって、トランジスタの特性がバラついても、発光素子
に流れる電流は、同一輝度であれば画素同士揃うので、
同一であるべき画素の輝度が相違することに起因する表
示品位の低下が防止されることになる。さらに、走査線
とデータ線との交差に対応して設けられる複数の画素に
わたって、データ線と共用線との共用が可能であるの
で、構成を簡易化することもできる。なお、ここでいう
容量とは、トランジスタのゲートに一端が接続される保
持容量のほか、当該ゲートの寄生容量をも含む概念であ
る。
に、本発明に係る表示装置は、走査線とデータ線との交
差にて、それぞれ異なる走査線に対応し、各々が、対応
する走査線に供給される走査信号にしたがって閉接また
は開接する第１のスイッチと、前記第１のスイッチが閉
接したときに、当該データ線に印加されたデータ電圧を
保持する容量と、前記容量によって保持されたデータ電
圧をゲート電圧とするトランジスタと、前記トランジス
タのソースまたはドレインの一方に接続される発光素子
と、前記トランジスタのソースまたはドレインの他方
を、前記第１のスイッチが閉接すれば前記共用線に接続
する一方、前記第１のスイッチが開接する期間に電源電
圧の給電線に接続する第２のスイッチとを備える画素
と、前記データ線と対をなし、前記第１のスイッチが閉
接したときに、前記発光素子に電流を流すための共用線
と、当該画素の階調に対応する階調電流と前記共用線に
流れる電流との差をなくす方向に、当該データ線に印加
するデータ電圧を操作するデータ電圧操作回路とを具備
する構成を特徴としている。この構成によれば、第１の
スイッチが閉接すると、データ線に印加されたデータ電
圧が容量によって保持されるとともに、トランジスタの
ソースまたはドレインの他方が第２のスイッチによって
共用線に接続されるので、当該トランジスタによって当
該データ電圧に応じた電流が共用線を介して発光素子に
流れる。ここで、データ電圧操作回路は、画素の階調に
応じた階調電流と共用線を介して発光素子に流れる電流
との差をなくす方向に、データ線に印加するデータ電圧
を操作するので、発光素子に流れる電流は精度良く階調
電流にほぼ一致することになる。第１のスイッチが開接
する期間では、トランジスタのソースまたはドレインの
他方が第２のスイッチによって電源電圧の給電線に接続
されるので、容量に保持されたデータ電圧、詳細には、
ＥＬ素子に流れる電流を階調電流にほぼ一致させたデー
タ電圧にしたがった電流が発光素子に流れ続ける。した
がって、トランジスタの特性がバラついても、発光素子
に流れる電流は、同一輝度であれば画素同士揃うので、
同一であるべき画素の輝度が相違することに起因する表
示品位の低下が防止されることになる。さらに、走査線
とデータ線との交差に対応して設けられる複数の画素に
わたって、データ線と共用線との共用が可能であるの
で、構成を簡易化することもできる。なお、ここでいう
容量とは、トランジスタのゲートに一端が接続される保
持容量のほか、当該ゲートの寄生容量をも含む概念であ
る。
【０００６】この構成において、走査線とデータ線との
交差に対応して設けられる画素の個数は２であり、当該
２画素のうち、一方の画素に対応する走査線が選択され
ると、他方の画素に対するデータ線を、当該一方の画素
に対する共用線として切り替えるとともに、他方の画素
に対する共用線を、当該一方の画素に対するデータ線と
して切り替える切替スイッチを有する態様が好ましい。
この態様によれば、交差に対応して設けられる２画素に
おいて、データ線と共用線との共用されるとともに、デ
ータ線は共用線として、共用線はデータ線として、それ
ぞれ可逆的に切り替えられる。
交差に対応して設けられる画素の個数は２であり、当該
２画素のうち、一方の画素に対応する走査線が選択され
ると、他方の画素に対するデータ線を、当該一方の画素
に対する共用線として切り替えるとともに、他方の画素
に対する共用線を、当該一方の画素に対するデータ線と
して切り替える切替スイッチを有する態様が好ましい。
この態様によれば、交差に対応して設けられる２画素に
おいて、データ線と共用線との共用されるとともに、デ
ータ線は共用線として、共用線はデータ線として、それ
ぞれ可逆的に切り替えられる。
【０００７】また、本発明に係る表示装置は、走査線と
データ線との交差にて、それぞれ異なる走査線に対応
し、各々が、対応する走査線に供給される走査信号にし
たがって閉接または開接する第１のスイッチと、前記第
１のスイッチが閉接したときに、当該データ線に印加さ
れたデータ電圧を保持する容量と、前記容量によって保
持されたデータ電圧をゲート電圧とするトランジスタ
と、前記トランジスタのソースまたはドレインの一方に
接続される発光素子とを備える画素と、前記第１のスイ
ッチが閉接したときに、前記発光素子に電流を流すため
の共用線と、前記トランジスタのソースまたはドレイン
の他方を、前記第１のスイッチが閉接すれば前記共用線
に接続する一方、前記第１のスイッチが開接する期間
に、前記共用線に接続するとともに、前記共用線を前記
電源電圧の給電線に接続する第２のスイッチと、前記第
１のスイッチが閉接したときに、当該画素の階調に対応
する階調電流と前記共用線に流れる電流との差をなくす
方向に、当該データ線に印加するデータ電圧を操作する
データ電圧操作回路とを具備する構成を特徴としてい
る。この構成によっても、発光素子に流れる電流が精度
良く階調電流にほぼ一致するので、同一であるべき画素
の輝度の相違に起因する表示品位の低下が防止されるこ
とになる。さらに、共用線は、データ電圧を操作する際
にＥＬ素子に電流を供給する機能と、第１のスイッチが
開接する期間にＥＬ素子に電流を流し続けるための給電
線としての機能とが兼用されるので、構成の簡易化を図
ることも可能となる。
データ線との交差にて、それぞれ異なる走査線に対応
し、各々が、対応する走査線に供給される走査信号にし
たがって閉接または開接する第１のスイッチと、前記第
１のスイッチが閉接したときに、当該データ線に印加さ
れたデータ電圧を保持する容量と、前記容量によって保
持されたデータ電圧をゲート電圧とするトランジスタ
と、前記トランジスタのソースまたはドレインの一方に
接続される発光素子とを備える画素と、前記第１のスイ
ッチが閉接したときに、前記発光素子に電流を流すため
の共用線と、前記トランジスタのソースまたはドレイン
の他方を、前記第１のスイッチが閉接すれば前記共用線
に接続する一方、前記第１のスイッチが開接する期間
に、前記共用線に接続するとともに、前記共用線を前記
電源電圧の給電線に接続する第２のスイッチと、前記第
１のスイッチが閉接したときに、当該画素の階調に対応
する階調電流と前記共用線に流れる電流との差をなくす
方向に、当該データ線に印加するデータ電圧を操作する
データ電圧操作回路とを具備する構成を特徴としてい
る。この構成によっても、発光素子に流れる電流が精度
良く階調電流にほぼ一致するので、同一であるべき画素
の輝度の相違に起因する表示品位の低下が防止されるこ
とになる。さらに、共用線は、データ電圧を操作する際
にＥＬ素子に電流を供給する機能と、第１のスイッチが
開接する期間にＥＬ素子に電流を流し続けるための給電
線としての機能とが兼用されるので、構成の簡易化を図
ることも可能となる。
【０００８】さらに、本発明に係る電子機器は、上記表
示装置を有するので、輝度を均一化させて、表示の高品
位化等を図ることができる。なお、このような電子機器
としては、パーソナルコンピュータや、ディジタルスチ
ルカメラ、携帯電話などが挙げられる。
示装置を有するので、輝度を均一化させて、表示の高品
位化等を図ることができる。なお、このような電子機器
としては、パーソナルコンピュータや、ディジタルスチ
ルカメラ、携帯電話などが挙げられる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】＜第１実施形態＞まず、本発明の第１実施
形態に係る表示装置について説明する。図１は、この表
示装置の構成を示すブロック図である。この図に示され
るように、表示装置１００には、走査線１１２ａおよび
補走査線１１２ｂが互いに組となって、それぞれｍ本、
行（Ｘ）方向に延在する一方、データ線１１４および共
用線１１６が互いに組となって、それぞれｎ本、列
（Ｙ）方向に延在している（ｍ、ｎは、２以上の整数で
ある）。
形態に係る表示装置について説明する。図１は、この表
示装置の構成を示すブロック図である。この図に示され
るように、表示装置１００には、走査線１１２ａおよび
補走査線１１２ｂが互いに組となって、それぞれｍ本、
行（Ｘ）方向に延在する一方、データ線１１４および共
用線１１６が互いに組となって、それぞれｎ本、列
（Ｙ）方向に延在している（ｍ、ｎは、２以上の整数で
ある）。
【００１１】次に、走査線駆動回路１６０は、パルス状
の信号ＤＹを、１水平走査期間（１Ｈ）の周期を有する
クロック信号ＹＣＫにしたがって順次転送するｍ段のシ
フトレジスタである。詳細には、走査線駆動回路１６０
は、図３に示されるように、１垂直走査期間（１Ｆ）の
最初に供給される信号ＤＹを、クロック信号ＹＣＫの立
ち上がり毎に順次シフトするとともに、１、２、３、
…、ｍ段のシフト信号を、それぞれ１、２、３、…、ｍ
行目の走査線１１２ａの各々に、それぞれ走査信号Ｙ
１、Ｙ２、Ｙ３、…、Ｙｍとして供給する。このため、
走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、信号ＤＹがＬ
レベルになって初めてクロック信号ＹＣＫが立ち上がっ
たタイミングから、順番に１水平走査期間だけＬレベル
になる。ここで、一般的にｉ（ｉは、１≦ｉ≦ｍを満た
す整数）行目の走査線１１２ａに供給される走査信号Ｙ
ｉがＬレベルになると、当該走査線１１２ａが選択され
たことを示す。
の信号ＤＹを、１水平走査期間（１Ｈ）の周期を有する
クロック信号ＹＣＫにしたがって順次転送するｍ段のシ
フトレジスタである。詳細には、走査線駆動回路１６０
は、図３に示されるように、１垂直走査期間（１Ｆ）の
最初に供給される信号ＤＹを、クロック信号ＹＣＫの立
ち上がり毎に順次シフトするとともに、１、２、３、
…、ｍ段のシフト信号を、それぞれ１、２、３、…、ｍ
行目の走査線１１２ａの各々に、それぞれ走査信号Ｙ
１、Ｙ２、Ｙ３、…、Ｙｍとして供給する。このため、
走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、信号ＤＹがＬ
レベルになって初めてクロック信号ＹＣＫが立ち上がっ
たタイミングから、順番に１水平走査期間だけＬレベル
になる。ここで、一般的にｉ（ｉは、１≦ｉ≦ｍを満た
す整数）行目の走査線１１２ａに供給される走査信号Ｙ
ｉがＬレベルになると、当該走査線１１２ａが選択され
たことを示す。
【００１２】続いて、走査線１１２ａの各行にはインバ
ータ１６２が設けられる。一般的にｉ行目のインバータ
１６２は、走査信号Ｙｉを論理反転した反転走査信号／
Ｙｉを、ｉ行目の補走査線１１２ｂに供給する（／は反
転を示す）。
ータ１６２が設けられる。一般的にｉ行目のインバータ
１６２は、走査信号Ｙｉを論理反転した反転走査信号／
Ｙｉを、ｉ行目の補走査線１１２ｂに供給する（／は反
転を示す）。
【００１３】一方、データ側出力回路１７０は、選択さ
れた走査線に位置する画素の階調データＤpixを順次サ
ンプリングして、当該階調データＤpixに応じた階調電
圧を列毎に出力する。ここで、階調データＤpixとは、
画素の階調をディジタル値にて指示するデータであり、
図示せぬ上位装置から後述する順番にて供給される。ま
た、説明の便宜上、１、２、３、…、ｎ列に対応して出
力される階調電圧を、それぞれＶｄ１、Ｖｄ２、Ｖｄ
３、…、Ｖｄｎと表記する。さらに、データ電圧操作回
路１８０が、列毎に設けられている。ここで、一般的に
ｊ列目のデータ電圧操作回路１８０は、階調電圧Ｖｄｊ
とｊ列目の共用線１１６に流れる電流とに応じて、当該
ｊ列目のデータ線１１４に印加するデータ電圧Ｘａｊを
操作する。なお、データ側出力回路１７０およびデータ
電圧操作回路１８０の詳細については、後述する。
れた走査線に位置する画素の階調データＤpixを順次サ
ンプリングして、当該階調データＤpixに応じた階調電
圧を列毎に出力する。ここで、階調データＤpixとは、
画素の階調をディジタル値にて指示するデータであり、
図示せぬ上位装置から後述する順番にて供給される。ま
た、説明の便宜上、１、２、３、…、ｎ列に対応して出
力される階調電圧を、それぞれＶｄ１、Ｖｄ２、Ｖｄ
３、…、Ｖｄｎと表記する。さらに、データ電圧操作回
路１８０が、列毎に設けられている。ここで、一般的に
ｊ列目のデータ電圧操作回路１８０は、階調電圧Ｖｄｊ
とｊ列目の共用線１１６に流れる電流とに応じて、当該
ｊ列目のデータ線１１４に印加するデータ電圧Ｘａｊを
操作する。なお、データ側出力回路１７０およびデータ
電圧操作回路１８０の詳細については、後述する。
【００１４】一方、走査線１１２ａ（補走査線１１２
ｂ）とデータ線１１４（共用線１１６）との交差に対応
して、画素１０が配列する。したがって、この表示装置
１００の解像度は、縦ｍドット×横ｎドットである。た
だし、本発明をこの解像度に限る趣旨ではない。
ｂ）とデータ線１１４（共用線１１６）との交差に対応
して、画素１０が配列する。したがって、この表示装置
１００の解像度は、縦ｍドット×横ｎドットである。た
だし、本発明をこの解像度に限る趣旨ではない。
【００１５】＜画素＞次に、上述した画素１０の詳細に
ついて説明する。図２は、一般的にｉ行目の走査線１１
２ａとｊ列目のデータ線１１４との交差に対応する画素
１０の構成を示す回路図である。この図に示されるよう
に、１つの画素１０には、Ｐチャネル型の薄膜トランジ
スタ（Thin Film Transistor、以下「ＴＦＴ」と省略す
る）１２２、１２４、１２６、１２８とＥＬ素子１３０
とが備えられる。このうち、ＴＦＴ１２２は、ｊ列目の
データ線１１４とＴＦＴ１２４のゲートＧとの間に介挿
されている。また、ＴＦＴ１２２のゲートは、ｉ行目の
走査線１１２ａに接続されている。このため、ＴＦＴ１
２２は、走査信号ＹｉがＬレベルになるとオンするスイ
ッチとして機能する。また、ＴＦＴ１２４のゲートＧに
は、容量５０が寄生する。
ついて説明する。図２は、一般的にｉ行目の走査線１１
２ａとｊ列目のデータ線１１４との交差に対応する画素
１０の構成を示す回路図である。この図に示されるよう
に、１つの画素１０には、Ｐチャネル型の薄膜トランジ
スタ（Thin Film Transistor、以下「ＴＦＴ」と省略す
る）１２２、１２４、１２６、１２８とＥＬ素子１３０
とが備えられる。このうち、ＴＦＴ１２２は、ｊ列目の
データ線１１４とＴＦＴ１２４のゲートＧとの間に介挿
されている。また、ＴＦＴ１２２のゲートは、ｉ行目の
走査線１１２ａに接続されている。このため、ＴＦＴ１
２２は、走査信号ＹｉがＬレベルになるとオンするスイ
ッチとして機能する。また、ＴＦＴ１２４のゲートＧに
は、容量５０が寄生する。
【００１６】続いて、ゲートがｉ行目の走査線１１２ａ
に接続されたＴＦＴ１２６は、ｊ列目の共用線１１６と
ＴＦＴ１２４のソースＳとの間に介挿されている。ま
た、ゲートがｉ行目の補走査線１１２ｂに接続されたＴ
ＦＴ１２８は、電源電圧Ｖｃｃの給電線とＴＦＴ１２４
のソースＳとの間に介挿されている。ここで、走査信号
Ｙｉと反転走査信号／Ｙｉとは互いに論理反転した関係
にあるので、ＴＦＴ１２６、１２８が互いに排他的にオ
ンオフすることになる。すなわち、ＴＦＴ１２６、１２
８は、走査信号ＹｉがＬレベルであれば、それぞれオ
ン、オフして、ＴＦＴ１２４のソースＳを共用線１１６
に接続する一方、走査信号ＹｉがＨレベルであれば、そ
れぞれオフ、オンして、ＴＦＴ１２４のソースＳを電圧
Ｖｃｃの給電線に接続するスイッチとして機能する。
に接続されたＴＦＴ１２６は、ｊ列目の共用線１１６と
ＴＦＴ１２４のソースＳとの間に介挿されている。ま
た、ゲートがｉ行目の補走査線１１２ｂに接続されたＴ
ＦＴ１２８は、電源電圧Ｖｃｃの給電線とＴＦＴ１２４
のソースＳとの間に介挿されている。ここで、走査信号
Ｙｉと反転走査信号／Ｙｉとは互いに論理反転した関係
にあるので、ＴＦＴ１２６、１２８が互いに排他的にオ
ンオフすることになる。すなわち、ＴＦＴ１２６、１２
８は、走査信号ＹｉがＬレベルであれば、それぞれオ
ン、オフして、ＴＦＴ１２４のソースＳを共用線１１６
に接続する一方、走査信号ＹｉがＨレベルであれば、そ
れぞれオフ、オンして、ＴＦＴ１２４のソースＳを電圧
Ｖｃｃの給電線に接続するスイッチとして機能する。
【００１７】ＴＦＴ１２４のドレインＤは、ＥＬ素子１
３０の陽極に接続されている。ここで、ＥＬ素子１３０
は、陽極たる画素電極と陰極との間に発光（ＥＬ）層を
挟持して、電流に応じた輝度で発光する構成であるが、
詳細については本件と直接関係しないので、その説明を
省略する。なお、ＥＬ素子１３０の陰極は、すべての画
素１０にわたって共通であり、基準電圧Ｇｎｄの接地線
（給電線）に接地されている。なお、本実施形態では、
電圧Ｖｃｃの給電線および電圧Ｇｎｄの接地線は、全画
素１０にわたって共通に配線されるが、図面の複雑化を
防止するために省略している。
３０の陽極に接続されている。ここで、ＥＬ素子１３０
は、陽極たる画素電極と陰極との間に発光（ＥＬ）層を
挟持して、電流に応じた輝度で発光する構成であるが、
詳細については本件と直接関係しないので、その説明を
省略する。なお、ＥＬ素子１３０の陰極は、すべての画
素１０にわたって共通であり、基準電圧Ｇｎｄの接地線
（給電線）に接地されている。なお、本実施形態では、
電圧Ｖｃｃの給電線および電圧Ｇｎｄの接地線は、全画
素１０にわたって共通に配線されるが、図面の複雑化を
防止するために省略している。
【００１８】この画素１０では、走査信号ＹｉがＬレベ
ルになると、ＴＦＴ１２２がオンするので、データ電圧
Ｘａｊに応じた電荷が容量５０に蓄積されるとともに、
ＴＦＴ１２４のゲート電圧は、ｊ列目のデータ線１１４
に印加されたデータ電圧Ｘａｊになる。また、ＴＦＴ１
２６がオン、ＴＦＴ１２８がオフするので、ＴＦＴ１２
４のソースＳには、共用線１２６の電圧が印加される。
このため、走査信号ＹｉがＬレベルであれば、ＥＬ素子
１３０には、データ電圧Ｘａｊに応じた電流がＴＦＴ１
２４によって流れることになる。一方、走査信号Ｙｉが
Ｈレベルであれば、ＴＦＴ１２２がオフするが、ＴＦＴ
１２４のゲート電圧は、ＴＦＴ１２２がオフする直前の
データ電圧Ｘａｊに容量５０によって保持されている。
また、ＴＦＴ１２６がオフ、ＴＦＴ１２８がオンするの
で、ＴＦＴ１２４のドレインは、電圧Ｖｃｃになる。こ
のため、走査信号ＹｉがＨレベルになっても、ＥＬ素子
１３０には、保持されたデータ電圧Ｘａｊに応じた電流
がＴＦＴ１２４により流れ続けることになる。
ルになると、ＴＦＴ１２２がオンするので、データ電圧
Ｘａｊに応じた電荷が容量５０に蓄積されるとともに、
ＴＦＴ１２４のゲート電圧は、ｊ列目のデータ線１１４
に印加されたデータ電圧Ｘａｊになる。また、ＴＦＴ１
２６がオン、ＴＦＴ１２８がオフするので、ＴＦＴ１２
４のソースＳには、共用線１２６の電圧が印加される。
このため、走査信号ＹｉがＬレベルであれば、ＥＬ素子
１３０には、データ電圧Ｘａｊに応じた電流がＴＦＴ１
２４によって流れることになる。一方、走査信号Ｙｉが
Ｈレベルであれば、ＴＦＴ１２２がオフするが、ＴＦＴ
１２４のゲート電圧は、ＴＦＴ１２２がオフする直前の
データ電圧Ｘａｊに容量５０によって保持されている。
また、ＴＦＴ１２６がオフ、ＴＦＴ１２８がオンするの
で、ＴＦＴ１２４のドレインは、電圧Ｖｃｃになる。こ
のため、走査信号ＹｉがＨレベルになっても、ＥＬ素子
１３０には、保持されたデータ電圧Ｘａｊに応じた電流
がＴＦＴ１２４により流れ続けることになる。
【００１９】なお、厳密に言えば、ＴＦＴ１２４のゲー
ト電圧についてはＴＦＴ１２２における電圧降下を、Ｔ
ＦＴ１２４のドレイン電圧についてはＴＦＴ１２６また
は１２８における電圧降下を、それぞれ考慮しなければ
ならないが、本実施形態では、これら電圧降下の影響を
無視している。また、本実施形態では、容量５０とし
て、ＴＦＴ１２４に寄生する容量を用いているが、ＴＦ
Ｔ１２４のゲートＧと定電位線（例えば電圧Ｇｎｄの接
地線）との間にコンデンサを設けて、該コンデンサを容
量５０として用いても良い。
ト電圧についてはＴＦＴ１２２における電圧降下を、Ｔ
ＦＴ１２４のドレイン電圧についてはＴＦＴ１２６また
は１２８における電圧降下を、それぞれ考慮しなければ
ならないが、本実施形態では、これら電圧降下の影響を
無視している。また、本実施形態では、容量５０とし
て、ＴＦＴ１２４に寄生する容量を用いているが、ＴＦ
Ｔ１２４のゲートＧと定電位線（例えば電圧Ｇｎｄの接
地線）との間にコンデンサを設けて、該コンデンサを容
量５０として用いても良い。
【００２０】＜データ側出力回路＞次に、上述したデー
タ側出力回路１７０の詳細について説明する。図４は、
データ側出力回路１７０の構成を示すブロック図であ
る。この図に示されるように、データ側出力回路１７０
は、データ線１１４の本数ｎと等しい段数のシフトレジ
スタ１７１０と、レジスタ（Ｒｅｇ）１７２０と、ラッ
チ回路（Ｌ）１７３０と、Ｄ／Ａ変換器１７４０とを有
し、このうち、後三者は、シフトレジスタ１７１０の各
段に対応して設けられている。
タ側出力回路１７０の詳細について説明する。図４は、
データ側出力回路１７０の構成を示すブロック図であ
る。この図に示されるように、データ側出力回路１７０
は、データ線１１４の本数ｎと等しい段数のシフトレジ
スタ１７１０と、レジスタ（Ｒｅｇ）１７２０と、ラッ
チ回路（Ｌ）１７３０と、Ｄ／Ａ変換器１７４０とを有
し、このうち、後三者は、シフトレジスタ１７１０の各
段に対応して設けられている。
【００２１】まず、シフトレジスタ１７１０は、１行分
の階調データＤpixの供給開始タイミングにおいて出力
されるパルス状の信号ＤＸを、クロック信号ＸｓＣＫの
立ち上がり毎に順次シフトして、サンプリング制御信号
Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓｎとして出力する。
続いて、一般的にｊ列目のレジスタ（Ｒｅｇ）１７２０
は、データバス１７２を介して供給される階調データＤ
pixを、シフトレジスタ１７１０のｊ段から出力される
サンプリング制御信号Ｘｓｊの立ち上がりにてサンプリ
ングして、保持する。さらに、一般的にｊ列目のラッチ
回路（Ｌ）１７３０は、同じくｊ列目のレジスタ１７２
０によって保持された階調データＤpixを、水平走査期
間の開始時に供給されるラッチパルスＬＰの立ち上がり
によってラッチして出力する。そして、一般的にｊ列目
のＤ／Ａ変換器１７４０は、同じくｊ列目のラッチ回路
１７３０によってラッチされた階調データＤpixを、ア
ナログの階調電圧Ｖｄｊとして出力する。
の階調データＤpixの供給開始タイミングにおいて出力
されるパルス状の信号ＤＸを、クロック信号ＸｓＣＫの
立ち上がり毎に順次シフトして、サンプリング制御信号
Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓｎとして出力する。
続いて、一般的にｊ列目のレジスタ（Ｒｅｇ）１７２０
は、データバス１７２を介して供給される階調データＤ
pixを、シフトレジスタ１７１０のｊ段から出力される
サンプリング制御信号Ｘｓｊの立ち上がりにてサンプリ
ングして、保持する。さらに、一般的にｊ列目のラッチ
回路（Ｌ）１７３０は、同じくｊ列目のレジスタ１７２
０によって保持された階調データＤpixを、水平走査期
間の開始時に供給されるラッチパルスＬＰの立ち上がり
によってラッチして出力する。そして、一般的にｊ列目
のＤ／Ａ変換器１７４０は、同じくｊ列目のラッチ回路
１７３０によってラッチされた階調データＤpixを、ア
ナログの階調電圧Ｖｄｊとして出力する。
【００２２】本実施形態において、階調電圧Ｖｄｊは、
次式のように定められる。 Ｖｄｊ＝Ｒａ・Ｉｄ＋Ｖｃｃ……（１） この式（１）において、Ｒａは、Ｄ／Ａ変換器１７４０
の出力端に接続される抵抗値であり、また、Ｉｄは、階
調データＤpixによって指示される階調の輝度にてＥＬ
素子１３０が発光するために必要な階調電流の値であ
る。なお、電圧Ｖｃｃは、上述したように、ＴＦＴ１２
８（図２参照）がオンしたとき、ＥＬ素子１３０に印加
される電源電圧である。すなわち、階調電圧Ｖｄｊは、
電流値Ｉｄの関数にて規定されることになる。
次式のように定められる。 Ｖｄｊ＝Ｒａ・Ｉｄ＋Ｖｃｃ……（１） この式（１）において、Ｒａは、Ｄ／Ａ変換器１７４０
の出力端に接続される抵抗値であり、また、Ｉｄは、階
調データＤpixによって指示される階調の輝度にてＥＬ
素子１３０が発光するために必要な階調電流の値であ
る。なお、電圧Ｖｃｃは、上述したように、ＴＦＴ１２
８（図２参照）がオンしたとき、ＥＬ素子１３０に印加
される電源電圧である。すなわち、階調電圧Ｖｄｊは、
電流値Ｉｄの関数にて規定されることになる。
【００２３】次に、図５は、データ側出力回路１７０の
動作を説明するためのタイミングチャートである。この
図に示されるように、ラッチパルスＬＰが出力されて走
査信号ＹｉがＬレベルに遷移するタイミングに先んじ
て、信号ＤＸがＨレベルに立ち上がると、ｉ行目であっ
て１、２、３、…、ｎ列目の画素に対応する階調データ
Ｄpixが順番に供給される。
動作を説明するためのタイミングチャートである。この
図に示されるように、ラッチパルスＬＰが出力されて走
査信号ＹｉがＬレベルに遷移するタイミングに先んじ
て、信号ＤＸがＨレベルに立ち上がると、ｉ行目であっ
て１、２、３、…、ｎ列目の画素に対応する階調データ
Ｄpixが順番に供給される。
【００２４】このうち、ｉ行１列の画素に対応する階調
データＤpixが供給されるタイミングにおいて、シフト
レジスタ１７１０から出力されるサンプリング制御信号
Ｘｓ１がＨレベルに立ち上がると、当該階調データが、
１列目のレジスタ１７２０（図５において「１：Ｒｅ
ｇ」と表記）によってサンプリングされる。次に、ｉ行
２列の画素に対応する階調データＤpixが供給されるタ
イミングにおいて、サンプリング制御信号Ｘｓ２がＨレ
ベルに立ち上がると、当該階調データが、２列目のレジ
スタ１７２０（図５において「２：Ｒｅｇ」と表記）に
よってサンプリングされる。以下同様にして、３、４、
…、ｎ列目の画素に対応する階調データＤpixの各々
が、それぞれ３、４、…、ｎ列目のレジスタ１７２０に
よってサンプリングされる。
データＤpixが供給されるタイミングにおいて、シフト
レジスタ１７１０から出力されるサンプリング制御信号
Ｘｓ１がＨレベルに立ち上がると、当該階調データが、
１列目のレジスタ１７２０（図５において「１：Ｒｅ
ｇ」と表記）によってサンプリングされる。次に、ｉ行
２列の画素に対応する階調データＤpixが供給されるタ
イミングにおいて、サンプリング制御信号Ｘｓ２がＨレ
ベルに立ち上がると、当該階調データが、２列目のレジ
スタ１７２０（図５において「２：Ｒｅｇ」と表記）に
よってサンプリングされる。以下同様にして、３、４、
…、ｎ列目の画素に対応する階調データＤpixの各々
が、それぞれ３、４、…、ｎ列目のレジスタ１７２０に
よってサンプリングされる。
【００２５】続いて、ラッチパルスＬＰが出力される
と、それぞれ各列のレジスタ１７２０によってサンプリ
ングされた階調データＤpixが、それぞれの列に対応す
るラッチ回路１７３０において一斉にラッチされる。そ
して、１、２、３、…、ｎ列においてラッチされた階調
データＤpixは、それぞれ１、２、３、…、ｎ列のＤ／
Ａ変換器１７４０に変換されて、階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄｎとして一斉に出力されることに
なる。ところで、ここで説明したデータ側出力回路１７
０は、一例であって、階調電圧Ｖｄ１、Ｖｄ２、Ｖｄ
３、…、Ｖｄｎとして一斉に出力できる構成であればい
かなる構成でもよい。例えば、階調データＤpixといっ
たディジタルデータではなく、階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄｎを順次、アナログ電圧として取
り込み、１、２、３、…、ｎ列に対応して階調電圧Ｖｄ
１、Ｖｄ２、Ｖｄ３、…、Ｖｄｎとして一斉に出力する
構成であっても良い。
と、それぞれ各列のレジスタ１７２０によってサンプリ
ングされた階調データＤpixが、それぞれの列に対応す
るラッチ回路１７３０において一斉にラッチされる。そ
して、１、２、３、…、ｎ列においてラッチされた階調
データＤpixは、それぞれ１、２、３、…、ｎ列のＤ／
Ａ変換器１７４０に変換されて、階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄｎとして一斉に出力されることに
なる。ところで、ここで説明したデータ側出力回路１７
０は、一例であって、階調電圧Ｖｄ１、Ｖｄ２、Ｖｄ
３、…、Ｖｄｎとして一斉に出力できる構成であればい
かなる構成でもよい。例えば、階調データＤpixといっ
たディジタルデータではなく、階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄｎを順次、アナログ電圧として取
り込み、１、２、３、…、ｎ列に対応して階調電圧Ｖｄ
１、Ｖｄ２、Ｖｄ３、…、Ｖｄｎとして一斉に出力する
構成であっても良い。
【００２６】なお、この階調電圧の出力動作に合わせ
て、すなわち、ラッチパルスＬＰの出力に同期して、走
査信号ＹｉがＬレベルになって、ｉ行目の走査線１１２
ａが選択されることになる。またここでは、一般的にｉ
行目の走査線１１２ａに着目して、当該行に位置する画
素に対応した階調電圧の出力動作について説明したが、
実際には、このような出力動作は、走査線駆動回路１６
０による選択にしたがって、それぞれ１行目、２行目、
３行目、…、ｍ行目の走査線１１２ａに対応して順番に
実行されることになる。
て、すなわち、ラッチパルスＬＰの出力に同期して、走
査信号ＹｉがＬレベルになって、ｉ行目の走査線１１２
ａが選択されることになる。またここでは、一般的にｉ
行目の走査線１１２ａに着目して、当該行に位置する画
素に対応した階調電圧の出力動作について説明したが、
実際には、このような出力動作は、走査線駆動回路１６
０による選択にしたがって、それぞれ１行目、２行目、
３行目、…、ｍ行目の走査線１１２ａに対応して順番に
実行されることになる。
【００２７】＜データ電圧操作回路＞次に、データ電圧
操作回路１８０の詳細について説明する。ここで、図６
は、一般的にｊ列目に対応するデータ電圧操作回路１８
０の構成を示す回路図である。まず、ｊ列目の共用線１
１６は、抵抗値がＲａに調整された可変型の抵抗１８０
２の一端に接続されており、また、抵抗１８０２の他端
には、ｊ列目のＤ／Ａ変換器１７４０による階調電圧Ｖ
ｄｊが印加される。ここで、説明の便宜上、当該共用線
１１６の電圧をＶｄｅｔと表記する。
操作回路１８０の詳細について説明する。ここで、図６
は、一般的にｊ列目に対応するデータ電圧操作回路１８
０の構成を示す回路図である。まず、ｊ列目の共用線１
１６は、抵抗値がＲａに調整された可変型の抵抗１８０
２の一端に接続されており、また、抵抗１８０２の他端
には、ｊ列目のＤ／Ａ変換器１７４０による階調電圧Ｖ
ｄｊが印加される。ここで、説明の便宜上、当該共用線
１１６の電圧をＶｄｅｔと表記する。
【００２８】次に、共用線１１６は、コンパレータ１８
０４の負入力端に接続される一方、その正入力端は、電
圧Ｖｃｃの給電線に接続されている。コンパレータ１８
０４は、負入力端の電圧Ｖｄｅｔと正入力端の電圧Ｖｃ
ｃとを比較して、電圧Ｖｄｅｔが電圧Ｖｃｃを超えれば
Ｌレベルの信号を出力する一方、電圧Ｖｄｅｔが電圧Ｖ
ｃｃ以下であればＨレベルの信号を出力する。コンパレ
ータ１８０４の出力端は、抵抗１８０６を介してＮチャ
ネル型のＴＦＴ１８１０のゲートに接続されており、一
方、当該ＴＦＴ１８１０のゲートは、容量１８０８を介
して接地されている。このため、コンパレータ１８０４
の出力信号は、抵抗１８０６およびコンデンサ１８０８
からなる積分回路によって平滑化されるとともに、該平
滑化電圧Ｖｇが、Ｎチャネル型のＴＦＴ１８１０のゲー
トに印加される。
０４の負入力端に接続される一方、その正入力端は、電
圧Ｖｃｃの給電線に接続されている。コンパレータ１８
０４は、負入力端の電圧Ｖｄｅｔと正入力端の電圧Ｖｃ
ｃとを比較して、電圧Ｖｄｅｔが電圧Ｖｃｃを超えれば
Ｌレベルの信号を出力する一方、電圧Ｖｄｅｔが電圧Ｖ
ｃｃ以下であればＨレベルの信号を出力する。コンパレ
ータ１８０４の出力端は、抵抗１８０６を介してＮチャ
ネル型のＴＦＴ１８１０のゲートに接続されており、一
方、当該ＴＦＴ１８１０のゲートは、容量１８０８を介
して接地されている。このため、コンパレータ１８０４
の出力信号は、抵抗１８０６およびコンデンサ１８０８
からなる積分回路によって平滑化されるとともに、該平
滑化電圧Ｖｇが、Ｎチャネル型のＴＦＴ１８１０のゲー
トに印加される。
【００２９】ＴＦＴ１８１０のソースは、電圧Ｖａの給
電線に接続される一方、そのドレインは、ｊ列目のデー
タ線１１４に接続されているほか、抵抗１８１２を介し
て電圧Ｖｂの給電線に接続されている。なお、電圧Ｖａ
＞電圧Ｖｂである。
電線に接続される一方、そのドレインは、ｊ列目のデー
タ線１１４に接続されているほか、抵抗１８１２を介し
て電圧Ｖｂの給電線に接続されている。なお、電圧Ｖａ
＞電圧Ｖｂである。
【００３０】＜表示動作＞次に、表示装置１００の表示
動作について説明する。上述したように、走査線駆動回
路１６０によって、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ
ｍが、１水平走査期間（１Ｈ）毎に、順次排他的にＬレ
ベルになる（図３参照）。ここで、一般的にｉ行目の走
査信号ＹｉがＬレベルになると、データ側出力回路１７
０によって、ｉ行１列、ｉ行２列、ｉ行３列、…、ｉ行
ｎ列に位置する画素の輝度を指示する階調データＤpix
がそれぞれ変換されて、電圧Ｖｄ１、Ｖｄ２、Ｖｄ３、
…、Ｖｄｎとして出力される点も上述した通りである。
そこで、ここではｉ行ｊ列の画素に着目して、当該ｉ行
目の走査線が選択された状態における動作と、当該選択
後の非選択の状態における動作とに分けて説明すること
にする。
動作について説明する。上述したように、走査線駆動回
路１６０によって、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ
ｍが、１水平走査期間（１Ｈ）毎に、順次排他的にＬレ
ベルになる（図３参照）。ここで、一般的にｉ行目の走
査信号ＹｉがＬレベルになると、データ側出力回路１７
０によって、ｉ行１列、ｉ行２列、ｉ行３列、…、ｉ行
ｎ列に位置する画素の輝度を指示する階調データＤpix
がそれぞれ変換されて、電圧Ｖｄ１、Ｖｄ２、Ｖｄ３、
…、Ｖｄｎとして出力される点も上述した通りである。
そこで、ここではｉ行ｊ列の画素に着目して、当該ｉ行
目の走査線が選択された状態における動作と、当該選択
後の非選択の状態における動作とに分けて説明すること
にする。
【００３１】＜選択状態＞図７は、ｉ行目の走査線１１
２ａが選択された状態において、ｉ行ｊ列の画素１０に
おける動作を説明するための図である。まず、ｉ行目の
走査線１１２ａが選択されると、走査信号ＹｉがＬレベ
ルになるので、ＴＦＴ１２２、１２６がオンし、また、
反転走査信号／ＹｉがＨレベルになるので、ＴＦＴ１２
８がオフする。このため、ｉ行ｊ列のＥＬ素子１３０に
は、選択開始直後のデータ電圧Ｘａｊに応じた電流が、
抵抗１８０２→共用線１１６→ＴＦＴ１２６→ＴＦＴ１
２４→（ＥＬ素子１３０）→接地線という経路にて流れ
る。
２ａが選択された状態において、ｉ行ｊ列の画素１０に
おける動作を説明するための図である。まず、ｉ行目の
走査線１１２ａが選択されると、走査信号ＹｉがＬレベ
ルになるので、ＴＦＴ１２２、１２６がオンし、また、
反転走査信号／ＹｉがＨレベルになるので、ＴＦＴ１２
８がオフする。このため、ｉ行ｊ列のＥＬ素子１３０に
は、選択開始直後のデータ電圧Ｘａｊに応じた電流が、
抵抗１８０２→共用線１１６→ＴＦＴ１２６→ＴＦＴ１
２４→（ＥＬ素子１３０）→接地線という経路にて流れ
る。
【００３２】走査信号ＹｉがＬレベルである期間、ｊ列
目のデータ電圧操作回路１８０における抵抗１８０２の
他端には、ｉ行ｊ列の画素に対応し、かつ、（１）式で
示される階調電圧Ｖｄｊ（＝Ｒａ・Ｉｄ＋Ｖｃｃ）がデ
ータ側出力回路１７０によって印加されている。この階
調電圧Ｖｄｊを規定する電流値Ｉｄは、上述したよう
に、ＥＬ素子１３０が階調データＤpixによって指示さ
れる階調の輝度にて発光するために必要とする電流値で
ある。すなわち、階調電流Ｖｄｊは、ＥＬ素子１３０に
流すべき電流の目標値を電圧変換して表現したものであ
る。一方、ＥＬ素子１３０に電流が上記経路を介して流
れると、抵抗１８０２の両端には、当該電流値と抵抗値
Ｒａとの積で示される電圧が発生するので、共用線１１
６の一端における電圧Ｖｄｅｔは、階調電圧Ｖｄｊから
抵抗１８０２の電圧降下分を減じた値となる。
目のデータ電圧操作回路１８０における抵抗１８０２の
他端には、ｉ行ｊ列の画素に対応し、かつ、（１）式で
示される階調電圧Ｖｄｊ（＝Ｒａ・Ｉｄ＋Ｖｃｃ）がデ
ータ側出力回路１７０によって印加されている。この階
調電圧Ｖｄｊを規定する電流値Ｉｄは、上述したよう
に、ＥＬ素子１３０が階調データＤpixによって指示さ
れる階調の輝度にて発光するために必要とする電流値で
ある。すなわち、階調電流Ｖｄｊは、ＥＬ素子１３０に
流すべき電流の目標値を電圧変換して表現したものであ
る。一方、ＥＬ素子１３０に電流が上記経路を介して流
れると、抵抗１８０２の両端には、当該電流値と抵抗値
Ｒａとの積で示される電圧が発生するので、共用線１１
６の一端における電圧Ｖｄｅｔは、階調電圧Ｖｄｊから
抵抗１８０２の電圧降下分を減じた値となる。
【００３３】したがって、ＥＬ素子１３０に実際に流れ
ている電流値が目標電流値たるＩｄと一致していれば、
電圧Ｖｄｅｔは、電圧Ｖｃｃになっているはずである。
ただし、選択開始直後のデータ電圧Ｘａｊは、階調電圧
Ｖｄｊをほとんど反映していないので、電圧Ｖｄｅｔは
電圧Ｖｃｃと一致しないことが多い。そこで、本実施形
態は、走査信号ＹｉがＬレベルである期間に、電圧Ｖｄ
ｅｔが電圧Ｖｃｃとなるようにデータ電圧Ｘａｊを操作
して、ＥＬ素子１３０に実際に流れる電流値をＩｄに一
致させる制御を実行する。
ている電流値が目標電流値たるＩｄと一致していれば、
電圧Ｖｄｅｔは、電圧Ｖｃｃになっているはずである。
ただし、選択開始直後のデータ電圧Ｘａｊは、階調電圧
Ｖｄｊをほとんど反映していないので、電圧Ｖｄｅｔは
電圧Ｖｃｃと一致しないことが多い。そこで、本実施形
態は、走査信号ＹｉがＬレベルである期間に、電圧Ｖｄ
ｅｔが電圧Ｖｃｃとなるようにデータ電圧Ｘａｊを操作
して、ＥＬ素子１３０に実際に流れる電流値をＩｄに一
致させる制御を実行する。
【００３４】詳細には、ＥＬ素子１３０に実際に流れる
電流値が目標電流値Ｉｄよりも少ないと、電圧Ｖｄｅｔ
は、電圧Ｖｃｃよりも高くなる。このため、コンパレー
タ１８０４の出力信号がＬレベルとなる期間が長くなっ
て、電圧Ｖｇが相対的に低くなる結果、ＴＦＴ１８１０
のオン抵抗が上昇するので、当該オン抵抗と抵抗１８１
２とによって電圧（Ｖａ−Ｖｂ）を分圧したデータ電圧
Ｘａｊは、選択開始直後の状態から低下する。すなわ
ち、ＥＬ素子１３０に流れる電流値が目標電流値Ｉｄよ
りも少ないと、ＥＬ素子１３０に流れる電流値を多くす
る方向の制御が行われることになる。
電流値が目標電流値Ｉｄよりも少ないと、電圧Ｖｄｅｔ
は、電圧Ｖｃｃよりも高くなる。このため、コンパレー
タ１８０４の出力信号がＬレベルとなる期間が長くなっ
て、電圧Ｖｇが相対的に低くなる結果、ＴＦＴ１８１０
のオン抵抗が上昇するので、当該オン抵抗と抵抗１８１
２とによって電圧（Ｖａ−Ｖｂ）を分圧したデータ電圧
Ｘａｊは、選択開始直後の状態から低下する。すなわ
ち、ＥＬ素子１３０に流れる電流値が目標電流値Ｉｄよ
りも少ないと、ＥＬ素子１３０に流れる電流値を多くす
る方向の制御が行われることになる。
【００３５】反対に、ＥＬ素子１３０に流れる電流値が
目標電流値Ｉｄよりも多いと、電圧Ｖｄｅｔは、電圧Ｖ
ｃｃよりも低くなる。このため、電圧Ｖｇが相対的に高
くなって、ＴＦＴ１８１０のオン抵抗が低下するので、
データ電圧Ｘａｊは、選択開始直後の状態から上昇す
る。すなわち、ＥＬ素子１３０に流れる電流値が目標電
流値Ｉｄよりも多いと、ＥＬ素子１３０に流れる電流値
を少なくする方向の制御が行われることになる。
目標電流値Ｉｄよりも多いと、電圧Ｖｄｅｔは、電圧Ｖ
ｃｃよりも低くなる。このため、電圧Ｖｇが相対的に高
くなって、ＴＦＴ１８１０のオン抵抗が低下するので、
データ電圧Ｘａｊは、選択開始直後の状態から上昇す
る。すなわち、ＥＬ素子１３０に流れる電流値が目標電
流値Ｉｄよりも多いと、ＥＬ素子１３０に流れる電流値
を少なくする方向の制御が行われることになる。
【００３６】結局、ＥＬ素子１３０に流れる電流は、上
記２つの方向の制御が均衡する地点にて、すなわち、電
圧Ｖｄｅｔが電圧Ｖｃｃとなる地点にて安定化する結
果、目標とする電流値Ｉｄと一致することになる。した
がって、本実施形態では、ＥＬ素子１３０に流れる電流
値は、ｉ行目の走査線１１２ａの選択開始直後において
目標電流値Ｉｄと異なっていても、選択終了直前に至る
までには、目標電流値Ｉｄに一致することになる。
記２つの方向の制御が均衡する地点にて、すなわち、電
圧Ｖｄｅｔが電圧Ｖｃｃとなる地点にて安定化する結
果、目標とする電流値Ｉｄと一致することになる。した
がって、本実施形態では、ＥＬ素子１３０に流れる電流
値は、ｉ行目の走査線１１２ａの選択開始直後において
目標電流値Ｉｄと異なっていても、選択終了直前に至る
までには、目標電流値Ｉｄに一致することになる。
【００３７】なお、電圧Ｖｄｅｔが電圧Ｖｃｃと一致し
ていると、コンパレータ１８０４による出力信号がＬレ
ベルとなる期間とＨレベルとなる期間とは、単位期間
（例えば、１水平走査期間よりも十分短い期間）を基準
として考えると、互いに５０％ずつになる。そして、こ
の出力電圧の平滑化電圧Ｖｇをゲート電圧としたときの
ＴＦＴ１８１０の抵抗と抵抗１８１２とによって、電圧
（Ｖａ−Ｖｂ）が分圧されて、この分圧電圧がデータ線
１１４にデータ電圧として印加される。したがって、該
分圧電圧が、ＥＬ素子１３０に流れる電流値を目標値の
Ｉｄに一致させるＴＦＴ１２４のゲート電圧であり、デ
ータ電圧である。
ていると、コンパレータ１８０４による出力信号がＬレ
ベルとなる期間とＨレベルとなる期間とは、単位期間
（例えば、１水平走査期間よりも十分短い期間）を基準
として考えると、互いに５０％ずつになる。そして、こ
の出力電圧の平滑化電圧Ｖｇをゲート電圧としたときの
ＴＦＴ１８１０の抵抗と抵抗１８１２とによって、電圧
（Ｖａ−Ｖｂ）が分圧されて、この分圧電圧がデータ線
１１４にデータ電圧として印加される。したがって、該
分圧電圧が、ＥＬ素子１３０に流れる電流値を目標値の
Ｉｄに一致させるＴＦＴ１２４のゲート電圧であり、デ
ータ電圧である。
【００３８】＜非選択状態＞次に、ｉ行目の走査線１１
２ａが選択された後の非選択の状態における動作につい
て説明する。図８は、ｉ行目の走査線１１２ａが非選択
された状態において、ｉ行ｊ列の画素１０における動作
を説明するための図である。
２ａが選択された後の非選択の状態における動作につい
て説明する。図８は、ｉ行目の走査線１１２ａが非選択
された状態において、ｉ行ｊ列の画素１０における動作
を説明するための図である。
【００３９】選択状態から非選択状態に移行するのに伴
って、走査信号ＹｉはＬレベルからＨレベルに遷移す
る。このため、ＴＦＴ１２２がオフするが、ＴＦＴ１２
４のゲート電圧は、ｉ行目の走査線１１２ａの選択終了
直前におけるデータ電圧Ｘａｊに、詳細には、ＥＬ素子
１３０に流れる電流値を目標電流値Ｉｄとさせるるデー
タ電圧Ｘａｊに、容量５０によって保持されている。
って、走査信号ＹｉはＬレベルからＨレベルに遷移す
る。このため、ＴＦＴ１２２がオフするが、ＴＦＴ１２
４のゲート電圧は、ｉ行目の走査線１１２ａの選択終了
直前におけるデータ電圧Ｘａｊに、詳細には、ＥＬ素子
１３０に流れる電流値を目標電流値Ｉｄとさせるるデー
タ電圧Ｘａｊに、容量５０によって保持されている。
【００４０】また、走査信号ＹｉがＨレベルに遷移する
ことに伴って、ＴＦＴ１２６がオフし、また、反転走査
信号／ＹｉがＬレベルに遷移するので、ＴＦＴ１２８が
オンする結果、ＴＦＴ１２４のソースＳの接続先が、ｊ
列目の共用線１１６から電圧Ｖｃｃの給電線へと切り替
わる。ただし、当該共用線１１６に印加される電圧は、
ｉ行目の走査線１１２ａの選択終了直前に至るまでに電
圧Ｖｃｃと一致するように制御されているので、接続先
が切り替わっても、ＴＦＴ１２４のソースＳに印加され
る電圧はＶｃｃであることには変わりがない。
ことに伴って、ＴＦＴ１２６がオフし、また、反転走査
信号／ＹｉがＬレベルに遷移するので、ＴＦＴ１２８が
オンする結果、ＴＦＴ１２４のソースＳの接続先が、ｊ
列目の共用線１１６から電圧Ｖｃｃの給電線へと切り替
わる。ただし、当該共用線１１６に印加される電圧は、
ｉ行目の走査線１１２ａの選択終了直前に至るまでに電
圧Ｖｃｃと一致するように制御されているので、接続先
が切り替わっても、ＴＦＴ１２４のソースＳに印加され
る電圧はＶｃｃであることには変わりがない。
【００４１】したがって、ｉ行ｊ列のＥＬ素子１３０に
流れる電流の経路は、電圧Ｖｃｃの給電線→ＴＦＴ１２
８→ＴＦＴ１２４→（ＥＬ素子１３０）→接地線という
経路に変更されるものの、ＴＦＴ１２４のゲート電圧、
および、ソース／ドレイン間の電圧のいずれも、走査信
号ＹｉがＨレベルに遷移する直前から全く変化しないこ
とになる。このため、当該ＥＬ素子１３０は、選択状態
から非選択状態となって１垂直走査期間経過後、再び選
択状態となるまで、容量５０によって保持されたデータ
電圧Ｘａｊに応じた電流に輝度にて、すなわち、階調デ
ータＤpixで指示された階調の輝度にて、発光し続ける
ことになる。
流れる電流の経路は、電圧Ｖｃｃの給電線→ＴＦＴ１２
８→ＴＦＴ１２４→（ＥＬ素子１３０）→接地線という
経路に変更されるものの、ＴＦＴ１２４のゲート電圧、
および、ソース／ドレイン間の電圧のいずれも、走査信
号ＹｉがＨレベルに遷移する直前から全く変化しないこ
とになる。このため、当該ＥＬ素子１３０は、選択状態
から非選択状態となって１垂直走査期間経過後、再び選
択状態となるまで、容量５０によって保持されたデータ
電圧Ｘａｊに応じた電流に輝度にて、すなわち、階調デ
ータＤpixで指示された階調の輝度にて、発光し続ける
ことになる。
【００４２】なお、ここでは、一般的にｉ行ｊ列の画素
１１０について着目して説明したが、走査信号ＹｉがＬ
レベルとなる期間では、他の列についても同様な制御動
作が一斉に実行される。さらに、走査信号ＹｉがＬレベ
ルとなる期間に着目したが、走査信号Ｙ１、Ｙ２、Ｙ
３、…、Ｙｍは、上述したように１水平走査期間（１
Ｈ）毎、順次排他的にＬレベルになるので（図３参
照）、上記制御動作は１行毎に順番に実行されることに
なる。
１１０について着目して説明したが、走査信号ＹｉがＬ
レベルとなる期間では、他の列についても同様な制御動
作が一斉に実行される。さらに、走査信号ＹｉがＬレベ
ルとなる期間に着目したが、走査信号Ｙ１、Ｙ２、Ｙ
３、…、Ｙｍは、上述したように１水平走査期間（１
Ｈ）毎、順次排他的にＬレベルになるので（図３参
照）、上記制御動作は１行毎に順番に実行されることに
なる。
【００４３】このように、本実施形態に係る表示装置１
００では、ＥＬ素子１３０に流れる電流値が、選択開始
直後にて目標電流値Ｉｄと相違しても、選択終了直前ま
でに目標電流値Ｉｄに一致するように制御されるととも
に、選択終了後においても、電流値Ｉｄに維持される。
このため、ＴＦＴ１２４の特性が画素毎にバラついた状
態にあって、さらに全画素を同一階調とする場合であっ
ても、各ＥＬ素子１３０に流れる電流を、当該階調に応
じた電流値Ｉｄにほぼ揃えることができるので、表示面
内における輝度が均一化される結果、高品位の表示が可
能となるのである。
００では、ＥＬ素子１３０に流れる電流値が、選択開始
直後にて目標電流値Ｉｄと相違しても、選択終了直前ま
でに目標電流値Ｉｄに一致するように制御されるととも
に、選択終了後においても、電流値Ｉｄに維持される。
このため、ＴＦＴ１２４の特性が画素毎にバラついた状
態にあって、さらに全画素を同一階調とする場合であっ
ても、各ＥＬ素子１３０に流れる電流を、当該階調に応
じた電流値Ｉｄにほぼ揃えることができるので、表示面
内における輝度が均一化される結果、高品位の表示が可
能となるのである。
【００４４】また、本実施形態において、選択時におい
てＥＬ素子１３０に流れる電流値がＩｄとなっていれ
ば、共用線１１６は、電圧Ｖｃｃに一致するように制御
されるので、選択時から非選択時に移行するに際して、
ＴＦＴ１２４のソースＳが電圧Ｖｃｃに維持される構成
となっている。このような構成を採用した理由は次の通
りである。すなわち、ＥＬ素子１２４に流れる電流を制
御するＴＦＴ１２４をポリシリコン・プロセスで形成し
た場合、ゲート電圧が一定であっても、ソース／ドレイ
ン電圧が異なれば、流れる電流も異なってしまうので、
これを防止するためである。
てＥＬ素子１３０に流れる電流値がＩｄとなっていれ
ば、共用線１１６は、電圧Ｖｃｃに一致するように制御
されるので、選択時から非選択時に移行するに際して、
ＴＦＴ１２４のソースＳが電圧Ｖｃｃに維持される構成
となっている。このような構成を採用した理由は次の通
りである。すなわち、ＥＬ素子１２４に流れる電流を制
御するＴＦＴ１２４をポリシリコン・プロセスで形成し
た場合、ゲート電圧が一定であっても、ソース／ドレイ
ン電圧が異なれば、流れる電流も異なってしまうので、
これを防止するためである。
【００４５】＜既存技術との対比＞ここで、本実施形態
に対する比較のために、３種類の既存技術を挙げて説明
する。
に対する比較のために、３種類の既存技術を挙げて説明
する。
【００４６】まず、第１の技術について説明する。図２
６は、第１の技術を適用した表示装置の主要部、特に画
素の構成を示す回路図である。この図に示されるよう
に、画素１０は、走査線１１２とデータ線１１４との交
差に対応して設けられて、スイッチング用のＴＦＴ１１
とＥＬ素子１３０を駆動するためのＴＦＴ１３とを有す
る。この構成において、ＴＦＴ１１がオンすると、ＴＦ
Ｔ１３のゲートＧには、寄生容量（または保持容量）５
０によって当該オン時におけるデータ線１１４の電圧が
保持される。さらに、ＴＦＴ１３からは、そのゲート電
圧に応じた電流Ｉが吐き出される。
６は、第１の技術を適用した表示装置の主要部、特に画
素の構成を示す回路図である。この図に示されるよう
に、画素１０は、走査線１１２とデータ線１１４との交
差に対応して設けられて、スイッチング用のＴＦＴ１１
とＥＬ素子１３０を駆動するためのＴＦＴ１３とを有す
る。この構成において、ＴＦＴ１１がオンすると、ＴＦ
Ｔ１３のゲートＧには、寄生容量（または保持容量）５
０によって当該オン時におけるデータ線１１４の電圧が
保持される。さらに、ＴＦＴ１３からは、そのゲート電
圧に応じた電流Ｉが吐き出される。
【００４７】したがって、走査線を１本ずつ選択して、
選択した走査線１１２ａに対し、ＴＦＴ１１をオンさせ
る選択信号を供給するとともに、データ線１１４に、輝
度に応じた電圧を印加すると、当該電圧は、ＴＦＴ１１
がオフした後であっても寄生容量５０に保持されるの
で、保持電圧に応じた電流がＥＬ素子１３０に流れ続け
る。このため、ＥＬ素子１３０は、走査線１１２が非選
択であっても、選択時におけるデータ線１１４の電圧に
応じた輝度で発光し続けることになる。
選択した走査線１１２ａに対し、ＴＦＴ１１をオンさせ
る選択信号を供給するとともに、データ線１１４に、輝
度に応じた電圧を印加すると、当該電圧は、ＴＦＴ１１
がオフした後であっても寄生容量５０に保持されるの
で、保持電圧に応じた電流がＥＬ素子１３０に流れ続け
る。このため、ＥＬ素子１３０は、走査線１１２が非選
択であっても、選択時におけるデータ線１１４の電圧に
応じた輝度で発光し続けることになる。
【００４８】しかしながら、第１の技術では、ＴＦＴ１
３の特性がＥＬ素子１３０に流れる電流に直接的に影響
を与えてしまう。すなわち、ＴＦＴ１３の特性がバラつ
くと、ＥＬ素子１３０に流れる電流量も画素毎にバラつ
く結果、表示面内において輝度の均一性を保つことがで
きず、表示画面の品位が低下しやすい、という欠点があ
る。
３の特性がＥＬ素子１３０に流れる電流に直接的に影響
を与えてしまう。すなわち、ＴＦＴ１３の特性がバラつ
くと、ＥＬ素子１３０に流れる電流量も画素毎にバラつ
く結果、表示面内において輝度の均一性を保つことがで
きず、表示画面の品位が低下しやすい、という欠点があ
る。
【００４９】この欠点を解消するために、さらに、第２
および第３の技術が知られている。図１９は、このうち
の前者に係る第２の技術を適用した表示装置の主要部の
構成を示す回路図である。この図に示される構成にあっ
ては、第１に、ＴＦＴ２７がオンからオフした状態に
て、走査線１１２の選択信号によってＴＦＴ２１をオン
させ、さらに、ＴＦＴ２５をオンにさせる。これによ
り、ＴＦＴ２３から吐き出される電流によって容量５４
が充電されるので、ＴＦＴ２３のゲート電圧が上昇す
る。ＴＦＴ２３のゲート電位が上昇すると、ＴＦＴから
吐き出される電流が減少し、停止するので、容量５４に
は、しきい値電圧がセットされることになる。第２に、
ＴＦＴ２７をオフさせた後に、データ線１１４のデータ
電圧を、輝度に応じて変化させる。これによって、当該
変化電圧は、容量５２を介してしきい値電圧に加算され
る。第３に、ＴＦＴ２７を再びオンさせて、しきい値電
圧に変化電圧が加算されたゲート電圧に応じた電流を、
ＴＦＴ２３に流させる。これにより、駆動用のＴＦＴ２
３のしきい値電圧が画素毎にバラつくのが補償されるこ
とになる。
および第３の技術が知られている。図１９は、このうち
の前者に係る第２の技術を適用した表示装置の主要部の
構成を示す回路図である。この図に示される構成にあっ
ては、第１に、ＴＦＴ２７がオンからオフした状態に
て、走査線１１２の選択信号によってＴＦＴ２１をオン
させ、さらに、ＴＦＴ２５をオンにさせる。これによ
り、ＴＦＴ２３から吐き出される電流によって容量５４
が充電されるので、ＴＦＴ２３のゲート電圧が上昇す
る。ＴＦＴ２３のゲート電位が上昇すると、ＴＦＴから
吐き出される電流が減少し、停止するので、容量５４に
は、しきい値電圧がセットされることになる。第２に、
ＴＦＴ２７をオフさせた後に、データ線１１４のデータ
電圧を、輝度に応じて変化させる。これによって、当該
変化電圧は、容量５２を介してしきい値電圧に加算され
る。第３に、ＴＦＴ２７を再びオンさせて、しきい値電
圧に変化電圧が加算されたゲート電圧に応じた電流を、
ＴＦＴ２３に流させる。これにより、駆動用のＴＦＴ２
３のしきい値電圧が画素毎にバラつくのが補償されるこ
とになる。
【００５０】このように第２の技術では、ＴＦＴ２３の
特性バラつきについては確かに補償することができる。
しかしながら、第２の技術では、容量５２、５４の容量
バラつきが、輝度の均一性に影響を与えることになる。
特性バラつきについては確かに補償することができる。
しかしながら、第２の技術では、容量５２、５４の容量
バラつきが、輝度の均一性に影響を与えることになる。
【００５１】次に、図２８は、第３の技術を適用した表
示装置の主要部構成を示す回路図である。第３の技術に
おいて、データ線１１４には、選択行における画素１０
の輝度に応じた電流Ｉｓが定電流源（図示せず）によっ
て流れる構成となっている。この構成において、走査線
１１２ａを介した選択信号によってＴＦＴ３１をオンに
させるとともに、消去線１１２ｅを介した選択信号によ
ってＴＦＴ３３をオンにさせると、ＴＦＴ３５、３７か
らなるカレントミラー回路によって、ＴＦＴ３５を介し
てＥＬ素子１３０に流れる電流Ｉｅと、ＴＦＴ３７、３
１を介してデータ線１１４に流れる電流Ｉｓとがほぼ等
しくなる。一方、容量５８には、ＴＦＴ３５、３７の共
通ゲート電圧に応じた電荷が蓄積されるので、ＴＦＴ３
１、３７をオフにさせても、容量５８によって保持され
たゲート電圧によって、電流ＩｅがＥＬ素子１３０に流
れ続けることになる。
示装置の主要部構成を示す回路図である。第３の技術に
おいて、データ線１１４には、選択行における画素１０
の輝度に応じた電流Ｉｓが定電流源（図示せず）によっ
て流れる構成となっている。この構成において、走査線
１１２ａを介した選択信号によってＴＦＴ３１をオンに
させるとともに、消去線１１２ｅを介した選択信号によ
ってＴＦＴ３３をオンにさせると、ＴＦＴ３５、３７か
らなるカレントミラー回路によって、ＴＦＴ３５を介し
てＥＬ素子１３０に流れる電流Ｉｅと、ＴＦＴ３７、３
１を介してデータ線１１４に流れる電流Ｉｓとがほぼ等
しくなる。一方、容量５８には、ＴＦＴ３５、３７の共
通ゲート電圧に応じた電荷が蓄積されるので、ＴＦＴ３
１、３７をオフにさせても、容量５８によって保持され
たゲート電圧によって、電流ＩｅがＥＬ素子１３０に流
れ続けることになる。
【００５２】ここで、選択時においてデータ線１１４に
流れる電流Ｉｓを、パネル内において同一となるように
制御すると、駆動用のＴＦＴ３５のしきい値電圧特性が
画素毎にバラついても、ＥＬ素子１３０に流れる電流Ｉ
ｅを各画素にわたって同一とさせることができる。この
ため、輝度の均一性を図ることができる。なお、走査線
１１２ａに選択信号を供給していない期間に、消去線１
１２ｅに選択信号を供給すると、ＴＦＴ３３のオンによ
って容量５８に蓄積された電荷がクリアされる。このた
め、駆動用ＴＦＴ３５はオフとなり、ＥＬ素子１３０に
流れる電流が遮断されるので、画素１０は強制的にオフ
（消去）状態となる。
流れる電流Ｉｓを、パネル内において同一となるように
制御すると、駆動用のＴＦＴ３５のしきい値電圧特性が
画素毎にバラついても、ＥＬ素子１３０に流れる電流Ｉ
ｅを各画素にわたって同一とさせることができる。この
ため、輝度の均一性を図ることができる。なお、走査線
１１２ａに選択信号を供給していない期間に、消去線１
１２ｅに選択信号を供給すると、ＴＦＴ３３のオンによ
って容量５８に蓄積された電荷がクリアされる。このた
め、駆動用ＴＦＴ３５はオフとなり、ＥＬ素子１３０に
流れる電流が遮断されるので、画素１０は強制的にオフ
（消去）状態となる。
【００５３】しかしながら、図２８に示される構成で
は、近接して形成されたＴＦＴ３５、３７の特性が同一
であることが、カレントミラー回路としての前提であ
る。したがって、この前提が崩れれば、すなわち、同一
画素１０内において近接して形成されたＴＦＴ３５、３
７の特性がバラついてしまうと、電流Ｉｓは、ＥＬ素子
１３０に実際に流れる電流Ｉｅと一致しないことにな
り、このため、たとえ電流Ｉｓを同一となるように制御
しても、輝度の均一性を保つことができなくなる。
は、近接して形成されたＴＦＴ３５、３７の特性が同一
であることが、カレントミラー回路としての前提であ
る。したがって、この前提が崩れれば、すなわち、同一
画素１０内において近接して形成されたＴＦＴ３５、３
７の特性がバラついてしまうと、電流Ｉｓは、ＥＬ素子
１３０に実際に流れる電流Ｉｅと一致しないことにな
り、このため、たとえ電流Ｉｓを同一となるように制御
しても、輝度の均一性を保つことができなくなる。
【００５４】これに対して、本実施形態では、共用線１
１６を介してＥＬ素子１３０に実際に流れる電流が、目
標電流値Ｉｄに一致するようにデータ電圧を操作するの
で、異なる画素同士における素子（容量やＴＦＴ）の特
性バラつきについてはもちろん、仮に同一画素内におけ
る素子の特性バラつきが存在したとしても、表示面内に
おける輝度の均一性を確保することが可能となる。
１６を介してＥＬ素子１３０に実際に流れる電流が、目
標電流値Ｉｄに一致するようにデータ電圧を操作するの
で、異なる画素同士における素子（容量やＴＦＴ）の特
性バラつきについてはもちろん、仮に同一画素内におけ
る素子の特性バラつきが存在したとしても、表示面内に
おける輝度の均一性を確保することが可能となる。
【００５５】ただし、本実施形態では、異なる画素同士
における素子特性バラつき、および、同一画素内におけ
る素子の特性バラつきについては無視できるものの、抵
抗１８０２（図６参照）の値が列毎にバラつくと、全画
素を同一階調とするときに、ＥＬ素子１３０に流れる電
流値が列毎に異なってしまう事態を招くことになる。こ
の事態を未然に防止するために、上述した実施形態で
は、抵抗１８０２を可変型として、各列毎に抵抗値Ｒａ
に調整することが可能な構成を採用したのである。な
お、可変型とは、レーザ等のトリミングによる抵抗値の
設定や、電子的な抵抗の設定等を含む概念である。抵抗
１８０２の抵抗値のバラつきが充分に小さい場合には、
固定抵抗であっても構わない。
における素子特性バラつき、および、同一画素内におけ
る素子の特性バラつきについては無視できるものの、抵
抗１８０２（図６参照）の値が列毎にバラつくと、全画
素を同一階調とするときに、ＥＬ素子１３０に流れる電
流値が列毎に異なってしまう事態を招くことになる。こ
の事態を未然に防止するために、上述した実施形態で
は、抵抗１８０２を可変型として、各列毎に抵抗値Ｒａ
に調整することが可能な構成を採用したのである。な
お、可変型とは、レーザ等のトリミングによる抵抗値の
設定や、電子的な抵抗の設定等を含む概念である。抵抗
１８０２の抵抗値のバラつきが充分に小さい場合には、
固定抵抗であっても構わない。
【００５６】また、本実施形態において、補走査線１１
２ｂを行毎に設けて、該補走査線１１２ｂに反転走査信
号を供給する構成とした理由は、画素１０におけるＴＦ
Ｔ１２２、１２４、１２６、１２８のチャネル型を統一
して、製造プロセスを簡略化するためである。換言すれ
ば、本実施形態では、ＴＦＴ１２４のソースＳを、共用
線１１６または電圧Ｖｃｃの給電線のいずれか一方に切
り替えなければならないが、ＴＦＴ１２６、１２８のチ
ャネル型を統一すると、両ゲートに、それぞれ排他的な
論理信号を供給する必要が生じるので、補走査線１１２
ｂを行毎に別途設けて反転走査信号を供給する構成とし
たのである。ここで、例えば製造プロセスの複雑化を無
視することができるのであれば、図２におけるＴＦＴ１
２８をＮチャネル型とし、そのゲートを走査線１１２ａ
に接続すれば、補走査線１１２ｂおよびインバータ１６
２（図１参照）を省略することが可能となる。
２ｂを行毎に設けて、該補走査線１１２ｂに反転走査信
号を供給する構成とした理由は、画素１０におけるＴＦ
Ｔ１２２、１２４、１２６、１２８のチャネル型を統一
して、製造プロセスを簡略化するためである。換言すれ
ば、本実施形態では、ＴＦＴ１２４のソースＳを、共用
線１１６または電圧Ｖｃｃの給電線のいずれか一方に切
り替えなければならないが、ＴＦＴ１２６、１２８のチ
ャネル型を統一すると、両ゲートに、それぞれ排他的な
論理信号を供給する必要が生じるので、補走査線１１２
ｂを行毎に別途設けて反転走査信号を供給する構成とし
たのである。ここで、例えば製造プロセスの複雑化を無
視することができるのであれば、図２におけるＴＦＴ１
２８をＮチャネル型とし、そのゲートを走査線１１２ａ
に接続すれば、補走査線１１２ｂおよびインバータ１６
２（図１参照）を省略することが可能となる。
【００５７】＜第１実施形態の応用＞上述した構成で
は、１組のデータ線１１４および共用線１１６に１列分
のｍ個の画素が対応し、このうち、選択された行に位置
する画素のＥＬ素子１３０に共用線１１６を介して流れ
る電流値が目標値と一致するように、データ線１１４に
印加するデータ電圧を操作する構成となっていた。しか
しながら、この構成では、各列に対応してデータ電圧操
作回路１８０が設けられるので、それだけ構成が複雑化
するほか、列ピッチを狭小化して表示の高精細化を図る
際の妨げとなる。そこで、データ電圧操作回路１８０等
を削減する第１実施形態の応用例として、次の２例につ
いて説明する。
は、１組のデータ線１１４および共用線１１６に１列分
のｍ個の画素が対応し、このうち、選択された行に位置
する画素のＥＬ素子１３０に共用線１１６を介して流れ
る電流値が目標値と一致するように、データ線１１４に
印加するデータ電圧を操作する構成となっていた。しか
しながら、この構成では、各列に対応してデータ電圧操
作回路１８０が設けられるので、それだけ構成が複雑化
するほか、列ピッチを狭小化して表示の高精細化を図る
際の妨げとなる。そこで、データ電圧操作回路１８０等
を削減する第１実施形態の応用例として、次の２例につ
いて説明する。
【００５８】＜第１実施形態の応用例Ａ＞まず、１組の
データ線および共用線に２列分の画素を対応させるとと
もに、データ線の機能と共用線の機能とを交互に入れ替
えた応用例Ａについて説明する。
データ線および共用線に２列分の画素を対応させるとと
もに、データ線の機能と共用線の機能とを交互に入れ替
えた応用例Ａについて説明する。
【００５９】図９は、この応用例Ａに係る表示装置１０
０の構成を示すブロック図である。この図において、兼
用線１１８ａ、１１８ｂは、それぞれ図１に示される構
成におけるデータ線１１４の機能と共用線１１６の機能
を兼用するものである。詳細には、兼用線１１８ａ、１
１８ｂの一方がデータ線１１４として機能する場合に
は、他方が共用線１１６として機能し、反対に、一方が
共用線１１６として機能する場合には、他方がデータ線
１１４として機能する。
０の構成を示すブロック図である。この図において、兼
用線１１８ａ、１１８ｂは、それぞれ図１に示される構
成におけるデータ線１１４の機能と共用線１１６の機能
を兼用するものである。詳細には、兼用線１１８ａ、１
１８ｂの一方がデータ線１１４として機能する場合に
は、他方が共用線１１６として機能し、反対に、一方が
共用線１１６として機能する場合には、他方がデータ線
１１４として機能する。
【００６０】この兼用線１１８ａ、１１８ｂの１組は、
２列分の画素に対応して設けられるので、応用例Ａに係
るデータ電圧操作回路１８４も、２列に１個の割合にて
設けられる。このため、データ電圧操作回路１８４の個
数は、図１に示される構成と比較して、半分の（ｎ／
２）となる（ｎを偶数とした場合）。さらに、図示はし
ないが、データ側出力回路１７０におけるシフトレジス
タ１７１０の段数及びレジスタ１７２０、ラッチ回路１
７３０並びにＤ／Ａ変換器１７４０の個数も、それぞれ
半分の（ｎ／２）となっている。なお、兼用線１１８
ａ、１１８ｂの列位置を一般的に説明するためのｊは、
応用例Ａにあっては、１≦ｊ≦（ｎ／２）を満たす整数
となる。
２列分の画素に対応して設けられるので、応用例Ａに係
るデータ電圧操作回路１８４も、２列に１個の割合にて
設けられる。このため、データ電圧操作回路１８４の個
数は、図１に示される構成と比較して、半分の（ｎ／
２）となる（ｎを偶数とした場合）。さらに、図示はし
ないが、データ側出力回路１７０におけるシフトレジス
タ１７１０の段数及びレジスタ１７２０、ラッチ回路１
７３０並びにＤ／Ａ変換器１７４０の個数も、それぞれ
半分の（ｎ／２）となっている。なお、兼用線１１８
ａ、１１８ｂの列位置を一般的に説明するためのｊは、
応用例Ａにあっては、１≦ｊ≦（ｎ／２）を満たす整数
となる。
【００６１】一方、走査線１１２ａおよび補走査線１１
２ｂの本数は、図１に示される構成と比較して、倍の
（２ｍ）となっている。このため、走査線駆動回路１６
０を構成するシフトレジスタの段数およびインバータ１
６２の個数も、倍の（２ｍ）となっている。なお、走査
線１１２ａの行位置を一般的に説明するためのｉは、応
用例Ａにあっては、１≦ｉ≦（２ｍ）を満たす整数とな
る。
２ｂの本数は、図１に示される構成と比較して、倍の
（２ｍ）となっている。このため、走査線駆動回路１６
０を構成するシフトレジスタの段数およびインバータ１
６２の個数も、倍の（２ｍ）となっている。なお、走査
線１１２ａの行位置を一般的に説明するためのｉは、応
用例Ａにあっては、１≦ｉ≦（２ｍ）を満たす整数とな
る。
【００６２】ここで、２本の走査線１１２ａ（補走査線
１１２ｂ）と、１組の兼用線１１８ａ、１１８ｂとの交
差に対応して、２つの画素１０Ｐ、１０Ｑが行（Ｘ）方
向に隣接して配置する。このため、画素は、２本の走査
線１１２ａに対して１行分配列するとともに、１組の兼
用線１１８ａ、１１８ｂに対して２列分配列することに
なるので、表示装置としての解像度は、図１に示される
構成と同一の縦ｍドット×横ｎドットとなる。
１１２ｂ）と、１組の兼用線１１８ａ、１１８ｂとの交
差に対応して、２つの画素１０Ｐ、１０Ｑが行（Ｘ）方
向に隣接して配置する。このため、画素は、２本の走査
線１１２ａに対して１行分配列するとともに、１組の兼
用線１１８ａ、１１８ｂに対して２列分配列することに
なるので、表示装置としての解像度は、図１に示される
構成と同一の縦ｍドット×横ｎドットとなる。
【００６３】＜画素の構成＞次に、画素１０Ｐ、１０Ｑ
の詳細について説明する。図１０は、連続するｉ行目、
（ｉ＋１）行目の走査線１１２ａと、ｊ列目にて組をな
す兼用線１１８ａ、１１８ｂとの交差に対応する画素１
０Ｐ、１０Ｑの構成を示す回路図である。
の詳細について説明する。図１０は、連続するｉ行目、
（ｉ＋１）行目の走査線１１２ａと、ｊ列目にて組をな
す兼用線１１８ａ、１１８ｂとの交差に対応する画素１
０Ｐ、１０Ｑの構成を示す回路図である。
【００６４】この図に示されるように、画素１０Ｐ、１
０Ｑのうち、前者に係る画素１０Ｐは、選択が先に行わ
れるｉ行目の走査線１１２ａに対応する。すなわち、画
素１０Ｐにおいて、ＴＦＴ１２２、１２６のゲートは、
それぞれｉ行目の走査線１１２ａに接続され、ＴＦＴ１
２８のゲートは、ｉ行目の補走査線１１２ｂに接続され
ている。また、画素１０Ｐにおいて、ＴＦＴ１２２は、
兼用線１１８ｂとＴＦＴ１２４のゲートとの間に介挿さ
れる一方、ＴＦＴ１２６は、兼用線１１８ａとＴＦＴ１
２４のソースとの間に介挿されている。次に、後者に係
る画素１０Ｑは、ｉ行目の次に選択される（ｉ＋１）行
目の走査線１１２ａに対応する。すなわち、画素１０Ｑ
において、ＴＦＴ１２２、１２６のゲートは、それぞれ
（ｉ＋１）行目の走査線１１２ａに接続され、ＴＦＴ１
２８のゲートは、（ｉ＋１）行目の補走査線１１２ｂに
接続されている。また、画素１０Ｑにおいて、ＴＦＴ１
２２は、兼用線１１８ａとＴＦＴ１２４のゲートとの間
に介挿される一方、ＴＦＴ１２６は、兼用線１１８ｂと
ＴＦＴ１２４のソースとの間に介挿されている。
０Ｑのうち、前者に係る画素１０Ｐは、選択が先に行わ
れるｉ行目の走査線１１２ａに対応する。すなわち、画
素１０Ｐにおいて、ＴＦＴ１２２、１２６のゲートは、
それぞれｉ行目の走査線１１２ａに接続され、ＴＦＴ１
２８のゲートは、ｉ行目の補走査線１１２ｂに接続され
ている。また、画素１０Ｐにおいて、ＴＦＴ１２２は、
兼用線１１８ｂとＴＦＴ１２４のゲートとの間に介挿さ
れる一方、ＴＦＴ１２６は、兼用線１１８ａとＴＦＴ１
２４のソースとの間に介挿されている。次に、後者に係
る画素１０Ｑは、ｉ行目の次に選択される（ｉ＋１）行
目の走査線１１２ａに対応する。すなわち、画素１０Ｑ
において、ＴＦＴ１２２、１２６のゲートは、それぞれ
（ｉ＋１）行目の走査線１１２ａに接続され、ＴＦＴ１
２８のゲートは、（ｉ＋１）行目の補走査線１１２ｂに
接続されている。また、画素１０Ｑにおいて、ＴＦＴ１
２２は、兼用線１１８ａとＴＦＴ１２４のゲートとの間
に介挿される一方、ＴＦＴ１２６は、兼用線１１８ｂと
ＴＦＴ１２４のソースとの間に介挿されている。
【００６５】ここで便宜上、応用例Ａにおいて、走査線
１１２ａの行位置を一般的に説明するためのｉを奇数
（１、３、５、…）とすると、画素１０Ｐは、奇数のｉ
行目の走査線１１２ａに対応し、画素１０Ｑは、奇数ｉ
に続く偶数（ｉ＋１）行目の走査線１１２ａに対応する
ことになる。なお、ｉ行目の走査線１１２ａに対応する
画素１０Ｐおよび（ｉ＋１）行目の走査線１１２ａに対
応する画素１０Ｑは、画素配列で言えば、同一の（ｉ＋
１）／２行目に位置することになる。また、ｊ列目の兼
用線１１８ａ（１１８ｂ）に対応する画素１０Ｐ、１０
Ｑは、画素配列で言えば、それぞれ（２ｊ−１）列目、
（２ｊ）列目に位置することになる。
１１２ａの行位置を一般的に説明するためのｉを奇数
（１、３、５、…）とすると、画素１０Ｐは、奇数のｉ
行目の走査線１１２ａに対応し、画素１０Ｑは、奇数ｉ
に続く偶数（ｉ＋１）行目の走査線１１２ａに対応する
ことになる。なお、ｉ行目の走査線１１２ａに対応する
画素１０Ｐおよび（ｉ＋１）行目の走査線１１２ａに対
応する画素１０Ｑは、画素配列で言えば、同一の（ｉ＋
１）／２行目に位置することになる。また、ｊ列目の兼
用線１１８ａ（１１８ｂ）に対応する画素１０Ｐ、１０
Ｑは、画素配列で言えば、それぞれ（２ｊ−１）列目、
（２ｊ）列目に位置することになる。
【００６６】＜データ側出力回路の動作＞この応用例Ａ
において、データ側出力回路１７０の構成は、上述した
ように、シフトレジスタ１７１０の段数及びレジスタ１
７２０、ラッチ回路１７３０並びにＤ／Ａ変換器１７４
０の個数が、それぞれ半分の（ｎ／２）となる以外、図
４に示される構成と同様である。ただし、階調データＤ
pixが供給される順序は、図１１に示される順序と異な
る。すなわち、図１１に示されるように、ｉ行目の走査
線１１２ａに供給される走査信号ＹｉがＬレベルに遷移
する直前であって、サンプリング信号Ｘｓ１、Ｘｓ２、
Ｘｓ３、…、Ｘｓ（ｎ／２）がそれぞれＨレベルになる
タイミングでは、当該ｉ行目の走査線１１２ａに対応す
る画素１０Ｐ、すなわち、画素配列で言えば（ｉ＋１）
／２行のうち、奇数列たる１、３、５、…、（ｎ−１）
列の画素１０Ｐの階調データＤpixが順番に供給され
る。続く（ｉ＋１）行目の走査線１１２ａに供給される
走査信号Ｙ（ｉ＋１）がＬレベルに遷移する直前であっ
て、サンプリング信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘ
ｓ（ｎ／２）がそれぞれＨレベルになるタイミングで
は、当該（ｉ＋１）行目の走査線１１２ａに対応する画
素１０Ｑ、すなわち、画素配列で言えば（ｉ＋１）／２
行のうち、偶数列たる２、４、６、…、ｎ列の画素１０
Ｑの階調データＤpixが順番に供給される。
において、データ側出力回路１７０の構成は、上述した
ように、シフトレジスタ１７１０の段数及びレジスタ１
７２０、ラッチ回路１７３０並びにＤ／Ａ変換器１７４
０の個数が、それぞれ半分の（ｎ／２）となる以外、図
４に示される構成と同様である。ただし、階調データＤ
pixが供給される順序は、図１１に示される順序と異な
る。すなわち、図１１に示されるように、ｉ行目の走査
線１１２ａに供給される走査信号ＹｉがＬレベルに遷移
する直前であって、サンプリング信号Ｘｓ１、Ｘｓ２、
Ｘｓ３、…、Ｘｓ（ｎ／２）がそれぞれＨレベルになる
タイミングでは、当該ｉ行目の走査線１１２ａに対応す
る画素１０Ｐ、すなわち、画素配列で言えば（ｉ＋１）
／２行のうち、奇数列たる１、３、５、…、（ｎ−１）
列の画素１０Ｐの階調データＤpixが順番に供給され
る。続く（ｉ＋１）行目の走査線１１２ａに供給される
走査信号Ｙ（ｉ＋１）がＬレベルに遷移する直前であっ
て、サンプリング信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘ
ｓ（ｎ／２）がそれぞれＨレベルになるタイミングで
は、当該（ｉ＋１）行目の走査線１１２ａに対応する画
素１０Ｑ、すなわち、画素配列で言えば（ｉ＋１）／２
行のうち、偶数列たる２、４、６、…、ｎ列の画素１０
Ｑの階調データＤpixが順番に供給される。
【００６７】すなわち、応用例Ａにおいて、画素配列で
言えば１行分の画素の階調データＤpixは、２本の走査
線１１２ａの選択に要する２水平走査期間にわたって供
給される。詳細には、前半の１水平走査期間では、奇数
列の画素１０Ｐの階調データＤpixが供給され、後半の
１水平走査期間では、偶数列の画素１０Ｑの階調データ
Ｄpixが供給される。このため、応用例Ａに係るデータ
側出力回路１７０から出力される階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄ（ｎ／２）は、走査信号ＹｉがＬ
レベルになる前半の１水平走査期間では、画素配列で言
えば（ｉ＋１）／２行の１、３、５、…、（ｎ−１）列
の画素１０Ｐの階調を、走査信号Ｙ（ｉ＋１）がＬレベ
ルになる後半の１水平走査期間では、同一の（ｉ＋１）
／２行の２、４、６、…、ｎ列の画素１０Ｑの階調を、
それぞれ上記（１）式で示したものとなる。
言えば１行分の画素の階調データＤpixは、２本の走査
線１１２ａの選択に要する２水平走査期間にわたって供
給される。詳細には、前半の１水平走査期間では、奇数
列の画素１０Ｐの階調データＤpixが供給され、後半の
１水平走査期間では、偶数列の画素１０Ｑの階調データ
Ｄpixが供給される。このため、応用例Ａに係るデータ
側出力回路１７０から出力される階調電圧Ｖｄ１、Ｖｄ
２、Ｖｄ３、…、Ｖｄ（ｎ／２）は、走査信号ＹｉがＬ
レベルになる前半の１水平走査期間では、画素配列で言
えば（ｉ＋１）／２行の１、３、５、…、（ｎ−１）列
の画素１０Ｐの階調を、走査信号Ｙ（ｉ＋１）がＬレベ
ルになる後半の１水平走査期間では、同一の（ｉ＋１）
／２行の２、４、６、…、ｎ列の画素１０Ｑの階調を、
それぞれ上記（１）式で示したものとなる。
【００６８】＜データ電圧操作回路＞次に、応用例Ａに
おけるデータ電圧操作回路１８４について説明する。図
１２は、データ電圧操作回路１８４の構成を示す回路図
である。この図に示される構成が図６に示される構成と
相違する点は、切替スイッチ１８４２、１８４４が設け
られている点にある。この切替スイッチ１８４２、１８
４４の各々は、奇数行選択信号Ｐ／ＱがＨレベルであれ
ば、それぞれ図において実線で示される位置をとる一
方、奇数行選択信号Ｐ／ＱがＬレベルであれば、それぞ
れ図において破線で示される位置をとる。ここで、奇数
行選択信号Ｐ／Ｑは、奇数行目の走査線１１２ａが選択
されるとＨレベルとなり、偶数行目の走査線１１２ａが
選択されるとＬレベルとなる信号である。なお、このよ
うな奇数行選択信号Ｐ／Ｑは、クロック信号ＹＣＫを２
分周した信号を出力するとともに、当該出力信号を走査
信号Ｙ１がＬレベルであるときにＨレベルにリセットす
る分周回路によって生成しても良い。
おけるデータ電圧操作回路１８４について説明する。図
１２は、データ電圧操作回路１８４の構成を示す回路図
である。この図に示される構成が図６に示される構成と
相違する点は、切替スイッチ１８４２、１８４４が設け
られている点にある。この切替スイッチ１８４２、１８
４４の各々は、奇数行選択信号Ｐ／ＱがＨレベルであれ
ば、それぞれ図において実線で示される位置をとる一
方、奇数行選択信号Ｐ／ＱがＬレベルであれば、それぞ
れ図において破線で示される位置をとる。ここで、奇数
行選択信号Ｐ／Ｑは、奇数行目の走査線１１２ａが選択
されるとＨレベルとなり、偶数行目の走査線１１２ａが
選択されるとＬレベルとなる信号である。なお、このよ
うな奇数行選択信号Ｐ／Ｑは、クロック信号ＹＣＫを２
分周した信号を出力するとともに、当該出力信号を走査
信号Ｙ１がＬレベルであるときにＨレベルにリセットす
る分周回路によって生成しても良い。
【００６９】＜応用例Ａの動作＞このような構成による
応用例Ａにおいて、奇数行の走査信号ＹｉがＬレベルに
なる前半の１水平走査期間では、画素配列で言えば（ｉ
＋１）／２行のうち、奇数列に位置する画素１０Ｐにわ
たって、ＥＬ素子１３０に流れる電流が目標値に一致さ
せる制御が行われる。詳細には、例えばｊ番目のデータ
電圧操作回路１８４は、画素配列でいう（ｉ＋１）／２
行・（２ｊ−１）列に位置する画素１０Ｐの階調電圧Ｖ
ｄｊから抵抗１８０２の抵抗値Ｒａと兼用線１１８ａに
流れる電流値との積で示される電圧降下を減じた電圧Ｖ
ｄｅｔが、電圧Ｖｃｃと一致するようにデータ電圧を操
作して兼用線１１８ｂに印加する。
応用例Ａにおいて、奇数行の走査信号ＹｉがＬレベルに
なる前半の１水平走査期間では、画素配列で言えば（ｉ
＋１）／２行のうち、奇数列に位置する画素１０Ｐにわ
たって、ＥＬ素子１３０に流れる電流が目標値に一致さ
せる制御が行われる。詳細には、例えばｊ番目のデータ
電圧操作回路１８４は、画素配列でいう（ｉ＋１）／２
行・（２ｊ−１）列に位置する画素１０Ｐの階調電圧Ｖ
ｄｊから抵抗１８０２の抵抗値Ｒａと兼用線１１８ａに
流れる電流値との積で示される電圧降下を減じた電圧Ｖ
ｄｅｔが、電圧Ｖｃｃと一致するようにデータ電圧を操
作して兼用線１１８ｂに印加する。
【００７０】次に、偶数行の走査信号Ｙ（ｉ＋１）がＬ
レベルになる後半の１水平走査期間では、画素配列で言
えば（ｉ＋１）／２行のうち、偶数列に位置する画素１
０Ｑにわたって、ＥＬ素子１３０に流れる電流が目標値
に一致させる制御が行われる。詳細には、例えばｊ番目
のデータ電圧操作回路１８４は、画素配列でいう（ｉ＋
１）／２行・（２ｊ）列に位置する画素１０Ｑの階調電
圧Ｖｄｊから抵抗１８０２の抵抗値Ｒａと兼用線１１８
ｂに流れる電流値との積で示される電圧降下を減じた電
圧Ｖｄｅｔが、電圧Ｖｃｃと一致するようにデータ電圧
を操作して兼用線１１８ｂに印加する。
レベルになる後半の１水平走査期間では、画素配列で言
えば（ｉ＋１）／２行のうち、偶数列に位置する画素１
０Ｑにわたって、ＥＬ素子１３０に流れる電流が目標値
に一致させる制御が行われる。詳細には、例えばｊ番目
のデータ電圧操作回路１８４は、画素配列でいう（ｉ＋
１）／２行・（２ｊ）列に位置する画素１０Ｑの階調電
圧Ｖｄｊから抵抗１８０２の抵抗値Ｒａと兼用線１１８
ｂに流れる電流値との積で示される電圧降下を減じた電
圧Ｖｄｅｔが、電圧Ｖｃｃと一致するようにデータ電圧
を操作して兼用線１１８ｂに印加する。
【００７１】このような応用例Ａでは、図１に示される
構成と同様に縦ｍドット×横ｎドットの表示であれば、
走査線駆動回路１６０におけるシフトレジスタの段数お
よびインバータ１６２の個数が２倍になるものの、デー
タ側出力回路１７０におけるシフトレジスタ１７１０の
段数及びレジスタ１７２０、ラッチ回路１７３０並びに
Ｄ／Ａ変換器１７４０の個数が、それぞれ半分で済み、
これに伴って、データ電圧操作回路１８４の個数も半分
で済むので、回路全体でみれば、構成の簡易化されるこ
とになる。また、１列分の画素に対応して設ける必要の
あった構成（シフトレジスタ１７１０、レジスタ１７２
０、ラッチ回路１７３０、Ｄ／Ａ変換器１７４０および
データ電圧操作回路１８０）を、応用例Ａでは、２列分
の画素に対応して設ければ済むので、その分、画素の列
ピッチを狭小化して、表示の高精細化を図ることも可能
となる。
構成と同様に縦ｍドット×横ｎドットの表示であれば、
走査線駆動回路１６０におけるシフトレジスタの段数お
よびインバータ１６２の個数が２倍になるものの、デー
タ側出力回路１７０におけるシフトレジスタ１７１０の
段数及びレジスタ１７２０、ラッチ回路１７３０並びに
Ｄ／Ａ変換器１７４０の個数が、それぞれ半分で済み、
これに伴って、データ電圧操作回路１８４の個数も半分
で済むので、回路全体でみれば、構成の簡易化されるこ
とになる。また、１列分の画素に対応して設ける必要の
あった構成（シフトレジスタ１７１０、レジスタ１７２
０、ラッチ回路１７３０、Ｄ／Ａ変換器１７４０および
データ電圧操作回路１８０）を、応用例Ａでは、２列分
の画素に対応して設ければ済むので、その分、画素の列
ピッチを狭小化して、表示の高精細化を図ることも可能
となる。
【００７２】＜第１実施形態の応用例Ｂ＞次に、１組の
データ線および共用線に３列分の画素を対応させるが、
応用例Ａのようにデータ線の機能と共用線の機能とを入
れ替えない応用例Ｂについて説明する。図１３は、この
応用例Ｂに係る表示装置１００の構成を示すブロック図
である。
データ線および共用線に３列分の画素を対応させるが、
応用例Ａのようにデータ線の機能と共用線の機能とを入
れ替えない応用例Ｂについて説明する。図１３は、この
応用例Ｂに係る表示装置１００の構成を示すブロック図
である。
【００７３】この図に示されるように、応用例Ｂにおい
て、データ線１１４および共用線１１６は、３列分の画
素に対応して設けられる。一方、走査線１１２ａおよび
補走査線１１２ｂの本数は、図１に示される構成と比較
して、３倍の（３ｍ）である。さらに、３本の走査線１
１２ａ（補走査線１１２ｂ）と、１本のデータ線１１４
（共用線１１６）との交差に対応して、３つの画素１０
Ｒ、１０Ｇ、１０Ｂが行（Ｘ）方向に隣接して配置して
いる。ここで、画素１０Ｒ、１０Ｇ、１０Ｂは、それぞ
れ赤（Ｒ）、緑（Ｇ）、青（Ｂ）にて発色するようにＥ
Ｌ層を選択したものであり、これら３つの画素をもって
略正方形状の１ドットを構成する。したがって、応用例
Ｂにおいて表示装置としての解像度は、図１に示される
構成と同一の縦ｍドット×横ｎドットであるが、図１に
示される構成では、単色表示であるのに対し、応用例Ｂ
ではカラー表示であり、横方向の画素数が３倍となって
いる点に留意されたい。なお、データ線１１４（または
共用線１１６）の列位置を一般的に説明するためのｊ
は、応用例Ａにあっても、図１に示される構成と同様
に、１≦ｊ≦ｎを満たす整数である。また、応用例Ｂに
あっては、走査線１１２ａの行位置を一般的に説明する
ためのｉは、１≦ｉ≦（３ｍ）を満たす整数である。
て、データ線１１４および共用線１１６は、３列分の画
素に対応して設けられる。一方、走査線１１２ａおよび
補走査線１１２ｂの本数は、図１に示される構成と比較
して、３倍の（３ｍ）である。さらに、３本の走査線１
１２ａ（補走査線１１２ｂ）と、１本のデータ線１１４
（共用線１１６）との交差に対応して、３つの画素１０
Ｒ、１０Ｇ、１０Ｂが行（Ｘ）方向に隣接して配置して
いる。ここで、画素１０Ｒ、１０Ｇ、１０Ｂは、それぞ
れ赤（Ｒ）、緑（Ｇ）、青（Ｂ）にて発色するようにＥ
Ｌ層を選択したものであり、これら３つの画素をもって
略正方形状の１ドットを構成する。したがって、応用例
Ｂにおいて表示装置としての解像度は、図１に示される
構成と同一の縦ｍドット×横ｎドットであるが、図１に
示される構成では、単色表示であるのに対し、応用例Ｂ
ではカラー表示であり、横方向の画素数が３倍となって
いる点に留意されたい。なお、データ線１１４（または
共用線１１６）の列位置を一般的に説明するためのｊ
は、応用例Ａにあっても、図１に示される構成と同様
に、１≦ｊ≦ｎを満たす整数である。また、応用例Ｂに
あっては、走査線１１２ａの行位置を一般的に説明する
ためのｉは、１≦ｉ≦（３ｍ）を満たす整数である。
【００７４】＜画素の構成＞次に、同一のドットを構成
する画素１０Ｒ、１０Ｇ、１０Ｂの詳細について説明す
る。ここで、図１４は、連続するｉ行目、（ｉ＋１）行
目、（ｉ＋２）行目の走査線１１２ａと、ｊ列目のデー
タ線１１４との交差に対応する画素１０Ｒ、１０Ｇ、１
０Ｂの構成を示す回路図である。
する画素１０Ｒ、１０Ｇ、１０Ｂの詳細について説明す
る。ここで、図１４は、連続するｉ行目、（ｉ＋１）行
目、（ｉ＋２）行目の走査線１１２ａと、ｊ列目のデー
タ線１１４との交差に対応する画素１０Ｒ、１０Ｇ、１
０Ｂの構成を示す回路図である。
【００７５】この図に示されるように、画素１０Ｒ、１
０Ｇ、１０Ｂのうち、画素１０Ｒは、選択が先に行われ
るｉ行目の走査線１１２ａに対応する。すなわち、画素
１０Ｒにおいて、ＴＦＴ１２２、１２６のゲートは、そ
れぞれｉ行目の走査線１１２ａに接続され、ＴＦＴ１２
８のゲートは、ｉ行目の補走査線１１２ｂに接続されて
いる。続いて、画素１０Ｇは、ｉ行目の次に選択される
（ｉ＋１）行目の走査線１１２ａに対応する。すなわ
ち、画素１０Ｇにおいて、ＴＦＴ１２２、１２６のゲー
トは、それぞれ（ｉ＋１）行目の走査線１１２ａに接続
され、ＴＦＴ１２８のゲートは、（ｉ＋１）行目の補走
査線１１２ｂに接続されている。そして、画素１０Ｂ
は、（ｉ＋１）行目の次に選択される（ｉ＋２）行目の
走査線１１２ａに対応する。すなわち、画素１０Ｂにお
いて、ＴＦＴ１２２、１２６のゲートは、それぞれ（ｉ
＋２）行目の走査線１１２ａに接続され、ＴＦＴ１２８
のゲートは、（ｉ＋２）行目の補走査線１１２ｂに接続
されている。
０Ｇ、１０Ｂのうち、画素１０Ｒは、選択が先に行われ
るｉ行目の走査線１１２ａに対応する。すなわち、画素
１０Ｒにおいて、ＴＦＴ１２２、１２６のゲートは、そ
れぞれｉ行目の走査線１１２ａに接続され、ＴＦＴ１２
８のゲートは、ｉ行目の補走査線１１２ｂに接続されて
いる。続いて、画素１０Ｇは、ｉ行目の次に選択される
（ｉ＋１）行目の走査線１１２ａに対応する。すなわ
ち、画素１０Ｇにおいて、ＴＦＴ１２２、１２６のゲー
トは、それぞれ（ｉ＋１）行目の走査線１１２ａに接続
され、ＴＦＴ１２８のゲートは、（ｉ＋１）行目の補走
査線１１２ｂに接続されている。そして、画素１０Ｂ
は、（ｉ＋１）行目の次に選択される（ｉ＋２）行目の
走査線１１２ａに対応する。すなわち、画素１０Ｂにお
いて、ＴＦＴ１２２、１２６のゲートは、それぞれ（ｉ
＋２）行目の走査線１１２ａに接続され、ＴＦＴ１２８
のゲートは、（ｉ＋２）行目の補走査線１１２ｂに接続
されている。
【００７６】なお、画素１０Ｒ、１０Ｇ、１０Ｂにおい
て、ＴＦＴ１２２は、いずれも自己の画素に係るＴＦＴ
１２４のゲートとｊ列目のデータ線１１４との間に介挿
される一方、ＴＦＴ１２６は、自己の画素に係るＴＦＴ
１２４のソースとｊ列目の共用線１１６との間に介挿さ
れている。ここで、応用例Ｂにおいて、ｉを、３で割っ
たときに余りが１となる整数とすれば、連続するｉ行
目、（ｉ＋１）行目、（ｉ＋２）行目の走査線１１２ａ
と、ｊ列目のデータ線１１４との交差に対応する画素１
０Ｒ、１０Ｇ、１０Ｂにより構成される１ドットは、表
示配列の（ｉ＋２）／３行目であって、ｊ列目に位置す
ることになる。
て、ＴＦＴ１２２は、いずれも自己の画素に係るＴＦＴ
１２４のゲートとｊ列目のデータ線１１４との間に介挿
される一方、ＴＦＴ１２６は、自己の画素に係るＴＦＴ
１２４のソースとｊ列目の共用線１１６との間に介挿さ
れている。ここで、応用例Ｂにおいて、ｉを、３で割っ
たときに余りが１となる整数とすれば、連続するｉ行
目、（ｉ＋１）行目、（ｉ＋２）行目の走査線１１２ａ
と、ｊ列目のデータ線１１４との交差に対応する画素１
０Ｒ、１０Ｇ、１０Ｂにより構成される１ドットは、表
示配列の（ｉ＋２）／３行目であって、ｊ列目に位置す
ることになる。
【００７７】このような応用例Ｂにおいて、画素配列で
言えば１行分のドットの階調データＤpixは、３本の走
査線１１２ａの選択に要する３水平走査期間にわたって
供給される。詳細には、１番目の１水平走査期間におい
て画素１０Ｒの階調データＤpixが、２番目の１水平走
査期間において画素１０Ｇの階調データＤpixが、３番
目の１水平走査期間において画素１０Ｂの階調データＤ
pixが、それぞれ供給される。このため、応用例Ｂに係
るデータ側出力回路１７０から出力される階調電圧Ｖｄ
１、Ｖｄ２、Ｖｄ３、…、Ｖｄｎは、走査信号ＹｉがＬ
レベルになる１水平走査期間では、（ｉ＋２）／３行の
各列に位置するドットのうち画素１０Ｒの階調を、走査
信号Ｙ（ｉ＋１）がＬレベルになる１水平走査期間で
は、同一行の各列に位置するドットのうち画素１０Ｇの
階調を、走査信号Ｙ（ｉ＋２）がＬレベルになる１水平
走査期間では、同一行の各列に位置するドットのうち画
素１０Ｂの階調を、それぞれ上記（１）式で示したもの
となる。
言えば１行分のドットの階調データＤpixは、３本の走
査線１１２ａの選択に要する３水平走査期間にわたって
供給される。詳細には、１番目の１水平走査期間におい
て画素１０Ｒの階調データＤpixが、２番目の１水平走
査期間において画素１０Ｇの階調データＤpixが、３番
目の１水平走査期間において画素１０Ｂの階調データＤ
pixが、それぞれ供給される。このため、応用例Ｂに係
るデータ側出力回路１７０から出力される階調電圧Ｖｄ
１、Ｖｄ２、Ｖｄ３、…、Ｖｄｎは、走査信号ＹｉがＬ
レベルになる１水平走査期間では、（ｉ＋２）／３行の
各列に位置するドットのうち画素１０Ｒの階調を、走査
信号Ｙ（ｉ＋１）がＬレベルになる１水平走査期間で
は、同一行の各列に位置するドットのうち画素１０Ｇの
階調を、走査信号Ｙ（ｉ＋２）がＬレベルになる１水平
走査期間では、同一行の各列に位置するドットのうち画
素１０Ｂの階調を、それぞれ上記（１）式で示したもの
となる。
【００７８】結局、応用例Ｂにおいて、走査信号Ｙｉが
Ｌレベルになる１番目の１水平走査期間では、画素配列
で言えば（ｉ＋２）／３行のうち、画素１０ＲのＥＬ素
子１３０に流れる電流が目標値に一致させる制御が行わ
れる。詳細には、例えばｊ番目のデータ電圧操作回路１
８０は、画素配列でいう（ｉ＋３）／２行・ｊ列に位置
するドットのうち、画素１０Ｒに対応する階調電圧Ｖｄ
ｊから抵抗１８０２の電圧降下を減じた電圧Ｖｄｅｔ
が、電圧Ｖｃｃと一致するようにデータ電圧を操作して
ｊ列目のデータ線１１４に印加する。同様に、走査信号
Ｙ（ｉ＋１）がＬレベルになる２番目の１水平走査期間
では、画素配列で言えば（ｉ＋２）／３行のうち、画素
１０ＧのＥＬ素子１３０に流れる電流が目標値に一致さ
せる制御が行われ、続いて、走査信号Ｙ（ｉ＋２）がＬ
レベルになる３番目の１水平走査期間では、画素配列で
言えば（ｉ＋２）／３行のうち、画素１０ＢのＥＬ素子
１３０に流れる電流が目標値に一致させる制御が行われ
る。
Ｌレベルになる１番目の１水平走査期間では、画素配列
で言えば（ｉ＋２）／３行のうち、画素１０ＲのＥＬ素
子１３０に流れる電流が目標値に一致させる制御が行わ
れる。詳細には、例えばｊ番目のデータ電圧操作回路１
８０は、画素配列でいう（ｉ＋３）／２行・ｊ列に位置
するドットのうち、画素１０Ｒに対応する階調電圧Ｖｄ
ｊから抵抗１８０２の電圧降下を減じた電圧Ｖｄｅｔ
が、電圧Ｖｃｃと一致するようにデータ電圧を操作して
ｊ列目のデータ線１１４に印加する。同様に、走査信号
Ｙ（ｉ＋１）がＬレベルになる２番目の１水平走査期間
では、画素配列で言えば（ｉ＋２）／３行のうち、画素
１０ＧのＥＬ素子１３０に流れる電流が目標値に一致さ
せる制御が行われ、続いて、走査信号Ｙ（ｉ＋２）がＬ
レベルになる３番目の１水平走査期間では、画素配列で
言えば（ｉ＋２）／３行のうち、画素１０ＢのＥＬ素子
１３０に流れる電流が目標値に一致させる制御が行われ
る。
【００７９】このような応用例Ｂによれば、カラー表示
が可能となるだけでなく、画素数が図１に示される構成
と比較すれば、３倍になっているにもかかわらず、デー
タ側出力回路１７０におけるシフトレジスタ１７１０の
段数及びレジスタ１７２０、ラッチ回路１７３０、Ｄ／
Ａ変換器１７４０並びにデータ電圧操作回路１８０の個
数については、図１に示される構成と同一である。換言
すれば、応用例Ｂにおいて、カラー表示としないで、画
素１０Ｒ、１０Ｇ、１０Ｂを、独立する同色の画素とし
て扱えば、これらの段数や個数について、図１に示され
る構成と比較して、１／３で済むことになり、走査線駆
動回路１６０においてシフトレジスタの段数およびイン
バータ１６２の個数が３倍になってしまう点を考慮して
も、全体でみれば、構成の簡易化を図ることが可能とな
る。
が可能となるだけでなく、画素数が図１に示される構成
と比較すれば、３倍になっているにもかかわらず、デー
タ側出力回路１７０におけるシフトレジスタ１７１０の
段数及びレジスタ１７２０、ラッチ回路１７３０、Ｄ／
Ａ変換器１７４０並びにデータ電圧操作回路１８０の個
数については、図１に示される構成と同一である。換言
すれば、応用例Ｂにおいて、カラー表示としないで、画
素１０Ｒ、１０Ｇ、１０Ｂを、独立する同色の画素とし
て扱えば、これらの段数や個数について、図１に示され
る構成と比較して、１／３で済むことになり、走査線駆
動回路１６０においてシフトレジスタの段数およびイン
バータ１６２の個数が３倍になってしまう点を考慮して
も、全体でみれば、構成の簡易化を図ることが可能とな
る。
【００８０】なお、応用例Ｂにおいては画素の選択を、
画素１０Ｒ、１０Ｇ、１０Ｂの順序としたが、これ以外
の順序としても良いのはもちろんである。また、応用例
Ｂは、カラー表示装置に適用したため、３列分の画素に
対して、１個のデータ電圧駆動回路１８０を割り当てた
構成としたが、応用例Ｂでは、応用例Ａのようにデータ
線１１４の機能と共用線１１６の機能とを交互に切り替
える必要がないので、４列分以上の画素に、１個のデー
タ電圧駆動回路１８０を割り当てても良いし、２列分の
画素に、１個のデータ電圧駆動回路１８０を割り当てて
も良い。
画素１０Ｒ、１０Ｇ、１０Ｂの順序としたが、これ以外
の順序としても良いのはもちろんである。また、応用例
Ｂは、カラー表示装置に適用したため、３列分の画素に
対して、１個のデータ電圧駆動回路１８０を割り当てた
構成としたが、応用例Ｂでは、応用例Ａのようにデータ
線１１４の機能と共用線１１６の機能とを交互に切り替
える必要がないので、４列分以上の画素に、１個のデー
タ電圧駆動回路１８０を割り当てても良いし、２列分の
画素に、１個のデータ電圧駆動回路１８０を割り当てて
も良い。
【００８１】＜第２実施形態＞上述した第１実施形態
（図１参照）において、各画素１０に引き回す必要のあ
る配線は、画素１０に形成される４つのＴＦＴのチャネ
ル型を統一することが条件であれば、走査線１１２ａ、
補走査線１１２ｂ、データ線１１４、共用線１１６、電
圧Ｖｃｃの給電線および基準電圧Ｇｎｄの接地線の計６
本である。このため、第１の実施形態では、引き回され
る配線の分だけ構成が複雑化するほか、開口率が低下し
やすい傾向になる。そこで、各画素１０に引き回す必要
のある配線数を第１実施形態と比較して減少させた第２
実施形態について説明することにする。
（図１参照）において、各画素１０に引き回す必要のあ
る配線は、画素１０に形成される４つのＴＦＴのチャネ
ル型を統一することが条件であれば、走査線１１２ａ、
補走査線１１２ｂ、データ線１１４、共用線１１６、電
圧Ｖｃｃの給電線および基準電圧Ｇｎｄの接地線の計６
本である。このため、第１の実施形態では、引き回され
る配線の分だけ構成が複雑化するほか、開口率が低下し
やすい傾向になる。そこで、各画素１０に引き回す必要
のある配線数を第１実施形態と比較して減少させた第２
実施形態について説明することにする。
【００８２】図１５は、第２実施形態に係る表示装置１
００の構成を示すブロック図である。この図に示される
構成と第１実施形態の構成（図１参照）との主な相違点
は、補走査線１１２ｂおよびインバータ１６２が廃さ
れている点と、後述するサスティン信号ＥＲが、各画
素１０およびデータ電圧操作回路１８２に供給される点
とである。さらに、相違点に伴って、画素１０の構成
およびデータ電圧操作回路１８２の構成も相違してい
る。
００の構成を示すブロック図である。この図に示される
構成と第１実施形態の構成（図１参照）との主な相違点
は、補走査線１１２ｂおよびインバータ１６２が廃さ
れている点と、後述するサスティン信号ＥＲが、各画
素１０およびデータ電圧操作回路１８２に供給される点
とである。さらに、相違点に伴って、画素１０の構成
およびデータ電圧操作回路１８２の構成も相違してい
る。
【００８３】図１６は、本実施形態の画素１０の構成を
示す回路図である。この図において、共用線１１７は、
画素列毎に設けられ、選択時においてＥＬ素子に流れる
電流を検出する電流検出線としての機能と、サスティン
期間におけるＥＬ素子の電源給電線としての機能とを兼
用する。ここで、電流検出線としての機能とは、上述し
た第１実施形態における共用線１１６と同等の機能を言
う。また、サスティン期間とは、容量５０に保持された
ゲート電圧にしたがった電流をＥＬ素子１３０に流して
表示を行う期間を言い、本実施形態では、サスティン信
号ＥＲがＬレベルになることによって指示される。ＴＦ
Ｔ１２７、１２９は、ともにＴＦＴ１２４のソースＳと
ｊ列目の共用線１１７との間に介挿され、このうち、Ｔ
ＦＴ１２７のゲートがｉ行目の走査線１１２ａに接続さ
れ、ＴＦＴ１２９のゲートがサスティン信号ＥＲの供給
線に接続されている。なお、本実施形態では、電圧Ｇｎ
ｄの接地線およびサスティン信号ＥＲの供給線は、全画
素１０にわたって共通であるが、図面の複雑化を防止す
るために省略している。
示す回路図である。この図において、共用線１１７は、
画素列毎に設けられ、選択時においてＥＬ素子に流れる
電流を検出する電流検出線としての機能と、サスティン
期間におけるＥＬ素子の電源給電線としての機能とを兼
用する。ここで、電流検出線としての機能とは、上述し
た第１実施形態における共用線１１６と同等の機能を言
う。また、サスティン期間とは、容量５０に保持された
ゲート電圧にしたがった電流をＥＬ素子１３０に流して
表示を行う期間を言い、本実施形態では、サスティン信
号ＥＲがＬレベルになることによって指示される。ＴＦ
Ｔ１２７、１２９は、ともにＴＦＴ１２４のソースＳと
ｊ列目の共用線１１７との間に介挿され、このうち、Ｔ
ＦＴ１２７のゲートがｉ行目の走査線１１２ａに接続さ
れ、ＴＦＴ１２９のゲートがサスティン信号ＥＲの供給
線に接続されている。なお、本実施形態では、電圧Ｇｎ
ｄの接地線およびサスティン信号ＥＲの供給線は、全画
素１０にわたって共通であるが、図面の複雑化を防止す
るために省略している。
【００８４】図１７は、サスティン信号ＥＲの信号波形
を示すタイミングチャートである。この図に示されるよ
うに、走査信号Ｙ１、Ｙ２、Ｙ３、…、ＹｍがすべてＨ
レベルとなる期間に、すなわち、走査線１１２ａがすべ
て非選択となる期間に、サスティン信号ＥＲはＬレベル
になる。なお、このようなサスティン信号ＥＲは、走査
信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍをすべて入力とするＮ
ＡＮＤ回路によって求めても良いし、走査信号Ｙｍの立
ち上がりから、次の垂直走査期間における走査信号Ｙ１
の立ち下がりまで、Ｌレベルにラッチする回路を用いて
も良い。また、ここでは、走査線１１２ａがすべて非選
択となる期間に、サスティン信号ＥＲがＬレベルになる
としているが、当該期間の一部だけの期間に、Ｌレベル
になるとしても良い。また、図１７では、走査信号Ｙ
１、Ｙ２、Ｙ３、…、Ｙｍを総て選択した後にサスティ
ン信号ＥＲをＬレベルにしているが、これに限定される
ものではない。例えば、走査信号Ｙ１を選択した後、走
査信号Ｙ１、Ｙ２、Ｙ３、…、ＹｍがすべてＨレベルと
なる期間を設け、サスティン信号ＥＲをＬレベルにし、
次に走査信号Ｙ２を選択し（サスティン信号ＥＲはＨレ
ベル）、その後再び走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ
ｍがすべてＨレベルとなる期間を設け、サスティン信号
ＥＲをＬレベルにするといった、サスティン信号ＥＲの
与え方でも良く、さらに複数行の走査信号を連続して選
択した後に、サスティン信号ＥＲをＬレベルにする期間
を設けても良い。
を示すタイミングチャートである。この図に示されるよ
うに、走査信号Ｙ１、Ｙ２、Ｙ３、…、ＹｍがすべてＨ
レベルとなる期間に、すなわち、走査線１１２ａがすべ
て非選択となる期間に、サスティン信号ＥＲはＬレベル
になる。なお、このようなサスティン信号ＥＲは、走査
信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍをすべて入力とするＮ
ＡＮＤ回路によって求めても良いし、走査信号Ｙｍの立
ち上がりから、次の垂直走査期間における走査信号Ｙ１
の立ち下がりまで、Ｌレベルにラッチする回路を用いて
も良い。また、ここでは、走査線１１２ａがすべて非選
択となる期間に、サスティン信号ＥＲがＬレベルになる
としているが、当該期間の一部だけの期間に、Ｌレベル
になるとしても良い。また、図１７では、走査信号Ｙ
１、Ｙ２、Ｙ３、…、Ｙｍを総て選択した後にサスティ
ン信号ＥＲをＬレベルにしているが、これに限定される
ものではない。例えば、走査信号Ｙ１を選択した後、走
査信号Ｙ１、Ｙ２、Ｙ３、…、ＹｍがすべてＨレベルと
なる期間を設け、サスティン信号ＥＲをＬレベルにし、
次に走査信号Ｙ２を選択し（サスティン信号ＥＲはＨレ
ベル）、その後再び走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ
ｍがすべてＨレベルとなる期間を設け、サスティン信号
ＥＲをＬレベルにするといった、サスティン信号ＥＲの
与え方でも良く、さらに複数行の走査信号を連続して選
択した後に、サスティン信号ＥＲをＬレベルにする期間
を設けても良い。
【００８５】図１８は、本実施形態のデータ電圧操作回
路１８２の構成を示す回路図である。この図に示される
構成と第１実施形態の構成（図６参照）との相違点は、
切替スイッチ１８２２が設けられている点にある。この
切替スイッチ１８２２は、サスティン信号ＥＲがＨレベ
ルであれば、図において実線で示される位置をとって、
共用線１１７を抵抗１８０２の一端に接続する一方、サ
スティン信号ＥＲがＬレベルであれば、図において破線
で示される位置をとって、共用線１１７を電圧Ｖｃｃの
給電線に接続する。なお、第２実施形態において、ＴＦ
Ｔ１２４のソースＳは、走査信号ＹｉがＬレベルであれ
ば、ＴＦＴ１２７によって共用線１１７に接続される一
方、サスティン信号ＥＲがＬレベルであれば、ＴＦＴ１
２９および切替スイッチ１８２２によって、電圧Ｖｃｃ
の給電線に共用線１１７を介して接続されることにな
る。すなわち、本実施形態では、ＴＦＴ１２７、１２９
および切替スイッチ１８２２の三者が、ＴＦＴ１２４の
ソースＳを、走査信号ＹｉがＬレベルであれば共用線１
１７に接続する一方、サスティン信号ＥＲがＬレベルで
あれば電圧Ｖｃｃの給電線に接続するスイッチとして機
能する。
路１８２の構成を示す回路図である。この図に示される
構成と第１実施形態の構成（図６参照）との相違点は、
切替スイッチ１８２２が設けられている点にある。この
切替スイッチ１８２２は、サスティン信号ＥＲがＨレベ
ルであれば、図において実線で示される位置をとって、
共用線１１７を抵抗１８０２の一端に接続する一方、サ
スティン信号ＥＲがＬレベルであれば、図において破線
で示される位置をとって、共用線１１７を電圧Ｖｃｃの
給電線に接続する。なお、第２実施形態において、ＴＦ
Ｔ１２４のソースＳは、走査信号ＹｉがＬレベルであれ
ば、ＴＦＴ１２７によって共用線１１７に接続される一
方、サスティン信号ＥＲがＬレベルであれば、ＴＦＴ１
２９および切替スイッチ１８２２によって、電圧Ｖｃｃ
の給電線に共用線１１７を介して接続されることにな
る。すなわち、本実施形態では、ＴＦＴ１２７、１２９
および切替スイッチ１８２２の三者が、ＴＦＴ１２４の
ソースＳを、走査信号ＹｉがＬレベルであれば共用線１
１７に接続する一方、サスティン信号ＥＲがＬレベルで
あれば電圧Ｖｃｃの給電線に接続するスイッチとして機
能する。
【００８６】次に、第２実施形態の表示動作について説
明する。図１９は、ｉ行目の走査線１１２ａが選択され
た状態において、ｉ行ｊ列の画素１０における動作を説
明するための図である。まず、ｉ行目の走査線１１２ａ
が選択されると、走査信号ＹｉがＬレベルになるので、
ＴＦＴ１２２、１２７がオンする。また、サスティン信
号ＥＲがＨレベルであるので、ＴＦＴ１２９がオフし、
切替スイッチ１８２２によって共用線１１７が抵抗１８
０２の一端に接続される。このため、ｉ行ｊ列のＥＬ素
子１３０には、選択開始直後のデータ電圧Ｘａｊに応じ
た電流が、抵抗１８０２→切替スイッチ１８２２→共用
線１１７→ＴＦＴ１２７→ＴＦＴ１２４→（ＥＬ素子１
３０）→接地線という経路にて流れる。
明する。図１９は、ｉ行目の走査線１１２ａが選択され
た状態において、ｉ行ｊ列の画素１０における動作を説
明するための図である。まず、ｉ行目の走査線１１２ａ
が選択されると、走査信号ＹｉがＬレベルになるので、
ＴＦＴ１２２、１２７がオンする。また、サスティン信
号ＥＲがＨレベルであるので、ＴＦＴ１２９がオフし、
切替スイッチ１８２２によって共用線１１７が抵抗１８
０２の一端に接続される。このため、ｉ行ｊ列のＥＬ素
子１３０には、選択開始直後のデータ電圧Ｘａｊに応じ
た電流が、抵抗１８０２→切替スイッチ１８２２→共用
線１１７→ＴＦＴ１２７→ＴＦＴ１２４→（ＥＬ素子１
３０）→接地線という経路にて流れる。
【００８７】第２実施形態において、第１実施形態とは
ＥＬ素子１３０に流れる電流経路が異なるだけであり、
他については同一であるから、第１実施形態と同様な制
御動作が実行されることになる。すなわち、走査信号Ｙ
ｉがＬレベルとなる期間において、ＥＬ素子１３０に流
れる電流値が、選択終了直前までに目標電流値Ｉｄに一
致するようにデータ電圧Ｘａｊが操作されることにな
る。この後、走査信号ＹｉがＨレベルに遷移しても、当
該データ電圧Ｘａｊは、容量５０によって保持される。
ただし、第２実施形態では、走査信号ＹｉがＨレベルに
遷移しても、サスティン信号ＥＲがＬレベルにならなけ
れば、ＥＬ素子１３０に電流が流れない。なお、ここで
は、ｉ行目に（特にそのｊ列に）着目しているが、実際
には、データ電圧を容量５０に保持させる動作は、１、
２、３、…、ｍ行目の走査線１１２ａが１本ずつ順番に
選択される毎に、各列一斉に実行されることになる。
ＥＬ素子１３０に流れる電流経路が異なるだけであり、
他については同一であるから、第１実施形態と同様な制
御動作が実行されることになる。すなわち、走査信号Ｙ
ｉがＬレベルとなる期間において、ＥＬ素子１３０に流
れる電流値が、選択終了直前までに目標電流値Ｉｄに一
致するようにデータ電圧Ｘａｊが操作されることにな
る。この後、走査信号ＹｉがＨレベルに遷移しても、当
該データ電圧Ｘａｊは、容量５０によって保持される。
ただし、第２実施形態では、走査信号ＹｉがＨレベルに
遷移しても、サスティン信号ＥＲがＬレベルにならなけ
れば、ＥＬ素子１３０に電流が流れない。なお、ここで
は、ｉ行目に（特にそのｊ列に）着目しているが、実際
には、データ電圧を容量５０に保持させる動作は、１、
２、３、…、ｍ行目の走査線１１２ａが１本ずつ順番に
選択される毎に、各列一斉に実行されることになる。
【００８８】各画素の容量５０に、データ電圧が保持さ
れた状態において、サスティン信号ＥＲがＬレベルにな
ると、ＴＦＴ１２９がオンする。また、切替スイッチ１
８２２によって共用線１１７が電圧Ｖｃｃの給電線に接
続される。このため、図２０に示されるように、すべて
の画素のＥＬ素子１３０には、自己に係る画素の容量５
０によって保持されたデータ電圧Ｘａｊに応じた電流
が、電圧Ｖｃｃの給電線→切替スイッチ１８２２→共用
線１１７→ＴＦＴ１２９→ＴＦＴ１２４→（ＥＬ素子１
３０）→接地線という経路にて流れることになる。した
がって、すべてのＥＬ素子１３０は、サスティン信号Ｅ
ＲがＨレベルに復帰するまで、自己に係る画素の容量５
０によって保持されたデータ電圧に応じた電流に輝度に
て、すなわち、階調データＤpixで指示された階調の輝
度にて、発光し続けることになる。
れた状態において、サスティン信号ＥＲがＬレベルにな
ると、ＴＦＴ１２９がオンする。また、切替スイッチ１
８２２によって共用線１１７が電圧Ｖｃｃの給電線に接
続される。このため、図２０に示されるように、すべて
の画素のＥＬ素子１３０には、自己に係る画素の容量５
０によって保持されたデータ電圧Ｘａｊに応じた電流
が、電圧Ｖｃｃの給電線→切替スイッチ１８２２→共用
線１１７→ＴＦＴ１２９→ＴＦＴ１２４→（ＥＬ素子１
３０）→接地線という経路にて流れることになる。した
がって、すべてのＥＬ素子１３０は、サスティン信号Ｅ
ＲがＨレベルに復帰するまで、自己に係る画素の容量５
０によって保持されたデータ電圧に応じた電流に輝度に
て、すなわち、階調データＤpixで指示された階調の輝
度にて、発光し続けることになる。
【００８９】このように、第２実施形態では、第１実施
形態と同様に、ＥＬ素子１３０に実際に流れる電流が目
標電流値Ｉｄに一致するように、データ電圧が操作され
るので、表示面内における輝度の均一性を確保すること
が可能となる。さらに、第２実施形態では、ＥＬ素子１
３０の電源電圧の一方である電圧Ｖｃｃを、列毎に共用
される共用線１１７と該共用線１１７に設けられる切替
スイッチ１８２２とを介して給電する構成としてので、
電圧Ｖｃｃの給電線を全画素に引き回す必要がない。こ
のため、画素１０に形成される４つのＴＦＴのチャネル
型を統一することが条件であっても、各画素１０に引き
回す必要のある配線は、走査線１１２ａ、データ線１１
４、共用線１１７、サスティン信号ＥＲの供給線および
電圧Ｇｎｄの接地線の計５本で済み、その分、第１の実
施形態と比較して、構成の簡易化、開口率の向上を図る
ことが可能となる。
形態と同様に、ＥＬ素子１３０に実際に流れる電流が目
標電流値Ｉｄに一致するように、データ電圧が操作され
るので、表示面内における輝度の均一性を確保すること
が可能となる。さらに、第２実施形態では、ＥＬ素子１
３０の電源電圧の一方である電圧Ｖｃｃを、列毎に共用
される共用線１１７と該共用線１１７に設けられる切替
スイッチ１８２２とを介して給電する構成としてので、
電圧Ｖｃｃの給電線を全画素に引き回す必要がない。こ
のため、画素１０に形成される４つのＴＦＴのチャネル
型を統一することが条件であっても、各画素１０に引き
回す必要のある配線は、走査線１１２ａ、データ線１１
４、共用線１１７、サスティン信号ＥＲの供給線および
電圧Ｇｎｄの接地線の計５本で済み、その分、第１の実
施形態と比較して、構成の簡易化、開口率の向上を図る
ことが可能となる。
【００９０】＜第２実施形態の応用＞電流検出線として
の機能と電源給電線としての機能とを共用線１１７に兼
用させる第２実施形態（図１５参照）においては、第１
実施形態の応用例Ｂ（図１３参照）と同様に、１組のデ
ータ線１１４および共用線１１７に３列分の画素を対応
させてカラー表示を行う技術を適用することが可能であ
る。そこで次に、図１５に示される構成に、１組のデー
タ線１１４および共用線１１７に３列分の画素を対応さ
せた応用例について説明する。
の機能と電源給電線としての機能とを共用線１１７に兼
用させる第２実施形態（図１５参照）においては、第１
実施形態の応用例Ｂ（図１３参照）と同様に、１組のデ
ータ線１１４および共用線１１７に３列分の画素を対応
させてカラー表示を行う技術を適用することが可能であ
る。そこで次に、図１５に示される構成に、１組のデー
タ線１１４および共用線１１７に３列分の画素を対応さ
せた応用例について説明する。
【００９１】図２１は、第２実施形態の応用例に係る表
示装置の構成を示すブロック図である。この図に示され
るように、第２実施形態の応用例では、データ線１１４
および共用線１１７は、３列分の画素に対応して設けら
れる。一方、走査線１１２ａの本数は、図１と比較し
て、３倍の（３ｍ）である。さらに、３本の走査線１１
２ａと、１本のデータ線１１４（共用線１１６）との交
差に対応して、３つの画素１０Ｒ、１０Ｇ、１０Ｂが行
（Ｘ）方向に隣接して配置している。なお、画素１０
Ｒ、１０Ｇ、１０Ｂは、上述したように、それぞれ赤
（Ｒ）、緑（Ｇ）、青（Ｂ）にて発光する。
示装置の構成を示すブロック図である。この図に示され
るように、第２実施形態の応用例では、データ線１１４
および共用線１１７は、３列分の画素に対応して設けら
れる。一方、走査線１１２ａの本数は、図１と比較し
て、３倍の（３ｍ）である。さらに、３本の走査線１１
２ａと、１本のデータ線１１４（共用線１１６）との交
差に対応して、３つの画素１０Ｒ、１０Ｇ、１０Ｂが行
（Ｘ）方向に隣接して配置している。なお、画素１０
Ｒ、１０Ｇ、１０Ｂは、上述したように、それぞれ赤
（Ｒ）、緑（Ｇ）、青（Ｂ）にて発光する。
【００９２】次に、同一のドットを構成する画素１０
Ｒ、１０Ｇ、１０Ｂの詳細について説明する。ここで、
図２２は、連続するｉ行目、（ｉ＋１）行目、（ｉ＋
２）行目の走査線１１２ａと、ｊ列目のデータ線１１４
との交差に対応する画素１０Ｒ、１０Ｇ、１０Ｂの構成
を示す回路図である。
Ｒ、１０Ｇ、１０Ｂの詳細について説明する。ここで、
図２２は、連続するｉ行目、（ｉ＋１）行目、（ｉ＋
２）行目の走査線１１２ａと、ｊ列目のデータ線１１４
との交差に対応する画素１０Ｒ、１０Ｇ、１０Ｂの構成
を示す回路図である。
【００９３】この図に示されるように、画素１０Ｒ、１
０Ｇ、１０Ｂのうち、画素１０Ｒは、選択が先に行われ
るｉ行目の走査線１１２ａに対応する。すなわち、画素
１０Ｒにおいて、ＴＦＴ１２２、１２７のゲートは、そ
れぞれｉ行目の走査線１１２ａに接続されている。続い
て、画素１０Ｇは、ｉ行目の次に選択される（ｉ＋１）
行目の走査線１１２ａに対応する。すなわち、画素１０
Ｇにおいて、ＴＦＴ１２２、１２７のゲートは、ぞれぞ
れ（ｉ＋１）行目の走査線１１２ａに接続されている。
そして、画素１０Ｂは、（ｉ＋１）行目の次に選択され
る（ｉ＋２）行目の走査線１１２ａに対応する。すなわ
ち、画素１０Ｂにおいて、ＴＦＴ１２２、１２７のゲー
トは、それぞれ（ｉ＋２）行目の走査線１１２ａに接続
されている。
０Ｇ、１０Ｂのうち、画素１０Ｒは、選択が先に行われ
るｉ行目の走査線１１２ａに対応する。すなわち、画素
１０Ｒにおいて、ＴＦＴ１２２、１２７のゲートは、そ
れぞれｉ行目の走査線１１２ａに接続されている。続い
て、画素１０Ｇは、ｉ行目の次に選択される（ｉ＋１）
行目の走査線１１２ａに対応する。すなわち、画素１０
Ｇにおいて、ＴＦＴ１２２、１２７のゲートは、ぞれぞ
れ（ｉ＋１）行目の走査線１１２ａに接続されている。
そして、画素１０Ｂは、（ｉ＋１）行目の次に選択され
る（ｉ＋２）行目の走査線１１２ａに対応する。すなわ
ち、画素１０Ｂにおいて、ＴＦＴ１２２、１２７のゲー
トは、それぞれ（ｉ＋２）行目の走査線１１２ａに接続
されている。
【００９４】なお、画素１０Ｒ、１０Ｇ、１０Ｂにおい
て、ＴＦＴ１２２は、いずれも自己の画素に係るＴＦＴ
１２４のゲートとｊ列目のデータ線１１４との間に介挿
される一方、ＴＦＴ１２７、１２９は、自己の画素に係
るＴＦＴ１２４のソースとｊ列目の共用線１１６との間
に介挿されている。また、画素１０Ｒ、１０Ｇ、１０Ｂ
において、ＴＦＴ１２９のゲートは、サスティン信号Ｅ
Ｒの供給線に共通接続されている。ここで、応用例にお
いて、ｉを、３で割ったときに余りが１となる整数とす
れば、連続するｉ行目、（ｉ＋１）行目、（ｉ＋２）行
目の走査線１１２ａと、ｊ列目のデータ線１１４との交
差に対応する画素１０Ｒ、１０Ｇ、１０Ｂにより構成さ
れる１ドットは、表示配列の（ｉ＋２）／３行目であっ
て、ｊ列目に位置することになる。
て、ＴＦＴ１２２は、いずれも自己の画素に係るＴＦＴ
１２４のゲートとｊ列目のデータ線１１４との間に介挿
される一方、ＴＦＴ１２７、１２９は、自己の画素に係
るＴＦＴ１２４のソースとｊ列目の共用線１１６との間
に介挿されている。また、画素１０Ｒ、１０Ｇ、１０Ｂ
において、ＴＦＴ１２９のゲートは、サスティン信号Ｅ
Ｒの供給線に共通接続されている。ここで、応用例にお
いて、ｉを、３で割ったときに余りが１となる整数とす
れば、連続するｉ行目、（ｉ＋１）行目、（ｉ＋２）行
目の走査線１１２ａと、ｊ列目のデータ線１１４との交
差に対応する画素１０Ｒ、１０Ｇ、１０Ｂにより構成さ
れる１ドットは、表示配列の（ｉ＋２）／３行目であっ
て、ｊ列目に位置することになる。
【００９５】この第２実施形態の応用例において、画素
配列で言えば１行分のドットの階調データＤpixは、第
１実施形態の応用例Ａと同様に、３本の走査線１１２ａ
の選択に要する３水平走査期間にわたって供給される。
このため、応用例Ｂにおいて、走査信号ＹｉがＬレベル
になる１番目の１水平走査期間では、画素配列で言えば
（ｉ＋２）／３行のうち、画素１０ＲのＥＬ素子１３０
に流れる電流が目標値に一致させる制御が行われる。次
に、走査信号Ｙ（ｉ＋１）がＬレベルになる２番目の１
水平走査期間では、画素配列で言えば（ｉ＋２）／３行
のうち、画素１０ＧのＥＬ素子１３０に流れる電流が目
標値に一致させる制御が行われ、続いて、走査信号Ｙ
（ｉ＋２）がＬレベルになる３番目の１水平走査期間で
は、画素配列で言えば（ｉ＋２）／３行のうち、画素１
０ＢのＥＬ素子１３０に流れる電流が目標値に一致させ
る制御が行われる。そして、サスティン信号ＥＲがＬレ
ベルに遷移すると、すべての共用線１１７には、電圧Ｖ
ｃｃが印加されて、自己の画素に係る容量５０に保持さ
れた電圧に対応した電流をＥＬ素子１３０に流し続け
る。ここで、上述したように、容量５０に保持された電
圧は、ＥＬ素子１３０に流れる電流値を目標値に一致さ
せるデータ電圧であるので、すべての画素１０Ｒ、１０
Ｇ、１０Ｂは、階調データＤpixにて指示される輝度に
対応する輝度にて発光し続けることになる。
配列で言えば１行分のドットの階調データＤpixは、第
１実施形態の応用例Ａと同様に、３本の走査線１１２ａ
の選択に要する３水平走査期間にわたって供給される。
このため、応用例Ｂにおいて、走査信号ＹｉがＬレベル
になる１番目の１水平走査期間では、画素配列で言えば
（ｉ＋２）／３行のうち、画素１０ＲのＥＬ素子１３０
に流れる電流が目標値に一致させる制御が行われる。次
に、走査信号Ｙ（ｉ＋１）がＬレベルになる２番目の１
水平走査期間では、画素配列で言えば（ｉ＋２）／３行
のうち、画素１０ＧのＥＬ素子１３０に流れる電流が目
標値に一致させる制御が行われ、続いて、走査信号Ｙ
（ｉ＋２）がＬレベルになる３番目の１水平走査期間で
は、画素配列で言えば（ｉ＋２）／３行のうち、画素１
０ＢのＥＬ素子１３０に流れる電流が目標値に一致させ
る制御が行われる。そして、サスティン信号ＥＲがＬレ
ベルに遷移すると、すべての共用線１１７には、電圧Ｖ
ｃｃが印加されて、自己の画素に係る容量５０に保持さ
れた電圧に対応した電流をＥＬ素子１３０に流し続け
る。ここで、上述したように、容量５０に保持された電
圧は、ＥＬ素子１３０に流れる電流値を目標値に一致さ
せるデータ電圧であるので、すべての画素１０Ｒ、１０
Ｇ、１０Ｂは、階調データＤpixにて指示される輝度に
対応する輝度にて発光し続けることになる。
【００９６】このような第２実施形態の応用例によれ
ば、第１実施形態の応用例Ｂと同様に、カラー表示が可
能となるだけでなく、構成の簡易化を図ることが可能と
なり、また、これに伴って表示の高精細化も容易とな
る。
ば、第１実施形態の応用例Ｂと同様に、カラー表示が可
能となるだけでなく、構成の簡易化を図ることが可能と
なり、また、これに伴って表示の高精細化も容易とな
る。
【００９７】＜その他＞本発明は、上述した第１および
第２実施形態に限られず、種々の変形が可能である。例
えば、上述した説明では、第１実施形態の応用例Ｂおよ
び第２実施形態の応用例以外、原則として単色の画素に
ついて階調表示を行う構成となっていたが、これら以外
の構成においても、３つの画素の各々に対して、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）にて発色するようにＥＬ層
を選択するとともに、これらの３画素により１ドットを
構成して、カラー表示を行うとしても良い。また、ＥＬ
素子１３０に替えて、ＬＥＤなどを他の発光素子を用い
ても良い。
第２実施形態に限られず、種々の変形が可能である。例
えば、上述した説明では、第１実施形態の応用例Ｂおよ
び第２実施形態の応用例以外、原則として単色の画素に
ついて階調表示を行う構成となっていたが、これら以外
の構成においても、３つの画素の各々に対して、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）にて発色するようにＥＬ層
を選択するとともに、これらの３画素により１ドットを
構成して、カラー表示を行うとしても良い。また、ＥＬ
素子１３０に替えて、ＬＥＤなどを他の発光素子を用い
ても良い。
【００９８】ＴＦＴ１２４については、Ｎチャネル型と
しても良い。ただし、ＴＦＴ１２４をＮチャネル型とす
る場合には、データ電圧操作回路１８０（１８２、１８
４）において、抵抗１８０２の一端の電圧Ｖｄｅｔと電
圧Ｖｃｃとの比較結果に対するデータ電圧の操作方向を
逆転する必要がある。すなわち、ＴＦＴ１２４をＮチャ
ネル型とする場合には、ＥＬ素子１３０に流れる電流が
Ｉｄよりも少なくて、電圧Ｖｄｅｔが電圧Ｖｃｃよりも
高ければ、データ電圧を上昇させる必要があるし、反対
に、ＥＬ素子１３０に流れる電流がＩｄよりも多くて、
電圧Ｖｄｅｔが電圧Ｖｃｃよりも低ければ、データ電圧
を低くさせる必要がある。また、ＴＦＴ１２４のドレイ
ンＤにＥＬ素子の陽極を接続するのではなく、ＴＦＴ１
２４のソースにＥＬ素子の陰極を接続しても良い。
しても良い。ただし、ＴＦＴ１２４をＮチャネル型とす
る場合には、データ電圧操作回路１８０（１８２、１８
４）において、抵抗１８０２の一端の電圧Ｖｄｅｔと電
圧Ｖｃｃとの比較結果に対するデータ電圧の操作方向を
逆転する必要がある。すなわち、ＴＦＴ１２４をＮチャ
ネル型とする場合には、ＥＬ素子１３０に流れる電流が
Ｉｄよりも少なくて、電圧Ｖｄｅｔが電圧Ｖｃｃよりも
高ければ、データ電圧を上昇させる必要があるし、反対
に、ＥＬ素子１３０に流れる電流がＩｄよりも多くて、
電圧Ｖｄｅｔが電圧Ｖｃｃよりも低ければ、データ電圧
を低くさせる必要がある。また、ＴＦＴ１２４のドレイ
ンＤにＥＬ素子の陽極を接続するのではなく、ＴＦＴ１
２４のソースにＥＬ素子の陰極を接続しても良い。
【００９９】また、ＴＦＴ１２２、１２６（１２７）、
１２８（１２９）についても、Ｎチャネル型としても良
いし、Ｐチャネル型との混成としても良い。各々につい
て、Ｐチャネル型およびＮチャネル型を相補型に組み合
わせたトランスミッションゲートとするのが、電圧降下
をほぼ完全に無視することができる点において望まし
い。
１２８（１２９）についても、Ｎチャネル型としても良
いし、Ｐチャネル型との混成としても良い。各々につい
て、Ｐチャネル型およびＮチャネル型を相補型に組み合
わせたトランスミッションゲートとするのが、電圧降下
をほぼ完全に無視することができる点において望まし
い。
【０１００】さらに、上述した実施形態では、データ電
圧操作回路１８０については、図６に示される構成とし
たが、これに限られない。例えば、ＴＦＴ１８１０をバ
イポーラトランジスタに置換しても良いし、別途の抵抗
を分圧回路に直列および／または並列に付加しても良
い。なお、データ電圧操作回路１８０についての変形に
ついては、そのままデータ電圧走査回路１８２（図１８
参照）、１８４（図１２参照）に適用可能である。ま
た、上述した実施形態では、ＥＬ素子１３０に流れる電
流を検出するために抵抗１８０２を用いたが、これに限
られず、ホール素子を用いて電流を検出する構成として
も良い。
圧操作回路１８０については、図６に示される構成とし
たが、これに限られない。例えば、ＴＦＴ１８１０をバ
イポーラトランジスタに置換しても良いし、別途の抵抗
を分圧回路に直列および／または並列に付加しても良
い。なお、データ電圧操作回路１８０についての変形に
ついては、そのままデータ電圧走査回路１８２（図１８
参照）、１８４（図１２参照）に適用可能である。ま
た、上述した実施形態では、ＥＬ素子１３０に流れる電
流を検出するために抵抗１８０２を用いたが、これに限
られず、ホール素子を用いて電流を検出する構成として
も良い。
【０１０１】くわえて、上述した実施形態では、階調電
圧Ｖｄｊから抵抗１８０２の電圧降下分を減じた電圧Ｖ
ｄｅｔと電圧Ｖｃｃと比較することによって、ＥＬ素子
１３０に流れている電流が目標とする電流値Ｉｄと一致
しているかを間接的に判断する構成としたが、例えば、
Ｄ／Ａ変換器１７４０を、画素の階調に応じた階調電流
を流す定電源回路に置換するとともに、共用線１１６
（１１７）を介してＥＬ素子１３０に流れる電流が当該
階調電流に一致しているかを直接的に判断する構成とし
ても良い。なお、電圧Ｖａ、Ｖｂについては、Ｖａ＞Ｖ
ｂである点以外、特に言及しなかったが、これは、画素
１０におけるＴＦＴ１２４の特性等を考慮して設定すべ
きものだからである。
圧Ｖｄｊから抵抗１８０２の電圧降下分を減じた電圧Ｖ
ｄｅｔと電圧Ｖｃｃと比較することによって、ＥＬ素子
１３０に流れている電流が目標とする電流値Ｉｄと一致
しているかを間接的に判断する構成としたが、例えば、
Ｄ／Ａ変換器１７４０を、画素の階調に応じた階調電流
を流す定電源回路に置換するとともに、共用線１１６
（１１７）を介してＥＬ素子１３０に流れる電流が当該
階調電流に一致しているかを直接的に判断する構成とし
ても良い。なお、電圧Ｖａ、Ｖｂについては、Ｖａ＞Ｖ
ｂである点以外、特に言及しなかったが、これは、画素
１０におけるＴＦＴ１２４の特性等を考慮して設定すべ
きものだからである。
【０１０２】＜電子機器＞次に、上述した実施形態に係
る電気光学装置を電子機器に用いた例について説明す
る。
る電気光学装置を電子機器に用いた例について説明す
る。
【０１０３】＜その１：パーソナルコンピュータ＞ま
ず、上述した表示装置１００を、モバイル型のパーソナ
ルコンピュータの表示部に適用した例について説明す
る。図２３は、このパーソナルコンピュータの構成を示
す斜視図である。図において、コンピュータ１１００
は、キーボード１１０２を備えた本体部１１０４と、表
示部として用いられる表示装置１００とを備えている。
なお、表示部として液晶装置を用いると、背面にバック
ライトを設ける必要があるが、実施形態の表示装置１０
０は、自発光型であるので、このような補助光源を不要
とすることができ、表示部の薄型化を図ることができ
る。
ず、上述した表示装置１００を、モバイル型のパーソナ
ルコンピュータの表示部に適用した例について説明す
る。図２３は、このパーソナルコンピュータの構成を示
す斜視図である。図において、コンピュータ１１００
は、キーボード１１０２を備えた本体部１１０４と、表
示部として用いられる表示装置１００とを備えている。
なお、表示部として液晶装置を用いると、背面にバック
ライトを設ける必要があるが、実施形態の表示装置１０
０は、自発光型であるので、このような補助光源を不要
とすることができ、表示部の薄型化を図ることができ
る。
【０１０４】＜その２：携帯電話＞さらに、上述した表
示装置１００を、携帯電話の表示部に適用した例につい
て説明する。図２４は、この携帯電話の構成を示す斜視
図である。図において、携帯電話１２００は、複数の操
作ボタン１２０２のほか、受話口１２０４、送話口１２
０６とともに、上述した表示装置１００を備えるもので
ある。
示装置１００を、携帯電話の表示部に適用した例につい
て説明する。図２４は、この携帯電話の構成を示す斜視
図である。図において、携帯電話１２００は、複数の操
作ボタン１２０２のほか、受話口１２０４、送話口１２
０６とともに、上述した表示装置１００を備えるもので
ある。
【０１０５】＜その３：ディジタルスチルカメラ＞次
に、上述した表示装置１００を、ファインダに用いたデ
ィジタルスチルカメラについて説明する。図２５は、こ
のディジタルスチルカメラの背面を示す斜視図である。
通常の銀塩カメラは、被写体の光像によってフィルムを
感光させるのに対し、ディジタルスチルカメラ１３００
は、被写体の光像をＣＣＤ（Charge Coupled Device）
などの撮像素子により光電変換して撮像信号を生成・記
憶するものである。ここで、ディジタルスチルカメラ１
３００におけるケース１３０２の背面には、上述した表
示装置１００が設けられる。この表示装置１００は、撮
像信号に基づいて表示を行うので、被写体を表示するフ
ァインダとして機能することになる。また、ケース１３
０２の前面側（図２５においては裏面側）には、光学レ
ンズやＣＣＤなどを含んだ受光ユニット１３０４が設け
られている。
に、上述した表示装置１００を、ファインダに用いたデ
ィジタルスチルカメラについて説明する。図２５は、こ
のディジタルスチルカメラの背面を示す斜視図である。
通常の銀塩カメラは、被写体の光像によってフィルムを
感光させるのに対し、ディジタルスチルカメラ１３００
は、被写体の光像をＣＣＤ（Charge Coupled Device）
などの撮像素子により光電変換して撮像信号を生成・記
憶するものである。ここで、ディジタルスチルカメラ１
３００におけるケース１３０２の背面には、上述した表
示装置１００が設けられる。この表示装置１００は、撮
像信号に基づいて表示を行うので、被写体を表示するフ
ァインダとして機能することになる。また、ケース１３
０２の前面側（図２５においては裏面側）には、光学レ
ンズやＣＣＤなどを含んだ受光ユニット１３０４が設け
られている。
【０１０６】撮影者が表示装置１００に表示された被写
体像を確認して、シャッタボタン１３０６を押下する
と、その時点におけるＣＣＤの撮像信号が、回路基板１
３０８のメモリに転送・記憶される。また、このディジ
タルスチルカメラ１３００にあって、ケース１３０２の
側面には、外部表示を行うためのビデオ信号出力端子１
３１２と、データ通信用の入出力端子１３１４とが設け
られている。
体像を確認して、シャッタボタン１３０６を押下する
と、その時点におけるＣＣＤの撮像信号が、回路基板１
３０８のメモリに転送・記憶される。また、このディジ
タルスチルカメラ１３００にあって、ケース１３０２の
側面には、外部表示を行うためのビデオ信号出力端子１
３１２と、データ通信用の入出力端子１３１４とが設け
られている。
【０１０７】なお、電子機器としては、図２３のパーソ
ナルコンピュータや、図２４の携帯電話、図２５のディ
ジタルスチルカメラの他にも、テレビや、ビューファイ
ンダ型、モニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、ページャ、電子手帳、電卓、ワード
プロセッサ、ワークステーション、テレビ電話、ＰＯＳ
端末、タッチパネルを備えた機器等などが挙げられる。
そして、これらの各種電子機器の表示部として、上述し
た表示装置が適用可能なのは言うまでもない。
ナルコンピュータや、図２４の携帯電話、図２５のディ
ジタルスチルカメラの他にも、テレビや、ビューファイ
ンダ型、モニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、ページャ、電子手帳、電卓、ワード
プロセッサ、ワークステーション、テレビ電話、ＰＯＳ
端末、タッチパネルを備えた機器等などが挙げられる。
そして、これらの各種電子機器の表示部として、上述し
た表示装置が適用可能なのは言うまでもない。
【０１０８】
【発明の効果】以上説明したように本発明では、第１の
スイッチが閉接すると、データ線に印加されたデータ電
圧が容量によって保持されるとともに、トランジスタに
よって当該データ電圧に応じた電流が共用線を介して発
光素子に流れ、さらに、当該データ電圧が、データ電圧
操作回路によって、画素の階調に応じた階調電流と共用
線を介して発光素子に流れる電流との差をなくす方向に
操作される構成となっているので、発光素子に流れる電
流は精度良く階調電流にほぼ一致する。したがって、本
発明によれば、トランジスタの特性がバラついても、発
光素子に流れる電流は同一輝度であれば画素同士揃うの
で、同一であるべき画素の輝度が相違することに起因す
る表示品位の低下を防止することが可能となる。本発明
では、さらに、走査線とデータ線との交差に対応して設
けられる複数の画素にわたって、データ線と共用線との
共用が可能であるので、構成を簡易化することもでき
る。
スイッチが閉接すると、データ線に印加されたデータ電
圧が容量によって保持されるとともに、トランジスタに
よって当該データ電圧に応じた電流が共用線を介して発
光素子に流れ、さらに、当該データ電圧が、データ電圧
操作回路によって、画素の階調に応じた階調電流と共用
線を介して発光素子に流れる電流との差をなくす方向に
操作される構成となっているので、発光素子に流れる電
流は精度良く階調電流にほぼ一致する。したがって、本
発明によれば、トランジスタの特性がバラついても、発
光素子に流れる電流は同一輝度であれば画素同士揃うの
で、同一であるべき画素の輝度が相違することに起因す
る表示品位の低下を防止することが可能となる。本発明
では、さらに、走査線とデータ線との交差に対応して設
けられる複数の画素にわたって、データ線と共用線との
共用が可能であるので、構成を簡易化することもでき
る。
【図１】 本発明の第１実施形態に係る表示装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】 同表示装置における画素の構成を示す回路図
である。
である。
【図３】 同走査線駆動回路の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図４】 同表示装置におけるデータ駆動回路の構成を
示すブロック図である。
示すブロック図である。
【図５】 同データ線駆動回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図６】 同表示装置におけるデータ電圧操作回路の構
成を示す回路図である。
成を示す回路図である。
【図７】 同表示装置におけるデータ電圧の操作動作を
説明するための図である。
説明するための図である。
【図８】 同表示装置における表示動作を説明するため
の図である。
の図である。
【図９】 第１実施形態の応用例Ａにっかる表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図１０】 同表示装置における画素の構成を示す回路
図である。
図である。
【図１１】 同表示装置におけるデータ線駆動回路の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図１２】 同表示装置におけるデータ電圧操作回路の
構成を示す回路図である。
構成を示す回路図である。
【図１３】 第１実施形態の応用例Ｂに係る表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図１４】 同表示装置における画素の構成を示す回路
図である。
図である。
【図１５】 本発明の第２実施形態に係る表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図１６】 同表示装置における画素の構成を示す回路
図である。
図である。
【図１７】 同表示装置におけるサスティン信号ＥＲの
タイミングチャートである。
タイミングチャートである。
【図１８】 同表示装置におけるデータ電圧操作回路の
構成を示す回路図である。
構成を示す回路図である。
【図１９】 同表示装置におけるデータ電圧の操作動作
を説明するための図である。
を説明するための図である。
【図２０】 同表示装置における表示動作を説明するた
めの図である。
めの図である。
【図２１】 第２実施形態の応用例に係る表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２２】 同表示装置における画素の構成を示す回路
図である。
図である。
【図２３】 実施形態に係る表示装置を適用した電子機
器の一例たるパーソナルコンピュータの構成を示す斜視
図である。
器の一例たるパーソナルコンピュータの構成を示す斜視
図である。
【図２４】 同表示装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。
携帯電話の構成を示す斜視図である。
【図２５】 同表示装置を適用した電子機器の一例たる
ディジタルスチルカメラの構成を示す斜視図である。
ディジタルスチルカメラの構成を示す斜視図である。
【図２６】 従来の表示装置の主要構成を示す図であ
る。
る。
【図２７】 従来の表示装置の主要構成を示す図であ
る。
る。
【図２８】 従来の表示装置の主要構成を示す図であ
る。
る。
１０…画素
５０…容量
１００…表示装置
１１２ａ…走査線
１１２ｂ…補走査線
１１４…データ線
１１６、１１７…共用線
１１８ａ、１１８ｂ…兼用線
１２２…ＴＦＴ
１２４…ＴＦＴ（トランジスタ）
１３０…ＥＬ素子（発光素子）
１２６、１２７、１２８、１２９…ＴＦＴ
１６０…走査線駆動回路
１７０…データ側出力回路
１８０、１８２、１８４…データ電圧操作回路
１８０２…抵抗
１８０４…コンパレータ
１８１０…トランジスタ
１８１２…抵抗
１８４２、１８４４…切替スイッチ
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｒ
６２４ ６２４Ｂ
６４１ ６４１Ｄ
６４２ ６４２Ａ
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
Ｆターム(参考） 3K007 AB04 AB05 AB17 BA06 CB01
DA00 DB03 EB00 FA01 GA04
5C080 AA06 BB05 DD03 EE29 FF11
JJ02 JJ03 JJ04
5C094 AA03 AA53 AA55 BA03 BA23
BA27 CA19 EA04 EA07
Claims (4)
- 【請求項１】 走査線とデータ線との交差にて、それぞ
れ異なる走査線に対応し、各々が、 対応する走査線に供給される走査信号にしたがって閉接
または開接する第１のスイッチと、 前記第１のスイッチが閉接したときに、当該データ線に
印加されたデータ電圧を保持する容量と、 前記容量によって保持されたデータ電圧をゲート電圧と
するトランジスタと、 前記トランジスタのソースまたはドレインの一方に接続
される発光素子と、 前記トランジスタのソースまたはドレインの他方を、前
記第１のスイッチが閉接すれば前記共用線に接続する一
方、前記第１のスイッチが開接する期間に電源電圧の給
電線に接続する第２のスイッチとを備える画素と、 前記データ線と対をなし、前記第１のスイッチが閉接し
たときに、前記発光素子に電流を流すための共用線と、 当該画素の階調に対応する階調電流と前記共用線に流れ
る電流との差をなくす方向に、当該データ線に印加する
データ電圧を操作するデータ電圧操作回路とを具備する
ことを特徴とする表示装置。 - 【請求項２】 走査線とデータ線との交差に対応して設
けられる画素の個数は２であり、 当該２画素のうち、一方の画素に対応する走査線が選択
されると、他方の画素に対するデータ線を、当該一方の
画素に対する共用線として切り替えるとともに、他方の
画素に対する共用線を、当該一方の画素に対するデータ
線として切り替える切替スイッチを有することを特徴と
する請求項１に記載の表示装置。 - 【請求項３】 走査線とデータ線との交差にて、それぞ
れ異なる走査線に対応し、各々が、 対応する走査線に供給される走査信号にしたがって閉接
または開接する第１のスイッチと、 前記第１のスイッチが閉接したときに、当該データ線に
印加されたデータ電圧を保持する容量と、 前記容量によって保持されたデータ電圧をゲート電圧と
するトランジスタと、前記トランジスタのソースまたは
ドレインの一方に接続される発光素子とを備える画素
と、 前記第１のスイッチが閉接したときに、前記発光素子に
電流を流すための共用線と、 前記トランジスタのソースまたはドレインの他方を、前
記第１のスイッチが閉接すれば前記共用線に接続する一
方、前記第１のスイッチが開接する期間に、前記共用線
に接続するとともに、前記共用線を前記電源電圧の給電
線に接続する第２のスイッチと、 前記第１のスイッチが閉接したときに、当該画素の階調
に対応する階調電流と前記共用線に流れる電流との差を
なくす方向に、当該データ線に印加するデータ電圧を操
作するデータ電圧操作回路とを具備することを特徴とす
る表示装置。 - 【請求項４】 請求項１または３に記載の表示装置を有
することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001264590A JP2003076331A (ja) | 2001-08-31 | 2001-08-31 | 表示装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001264590A JP2003076331A (ja) | 2001-08-31 | 2001-08-31 | 表示装置および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003076331A true JP2003076331A (ja) | 2003-03-14 |
Family
ID=19091167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001264590A Pending JP2003076331A (ja) | 2001-08-31 | 2001-08-31 | 表示装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003076331A (ja) |
Cited By (112)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134640A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| JP2005326852A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Sdi Co Ltd | 発光表示装置及びその駆動方法 |
| JP2005331933A (ja) * | 2004-04-20 | 2005-12-02 | Dainippon Printing Co Ltd | 有機ｅｌ表示装置 |
| US7046220B2 (en) | 2001-11-09 | 2006-05-16 | Sharp Kabushiki Kaisha | Display and driving method thereof |
| JP2006184871A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| JP2007506145A (ja) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | 発光ピクセルのアレイを駆動する回路及び方法 |
| JP2007156430A (ja) * | 2005-11-30 | 2007-06-21 | Lg Philips Lcd Co Ltd | 有機発光ダイオード表示素子及びその駆動方法 |
| KR100737939B1 (ko) | 2005-07-04 | 2007-07-13 | 세이코 엡슨 가부시키가이샤 | 발광 장치, 그 구동 회로 및 전자 기기 |
| CN100353401C (zh) * | 2003-06-21 | 2007-12-05 | Lg.菲利浦Lcd株式会社 | 电致发光显示器的驱动方法和制造方法 |
| JP2008508547A (ja) * | 2004-07-29 | 2008-03-21 | トムソン ライセンシング | アクティブマトリックス画像ディスプレイ装置及びその制御方法 |
| JP2010512557A (ja) * | 2006-12-11 | 2010-04-22 | リーハイ・ユニバーシティー | アクティブ・マトリクス・ディスプレイおよびその方法 |
| US7924249B2 (en) | 2006-02-10 | 2011-04-12 | Ignis Innovation Inc. | Method and system for light emitting device displays |
| US7978187B2 (en) | 2003-09-23 | 2011-07-12 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| US8026876B2 (en) | 2006-08-15 | 2011-09-27 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| US8115707B2 (en) | 2004-06-29 | 2012-02-14 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven AMOLED displays |
| US8125422B2 (en) | 2005-04-28 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
| US8223177B2 (en) | 2005-07-06 | 2012-07-17 | Ignis Innovation Inc. | Method and system for driving a pixel circuit in an active matrix display |
| US8259044B2 (en) | 2004-12-15 | 2012-09-04 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| TWI401652B (zh) * | 2006-06-01 | 2013-07-11 | Thomson Licensing | 視頻顯示器及其操作方法 |
| US8552636B2 (en) | 2009-12-01 | 2013-10-08 | Ignis Innovation Inc. | High resolution pixel architecture |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8659518B2 (en) | 2005-01-28 | 2014-02-25 | Ignis Innovation Inc. | Voltage programmed pixel circuit, display system and driving method thereof |
| US8664644B2 (en) | 2001-02-16 | 2014-03-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| US8743096B2 (en) | 2006-04-19 | 2014-06-03 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| US8860636B2 (en) | 2005-06-08 | 2014-10-14 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US8994617B2 (en) | 2010-03-17 | 2015-03-31 | Ignis Innovation Inc. | Lifetime uniformity parameter extraction methods |
| US9030506B2 (en) | 2009-11-12 | 2015-05-12 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US9058775B2 (en) | 2006-01-09 | 2015-06-16 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US9093028B2 (en) | 2009-12-06 | 2015-07-28 | Ignis Innovation Inc. | System and methods for power conservation for AMOLED pixel drivers |
| US9111485B2 (en) | 2009-06-16 | 2015-08-18 | Ignis Innovation Inc. | Compensation technique for color shift in displays |
| US9134825B2 (en) | 2011-05-17 | 2015-09-15 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9153172B2 (en) | 2004-12-07 | 2015-10-06 | Ignis Innovation Inc. | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage |
| US9171504B2 (en) | 2013-01-14 | 2015-10-27 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9190456B2 (en) | 2012-04-25 | 2015-11-17 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| JP2015228029A (ja) * | 2010-06-04 | 2015-12-17 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9305488B2 (en) | 2013-03-14 | 2016-04-05 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9343006B2 (en) | 2012-02-03 | 2016-05-17 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9430958B2 (en) | 2010-02-04 | 2016-08-30 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9437137B2 (en) | 2013-08-12 | 2016-09-06 | Ignis Innovation Inc. | Compensation accuracy |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9697771B2 (en) | 2013-03-08 | 2017-07-04 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9773439B2 (en) | 2011-05-27 | 2017-09-26 | Ignis Innovation Inc. | Systems and methods for aging compensation in AMOLED displays |
| USRE46561E1 (en) | 2008-07-29 | 2017-09-26 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| US9786209B2 (en) | 2009-11-30 | 2017-10-10 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US9842889B2 (en) | 2014-11-28 | 2017-12-12 | Ignis Innovation Inc. | High pixel density array architecture |
| US9867257B2 (en) | 2008-04-18 | 2018-01-09 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| US9881587B2 (en) | 2011-05-28 | 2018-01-30 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9947293B2 (en) | 2015-05-27 | 2018-04-17 | Ignis Innovation Inc. | Systems and methods of reduced memory bandwidth compensation |
| US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US10019941B2 (en) | 2005-09-13 | 2018-07-10 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| US10078984B2 (en) | 2005-02-10 | 2018-09-18 | Ignis Innovation Inc. | Driving circuit for current programmed organic light-emitting diode displays |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10102808B2 (en) | 2015-10-14 | 2018-10-16 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| US10134325B2 (en) | 2014-12-08 | 2018-11-20 | Ignis Innovation Inc. | Integrated display system |
| US10152915B2 (en) | 2015-04-01 | 2018-12-11 | Ignis Innovation Inc. | Systems and methods of display brightness adjustment |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163996B2 (en) | 2003-02-24 | 2018-12-25 | Ignis Innovation Inc. | Pixel having an organic light emitting diode and method of fabricating the pixel |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| US10181282B2 (en) | 2015-01-23 | 2019-01-15 | Ignis Innovation Inc. | Compensation for color variations in emissive devices |
| US10192479B2 (en) | 2014-04-08 | 2019-01-29 | Ignis Innovation Inc. | Display system using system level resources to calculate compensation parameters for a display module in a portable device |
| US10204540B2 (en) | 2015-10-26 | 2019-02-12 | Ignis Innovation Inc. | High density pixel pattern |
| US10235933B2 (en) | 2005-04-12 | 2019-03-19 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US10242619B2 (en) | 2013-03-08 | 2019-03-26 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US10311780B2 (en) | 2015-05-04 | 2019-06-04 | Ignis Innovation Inc. | Systems and methods of optical feedback |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| US10339860B2 (en) | 2015-08-07 | 2019-07-02 | Ignis Innovation, Inc. | Systems and methods of pixel calibration based on improved reference values |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10410579B2 (en) | 2015-07-24 | 2019-09-10 | Ignis Innovation Inc. | Systems and methods of hybrid calibration of bias current |
| US10573231B2 (en) | 2010-02-04 | 2020-02-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US10867536B2 (en) | 2013-04-22 | 2020-12-15 | Ignis Innovation Inc. | Inspection system for OLED display panels |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| CN113808538A (zh) * | 2021-09-22 | 2021-12-17 | 昆山国显光电有限公司 | 显示面板及其驱动方法、驱动装置及显示装置 |
-
2001
- 2001-08-31 JP JP2001264590A patent/JP2003076331A/ja active Pending
Cited By (238)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890220B2 (en) | 2001-02-16 | 2014-11-18 | Ignis Innovation, Inc. | Pixel driver circuit and pixel circuit having control circuit coupled to supply voltage |
| US8664644B2 (en) | 2001-02-16 | 2014-03-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| US7046220B2 (en) | 2001-11-09 | 2006-05-16 | Sharp Kabushiki Kaisha | Display and driving method thereof |
| US10163996B2 (en) | 2003-02-24 | 2018-12-25 | Ignis Innovation Inc. | Pixel having an organic light emitting diode and method of fabricating the pixel |
| CN100353401C (zh) * | 2003-06-21 | 2007-12-05 | Lg.菲利浦Lcd株式会社 | 电致发光显示器的驱动方法和制造方法 |
| US9472139B2 (en) | 2003-09-23 | 2016-10-18 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| US7978187B2 (en) | 2003-09-23 | 2011-07-12 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| JP2007506145A (ja) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | 発光ピクセルのアレイを駆動する回路及び方法 |
| US9472138B2 (en) | 2003-09-23 | 2016-10-18 | Ignis Innovation Inc. | Pixel driver circuit with load-balance in current mirror circuit |
| US8941697B2 (en) | 2003-09-23 | 2015-01-27 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| US8553018B2 (en) | 2003-09-23 | 2013-10-08 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| US9852689B2 (en) | 2003-09-23 | 2017-12-26 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
| US10089929B2 (en) | 2003-09-23 | 2018-10-02 | Ignis Innovation Inc. | Pixel driver circuit with load-balance in current mirror circuit |
| JP2005134640A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| JP2005331933A (ja) * | 2004-04-20 | 2005-12-02 | Dainippon Printing Co Ltd | 有機ｅｌ表示装置 |
| JP4537256B2 (ja) * | 2004-05-11 | 2010-09-01 | 三星モバイルディスプレイ株式會社 | 発光表示装置及びその駆動方法 |
| US7746298B2 (en) | 2004-05-11 | 2010-06-29 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and driving method thereof |
| JP2005326852A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Sdi Co Ltd | 発光表示装置及びその駆動方法 |
| US8115707B2 (en) | 2004-06-29 | 2012-02-14 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven AMOLED displays |
| USRE47257E1 (en) | 2004-06-29 | 2019-02-26 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven AMOLED displays |
| US8232939B2 (en) | 2004-06-29 | 2012-07-31 | Ignis Innovation, Inc. | Voltage-programming scheme for current-driven AMOLED displays |
| USRE45291E1 (en) | 2004-06-29 | 2014-12-16 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven AMOLED displays |
| JP2008508547A (ja) * | 2004-07-29 | 2008-03-21 | トムソン ライセンシング | アクティブマトリックス画像ディスプレイ装置及びその制御方法 |
| TWI426489B (zh) * | 2004-07-29 | 2014-02-11 | Thomson Licensing | 有源矩陣影像顯示裝置及其控制方法 |
| US9153172B2 (en) | 2004-12-07 | 2015-10-06 | Ignis Innovation Inc. | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage |
| US9741292B2 (en) | 2004-12-07 | 2017-08-22 | Ignis Innovation Inc. | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US8994625B2 (en) | 2004-12-15 | 2015-03-31 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US10699624B2 (en) | 2004-12-15 | 2020-06-30 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9970964B2 (en) | 2004-12-15 | 2018-05-15 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8736524B2 (en) | 2004-12-15 | 2014-05-27 | Ignis Innovation, Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US8259044B2 (en) | 2004-12-15 | 2012-09-04 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US8816946B2 (en) | 2004-12-15 | 2014-08-26 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| JP2006184871A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| US8035581B2 (en) | 2004-12-24 | 2011-10-11 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
| JP4633601B2 (ja) * | 2004-12-24 | 2011-02-16 | 三星モバイルディスプレイ株式會社 | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| US9728135B2 (en) | 2005-01-28 | 2017-08-08 | Ignis Innovation Inc. | Voltage programmed pixel circuit, display system and driving method thereof |
| US9373645B2 (en) | 2005-01-28 | 2016-06-21 | Ignis Innovation Inc. | Voltage programmed pixel circuit, display system and driving method thereof |
| US8659518B2 (en) | 2005-01-28 | 2014-02-25 | Ignis Innovation Inc. | Voltage programmed pixel circuit, display system and driving method thereof |
| US10078984B2 (en) | 2005-02-10 | 2018-09-18 | Ignis Innovation Inc. | Driving circuit for current programmed organic light-emitting diode displays |
| US10235933B2 (en) | 2005-04-12 | 2019-03-19 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US8125422B2 (en) | 2005-04-28 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
| US10388221B2 (en) | 2005-06-08 | 2019-08-20 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US9805653B2 (en) | 2005-06-08 | 2017-10-31 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US9330598B2 (en) | 2005-06-08 | 2016-05-03 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US8860636B2 (en) | 2005-06-08 | 2014-10-14 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| KR100737939B1 (ko) | 2005-07-04 | 2007-07-13 | 세이코 엡슨 가부시키가이샤 | 발광 장치, 그 구동 회로 및 전자 기기 |
| US8223177B2 (en) | 2005-07-06 | 2012-07-17 | Ignis Innovation Inc. | Method and system for driving a pixel circuit in an active matrix display |
| US10019941B2 (en) | 2005-09-13 | 2018-07-10 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| JP2007156430A (ja) * | 2005-11-30 | 2007-06-21 | Lg Philips Lcd Co Ltd | 有機発光ダイオード表示素子及びその駆動方法 |
| US10229647B2 (en) | 2006-01-09 | 2019-03-12 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US10262587B2 (en) | 2006-01-09 | 2019-04-16 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9058775B2 (en) | 2006-01-09 | 2015-06-16 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US7924249B2 (en) | 2006-02-10 | 2011-04-12 | Ignis Innovation Inc. | Method and system for light emitting device displays |
| US10127860B2 (en) | 2006-04-19 | 2018-11-13 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| US10453397B2 (en) | 2006-04-19 | 2019-10-22 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| US8743096B2 (en) | 2006-04-19 | 2014-06-03 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| US9633597B2 (en) | 2006-04-19 | 2017-04-25 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| US9842544B2 (en) | 2006-04-19 | 2017-12-12 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| TWI401652B (zh) * | 2006-06-01 | 2013-07-11 | Thomson Licensing | 視頻顯示器及其操作方法 |
| US9125278B2 (en) | 2006-08-15 | 2015-09-01 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| US10325554B2 (en) | 2006-08-15 | 2019-06-18 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| US8581809B2 (en) | 2006-08-15 | 2013-11-12 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| US9530352B2 (en) | 2006-08-15 | 2016-12-27 | Ignis Innovations Inc. | OLED luminance degradation compensation |
| US8026876B2 (en) | 2006-08-15 | 2011-09-27 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| US8279143B2 (en) | 2006-08-15 | 2012-10-02 | Ignis Innovation Inc. | OLED luminance degradation compensation |
| KR101462695B1 (ko) | 2006-12-11 | 2014-11-18 | 리하이 유니버시티 | 액티브 매트릭스 디스플레이 및 방법 |
| JP2010512557A (ja) * | 2006-12-11 | 2010-04-22 | リーハイ・ユニバーシティー | アクティブ・マトリクス・ディスプレイおよびその方法 |
| US9867257B2 (en) | 2008-04-18 | 2018-01-09 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| US9877371B2 (en) | 2008-04-18 | 2018-01-23 | Ignis Innovations Inc. | System and driving method for light emitting device display |
| US10555398B2 (en) | 2008-04-18 | 2020-02-04 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| USRE46561E1 (en) | 2008-07-29 | 2017-09-26 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| USRE49389E1 (en) | 2008-07-29 | 2023-01-24 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US9824632B2 (en) | 2008-12-09 | 2017-11-21 | Ignis Innovation Inc. | Systems and method for fast compensation programming of pixels in a display |
| US11030949B2 (en) | 2008-12-09 | 2021-06-08 | Ignis Innovation Inc. | Systems and method for fast compensation programming of pixels in a display |
| US10553141B2 (en) | 2009-06-16 | 2020-02-04 | Ignis Innovation Inc. | Compensation technique for color shift in displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| US9117400B2 (en) | 2009-06-16 | 2015-08-25 | Ignis Innovation Inc. | Compensation technique for color shift in displays |
| US9418587B2 (en) | 2009-06-16 | 2016-08-16 | Ignis Innovation Inc. | Compensation technique for color shift in displays |
| US9111485B2 (en) | 2009-06-16 | 2015-08-18 | Ignis Innovation Inc. | Compensation technique for color shift in displays |
| US9818376B2 (en) | 2009-11-12 | 2017-11-14 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US9030506B2 (en) | 2009-11-12 | 2015-05-12 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10685627B2 (en) | 2009-11-12 | 2020-06-16 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US10304390B2 (en) | 2009-11-30 | 2019-05-28 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US10699613B2 (en) | 2009-11-30 | 2020-06-30 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US10679533B2 (en) | 2009-11-30 | 2020-06-09 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9786209B2 (en) | 2009-11-30 | 2017-10-10 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9059117B2 (en) | 2009-12-01 | 2015-06-16 | Ignis Innovation Inc. | High resolution pixel architecture |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| US8552636B2 (en) | 2009-12-01 | 2013-10-08 | Ignis Innovation Inc. | High resolution pixel architecture |
| US9262965B2 (en) | 2009-12-06 | 2016-02-16 | Ignis Innovation Inc. | System and methods for power conservation for AMOLED pixel drivers |
| US9093028B2 (en) | 2009-12-06 | 2015-07-28 | Ignis Innovation Inc. | System and methods for power conservation for AMOLED pixel drivers |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US10395574B2 (en) | 2010-02-04 | 2019-08-27 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10971043B2 (en) | 2010-02-04 | 2021-04-06 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US9430958B2 (en) | 2010-02-04 | 2016-08-30 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10573231B2 (en) | 2010-02-04 | 2020-02-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10032399B2 (en) | 2010-02-04 | 2018-07-24 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9773441B2 (en) | 2010-02-04 | 2017-09-26 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US11200839B2 (en) | 2010-02-04 | 2021-12-14 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US8994617B2 (en) | 2010-03-17 | 2015-03-31 | Ignis Innovation Inc. | Lifetime uniformity parameter extraction methods |
| KR101868902B1 (ko) * | 2010-06-04 | 2018-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101810993B1 (ko) | 2010-06-04 | 2017-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| JP2015228029A (ja) * | 2010-06-04 | 2015-12-17 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR101758297B1 (ko) | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| US9997110B2 (en) | 2010-12-02 | 2018-06-12 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US10460669B2 (en) | 2010-12-02 | 2019-10-29 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9489897B2 (en) | 2010-12-02 | 2016-11-08 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US10515585B2 (en) | 2011-05-17 | 2019-12-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US10249237B2 (en) | 2011-05-17 | 2019-04-02 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9134825B2 (en) | 2011-05-17 | 2015-09-15 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9799248B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10032400B2 (en) | 2011-05-20 | 2018-07-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10580337B2 (en) | 2011-05-20 | 2020-03-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10127846B2 (en) | 2011-05-20 | 2018-11-13 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9355584B2 (en) | 2011-05-20 | 2016-05-31 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9093029B2 (en) | 2011-05-20 | 2015-07-28 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10475379B2 (en) | 2011-05-20 | 2019-11-12 | Ignis Innovation Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9589490B2 (en) | 2011-05-20 | 2017-03-07 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10325537B2 (en) | 2011-05-20 | 2019-06-18 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10706754B2 (en) | 2011-05-26 | 2020-07-07 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| US9978297B2 (en) | 2011-05-26 | 2018-05-22 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| US9640112B2 (en) | 2011-05-26 | 2017-05-02 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| US9773439B2 (en) | 2011-05-27 | 2017-09-26 | Ignis Innovation Inc. | Systems and methods for aging compensation in AMOLED displays |
| US10417945B2 (en) | 2011-05-27 | 2019-09-17 | Ignis Innovation Inc. | Systems and methods for aging compensation in AMOLED displays |
| US10290284B2 (en) | 2011-05-28 | 2019-05-14 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
| US9881587B2 (en) | 2011-05-28 | 2018-01-30 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US9224954B2 (en) | 2011-08-03 | 2015-12-29 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US10380944B2 (en) | 2011-11-29 | 2019-08-13 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US10079269B2 (en) | 2011-11-29 | 2018-09-18 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US10453904B2 (en) | 2011-11-29 | 2019-10-22 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US9818806B2 (en) | 2011-11-29 | 2017-11-14 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US10043448B2 (en) | 2012-02-03 | 2018-08-07 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US10453394B2 (en) | 2012-02-03 | 2019-10-22 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9343006B2 (en) | 2012-02-03 | 2016-05-17 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9792857B2 (en) | 2012-02-03 | 2017-10-17 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9190456B2 (en) | 2012-04-25 | 2015-11-17 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| USRE48002E1 (en) | 2012-04-25 | 2020-05-19 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US10424245B2 (en) | 2012-05-11 | 2019-09-24 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9940861B2 (en) | 2012-05-23 | 2018-04-10 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9368063B2 (en) | 2012-05-23 | 2016-06-14 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US10176738B2 (en) | 2012-05-23 | 2019-01-08 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9741279B2 (en) | 2012-05-23 | 2017-08-22 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9536460B2 (en) | 2012-05-23 | 2017-01-03 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9685114B2 (en) | 2012-12-11 | 2017-06-20 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10311790B2 (en) | 2012-12-11 | 2019-06-04 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9978310B2 (en) | 2012-12-11 | 2018-05-22 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9997106B2 (en) | 2012-12-11 | 2018-06-12 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US11030955B2 (en) | 2012-12-11 | 2021-06-08 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10140925B2 (en) | 2012-12-11 | 2018-11-27 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9171504B2 (en) | 2013-01-14 | 2015-10-27 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US10847087B2 (en) | 2013-01-14 | 2020-11-24 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US11875744B2 (en) | 2013-01-14 | 2024-01-16 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US9922596B2 (en) | 2013-03-08 | 2018-03-20 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9934725B2 (en) | 2013-03-08 | 2018-04-03 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10242619B2 (en) | 2013-03-08 | 2019-03-26 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US10593263B2 (en) | 2013-03-08 | 2020-03-17 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9659527B2 (en) | 2013-03-08 | 2017-05-23 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10013915B2 (en) | 2013-03-08 | 2018-07-03 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9697771B2 (en) | 2013-03-08 | 2017-07-04 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10198979B2 (en) | 2013-03-14 | 2019-02-05 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9305488B2 (en) | 2013-03-14 | 2016-04-05 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9818323B2 (en) | 2013-03-14 | 2017-11-14 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9536465B2 (en) | 2013-03-14 | 2017-01-03 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9997107B2 (en) | 2013-03-15 | 2018-06-12 | Ignis Innovation Inc. | AMOLED displays with multiple readout circuits |
| US9721512B2 (en) | 2013-03-15 | 2017-08-01 | Ignis Innovation Inc. | AMOLED displays with multiple readout circuits |
| US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
| US10460660B2 (en) | 2013-03-15 | 2019-10-29 | Ingis Innovation Inc. | AMOLED displays with multiple readout circuits |
| US10867536B2 (en) | 2013-04-22 | 2020-12-15 | Ignis Innovation Inc. | Inspection system for OLED display panels |
| US9990882B2 (en) | 2013-08-12 | 2018-06-05 | Ignis Innovation Inc. | Compensation accuracy |
| US10600362B2 (en) | 2013-08-12 | 2020-03-24 | Ignis Innovation Inc. | Compensation accuracy |
| US9437137B2 (en) | 2013-08-12 | 2016-09-06 | Ignis Innovation Inc. | Compensation accuracy |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US10186190B2 (en) | 2013-12-06 | 2019-01-22 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US10395585B2 (en) | 2013-12-06 | 2019-08-27 | Ignis Innovation Inc. | OLED display system and method |
| US10439159B2 (en) | 2013-12-25 | 2019-10-08 | Ignis Innovation Inc. | Electrode contacts |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US9831462B2 (en) | 2013-12-25 | 2017-11-28 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| US10192479B2 (en) | 2014-04-08 | 2019-01-29 | Ignis Innovation Inc. | Display system using system level resources to calculate compensation parameters for a display module in a portable device |
| US9842889B2 (en) | 2014-11-28 | 2017-12-12 | Ignis Innovation Inc. | High pixel density array architecture |
| US10170522B2 (en) | 2014-11-28 | 2019-01-01 | Ignis Innovations Inc. | High pixel density array architecture |
| US10726761B2 (en) | 2014-12-08 | 2020-07-28 | Ignis Innovation Inc. | Integrated display system |
| US10134325B2 (en) | 2014-12-08 | 2018-11-20 | Ignis Innovation Inc. | Integrated display system |
| US10181282B2 (en) | 2015-01-23 | 2019-01-15 | Ignis Innovation Inc. | Compensation for color variations in emissive devices |
| US10152915B2 (en) | 2015-04-01 | 2018-12-11 | Ignis Innovation Inc. | Systems and methods of display brightness adjustment |
| US10311780B2 (en) | 2015-05-04 | 2019-06-04 | Ignis Innovation Inc. | Systems and methods of optical feedback |
| US9947293B2 (en) | 2015-05-27 | 2018-04-17 | Ignis Innovation Inc. | Systems and methods of reduced memory bandwidth compensation |
| US10403230B2 (en) | 2015-05-27 | 2019-09-03 | Ignis Innovation Inc. | Systems and methods of reduced memory bandwidth compensation |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10410579B2 (en) | 2015-07-24 | 2019-09-10 | Ignis Innovation Inc. | Systems and methods of hybrid calibration of bias current |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10339860B2 (en) | 2015-08-07 | 2019-07-02 | Ignis Innovation, Inc. | Systems and methods of pixel calibration based on improved reference values |
| US10102808B2 (en) | 2015-10-14 | 2018-10-16 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| US10446086B2 (en) | 2015-10-14 | 2019-10-15 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| US10204540B2 (en) | 2015-10-26 | 2019-02-12 | Ignis Innovation Inc. | High density pixel pattern |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US11792387B2 (en) | 2017-08-11 | 2023-10-17 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| US11847976B2 (en) | 2018-02-12 | 2023-12-19 | Ignis Innovation Inc. | Pixel measurement through data line |
| CN113808538A (zh) * | 2021-09-22 | 2021-12-17 | 昆山国显光电有限公司 | 显示面板及其驱动方法、驱动装置及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003076331A (ja) | 表示装置および電子機器 | |
| US7460093B2 (en) | Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus | |
| US7327341B2 (en) | Display driver, display device, and display drive method | |
| US8232936B2 (en) | Electronic circuit, method of driving the same, electro-optical device, and electronic apparatus | |
| US7649515B2 (en) | Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus | |
| JP4494214B2 (ja) | 表示装置、電子機器 | |
| KR100749110B1 (ko) | 화소 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기 | |
| JP2003114645A (ja) | 単位回路の制御に使用されるデータ線の駆動 | |
| US20090295785A1 (en) | Display apparatus, driving methods and electronic instruments | |
| TW200935384A (en) | Display apparatus, driving method for display apparatus and electronic apparatus | |
| US20060262050A1 (en) | Electroluminescent display device and data line drive circuit | |
| JP2010224438A (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| EP1820180B1 (en) | Display device and electronic apparatus using the same | |
| JP2003345307A (ja) | 表示装置およびその駆動方法 | |
| JP2006308860A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2005181975A (ja) | 画素回路、電気光学装置および電子機器 | |
| JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2003076330A (ja) | 表示装置、表示装置の駆動回路、駆動方法および電子機器 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JP2003022050A (ja) | 回路、駆動回路、電気光学装置、有機エレクトロルミネッセンスディスプレイ装置、電子機器、電流駆動素子への電流供給を制御する方法、及び回路を駆動する方法 | |
| JP2006011251A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2005181763A (ja) | 液晶駆動装置 | |
| JP2007279198A (ja) | 電気光学装置および電子機器 | |
| JP2008052162A (ja) | 電気光学装置及び電子機器 | |
| JP2007279479A (ja) | 電気光学装置および電子機器 |