JP2007279198A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】ランプ信号を低消費電力で滑らかに生成する。
【解決手段】クロック信号Ｃlkに応じて階段状に上昇または下降する電圧Ｖoutを生成す
るランプ信号生成回路１０の後段に、電圧Ｖoutを平滑化して電圧Ｖrpを出力する平滑化
回路１２を配置する。平滑化回路１２は、一種の電圧増幅回路であり、そのスルーレート
（応答速度）が、電圧Ｖoutの平均的な変化率以上に設定される。これにより、クロック
信号Ｃlkの周波数が低くても、滑らかに変化する電圧Ｖrpを得ることができる。
【選択図】図１

Description

本発明は、電気光学装置に好適なランプ波形を生成する技術に関する。

液晶などの電気光学的な変化により表示を行う電気光学装置は、走査線に選択電圧が印
加される期間に、階調に応じた電圧を、データ線を介して画素電極に印加することにより
画素に印加される電圧実効値を制御し、これにより、階調表示を行う構成となっている。
ただし、この構成では、階調に応じた電圧を、正極性および負極性の電圧を生成する必要
があるので、電圧生成回路が複雑化して、構成の簡易化を阻害する。
そこで、例えば走査線に選択電圧が印加される期間に、画素電極に対向するコモン電極
に対し、電圧が徐々に変化するランプ信号を印加するとともに、データ線を階調に応じた
期間だけ所定の電位に保った後、ハイ・インピーダンス状態とさせる技術が提案されてい
る（特許文献１参照）。
このようなランプ信号を生成する技術としては、上記文献のほか、容量素子（コンデン
サ）を定電流源で充電させることによって、コンデンサの保持電圧を、一定の割合で変化
させ、これをランプ信号とする技術が挙げられる（特許文献２参照）。
特開平７−２８１６４１号公報 特開平６−３２６５６５号公報

ところで、電気光学装置では、低消費電力であることの要求や、より多く階調表示が可
能であることの要求が強い。このため、ランプ信号生成回路についても、ランプ信号を生
成する際に、低消費電力であることが強く求められているほか、そのランプ信号が滑らか
に変化することが要求されるが、これらの要求を上記２つの技術ではともに満足するのに
は十分ではないので、低消費電力化や多階調化の点において問題があった。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、さらな
る低消費電力化や表示の多階調化が容易な電気光学装置および電子機器を提供することに
ある。

上記目的を達成するため本発明にあっては、複数の走査線と複数のデータ線との交差に
対応して設けられ、前記データ線と前記画素電極との間にて、前記走査線に選択電圧が印
加されたときに導通状態となるスイッチング素子を含む複数の画素と、前記複数の走査線
を所定の順番で選択して前記選択電圧を印加する走査線駆動回路と、前記複数のデータ線
の各々に対応して設けられるとともに、一端が前記データ線に接続される一方、他端が電
位線に共通接続された複数のデータ側スイッチと、クロック信号に応じて階段状に変化す
る電圧のランプ信号を生成するランプ信号生成回路と、前記ランプ信号を平滑化して、前
記画素電極に対向するコモン電極または前記電位線のいずれか一方に印加する平滑化回路
と、前記複数の走査線のうち、一の走査線に選択電圧が印加された期間において、前記デ
ータ側スイッチを、当該選択電圧が印加された走査線と当該データ側スイッチの一端に接
続されたデータ線との交差に対応する画素の階調に応じた期間だけオン状態とし、この後
、当該データ側スイッチをオフ状態に制御するデータ側制御回路と、を備え、前記コモン
電極または前記電位線のいずれか他方が、前記一の走査線に前記選択電圧が印加される期
間にわたって所定の電位に保たれることを特徴とする。この構成によれば、クロック信号
に応じて階段状に変化する電圧が平滑化されるので、クロック信号の周波数が低くても滑
らかに変化するランプ信号を得ることが可能となる。
本発明において、前記平滑化回路は、前記ランプ信号生成回路によるランプ信号の平均
変化率以上のスルーレートを有する電圧増幅回路である構成や、積分回路である構成とし
ても良い。
また、本発明は、電気光学装置のみならず、当該電気光学装置を備える電子機器として
も概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示領域１００、データ側制御回路２５
０、走査線駆動回路３５０、制御回路４００、ランプ信号生成回路１０および平滑化回路
１２を含む。このうち、表示領域１００では、３２０行の走査線３１１が行（Ｘ）方向に
延在する一方、２４０列のデータ線２１１が列（Ｙ）方向に延在するように、それぞれ設
けられている。そして、画素１２０が３２０行の走査線３１１と２４０列のデータ線２１
１との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１２
０が縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列
に限定する趣旨ではない。

ここで、画素１２０の詳細な構成について説明する。図２は、画素１２０の構成を示す
図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）
列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１２０が配列する行を一般的に示す場合の記号であって
、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１２０が配列する列を一般的
に示す場合の記号であって、１以上２４０以下の整数である。

図２に示されるように、各画素１２０は、液晶容量（液晶素子）１３０と、スイッチン
グ素子として機能するｎチャネル型の薄膜トランジスタ（Thin Film Transistor：以下単
に「ＴＦＴ」と略称する）２４１とを有する。各画素１２０については互いに同一構成な
ので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１２０におい
て、ＴＦＴ２４１のゲートはｉ行目の走査線３１１に接続される一方、そのソースはｊ列
目のデータ線２１１に接続され、そのドレインは液晶容量１３０の一端たる画素電極２３
１に接続されている。
また、液晶容量１３０の他端はコモン電極１１０に接続されている。このコモン電極１
１０は、本実施形態では、図１に示されるように全ての画素１２０にわたって共通であっ
て、平滑化回路１２による出力電圧Ｖrpが印加される。

液晶容量１３０では、画素電極２３１とコモン電極１１０との差電圧が保持されるとと
もに、液晶容量１３０の透過（または反射）光量が、当該保持電圧の実効値に応じて変化
する構成となっている。
このような構成としては、特に詳述する必要もないと考えられるが、画素電極とコモン
電極とで液晶を挟持して、液晶にかかる電界方向を基板面垂直方向とした方式や、画素電
極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とし
た方式などが挙げられる。
なお、本実施形態では説明の便宜上、液晶容量１３０において保持される電圧実効値が
ゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくな
るにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリー
ホワイトモードとする。

説明を再び図１に戻すと、制御回路４００は、制御信号ＣntXの供給によってデータ側
制御回路２５０を制御するとともに、制御信号ＣntYの供給によって走査線駆動回路３５
０による表示領域１００の垂直走査を制御する。また、制御回路４００は、極性指示信号
Ｐol、リセット信号Ｒseおよびクロック信号Ｃlkを、ランプ信号生成回路１０に供給する
。

ランプ信号生成回路１０は、１水平走査期間（１Ｈ）の最初にリセット信号Ｒesが供給
されると、出力電圧Ｖoutを電圧Ｖcにリセットするとともに、クロック信号Ｃlkが１周期
分供給される毎に、出力電圧Ｖoutを電圧ΔＶだけ極性指示信号Ｐolにしたがって上昇ま
たは下降させるものである。詳細には、ランプ信号生成回路１０は、極性指示信号Ｐolが
Ｌレベルであれば、クロック信号Ｃlkが供給される毎に出力電圧Ｖoutを電圧ΔＶだけ上
昇させる一方、極性指示信号ＰolがＨレベルであれば、クロック信号Ｃlkが供給される毎
に出力電圧Ｖoutを電圧ΔＶだけ下降させる。
なお、電圧Ｖcは、図３に示されるように、Ｈレベルに相当する電圧ＶddとＬレベルに
相当する電圧Ｖssとの中間値に相当する。また、ランプ信号生成回路１０の一例について
は後述するものとする。

平滑化回路１２は、一種の電圧増幅回路であり、そのスルーレート（応答速度）が、ラ
ンプ信号生成回路１０による出力電圧Ｖoutの平均的な変化率以上に設定されている。こ
こで、本実施形態においてクロック信号Ｃlkの周期Ｔ_Ｃが一定であるとした場合、出力電
圧Ｖoutは、周期Ｔ_Ｃに対して電圧ΔＶだけ変化するので、平滑化回路１２のスルーレー
トは、ΔＶ／Ｔ_Ｃ以上となるように設定される。
このため、極性指示信号ＰolがＬレベルであれば、図６に示されるように、平滑化回路
１２による出力電圧Ｖrpは、階段状に上昇する出力電圧Ｖoutの波形を平滑化させたもの
となる。

また、液晶容量１３０に対する書込極性については、コモン電極１１０の電圧を基準と
して画素電極２３１の電位が高位である場合を正極性とし、低位である場合を負極性とす
る。この実施形態においては、出力電圧Ｖrpがコモン電極１１０に印加されるので、液晶
容量１３０に対する書込極性は、出力電圧Ｖrp（Ｖout）が下降方向に変化するときには
正極性となり、出力電圧Ｖrpが上昇方向に変化するときには負極性となる。このため、出
力電圧Ｖoutの変化方向を指定する極性指示信号Ｐolを、液晶容量１３０への書込極性を
指定する信号といっても差し支えない。
この極性指示信号Ｐolは、図３に示されるように、１垂直走査期間（１Ｆ）内では、１
水平走査期間（１Ｈ）毎に極性反転するとともに、隣接する１垂直走査期間（１Ｆ）同士
において同一の水平走査期間に着目しても極性反転の関係にある。このため、本実施形態
では、走査線毎に書込極性が反転する走査線反転（行反転）となるが、本発明をこれに限
定する趣旨ではない。なお、このように極性反転する理由は、液晶に直流成分が印加され
ることによる劣化を防止するためである。
上述したように、本実施形態においてクロック信号Ｃlkの周期（周波数）が一定であり
、１水平走査期間（１Ｈ）の最初に毎回リセット信号Ｒesが供給されるので、出力電圧Ｖ
rpは、極性指示信号ＰolがＬレベルである１水平走査期間（１Ｈ）において、その開始時
から電圧Ｖcを起点に一定変化率で滑らかに上昇する一方、極性指示信号ＰolがＨレベル
である１水平走査期間（１Ｈ）において、その開始時から電圧Ｖcを起点に一定変化率で
滑らかに下降することになる。

走査線駆動回路３５０は、制御信号ＣntYにしたがって、１、２、３、…、３２０行目
の走査線３１１を、それぞれ１水平走査期間（１Ｈ）毎に順番に選択するとともに、選択
した走査線３１１に対応する走査信号を、当該水平走査期間（１Ｈ）にわたってＨレベル
に相当する選択電圧Ｖddとし、それ以外の走査線３１１に対応する走査信号を、Ｌレベル
に相当する非選択電圧Ｖssとするものである。ここで、１、２、３、…、３２０行目の走
査線３１１に供給される走査信号を、それぞれＹ１、Ｙ２、Ｙ３、…、Ｙ３２０と表記し
、走査信号について特に行を特定しないで一般的に説明するときにはＹｉと表記する。

次に、データ側制御回路２５０は、縦３２０行×横２４０列のマトリクス配列に対応し
た記憶領域（図示省略）を有し、各記憶領域は、それぞれ対応する画素１２０の階調デー
タＤaを記憶する。なお、階調データＤaは、画素１２０の階調値（明るさ）を指定するデ
ータであり、図示しない上位装置から供給され、表示内容に変更が生じた場合には、対応
する記憶領域に記憶された階調データＤaが書き換えられる構成となっている。
さらに、データ側制御回路２５０は、走査線駆動回路３５０によって、ある１行の走査
線３１１が選択されるとき、制御信号ＣntXにしたがって、当該走査線に位置する画素の
階調データＤaの１行分を事前に読み出し、この階調データＤaの１行分にしたがって、ス
イッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を当該走査線に選択電圧Ｖddが印加され
る期間にわたって、１、２、３、…、２４０列のデータ線２１１にそれぞれ対応して一斉
に出力する。
ここで、スイッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０について、特に列を特定し
ないで一般的に説明するときにはＸｊと表記すると、データ側制御回路２５０は、スイッ
チ制御信号Ｘｊを、１水平走査期間（１Ｈ）の開始端から時間軸の後方側に、当該水平走
査期間にて選択される走査線３１１とｊ列目のデータ線２１１との交差に対応する画素の
階調データＤaで指定された階調値に応じた期間だけＨレベルとし、残余の期間でＬレベ
ルとする。

また、各列に対応して、スイッチ２６０が設けられる。ここで、各列のスイッチ２６０
における一方の端子は、それぞれデータ線２１１に接続され、他方の端子は、電圧Ｖcに
保たれた電位線２８１に共通接続される。これらのスイッチ２６０は、例えばｊ列目のデ
ータ線２１１に対応するスイッチ２６０は、スイッチ制御信号ＸｊがＨレベルのときにオ
ンする。

ここで、オフであるスイッチ２６０における一方の端子に接続されたデータ線２１１は
ハイ・インピーダンス状態となる。そこで便宜的に、１、２、３、…、２４０列目のデー
タ線２１１の電圧をＳ１、Ｓ２、Ｓ３、…、Ｓ２４０と表記し、特に列を特定しないで一
般的に説明するときにはＳｊと表記することにする。

次に、このような構成にかかる電気光学装置１における書き込みについて説明する。
図４は、ｉ行ｊ列の画素の書き込みと、これより１行下に隣接する（ｉ＋１）行ｊ列の
画素の書き込みとについて、走査信号Ｙｉ、Ｙ（ｉ＋１）との関係において示す図である
。
ｉ行ｊ列の画素を、白色と黒色との間の灰色とさせる場合に、極性指示信号ＰolがＬレ
ベルであるとき、走査信号ＹｉがＨレベルとなる１水平走査期間（１Ｈ）において、スイ
ッチ制御信号Ｘｊは、当該１水平走査期間（１Ｈ）の開始時から、当該灰色に応じた期間
Ｔ_１だけＨレベルとなる。スイッチ制御信号ＸｊがＨレベルになると、ｊ列目のスイッチ
２６０がオン（導通）状態となるので、ｊ列目のデータ線２１１の電圧Ｓｊは電圧Ｖcに
保たれる。
また、走査信号ＹｉがＨレベルになると、ｉ行目の走査線３１１に位置する１行分の画
素１２０において、ＴＦＴ２４１がオン状態となる。したがって、ｉ行ｊ列の画素１２０
においては、画素電極２３１がｊ列目のデータ線２１１と等しく電圧Ｖcとなる。
一方、当該１水平走査期間（１Ｈ）において、極性指示信号ＰolがＬレベルであるとき
、コモン電極１１０の電圧、すなわち平滑化回路１２による出力電圧Ｖrpは、電圧Ｖcか
ら上昇する。このため、ｊ列目のスイッチ２６０がオンすることによって、ｉ行ｊ列の画
素における液晶容量１３０には、画素電極２３１を高位側とした書き込みが開始されるこ
とになる。

次に、当該１水平走査期間の開始時から期間Ｔ_１だけ経過すると、データ信号ＸｊはＨ
レベルからＬレベルに変化する。このため、スイッチ２６０がオフ（非導通）状態となる
ので、ｊ列目のデータ線２１１は、電圧不確定のハイ・インピーダンス状態となる。
ここで、スイッチ２６０がオフしても、ｉ行目の走査線３１１がＨレベルとなる１水平
走査期間では、コモン電極１１０に印加された電圧Ｖrpが上昇し続けるとともに、ＴＦＴ
２４１のオン状態が継続しているので、ハイ・インピーダンス状態となったｊ列目のデー
タ線２１１の電圧Ｓｊは、スイッチ２６０がオフになった瞬間から、出力電圧Ｖrpと同じ
変化率で低下する。
このため、ｉ行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号ＹｉがＨレベ
ルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間に確定し、極性指
示信号ＰolがＬレベルであれば、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖ
rpと電圧Ｖcとの差電圧（図４において↓で示される電圧）が、画素電極２３１を低位側
として、スイッチ２６０のオフ後においても保持されることなる。
なお、当該１水平走査期間（１Ｈ）が終了して、走査信号ＹｉがＬレベルに変化すると
、ｉ行目の走査線３１１に位置する１行分の画素のＴＦＴ２４１がオフするので、各画素
電極２３１は、対応するデータ線２１１と電気的に切り離されてフローティング状態とな
る。このため、ｉ行ｊ列の画素電極２３１の電位も、コモン電極１１０の電圧に伴って変
化することになるが、液晶容量１３０で保持される電圧、すなわち、ｊ列目のスイッチ２
６０がオフ瞬間における電圧Ｖrpと電圧Ｖcとの差電圧は、スイッチ２６０がオフとなっ
ても、さらには走査信号ＹｉがＬレベルに変化しても、維持され続けることになる。
また、ここでは、ｉ行目の画素のうち、ｊ列目に位置するもので代表して動作説明した
が、走査信号ＹｉがＨレベルとなる期間においては、ｉ行目に位置する１〜２４０列の画
素１行分のすべてについてｊ列目のような書き込みが同時並行的に実行される。

次の１水平走査期間（１Ｈ）においては、走査信号Ｙ（ｉ＋１）がＨレベルとなるので
、（ｉ＋１）行目に位置する１行分の画素について書き込みが同様に実行される。ただし
、本実施形態では、走査線毎に書込極性が反転するので、極性指示信号ＰolがＨレベルに
反転する結果、出力電圧Ｖoutは、当該１水平走査期間において電圧Ｖcから下降する。
このため、（ｉ＋１）行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号Ｙ（
ｉ＋１）がＨレベルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間
に確定し、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖoutと電圧Ｖcとの差電
圧（図４において↑で示される電圧）が、画素電極２３１を高位側として、スイッチ２６
０のオフ後においても保持されることなる。

ここでは、互いに隣接するｉおよび（ｉ＋１）行目の書き込みついて説明しているが、
このような書き込みは、１垂直走査期間（１Ｆ）において、１、２、３、…、３２０行目
の順番で１水平走査期間毎に実行されて、１フレームの画像が表示されることになる。ま
た、次の１垂直走査期間（１Ｆ）では、各行において書込極性が反転して同様な書き込み
が実行されることになる。

本実施形態において平滑化回路１２が存在しない場合、１水平走査期間（１Ｈ）に対し
て、クロック信号Ｃlkの周波数を十分に高くしないと、出力電圧Ｖoutを滑らかにするこ
とができない。出力電圧Ｖoutが滑らかでないと、液晶容量１３０で保持可能な電圧は、
スイッチ２６０がオンする期間Ｔ_１ではなく、１水平走査期間（１Ｈ）における出力電圧
Ｖoutの階段数に依存して決定されることになるので、表現可能な階調数が限られてしま
うことになる。つまり、ある２つの異なる期間を想定したとき、スイッチ２６０を、より
長くオンさせた方が、画素を暗くすることができるはずであるが（ノーマリーホワイトモ
ードの場合）、クロック周波数Ｃlkの周波数が低ければ、当該２つの期間で比較したとき
に出力電圧Ｖoutが変化せずに、同一の電圧が液晶容量１３０に保持されて、階調に差を
持たすことができない場合がある。
一方、クロック信号Ｃlkの周波数を高くすれば、出力電圧Ｖoutを滑らかにすることは
できるが、高周波数化に伴う電力消費が無視できなくなる、という問題もある。
これに対して本実施形態によれば、クロック周波数が低くてランプ信号生成回路１０に
よる出力電圧Ｖoutの階段数が少なくても、平滑化回路１２によって滑らかとなるように
平滑化されるので、表現可能な階調数は、期間Ｔ_１の精度に依存することになり、表現可
能な階調数を増加することが容易となるだけでなく、さらに、高周波数化に伴う電力消費
を抑えることも可能となる。

次に、ランプ信号生成回路１０の構成の一例について説明する。図５は、このランプ信
号生成回路１０の構成を示す回路図である。
この図に示されるように、ランプ信号生成回路１０は、単投スイッチＳ_０と、双投スイ
ッチＳ_１−ｕ、Ｓ_１−ｄ、Ｓ_２、Ｓ_５−ｐおよびＳ_５−ｑと、コンデンサ２１、２２、２
３と、基準電圧源３０と、バッファ回路４０とを有する。
このうち、単投スイッチＳ_０は、制御回路４００（図１参照）から供給されるリセット
信号ＲesがＨレベルのときに閉成するものであり、また、双投スイッチＳ_１−ｕ、Ｓ_１−
ｄおよびＳ_２の各々は、クロック信号ＣlkがＨレベルのときに、共通端子と端子ａとの間
で閉成する一方、クロック信号Ｃl kがＬレベルのときに、共通端子と端子ｂとの間で閉
成するものである。なお、本実施形態において、双投スイッチＳ_１−ｕ、Ｓ_１−ｄおよび
Ｓ_２が、第１、第２および第３双投スイッチに相当する。
双投スイッチＳ_５−ｐおよびＳ_５−ｑの各々は、極性指示信号ＰolがＨレベルのときに
、共通端子と端子ａとの間で閉成する一方、極性指示信号ＰolがＬレベルのときに、共通
端子と端子ｂとの間で閉成するものである。

双投スイッチＳ_１−ｕ、Ｓ_１−ｄの各共通端の間に、コンデンサ２１（第１容量素子）
が介挿されている。ここで、コンデンサ２１の端子のうち、双投スイッチＳ_１−ｕの側を
一方の端子ｍとする。
双投スイッチＳ_１−ｕの端子ａは、基準電圧Ｖrefを発生させる基準電圧源３０の正極
端子に接続され、双投スイッチＳ_１−ｕの端子ｂは、双投スイッチＳ_５−ｐの端子ａおよ
び双投スイッチＳ_５−ｑの端子ｂにそれぞれ接続されている。また、双投スイッチＳ_１−
ｄの端子ｂは、双投スイッチＳ_５−ｐの端子ｂおよび双投スイッチＳ_５−ｑの端子ａにそ
れぞれ接続されている。
双投スイッチＳ_２の共通端子は、コンデンサ２２（第２容量素子）の一方の端子ｎに接
続され、双投スイッチＳ_２の端子ａは、単投スイッチＳ_０の一方の端子、コンデンサ２３
（第３容量素子）の一方の端子、および、バッファ回路４０の入力端にそれぞれ接続され
、双投スイッチＳ_２の端子ｂは、双投スイッチＳ_５−ｑの共通端に接続されている。

バッファ回路４０は、増幅率が「１」である電圧増幅回路であり、その出力電圧が、ラ
ンプ信号生成回路１０の出力電圧Ｖoutとなる。なお、この出力端は、双投スイッチＳ_５
−ｐの共通端に接続されている。
双投スイッチＳ_１−ｄの端子ａ、コンデンサ２２の他方の端子、単投スイッチＳ_０の他
方の端子、および、コンデンサ２３の他方の端子は、それぞれ基準電圧源３０の負極性端
子に共通接続されるとともに、この共通接続部分が電位線２８１と同じ電圧Ｖcに保たれ
ている。

リセット信号Ｒesは、１水平走査期間（１Ｈ）の開始時において、図６に示されるよう
に、クロック信号Ｃlkと同時にＨレベルとなるが、そのパルス幅はクロック信号Ｃlkより
も短い。また、クロック信号Ｃlkの周期は、出力電圧Ｖoutを上昇または下降させる期間
、すなわち、１水平走査期間（１Ｈ）にわたって一定である。
なお、単投スイッチＳ_０や、双投スイッチＳ_１−ｕ、Ｓ_１−ｄおよびＳ_２は、ここでは
機械的なスイッチとして説明しているが、実際には、トランジスタ単体や、トランジスタ
を組み合わせたトランスミッションゲート等からなる電子的なスイッチで構成される。

次に、ランプ信号生成回路１０の動作について説明する。
ここでは、まず極性指示信号ＰolがＬレベルであって、出力電圧Ｖoutを電圧Ｖcから上
昇させる場合の動作について説明する。図７は、ランプ信号生成回路１０の構成を、各期
間に分けて簡易的に示す図であり、図８は、各期間におけるスイッチの状態と端子ｎの電
圧と出力電圧Ｖoutとの関係を示す図である。
極性指示信号ＰolがＬレベルである場合、双投スイッチＳ_５−ｐおよびＳ_５−ｑが共通
端子と端子ｂとの間で閉成するので、バッファ回路４０の出力端は、双投スイッチＳ_１−
ｄの端子ｂに接続され、双投スイッチＳ_２の端子ｂは、双投スイッチＳ_１−ｕの端子ｂに
接続されることになる。
動作開始時において、リセット信号Ｒesとクロック信号Ｃlkとが同時にＨレベルとなる
期間（１）では、単投スイッチＳ_０が閉成するとともに、双投スイッチＳ_１−ｕ、Ｓ_１−
ｄおよびＳ_２が共通端子と端子ａとの間で閉成する。
このため、ランプ信号生成回路１０は、簡易的に図７（１）に示されるように、コンデ
ンサ２１が、基準電圧Ｖrefに充電される一方、コンデンサ２２、２３の両端が短絡され
るので、電圧保持状態がクリアされる。
なお、バッファ回路４０の入力端が電圧Ｖcとなるので、出力電圧Ｖoutも電圧Ｖcとな
る。

続いて、リセット信号ＲesがＬレベルとなり、クロック信号ＣlkがＨレベルを維持する
期間（２）では、単投スイッチＳ_０が開放するので、簡易的に図７（２）に示されるよう
な回路となる。バッファ回路４０の入力端は、単投スイッチＳ_０の開放に伴って、共通部
分とは非接続状態となるが、期間（１）の直後において、コンデンサ２２、２３の保持電
圧はゼロであるので、出力電圧Ｖoutも依然電圧Ｖcである。

次に、クロック信号ＣlkがＬレベルになる期間（３）では、双投スイッチＳ_１−ｕ、Ｓ
_１−ｄおよびＳ_２が共通端子と端子ｂとの間で閉成する。このため、ランプ信号生成回路
１０は、簡易的に図７（３）に示されるような回路となる。このとき、コンデンサ２３の
保持電圧がゼロであるので、出力電圧Ｖoutも依然電圧Ｖcである。
一方、電圧Ｖrefを充電したコンデンサ２１の端子ｍがコンデンサ２２の端子ｎに接続
されるが、コンデンサ２１の他方の端子が電圧Ｖcのバッファ回路４０の出力端に接続さ
れるとともに、コンデンサ２２の他方の端子は電圧Ｖcである共通部分に接続された状態
にあるので、コンデンサ２１に蓄積された電荷の一部がコンデンサ２２に移動する。
ここで、コンデンサ２１、２２の容量値をそれぞれＣ_１、Ｃ_２とした場合に、コンデン
サ２２の保持電圧、すなわち、端子ｎの電圧は、Ｖref・Ｃ_１／（Ｃ_１＋Ｃ_２）＋Ｖcとな
る。

引き続き、クロック信号ＣlkがＨレベルになる期間（４）では、双投スイッチＳ_１−ｕ
、Ｓ_１−ｄおよびＳ_２が共通端子と端子ａとの間で閉成するので、期間（２）と同様な回
路構成となる。
ただし、直前におけるコンデンサ２２の保持電圧は、上述したように、Ｖref・Ｃ_１／
（Ｃ_１＋Ｃ_２）＋Ｖcであるので、バッファ回路４０の入力端における電圧は、これをコ
ンデンサ２３の容量値Ｃ_３で再分配したＶref・Ｃ_１／（Ｃ_１＋Ｃ_２＋Ｃ_３）＋Ｖcとなり
、この電圧がＶoutとして出力される。なお、便宜上、このＶref・Ｃ_１／（Ｃ_１＋Ｃ_２＋
Ｃ_３）をΔＶとする。
一方、コンデンサ２１は、端子ｍを高位側として基準電圧Ｖrefを再び充電することに
なる。

クロック信号ＣlkがＬレベルになる期間（５）では、双投スイッチＳ_１−ｕ、Ｓ_１−ｄ
およびＳ_２が共通端子と端子ｂとの間で閉成するので、期間（３）と同様な回路構成とな
る。
ただし、コンデンサ２３の保持電圧をバッファ回路４０で増幅率「１」で増幅した出力
電圧Ｖoutは、ΔＶ＋Ｖcであり、この電圧が、電圧Ｖrefを充電したコンデンサ２１の他
方の端子に印加されるとともに、端子ｍと端子ｎとが接続され、さらに、コンデンサ２２
の他方の端子が電圧Ｖcである共通部分に接続された状態にあるので、コンデンサ２１に
蓄積された電荷の一部がコンデンサ２２に移動する。このとき、端子ｎの電圧は、Ｖref
・Ｃ_１／（Ｃ_１＋Ｃ_２）＋ΔＶ＋Ｖcとなる。
クロック信号Ｃlkが期間（６）においてＨレベルになると、双投スイッチＳ_１−ｕ、Ｓ
_１−ｄおよびＳ_２が共通端子と端子ａとの間で閉成するので、バッファ回路４０の入力端
における電圧は、ΔＶ＋ΔＶ＋Ｖc、すなわち２ΔＶ＋Ｖcとなり、これが出力電圧Ｖout
となる。

以降、クロック信号ＣlkがＨレベルとなる期間においてコンデンサ２１を基準電圧Ｖre
fに充電し、クロック信号ＣlkがＬレベルとなる期間において、コンデンサ２１の充電電
圧Ｖrefを出力電圧Ｖoutだけ持ち上げた状態でコンデンサ２２に分配し、クロック信号Ｃ
lkが再びＨレベルとなる期間において、コンデンサ２２の充電電圧をコンデンサ２３に再
分配してバッファ回路４０を介して出力する一方、コンデンサ２１を基準電圧Ｖrefに充
電する、という動作が繰り返される。
これにより、ランプ信号生成回路１０においては、極性指示信号ＰolがＬレベルであれ
ば、図６に示されるように、クロック信号Ｃlkの１周期毎に、出力電圧ＶoutがΔＶずつ
上昇することになる。

一方、極性指示信号ＰolがＨレベルである場合、双投スイッチＳ_５−ｐおよびＳ_５−ｑ
が共通端子と端子ａとの間で閉成するので、バッファ回路４０の出力端は、双投スイッチ
Ｓ_１−ｕの端子ｂに接続され、双投スイッチＳ_２の端子ｂは、双投スイッチＳ_１−ｄの端
子ｂに接続されることになる。
このため、図９に示されるように、期間（１）において、コンデンサ２２、２３の充電
電圧をゼロにリセットするとともに、出力電圧Ｖoutを電圧Ｖcにリセットした後、期間（
２）においてコンデンサ２１を基準電圧Ｖrefに充電し、期間（３）において、コンデン
サ２１の充電電圧Ｖrefを、出力電圧Ｖoutを高位側基準とした状態でコンデンサ２２に分
配し、期間（４）において、コンデンサ２２の充電電圧をコンデンサ２３に再分配してバ
ッファ回路４０を介して出力する一方、コンデンサ２１を基準電圧Ｖrefに充電する、と
いう動作が繰り返されるので、図５に示される構成では、クロック信号Ｃlkの１周期毎に
、出力電圧ＶoutがΔＶずつ下降することになる。

図５に示されるランプ信号生成回路１０によれば、コンデンサ２１に充電した基準電圧
Ｖrefを、出力電圧Ｖoutを基準電位としてコンデンサ２２に分配し、さらに、コンデンサ
２３に再分配し、これをバッファ回路４０が出力する構成であるので、抵抗分割や定電流
源を用いてＤ／Ａ変換する構成と比較して、消費電力を極めて低く抑えることが可能とな
る。
また、図５に示される構成によれば、出力電圧Ｖoutがクロック信号Ｃlkの１周期でΔ
Ｖだけ変化する構成であるので、クロック信号Ｃlkの周波数が一定であれば、出力電圧Ｖ
outの変化率も一定となる。このことは逆にいえば、クロック信号Ｃlkの周波数を制御す
ることによって、出力電圧Ｖoutの変化率を任意に設定することが可能であることを意味
する。

図５に示される構成では、双投スイッチＳ_１−ｕの端子ｂ／双投スイッチＳ_１−ｄの端
子ｂに対する接続先として、バッファ回路４０の出力端／双投スイッチＳ２の端子ａを、
極性指示信号Ｐolにしたがい双投スイッチＳ_５−ｐおよびＳ_５−ｑによって切り替えるこ
とによって、出力電圧Ｖoutを階段状に上昇または下降させたが、いずれかの接続状態に
おいて、基準電圧源３０の接続極性を反転させるだけの構成によっても、出力電圧Ｖout
を階段状に上昇または下降させることが可能である。

なお、上述した電気光学装置１において、平滑化回路１２を電圧増幅回路として、その
スルーレートを出力電圧Ｖoutの平均的な変化率以上に設定することにより、出力電圧Ｖo
utを平滑化した出力電圧Ｖrpを得たが、図１０に示されるように、例えば抵抗Ｒおよびコ
ンデンサＣからなる積分回路でも同様な平滑化が可能であるし、電圧増幅回路を用いた積
分回路でも同様である。

また、図１に示した電気光学装置１においては、出力電圧Ｖrpを電圧Ｖcから上昇させ
た後、電圧Ｖcにリセットした下降させる構成であったが、電圧Ｖcから所定電圧まで上昇
させた後、この所定電圧から電圧Ｖcに下降させる構成としても良い。この構成において
、所定電圧から電圧Ｖcまで下降させる場合に、電位線２８１を、当該所定電圧に保つ必
要がある。このように、電圧Ｖcを起点としない構成では、出力電圧Ｖrpの変化範囲が半
分で済むので、走査信号やスイッチ制御信号の論理信号に要する電圧振幅を抑えることが
できる。このため、走査線駆動回路３５０やデータ側制御回路２５０の耐圧が少なくて済
むので、その分、構成の簡易化を図ることができる。
またさらに、共通接続部分を電圧Ｖcだけではなく、これとは異なる所定電圧に切り替
えてリセットできる構成としても良い。

さらに、図１に示した電気光学装置１においては、コモン電極１１０にランプ信号であ
る出力電圧Ｖoutを供給し、電位線２８１を電圧Ｖcに一定とする構成としたが、コモン電
極１１０を電圧Ｖcで一定とし、電位線２８１に出力電圧Ｖoutを供給する構成でも良い。
さらに、液晶容量１３０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を表示装置として有する電子機器につい
て説明する。図１１は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成
を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１の表示領域１００を備
えるものである。なお、電気光学装置１のうち、表示領域１００以外の構成要素について
は外観としては現れない。

なお、電気光学装置１が適用される電子機器としては、図１１に示される携帯電話の他
にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（ま
たはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した電気光学装置１が適用可能であることは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置における動作を説明するための図である。 同電気光学装置における動作を説明するための図である。 同電気光学装置におけるランプ信号生成回路の一例を示す図である。 同ランプ信号生成回路におけるリセット信号等を示す図である。 同ランプ信号生成回路の動作を説明するための図である。 同ランプ信号生成回路の動作を説明するための図である。 同ランプ信号生成回路の動作を説明するための図である。 同電気光学装置における平滑化回路の別例を示す図である。 実施形態に係る電気光学装置を適用した携帯電話の構成を示す図である。

符号の説明

１…電気光学装置、１０…ランプ信号生成回路、１２…平滑化回路、２１、２２、２３…
コンデンサ、３０…基準電圧源、４０…バッファ回路、６０…コンデンサ、７０…容量変
更回路、１１０…コモン電極、１２０…画素、２１１…データ線、２３１…画素電極、２
４１…ＴＦＴ、２５０…データ側制御回路、３１１…走査線、３５０…走査線駆動回路、
４００…制御回路

Claims (5)

1. 複数の走査線と複数のデータ線との交差に対応して設けられ、前記データ線と前記画素
   電極との間にて、前記走査線に選択電圧が印加されたときに導通状態となるスイッチング
   素子を含む複数の画素と、
   前記複数の走査線を所定の順番で選択して前記選択電圧を印加する走査線駆動回路と、
   前記複数のデータ線の各々に対応して設けられるとともに、一端が前記データ線に接続
   される一方、他端が電位線に共通接続された複数のデータ側スイッチと、
   クロック信号に応じて階段状に変化する電圧のランプ信号を生成するランプ信号生成回
   路と、
   前記ランプ信号を平滑化して、前記画素電極に対向するコモン電極または前記電位線の
   いずれか一方に印加する平滑化回路と、
   前記複数の走査線のうち、一の走査線に選択電圧が印加された期間において、前記デー
   タ側スイッチを、当該選択電圧が印加された走査線と当該データ側スイッチの一端に接続
   されたデータ線との交差に対応する画素の階調に応じた期間だけオン状態とし、この後、
   当該データ側スイッチをオフ状態に制御するデータ側制御回路と、
   を備え、
   前記コモン電極または前記電位線のいずれか他方が、前記一の走査線に前記選択電圧が
   印加される期間にわたって所定の電位に保たれる
   ことを特徴とする電気光学装置。
2. 前記平滑化回路は、前記ランプ信号生成回路によるランプ信号の平均変化率以上のスル
   ーレートを有する電圧増幅回路である
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記平滑化回路は、積分回路である
   ことを特徴とする請求項１に記載の電気光学装置。
4. 前記ランプ信号生成回路は、
   単投スイッチと、第１、第２および第３双投スイッチと、第１、第２および第３容量素
   子と、基準電圧源と、バッファ回路と、
   を具備し、
   前記第１および第２双投スイッチの共通端に前記第１容量素子が介挿され、
   前記第１双投スイッチの端子ａに前記基準電圧源の一方の極が接続され、
   前記第３双投スイッチの共通端に前記第２容量素子の一方の端子が接続され、
   前記第３双投スイッチの端子ａに、前記単投スイッチの一方の端子、前記第３容量素子
   の一方の端子、および、前記バッファ回路の入力端が接続され、
   前記第１または第２双投スイッチのいずれか一方の端子ｂに、前記第３双投スイッチの
   端子ｂが接続され、
   前記基準電圧源の他方の極、前記第２双投スイッチの端子ａ、前記第２容量素子の他方
   の端子、前記単投スイッチの他方の端子、および、前記第３容量素子の他方の端子が共通
   接続されるとともに、前記所定の電位に保たれ、
   前記バッファ回路の出力端が前記第１または第２双投スイッチのいずれか他方の端子ｂ
   に接続され、
   前記バッファ回路の電圧を出力とし、
   第１行程として、前記単投スイッチが閉成し、
   第２行程として、前記単投スイッチが開放するとともに、前記第１、第２および第３双
   投スイッチの前記各端子ａと前記共通端とがそれぞれ閉成し、
   第３行程として、前記第１、第２および第３双投スイッチの前記各端子ｂと前記共通端
   とがそれぞれ閉成し、
   以降、前記第２および第３行程とが繰り返される
   ことを特徴とする請求項１に記載の電気光学装置。
5. 請求項１乃至４のいずれかに記載の電気光学装置を備えたことを特徴とする電子機器。

Images