JP4537256B2 - 発光表示装置及びその駆動方法 - Google Patents

Description

本発明は，発光表示装置及びその駆動方法に関し，特に，有機発光ダイオード（ＯＬＥＤ）表示装置及びその駆動方法に関する。

一般に，ＯＬＥＤ（有機発光ダイオード）表示装置は，蛍光性有機化合物を電気的に励起して発光させる表示装置であって，Ｍ×Ｎ個の有機発光セルを電圧記入あるいは電流記入して映像を表現することができるようになっている。このような有機発光セルは，アノード（ＩＴＯ），有機薄膜，カソードレイヤ（金属）の構造を有している。有機薄膜は，電子及び正孔の均衡を良くして発光効率を向上させるために，発光層（ＥＭＬ），電子輸送層（ＥＴＬ），及び正孔輸送層（ＨＴＬ）を含む多層構造からなり，また，別途の電子注入層（ＥＩＬ）及び正孔注入層（ＨＩＬ）を含んでいる。

このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と，薄膜トランジスタ（ＴＦＴ）を利用した能動駆動方式がある。単純マトリックス方式は，正極及び負極を直交するように形成し，ラインを選択して駆動するのに対して，能動駆動方式は，薄膜トランジスタを各ＩＴＯ画素電極に接続し，薄膜トランジスタのゲートに接続されたキャパシタの容量によって維持された電圧によって駆動する。この時，能動駆動方式は，キャパシタに電圧を設定するために印加される信号の形態によって，電圧記入方式と電流記入方式に分けられる。

図１は従来の電圧記入方式の画素回路の等価回路図である。従来の電圧記入方式のＯＬＥＤ表示装置では，図１のように，ＯＬＥＤ素子にトランジスタＭ１が連結されて発光のための電流を供給し，トランジスタＭ１の電流量はスイッチングトランジスタＭ２を通じて印加されるデータ電圧によって制御される。この時，印加された電圧を所定の期間維持するためのキャパシタＣ１がトランジスタＭ１のソース及びゲートの間に連結されている。

スイッチングトランジスタＭ２が導通すれば，データ電圧がトランジスタＭ１のゲートに印加されて，キャパシタＣ１にはゲート及びソースの間にかかる電圧Ｖ_ＧＳが充電され，この電圧Ｖ_ＧＳに対応してトランジスタＭ１に電流Ｉ_ＯＬＥＤが流れ，この電流Ｉ_ＯＬＥＤに対応してＯＬＥＤ素子ＯＬＥＤが発光する。

この時，ＯＬＥＤ素子ＯＬＥＤに流れる電流は下記の数式１の通りである。

ここで，Ｉ_ＯＬＥＤはＯＬＥＤ素子ＯＬＥＤに流れる電流，Ｖ_ＧＳはトランジスタＭ１のゲート及びソースの間の電圧，Ｖ_ＴＨはトランジスタＭ１のしきい電圧，Ｖ_ＤＡＴＡはデータ電圧，βは定数値を示す。

数式１に示したように，データ電圧に対応する電流がＯＬＥＤ素子ＯＥＬＤに供給され，供給された電流に対応してＯＬＥＤ素子が発光する。この時，印加されるデータ電圧は階調を表現するために一定の範囲で多段階の値を有する。

しかし，このような従来の電圧記入方式の画素回路では，製造工程の不均一のために生じる薄膜トランジスタのしきい電圧Ｖ_ＴＨ及びキャリアの移動度の偏差によって，高階調が表現しにくいという問題点がある。例えば，３Ｖで画素の薄膜トランジスタを駆動する場合，８ビット（２５６）階調を表現するためには，１２ｍＶ（＝３Ｖ／２５６）以下の間隔で薄膜トランジスタのゲートに電圧を印加しなければならないが，もし製造工程の分均一による薄膜トランジスタしきい電圧の偏差が１００ｍＶである場合には，高階調を表現するのが難しくなる。また，キャリア移動度の偏差によって数式１でのβ値が変化するので，さらに高階調を表現するのが難しくなる。

これに対し，電流記入方式の画素回路では，画素回路に電流を供給する電流源がパネル全体を通じて均一であれば，各画素内の駆動トランジスタが不均一な電圧／電流特性を有するとしても，均一なディスプレイ特性を得ることができる。

図２は従来の電流記入方式の画素回路の等価回路図である。電流記入方式の画素回路でも，図２のように，ＯＬＥＤ素子ＯＬＥＤにトランジスタＭ１が連結されて発光のための電流を供給し，トランジスタＭ１の電流量はトランジスタＭ２を通じて印加されるデータ電流によって制御される。

したがって，トランジスタＭ２，Ｍ３が導通すれば，データ電流Ｉ_ＤＡＴＡに対応する電圧がキャパシタＣ１に保存され，その後，キャパシタＣ１に保存された電圧に対応する電流がＯＬＥＤ素子ＯＬＥＤに流れて発光が行われる。この時，ＯＬＥＤ素子ＯＬＥＤに流れる電流は数式２の通りである。

ここで，Ｖ_ＧＳはトランジスタＭ１のゲート及びソースの間の電圧，Ｖ_ＴＨはトランジスタＭ１のしきい電圧，βは定数値を示す。

数式２に示したように，従来の電流記入方式の画素によれば，ＯＬＥＤ素子に流れる電流Ｉ_ＯＬＥＤはデータ電流Ｉ_ＤＡＴＡと同一であるので，記入電流源がパネル全体を通じて均一であれば，均一な特性を得ることができる。しかし，ＯＬＥＤ素子に流れる電流Ｉ_ＯＬＥＤは微細電流であるので，微細電流Ｉ_ＤＡＴＡでデータ線を充電するには時間が多くかかるという問題点がある。例えば，データ線負荷キャパシタンスが３０ｐＦであると仮定する場合，数十ｎＡから数百ｎＡ程度のデータ電流でデータ線の負荷を充電するためには数ｍｓの時間が必要である。これは，数十μｓ水準であるライン時間を考慮してみる時，充電時間が十分でないという問題点がある。

また，データ線を充電するのにかかる時間を減少させるために，ＯＬＥＤ素子に流れる電流Ｉ_ＯＬＥＤを高くすれば，全体的に画素の輝度が高くなるため，画質特性が低下する問題点が発生する。

そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，発光表示装置で画質特性を低下させずにデータ線を迅速に充電することでき，発光表示装置の画質を向上させることが可能な，新規かつ改良された発光表示装置およびその駆動方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，マトリックス状に形成された複数の画素回路と；上記画素回路を選択するための選択信号を伝達する複数の第１走査線と；上記画素回路の発光期間を制御するための発光信号を伝達する複数の第２走査線と；第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成し，上記複数の第２信号を反転させて上記発光信号として出力し，上記第２信号及び上記発光信号が上記第１レベルである区間で第２レベルのパルスを有する信号を生成し，上記選択信号として出力する走査駆動部と；を含むことを特徴とする，発光表示装置が提供される。

また，上記走査駆動部は，上記第１信号を上記第１期間だけ順次に遅延させて上記複数の第２信号を生成するシフトレジスターを含むようにしてもよい。

また，上記走査駆動部は，隣接する上記第２信号のうちの第２第２信号を反転させて上記発光信号として出力し，第１第２信号及び上記発光信号が全て上記第１レベルである区間で上記第２レベルのパルスを有する信号を生成し，上記選択信号として出力するようにしてもよい。

また，上記シフトレジスターは，入力信号を上記第１期間だけ遅延させて上記第２信号として出力する複数のフリップフロップを含むようにしてもよい。

また，上記フリップフロップは，第１クロック信号に同期して上記入力信号を反転させて出力する第１インバータと，上記第１インバータの出力信号を反転させて上記第２信号として出力する第２インバータと，上記第２インバータの両端に接続され，上記第２信号を第２クロック信号に同期して反転させて出力する第３インバータと，を含むようにしてもよい。

また，上記第１クロック信号及び上記第２クロック信号は，互いに反転した信号であるようにしてもよい。

また，上記複数のフリップフロップのうちの奇数番目のフリップフロップに印加される上記第１クロック信号と，偶数番目のフリップフロップに印加される上記第１クロック信号とは，互いに反転した信号であるようにしてもよい。

また，上記走査駆動部は，隣接するフリップフロップのうちの第２フリップフロップに含まれる上記第２インバータの入力信号を上記発光信号として出力するようにしてもよい。

また，上記走査駆動部は，上記隣接するフリップフロップのうちの第１フリップフロップの出力信号及び上記発光信号が上記第１レベルである区間で上記第２レベルのパルスを有する信号を生成し，上記選択信号として出力するようにしてもよい。

また，上記第１期間は，上記第１クロック信号の半周期期間と実質的に同一であるようにしてもよい。

また，上記課題を解決するために，本発明の別の観点によれば，マトリックス状に形成された複数の画素回路と；上記画素回路を選択するための選択信号を伝達する複数の第１走査線と；上記画素回路の発光期間を制御するための発光信号を伝達する複数の第２走査線と；第１レベルのパルスを有する第１信号をクロック信号に応答して第１期間だけ順次に遅延させて複数の第２信号を出力する第１駆動部と；上記複数の第２信号及び上記第２信号が反転した第３信号が入力され，上記第２信号及び上記第３信号が上記第１レベルである区間で第２レベルのパルスを有する上記選択信号を生成する第２駆動部と；上記複数の第２信号及び第４信号が入力され，上記第２信号及び上記第４信号が上記第１レベルである区間で上記第２レベルのパルスを有する信号を上記発光信号として出力する第３駆動部と；を含むことを特徴とする，発光表示装置が提供される。

また，上記第４信号は，上記クロック信号のレベルが変更される区間で上記第２レベルのパルスを有するようにしてもよい。

また，上記第１期間は，上記クロック信号の半周期期間と実質的に同一であるようにしてもよい。

また，上記課題を解決するために，本発明の別の観点によれば，マトリックス状に形成された複数の画素回路と；上記画素回路を選択するための選択信号を伝達する複数の第１走査線と；上記画素回路の発光期間を制御するための発光信号を伝達する複数の第２走査線と；第１レベルのパルスを有する第１信号を第１クロック信号に応答して第１期間だけ順次に遅延させて複数の第２信号を出力する第１駆動部と；隣接する上記第２信号のうちの第１第２信号，及び第２第２信号を反転させた第３信号が上記第１レベルである区間で第２レベルのパルスを有する第４信号を生成し，上記第２第２信号を反転させて上記発光信号として出力する第２駆動部と；上記第４信号が入力され，上記第２レベルのパルス両端を所定期間の間に上記第１レベルに変換し，上記選択信号として出力する第３駆動部と；を含むことを特徴とする，発光表示装置が提供される。

また，上記第１期間は，上記第１クロック信号の半周期期間と実質的に同一であるようにしてもよい。

また，上記第１駆動部は，第２クロック信号に同期して上記入力信号を反転させて出力する第１インバータと，上記第１インバータの出力信号を反転させて上記第２信号として出力する第２インバータと，上記第２インバータの両端に接続され，上記第２信号を第３クロック信号に同期して反転させて出力する第３インバータとを各々含む複数のフリップフロップを含むようにしてもよい。

また，上記複数のフリップフロップのうちの奇数番目のフリップフロップに印加される上記第２クロック信号は，上記第１クロック信号と実質的に同一であり，上記第３クロック信号は，上記第１クロック信号の反転信号であるようにしてもよい。

また，上記複数のフリップフロップのうちの偶数番目のフリップフロップに印加される上記第２クロック信号は，上記第１クロック信号の反転信号であり，上記第３クロック信号は，上記第１クロック信号と実質的に同一であるようにしてもよい。

また，上記第３信号は，上記第２第２信号を出力するフリップフロップに含まれる上記第２インバータの入力信号であるようにしてもよい。

また，上記第３駆動部は，上記第１レベル及び上記第２レベルを交互に有する第５信号がさらに入力され，上記第４信号が上記第２レベルであり上記第５信号が上記第１レベルである区間で上記選択信号が上記第２レベルのパルスを有するように出力するようにしてもよい。

また，上記第５信号は，上記第１クロック信号のレベルが変更される区間で上記第２レベルのパルスを有するようにしてもよい。

また，上記課題を解決するために，本発明の別の観点によれば，選択信号を伝達する複数の第１走査線及び発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；上記第２信号を反転させて上記発光信号として出力する第２段階；上記第２信号及び上記発光信号が上記第１レベルである区間で第２レベルのパルスを有する信号を上記選択信号として出力する第３段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。

また，上記選択信号の幅は，上記第１期間と実質的に同一であるようにしてもよい。

また，上記課題を解決するために，本発明の別の観点によれば，選択信号を伝達する複数の第１走査線及び発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：第１レベルのパルスを有する第１信号をクロック信号に同期して第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；上記第２信号を反転させて第２レベルのパルスを有する第３信号を生成する第２段階と；上記第３信号の上記第２レベルのパルス両端を所定の期間の間に上記第１レベルに変換し，上記発光信号として出力する第３段階と；上記第２信号及び上記発光信号が上記第１レベルである区間で第２レベルのパルスを有する信号を上記選択信号として出力する第４段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。

また，上記第１期間は，上記クロック信号の半周期期間と実質的に同一であるようにしてもよい。

また，上記課題を解決するために，本発明の別の観点によれば，選択信号を伝達する複数の第１走査線及び発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；上記第２信号を反転させて上記発光信号として出力する第２段階と；上記第２信号及び上記発光信号が上記第１レベルである区間で第２レベルのパルスを有する第３信号を出力する第３段階と；上記第３信号の上記第２レベルのパルス両端を所定の期間の間に上記第１レベルに変換し，上記選択信号として出力する第４段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。

以上説明したように本発明によれば，データ線を充電するのにかかる時間を効果的に減少させることができる。特に，ＯＬＥＤ素子に流れる電流Ｉ_ＯＬＥＤを高くしても全輝度を高めずにデータ線の充電時間を減少させることができる。

また，駆動トランジスタの電流特性偏差の少ない高電流領域を使用して，発光表示装置を安定的に駆動することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，以下の説明で，ある部分が他の部分と連結されていると記載する場合，双方が直接的に連結されている場合だけでなく，その中間に他の素子を置いて電気的に連結されている場合も含むものとする。

（第１の実施形態）
図３は本発明の第１の実施形態にかかる発光表示装置を概略的に示した平面図である。図３に示したように，本発明の実施形態にかかる発光表示装置は，有機ＥＬ表示パネル（以下，表示パネルという）１００，データ駆動部２００，走査駆動部３００，及び輝度制御駆動部４００を含む。

表示パネル１００は，列方向に伸びている複数のデータ線Ｙ_１−Ｙ_ｎ，行方向に伸びている複数の走査線Ｘ_１−Ｘ_ｍ，Ｚ_１−Ｚ_ｍ，及びマトリックス状に形成された複数の画素回路１１０を含む。

走査線は，画素を選択するための選択信号を伝達する複数の選択走査線（第１走査線）Ｘ_１−Ｘ_ｍ，及びＯＬＥＤ素子の発光期間を制御するための発光信号を伝達する複数の発光走査線（第２走査線）Ｚ_１−Ｚ_ｍを含む。そして，データ線Ｙ_１−Ｙ_ｎと，選択走査線Ｘ_１−Ｘ_ｍ及び発光走査線Ｚ_１−Ｚ_ｍとによって定義される画素領域に画素回路１１０が形成されている。

データ駆動部２００は，データ線Ｙ_１−Ｙ_ｎにデータ電流Ｉ_ＤＡＴＡを印加し，走査駆動部３００は，選択走査線Ｘ_１−Ｘ_ｍに画素回路１１０を選択するための選択信号を順次に印加する。輝度制御駆動部４００は，画素回路１１０の輝度を制御するための発光信号を発光走査線Ｚ_１−Ｚ_ｍに順次に印加する。

走査駆動部３００，輝度制御駆動部４００及び／又はデータ駆動部２００は，表示パネル１００に電気的に連結することができ，または，表示パネル１００に接着されて電気的に連結されているテープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着することもできる。または，表示パネル１００に接着されて電気的に連結されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの形態で装着することもできる。また，これとは異なって，走査駆動部３００，輝度制御駆動部４００及び／又はデータ駆動部２００は，表示パネル１００のガラス基板上に直接装着することもでき，ガラス基板上に走査線，データ線，及び薄膜トランジスタと同一層に形成されている駆動回路に代替することもできる。

以下，図４，図５Ａ，及び図５Ｂを参照して，本発明の第１実施形態にかかる発光表示装置の画素回路１１０について詳細に説明する。

図４は，本発明の第１実施形態にかかる画素回路を示した図面であり，図５Ａ及び図５Ｂは，本発明の第１実施形態にかかる選択信号及び発光信号のタイミング図である。図４では，説明の便宜上，ｊ番目のデータ線Ｙ_ｊ及びｉ番目の走査線Ｘ_ｉ，Ｚ_ｉに連結された画素回路のみを示した。

図４に示したように，本発明の第１実施形態にかかる画素回路１１０は，ＯＬＥＤ素子ＯＬＥＤ，トランジスタＭ１−Ｍ４，及びキャパシタＣ１を含む。ここで，トランジスタＭ１−Ｍ４としてはＰＭＯＳトランジスタが使用されたが，これに限定されない。このようなトランジスタは，表示パネル１００のガラス基板上に形成される第１電極，第２電極，及び第３電極を備え，第１電極及び第２電極に印加される電圧に対応する電流を第３電極に出力する能動素子で実現することができる。

トランジスタＭ１は，電源ＶＤＤ及びＯＬＥＤ素子ＯＬＥＤの間に接続され，ＯＬＥＤ素子に流れる電流を制御する。具体的には，トランジスタＭ１のソースは電源ＶＤＤに接続され，ドレーンはトランジスタＭ３を通じてＯＬＥＤ素子ＯＬＥＤのアノードに接続される。

トランジスタＭ２は，選択走査線Ｘ_ｉからの選択信号に応答してデータ線Ｙ_ｊからのデータ信号をトランジスタＭ１のゲートに伝達する。具体的には，データ信号が画素回路に記入される場合には，発光信号が高レベルを維持することによって駆動トランジスタＭ３に電流が流れないようにし，発光期間には発光信号が低レベルを維持することによってトランジスタＭ１の電流をＯＬＥＤ素子ＯＬＥＤに伝達する。

トランジスタＭ４は，選択信号に応答してトランジスタＭ１をダイオード連結させる。

キャパシタＣ１は，トランジスタＭ１のゲート及びソースの間に接続され，データ線Ｙ_ｊからのデータ電流Ｉ_ＤＡＴＡに対応する電圧を充電する。

トランジスタＭ３は，発光走査線Ｚ_ｉからの発光信号に応答してトランジスタＭ１に流れる電流をＯＬＥＤ素子ＯＬＥＤに伝達する。

以下，図５Ａ及び図５Ｂを参照して，図４に示された画素回路の動作を説明する。なお，図５Ａは本発明の第１実施形態にかかる選択走査線及び発光走査線に各々印加される選択信号及び発光信号のタイミング図であり，図５Ｂは選択信号及び発光信号のタイミングを比較して示した図面である。

図５Ａに示したように，選択走査線Ｘ_ｉ，Ｘ_ｉ＋１，Ｘ_ｉ＋２には，トランジスタＭ２を導通するための選択信号が順次に印加される。このように，選択信号によってトランジスタＭ２が導通すれば，データ線Ｙ_１−Ｙ_ｎからのデータ電流Ｉ_ＤＡＴＡに対応する電圧がキャパシタＣ１に充電される。この時，選択信号によってトランジスタＭ４も導通して，トランジスタＭ１がダイオード連結される。これにより，キャパシタＣ１にトランジスタＭ１を通じて流れるデータ電流Ｉ_ＤＡＴＡに対応する電圧が充電される。この場合，トランジスタＭ３は遮断されている。その後，充電が完了すればトランジスタＭ２，Ｍ４が遮断され，発光走査線Ｚ_ｉ，Ｚ_ｉ＋１，Ｚ_ｉ＋２から印加される発光信号によってトランジスタＭ３が導通して，トランジスタＭ３を通じてデータ電流Ｉ_ＤＡＴＡが流れる。

このような発光表示装置の動作時に，図５Ａに示されているように，発光走査線Ｚ_ｉ，Ｚ_ｉ＋１，Ｚ_ｉ＋２に印加される発光信号のレベルが順次に変化する。発光走査線Ｚ_ｉ，Ｚ_ｉ＋１，Ｚ_ｉ＋２に印加される発光信号が低レベルである場合には，トランジスタＭ３が導通して，トランジスタＭ１から印加される電流がＯＬＥＤ素子ＯＬＥＤに供給され，この電流に対応してＯＬＥＤ素子ＯＬＥＤは発光する（発光期間Ｐｏｎ）。発光走査線Ｚ_ｉ，Ｚ_ｉ＋１，Ｚ_ｉ＋２に印加される発光信号が高レベルである場合には，トランジスタＭ３が遮断されて，トランジスタＭ１から印加される電流がＯＬＥＤ素子ＯＬＥＤに供給されない。したがって，ＯＬＥＤ素子ＯＬＥＤは発光しない（非発光期間Ｐｏｆｆ）。

詳しく説明すれば，図５Ｂに示されているように，非発光期間Ｐｏｆｆの間に選択走査線Ｘ_ｉにトランジスタＭ１を導通するための選択信号が印加されて，データ線Ｙ_１−Ｙ_ｎからのデータ電流Ｉ_ＤＡＴＡに対応する電圧がキャパシタＣ１に充電される（記録期間Ｐｗ）。記録期間Ｐｗが終わってしばらくのタイミング後に発光走査線Ｚ_ｉに印加される発光信号のレベルが低レベルになって，発光期間Ｐｏｎが始まる。そして，所定の時間発光した後，発光信号のレベルが高レベルになってＯＬＥＤ素子に電流が印加されなくなり，ＯＬＥＤ素子ＯＬＥＤが発光しない非発光期間Ｐｏｆｆになる。

このように，本実施形態では，輝度制御駆動部４００から供給される発光信号のデューティ比によって発光期間Ｐｏｎ及び非発光期間Ｐｏｆｆの長さが調節され，これによって輝度が制御される。そして，高いデータ電流を使用してもデューティ駆動するため，全体的に画素の輝度が上昇せず，消費電力が大きく増加しない。また，高い電流領域を使用することによって，トランジスタの電流特性偏差が小さいために発光表示装置の安定的な駆動が行われる。

以下では，図５Ａに示された本実施形態にかかる駆動波形を生成するための駆動部について，詳細に説明する。ただし，図３では，選択信号を生成する走査駆動部３００及び発光信号を生成する輝度制御駆動部４００が別途に形成されたことを示したが，以下の説明では，選択信号及び発光信号を出力する一つの走査駆動部を中心に説明する。

図６は本発明の第１実施形態にかかる走査駆動部を示した図面であり，図７及び図８は本発明の第１実施形態にかかる走査駆動部の駆動波形図である。

図６に示したように，本発明の第１実施形態にかかる走査駆動部は，シフトレジスター３１０，ＮＡＮＤゲートＮＡＮＤ１−ＮＡＤＮｍ，及びインバータＩＮ１−ＩＮｍを含む。そして，以下の説明で，ＮＡＮＤゲートＮＡＮＤ１−ＮＡＮＤｍ及びインバータＩＮ１−ＩＮｍは，選択走査線Ｘ_１−Ｘ_ｍの個数に対応するｍ個と仮定する。

シフトレジスター３１０は，クロックＶＣＬＫ及び開始信号ＶＳＰを受信して，出力信号ＳＲ１−ＳＲｍ＋１を半クロックＴｐだけシフトしながら順次に出力する。インバータＩＮ１−ＩＮｍは，シフトレジスター３１０の出力信号ＳＲ２−ＳＲｍ＋１を反転させて発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］を出力し，ＮＡＮＤゲートＮＡＮＤ１−ＮＡＮＤｍは，シフトレジスター３１０の出力信号ＳＲ１−ＳＲｍ及びインバータＩＮ１−ＩＮｍの出力信号をＮＡＮＤ演算して，選択信号ｓｅｌｅｃｔ［１］−ｓｅｌｅｃｔ［ｍ］を出力する。

以下，図７及び図８を参照して，図６の走査駆動部の動作について詳細に説明する。

図７に示したように，シフトレジスター３１０は，クロックＶＣＬＫの高レベルで開始信号ＶＳＰを受信して，クロックＶＣＬＫが再び高レベルになるまで開始信号ＶＳＰを維持する。次いで，シフトレジスター３１０は，出力信号ＳＲ１を半クロックＴｐだけシフトしながら順次に複数の出力信号ＳＲ２−ＳＲｍ＋１を出力する。この時，開始信号ＶＳＰは，三つのクロックＶＣＬＫの高レベル区間の間に高レベルを維持しているので，各出力信号ＳＲ２−ＳＲｍ＋１で高レベルのパルス幅は各々クロックＶＣＬＫの周期Ｔｃ１の３倍と同一である。

次に，インバータＩＮ１−ＩＮｍは，シフトレジスター３１０の出力信号ＳＲ２−ＳＲｍ＋１を反転させて発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］を出力する。また，ＮＡＮＤゲートＮＡＮＤ１−ＮＡＮＤｍは，シフトレジスター３１０の出力信号ＳＲ１−ＳＲｍ及び発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］をＮＡＮＤ演算して出力する。ＮＡＮＤゲートＮＡＮＤｉの出力信号ｓｅｌｅｃｔ［ｉ］は，ＮＡＮＤ演算によって二つの入力信号の全てが高レベルを有する時にのみ，低レベルを有する（ここで，ｉは１からｍの整数）。しかし，発光信号ｅｍｉｔ［ｉ］は出力信号ＳＲｉ＋１の反転信号であり，出力信号ＳＲｉ＋１は出力信号ＳＲｉに対してＴｐ期間だけシフトされた信号であるので，出力信号ＳＲｉ及び発光信号ｅｍｉｔ［ｉ］のＮＡＮＤ演算をすれば，幅がＴｐである選択信号ｓｅｌｅｃｔ［ｉ］を生成することができる。

図８は開始信号ＶＳＰの高レベルのパルス幅を異なるように設定した場合の駆動波形図であって，開始信号ＶＳＰ（ｍ／２−１）個のクロックＶＣＬＫの高レベル区間の間に高レベルを維持する場合を示した図面である。具体的には，１フレームの間にシフトレジスター３１０にはｍ／２個のクロックＶＣＬＫが印加され，一つのクロックＶＣＬＫの間に開始信号ＶＳＰが低レベルを維持するので，開始信号ＶＳＰは（ｍ／２−１）個のクロックＶＣＬＫの高レベル区間の間に高レベルを維持する。

このように，開始信号ＶＳＰの高レベルのパルス幅を変更すれば，シフトレジスター３１０の出力信号ＳＲ１−ＳＲｍ＋１の幅を調整することができ，結局，発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］の低レベルのパルス幅を制御することができる。したがって，駆動回路の変更なく，シフトレジスター３１０に入力される開始信号ＶＳＰを制御することによって，画素回路の発光期間を調整することができる。

図８に示したように，発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］の低レベルのパルス幅が変更された場合にも，出力信号ＳＲｉ，ＳＲｉ＋１の間の間隔は依然として同一であるので，選択信号ｓｅｌｅｃｔ［１］−ｓｅｌｅｃｔ［ｍ］は発光信号の変化に影響を受けない。

また，本発明の第１実施形態にかかる発光表示装置において，発光信号ｅｍｉｔ［ｉ］として出力信号ＳＲｉ＋１の代りに出力信号ＳＲｉ＋２を反転させて使用することができる。この場合には，選択信号ｓｅｌｅｃｔ［ｉ］の低レベルのパルスが高レベルに変更された後で半クロックＴｐだけ過ぎた時点で，発光信号ｅｍｉｔ［ｉ］の低レベルのパルスが始まる。

以下，図６に示されたシフトレジスター３１０の内部構造及び動作を詳細に説明する。

図９は，本実施形態にかかるシフトレジスター３１０の概略的な回路図であり，図１０Ａ及び図１０Ｂは，本実施形態にかかるシフトレジスター３１０に使用されるフリップフロップのうちの奇数番目及び偶数番目のフリップフロップを示した図面である。図１０Ａ及び図１０Ｂで，クロックＶＣＬＫｂは，クロックＶＣＬＫの反転信号である。図１１は二つのフリップフロップの出力信号及び選択信号と発光信号を示した図面である。

図９に示したように，シフトレジスター３１０は，（ｍ＋１）個のフリップフロップＦＦ１−ＦＦｍ＋１を含み，各フリップフロップＦＦ１−ＦＦｍ＋１の出力信号がシフトレジスター３１０の出力信号ＳＲ１−ＳＲｍ＋１となる。第１フリップフロップＦＦ１の入力信号は，図９に示されているように開始信号ＶＳＰであり，（ｉ）番目のフリップフロップＦＦｉの出力信号が（ｉ＋１）番目のフリップフロップＦＦｉ＋１の入力信号となる。

シフトレジスター３１０のフリップフロップＦＦｉは，クロックＶＣＬＫが高レベルである場合に，信号を受信してクロックＶＣＬＫが再び高レベルになるまで入力信号を維持する。また，縦方向奇数番目に位置するフリップフロップと偶数番目に位置するフリップフロップとは同一な構造を有するが，クロックＶＣＬＫ，ＶＣＬＫｂが反対に使用される。以下では，奇数番目のフリップフロップＦＦｉ及び奇数番目のフリップフロップＦＦｉの次に連結された偶数番目のフリップフロップＦＦｉ＋１を中心に説明する。

図１０Ａに示したように，奇数番目のフリップフロップＦＦｉで入力端に位置する３相インバータ３１１ａは，クロックＶＣＬＫの高レベルに応答して入力信号ｉｎ［ｉ］を反転させて出力し，インバータ３１１ｂは，３相インバータ３１１ａの出力信号を反転させて出力する。そして，クロックＶＣＬＫが低レベルになれば，３相インバータ３１１ｃがインバータ３１１ｂの出力信号を反転させて出力し，この反転信号は，再びインバータ３１１ｂによって反転させて出力される。したがって，奇数番目のフリップフロップＦＦｉはクロックＶＣＬＫが高レベルである時の入力信号を一クロックＶＣＬＫの間ラッチして出力信号ＳＲｉとして出力する。

図１０Ｂに示したように，偶数番目のフリップフロップＦＦｉ＋１で入力端に位置する３相インバータ３１２ａは，クロックＶＣＬＫの低レベルに応答して入力信号ｉｎ［ｉ＋１］を反転させて出力し，インバータ３１２ｂは，３相インバータ３１２ａの出力信号を反転させて出力する。そして，クロックＶＣＬＫが高レベルになれば，３相インバータ３１２ｃがインバータ３１２ｂの出力信号を反転させて出力し，この反転信号は，再びインバータ３１２ｂによって反転して出力される。したがって，偶数番目のフリップフロップＦＦｉ＋１は，クロックＶＣＬＫが低レベルである時の入力信号ｉｎ［ｉ＋１］を一クロックの間ラッチして出力信号ＳＲｉ＋１として出力する。

これを整理すれば，図１０Ａの奇数番目のフリップフロップＦＦｉは，クロックＶＣＬＫが高レベルである時の入力信号ｉｎ［ｉ］をラッチして一クロックＶＣＬＫの間出力し，図１０Ｂの偶数番目のフリップフロップＦＦｉ＋１は，クロックＶＣＬＫが低レベルである時の入力信号ｉｎ［ｉ＋１］をラッチして一クロックＶＣＬＫの間出力する。

また，奇数番目のフリップフロップＦＦｉの出力信号ＳＲｉが偶数番目のフリップフロップＦＦｉ＋１の入力信号ｉｎ［ｉ＋１］になるので，図１１に示したように，偶数番目のフリップフロップＦＦｉ＋１の出力信号ＳＲｉ＋１は，奇数番目のフリップフロップＦＦｉの出力信号ＳＲｉを半クロックＴｐだけ遅延させた信号となる。

この時，発光信号ｅｍｉｔ［ｉ］は，（ｉ＋１）番目のフリップフロップＦＦｉ＋１の出力信号ＳＲｉ＋１を反転させた信号であるので，（ｉ）番目のフリップフロップＦＦｉの出力信号ＳＲｉ及び発光信号ｅｍｉｔ［ｉ］をＮＡＮＤ演算すれば，図１１に示したように，幅がＴｐである低レベルのパルスを有する選択信号ｓｅｌｅｃｔ［ｉ］を生成することができる。

（第２の実施形態）
以下，図１２を参照して，本発明の第２実施形態にかかる走査駆動部を説明する。図１２は本発明の第２実施形態にかかる走査駆動部を示した回路図であって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］を出力するための（ｉ）番目のフリップフロップＦＦｉ及び（ｉ＋１）番目のフリップフロップＦＦｉ＋１を示した図面である。

本発明の第２実施形態にかかる走査駆動部は，発光信号ｅｍｉｔ［ｉ］を，フリップフロップＦＦｉ＋１の内部信号を利用して出力するという点で，本発明の第１実施形態にかかる走査駆動部と異なる。

図１２に示したように，選択信号ｓｅｌｅｃｔ［ｉ］は，フリップフロップＦＦｉの出力信号ＳＲｉ及び発光信号ｅｍｉｔ［ｉ］のＮＡＮＤ演算で出力され，発光信号ｅｍｉｔ［ｉ］は，フリップフロップＦＦｉ＋１に含まれる３相インバータ３１２ａの出力信号を利用する。

このように，フリップフロップＦＦｉ＋１の内部信号を発光信号ｅｍｉｔ［ｉ］として出力する場合には，走査駆動部のインバータＩＮｉが必要なくなり，より少ない素子で走査駆動部を実現することができる。

しかし，本発明の第１及び第２実施例による走査駆動部の場合，ＮＡＮＤゲートＮＡＮＤｉの遅延時間によって選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］が低レベルで互いに重なる問題点がある。これにより，画素回路にデータ信号が記入される間にＯＬＥＤ素子に電流が流れて誤ったデータが記入されることもある。つまり，図４に示された画素回路で，データが記入される間にトランジスタＭ３を通じて電流がＯＬＥＤ素子ＯＬＥＤに流れると，発光期間でトランジスタＭ１に流れる電流はデータ電流と同一にならない。

したがって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］の間の出力タイミングの遅延差を考慮して，走査駆動部を設計する必要がある。

（第３の実施形態）
図１３は，本発明の第３実施形態にかかる走査駆動部のレベルシフトを示した図面であって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］を出力するための（ｉ）番目のフリップフロップＦＦｉ及び（ｉ＋１）番目のフリップフロップＦＦｉ＋１を示した図面である。

図１３に示したように，本発明の第３実施形態にかかる走査駆動部は，（ｉ）番目のフリップフロップＦＦｉの出力信号ＳＲｉ及び（ｉ＋１）番目のフリップフロップＦＦｉ＋１の内部信号をＮＡＮＤ演算して選択信号ｓｅｌｅｃｔ［ｉ］を出力し，（ｉ＋１）番目のフリップフロップＦＦｉ＋１の出力信号をインバータＩＮｉを通じて反転させることによって発光信号ｅｍｉｔ［ｉ］を出力する。

この時，フリップフロップＦＦｉ＋１に含まれるインバータ３１２ａ−３１２ｂ，ＮＡＮＤゲートＮＡＮＤｉ，インバータＩＮｉ内での遅延時間は全て同一であると仮定すると，選択信号ｓｅｌｅｃｔ［ｉ］の出力タイミングより発光信号ｅｍｉｔ［ｉ］の出力タイミングがインバータＩＮｉの遅延時間だけ遅くなる。

したがって，画素回路にデータが記入された後でＯＬＥＤ素子に電流が流れるようにして，誤ったデータが記入されるのを防止することができる。

（第４の実施形態）
以下，本発明の第４実施形態にかかる走査駆動部を説明する。

図１４は本発明の第４実施形態にかかる走査駆動部を示した回路図であり，図１５は本発明の第４実施形態にかかる走査駆動部の駆動波形図である。

本発明の第４実施形態にかかる走査駆動部は，フリップフロップＦＦ２−ＦＦｍ＋１の出力信号ＳＲ２−ＳＲｍ＋１及びクリップ信号ＣＬＩＰをＮＡＮＤ演算することによって発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］を出力するという点で，本発明の第３実施形態にかかる走査駆動部と異なる。

ＮＡＮＤゲートＮＡＮＤｉの出力信号は，ＮＡＮＤ演算によって二つの入力信号のうちの一つの信号だけが低レベルを有すれば高レベルを有するので，クリップ信号ＣＬＩＰが低レベルを有するたびに発光信号ｅｍｉｔ［ｉ］が高レベルを有する。
したがって，本発明の第４実施例のように，クリップ信号ＣＬＩＰ及びＮＡＮＤゲートＮＡＮＤ１−ＮＡＮＤｍを利用して発光信号を生成する場合，発光信号ｅｍｉｔ［ｉ］の低レベルのパルス先端を切り出す（？）ことによって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］の低レベルのパルスが重ならないようにすることができる。

（第５の実施形態）
以下，図１６及び図１７を参照して，本発明の第５実施形態にかかる走査駆動部について説明する。

図１６は本発明の第５実施形態にかかる走査駆動部の内部回路を示した図面であり，図１７は本発明の第５実施形態にかかる走査駆動部の駆動波形図である。

本発明の第５実施形態にかかる走査駆動部は，発光信号ｅｍｉｔ［ｉ］を，第３実施例のように（ｉ＋１）番目のフリップフロップＦＦｉ＋１の出力信号ＳＲｉ＋１を反転させて発光信号ｅｍｉｔ［ｉ］を出力し，選択信号ｓｅｌｅｃｔ［ｉ］は，（ｉ）番目のフリップフロップＦＦｉの出力信号ＳＲｉ及び（ｉ＋１）番目のフリップフロップＦＦｉ＋１の内部信号をＮＡＮＤ演算した信号の反転信号及びクリップ信号ＣＬＩＰをＮＡＮＤ演算して出力するという点で，本発明の第３実施形態にかかる走査駆動部と異なる。

以下，本発明の第５実施形態にかかる走査駆動部の動作を詳細に説明する。図１７に示したように，インバータＩＮ１１−ＩＮ１ｍは，シフトレジスター３１０の出力信号ＳＲ２−ＳＲｍ＋１を反転させて発光信号ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］を出力する。また，ＮＡＮＤゲートＮＡＮＤ１ｉは，フリップフロップＦＦｉの出力信号ＳＲｉ及びフリップフロップＦＦｉ＋１の内部信号をＮＡＮＤ演算して出力する。ここで，ＮＡＮＤゲートＦＦｉの出力信号は，前記で説明したように，本発明の第１実施形態にかかる選択信号ｓｅｌｅｃｔ［ｉ］と同一な波形を有する。インバータＩＮ２ｉは，ＮＡＮＤゲートＮＡＮＤ１ｉの出力信号を反転させ，ＮＡＮＤゲートＮＡＮＤ２ｉは，インバータＩＮ２ｉの出力信号及びクリップ信号ＣＬＩＰをＮＡＮＤ演算して選択信号ｓｅｌｅｃｔ［ｉ］を出力する。

本発明の第５実施形態にかかる走査駆動部の選択信号ｓｅｌｅｃｔ［ｉ］は，図１７に示されているように，第１実施例による選択信号でクリップ信号ＣＬＩＰが低レベルになった区間だけ高レベルを維持する。したがって，選択信号ｓｅｌｅｃｔ［ｉ］の低レベルのパルス両端をクリップ信号ＣＬＩＰを利用して切り出す（？）ことによって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］が重ならないように制御することができる。

（第６の実施形態）
図１８は本発明の第６実施形態にかかる走査駆動部を示した図面であり，図１９は本発明の第６実施形態にかかる走査駆動部の駆動波形図を示した図面である。

本発明の第６実施形態にかかる走査駆動部は，（ｍ＋１）個のフリップフロップＦＦ１−ＦＦｍ＋１，ｍ個のＮＯＲゲートＮＯＲ１−ＮＯＲｍ，及びｍ個のＮＡＮＤゲートＮＡＮＤ１−ＮＡＮＤｍを含む。

フリップフロップＦＦ１は，開始信号／ＶＳＰ及びクロックＶＣＬＫを入力して，クロックＶＣＬＫが高レベルである場合には，開始信号／ＶＳＰを一クロック周期の間維持して出力信号（／ＳＲ１）を出力する。また，フリップフロップＦＦ２−ＦＦｍ＋１は，フリップフロップＦＦ１の出力信号（／ＳＲ１）を半クロックだけシフトしながら順次に出力する。ここで，開始信号／ＶＳＰは，第１実施例の開始信号ＶＳＰの反転信号であり，したがって，本発明の第６実施形態にかかる走査駆動部のシフトレジスター３１０の出力信号は，第１実施例の出力信号ＳＲ１−ＳＲｍ＋１の反転信号である。

また，一つのＮＯＲゲートＮＯＲｉは，（ｉ）番目のフリップフロップＦＦｉの出力信号／ＳＲｉ及び（ｉ＋１）番目のフリップフロップＦＦｉ＋１の内部信号を入力して，ＮＯＲ演算を行う。ここで，ＮＯＲゲートＮＯＲｉは，入力信号の全てが低レベルを有する場合にだけ高レベルの信号を出力する。

ＮＡＮＤゲートＮＡＮＤｉは，ＮＯＲゲートＮＯＲｉの出力信号及びクリップ信号ＣＬＩＰをＮＡＮＤ演算して選択信号ｓｅｌｅｃｔ［ｉ］を出力する。
その結果，選択信号ｓｅｌｅｃｔ［ｉ］は，図１９に示されているように，クリップ信号ＣＬＩＰが低レベルである区間の間高レベルを維持する。

したがって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］の出力タイミングが実質的に同一でない場合，クリップ信号ＣＬＩＰを利用して選択信号ｓｅｌｅｃｔ［ｉ］の低レベルのパルス両端を切ることによって，選択信号ｓｅｌｅｃｔ［ｉ］及び発光信号ｅｍｉｔ［ｉ］が同時に低レベルになるのを防止することができる。

以上で，本発明の第１〜第６実施形態にかかる走査駆動部を説明した。上記のように，本発明の第１乃至第６実施形態にかかる走査駆動部を形成することによって，画素回路に印加される発光信号を制御することができ，ＯＬＥＤ素子ＯＬＥＤの発光デューティ比を制御することができる。

また，クリップ信号を利用して選択信号または発光信号の低レベルのパルスを切ることによって，選択信号及び発光信号の出力タイミングが一致しない場合に，選択信号及び発光信号の全てが低レベルになる区間をなくすことによって，データが記入される間にＯＬＥＤ素子に電流が流れて誤ったデータが記入されるのを防止することができる。

なお，上記本発明の実施形態において，
「選択走査線Ｘ」は「第１走査線」の一例であり，
「発光走査線Ｚ」は「第２走査線」の一例であり，
「出力信号ＳＲ１」は「第１信号」の一例であり，
「出力信号ＳＲ１−ＳＲｍ＋１」は「第２信号」の一例であり，
「ＶＣＬＫ／２」は「第１期間」の一例であり，
「ＮＡＮＤゲートＮＡＮＤｉの出力信号ｓｅｌｅｃｔ［ｉ］」は「第２レベルのパルスを有する信号」の一例であり，
「出力信号ＳＲｉ＋１」は「第２第２信号」の一例であり，
「出力信号ＳＲｉ」は「第１第２信号」の一例であり，
「クロックＶＣＬＫ又はＶＣＬＫｂ」は「第１クロック信号」の一例であり，
「クロックＶＣＬＫｂ又はＶＣＬＫ」は「第２クロック信号」の一例であり，
「３相インバータ３１１ａ」，「３相インバータ３１２ａ」は「第１インバータ」の一例であり，
「インバータ３１１ｂ」，「インバータ３１２ｂ」は「第２インバータ」の一例であり，
「３相インバータ３１１ｃ」，「３相インバータ３１２ｃ」は「第３インバータ」の一例であり，
「フリップフロップＦＦｉ」は「第１フリップフロップ」の一例であり，
「フリップフロップＦＦｉ＋１」は「第２フリップフロップ」の一例であり，
「クリップ信号ＣＬＩＰ」は請求項１１における「第４信号」の一例であり，
「シフトレジスター３１０」は「第１駆動部」の一例であり，
「ＮＡＮＤゲートＮＡＮＤ１ｉ」は，請求項１１における「第２駆動部」の一例であり，
「ＮＡＮＤゲートＮＡＮＤ２ｉ」は「第３駆動部」の一例であり，
「クロックＶＣＬＫ」は，請求項１４における「第１クロック信号」の一例であり，
「図１６に記載のインバータＩＮ２ｉの出力信号」は，請求項１４における「第４信号」の一例であり，
「インバータＩＮ１ｉ」は，請求項１４における「第２駆動部」の一例であり，
「クロックＶＣＬＫ」は，「第３クロック信号」の一例であり，
「クリップ信号ＣＬＩＰ」は，「第５信号」の一例である。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，上記実施形態では，１フレームの間に１つの走査駆動部によって画素回路に選択信号及び発光信号を印加するとしたが，実施例によっては，１つのフレームを２つ以上のフィールドに区分し，各フィールドで互いに異なる走査駆動部が画素回路を駆動することもできる。

本発明は，発光表示装置に適用可能であり，特に，ＯＬＥＤ表示装置に適用可能である。

従来の電圧駆動方式の画素回路の等価回路図である。 従来の電流駆動方式の画素回路の等価回路図である。 本発明の第１実施形態にかかる発光表示装置の概略的な平面図である。 本発明の第１実施形態にかかる発光表示装置の画素回路の概略的な回路図である。 本発明の第１実施形態にかかる選択走査線及び発光走査線に各々印加される選択信号及び発光信号のタイミング図である。 本発明の第１実施形態にかかる選択信号及び発光信号のタイミングを比較して示した図面である。 本発明の第１実施形態にかかる走査駆動部を示した回路図である。 本発明の第１実施形態にかかる走査駆動部の駆動波形図である。 本発明の第１実施形態にかかる走査駆動部の駆動波形図である。 本発明の第１実施形態にかかる走査駆動部に含まれるシフトレジスターの概略的な回路図である。 本発明の第１実施形態にかかるシフトレジスターに使用されるフリップフロップのうちの奇数番目のフリップフロップを示した図面である。 本発明の第１実施形態にかかるシフトレジスターに使用されるフリップフロップのうちの偶数番目のフリップフロップを示した図面である。 図１０Ａ及び図１０Ｂに示されたフリップフロップの出力信号及び選択信号と発光信号を示した図面である。 本発明の第２実施形態にかかる走査駆動部を示した回路図であって，ｉ）番目のフリップフロップ及び（ｉ＋１）番目のフリップフロップを示した図面である。 本発明の第３実施形態にかかる走査駆動部を示した図面であって，ｉ）番目のフリップフロップ及び（ｉ＋１）番目のフリップフロップを示した図面である。 本発明の第４実施形態にかかる走査駆動部を示した回路図である。 本発明の第４実施形態にかかる走査駆動部の駆動波形図である。 本発明の第５実施形態にかかる走査駆動部を示した回路図である。 本発明の第５実施形態にかかる走査駆動部の駆動波形図である。 本発明の第６実施形態にかかる走査駆動部を示した回路図である。 本発明の第６実施形態にかかる走査駆動部の駆動波形図である。

符号の説明

１００ 有機ＥＬ表示パネル（表示パネル）
１１０ 画素回路
２００ データ駆動部
３００ 走査駆動部
３１０ シフトレジスター
３１１ａ，３１１ｂ，３１１ｃ，３１２ａ，３１２ｂ，３１２ｃ ３相インバータ
４００ 輝度制御駆動部
Ｃ１ キャパシタ
ｅｍｉｔ［１］−ｅｍｉｔ［ｍ］ 発光信号
ＦＦｉ フリップフロップ
ＩＮ１−ＩＮｍ インバータ
Ｍ１−Ｍ４ トランジスタ
ＮＡＮＤ１−ＮＡＤＮｍ ゲート
Ｉ_ＤＡＴＡ データ電流
ＯＬＥＤ ＯＬＥＤ素子
Ｐｏｆｆ 非発光期間
Ｐｏｎ 発光期間
ｓｅｌｅｃｔ［１］−ｓｅｌｅｃｔ［ｍ］ 選択信号
ＶＤＤ 電源
ＶＳＰ 開始信号
Ｘ_１−Ｘ_ｍ，Ｚ_１−Ｚ_ｍ 走査線
Ｙ_１−Ｙ_ｎ データ線

Claims (26)

1. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含み，マトリックス状に形成された複数の画素回路と；
   前記画素回路を選択するための選択信号を伝達する複数の第１走査線と；
   前記画素回路の発光期間を制御するための前記発光信号を伝達する複数の第２走査線と；
   第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成し，前記複数の第２信号を反転させて前記発光信号として出力し，前記発光信号に対応する第２信号から前記第１期間前に生成された第２信号及び前記発光信号が前記第１レベルである区間で第２レベルのパルスを有する信号を生成し，前記選択信号として出力し，前記第１信号の第１レベルのパルス幅を調節することによって、前記発光信号のデューティ比を調節する走査駆動部と；
   を含むことを特徴とする，発光表示装置。
2. 前記走査駆動部は，前記第１信号を前記第１期間だけ順次に遅延させて前記複数の第２信号を生成するシフトレジスターを含むことを特徴とする，請求項１に記載の発光表示装置。
3. 前記走査駆動部は，前記シフトレジスターから出力される第１第２信号と前記第１第２信号を前記第１期間遅延させた第２第２信号とのうち，前記第２第２信号を反転させて前記発光信号として出力し，前記第１第２信号及び前記発光信号が全て前記第１レベルである区間で前記第２レベルのパルスを有する信号を生成し，前記選択信号として出力することを特徴とする，請求項２に記載の発光表示装置。
4. 前記シフトレジスターは，入力信号を前記第１期間だけ遅延させて前記第２信号として出力する複数のフリップフロップを含むことを特徴とする，請求項２または３のいずれかに記載の発光表示装置。
5. 前記フリップフロップは，
   第１クロック信号に同期して前記入力信号を反転させて出力する第１インバータと，
   前記第１インバータの出力信号を反転させて前記第２信号として出力する第２インバータと，
   前記第２インバータの両端に接続され，前記第２信号を第２クロック信号に同期して反転させて出力する第３インバータと，
   を含むことを特徴とする，請求項４に記載の発光表示装置。
6. 前記第１クロック信号及び前記第２クロック信号は，互いに反転した信号であることを特徴とする，請求項５に記載の発光表示装置。
7. 前記複数のフリップフロップのうちの奇数番目のフリップフロップに印加される前記第１クロック信号と，偶数番目のフリップフロップに印加される前記第１クロック信号とは，互いに反転した信号であることを特徴とする，請求項６に記載の発光表示装置。
8. 前記走査駆動部は，隣接するフリップフロップのうちの第２フリップフロップに含まれる前記第２インバータの入力信号を前記発光信号として出力することを特徴とする，請求項５に記載の発光表示装置。
9. 前記走査駆動部は，前記隣接するフリップフロップのうちの第１フリップフロップの出力信号及び前記発光信号が前記第１レベルである区間で前記第２レベルのパルスを有する信号を生成し，前記選択信号として出力することを特徴とする，請求項８に記載の発光表示装置。
10. 前記第１期間は，前記第１クロック信号の半周期期間と同一であることを特徴とする，請求項４〜９のいずれかに記載の発光表示装置。
11. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含み，マトリックス状に形成された複数の画素回路と；
    前記画素回路を選択するための選択信号を伝達する複数の第１走査線と；
    前記画素回路の発光期間を制御するための前記発光信号を伝達する複数の第２走査線と；
    第１レベルのパルスを有する第１信号をクロック信号に応答して第１期間だけ順次に遅延させて複数の第２信号を出力する第１駆動部と；
    前記複数の第２信号及び前記第２信号が反転した第３信号が入力され，前記第２信号及び前記第３信号が前記第１レベルである区間で第２レベルのパルスを有する前記選択信号を生成する第２駆動部と；
    前記複数の第２信号及び第４信号が入力され，前記第２信号及び前記第４信号が前記第１レベルである区間で前記第２レベルのパルスを有する信号を前記発光信号として出力する第３駆動部と；
    を含み，
    前記第１信号の第１レベルのパルス幅が調節されることによって、前記発光信号のデューティ比が調節されることを特徴とする，発光表示装置。
12. 前記第４信号は，前記クロック信号のレベルが変更される区間で前記第２レベルのパルスを有することを特徴とする，請求項１１に記載の発光表示装置。
13. 前記第１期間は，前記クロック信号の半周期期間と同一であることを特徴とする，請求項１１または１２のいずれかに記載の発光表示装置。
14. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含み，マトリックス状に形成された複数の画素回路と；
    前記画素回路を選択するための選択信号を伝達する複数の第１走査線と；
    前記画素回路の発光期間を制御するための前記発光信号を伝達する複数の第２走査線と；
    第１レベルのパルスを有する第１信号を第１クロック信号に応答して第１期間だけ順次に遅延させて複数の第２信号を出力する第１駆動部と；
    隣接する前記第２信号のうちの第１第２信号，及び第２第２信号を反転させた第３信号が前記第１レベルである区間で第２レベルのパルスを有する第４信号を生成し，前記第２第２信号を反転させて前記発光信号として出力する第２駆動部と；
    前記第４信号が入力され，前記第２レベルのパルス両端を所定期間の間に前記第１レベルに変換し，前記選択信号として出力する第３駆動部と；
    を含み，
    前記第１信号の第１レベルのパルス幅が調節されることによって、前記発光信号のデューティ比が調節されることを特徴とする，発光表示装置。
15. 前記第１期間は，前記第１クロック信号の半周期期間と同一であることを特徴とする，請求項１４に記載の発光表示装置。
16. 前記第１駆動部は，
    第２クロック信号に同期して前記入力信号を反転させて出力する第１インバータと，前記第１インバータの出力信号を反転させて前記第２信号として出力する第２インバータと，前記第２インバータの両端に接続され，前記第２信号を第３クロック信号に同期して反転させて出力する第３インバータとを各々含む複数のフリップフロップを含むことを特徴とする，請求項１４に記載の発光表示装置。
17. 前記複数のフリップフロップのうちの奇数番目のフリップフロップに印加される前記第２クロック信号は，前記第１クロック信号と同一であり，前記第３クロック信号は，前記第１クロック信号の反転信号であることを特徴とする，請求項１６に記載の発光表示装置。
18. 前記複数のフリップフロップのうちの偶数番目のフリップフロップに印加される前記第２クロック信号は，前記第１クロック信号の反転信号であり，前記第３クロック信号は，前記第１クロック信号と同一であることを特徴とする，請求項１７に記載の発光表示装置。
19. 前記第３信号は，前記第２第２信号を出力するフリップフロップに含まれる前記第２インバータの入力信号であることを特徴とする，請求項１８に記載の発光表示装置。
20. 前記第３駆動部は，前記第１レベル及び前記第２レベルを交互に有する第５信号がさらに入力され，前記第４信号が前記第２レベルであり前記第５信号が前記第１レベルである区間で前記選択信号が前記第２レベルのパルスを有するように出力することを特徴とする，請求項１４に記載の発光表示装置。
21. 前記第５信号は，前記第１クロック信号のレベルが変更される区間で前記第２レベルのパルスを有することを特徴とする，請求項２０に記載の発光表示装置。
22. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含む複数の画素回路，選択信号を伝達する複数の第１走査線，及び前記発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：
    第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；
    前記第２信号を反転させて前記発光信号として出力する第２段階；
    前記発光信号に対応する第２信号から前記第１期間前に生成された第２信号，及び前記発光信号が前記第１レベルである区間で第２レベルのパルスを有する信号を前記選択信号として出力する第３段階と；
    を含み，
    前記第１信号の第１レベルのパルス幅が調節されることによって、前記発光信号のデューティ比が調節されることを特徴とする，発光表示装置の駆動方法。
23. 前記選択信号の幅は，前記第１期間と同一であることを特徴とする，請求項２２に記載の発光表示装置の駆動方法。
24. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含む複数の画素回路，選択信号を伝達する複数の第１走査線，及び前記発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：
    第１レベルのパルスを有する第１信号をクロック信号に同期して第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；
    前記第２信号を反転させて第２レベルのパルスを有する第３信号を生成する第２段階と；
    前記第３信号の前記第２レベルのパルス両端を所定の期間の間に前記第１レベルに変換し，前記発光信号として出力する第３段階と；
    前記第２信号及び前記発光信号が前記第１レベルである区間で第２レベルのパルスを有する信号を前記選択信号として出力する第４段階と；
    を含み，
    前記第１信号の第１レベルのパルス幅が調節されることによって、前記発光信号のデューティ比が調節されることを特徴とする，発光表示装置の駆動方法。
25. 前記第１期間は，前記クロック信号の半周期期間と同一であることを特徴とする，請求項２４に記載の発光表示装置の駆動方法。
26. データ信号に従う電流が発生する駆動トランジスタ，及び前記駆動トランジスタと発光素子の間に連結されており，発光信号によってオン／オフが制御されるトランジスタを含む複数の画素回路，選択信号を伝達する複数の第１走査線，及び前記発光信号を伝達する複数の第２走査線を含む発光表示装置を駆動する方法において：
    第１レベルのパルスを有する第１信号を第１期間だけ順次に遅延させて複数の第２信号を生成する第１段階と；
    前記第２信号を反転させて前記発光信号として出力する第２段階と；
    前記第２信号及び前記発光信号が前記第１レベルである区間で第２レベルのパルスを有する第３信号を出力する第３段階と；
    前記第３信号の前記第２レベルのパルス両端を所定の期間の間に前記第１レベルに変換し，前記選択信号として出力する第４段階と；
    を含み，
    前記第１信号の第１レベルのパルス幅が調節されることによって、前記発光信号のデューティ比が調節されることを特徴とする，発光表示装置の駆動方法。

Images