JP2003068866A - 半導体集積回路装置および半導体集積回路装置の設計方法 - Google Patents
半導体集積回路装置および半導体集積回路装置の設計方法Info
- Publication number
- JP2003068866A JP2003068866A JP2002163460A JP2002163460A JP2003068866A JP 2003068866 A JP2003068866 A JP 2003068866A JP 2002163460 A JP2002163460 A JP 2002163460A JP 2002163460 A JP2002163460 A JP 2002163460A JP 2003068866 A JP2003068866 A JP 2003068866A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- output signal
- block
- scan block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
むLSIの設計において、スキャンFF及びセレクタの
追加を不要とし、設計期間を短縮する。 【解決手段】 入力信号及び出力信号を持つ非スキャン
ブロック1と、非スキャンブロックの入力信号及び出力
信号が入力され、いずれか一方を選択して外部出力信号
6として出力するセレクタ2とを備える。セレクタは、
スキャンテストを行なう場合は非スキャンブロックの入
力信号4を選択し、スキャンテストを行なわない場合は
非スキャンブロックの出力信号を選択するように制御さ
れる。
Description
置(以下、LSIと記述する。)に関し、特に、故障診
断において非スキャンテスト手法が適用されるブロック
(以下、非スキャンブロックと記述する。)と、スキャ
ンテスト手法が適用されるブロック(以下、スキャンブ
ロックと記述する。)とを内蔵したLSIに関する。
を含むLSIにおいては、スキャンテストにおける故障
検出率を向上するために、スキャンブロックの入出力ピ
ンにスキャンフリップフロップ(以下、スキャンFFと
記述する。)を挿入している。図7は、スキャンブロッ
クの一例を示すブロック図である。スキャンブロック6
0は、AND回路61、スキャンFF62、NOT回路
65からなる。63は入力信号、64は出力信号、66
はスキャンシフトイン信号、67はスキャンシフトアウ
ト信号を示す。
ロックとを含み、故障診断においてスキャンテスト手法
を用いるLSIモジュールの模式図である。図8Aは想
定し得る最もシンプルな構成のLSIモジュール80、
図8Bは従来技術において実際に用いられていた構成の
LSIモジュール90を示す。81、93は非スキャン
ブロック、82、84はスキャンFF、87はセレクタ
である。85、91、94は入力信号、86、92、9
5は出力信号、88はスキャンシフトイン信号、89は
スキャンシフトアウト信号を示す。
場合は、スキャンFFのQとDTをシフトレジスタのよ
うに接続する。そして、シフトイン動作でスキャンFF
の値を任意に設定し、キャプチャ動作でスキャンFFの
D入力信号を取り込み、シフトアウト動作でスキャンF
Fの値をLSIモジュール外部に出力する仕組みとなっ
ている。
ンテストのことを考慮されずに設計されたブロックであ
る。そのため、スキャンテスト時に、入力信号91、9
4はスキャンFFの入力等になっていないので、入力信
号91、94の値をLSIモジュール外部に出力するこ
とが出来ない。また、スキャンテスト時に、出力信号9
2、95はスキャンFFの出力等になっていないので、
出力信号92、95の値を設定することが出来ない。
キャンテストによる故障の検出について以下に説明す
る。
縮退故障、I2入力端子の0縮退故障、及びO1出力端
子の0縮退故障を検出する場合を説明する。この場合
は、I1入力端子とI2入力端子に“1”を入力し、O
1出力端子の値を観測する必要がある。I1入力端子に
“1”を入力するには、スキャンFF62に“1”をシ
フトインすればよい。また、O1出力端子の値を観測す
るには、スキャンFF62でキャプチャ動作を行ってO
1出力端子の値をスキャンFF62に保持し、シフトア
ウト動作をすればよい。しかし、I2入力端子に“1”
を入力できるか否かは、入力信号63の供給元に依存す
る。そこで、AND回路61の入力段も含めたLSIモ
ジュールの従来構成について考察する。
力信号63として非スキャンブロック81の出力信号9
2が供給されるため、図7のI2入力端子に“1”を意
図的に入力することが出来ない。よって、AND回路6
1のI1入力端子の0縮退故障、I2入力端子の0縮退
故障、及びO1出力端子の0縮退故障を検出することは
出来ない。
ジュール90のような構成を用いる必要があった。LS
Iモジュール90では、入力信号63の供給側にセレク
タ87、スキャンFF82を設けて、スキャンテスト時
にスキャンFF82を用いて入力信号63として任意の
値を設定可能とする。このようにセレクタ87、スキャ
ンFF82を設けることにより、AND回路61のI2
入力端子に“1”を意図的に入力することができる。そ
れにより、AND回路61のI1入力端子の0縮退故
障、I2入力端子の0縮退故障、及びO1出力端子の0
縮退故障を検出することができる。
1縮退故障、あるいはI2入力端子の1縮退故障を検出
する場合も、I2入力端子に所定の値を意図的に入力す
ることが必要である。そのために、図8BのLSIモジ
ュール90のような構成が必要である。
縮退故障を検出する場合を説明する。この場合は、AN
D回路61のI1入力端子もしくはI2入力端子のどち
らか一方に“0”を入力し、O1出力端子の値を観測す
る必要がある。I1入力端子に“0”を入力するには、
スキャンFF62に“0”をシフトインすればよい。ま
た、O1出力端子の値を観測するには、スキャンFF6
2でキャプチャ動作を行ってO1出力端子の値をスキャ
ンFF62に保持し、シフトアウト動作をすればよい。
このようにスキャンFF62を制御することにより、A
ND回路61のO1出力信号の1縮退故障を検出でき
る。従って、AND回路61のO1出力信号の1縮退故
障は、スキャンブロック60の入力信号63の供給元が
非スキャンブロックの出力信号であるか否かには依存せ
ずに検出することができる。つまり、図8AのLSIモ
ジュール80、あるいは図8BのLSIモジュール90
のいずれの構成であっても、AND回路61のO1出力
信号の1縮退故障の検出は可能である。
5の故障の検出について説明する。
2出力端子の0縮退故障を検出する場合を説明する。こ
の場合は、I3入力端子に“1”を入力し、O2出力端
子の値を観測する必要がある。I3入力端子に“1”を
入力するには、スキャンFF62に“1”をシフトイン
すればよい。しかし、O2出力端子の値を観測できるか
どうかは、出力信号64の供給先に依存する。そこで、
AND回路61の出力段を含めたLSIモジュールの従
来構成について考察する。
合、出力信号64が非スキャンブロック93の入力信号
94として供給されるため、O2出力端子の値を観測す
ることが出来ない。よって、NOT回路65のI3入力
端子とO2出力端子の0縮退故障を検出することは出来
ない。
合、出力信号64の供給先として更にスキャンFF84
が設けられている。スキャンテスト時にスキャンFF8
4を用いて出力信号64の値に対するキャプチャ動作を
行ってスキャンFF84に保持し、続いてシフトアウト
動作を行ない、LSIモジュール90外部で出力信号6
4の値を観測できる。この構成を用いることにより、O
2出力端子の値を観測することができ、NOT回路65
のI3入力端子とO2出力端子の0縮退故障を検出する
ことができる。
O2出力端子の1縮退故障を検出する場合も、O2出力
端子の値を観測することが必要である。そのために、図
8BのLSIモジュール90のような構成が必要であ
る。
80の構成は、想定し得るLSIモジュール構成として
最もシンプルであるが、従来構成のスキャンブロックに
ついては適用することができない。
路61及びNOT回路65の、入力端子及び出力端子の
縮退故障が検出できる条件をまとめた図である。以降の
説明において、入力信号63を供給元に設けたスキャン
FFで制御できる場合に検出できる故障を故障Aとす
る。出力信号64を供給先に設けたスキャンFFで観測
できる場合に検出できる故障を故障Bとする。入力信号
63を供給元に設けたスキャンFFで制御できるか否
か、および、出力信号64を供給先に設けたスキャンF
Fで観測できるか否かに関わらず、スキャンブロック内
部のスキャンFF62によって検出可能な故障を故障C
と記述する。
ナログ−デジタル変換器)のように、アナログ回路部と
それを制御するデジタル回路部とを含むブロックにおい
て、アナログ回路部には非スキャンテストを用い、デジ
タル回路部にはスキャンテストを用いる場合がある。そ
の場合は、上述と同じ理由により、アナログ回路とデジ
タル回路を行き来する信号の通路にスキャンFFを挿入
する必要があった。
図である。A/D変換器105は、デジタル回路部10
0、アナログ回路部101、スキャンFF106、10
7、セレクタ108からなる。102、103は入力信
号、104は出力信号を示す。図7に示したスキャンテ
スト手法が適用されるブロック60と同様に、アナログ
回路部101からデジタル回路部100へ入力される信
号がスキャンテスト時に制御できれば検出できる故障
A’と、デジタル回路部100からアナログ回路部10
1へ出力される信号がスキャンテスト時に観測できれば
検出できる故障B’が存在する。そして、スキャンFF
106、107、セレクタ108によって、図8Bを参
照した説明と同様にして、故障A’、故障B’が検出さ
れる。
の、汎用マイクロコントローラLSIの模式図である。
モード制御回路110、ROM111、RAM112、
シリアルI/F113、アナログ回路114a、114
bは非スキャンブロックである。CPU115、タイマ
116、A/D変換デジタル回路117、D/A変換デ
ジタル回路118はスキャンブロックである。119は
入力出力制御回路を示す。上述の従来例と同様に、スキ
ャンテストにおけるスキャンブロックの故障検出率を向
上するために、スキャンブロックと非スキャンブロック
の間にスキャンFFを追加する必要がある。
ーラLSIに、スキャンテストを可能にするためのスキ
ャンFF、セレクタを追加した状態を示す。120〜1
33はスキャンFF、200〜206はセレクタであ
る。スキャンFF120〜133、セレクタ200〜2
06は、スキャンブロックと非スキャンブロックの間に
それぞれ挿入されている。図12のLSIの場合、スキ
ャンFFとセレクタが7ヶ所に挿入されている。
クから出力される信号を示す。この信号は、スキャンテ
スト中、値を任意に設定することが出来ない。しかし、
スキャンテスト中はセレクタ201−206によって、
値を自由に設定できるスキャンFF121、123、1
25、126、129、131、133の出力に切り替
える。
ャンブロックに入力される信号である。この信号はスキ
ャンテスト中、値を観測することが出来ない。しかし、
スキャンFF120、122、124、127、12
8、130、132により値をキャプチャすることによ
り、スキャンテスト中に値を観測できる。
いて説明する。図13は、LSIのIPベース設計にお
けるスキャン回路設計フローを示す。S1は、非スキャ
ンブロックIPとスキャンブロックIPの間に挿入する
スキャンFFブロックを設計するステップである。S2
は、各IP、スキャンFFブロックを接続するステップ
である。S3は、各IP、スキャンFFブロックの接続
を検証するステップである。S4は、スキャンFFブロ
ックを論理合成するステップである。S5は、スキャン
FF,セレクタを挿入したパスのタイミングを検証する
ステップである。S6は、スキャン動作検証ステップで
ある。
〜S6について具体的に説明する。
133、セレクタ200〜206を設計する。通常、ス
キャンFF120〜133、セレクタ200〜206は
RT(レジスタトランスファ)レベルのHDL(ハード
ウェア記述言語)により記述される。
133、セレクタ200〜206、モード制御回路11
0、ROM111、RAM112、シリアルI/F11
3、アナログ回路114a、114b、CPU115、
タイマ116、A/D変換デジタル回路117、D/A
変換デジタル回路118を、図12のように接続する。
133、セレクタ200〜206のRTレベルのHDL
を論理合成し、ネットリストに変換する。
133の入力容量によって増大する配線遅延と、挿入さ
れたセレクタ200〜206を通過するときに生じる信
号遅延による、回路の誤動作の有無を検証する。
トをATPG(自動テストパターン生成)ツールに入力
して、スキャンパターンを生成する。
と、スキャンパターン生成に失敗するため、非スキャン
ブロックIPとスキャンブロックIPの間に挿入するス
キャンFFブロックを設計するステップS1まで戻って
バグを修正する。
来のLSIでは、設計時におけるスキャンテストによる
故障検出率を向上するためには、スキャンブロック、C
PU、タイマ、A/D変換デジタル回路、D/A変換デ
ジタル回路等と、非スキャンブロック、モード制御回
路、ROM、RAM、シリアルI/F、アナログ回路等
との間に、スキャンFF及びセレクタを追加する必要が
あり、設計期間が増大するという問題があった。
イクロコントローラLSIに対してスキャンテストを実
施するために必要な工数は以下の通りである。
程であるので、7ヶ所全体では7日を要する。ステップ
S2に要する期間は1時間/1ヶ所程であるので、7ヶ
所全体では7時間(1日) を要する。ステップS3に
要する期間は1時間/1ヶ所程であるので、7ヶ所全体
では7時間(1日)を要する。ステップS4に要する期
間は半日/1ヶ所であるので、7ヶ所全体では3.5日
を要する。ステップS5に要する期間は半日/1ヶ所で
あるの、7ヶ所全体では3.5日を要する。ステップS
6には、1日/1LSIを要する。
と、ステップS1に戻って再設計をする必要がある。再
設計を1度行ったと仮定すると、図11の汎用マイクロ
コントローラLSIに対してスキャンテストを実施する
ために必要な工数は、(7日+1日+1日+3.5日+
3.5日+1日)×2=34日である。
で、非スキャンブロックとスキャンブロックを含むLS
Iの設計において、スキャンFF及びセレクタの追加を
不要とし、設計期間を短縮することを目的とする。
装置は、非スキャンブロックと、スキャンブロックとを
含む。上記の目的を達成するために、第1の半導体集積
回路装置は、入力信号及び出力信号を持つ前記非スキャ
ンブロックと、前記非スキャンブロックの入力信号及び
出力信号が入力され、いずれか一方を選択して外部出力
信号として出力するセレクタとを備える。前記セレクタ
は、スキャンテストを行なう場合は前記非スキャンブロ
ックの入力信号を選択し、前記スキャンテストを行なわ
ない場合は前記非スキャンブロックの出力信号を選択す
るように制御される。
ャンブロックの入力信号を制御可能に、出力信号を観測
可能にすることができるため、LSIを設計する時にス
キャンテスト用のスキャンFFやセレクタを追加するこ
となく、スキャンテストにおける高い故障検出率が得ら
れる。
クの入力信号、出力信号、及び前記外部出力信号がそれ
ぞれ1つまたは複数で、かつ、3種の前記信号が同数で
あることが好ましい。各信号の数をこの関係とすること
により、各信号が単数の場合でも多数の場合でも同様に
して、本発明が適用可能となるからである。
力信号と第1および第2の出力信号を持つ前記非スキャ
ンブロックと、スキャンフリップフロップと、前記非ス
キャンブロックの入力信号及び第1の出力信号が入力さ
れ、いずれか一方を選択して第1の外部出力信号として
出力する第1のセレクタと、前記スキャンフリップフロ
ップの出力信号及び前記非スキャンブロックの第2の出
力信号が入力され、いずれか一方を選択して第2の外部
出力信号として出力する第2のセレクタとを備える。前
記第1のセレクタは、前記スキャンテストを行なう場合
は前記非スキャンブロックの入力信号を選択し、前記ス
キャンテストを行わない場合は前記非スキャンブロック
の第1の出力信号を選択するように制御される。前記第
2のセレクタは、前記スキャンテストを行なう場合は前
記スキャンフリップフロップからの出力信号を選択し、
前記スキャンテストを行わない場合は前記非スキャンブ
ロックの第2の出力信号を選択するように制御される。
ブロックが第1の出力信号と第2の出力信号を持つ場合
でも、第1の半導体集積回路装置と同様の効果を奏する
ことができる。
クの第1の入力信号、第1の出力信号、及び前記第1の
外部出力信号がそれぞれ1つまたは複数で、かつ、3種
の前記信号が同数であり、前記非スキャンブロックの第
2の出力信号、前記スキャンフリップフロップの出力信
号、前記非スキャンブロックの第2の外部出力信号がそ
れぞれ1つまたは複数で、かつ、3種の前記信号が同数
であることが好ましい。
1の入力信号、第2の入力信号及び出力信号を持つ前記
非スキャンブロックと、前記非スキャンブロックの第2
の入力信号が入力されるスキャンフリップフロップと、
前記非スキャンブロックの第1の入力信号及び出力信号
が入力され、いずれか一方を選択して外部出力信号とし
て出力するセレクタとを備える。前記セレクタは、前記
スキャンテストを行なう場合は前記非スキャンブロック
の第1の入力信号を選択し、前記スキャンテストを行わ
ない場合は前記非スキャンブロックの出力信号を選択す
るように制御される。前記スキャンフリップフロップ
は、前記スキャンテストを行なう場合に、前記非スキャ
ンブロックの第2の入力信号の値を観測するように制御
される。
ブロックが第1の入力信号と第2の入力信号を持つ場合
でも、第1の半導体集積回路装置と同様の効果を奏する
ことができる。
クの第1の入力信号、前記非スキャンブロックの出力信
号、前記外部出力信号がそれぞれ1つまたは複数で、か
つ、3種の前記信号が同数であり、前記非スキャンブロ
ックの第2の入力信号が1つまたは複数であることが好
ましい。
力信号及び出力信号を持つ前記スキャンブロックと、外
部入力信号及び前記スキャンブロックの出力信号が入力
され、いずれか一方を選択して前記スキャンブロックへ
入力するセレクタとを備える。前記セレクタは、スキャ
ンテストを行なう場合は前記スキャンブロックの出力信
号を選択し、前記スキャンテストを行わない場合は前記
外部入力信号を選択するように制御される。
ャンブロックの入力信号を制御可能に、出力信号を観測
可能にすることができるため、LSIを設計する時にス
キャンテスト用のスキャンFFやセレクタを追加するこ
となく、スキャンテストにおける高い故障検出率が得ら
れる。
の入力信号、出力信号、及び前記外部入力信号がそれぞ
れ1つまたは複数であり、かつ、3種の前記信号が同数
であることが好ましい。
力信号と第1および第2の出力信号を持つ前記スキャン
ブロックと、前記スキャンブロックの第2の出力信号が
入力されるスキャンフリップフロップと、前記外部入力
信号及び前記スキャンブロックの第1の出力信号が入力
され、いずれか一方を選択して前記スキャンブロックへ
入力するセレクタとを備える。前記セレクタは、前記ス
キャンテストを行なう場合は前記スキャンブロックの第
1の出力信号を選択し、前記スキャンテストを行わない
場合は前記外部入力信号を選択するように制御される。
前記スキャンフリップフロップは、前記スキャンテスト
を行なう場合に、前記スキャンブロックの第2の出力信
号の値を観測するように制御される。
の出力信号と第2の出力信号を持つ場合でも、第4の半
導体集積回路装置と同様の効果を奏することができる。
の入力信号、第1の出力信号、前記外部出力信号がそれ
ぞれ1つまたは複数で、かつ、3種の前記信号が同数で
あり、前記スキャンブロックの第2の出力信号が1つま
たは複数であることが好ましい。本発明の第6の半導体
集積回路装置は、入力信号と出力信号を持つ前記スキャ
ンブロックと、入力信号と出力信号を持ち前記スキャン
ブロックにより制御される前記非スキャンブロックと、
前記スキャンブロックの出力信号及び前記非スキャンブ
ロックの出力信号が入力され、いずれか一方を選択して
前記スキャンブロックに入力するセレクタとを備える。
前記セレクタは、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択するように制御される。
スキャンブロックにより制御される非スキャンブロック
を持つ構成において、スキャンテスト時にスキャンブロ
ックの入力信号を制御可能に、出力信号を観測可能にす
ることができるため、LSIを設計する時にスキャンテ
スト用のスキャンFFやセレクタを追加することなく、
スキャンテストにおける高い故障検出率が得られる。
の入力信号、出力信号、前記非スキャンブロックの出力
信号がそれぞれ1つまたは複数で、かつ、3種の前記信
号が同数であり、前記非スキャンブロックの入力信号が
1つまたは複数であることが好ましい。
方法によれば、スキャンブロックと、入力信号及び出力
信号を持つ非スキャンブロックの接続を設計する際に、
スキャンテストを行なう場合は前記非スキャンブロック
の入力信号を選択し、前記スキャンテストを行なわない
場合は前記非スキャンブロックの出力信号を選択して出
力するように制御されるセレクタを配置する。そして、
前記セレクタの出力が前記スキャンブロックへの外部出
力信号となるように、前記セレクタを介して前記非スキ
ャンブロックと前記スキャンブロックを接続する。
ロックとスキャンブロックを含むLSIを設計する際
に、スキャンブロックと非スキャンブロックの間にスキ
ャンFF、セレクタを追加することなく、簡素な構成と
することができ、設計期間を短縮することができる。
ブロックの入力信号、出力信号、及び前記外部出力信号
がそれぞれ1つまたは複数で、かつ、3種の前記信号が
同数とすることが好ましい。
方法によれば、スキャンブロックと、入力信号と第1お
よび第2の出力信号を持つ前記非スキャンブロックの接
続を設計する際に、スキャンフリップフロップと、前記
スキャンテストを行なう場合は前記非スキャンブロック
の入力信号を選択し、前記スキャンテストを行わない場
合は前記非スキャンブロックの第1の出力信号を選択す
るように制御される第1のセレクタと、前記スキャンテ
ストを行なう場合は前記スキャンフリップフロップから
の出力信号を選択し、前記スキャンテストを行わない場
合は前記非スキャンブロックの第2の出力信号を選択す
るように制御される第2のセレクタとを配置する。そし
て、前記第1のセレクタの出力が前記スキャンブロック
への第1の外部出力信号となり、前記第2のセレクタの
出力が前記スキャンブロックへの第2の外部出力信号と
なるように、前記第1及び第2のセレクタを介して前記
非スキャンブロックと前記スキャンブロックを接続す
る。
ブロックの第1の入力信号、第1の出力信号、及び前記
第1の外部出力信号がそれぞれ1つまたは複数で、か
つ、3種の前記信号が同数であり、前記非スキャンブロ
ックの第2の出力信号、前記スキャンフリップフロップ
の出力信号、前記非スキャンブロックの第2の外部出力
信号がそれぞれ1つまたは複数で、かつ、3種の前記信
号が同数とすることが好ましい。
方法によれば、スキャンブロックと、第1の入力信号、
第2の入力信号及び出力信号を持つ前記非スキャンブロ
ックの接続を設計する際に、前記スキャンテストを行な
う場合に前記非スキャンブロックの第2の入力信号の値
を観測するように制御されるスキャンフリップフロップ
と、前記スキャンテストを行なう場合は前記非スキャン
ブロックの第1の入力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択して出力するように制御されるセレクタとを配置
する。そして、前記セレクタの出力が前記スキャンブロ
ックへの外部出力信号となるように、前記セレクタを介
して前記非スキャンブロックと前記スキャンブロックを
接続する。
ブロックの第1の入力信号、前記非スキャンブロックの
出力信号、前記外部出力信号がそれぞれ1つまたは複数
で、かつ、3種の前記信号が同数であり、前記非スキャ
ンブロックの第2の入力信号が1つまたは複数とするこ
とが好ましい。
方法によれば、入力信号と出力信号を持つスキャンブロ
ックと、非スキャンブロックの接続を設計する際に、ス
キャンテストを行なう場合は前記スキャンブロックの出
力信号を選択し、前記スキャンテストを行わない場合は
外部入力信号を選択して前記スキャンブロックへ入力す
るように制御されるセレクタを配置する。そして、前記
非スキャンブロックの外部出力信号が前記セレクタへの
外部入力信号となるように、前記セレクタを介して前記
非スキャンブロックと前記スキャンブロックを接続す
る。
ロックの入力信号、出力信号、及び前記外部入力信号が
それぞれ1つまたは複数であり、かつ、3種の前記信号
が同数とすることが好ましい。
方法によれば、入力信号と第1および第2の出力信号を
持つ前記スキャンブロックと、前記非スキャンブロック
の接続を設計する際に、前記スキャンテストを行なう場
合に前記スキャンブロックの第2の出力信号の値を観測
するように制御されるスキャンフリップフロップと、前
記スキャンテストを行なう場合は前記スキャンブロック
の第1の出力信号を選択し、前記スキャンテストを行わ
ない場合は前記外部入力信号を選択して前記スキャンブ
ロックへ入力するように制御されるセレクタとを配置す
る。そして、前記非スキャンブロックの外部出力信号が
前記セレクタへの外部入力信号となるように、前記セレ
クタを介して前記非スキャンブロックと前記スキャンブ
ロックを接続する。
ロックの入力信号、第1の出力信号、前記外部出力信号
がそれぞれ1つまたは複数で、かつ、3種の前記信号が
同数であり、前記スキャンブロックの第2の出力信号が
1つまたは複数とすることが好ましい。
方法によれば、入力信号と出力信号を持つ前記スキャン
ブロックと、入力信号と出力信号を持ち前記スキャンブ
ロックにより制御される前記非スキャンブロックの接続
を設計する際に、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択して出力するように制御されるセレクタを配置す
る。そして、前記セレクタの出力が前記スキャンブロッ
クへの入力信号となるように、前記セレクタを介して前
記非スキャンブロックと前記スキャンブロックを接続す
る。
ロックの入力信号、出力信号、前記非スキャンブロック
の出力信号がそれぞれ1つまたは複数で、かつ、3種の
前記信号が同数であり、前記非スキャンブロックの入力
信号が1つまたは複数とすることが好ましい。
第1の半導体集積回路装置は、非スキャンブロックの入
力信号及び出力信号と、非スキャンブロックを含むユニ
ットの外部出力信号が、それぞれ1つまたは複数で、か
つ、3種の信号が同数である例である。図1A、1Bに
は、入力信号、出力信号、外部出力信号ともに1つであ
る例を示す。それらの信号が2つ以上処理される場合に
は、1つの場合の構成を、並列に複数用いれば良い。
ブロックの模式図である。図1Aにおいて、1、3は非
スキャンブロック、2はセレクタである。4は非スキャ
ンブロック1の入力信号、1aは非スキャンブロック1
の出力信号、5はセレクタ2に対する制御信号、6は非
スキャンブロック3の出力信号を示す。入力信号4、出
力信号1a、及び出力信号6がそれぞれ、上記の入力信
号、出力信号、及び外部出力信号に相当する。
スキャンブロック1に対してセレクタ2が付加されたユ
ニットである。以降の説明においてLSIモジュールを
構成する場合の説明の便宜上、このユニットも非スキャ
ンブロックと称する。他の実施形態の説明においても同
様である。
タ2により、出力信号6として供給される信号を制御可
能である。つまり、セレクタ2は、制御信号5による切
り換え制御により、入力信号4または出力信号1aのい
ずれかを選択して、出力信号6とすることができる。ス
キャンテストを行う場合は、入力信号4を出力信号6と
して出力するように、セレクタ2を切り換える。一方、
スキャンテストを行わない場合は、出力信号1aを出力
信号6として出力するように、セレクタ2を切り換え
る。
により、LSIモジュールにおける故障検出を行うため
の構成が簡単になることを説明する。
ブロックの入力段および出力段に非スキャンブロックを
設けたLSIモジュールにおいては、図8Aに示したよ
うなシンプルな構成とすることができなかった。すなわ
ち図8Bの構成のように、スキャンブロック60の入力
段にスキャンFF82およびセレクタ87が必要であ
り、出力段にスキャンFF84が必要であった。
力段に本実施形態の非スキャンブロック3を設けたLS
Iモジュールの場合、シンプルな図8Aに相当する構成
を採用することができる。図1Bに、非スキャンブロッ
ク3を適用したLSIモジュール10の構成を示す。L
SIモジュール10は、スキャンブロック60と非スキ
ャンブロック3を備え、故障診断においてスキャンテス
ト手法が用いられる。非スキャンブロック3は、図1A
に示した構成を有する。なお、説明の便宜上、スキャン
ブロック60の入力段に設けた非スキャンブロックに番
号3を、出力段に設けたものに番号3’を付すが、両者
の構成は同一である。LSIモジュール10の外部入出
力信号としては、入力信号85、出力信号86、スキャ
ンシフトイン信号88、スキャンシフトアウト信号8
9、及び非スキャンブロック3、3’に対する制御信号
51が存在する。
の構成により、スキャンテストにおいて、図9に示した
3つのタイプの故障A,B,Cを、以下の通り検出可能
である。
キャンブロック60における故障Aを検出するために
は、入力信号63として外部から任意の値を設定できる
ことが必要である。LSIモジュール10では、スキャ
ンブロック60の入力段側に非スキャンブロック3が用
いられているので、それが可能となる。これについて以
下に説明する。
行なう際、外部から制御信号51を与え、非スキャンブ
ロック3内部のセレクタ2を切り換えて、入力信号4を
出力信号6として選択する。入力信号4は入力信号85
であり、入力信号85は外部から与えられる信号であ
る。従って、入力信号85に任意の値を入力することに
よって、出力信号6を当該任意の値に設定できる。この
出力信号6は、スキャンブロック60の入力信号63と
して供給されるので、結局、入力信号85の値がスキャ
ンブロック60の入力信号63として与えられることと
なる。つまり、非スキャンブロック3をスキャンブロッ
ク60の入力段側に用いてLSIモジュール10を構成
することにより、LSIモジュール10のスキャンテス
トを行なう場合に、スキャンブロック60の入力信号6
3に任意の値を設定することができる。
出するためには、出力信号64の値を外部から観測でき
ることが必要である。スキャンブロック60の出力段側
には非スキャンブロック3’が用いられているので、出
力端子86を観測することにより、出力信号64の値を
外部から観測することが可能である。これについて以下
に説明する。
行なう際、外部から制御信号51を与え、非スキャンブ
ロック3’内部のセレクタを切り換えて、入力信号4’
を出力信号6’として選択する。入力信号4’はスキャ
ンブロック60の出力信号64であるので、出力信号
6’の値は出力信号64と同じ値になる。出力信号6’
は出力信号86として外部に出力されるので、結局、出
力信号86の値を観測することにより、スキャンブロッ
ク60の出力信号64の値を観測することができる。こ
のように非スキャンブロック3’をスキャンブロック6
0の出力段側に用いれば、図1Bに示すような簡単な構
成によって、出力端子86の値の観測によりスキャンブ
ロック60の出力信号64の値の観測が可能となる。そ
れにより、スキャンFFを追加することなくスキャンブ
ロック60の故障Bを検出できる。
たように、入力信号63の供給元、および、出力信号6
4の供給先にスキャンFFがあるか否かにかかわらず、
スキャンブロック60内部のスキャンFF62によって
検出することが可能である。
示した、本実施形態の非スキャンブロック3,3’を用
いたLSIモジュール構成により、スキャンテスト時に
検出すべき故障A,B,Cのすべてを検出することがで
きる。さらに、この構成によれば、図8Bの従来例で必
要とされていたスキャンFF82、84、セレクタ87
などが不要となり、設計が容易で、設計期間を短縮する
ことができる。
導体集積回路装置は、非スキャンブロックが入力信号と
第1及び第2の出力信号を持ち、非スキャンブロックを
含むユニットが第1及び第2の外部出力信号を持つ例で
ある。非スキャンブロックの入力信号及び第1の出力信
号と、第1の外部出力信号とは、それぞれ1つまたは複
数で、かつ、3種の信号が同数であり、非スキャンブロ
ックの第2の出力信号及びスキャンFFの出力信号と、
第2の外部出力信号とが、それぞれ1つまたは複数で、
かつ、3種の信号が同数である。図2A、2Bには、非
スキャンブロックの入力信号、第1及び第2の出力信号
と、第1及び第2の外部出力信号とが、ともに1つであ
る例を示す。それらの信号が2つ以上処理される場合で
も、1つの場合の構成を、並列に複数用いれば良い。
ブロック3aの模式図である。非スキャンブロック3a
は、図1Aに示した構成に、セレクタ9、スキャンFF
30が加えられ、更に第2の出力信号7を出力する構成
を有する。スキャンFF30は、シフトアウト動作によ
って値を観測可能である。非スキャンブロック1の出力
信号1a、1bがそれぞれ、セレクタ2、9に入力され
る。その他、図1Aに示したものと同様の要素について
は、同一の参照番号を付して説明する。このように、非
スキャンブロック3aにおいては、非スキャンブロック
1の1つの入力信号4、2つの出力信号1a、1b、及
び2つの外部出力信号である出力信号6、7が存在す
る。
以下のとおりである。非スキャンブロック3aは、制御
信号5を用いたセレクタ2の切り換え制御により、入力
信号4または出力信号1aのいずれかを選択して出力信
号6とする。また、制御信号5を用いたセレクタ9の切
り換えにより、スキャンFF30の出力信号または出力
信号1bのいずれかを選択して、出力信号7とする。
を用いたセレクタ2の切り換え制御により、入力信号4
を選択して出力信号6とする。また、制御信号5を用い
たセレクタ9の切り換え制御により、スキャンFF30
の出力信号を選択し、シフトイン信号により設定される
スキャンFF30の値を出力信号7とする。このよう
に、非スキャンブロック3aをスキャンブロックの入力
段に用いる場合、スキャンテスト時における出力制御に
際して、2つの出力信号6および7の制御が可能とな
る。また、非スキャンブロック3aをスキャンブロック
の出力段に用いる場合、スキャンテスト時における信号
の観測に際して、入力信号4を出力信号6により観測す
ることが可能であり、1つの入力信号の観測が可能とな
る。
御信号5を用いたセレクタ2および9の切り換え制御に
より、非スキャンブロック1の出力信号1a、1bを選
択して出力信号6、7とする。
とにより、LSIモジュールにおける故障検出を行うた
めの構成が簡単になることを説明する。
ャンブロック60aを備えたLSIモジュール10aの
模式図である。スキャンブロック60aは、2つの入力
信号63−1および63−2を持ち、1つの出力信号6
4を持つ。非スキャンブロック3aについては説明の便
宜上、スキャンブロック60aの入力段に設けたものに
参照番号3aを付し、出力段に設けたものに参照番号3
a’を付して説明する。LSIモジュール10aは、外
部入出力信号として、入力信号85、非スキャンブロッ
ク3a’の出力信号6’および7’に対応する出力信号
86−1および86−2、スキャンシフトイン信号8
8、スキャンシフトアウト信号89、非スキャンブロッ
ク3aおよび3a’に対する制御信号51を持ってい
る。
aの構成により、スキャンテストにおいて、図9に示し
た3つのタイプの故障A,B,Cを以下のとおり検出可
能である。
キャンブロック60aにおける故障Aを検出するために
は、入力信号63−1および63−2として外部から任
意の値を設定できることが必要である。
1については、実施形態1で示した場合と同じ動作によ
り、外部から入力信号85を介して任意の値が設定でき
る。つまり、外部から制御信号51を与え、非スキャン
ブロック3a内部のセレクタ2を切り換えて、入力信号
4を出力信号6として選択することにより、入力信号8
5の値をスキャンブロック60aの入力信号63−1と
して設定できる。
2については、スキャンFF30により任意の値が設定
できる。つまり、外部から制御信号51を与え、非スキ
ャンブロック3a内部のセレクタ9を切り換えて、スキ
ャンFF30の出力信号を出力信号7として選択するこ
とにより、スキャンFF30の値をスキャンブロック6
0aの入力信号63−2として設定できる。
検出するためには、スキャンブロック60aの出力信号
64の値を外部から観測できることが必要である。LS
Iモジュール10aでは、スキャンブロック60aの出
力段側に非スキャンブロック3a’が用いられているの
で、実施形態1と同様の動作によって、出力信号86−
1を観測することにより、出力信号64の値を観測する
ことが可能である。
たように、入力信号63−1,63−2の供給元、およ
び、出力信号64の供給先にスキャンFFがあるか否か
にかかわらず、スキャンブロック60a内部のスキャン
FF62によって検出することが可能である。
つのタイプの故障A,B,Cの検出が可能となる。さら
に、この構成によれば、図8Bの従来例で必要とされて
いたスキャンFF82、84、セレクタ87などが不要
となり、設計が容易で、設計期間を短縮することができ
る。
導体集積回路装置は、非スキャンブロックが第1および
第2の入力信号と出力信号を持つ例である。また、非ス
キャンブロックの第1の入力信号および出力信号と、外
部出力信号がそれぞれ1つまたは複数で、かつ、3種の
信号が同数であり、非スキャンブロックの第2の入力信
号が1つまたは複数である。図3A、3Bには、第1の
入力信号、第2の入力信号、出力信号、外部出力信号が
ともに1つである例を示す。それらの信号が2つ以上処
理される場合には、1つの場合の構成を、並列に複数用
いれば良い。
ブロック3bの模式図である。非スキャンブロック3b
は、図1Aに示した構成において、非スキャンブロック
1の入力段にスキャンFF31を設け、更に第2の入力
信号8が入力される構成を有する。スキャンFF31
は、スキャンテスト時にはシフトイン動作によって値を
設定可能である。その他、図1Aに示したものと同様の
要素については、同一の参照番号を付して説明する。こ
のように、非スキャンブロック3bにおいては、非スキ
ャンブロック1の2つの入力信号4および8、出力信号
1a、及び外部出力信号である1つの出力信号6が存在
する。
以下のとおりである。非スキャンブロック3bは、制御
信号5を用いたセレクタ2の切り換え制御により、入力
信号4または出力信号1aのいずれかを選択して出力信
号6とすることができる。
を用いたセレクタ2の切り換え制御により、入力信号4
を選択して出力信号6とする。このように、非スキャン
ブロック3bをスキャンブロックの入力段に用いること
により、スキャンテスト時における信号の出力制御に際
して、1つの出力信号6を制御することができる。ま
た、非スキャンブロック3bをスキャンブロックの出力
段に用いることにより、スキャンテスト時における信号
の観測に際して、入力信号4を出力信号6により観測す
ることが可能である。さらに、入力信号8の値をスキャ
ンFF31でキャプチャしてシフトアウトすることによ
り、入力信号8の観測も可能である。つまり、2つの入
力信号4および8の観測が可能である。
制御信号5を用いたセレクタ2の切り換え制御により、
出力信号1aを選択して出力信号6とする。
とにより、LSIモジュールにおける故障検出を行うた
めの構成が簡単になることを説明する。
ャンブロック60bを備えたLSIモジュール10bの
模式図である。スキャンブロック60bは、1つの入力
信号63を持ち、2つの出力信号64−1および64−
2を持つ。非スキャンブロック3bについては説明の便
宜上、スキャンブロック60bの入力段に設けたものに
参照番号3bを付し、出力段に設けたものに参照番号3
b’を付して説明する。LSIモジュール10bは、外
部入出力信号として、非スキャンブロック3bの入力信
号4および8に対応する入力信号85−1および85−
2、非スキャンブロック3b’の出力信号6に対応する
出力信号86、スキャンシフトイン信号88、スキャン
シフトアウト信号89、及び非スキャンブロック3bお
よび3b’に対する制御信号51を持っている。
bの構成により、スキャンテストにおいて、図9に示し
た3つのタイプの故障A,B,Cを以下のとおり検出可
能である。
キャンブロック60bにおける故障Aを検出するために
は、入力信号63に対して外部から任意の値を設定でき
ることが必要である。
ついては、実施形態1で示した場合と同じ動作により、
外部から入力信号85−1を介して任意の値が設定でき
る。つまり、外部から制御信号51を与え、非スキャン
ブロック3b内部のセレクタ2を切り換えて、入力信号
4を出力信号6として選択することにより、入力信号8
5−1の値をスキャンブロック60bの入力信号63と
して設定できる。
検出するためには、出力信号64−1および64−2の
値を外部から観測できることが必要である。LSIモジ
ュール10bでは、スキャンブロック60bの出力段側
に非スキャンブロック3b’が用いられているので、実
施形態1と同様の動作によって、出力端子86を観測す
ることにより、スキャンブロック60bの出力信号64
−1の値を観測することが可能となる。また、入力信号
8’の値をスキャンFF31でキャプチャしシフトアウ
トして入力信号8’を観測することにより、入力信号
8’として供給された出力信号64−2の観測も可能で
ある。
たように、入力信号63の供給元、および、出力信号6
4−1、64−2の供給先にスキャンFFがあるか否か
にかかわらず、スキャンブロック60b内部のスキャン
FF62によって検出することが可能である。
つのタイプの故障A,B,Cの検出が可能となる。さら
に、この構成によれば、図8Bの従来例で必要とされて
いたスキャンFF82、84、セレクタ87などが不要
となり、設計が容易で、設計期間を短縮することができ
る。
導体集積回路装置は、改良されたスキャンブロックを含
む例である。本実施形態においては、スキャンブロック
の入力信号および出力信号、外部入力信号がそれぞれ1
つまたは複数であり、かつ、3種の信号が同数である。
図4A、4Bには、入力信号、出力信号、外部入力信号
ともに1つである例を示す。それらの信号が2つ以上処
理される場合には、1つの場合の構成を、並列に複数用
いれば良い。
ロック20の模式図である。スキャンブロック20は、
組合せ回路21、スキャンFF22、セレクタ26を含
む。本実施形態4では説明を簡単にするため、組合せ回
路21がAND回路61とNOT回路65からなる場合
が示される。23は入力信号、24はセレクタ26に対
する制御信号、25は出力信号、66はスキャンシフト
イン信号、67はスキャンシフトアウト信号を示す。セ
レクタ26の出力信号、及び出力信号25がそれぞれ、
スキャンブロックの入力信号、出力信号に相当し、入力
信号23が外部入力信号に相当する。スキャンブロック
20の動作は以下のとおりである。
に、スキャンテスト時に自動スキャンテストパターン生
成ツールによって出力信号25の値を任意に設定でき、
セレクタ26の出力信号の欠陥をスキャンFF22によ
り検出できるように設計する。もしも、スキャンテスト
時に、自動スキャンテストパターン生成ツールによって
出力信号25の値を任意に設定できない場合は、任意に
設定できるように組合せ回路21の設計を変更する。ま
た、もしも、スキャンテスト時にセレクタ26の出力信
号の欠陥をスキャンFF22により検出できない場合に
も、その故障が検出できるように組合せ回路21の設計
を変更する。
トを実行する際には、以下のように組合わせ回路21の
入力を制御する。
う時は、制御信号24によりセレクタ26を切り換え
て、出力信号25を選択して組合せ回路21に入力す
る。出力信号25の値は、自動スキャンテストパターン
生成ツールによって任意の値に設定できるので、組合せ
回路21に自動スキャンテストパターンを入力してスキ
ャンテストを実行することができる。
わないときは、制御信号24によりセレクタ26を切り
換えて、入力信号23を選択して組合せ回路21に入力
する。つまり、スキャンテストでないときは、入力信号
23の供給元のモジュールからの出力信号を、組合わせ
回路21に入力することができる。
ク20と非スキャンブロック81、93を備えたLSI
モジュール10cの模式図である。85は入力信号、8
6は出力信号、88はスキャンシフトイン信号、89は
スキャンシフトアウト信号である。23はスキャンブロ
ック20の入力信号、25はその出力信号、24は制御
信号であり、それぞれ図4Aに対応している。
より、スキャンテストにおいて、故障A、B、Cを以下
のとおり検出可能である。
きる。LSIモジュール10cのスキャンテストを行な
う場合、制御信号24によりセレクタ26を切り換え
て、出力信号25を選択してAND回路61の入力Bと
する。この出力信号25は、シフトイン動作で自由に値
を設定できるスキャンFF22の値の反転された値であ
る。従って、図4BのLSIモジュール10cの構成に
よれば、スキャンFF22を用いて組合せ回路21の入
力信号を自由に制御できるので、故障Aを検出できる。
る。LSIモジュール10cのスキャンテストを行なう
場合、スキャンFF22に“1”をシフトインしてAN
D回路61の入力Aを“1”にし、制御信号24を操作
して出力信号25をAND回路61の入力Bとして選択
する。それにより、出力信号25をスキャンFF22を
用いてキャプチャして、シフトアウトすることができ
る。このように出力信号25はスキャンFF22を用い
て観測できるので、故障Bを検出できる。
たように、入力端子23の供給元、および、出力端子2
5の供給先にスキャンFFがあるか否かにかかわらず、
スキャンブロック20内部のスキャンFF22によって
検出することが可能である。
ックを用いたLSIモジュールの構成によれば、スキャ
ンテストにおいて検出が必要な、図9に示した3つのタ
イプの故障A,B,Cの検出が可能となる。また、図8
Bの従来例で必要とされていたスキャンFF82、8
4、セレクタ87などが不要となり、設計が容易とで、
設計期間を短縮することができる。
導体集積回路装置は、スキャンブロックが入力信号と第
1および第2の出力信号を持つ例である。また、スキャ
ンブロックの入力信号および第1の出力信号、外部出力
信号がそれぞれ1つまたは複数であり、かつ、3種の信
号が同数であり、さらに、スキャンブロックの第2の出
力信号が1つまたは複数である。図5A、5Bには、入
力信号、第1の出力信号、第2の出力信号、外部出力信
号がともに1つである例を示す。それらの信号が2つ以
上処理される場合には、1つの場合の構成を、並列に複
数用いれば良い。
ロック20aの模式図である。スキャンブロック20a
は、組合せ回路21a、スキャンFF22、32、セレ
クタ26を含む。本実施形態5では説明を簡単にするた
め、組合せ回路21aがAND回路61と2つのNOT
回路65からなる場合を示した。23は入力信号、24
はセレクタ26に対する制御信号、25および27は出
力信号、66はスキャンシフトイン信号、67はスキャ
ンシフトアウト信号である。スキャンブロック20aの
動作は以下のとおりである。
自動スキャンテストパターン生成ツールによって、出力
信号25の値を任意に設定できるように、また、セレク
タ26の出力信号の欠陥をスキャンFF22により検出
できるように設計しておく点は、実施形態4と同様であ
る。
ストを実行する際には、以下のように組合わせ回路21
aの入力を制御する。
は、制御信号24によりセレクタ26を切り換えて、出
力信号25を選択して組合せ回路21aに入力する。し
かしながら、スキャンブロック20aの入力信号数より
出力信号数が多いため、セレクタ26に入力出来ない出
力信号27が存在する。このような場合には、スキャン
テストに際して、スキャンFF32により出力信号27
の値の観測を行なう。
ときは、制御信号24によりセレクタ26を切り換え
て、入力信号23を選択して組合せ回路21aに入力す
る。
ク20aと非スキャンブロック81、93aを備えたL
SIモジュール10dの模式図である。85は入力信
号、86は出力信号、88はスキャンシフトイン信号、
89はスキャンシフトアウト信号である。23はスキャ
ンブロック20aの入力信号、25および27はその出
力信号、24は制御信号であり、それぞれ図5Aに対応
している。非スキャンブロック93aは、2つの入力信
号94−1および94−2を持ち、1つの出力信号95
を持っている。
より、スキャンテストにおいて、故障A、B、Cを以下
のとおり検出可能である。
きる。LSIのスキャンテストを行なう場合、制御信号
24によりセレクタ26を切り換えて、出力信号25を
選択してAND回路61の入力Bとする。この出力信号
25は、シフトイン動作で自由に値を設定できるスキャ
ンFF22の値の反転された値である。従って、図5B
のLSIモジュール10dの構成によれば、スキャンF
F22を用いて組合せ回路21aの入力信号を自由に制
御できるので、故障Aを検出できる。
る。LSIモジュール10dのスキャンテストを行なう
場合、スキャンFF22に“1”をシフトインしてAN
D回路61の入力Aを“1”にし、制御信号24を操作
して出力信号25をAND回路61の入力Bとして選択
する。それにより、出力信号25をスキャンFF22を
用いてキャプチャしてシフトアウトすることができる。
このように、出力信号25をスキャンFF22を用いて
観測できる。さらに、出力信号27はスキャンFF32
を用いて観測できる。このように2つの出力信号25お
よび27の両方とも観測できるので故障Bを検出でき
る。
たように、入力端子23の供給元、出力端子25および
27の供給先にスキャンFFがあるか否かにかかわら
ず、スキャンブロック20a内部のスキャンFF22に
よって検出することが可能である。
ックを用いたLSIモジュールの構成によれば、スキャ
ンテストにおいて検出が必要な、図9に示した3つのタ
イプの故障A,B,Cの検出が可能となる。また、図8
Bの従来例で必要とされていたスキャンFF82、8
4、セレクタ87などが不要となり、設計が容易とで、
設計期間を短縮することができる。
導体集積回路装置は、A/D変換器の例である。そのア
ナログ回路部は非スキャンブロックであり、デジタル回
路部はスキャンブロックである。非スキャンブロックと
スキャンブロック間でやりとりされる信号に関して、ス
キャンブロックの入力信号、出力信号、非スキャンブロ
ックの出力信号がそれぞれ1つまたは複数で、かつ、3
種の信号が同数であり、また、非スキャンブロックへの
入力信号が1つまたは複数である。図6には、スキャン
ブロックの入力信号、出力信号、非スキャンブロックの
入力信号、出力信号がともに1つである例を示す。それ
らの信号が2つ以上処理される場合には、1つの場合の
構成を、並列に複数用いれば良い。
40の模式図である。A/D変換器40は、セレクタ4
1、アナログ回路部42、及びデジタル回路部43を含
む。44および46は入力信号、45はセレクタ41の
制御信号、47は出力信号を示す。A/D変換器40の
動作は以下のとおりである。
る際に、スキャンテスト時に自動スキャンテストパター
ン生成ツールによって内部信号48の値を任意に設定で
きるように、また、セレクタ41の出力信号の欠陥をデ
ジタル回路部43で検出できるように設計する。もし、
スキャンテスト時に自動スキャンテストパターン生成ツ
ールによって内部信号48の値を任意に設定できない場
合は、任意に設定できるようにデジタル回路部43の設
計を変更する。また、もし、スキャンテスト時にセレク
タ41の出力信号の欠陥をデジタル回路部43で検出で
きない場合は、その欠陥が検出できるようにデジタル回
路部43の設計を変更する。
を行う時は、制御信号45によりセレクタ41を切り換
えて、デジタル回路部43の出力である内部信号48を
選択してデジタル回路部43に入力する。
45によりセレクタ41を切り換えて、アナログ回路部
42の出力である内部信号49を選択してデジタル回路
部43に入力する。
D変換器40においては、アナログ回路部42からデジ
タル回路部43へ入力される信号がスキャンテスト時に
制御できると検出できる故障A’と、デジタル回路部4
3からアナログ回路部42へ出力する信号がスキャンテ
スト時に観測できると検出できる故障B’の双方を検出
することができる。
キャンテストのために挿入された回路はセレクタ41の
みである。従って、図10のA/D変換器においては、
スキャンテストのためにスキャンFF106、107、
セレクタ108が挿入されているのに比べると、スキャ
ンFF106、107を省くことができる。なお、内部
信号48の個数が内部信号49の個数より多い場合は、
実施形態5と同様の手法を用いることができる。
示される構成の汎用マイクロコントローラLSIの設計
に際してスキャンテストを実施するために必要な工数の
削減として示される。すなわち本発明によれば、図13
に示したスキャン回路設計フローにおいて、ステップS
1〜ステップS5を省くことができ、スキャン動作検証
ステップS6において発覚するスキャン回路のバグをな
くすことが出来るため、34日を削減することが出来
る。
ロックの入力信号、出力信号がそれぞれ1本と1本、又
は1本と2本、又は2本と1本の場合について説明した
が、本発明は、入力信号、出力信号が複数本ある場合に
ついても同様に適用できる。
回路21、あるいは21aがAND回路とNOT回路か
らなる場合について説明したが、組合せ回路21が他の
形態の場合についても同様に、本発明を適用できる。
の本数より多い場合は、実施形態5のスキャンブロック
20aと同様の手法を適用することができる。
器40の場合について説明したが、本発明は、非スキャ
ンブロックとスキャンブロックを含む他の構成の機能ブ
ロックに適用して、同様の効果を得ることができる。
スキャンブロックとスキャンブロックを含むLSIを設
計する際に、スキャンブロックと非スキャンブロックの
間にスキャンFF、セレクタを追加することなく、簡素
な構成とすることができ、設計期間を短縮することがで
きる。
テスト対象ブロックに関する高い故障検出率を得ること
ができる。
ロックの模式図
たLSIモジュールの例を示す模式図
ロックの模式図
たLSIモジュールの例を示す模式図
ロックの模式図
たLSIモジュールの例を示す模式構成図
ックの模式図
LSIモジュールの例を示す模式図
ックの模式構成図
LSIモジュールの例を示す模式図
式図
ジュールのシンプルな構成を示す模式図
ルの構成を示す模式図
検出できる条件を分類して示した図
の模式図
マイクロコントローラLSIを示す模式図
スキャン回路設計を示すフロー図
セレクタ 4,8,23,44,46,63,63−1,63−
2,85,85−1,85−2,91,94,94−
1,94−2,102,103 入力信号 5,24,45 制御信号 1a,1b,6,7,25,27,47,64,64−
1,64−2,86,86−1,86−2,92,9
5,104 出力信号 10,10a,10b,10c,10d,80,90
LSIモジュール 20,20a,60 スキャンブロック 22,30〜32,62,82,84,106,10
7,120〜133 スキャンFF 21 組合せ回路 43,100 デジタル回路部 42,101 アナログ回路部 40,105 A/D変換器 48,49 内部信号 61 AND回路 65 NOT回路 66,88 スキャンシフトイン信号 67,89 スキャンシフトアウト信号
Claims (24)
- 【請求項1】 故障診断において非スキャンテスト手法
が適用されるブロック(以下、非スキャンブロックと称
する。)と、故障診断においてスキャンテスト手法が適
用されるブロック(以下、スキャンブロックと称す
る。)とを含む半導体集積回路装置において、 入力信号及び出力信号を持つ前記非スキャンブロック
と、前記非スキャンブロックの入力信号及び出力信号が
入力され、いずれか一方を選択して外部出力信号として
出力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記非
スキャンブロックの入力信号を選択し、前記スキャンテ
ストを行なわない場合は前記非スキャンブロックの出力
信号を選択するように制御されることを特徴とする半導
体集積回路装置。 - 【請求項2】 前記非スキャンブロックの入力信号、出
力信号、及び前記外部出力信号がそれぞれ1つまたは複
数で、かつ、3種の前記信号が同数であることを特徴と
する請求項1に記載の半導体集積回路装置。 - 【請求項3】 入力信号と第1および第2の出力信号を
持つ前記非スキャンブロックと、スキャンフリップフロ
ップと、前記非スキャンブロックの入力信号及び第1の
出力信号が入力され、いずれか一方を選択して第1の外
部出力信号として出力する第1のセレクタと、前記スキ
ャンフリップフロップの出力信号及び前記非スキャンブ
ロックの第2の出力信号が入力され、いずれか一方を選
択して第2の外部出力信号として出力する第2のセレク
タとを備え、 前記第1のセレクタは、前記スキャンテストを行なう場
合は前記非スキャンブロックの入力信号を選択し、前記
スキャンテストを行わない場合は前記非スキャンブロッ
クの第1の出力信号を選択するように制御され、 前記第2のセレクタは、前記スキャンテストを行なう場
合は前記スキャンフリップフロップからの出力信号を選
択し、前記スキャンテストを行わない場合は前記非スキ
ャンブロックの第2の出力信号を選択するように制御さ
れることを特徴とする請求項1に記載の半導体集積回路
装置。 - 【請求項4】 前記非スキャンブロックの第1の入力信
号、第1の出力信号、及び前記第1の外部出力信号がそ
れぞれ1つまたは複数で、かつ、3種の前記信号が同数
であり、前記非スキャンブロックの第2の出力信号、前
記スキャンフリップフロップの出力信号、前記非スキャ
ンブロックの第2の外部出力信号がそれぞれ1つまたは
複数で、かつ、3種の前記信号が同数である請求項3に
記載の半導体集積回路装置。 - 【請求項5】 第1の入力信号、第2の入力信号及び出
力信号を持つ前記非スキャンブロックと、前記非スキャ
ンブロックの第2の入力信号が入力されるスキャンフリ
ップフロップと、前記非スキャンブロックの第1の入力
信号及び出力信号が入力され、いずれか一方を選択して
外部出力信号として出力するセレクタとを備え、 前記セレクタは、前記スキャンテストを行なう場合は前
記非スキャンブロックの第1の入力信号を選択し、前記
スキャンテストを行わない場合は前記非スキャンブロッ
クの出力信号を選択するように制御され、 前記スキャンフリップフロップは、前記スキャンテスト
を行なう場合に、前記非スキャンブロックの第2の入力
信号の値を観測するように制御されることを特徴とする
請求項1に記載の半導体集積回路装置。 - 【請求項6】 前記非スキャンブロックの第1の入力信
号、前記非スキャンブロックの出力信号、前記外部出力
信号がそれぞれ1つまたは複数で、かつ、3種の前記信
号が同数であり、前記非スキャンブロックの第2の入力
信号が1つまたは複数である請求項5に記載の半導体集
積回路装置。 - 【請求項7】 非スキャンブロックと、スキャンブロッ
クとを含む半導体集積回路装置において、 入力信号及び出力信号を持つ前記スキャンブロックと、
外部入力信号及び前記スキャンブロックの出力信号が入
力され、いずれか一方を選択して前記スキャンブロック
へ入力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記外部入力信号を選択するように
制御されることを特徴とする半導体集積回路装置。 - 【請求項8】 前記スキャンブロックの入力信号、出力
信号、及び前記外部入力信号がそれぞれ1つまたは複数
であり、かつ、3種の前記信号が同数である請求項7に
記載の半導体集積回路装置。 - 【請求項9】 入力信号と第1および第2の出力信号を
持つ前記スキャンブロックと、前記スキャンブロックの
第2の出力信号が入力されるスキャンフリップフロップ
と、前記外部入力信号及び前記スキャンブロックの第1
の出力信号が入力され、いずれか一方を選択して前記ス
キャンブロックへ入力するセレクタとを備え、 前記セレクタは、前記スキャンテストを行なう場合は前
記スキャンブロックの第1の出力信号を選択し、前記ス
キャンテストを行わない場合は前記外部入力信号を選択
するように制御され、 前記スキャンフリップフロップは、前記スキャンテスト
を行なう場合に、前記スキャンブロックの第2の出力信
号の値を観測するように制御されることを特徴とする請
求項7に記載の半導体集積回路装置。 - 【請求項10】 前記スキャンブロックの入力信号、第
1の出力信号、前記外部出力信号がそれぞれ1つまたは
複数で、かつ、3種の前記信号が同数であり、前記スキ
ャンブロックの第2の出力信号が1つまたは複数である
請求項9に記載の半導体集積回路装置。 - 【請求項11】 非スキャンブロックと、スキャンブロ
ックとを備えた半導体集積回路装置において、 入力信号と出力信号を持つ前記スキャンブロックと、入
力信号と出力信号を持ち前記スキャンブロックにより制
御される前記非スキャンブロックと、前記スキャンブロ
ックの出力信号及び前記非スキャンブロックの出力信号
が入力され、いずれか一方を選択して前記スキャンブロ
ックに入力するセレクタとを備え、 前記セレクタは、スキャンテストを行なう場合は前記ス
キャンブロックの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの出力信号
を選択するように制御されることを特徴とする半導体集
積回路装置。 - 【請求項12】 前記スキャンブロックの入力信号、出
力信号、前記非スキャンブロックの出力信号がそれぞれ
1つまたは複数で、かつ、3種の前記信号が同数であ
り、前記非スキャンブロックの入力信号が1つまたは複
数である請求項11に記載の半導体集積回路装置。 - 【請求項13】 スキャンブロックと、入力信号及び出
力信号を持つ非スキャンブロックの接続を設計する際
に、 スキャンテストを行なう場合は前記非スキャンブロック
の入力信号を選択し、前記スキャンテストを行なわない
場合は前記非スキャンブロックの出力信号を選択して出
力するように制御されるセレクタを配置し、 前記セレクタの出力が前記スキャンブロックへの外部出
力信号となるように、前記セレクタを介して前記非スキ
ャンブロックと前記スキャンブロックを接続することを
特徴とする半導体集積回路装置の設計方法。 - 【請求項14】 前記非スキャンブロックの入力信号、
出力信号、及び前記外部出力信号がそれぞれ1つまたは
複数で、かつ、3種の前記信号が同数とすることを特徴
とする請求項13に記載の半導体集積回路装置の設計方
法。 - 【請求項15】 スキャンブロックと、入力信号と第1
および第2の出力信号を持つ前記非スキャンブロックの
接続を設計する際に、 スキャンフリップフロップと、 前記スキャンテストを行なう場合は前記非スキャンブロ
ックの入力信号を選択し、前記スキャンテストを行わな
い場合は前記非スキャンブロックの第1の出力信号を選
択するように制御される第1のセレクタと、 前記スキャンテストを行なう場合は前記スキャンフリッ
プフロップからの出力信号を選択し、前記スキャンテス
トを行わない場合は前記非スキャンブロックの第2の出
力信号を選択するように制御される第2のセレクタとを
配置し、 前記第1のセレクタの出力が前記スキャンブロックへの
第1の外部出力信号となり、前記第2のセレクタの出力
が前記スキャンブロックへの第2の外部出力信号となる
ように、前記第1及び第2のセレクタを介して前記非ス
キャンブロックと前記スキャンブロックを接続すること
を特徴とする請求項13に記載の半導体集積回路装置の
設計方法。 - 【請求項16】 前記非スキャンブロックの第1の入力
信号、第1の出力信号、及び前記第1の外部出力信号が
それぞれ1つまたは複数で、かつ、3種の前記信号が同
数であり、前記非スキャンブロックの第2の出力信号、
前記スキャンフリップフロップの出力信号、前記非スキ
ャンブロックの第2の外部出力信号がそれぞれ1つまた
は複数で、かつ、3種の前記信号が同数とすることを特
徴とする請求項15に記載の半導体集積回路装置の設計
方法。 - 【請求項17】 スキャンブロックと、第1の入力信
号、第2の入力信号及び出力信号を持つ前記非スキャン
ブロックの接続を設計する際に、 前記スキャンテストを行なう場合に前記非スキャンブロ
ックの第2の入力信号の値を観測するように制御される
スキャンフリップフロップと、 前記スキャンテストを行なう場合は前記非スキャンブロ
ックの第1の入力信号を選択し、前記スキャンテストを
行わない場合は前記非スキャンブロックの出力信号を選
択して出力するように制御されるセレクタとを配置し、 前記セレクタの出力が前記スキャンブロックへの外部出
力信号となるように、前記セレクタを介して前記非スキ
ャンブロックと前記スキャンブロックを接続することを
特徴とする請求項13に記載の半導体集積回路装置の設
計方法。 - 【請求項18】 前記非スキャンブロックの第1の入力
信号、前記非スキャンブロックの出力信号、前記外部出
力信号がそれぞれ1つまたは複数で、かつ、3種の前記
信号が同数であり、前記非スキャンブロックの第2の入
力信号が1つまたは複数とする請求項17に記載の半導
体集積回路装置の設計方法。 - 【請求項19】 入力信号と出力信号を持つスキャンブ
ロックと、非スキャンブロックの接続を設計する際に、 スキャンテストを行なう場合は前記スキャンブロックの
出力信号を選択し、前記スキャンテストを行わない場合
は外部入力信号を選択して前記スキャンブロックへ入力
するように制御されるセレクタを配置し、 前記非スキャンブロックの外部出力信号が前記セレクタ
への外部入力信号となるように、前記セレクタを介して
前記非スキャンブロックと前記スキャンブロックを接続
することを特徴とする半導体集積回路装置の設計方法。 - 【請求項20】 前記スキャンブロックの入力信号、出
力信号、及び前記外部入力信号がそれぞれ1つまたは複
数であり、かつ、3種の前記信号が同数とする請求項1
9に記載の半導体集積回路装置の設計方法。 - 【請求項21】 入力信号と第1および第2の出力信号
を持つ前記スキャンブロックと、前記非スキャンブロッ
クの接続を設計する際に、 前記スキャンテストを行なう場合に前記スキャンブロッ
クの第2の出力信号の値を観測するように制御されるス
キャンフリップフロップと、 前記スキャンテストを行なう場合は前記スキャンブロッ
クの第1の出力信号を選択し、前記スキャンテストを行
わない場合は前記外部入力信号を選択して前記スキャン
ブロックへ入力するように制御されるセレクタとを配置
し、 前記非スキャンブロックの外部出力信号が前記セレクタ
への外部入力信号となるように、前記セレクタを介して
前記非スキャンブロックと前記スキャンブロックを接続
することを特徴とする請求項19に記載の半導体集積回
路装置の設計方法。 - 【請求項22】 前記スキャンブロックの入力信号、第
1の出力信号、前記外部出力信号がそれぞれ1つまたは
複数で、かつ、3種の前記信号が同数であり、前記スキ
ャンブロックの第2の出力信号が1つまたは複数とする
請求項21に記載の半導体集積回路装置の設計方法。 - 【請求項23】 入力信号と出力信号を持つ前記スキャ
ンブロックと、入力信号と出力信号を持ち前記スキャン
ブロックにより制御される前記非スキャンブロックの接
続を設計する際に、 スキャンテストを行なう場合は前記スキャンブロックの
出力信号を選択し、前記スキャンテストを行わない場合
は前記非スキャンブロックの出力信号を選択して出力す
るように制御されるセレクタを配置し、 前記セレクタの出力が前記スキャンブロックへの入力信
号となるように、前記セレクタを介して前記非スキャン
ブロックと前記スキャンブロックを接続することを特徴
とする半導体集積回路装置の設計方法。 - 【請求項24】 前記スキャンブロックの入力信号、出
力信号、前記非スキャンブロックの出力信号がそれぞれ
1つまたは複数で、かつ、3種の前記信号が同数であ
り、前記非スキャンブロックの入力信号が1つまたは複
数とする請求項23に記載の半導体集積回路装置の設計
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163460A JP2003068866A (ja) | 2001-06-12 | 2002-06-04 | 半導体集積回路装置および半導体集積回路装置の設計方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-177436 | 2001-06-12 | ||
JP2001177436 | 2001-06-12 | ||
JP2002163460A JP2003068866A (ja) | 2001-06-12 | 2002-06-04 | 半導体集積回路装置および半導体集積回路装置の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003068866A true JP2003068866A (ja) | 2003-03-07 |
Family
ID=26616780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163460A Pending JP2003068866A (ja) | 2001-06-12 | 2002-06-04 | 半導体集積回路装置および半導体集積回路装置の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003068866A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258654A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | テストシステム |
JP2014190961A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 半導体装置、物理量センサー、電子機器及び移動体 |
-
2002
- 2002-06-04 JP JP2002163460A patent/JP2003068866A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258654A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | テストシステム |
JP4526985B2 (ja) * | 2005-03-17 | 2010-08-18 | 日本無線株式会社 | テストシステム |
JP2014190961A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 半導体装置、物理量センサー、電子機器及び移動体 |
US9880221B2 (en) | 2013-03-28 | 2018-01-30 | Seiko Epson Corporation | Semiconductor device, physical quantity sensor, electronic apparatus, and moving object |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008286553A (ja) | 半導体集積回路モジュール | |
US20060156132A1 (en) | Semiconductor device with built-in scan test circuit | |
JP2007205933A (ja) | 半導体集積回路 | |
JP2006329737A (ja) | 半導体集積回路装置とそのテスト方法 | |
JP3785388B2 (ja) | 故障検出方法 | |
JP5099869B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
US6941498B2 (en) | Technique for debugging an integrated circuit having a parallel scan-chain architecture | |
JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
JP2003068866A (ja) | 半導体集積回路装置および半導体集積回路装置の設計方法 | |
US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP2989586B2 (ja) | 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体 | |
JP2007003338A (ja) | 半導体装置及びそのテスト方法 | |
JP2002286806A (ja) | 半導体デバイスのスキャンテスト方式 | |
US20040030976A1 (en) | Partial BIST with recording of the connections between individual blocks | |
JP2001004710A (ja) | スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US20050289421A1 (en) | Semiconductor chip | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JPH06213972A (ja) | バウンダリースキャンセル回路,バウンダリースキャンテスト回路及びその使用方法 | |
JP3531635B2 (ja) | 半導体集積回路装置 | |
JP2005017067A (ja) | 自己テスト回路内蔵の半導体集積回路およびその故障診断方法 | |
JP2838458B2 (ja) | 集積回路装置 | |
JP3570944B2 (ja) | 半導体集積回路 | |
JP2001235513A (ja) | 半導体集積回路装置及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |