JP2003066904A - ディスプレイパネル駆動回路 - Google Patents
ディスプレイパネル駆動回路Info
- Publication number
- JP2003066904A JP2003066904A JP2001251432A JP2001251432A JP2003066904A JP 2003066904 A JP2003066904 A JP 2003066904A JP 2001251432 A JP2001251432 A JP 2001251432A JP 2001251432 A JP2001251432 A JP 2001251432A JP 2003066904 A JP2003066904 A JP 2003066904A
- Authority
- JP
- Japan
- Prior art keywords
- current
- display panel
- transistors
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- -1 and the like Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 電流のばらつきを減少させる。
【解決手段】 トランジスタＰOUT0〜ＰOUTNは、電流源
Ｉorgに接続されて基準電流源をなす１つのトランジス
タと、その他のＮ個のトランジスタとによって電流ミラ
ー回路を構成する。スイッチング回路ＳＷ０〜ＳＷＮに
よって、基準電流源をなすトランジスタを周期的に切り
替え、他のＮ個のトランジスタからの出力をディスプレ
イパネルの駆動出力として導出する。 【効果】 Ｎ＋１個全てのＭＯＳトランジスタの電流ば
らつきに対して時分割制御（時間で平均する）を行うの
で、電流ばらつきを抑えることができる。
Ｉorgに接続されて基準電流源をなす１つのトランジス
タと、その他のＮ個のトランジスタとによって電流ミラ
ー回路を構成する。スイッチング回路ＳＷ０〜ＳＷＮに
よって、基準電流源をなすトランジスタを周期的に切り
替え、他のＮ個のトランジスタからの出力をディスプレ
イパネルの駆動出力として導出する。 【効果】 Ｎ＋１個全てのＭＯＳトランジスタの電流ば
らつきに対して時分割制御（時間で平均する）を行うの
で、電流ばらつきを抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明はディスプレイパネル
駆動回路に関し、特に有機エレクトロルミネセンス素子
等の自発光素子からなるディスプレイパネルを用いたデ
ィスプレイ装置の駆動回路に関する
駆動回路に関し、特に有機エレクトロルミネセンス素子
等の自発光素子からなるディスプレイパネルを用いたデ
ィスプレイ装置の駆動回路に関する
【０００２】
【従来の技術】薄型で低消費電力なディスプレイ装置を
実現するための自発光素子として、有機エレクトロルミ
ネッセンス（以下、ＥＬと称する）素子が知られてい
る。図４は、かかるＥＬ素子の概略構成を示す図であ
る。同図に示されているように、ＥＬ素子は、透明電極
１０１が形成されたガラス板等からなる透明基板１００
上に、電子輸送層、発光層、正孔輸送層等からなる少な
くとも１層の有機機能層１０２、及び金属電極１０３が
積層されたものである。
実現するための自発光素子として、有機エレクトロルミ
ネッセンス（以下、ＥＬと称する）素子が知られてい
る。図４は、かかるＥＬ素子の概略構成を示す図であ
る。同図に示されているように、ＥＬ素子は、透明電極
１０１が形成されたガラス板等からなる透明基板１００
上に、電子輸送層、発光層、正孔輸送層等からなる少な
くとも１層の有機機能層１０２、及び金属電極１０３が
積層されたものである。
【０００３】図５は、かかるＥＬ素子の特性を電気的に
示す等価回路である。同図に示されるように、ＥＬ素子
は、容量成分Ｃと、該容量成分に並列に結合するダイオ
ード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０
３の陰極にマイナスの電圧を加えて透明電極及び金属電
極間に直流を印加すると、容量成分Ｃに電荷が蓄積され
る。この際、ＥＬ素子固有の障壁電圧または発光閥値電
圧を越えると、電極（ダイオード成分Ｅの陽極側）から
発光層を担う有機機能層に電流が流れ始め、この電流に
比例した強度で有機機能層１０２が発光する。
示す等価回路である。同図に示されるように、ＥＬ素子
は、容量成分Ｃと、該容量成分に並列に結合するダイオ
ード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０
３の陰極にマイナスの電圧を加えて透明電極及び金属電
極間に直流を印加すると、容量成分Ｃに電荷が蓄積され
る。この際、ＥＬ素子固有の障壁電圧または発光閥値電
圧を越えると、電極（ダイオード成分Ｅの陽極側）から
発光層を担う有機機能層に電流が流れ始め、この電流に
比例した強度で有機機能層１０２が発光する。
【０００４】図６は、複数の上記ＥＬ素子をマトリクス
状に配列してなるＥＬディスプレイパネルを用いて画像
表示を行うＥＬディスプレイ装置の概略構成を示す図で
ある。同図において、ＥＬディスプレイパネルとしての
ＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各
々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線
Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線（透明
電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜
Ｂn及び陽極線Ａ１〜Ａｍの交差部分の各々に、上述し
た如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されてい
る。
状に配列してなるＥＬディスプレイパネルを用いて画像
表示を行うＥＬディスプレイ装置の概略構成を示す図で
ある。同図において、ＥＬディスプレイパネルとしての
ＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各
々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線
Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線（透明
電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜
Ｂn及び陽極線Ａ１〜Ａｍの交差部分の各々に、上述し
た如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されてい
る。
【０００５】尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、Ｅ
ＬＤＰ１０としての１画素を担うものである。発光制御
回路１は、入力された１画面分（ｎ行、ｍ列）の画像デ
ータを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子
Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに
変換し、これらを図７に示されているように、１行分毎
に順次、陽極線ドライブ回路２に供給して行く。例え
ば、画素データＤ11〜Ｄnmとは、ＥＬＤＰ１０の第１表
示ラインに属するＥＬ素子Ｅ11〜Ｅnm各々に対して発光
を実施させるか否かを指定するｍ個のデータビットであ
り、夫々、論理レベル“１”である場合には“発光”、
論理レベル“０”である場合に“非発光”を示す。
ＬＤＰ１０としての１画素を担うものである。発光制御
回路１は、入力された１画面分（ｎ行、ｍ列）の画像デ
ータを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子
Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに
変換し、これらを図７に示されているように、１行分毎
に順次、陽極線ドライブ回路２に供給して行く。例え
ば、画素データＤ11〜Ｄnmとは、ＥＬＤＰ１０の第１表
示ラインに属するＥＬ素子Ｅ11〜Ｅnm各々に対して発光
を実施させるか否かを指定するｍ個のデータビットであ
り、夫々、論理レベル“１”である場合には“発光”、
論理レベル“０”である場合に“非発光”を示す。
【０００６】また、発光制御回路１は、図７に示されて
いるように１行分毎の画素データの供給タイミングに同
期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライ
ン各々を順次走査すべき走査線選択制御信号を陰極線走
査回路３に供給する。陽極線ドライブ回路２は、先ず、
上記画素データ群におけるｍ個のデータビットの内か
ら、“発光”を指定する論理レベル“１”のデータビッ
トを全て抽出する。次に、この抽出したデータビット各
々に対応した“列”に属する陽極線を陽極線Ａ1〜Ａmの
内から全て選択し、この選択した陽極線のみに定電流源
を接続し、所定の画素駆動電流ｉを供給する。
いるように１行分毎の画素データの供給タイミングに同
期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライ
ン各々を順次走査すべき走査線選択制御信号を陰極線走
査回路３に供給する。陽極線ドライブ回路２は、先ず、
上記画素データ群におけるｍ個のデータビットの内か
ら、“発光”を指定する論理レベル“１”のデータビッ
トを全て抽出する。次に、この抽出したデータビット各
々に対応した“列”に属する陽極線を陽極線Ａ1〜Ａmの
内から全て選択し、この選択した陽極線のみに定電流源
を接続し、所定の画素駆動電流ｉを供給する。
【０００７】陰極線走査回路３は、上記陰極線Ｂ1〜Ｂn
の内から、上記走査線選択制御信号で示される表示ライ
ンに対応した陰極線を択一的に選択してこの陰極線をア
ース電位に設定すると共に、その他の陰極線の各々に所
定の高電位Ｖｃｃを夫々印加する。尚、かかる高電位Ｖ
ｃｃは、ＥＬ素子が所望の輝度で発光しているときの両
端電圧（寄生容量Ｃへの充電量に基づいて決定する電
圧）とほほ同一値に設定される。
の内から、上記走査線選択制御信号で示される表示ライ
ンに対応した陰極線を択一的に選択してこの陰極線をア
ース電位に設定すると共に、その他の陰極線の各々に所
定の高電位Ｖｃｃを夫々印加する。尚、かかる高電位Ｖ
ｃｃは、ＥＬ素子が所望の輝度で発光しているときの両
端電圧（寄生容量Ｃへの充電量に基づいて決定する電
圧）とほほ同一値に設定される。
【０００８】この際、上記陽極線ドライブ回路２によっ
て上記定電流源が接続された“列”と、上記陰極線走査
回路３にてアース電位に設定された表示ラインとの間に
は発光駆動電流が流れ、かかる表示ライン及び“列”に
交叉して形成されているＥＬ素子は、この発光駆動電流
に応じて発光する。一方、上記陰極線走査回路３によっ
て高電位Ｖｃｃに設定された表示ラインと、上記定電流
源が接続された“列”との間には電流が流れ込まないの
で、かかる表示ライン及び“列”に交叉して形成されて
いるＥＬ素子は非発光のままである。
て上記定電流源が接続された“列”と、上記陰極線走査
回路３にてアース電位に設定された表示ラインとの間に
は発光駆動電流が流れ、かかる表示ライン及び“列”に
交叉して形成されているＥＬ素子は、この発光駆動電流
に応じて発光する。一方、上記陰極線走査回路３によっ
て高電位Ｖｃｃに設定された表示ラインと、上記定電流
源が接続された“列”との間には電流が流れ込まないの
で、かかる表示ライン及び“列”に交叉して形成されて
いるＥＬ素子は非発光のままである。
【０００９】以上のような動作が、画素データ群Ｄ11〜
Ｄ1m、Ｄ21〜Ｄ2m、… 、Ｄn1〜Ｄn m各々に基づいて実
施されると、ＥＬＤＰ１０の画面上には、入力された画
像データに応じた１フィールド分の発光パターン、つま
り画像が表示されるのである。
Ｄ1m、Ｄ21〜Ｄ2m、… 、Ｄn1〜Ｄn m各々に基づいて実
施されると、ＥＬＤＰ１０の画面上には、入力された画
像データに応じた１フィールド分の発光パターン、つま
り画像が表示されるのである。
【００１０】
【発明が解決しようとする課題】上述したように陽極線
ドライブ回路の出力は電流出力であり、その電流出力に
はカレントミラーが用いられる。その出力電流がばらつ
いた場合、有機ＥＬパネルの輝度がばらついてしまう。
このため、電流ばらつきを抑えることは非常に重要であ
る。しかし、カレントミラーを用いた場合、カレントミ
ラーで発生する電流ばらつきにより、出力電流がばらつ
いてしまう。
ドライブ回路の出力は電流出力であり、その電流出力に
はカレントミラーが用いられる。その出力電流がばらつ
いた場合、有機ＥＬパネルの輝度がばらついてしまう。
このため、電流ばらつきを抑えることは非常に重要であ
る。しかし、カレントミラーを用いた場合、カレントミ
ラーで発生する電流ばらつきにより、出力電流がばらつ
いてしまう。
【００１１】ここで、従来の回路構成が図８に示されて
いる。同図には、Ｎ＋１個のＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを
用いて構成されたカレントミラーが示されている。同図
に示されているように、カレントミラー回路は、電流源
Ｉorgと、Ｎ＋１個のＭＯＳトランジスタＰOUT0、Ｐ
OUT1、…、ＰOUTNとを含んで構成されている。Ｎ＋１個
のＭＯＳトランジスタのうち、１つのＭＯＳトランジス
タＰOUT0が電流源Ｉorgと共に、カレントミラーの基準
電流源をなす。そして、他のＮ個のＭＯＳトランジスタ
からの出力電流が、ディスプレイパネルの駆動出力とし
て導出される。本例では、他のＮ個のＭＯＳトランジス
タＰOUT1〜ＰOUTNからの出力が１つにまとめられ、この
まとめられた出力電流Ｉoutが駆動出力として導出され
る。
いる。同図には、Ｎ＋１個のＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを
用いて構成されたカレントミラーが示されている。同図
に示されているように、カレントミラー回路は、電流源
Ｉorgと、Ｎ＋１個のＭＯＳトランジスタＰOUT0、Ｐ
OUT1、…、ＰOUTNとを含んで構成されている。Ｎ＋１個
のＭＯＳトランジスタのうち、１つのＭＯＳトランジス
タＰOUT0が電流源Ｉorgと共に、カレントミラーの基準
電流源をなす。そして、他のＮ個のＭＯＳトランジスタ
からの出力電流が、ディスプレイパネルの駆動出力とし
て導出される。本例では、他のＮ個のＭＯＳトランジス
タＰOUT1〜ＰOUTNからの出力が１つにまとめられ、この
まとめられた出力電流Ｉoutが駆動出力として導出され
る。
【００１２】ここで、Ｎ＋１個のＭＯＳトランジスタＰ
OUT0〜ＰOUTNのサイズがすべて同じであると仮定する。
すると、ＭＯＳトランジスタＰOUT0によって導出される
電流と他のＮ個のＭＯＳトランジスタＰOUT1〜ＰOUTNに
よって導出される電流との比、すなわち電流比は１：Ｎ
となる。よって、このときの出力電流ＩoutはＩout＝Ｎ
×Ｉorgになる。
OUT0〜ＰOUTNのサイズがすべて同じであると仮定する。
すると、ＭＯＳトランジスタＰOUT0によって導出される
電流と他のＮ個のＭＯＳトランジスタＰOUT1〜ＰOUTNに
よって導出される電流との比、すなわち電流比は１：Ｎ
となる。よって、このときの出力電流ＩoutはＩout＝Ｎ
×Ｉorgになる。
【００１３】一般に、電流のばらつきΔＩはＭＯＳトラ
ンジスタのサイズに依存し、ＭＯＳトランジスタのサイ
ズが小さい場合に電流のばらつきΔＩは大きい。逆に、
ＭＯＳトランジスタのサイズが大きい場合に電流のばら
つきΔＩは小さい。ディスプレイパネルの駆動等の用途
では、上記電流比１：Ｎの“Ｎ”側のＭＯＳトランジス
タのサイズは、“１”側のＭＯＳトランジスタのサイズ
より遙かに大きい。例えば、Ｎ＞１０である。このこと
から、電流のばらつきΔＩは上記電流比“１”側のＭＯ
ＳトランジスタＰoutから発生する電流ばらつきが支配
的になる。
ンジスタのサイズに依存し、ＭＯＳトランジスタのサイ
ズが小さい場合に電流のばらつきΔＩは大きい。逆に、
ＭＯＳトランジスタのサイズが大きい場合に電流のばら
つきΔＩは小さい。ディスプレイパネルの駆動等の用途
では、上記電流比１：Ｎの“Ｎ”側のＭＯＳトランジス
タのサイズは、“１”側のＭＯＳトランジスタのサイズ
より遙かに大きい。例えば、Ｎ＞１０である。このこと
から、電流のばらつきΔＩは上記電流比“１”側のＭＯ
ＳトランジスタＰoutから発生する電流ばらつきが支配
的になる。
【００１４】また、カレントミラーの電流比を小さくす
ることも考えられる。例えば、２：Ｎ／２や、３：Ｎ／
３にすることが考えられる。こうすれば、電流のばらつ
きΔＩは減少する。しかしながら、チャンネル数は陽極
線の数だけ存在するので、その場合には電流源Ｉorgの
電流量を増やさなければならない。すると、ＩＣチップ
の消費電力が増加するという欠点がある。
ることも考えられる。例えば、２：Ｎ／２や、３：Ｎ／
３にすることが考えられる。こうすれば、電流のばらつ
きΔＩは減少する。しかしながら、チャンネル数は陽極
線の数だけ存在するので、その場合には電流源Ｉorgの
電流量を増やさなければならない。すると、ＩＣチップ
の消費電力が増加するという欠点がある。
【００１５】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はＩＣチップの
消費電力が増加することなく、電流のばらつきを減少さ
せることのできるディスプレイパネル駆動回路を提供す
ることである。
るためになされたものであり、その目的はＩＣチップの
消費電力が増加することなく、電流のばらつきを減少さ
せることのできるディスプレイパネル駆動回路を提供す
ることである。
【００１６】
【課題を解決するための手段】本発明の請求項１による
ディスプレイパネル駆動回路は、基準電流源をなす１つ
のトランジスタと、該トランジスタと共に電流ミラー回
路を構成するＮ個（Ｎは自然数）のトランジスタとから
なるディスプレイパネル駆動回路であって、前記Ｎ＋１
個のトランジスタのうち、基準電流源をなすトランジス
タを、周期的に切り替えるスイッチング手段を含み、他
のＮ個のトランジスタからの出力をディスプレイパネル
の駆動出力として導出するようにしたことを特徴とす
る。
ディスプレイパネル駆動回路は、基準電流源をなす１つ
のトランジスタと、該トランジスタと共に電流ミラー回
路を構成するＮ個（Ｎは自然数）のトランジスタとから
なるディスプレイパネル駆動回路であって、前記Ｎ＋１
個のトランジスタのうち、基準電流源をなすトランジス
タを、周期的に切り替えるスイッチング手段を含み、他
のＮ個のトランジスタからの出力をディスプレイパネル
の駆動出力として導出するようにしたことを特徴とす
る。
【００１７】本発明の請求項２によるディスプレイパネ
ル駆動回路は、請求項１において、前記他のＮ個のトラ
ンジスタからの出力を１つにまとめて前記ディスプレイ
パネルの駆動出力として導出するようにしたことを特徴
とする。本発明の請求項３によるディスプレイパネル駆
動回路は、請求項１又は２において、前記ディスプレイ
パネルは、前記駆動出力によってそれぞれ駆動されるエ
レクトロルミネッセンス素子によって構成されているこ
とを特徴とする。
ル駆動回路は、請求項１において、前記他のＮ個のトラ
ンジスタからの出力を１つにまとめて前記ディスプレイ
パネルの駆動出力として導出するようにしたことを特徴
とする。本発明の請求項３によるディスプレイパネル駆
動回路は、請求項１又は２において、前記ディスプレイ
パネルは、前記駆動出力によってそれぞれ駆動されるエ
レクトロルミネッセンス素子によって構成されているこ
とを特徴とする。
【００１８】要するに、基準電流源をなすトランジスタ
を、周期的に切り替えることにより、カレントミラーで
発生する電流ばらつきを小さくすることができ、また複
数のＩＣチップ間での基準電流のばらつきをなくすこと
ができるので、ディスプレイパネル上において均一な発
光輝度が得られる。
を、周期的に切り替えることにより、カレントミラーで
発生する電流ばらつきを小さくすることができ、また複
数のＩＣチップ間での基準電流のばらつきをなくすこと
ができるので、ディスプレイパネル上において均一な発
光輝度が得られる。
【００１９】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図においては、他の図と同等部分に同一符号
が付されている。図１は本発明によるディスプレイパネ
ル駆動回路の実施の一形態における主要部分の構成を示
す図である。同図には、Ｎ＋１個のＭＯＳトランジスタ
によって構成されたカレントミラー回路が示されてい
る。
施の形態について説明する。なお、以下の説明において
参照する各図においては、他の図と同等部分に同一符号
が付されている。図１は本発明によるディスプレイパネ
ル駆動回路の実施の一形態における主要部分の構成を示
す図である。同図には、Ｎ＋１個のＭＯＳトランジスタ
によって構成されたカレントミラー回路が示されてい
る。
【００２０】同図に示されているように、カレントミラ
ー回路は、電流源Ｉorgと、Ｎ＋１個のＭＯＳトランジ
スタＰOUT0、ＰOUT1、…、ＰOUTNと、スイッチング回路
ＳＷ０、ＳＷ１、…、ＳＷＮとを含んで構成されてい
る。スイッチング回路ＳＷ０、ＳＷ１、…、ＳＷＮは、
Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、Ｐ
OUTNのうちのいずれか１つのみを電流源Ｉorgと電気的
に接続する。この電流源Ｉorgと接続された１つのＭＯ
Ｓトランジスタが電流源Ｉorgと共に、カレントミラー
の基準電流源をなすことになる。そして、他のＮ個のＭ
ＯＳトランジスタからの出力電流が、ディスプレイパネ
ルの駆動出力として導出される。本例では、他のＮ個の
ＭＯＳトランジスタＰOUT1〜ＰOUTNからの出力が１つに
まとめられ、このまとめられた出力電流Ｉoutが駆動出
力として導出される。
ー回路は、電流源Ｉorgと、Ｎ＋１個のＭＯＳトランジ
スタＰOUT0、ＰOUT1、…、ＰOUTNと、スイッチング回路
ＳＷ０、ＳＷ１、…、ＳＷＮとを含んで構成されてい
る。スイッチング回路ＳＷ０、ＳＷ１、…、ＳＷＮは、
Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、Ｐ
OUTNのうちのいずれか１つのみを電流源Ｉorgと電気的
に接続する。この電流源Ｉorgと接続された１つのＭＯ
Ｓトランジスタが電流源Ｉorgと共に、カレントミラー
の基準電流源をなすことになる。そして、他のＮ個のＭ
ＯＳトランジスタからの出力電流が、ディスプレイパネ
ルの駆動出力として導出される。本例では、他のＮ個の
ＭＯＳトランジスタＰOUT1〜ＰOUTNからの出力が１つに
まとめられ、このまとめられた出力電流Ｉoutが駆動出
力として導出される。
【００２１】同図中のスイッチング回路ＳＷ０、ＳＷ
１、…、ＳＷＮにおいては、電流源Ｉ orgに接続されて
いる端子が○、出力電流Ｉoutを導出する信号線に接続
されている端子が●で示されている。スイッチング回路
ＳＷ０が○側端子に接続されているとき、他のスイッチ
ング回路ＳＷ１〜ＳＷＮは●側端子に接続される。スイ
ッチング回路ＳＷ１が○側端子に接続されているとき、
スイッチング回路ＳＷ１及びＳＷ２〜ＳＷＮは●側端子
に接続される。同様に、○側端子に接続されるスイッチ
ング回路を、順次切り替える。この切り替えは、クロッ
クに同期させて行う。
１、…、ＳＷＮにおいては、電流源Ｉ orgに接続されて
いる端子が○、出力電流Ｉoutを導出する信号線に接続
されている端子が●で示されている。スイッチング回路
ＳＷ０が○側端子に接続されているとき、他のスイッチ
ング回路ＳＷ１〜ＳＷＮは●側端子に接続される。スイ
ッチング回路ＳＷ１が○側端子に接続されているとき、
スイッチング回路ＳＷ１及びＳＷ２〜ＳＷＮは●側端子
に接続される。同様に、○側端子に接続されるスイッチ
ング回路を、順次切り替える。この切り替えは、クロッ
クに同期させて行う。
【００２２】このようにスイッチング回路ＳＷ０〜ＳＷ
Ｎを制御することにより、Ｎ＋１個のＭＯＳトランジス
タＰOUT0、ＰOUT1、…、ＰOUTNのうち、基準電流源をな
すトランジスタを、周期的に切り替える。つまり、スイ
ッチング回路を切り替えることにより、Ｎ＋１個のＭＯ
Ｓトランジスタ全てが、電流のばらつきに支配的な電流
比１：Ｎの“１”側に順次割り当たるようにしている。
このように切り替え制御し、Ｎ＋１個全てのＭＯＳトラ
ンジスタの電流ばらつきに対して時分割制御（時間で平
均する）を行うので、電流ばらつきを抑えることができ
る。
Ｎを制御することにより、Ｎ＋１個のＭＯＳトランジス
タＰOUT0、ＰOUT1、…、ＰOUTNのうち、基準電流源をな
すトランジスタを、周期的に切り替える。つまり、スイ
ッチング回路を切り替えることにより、Ｎ＋１個のＭＯ
Ｓトランジスタ全てが、電流のばらつきに支配的な電流
比１：Ｎの“１”側に順次割り当たるようにしている。
このように切り替え制御し、Ｎ＋１個全てのＭＯＳトラ
ンジスタの電流ばらつきに対して時分割制御（時間で平
均する）を行うので、電流ばらつきを抑えることができ
る。
【００２３】ここで、トランジスタの数Ｎ＝３とし、ト
ランジスタのばらつきを１％とした場合、従来では電流
のばらつきは１．４％程度になるのに対し、本発明の回
路によれば、電流のばらつきは０．０１％程度であり、
電流のばらつきはかなり小さくなる。図２はスイッチン
グ回路ＳＷ０〜ＳＷＮの切り替えタイミングを示すタイ
ミングチャートである。同図には、スイッチング回路を
切り替えるタイミングをなすクロックと、各スイッチン
グ回路のオンオフ状態と、出力電流Ｉoutとが示されて
いる。なお、同図においては、ハイレベルとなっている
スイッチング回路がオン状態であることを示している。
ランジスタのばらつきを１％とした場合、従来では電流
のばらつきは１．４％程度になるのに対し、本発明の回
路によれば、電流のばらつきは０．０１％程度であり、
電流のばらつきはかなり小さくなる。図２はスイッチン
グ回路ＳＷ０〜ＳＷＮの切り替えタイミングを示すタイ
ミングチャートである。同図には、スイッチング回路を
切り替えるタイミングをなすクロックと、各スイッチン
グ回路のオンオフ状態と、出力電流Ｉoutとが示されて
いる。なお、同図においては、ハイレベルとなっている
スイッチング回路がオン状態であることを示している。
【００２４】同図において、スイッチング回路ＳＷ０が
オン状態のとき、出力電流ＩoutはＮ×Ｉref＋ΔＩ0と
なる。同様に、スイッチング回路ＳＷ１がオン状態のと
き出力電流ＩoutはＮ×Ｉref＋ΔＩ1、スイッチング回
路ＳＷ２がオン状態のとき出力電流ＩoutはＮ×Ｉref＋
ΔＩ2となり、スイッチング回路ＳＷＮがオン状態のと
き出力電流ＩoutはＮ×Ｉref＋ΔＩNとなる。以下同様
に、基準電流源をなすトランジスタをスイッチング回路
で周期的に切り替える。
オン状態のとき、出力電流ＩoutはＮ×Ｉref＋ΔＩ0と
なる。同様に、スイッチング回路ＳＷ１がオン状態のと
き出力電流ＩoutはＮ×Ｉref＋ΔＩ1、スイッチング回
路ＳＷ２がオン状態のとき出力電流ＩoutはＮ×Ｉref＋
ΔＩ2となり、スイッチング回路ＳＷＮがオン状態のと
き出力電流ＩoutはＮ×Ｉref＋ΔＩNとなる。以下同様
に、基準電流源をなすトランジスタをスイッチング回路
で周期的に切り替える。
【００２５】以上のように、基準電流源をなすトランジ
スタを、周期的に切り替えることにより、電流ばらつき
の量を小さくすることができる。ここで、スイッチング
回路の構成例が図３に示されている。同図に示されてい
るスイッチング回路ＳＷ０〜ＳＷＮは、それぞれ対応す
るＭＯＳトランジスタＰ OUT0〜ＰOUTNから出力される電
流が入力される２つのアナログスイッチを含んで構成さ
れている。スイッチング回路ＳＷ０は、アナログスイッ
チＳＷ０１及びＳＷ０２によって構成されている。これ
らアナログスイッチＳＷ０１及びＳＷ０２は、共に、ソ
ース及びドレインを共通とするＮ型ＭＯＳトランジスタ
及びＰ型ＭＯＳトランジスタによって構成されている。
そして、これらＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳ
トランジスタの共通するゲートがスイッチング制御端子
となる。また、同図においては、上述したクロックを入
力とするカウンタ２００と、スイッチング回路ＳＷ０〜
ＳＷＮに対応して設けられカウンタ２００の出力２００
−０〜２００−Ｎを反転するインバータＩＮＶ０〜ＩＮ
ＶＮとが設けられている。なお、インバータＩＮＶ０〜
ＩＮＶＮは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）インバータ回路で構成する。
スタを、周期的に切り替えることにより、電流ばらつき
の量を小さくすることができる。ここで、スイッチング
回路の構成例が図３に示されている。同図に示されてい
るスイッチング回路ＳＷ０〜ＳＷＮは、それぞれ対応す
るＭＯＳトランジスタＰ OUT0〜ＰOUTNから出力される電
流が入力される２つのアナログスイッチを含んで構成さ
れている。スイッチング回路ＳＷ０は、アナログスイッ
チＳＷ０１及びＳＷ０２によって構成されている。これ
らアナログスイッチＳＷ０１及びＳＷ０２は、共に、ソ
ース及びドレインを共通とするＮ型ＭＯＳトランジスタ
及びＰ型ＭＯＳトランジスタによって構成されている。
そして、これらＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳ
トランジスタの共通するゲートがスイッチング制御端子
となる。また、同図においては、上述したクロックを入
力とするカウンタ２００と、スイッチング回路ＳＷ０〜
ＳＷＮに対応して設けられカウンタ２００の出力２００
−０〜２００−Ｎを反転するインバータＩＮＶ０〜ＩＮ
ＶＮとが設けられている。なお、インバータＩＮＶ０〜
ＩＮＶＮは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）インバータ回路で構成する。
【００２６】アナログスイッチＳＷ０１のＮ型ＭＯＳト
ランジスタ及びアナログスイッチＳＷ０２のＰ型ＭＯＳ
トランジスタにはカウンタ２００の出力がそのまま入力
されるのに対し、アナログスイッチＳＷ０１のＰ型ＭＯ
Ｓトランジスタ及びアナログスイッチＳＷ０２のＮ型Ｍ
ＯＳトランジスタにはカウンタ２００の出力がインバー
タＩＮＶ０によって論理反転されて入力される。このた
め、カウンタ２００の出力２００−０がハイレベルのと
きにのみアナログスイッチＳＷ０１がオン状態、ローレ
ベルのときにはアナログスイッチＳＷ０２がオン状態と
なる。
ランジスタ及びアナログスイッチＳＷ０２のＰ型ＭＯＳ
トランジスタにはカウンタ２００の出力がそのまま入力
されるのに対し、アナログスイッチＳＷ０１のＰ型ＭＯ
Ｓトランジスタ及びアナログスイッチＳＷ０２のＮ型Ｍ
ＯＳトランジスタにはカウンタ２００の出力がインバー
タＩＮＶ０によって論理反転されて入力される。このた
め、カウンタ２００の出力２００−０がハイレベルのと
きにのみアナログスイッチＳＷ０１がオン状態、ローレ
ベルのときにはアナログスイッチＳＷ０２がオン状態と
なる。
【００２７】アナログスイッチＳＷ１１及びアナログス
イッチＳＷ１２からなるスイッチング回路ＳＷ１につい
ても同様に、カウンタ２００の出力２００−１がハイレ
ベルのときにのみアナログスイッチＳＷ１１がオン状
態、ローレベルのときにはアナログスイッチＳＷ１２が
オン状態となる。他のスイッチング回路についても同様
であり、スイッチング回路ＳＷＮは、カウンタ２００の
出力２００−Ｎがハイレベルのときにのみアナログスイ
ッチＳＷＮ１がオン状態、ローレベルのときにはアナロ
グスイッチＳＷＮ２がオン状態となる。
イッチＳＷ１２からなるスイッチング回路ＳＷ１につい
ても同様に、カウンタ２００の出力２００−１がハイレ
ベルのときにのみアナログスイッチＳＷ１１がオン状
態、ローレベルのときにはアナログスイッチＳＷ１２が
オン状態となる。他のスイッチング回路についても同様
であり、スイッチング回路ＳＷＮは、カウンタ２００の
出力２００−Ｎがハイレベルのときにのみアナログスイ
ッチＳＷＮ１がオン状態、ローレベルのときにはアナロ
グスイッチＳＷＮ２がオン状態となる。
【００２８】なお、同図に示されているように、アナロ
グスイッチＳＷ０１，ＳＷ１１，…，ＳＷＮ１の出力側
は上述した電流源Ｉorgに接続され、アナログスイッチ
ＳＷ０２，ＳＷ１２，…，ＳＷＮ２の出力側は１つにま
とめられて出力電流Ｉoutとして導出される。このよう
な構成において、カウンタ２００は、図２中のクロック
を入力とし、出力２００−１〜２００−Ｎの１つのみを
ハイレベルのパルスとする。そして、このハイレベルと
する出力を順にずらしていく。このように順次ずらしな
がらハイレベルのパルスを与えることにより、上述した
図２に示されているように、Ｎ＋１個のＭＯＳトランジ
スタのうち、基準電流源をなすトランジスタを、周期的
に切り替える。これにより、Ｎ＋１個のＭＯＳトランジ
スタ全てが、電流のばらつきに支配的な電流比１：Ｎの
“１”側に順次割り当たるようにしている。このように
切り替え制御し、Ｎ＋１個全てのＭＯＳトランジスタの
電流ばらつきに対して時分割制御を行うので電流ばらつ
きを抑えることができる。なお、以上のように構成する
ため、電流源Ｉorgの電流量を増やさずに、電流ばらつ
きを抑えることができる。
グスイッチＳＷ０１，ＳＷ１１，…，ＳＷＮ１の出力側
は上述した電流源Ｉorgに接続され、アナログスイッチ
ＳＷ０２，ＳＷ１２，…，ＳＷＮ２の出力側は１つにま
とめられて出力電流Ｉoutとして導出される。このよう
な構成において、カウンタ２００は、図２中のクロック
を入力とし、出力２００−１〜２００−Ｎの１つのみを
ハイレベルのパルスとする。そして、このハイレベルと
する出力を順にずらしていく。このように順次ずらしな
がらハイレベルのパルスを与えることにより、上述した
図２に示されているように、Ｎ＋１個のＭＯＳトランジ
スタのうち、基準電流源をなすトランジスタを、周期的
に切り替える。これにより、Ｎ＋１個のＭＯＳトランジ
スタ全てが、電流のばらつきに支配的な電流比１：Ｎの
“１”側に順次割り当たるようにしている。このように
切り替え制御し、Ｎ＋１個全てのＭＯＳトランジスタの
電流ばらつきに対して時分割制御を行うので電流ばらつ
きを抑えることができる。なお、以上のように構成する
ため、電流源Ｉorgの電流量を増やさずに、電流ばらつ
きを抑えることができる。
【００２９】したがって、本回路によれば、ＩＣチップ
の消費電力を増やすことなく、カレントミラーで発生す
る電流ばらつきを小さくすることができる。よって、例
えば、繰返し周波数が１０００Ｈｚのクロックでスイッ
チング回路を切り替え制御することにより、有機ＥＬ素
子で構成したディスプレイパネルへの供給電流を時間的
に平均化することができる。このため、ディスプレイパ
ネル上において均一な発光輝度が得られる。
の消費電力を増やすことなく、カレントミラーで発生す
る電流ばらつきを小さくすることができる。よって、例
えば、繰返し周波数が１０００Ｈｚのクロックでスイッ
チング回路を切り替え制御することにより、有機ＥＬ素
子で構成したディスプレイパネルへの供給電流を時間的
に平均化することができる。このため、ディスプレイパ
ネル上において均一な発光輝度が得られる。
【００３０】
【発明の効果】以上説明したように本発明は、基準電流
源をなすトランジスタを、周期的に切り替えることによ
り、カレントミラーで発生する電流ばらつきを小さくす
ることができ、また複数のＩＣチップ間での基準電流の
ばらつきをなくすことができるので、ディスプレイパネ
ル上において均一な発光輝度が得られるという効果があ
る。
源をなすトランジスタを、周期的に切り替えることによ
り、カレントミラーで発生する電流ばらつきを小さくす
ることができ、また複数のＩＣチップ間での基準電流の
ばらつきをなくすことができるので、ディスプレイパネ
ル上において均一な発光輝度が得られるという効果があ
る。
【図１】本発明によるディスプレイパネル駆動回路の主
要部分の構成を示す図である。
要部分の構成を示す図である。
【図２】図１のディスプレイパネル駆動回路におけるス
イッチング回路の切り替えタイミングを示すタイミング
チャートである。
イッチング回路の切り替えタイミングを示すタイミング
チャートである。
【図３】スイッチング回路の構成例を示す図である。
【図４】ＥＬ素子の概略構成を示す図である。
【図５】ＥＬ素子の特性を電気的に示す等価回路を示す
図である。
図である。
【図６】複数のＥＬ素子をマトリクス状に配列してなる
ＥＬディスプレイパネルを用いて画像表示を行うＥＬデ
ィスプレイ装置の概略構成を示す図である。
ＥＬディスプレイパネルを用いて画像表示を行うＥＬデ
ィスプレイ装置の概略構成を示す図である。
【図７】画素データ及び走査線選択信号の供給タイミン
グを示す図である。
グを示す図である。
【図８】従来回路を示す図である。
１ 発光制御回路
２ 陽極線ドライブ回路
３ 陰極線走査回路
１００ 透明基板
１０１ 透明電極
１０２ 有機機能層
１０３ 金属電極
２００ カウンタ
ＩＮＶ０〜ＩＮＶＮ インバータ
Ｉorg 電流源
Ｉout 出力電流
ＰOUT0〜ＰOUTN トランジスタ
ＳＷ０〜ＳＷＮ スイッチング回路
ＳＷ０１，ＳＷ０２
ＳＷ１１，ＳＷ１２
ＳＷ１１，ＳＷ１２ アナログスイッチ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
Ｆターム(参考） 3K007 AB02 AB17 BA06 DA01 DB03
EB00 GA04
5C080 AA06 BB05 DD05 DD28 EE28
JJ03 JJ04
Claims (3)
- 【請求項１】 基準電流源をなす１つのトランジスタ
と、該トランジスタと共に電流ミラー回路を構成するＮ
個（Ｎは自然数）のトランジスタとからなるディスプレ
イパネル駆動回路であって、前記Ｎ＋１個のトランジス
タのうち、基準電流源をなすトランジスタを、周期的に
切り替えるスイッチング手段を含み、他のＮ個のトラン
ジスタからの出力をディスプレイパネルの駆動出力とし
て導出するようにしたことを特徴とするディスプレイパ
ネル駆動回路。 - 【請求項２】 前記他のＮ個のトランジスタからの出力
を１つにまとめて前記ディスプレイパネルの駆動出力と
して導出するようにしたことを特徴とする請求項１記載
のディスプレイパネル駆動回路。 - 【請求項３】 前記ディスプレイパネルは、前記駆動出
力によってそれぞれ駆動されるエレクトロルミネッセン
ス素子によって構成されていることを特徴とする請求項
１又は２記載のディスプレイパネル駆動回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251432A JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
| KR10-2003-7005553A KR100505773B1 (ko) | 2001-08-22 | 2002-08-22 | 디스플레이 패널 구동 회로 |
| CNB028029771A CN100403375C (zh) | 2001-08-22 | 2002-08-22 | 显示板驱动电路 |
| DE10295686T DE10295686B4 (de) | 2001-08-22 | 2002-08-22 | Anzeigefeld-Ansteuerschaltung |
| PCT/JP2002/008471 WO2003019516A1 (fr) | 2001-08-22 | 2002-08-22 | Circuit d'attaque de panneau d'affichage |
| US10/399,627 US7233322B2 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251432A JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066904A true JP2003066904A (ja) | 2003-03-05 |
| JP5076042B2 JP5076042B2 (ja) | 2012-11-21 |
Family
ID=19080079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251432A Expired - Lifetime JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5076042B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| JP2005017653A (ja) * | 2003-06-25 | 2005-01-20 | Nec Electronics Corp | 電流源回路、並びに電流源回路を有する半導体装置 |
| JP2005134641A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 |
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| WO2007040285A1 (ja) * | 2006-02-15 | 2007-04-12 | Hiji High-Tech Co., Ltd. | マルチチャネル駆動回路 |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2008165246A (ja) * | 2002-04-26 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置の駆動方法 |
| US11604483B2 (en) | 2017-09-13 | 2023-03-14 | Hitachi Astemo, Ltd. | Current generator circuit and diagnostic circuit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
| JPH08340243A (ja) * | 1995-06-14 | 1996-12-24 | Canon Inc | バイアス回路 |
| JPH09101759A (ja) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
| JPH11143564A (ja) * | 1997-11-14 | 1999-05-28 | Toshiba Corp | 差動増幅回路及びこれを用いた基準電圧発生回路 |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001042821A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001142436A (ja) * | 1999-11-16 | 2001-05-25 | Nec Kansai Ltd | 液晶駆動装置 |
-
2001
- 2001-08-22 JP JP2001251432A patent/JP5076042B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
| JPH08340243A (ja) * | 1995-06-14 | 1996-12-24 | Canon Inc | バイアス回路 |
| JPH09101759A (ja) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
| JPH11143564A (ja) * | 1997-11-14 | 1999-05-28 | Toshiba Corp | 差動増幅回路及びこれを用いた基準電圧発生回路 |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001042821A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001142436A (ja) * | 1999-11-16 | 2001-05-25 | Nec Kansai Ltd | 液晶駆動装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2008165246A (ja) * | 2002-04-26 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置の駆動方法 |
| US7477094B2 (en) | 2003-05-12 | 2009-01-13 | Panasonic Corporation | Current driving device and display device |
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| JP2005017653A (ja) * | 2003-06-25 | 2005-01-20 | Nec Electronics Corp | 電流源回路、並びに電流源回路を有する半導体装置 |
| JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
| US7633335B2 (en) | 2003-06-25 | 2009-12-15 | Nec Electronics Corporation | Current source circuit and method of outputting current |
| US7427892B2 (en) | 2003-06-25 | 2008-09-23 | Nec Electronics Corporation | Current source circuit and method of outputting current |
| JP2005134641A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 |
| WO2007040285A1 (ja) * | 2006-02-15 | 2007-04-12 | Hiji High-Tech Co., Ltd. | マルチチャネル駆動回路 |
| JP2008309811A (ja) * | 2006-02-15 | 2008-12-25 | Hiji High-Tech Co Ltd | マルチチャネル駆動回路 |
| JPWO2007040285A1 (ja) * | 2006-02-15 | 2009-04-16 | 株式会社日出ハイテック | マルチチャネル駆動回路 |
| KR100829488B1 (ko) | 2006-02-15 | 2008-05-19 | 가부시키가이샤 히지 하이테크 | 다중 채널 구동 회로 |
| WO2007094088A1 (ja) * | 2006-02-15 | 2007-08-23 | Hiji High-Tech Co., Ltd. | マルチチャネル駆動回路 |
| US7973571B2 (en) | 2006-02-15 | 2011-07-05 | Hiji High-Tech Co., Ltd. | Multichannel drive circuit |
| US11604483B2 (en) | 2017-09-13 | 2023-03-14 | Hitachi Astemo, Ltd. | Current generator circuit and diagnostic circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5076042B2 (ja) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756951B1 (en) | Display apparatus and driving circuit of display panel | |
| JP5132868B2 (ja) | ディスプレイ・ドライバ回路 | |
| US6633270B2 (en) | Display device | |
| US7019721B2 (en) | Organic light-emitting diode drive circuit for a display application | |
| US20030063078A1 (en) | Self-luminous display device | |
| KR101374444B1 (ko) | 수동 매트릭스 전계발광 디스플레이 구동 방법, 수동매트릭스 전계발광 디스플레이 구동기 및 수동 매트릭스전계발광 디스플레이용 구동기 | |
| JP5108187B2 (ja) | ディスプレイパネル駆動回路 | |
| JPH10112391A (ja) | 有機薄膜ｅｌ表示装置及びその駆動方法 | |
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| JP2001075524A (ja) | 表示装置 | |
| US7233322B2 (en) | Display panel drive circuit | |
| KR20040019208A (ko) | 유기전계발광소자용 에이징 회로 및 그 구동방법 | |
| JP5226920B2 (ja) | ディスプレイパネル駆動回路 | |
| JP3748738B2 (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
| JPH09114414A (ja) | 画像表示装置 | |
| JP5076042B2 (ja) | ディスプレイパネル駆動回路 | |
| EP1461798A1 (en) | Active matrix electroluminescent display device | |
| JP5102418B2 (ja) | ディスプレイパネル駆動回路 | |
| JP2003345307A (ja) | 表示装置およびその駆動方法 | |
| CN113948032B (zh) | 像素电路及其驱动方法 | |
| JP2005266309A (ja) | 画像表示装置 | |
| JP2003108033A (ja) | 表示装置 | |
| JP2007072319A (ja) | 表示装置 | |
| JP2006215255A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
| JP2003216069A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5076042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |