JP2005266309A - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP2005266309A
JP2005266309A JP2004078575A JP2004078575A JP2005266309A JP 2005266309 A JP2005266309 A JP 2005266309A JP 2004078575 A JP2004078575 A JP 2004078575A JP 2004078575 A JP2004078575 A JP 2004078575A JP 2005266309 A JP2005266309 A JP 2005266309A
Authority
JP
Japan
Prior art keywords
potential
light emitting
terminal
image display
potential difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004078575A
Other languages
English (en)
Other versions
JP4687943B2 (ja
JP2005266309A5 (ja
Inventor
Koichi Miwa
宏一 三和
Takatoshi Tsujimura
隆俊 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Chi Mei Optoelectronics Corp
Original Assignee
Kyocera Corp
Chi Mei Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Chi Mei Electronics Corp filed Critical Kyocera Corp
Priority to JP2004078575A priority Critical patent/JP4687943B2/ja
Priority to US11/081,554 priority patent/US7348944B2/en
Priority to TW094108448A priority patent/TWI277818B/zh
Priority to CNB2005100563888A priority patent/CN100361016C/zh
Publication of JP2005266309A publication Critical patent/JP2005266309A/ja
Publication of JP2005266309A5 publication Critical patent/JP2005266309A5/ja
Application granted granted Critical
Publication of JP4687943B2 publication Critical patent/JP4687943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】ドライバ素子に対して印加する電位範囲を低減し、電位差供給手段の負荷を低減した画像表示装置を実現すること。
【解決手段】発光機構１４と、発光機構１４に流れる電流値を制御するドライバ素子１５と、ドライバ素子１５に対する電位供給のオン・オフを行うスイッチング素子１６と、ドライバ素子１５のゲート・ソース間の電位差を保持するコンデンサ１８と、定電位線９と発光機構１４の陰極側との導通状態を制御するスイッチング素子１９とを備える。輝度電位供給前にドライバ素子１５をオン状態にし、スイッチング素子１９をオフ状態にすることで、発光機構１４に残存する電位差の変化を抑制しつつ、ドライバ素子１５のソース電極の電位を所定の電位に調整している。
【選択図】 図１

Description

本発明は、ドライバ素子の第１端子と第２端子との間に印加された電位差に基づく輝度で発光する画像表示装置に関するものである。
近年、画像表示等を行うディスプレイの分野において、液晶表示装置にかわって有機ＥＬ素子を用いた画像表示装置が注目されている。有機ＥＬ素子を用いた画像表示装置は、自発光性のためバックライトが不要であり、優れた応答速度とコントラスト、視認性を有するなど、液晶表示装置をしのぐ機能を有する。また、有機ＥＬ素子を用いた画像表示装置は構造も比較的単純なことから、製造コストの面でも有利と考えられている（例えば、特許文献１参照）。
有機ＥＬ素子は、注入電流値に応じた輝度で発光する機構を有することから、高輝度のディスプレイを実現するためには個々の画素を構成する有機ＥＬ素子に対して大電流を流す必要性が生じる。しかしながら、有機ＥＬ素子および有機ＥＬ素子の駆動状態を制御する薄膜トランジスタの損傷を回避する観点からは、これらの回路素子に大電流を流すことは好ましくない。大電流駆動を回避することを目的として、個々の画素ごとに直列接続した複数の有機ＥＬ素子を配置し、かかる複数の有機ＥＬ素子を同時に発光させることによって輝度向上を実現する画像表示装置が提案されている。
図１０は、直列接続した複数の有機ＥＬ素子を配置した従来の画像表示装置に備わる画素回路の構成を示す回路図である。図１０に示すように、従来の画素回路は、有機ＥＬ素子１０１ａ〜１０１ｄを直列に接続した発光機構１０２と、発光機構１０２に流れる電流値を制御するためのものであって、発光機構１０２の陽極側にソース電極が接続された第１薄膜トランジスタ１０３と、発光機構１０２の陰極側に接続された定電位線１０４と、第１薄膜トランジスタ１０３のドレイン電極と接続された電源線１０５と、第１薄膜トランジスタ１０３と電源線１０５との間に配置されたコンデンサ１０６とを備える。また、従来の画素回路は、第１薄膜トランジスタ１０３のゲート電極に対して発光機構１０２の輝度に対応したデータ電圧を、信号線１０７を介して供給する信号線駆動回路１０８と、信号線１０７と第１薄膜トランジスタ１０３との間の導通状態を制御するスイッチング素子として機能する第２薄膜トランジスタ１０９と、第２薄膜トランジスタ１０９のゲート電極と接続され、第２薄膜トランジスタ１０９の駆動状態を制御する走査線１１０とを備える。
従来の画素回路について簡単に説明する。まず、第２薄膜トランジスタ１０９をオン状態にすると共に表示輝度に対応した電圧が信号線１０７から第１薄膜トランジスタ１０３のゲート電極に対して供給される。第１薄膜トランジスタ１０３は、供給されたゲート電圧に応じたドレイン・ソース間電流を流す機能を有することから、発光機構１０２には信号線１０７によって供給された電圧に応じた電流が供給され、発光機構１０２は、供給された電流に応じた輝度で発光する。
特開平８−２３４６８３号公報（第１０頁、第１図）
しかしながら、有機ＥＬ素子１０１ａ〜１０１ｄを直列接続した従来の画像表示装置では、信号線１０７から供給される電圧値の範囲が拡大し、電圧供給回路の負荷が増大するという問題点を有する。以下、かかる問題点について詳細に説明する。
図１０の回路図にも示したように、有機ＥＬ素子１０１ａ〜１０１ｄは、電気的には発光ダイオードと等価なものみなすことが可能であり、発光ダイオードとほぼ同様の電圧−電流特性を有するものとして扱うことができる。従って、有機ＥＬ素子１０１ａ〜１０１ｄのそれぞれにおける陽極・陰極間電圧は、電流値に応じて、換言すれば発光輝度に応じて増加する傾向を有し、発光機構１０２全体としても、陽極・陰極間電圧は、表示輝度の向上に応じて増加することとなる。また、上述のように、第１薄膜トランジスタ１０３は、ゲート・ソース間電圧値に応じて発光機構１０２に流入する電流値を制御しており、かかる制御を可能とするために信号線駆動回路１０８によってゲート電位が供給されている。
以上の事実を考慮すると、信号線駆動回路１０８によって供給される第１薄膜トランジスタ１０３のゲート電位Ｖgは、定電位線１０４の電位Ｖ0、発光機構１０２の陽極・陰極間電位差ｎＶOLED（ｎ：有機ＥＬ素子の個数）および第１薄膜トランジスタのゲート・ソース間電圧Ｖgsを用いて、

Ｖg＝Ｖ0＋ｎＶOLED＋Ｖgs ・・・（１）

と表される。（１）式におけるＶ0はほぼ一定値となる一方、ｎＶOLEDおよびＶgsの値は発光機構１０２の表示輝度に応じて異なる値となる。具体的には、第１薄膜トランジスタのゲート・ソース間電圧Ｖgsは、トランジスタの構造および画像表示装置の使用態様によって異なるものの一般に０Ｖ程度〜１０Ｖ程度の範囲で変動する。一方、発光機構１０２の陽極・陰極間電圧ＶOLEDの変動範囲は、ｎ≒１０程度の場合には例えば２０Ｖ程度〜７０Ｖ程度もの範囲に渡って変動する。
すなわち、従来の画像表示装置では、発光機構１０２に所定の輝度を表示させるために必要な第１薄膜トランジスタ１０３のゲート・ソース間電圧の変動幅は約１０Ｖ程度であるにも関わらず、信号線駆動回路１０８は、発光機構１０２の陽極側における電位変動の影響により、２０Ｖ程度〜８０Ｖ程度の広い範囲に渡って電位供給を行わなければならず、信号線駆動回路１０８の負荷が増加することとなる。
本発明は、上記に鑑みてなされたものであって、ドライバ素子に対して印加する電位範囲を低減し、電位差供給手段の負荷を低減した画像表示装置を実現することを目的とする。
上述した課題を解決し、目的を達成するために、請求項１にかかる画像表示装置は、注入電流に応じた輝度で発光する発光手段と、第１端子と第２端子とを少なくとも備え、前記第１端子と前記第２端子との間の電位差に基づいて定まる値の電流を前記発光手段に供給するドライバ手段と、前記第１端子と前記第２端子との間の電位差を供給する電位差供給手段と、前記電位差供給手段による電位差供給の際に、前記第２端子の電位が基準電位となるよう調整する電位調整手段と、前記第１端子と前記第２端子との間に配置され、前記電位差供給手段によって供給された電位差を保持するコンデンサ手段とを備えたことを特徴とする。
この請求項１の発明によれば、電位調整手段によってドライバ手段の第２端子の電位を基準電位となるよう調整した上で電位差供給手段によって第１端子・第２端子間に発光輝度に応じた電位差を供給することとしたため、第１端子に対して供給する電位範囲を低減することが可能である。
また、請求項２にかかる画像表示装置は、上記の発明において、前記ドライバ手段は、前記第１端子をゲート電極とし、前記第２端子をソース電極とした薄膜トランジスタによって形成され、前記電位差供給手段は、前記第１端子に対して電位を供給することによって前記第１端子と前記第２端子との間に電位差を供給することを特徴とする。
また、請求項３にかかる画像表示装置は、上記の発明において、前記発光手段は、前記第２端子と電気的に接続されて配置され、前記電位調整手段は、前記電位差供給手段による電位差供給の際に、前記発光手段の陽極側または陰極側の少なくとも一方をフローティング状態に変化させることを特徴とする。
また、請求項４にかかる画像表示装置は、上記の発明において、少なくとも前記ドライバ手段の第２端子と導通した際に前記ソース電極に対して一定電位を供給する電位供給線と、前記電位差調整手段による電位差供給の際に、前記第２端子と前記電位供給線とを電気的に接続する第１スイッチング手段とを備えたことを特徴とする。
また、請求項５にかかる画像表示装置は、上記の発明において、前記電位供給線は、前記薄膜トランジスタのドレイン電極と接続され、前記薄膜トランジスタを介して前記電流発光手段に対して電流供給を行う電源線によって形成され、前記第１スイッチング手段は、前記薄膜トランジスタと一体的に形成されることを特徴とする。
また、請求項６にかかる画像表示装置は、上記の発明において、少なくとも発光時に前記発光手段の陰極側と電気的に接続される定電位線をさらに備え、前記電位調整手段は、前記電位差供給手段による電位差供給の際に前記発光手段の陰極側と前記定電位線との間の導通を遮断する第２スイッチング手段を備えたことを特徴とする。
また、請求項７にかかる画像表示装置は、上記の発明において、前記電位調整手段は、前記電位差供給手段による電位差供給の際に前記発光手段の陽極側と前記第２端子との間の導通を遮断する第２スイッチング手段を備えたことを特徴とする。
また、請求項８にかかる画像表示装置は、上記の発明において、前記発光手段は、陽極側から陰極側に向かってのみ電流が流れる機能を有し、前記電位調整手段は、前記発光手段の陰極側と接続され、前記発光手段の陰極側に対して、前記発光手段の発光時には前記発光手段の陽極側電位よりも低い第１電位を供給し、前記発光手段の非発光時には前記発光手段の陽極側電位よりも高い第２電位を供給する電位供給線を備えたことを特徴とする。
本発明にかかる画像表示装置は、電位調整手段によってドライバ手段の第２端子の電位を基準電位となるよう調整した上で電位差供給手段によって第１端子・第２端子間に発光輝度に応じた電位差を供給する構成としたため、第１端子に対して供給する電位範囲を低減することが可能であり、電位差供給手段の負荷を低減することが可能であるという効果を奏する。
以下に、本発明にかかる画像表示装置を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
（実施の形態１）
まず、実施の形態１にかかる画像表示装置について説明する。図１は、実施の形態１にかかる画像表示装置の全体構成を示す模式図である。図１に示すように、本実施の形態１にかかる画像表示装置は、行列状に配置された複数の画素回路１と、画素回路１に対して信号線２を介して電気的に接続された信号線駆動回路３と、画素回路１に対して走査線４を介して電気的に接続された走査線駆動回路５と、画素回路１に対して電源線７を介して電気的に接続された電源回路８と、画素回路１に対して定電位線９を介して電気的に接続された定電位供給回路１０と、画素回路１内に備わる電位調整部２１（後述）に対する制御を行うスイッチング制御回路１１とを備える。
信号線駆動回路３は、画素回路１内に備わるドライバ素子１５（後述）に対して所定の電位差、具体的には画素回路１によって表示される輝度に対応した電位差を供給するためのものである。また、走査線駆動回路５は、複数の走査線４を介して所定の電圧を順次供給することによって、画素回路１内に備わるスイッチング素子１６の駆動を制御するためのものである。また、電源回路８は、電源線７を介して画素回路１内に備わる発光機構１４（後述）に対して電力供給を行うためのものである。また、定電位供給回路１０は、発光機構１４の陰極側の電位を供給するためのものである。なお、電源回路８および定電位供給回路１０は、それぞれ供給電位が可変な構成とすることも可能であるが、本実施の形態１では、簡単のためにそれぞれ定電位を供給するものとする。
次に、画素回路１の構成について説明する。画素回路１は、流入電流値に応じた輝度で発光する発光機構１４と、発光機構１４の陽極側にソース電極が接続され、薄膜トランジスタによって形成されたドライバ素子１５と、ドライバ素子１５のゲート電極と一方のソース／ドレイン電極とが接続されたスイッチング素子１６とを備える。また、画素回路１は、ドライバ素子１５のゲート電極とソース電極との間に配置されたコンデンサ１８と、ドライバ素子１５のソース電極の電位調整を行うためのものであって、ドライバ素子１５自身を含んで形成される電位調整部２１とを備える。
ドライバ素子１５は、ソース電極が発光機構１４の陽極側と接続された構成を有し、発光機構１４に対して流入する電流の大きさを制御する機能を有する。すなわち、ドライバ素子１５のゲート電極はスイッチング素子１６および信号線２を介して信号線駆動回路３に電気的に接続されており、信号線駆動回路３から供給される電位によってゲート・ソース間に電位差が生じる。かかる電位差に応じてドレイン・ソース間のキャリア移動度が変動することから、ドライバ素子１５は、ゲート電極に印加される電圧に応じて発光機構１４に流入する電流の大きさを制御している。
なお、ドライバ素子１５は、チャネル形成領域が多結晶シリコン等によって形成された薄膜トランジスタ等を含んで構成しても良いが、本実施の形態１ではチャネル形成領域がｎ型の非晶質シリコンによって形成された薄膜トランジスタを含んで構成されることとする。非晶質シリコンを用いた薄膜トランジスタの場合、異なる場所に形成した薄膜トランジスタ間の電気的特性の相違を低減することが可能である等の利点を有するためである。
スイッチング素子１６は、例えば薄膜トランジスタによって形成され、ドライバ素子１５と信号線２との間の導通状態を制御するためのものである。具体的には、スイッチング素子１６は、一方のソース／ドレイン電極がドライバ素子１５のゲート電極に接続され、他方のソース／ドレイン電極が信号線２に接続されると共に、ゲート電極が走査線４を介して走査線駆動回路５に電気的に接続された構成を有する。以上の構成を有することで、スイッチング素子１６は、走査線駆動回路５から供給される電圧に応じて信号線２とドライバ素子１５との間の導通状態を制御することが可能である。
コンデンサ１８は、ドライバ素子１５におけるゲート・ソース間電圧を保持するためのものである。具体的には、コンデンサ１８は、図１に示すようにドライバ素子１５のゲート電極とソース電極との間に配置されており、ドライバ素子１５内におけるゲート／ソース間の寄生容量を無視しうる程度の容量を有する。
発光機構１４は、図１にも示すように電気的にはダイオードの直列接続と等価なものとみなされる構造を有する。具体的には、発光機構１４は、図２に示す構造を有する。すなわち、一部領域上にドライバ素子１５、スイッチング素子１６、導電層２４、２５が形成された基板２３上の他の領域上に形成されたアノード配線層２６と、アノード配線層２６および平坦化層２７上に順次積層された、発光層２８ａと、電子−正孔対生成層２９ａと、発光層２８ｂと、電子−正孔対生成層２９ｂと、発光層２８ｃと、電子−正孔対生成層２９ｃと、発光層２８ｄと、カソード配線層３０とを備える。また、複数の発光機構１４の間には素子分離層３１が配置され、複数の発光機構１４は、互いに電気的に絶縁された構成を有する。
アノード配線層２６は、Ａｕ（金）、Ｃｕ（銅）、ＩＴＯ（Indium Tin Oxide）等の導電性材料によって形成され、発光層２８ａ〜２８ｄで生じた光を透過するよう、例えば薄膜化された構造を有する。また、発光層２８ａ〜２８ｄは、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成され、必要に応じて所定の不純物が添加された構造を有する。さらに、電子−正孔対生成層２９ａ〜２９ｃは、光透過性を有する導電材料によって形成され、具体的には、好ましくはＩＴＯ、ＩＺＯ（Indium Zinc Oxide）等の金属酸化物等透明な導電材料によって形成される。なお、ＩＴＯは電気陰性度が高いため、電子−正孔対生成層２９ａ〜２９ｃは、それぞれＩＴＯの下層にセシウム（Ｃｓ）等の金属材料を含む導電層を含んで形成することとしてもよい。かかる導電層としては、セシウムを含有したＢＰＨＰＥＮまたはＢＣＰを用いることが好ましい。また、カソード配線層３０は、Ａｌ、Ｃｕ等の金属等の導電性材料によって形成される。なお、本実施の形態１にかかる画像表示装置は、発光層２８ａ〜２８ｄから生ずる光が基板２３を通して外部に放出される構造を有するため、カソード配線層３０は光透過性を備える必要はなく、膜厚を大きくすることが可能である。
図３は、発光機構１４の発光のメカニズムについて説明するための模式図である。発光層２８ａ〜２８ｄは、外部から供給された電子と正孔が再結合することによって発光層２８ａ〜２８ｄを構成する有機材料分子が励起され、分子が励起状態から基底状態に遷移する際に生じる余剰エネルギーが光に変換されることで発光する。また、発光機構１４を形成する電子−正孔対生成層２９ａ〜２９ｃは、それぞれが所定の電位を与えられることによって電子をアノード配線層２６側に供給し、正孔をカソード配線層３０側に供給する機能を有する。本実施の形態１にかかる画像表示装置では、かかる電子−正孔対生成層２９ａ〜２９ｃを設けることによって、低電流で十分な輝度の光を発光させている。
例として、発光層２８ｃにおける発光メカニズムについて説明する。発光層２８ｃでは電子−正孔対生成層２９ｂで生じた正孔と電子−正孔対生成層２９ｃで生じた電子とが外部から流入し、発光層２８ｃ内で再結合することによって光が生じる。ここで、発光層２８ｃに供給される正孔および電子はいずれも発光機構１４の外部から供給されるのではなく、発光機構１４内部で生成されている。従って、発光層２８ｃにおいて発光に寄与する荷電粒子はドライバ素子１５のチャネル層を通過する荷電粒子とは直接の関係はなく、発光層２８ｃで発光することによってドライバ素子１５のチャネル層が影響を受けることはない。従って、発光機構１４はドライバ素子１５を介して供給される電流値に比して従来よりも高い効率で発光することが可能であって、同一輝度の光を発光する場合において、ドライバ素子１５に流れる電流値を低減し、ドライバ素子１５を構成する薄膜トランジスタの損傷を低減することが可能である。
次に、電位調整部２１について説明する。電位調整部２１は、信号線駆動回路３より表示輝度に対応した電位が供給される際に、ドライバ素子１５のソース電極の電位が所定の値になっているよう電位調整を行うためのものである。具体的には、電位調整部２１は、表示輝度に対応した電位供給に先立って発光機構１４の陰極側をフローティング状態に変化させると共にドライバ素子１５のソース電極に所定電位を供給することによって、輝度電位の供給時にドライバ素子１５のソース電極が所定の電位となるよう電位調整を行う機能を有する。電位調整部２１の具体的な構成としては、図１に示すように、それぞれ薄膜トランジスタによって構成された、特許請求の範囲における第１スイッチング手段の一例として機能するドライバ素子１５と、第２スイッチング手段の一例として機能するスイッチング素子１９と、スイッチング素子１９の駆動状態を制御するスイッチング制御回路１１とを備えた構成を有する。
スイッチング素子１９は、発光機構１４の陰極側と定電位線９との間に配置され、発光機構１４と定電位線９との間の導通状態を制御することによって、ドライバ素子１５のソース電極の電位調整の際に、発光機構１４の陰極側をいわゆるフローティング状態に変化させるためのものである。具体的には、スイッチング素子１９は、スイッチング制御回路１１から供給される電圧に応じて動作する構成を有する。すなわち、スイッチング素子１９は、例えばｎ型の薄膜トランジスタによって構成され、ゲート電極に対してオン電圧以上の電圧が印加された場合には導通を維持し、オン電圧未満の電圧が印加された場合には導通を切断する。
また、ドライバ素子１５は、電位調整部２１に備わる第１スイッチング手段として機能する際には、自身のソース電極の電位が所定値となるよう動作している。すなわち、後述する電位調整時においてドライバ素子１５はオン状態に維持されており、ドレイン電極と接続された電源線７の電位を自身のソース電極に供給することによってソース電極の電位を所定の値となるよう動作している。なお、ドライバ素子１５と別個独立に第１スイッチング手段を形成し、かかる第１スイッチング手段によって電位調整時にドライバ素子１５のソース電位を所定の値に制御する構成とすることも可能である。
次に、本実施の形態１にかかる画像表示装置の動作について説明する。図４−１〜図４−４は、本実施の形態１にかかる画像表示装置の動作を説明するための模式図である。なお、図４−１〜図４−４において、スイッチング素子１６、１９については、動作の理解を容易にするため単純なスイッチ構造によって図示している。また、図４−１〜図４−４では、電源線７上の任意の点をＡ、ドライバ素子１５のソース電極をＢ、ゲート電極をＣ、定電位線９上の任意の点をＤとし、それぞれの点における電位をＶA、ＶB、ＶC、ＶDとする。電源線７および定電位線９は一定電位を供給されることから、ＶAおよびＶDは図４−１〜図４−４を通じて一定の値を保持している。
まず、図４−１に示すように、発光機構１４が所定の輝度で発光しており、具体的には、スイッチング素子１６がオフ状態にある一方でスイッチング素子１９がオン状態となるよう制御されている。そして、ドライバ素子１５のゲート電極には表示輝度に対応した電位が印加されており、ドライバ素子１５のゲート・ソース間にはオン電圧以上の所定の電位差が生じている。このため、電源線７から供給される電流はドライバ素子１５のドレイン・ソース間、発光機構１４およびスイッチング素子１９を通過して定電位線９に流れ、発光機構１４では、流入する電流値に応じた輝度の光が発生している。既に述べたように発光機構１４は、電気的には直列接続したダイオードと等価のものとみなせることから、発光機構１４の陽極・陰極間には流入電流に応じた電位差が生じている。発光機構１４に備わる等価ダイオードの個数をｎ、等価ダイオード１個あたりに生じる電位差をＶOLED0とすると、点Ｂ（ドライバ素子１５のソース電極）における電位ＶBは、

ＶB＝ｎＶOLED0＋ＶD ・・・（２）

と表される。
そして、図４−２に示すように、発光機構１４による発光が終了し、ドライバ素子１５のソース電極に対する電位の調整が行われる。具体的には、スイッチング素子１６がオン状態に変化し、スイッチング素子１９はオフ状態に変化している。また、信号線２は、ドライバ素子１５のドレイン・ソース間の通過電流が充分大きくなる程度の電位に維持され、かかる電位がスイッチング素子１９を介してドライバ素子１５のゲート電極に印加されることによって、ドライバ素子１５はオン状態となっている。
図４−２に示す状態において、スイッチング素子１９がオフ状態に変化することから発光機構１４に流れる電流は０になると共に、ドライバ素子１５のソース電極に対しては、オン状態のドライバ素子１５を介して電源線７の電位が供給される。従って、図４−２に示す状態における電位ＶBは、

ＶB＝ＶA ・・・（３）

に変化する。なお、図４−１にも示したように、電位調整を行う以前においてもドライバ素子１５のゲート電極にはある程度高い電位が供給されていることから、図４−２に示す状態においてあえてスイッチング素子１６をオフ状態に維持した場合であっても（３）式を満たすことが可能である。
その後、図４−３に示すように、信号線２から新たに輝度電位ＶDATが供給され、ドライバ素子１５のゲート・ソース間に新たな発光輝度に対応した電位差が書き込まれる。具体的には、スイッチング素子１９がオフ状態を維持する一方で、ドライバ素子１５およびスイッチング素子１６はオン状態を維持している。このため、ドライバ素子１５のゲート電極と信号線２とが導通状態を維持し、信号線２の電位ＶDATがドライバ素子１５のゲート電極に供給される。ドライバ素子１５のソース電極の電位ＶBは（３）式に示すようにＶAに維持されていることから、信号線２から供給される電位ＶDATは、ドライバ素子１５のゲート・ソース間電位の値、すなわちＶDAT−ＶAの値が表示輝度に対応した値となるよう設定されている。
そして、図４−４に示すように、ドライバ素子１５のゲート・ソース間に書き込まれた電位差に対応した電流を発光機構１４に流し、発光機構１４は所定の輝度で発光する。具体的には、スイッチング素子１６がオン状態からオフ状態に変化する一方、スイッチング素子１９がオフ状態からオン状態に変化する。既にドライバ素子１５のゲート・ソース間には所定の電位差が供給されていることからドライバ素子１５のドレイン・ソース間はチャネルが形成されており、電源線７からドライバ素子１５、発光機構１４、スイッチング素子１９を通過して定電位線９に対して電流が流れ、発光機構１４が所定の輝度で発光することとなる。
ここで、点Ｂにおける電位は、発光機構１４に電流が流れることによってＶAと異なる値に変化する。すなわち、発光機構１４は電気的にはダイオードの直列接続構造と等価なものと考えることができるため、個々の等価ダイオードには、電流値に応じた電圧ＶOLEDが印加された状態となる。従って、発光機構１４に備わる等価ダイオードの個数をｎとすると、点Ｂにおける電位ＶBの値は、

ＶB＝ＶA＋ΔＶ1 ・・・（４）

と表される。ただし、

ΔＶ1＝（ＶD＋ｎＶOLED）−ＶA ・・・（５）

である。
そして、（４）式および（５）式に示すように電位ＶBの値が変化することおよびドライバ素子１５のゲート電極とソース電極との間にコンデンサ１８が配置されることに対応して、Ｃ点におけるドライバ素子１５のゲート電位もＶDATから変化し、図４−４に示す状態におけるＣ点の電位Ｖcは、電位変動値ΔＶ2を用いて

Ｖc＝ＶDAT＋ΔＶ2 ・・・（６）

と表される。Ｃ点における電位変動値ΔＶ2は、具体的には、コンデンサ１８の容量Ｃおよびドライバ素子１５のゲート・ソース間の寄生容量Ｃgs、ソース・ドレイン間の寄生容量Ｃsdを用いて、

ΔＶ2＝｛（Ｃ＋Ｃgs）／（Ｃ＋Ｃgs＋Ｃsd）｝ΔＶ1 ・・・（７）

と表される。ここで、ソース・ドレイン間の寄生容量Ｃsdは、コンデンサ１８の容量Ｃとゲート・ソース間の寄生容量Ｃgsとの和に比べてきわめて小さく、無視することが可能であるために（７）式におけるΔＶ1の係数を１に近似することができる。従って、

ΔＶ2≒ΔＶ1 ・・・（８）

が成立する。（４）式、（６）式および（８）式からも明らかなように、図４−４の状態におけるドライバ素子１５のゲート・ソース間電位は、図４−３の状態において書き込まれた値とほぼ等しい値に維持されていることとなり、この結果、図４−４に示す発光工程において、信号線２から書き込まれた電位ＶDATに対応した電流値が発光機構１４に流れ、電位ＶDATに対応した輝度で発光させることが可能である。
次に、本実施の形態１にかかる画像表示装置の利点について説明する。図４−３にも示したように、本実施の形態１にかかる画像表示装置では、信号線２を介してドライバ素子１５のゲート電極に対して輝度電位ＶDATの供給を行う際におけるソース電極の電位ＶBの値が、前フレーム時における発光輝度に関わらず一定の値（＝ＶA）に保持されることとなる。従って、本実施の形態１にかかる画像表示装置では、ドライバ素子１５のソース電極の電位ＶBの変動分を考慮して輝度電位ＶDATを決定する必要はなく、発光輝度に応じて必要となるゲート・ソース間電圧の変動範囲内で輝度電位ＶDATを変化させれば良く、輝度電位ＶDATを変動させる範囲を狭くすることが可能である。
図５は、本実施の形態１にかかる画像表示装置において、信号線２を介して信号線駆動回路３から供給する必要のある電位範囲を示すグラフである。具体的には、図５に示すグラフにおいて、曲線ｌ1は本実施の形態１における電位範囲を示し、曲線ｌ2は従来の画像表示装置における電位範囲を示している。
図５に示すように、コントラスト比を１００とした場合には、従来の画像表示装置（曲線ｌ2）では、２０Ｖ〜８０Ｖもの範囲に渡って電位供給を行う必要があるのに対して、本実施の形態１の場合（曲線ｌ1）では０Ｖ〜１０Ｖ程度の範囲で信号線２から電位供給を行えば足りる。従って、本実施の形態１にかかる画像表示装置は、信号線２を介して供給される電圧値の範囲が抑制され、電圧供給回路（信号線駆動回路３）の負荷を低減できるという利点を有する。
また、本実施の形態１にかかる画像表示装置は、電位調整手段に備わる第１スイッチング手段とドライバ素子１５とを一体的に形成している。図１にも示したように、ドライバ素子１５は、ドレイン電極が電源回路８からほぼ一定の電位を供給されている電源線７と接続されており、ドライバ素子１５をオン状態に制御した場合には、ソース電極に対して電源線７の定電位を供給することとなる。従って、本実施の形態１では、ドライバ素子１５を第１スイッチング手段として機能させることとし、ドライバ素子１５を介して電源線７の電位をソース電極に供給することによって、輝度電位ＶDATを書き込む際におけるドライバ素子１５のソース電極の電位を一定の値に制御している。従って、本実施の形態１にかかる画像表示装置は、輝度電位書き込み時にドライバ素子１５のソース電極の電位を一定に保持するための第１スイッチング手段および電位供給線を別途設ける必要がなく、画素回路中に配置する回路素子数および配線数を低減できるという利点を有することとなる。
（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、輝度電位の供給を行う際に、電位調整部が発光機構とドライバ素子１５との間の導通状態を制御することによって、電位調整時に発光機構の陽極側をいわゆるフローティング状態にする構成を有する。
図６は、本実施の形態２にかかる画像表示装置の全体構成を示す模式図である。図６に示すように、本実施の形態２にかかる画像表示装置は、基本的構成は実施の形態１にかかる画像表示装置と同様の構成を有するが、画素回路３３内において、実施の形態１における電位調整部２１の代わりに電位調整部３６を備えた構成を有する。なお、本実施の形態２にかかる画像表示装置において、実施の形態１と同様の構成・機能を有するものについては実施の形態１と同様の符号・名称を付すこととし、以下で特に言及しない限り実施の形態１と同様に動作するものとする。
電位調整部３６は、特許請求の範囲における第１スイッチング手段に相当するドライバ素子１５と、特許請求の範囲における第２スイッチング手段に相当し、ドライバ素子１５のソース電極と発光機構１４の陽極側との間の導通状態を制御するスイッチング素子３４とを備える。スイッチング素子３４は、それぞれ薄膜トランジスタによって構成されると共に、スイッチング素子３４のゲート電極はスイッチング制御回路１１に接続されており、スイッチング制御回路１１から供給される電位に基づいて動作する構成を有する。
本実施の形態２にかかる画像表示装置は、輝度電位を供給する際に、実施の形態１と同様にドライバ素子１５のソース電極を電源線７と導通させることによって、輝度電位の供給時におけるソース電極の電位を一定の値（基準電位）に保持することとしている。このため、本実施の形態２にかかる画像表示装置は、実施の形態１の場合と同様に、発光機構１４の陽極側の電位の変動にかかわらずソース電極の電位を一定の値に保持することが可能となり、信号線駆動回路３から供給する輝度電位の変動範囲を従来よりも小さくすることが可能である。
また、本実施の形態２にかかる画像表示装置は、スイッチング素子３４を備えることによって、輝度電位を供給する際にドライバ素子１５のソース電極と発光機構１４の陽極側との導通を遮断する構成を有する。具体的には、本実施の形態２では、輝度電位を供給する際に発光機構１４の陽極側をドライバ素子１５から電気的に絶縁する構成を採用することで、発光機構１４の陽極側の電位を保持することとしている。すなわち、輝度電位の供給の際にドライバ素子１５のソース電極の電位が変化するにもかかわらず、発光機構１４の陽極電位が変化することを防止することが可能であり、発光機構１４の陽極・陰極間の電位差が変動することを防止できる。従って、輝度電位の供給後に再び発光機構１４を発光させる際に、発光機構１４の陽極・陰極間の電位差を所望の値にするために必要な電力供給量を低減することが可能となる。
なお、実施の形態１、２において、特許請求の範囲における第１スイッチング手段の一例としてドライバ素子１５を用いた例について説明したが、ドライバ素子１５のソース電極と電位供給線との導通状態を制御するスイッチング素子を用いることとしても良い。また、かかる場合には電位供給線として電源線７を用いるのではなく、他の定電位線を用いることとしても良い。
（実施の形態３）
次に、実施の形態３にかかる画像表示装置について説明する。本実施の形態３にかかる画像表示装置は、発光機構の陰極側に接続された電位供給線が、発光機構の非発光時に発光機構の陽極側の電位よりも高い電位を供給する機能を有する。
図７は、本実施の形態３にかかる画像表示装置の全体構成を示す模式図である。図７に示すように、本実施の形態３にかかる画像表示装置は、実施の形態１、２における定電位線９の代わりに、第１電位および第２電位を供給する電位供給線３８と、電位供給線３８に対して第１電位および第２電位を供給する第１／第２電位供給回路３９とを新たに備えた構成を有する。
電位供給線３８は、本実施の形態３において二つの機能を発揮するために設けられている。具体的には、電位供給線３８は、第１の機能として、実施の形態１、２と同様に発光機構１４が発光する際に、発光機構１４の陽極・陰極間に順電圧が印加されるよう、発光機構１４の陰極側に対して陽極側の電位よりも低い電位である第１電位を供給する機能を有する。
また、電位供給線３８は、第２の機能として、ドライバ素子１５のソース電極の電位調整の際に、電位調整部の一部として動作する機能を有する。具体的には、電位供給線３８は、発光機構１４の非発光時、特にソース電極の電位調整時において、発光機構１４の陰極側に対して陽極側の電位よりも高い電位である第２電位を供給するよう動作し、かかる動作を行うことによって、電位調整時に発光機構１４から電位供給線３８に対して電流が流れることを防止している。すなわち、電位供給線３８は、電位調整時にダイオードと等価な発光機構１４に対して逆電圧を印加することで、電位調整時に発光機構１４中に電流が流れることを抑制し、結果として実施の形態１におけるスイッチング素子１９および実施の形態２におけるスイッチング素子３４と同様の機能を発揮している。
このように、実施の形態３にかかる画像表示装置は、発光機構１４の陰極側の電位を第１電位から第２電位に切り替える第１／第２電位供給回路３９を配置することによって、電位調整時に発光機構１４中を電流が流れることを抑制するという第２スイッチング手段（スイッチング素子１９、３４）の作用を実現している。従って、本実施の形態３にかかる画像表示装置は、第２スイッチング手段および第２スイッチング手段を制御する配線構造を省略することが可能となるという利点を有する。
（変形例１）
次に、実施の形態３にかかる画像表示装置の変形例１について説明する。図８は、変形例１にかかる画像表示装置を構成する画素回路４８および画素回路４８の周辺に配置された配線構造について示す模式図である。本変形例１では、図８に示すように、画素回路４８において、ドライバ素子１５のゲート電極と、電源線７との間の導通状態を制御するスイッチング素子４６と、ドライバ素子１５のドレイン電極と、電源線７との間の導通状態を制御するスイッチング素子４７とを備えた構成を有する。
スイッチング素子４６は、ゲート電極に残存する電荷を排出してゲート電極の電位を電源線７の電位と等しくした状態で輝度電位を供給可能にするためのものである。具体的には、スイッチング素子４６は、信号線２およびスイッチング素子１６を介した輝度電位の供給が行われる直前にオン状態となり、ドライバ素子１５のゲート電極と電源線７との間を導通させることによって、残存していた電荷の量にかかわらず、ドライバ素子１５のゲート電極の電位を電源線７の電位と等しい値に変化させている。
スイッチング素子４７は、発光機構１４の発光時以外の時点において、発光機構１４に対して電流が流れることを防止するためのものである。具体的には、スイッチング素子４７は、発光機構１４の発光時以外の時点においてはオフ状態を維持し、電源線７と発光機構１４との間の導通を遮断することによって発光機構１４に電流が流れることを防止している。スイッチング素子４７を設けることによって、発光機構１４が発光期間以外のタイミングで発光することを防止することが可能となり、表示画像の品位を向上させることができる。
（変形例２）
次に、実施の形態３にかかる画像表示装置の変形例２について説明する。図９は、本変形例２にかかる画像表示装置を構成する画素回路５１および画素回路５１の周辺に配置された配線構造について示す模式図である。図９に示すように、本変形例２にかかる画像表示装置は、ドライバ素子１５のゲート電極と、スイッチング素子１６およびコンデンサ１８との間の導通状態を制御するスイッチング素子４９と、ドライバ素子１５のゲート電極と電源線７との間の導通状態を制御するスイッチング素子５０とを備えた構成を有する。
スイッチング素子５０は、変形例１におけるスイッチング素子４６と同様の機能を有する。すなわち、輝度電位を供給する直前にドライバ素子１５のゲート電極に残存する電荷を排出し、ゲート電極の電位を、前フレームにおける発光輝度に関わらず電源線７と等しい電位にするためのものである。
スイッチング素子４９は、スイッチング素子１６とは別に、信号線２を介して供給される輝度電位をドライバ素子１５のゲート電極に与えるタイミングを制御するためのものである。すなわち、スイッチング素子１６がオン状態となって、信号線２を介した輝度電位の供給が行われる時点では、スイッチング素子４９はオフ状態を維持し、輝度電位はドライバ素子１５のゲート電極には到達せずに、コンデンサ１８に蓄積されることとなる。そして、発光機構１４を発光させるタイミングになって初めてスイッチング素子４９がオン状態となり、ドライバ素子１５のゲート電極に輝度電位が供給され、発光輝度に応じた電流がドレイン・ソース間を通過し、発光機構１４が所定の輝度で発光することとなる。ここで、画像表示装置を構成するすべての画素回路５１に関して、スイッチング素子４９を同時にオン状態に変化させることとしても良い。かかる構成とした場合には、画像表示装置を構成するすべての画素回路５１に備わる発光機構１４が一斉に発光することとなり、高品位の画像表示が可能となるためである。
以上、本発明について実施の形態１〜３および変形例１、２に渡って説明したが、本発明は上記の例に限定して解釈するべきではなく、当業者であれば、様々な実施例、変形例等に想到することが可能である。例えば、変形例１、２は実施の形態３にかかる画像表示装置の変形例として紹介したが、かかる構成に限られず、スイッチング素子４６、４７またはスイッチング素子４９、５０を実施の形態１または２における画素回路内に組み込む構成としても良い。
また、本発明の適用範囲は、発光機構が複数の発光ダイオードの直列接続と電気的にみなされるものに限定する必要はなく、例えば発光機構が単一の発光層を備えた有機ＥＬ素子であっても良い。また、発光機構が有機ＥＬ素子ではなく、無機ＥＬ素子その他の発光素子であっても良い。
実施の形態１にかかる画像表示装置の全体構成を示す模式図である。 画像表示装置に備わる発光機構の具体的構成について示す断面図である。 発光機構の発光メカニズムを説明するための模式図である。 画像表示装置の動作を説明するための模式図である。 画像表示装置の動作を説明するための模式図である。 画像表示装置の動作を説明するための模式図である。 画像表示装置の動作を説明するための模式図である。 実施の形態１にかかる画像表示装置に備わる信号線駆動回路の供給電位範囲を示すグラフである。 実施の形態２にかかる画像表示装置の全体構成を示す模式図である。 実施の形態３にかかる画像表示装置の全体構成を示す模式図である。 実施の形態３の変形例１における画素回路の構成を示す模式図である。 実施の形態３の変形例２における画素回路の構成を示す模式図である。 従来技術にかかる画像表示装置に備わる画素回路の構成を示す模式図である。
符号の説明
１ 画素回路
２ 信号線
３ 信号線駆動回路
４ 走査線
５ 走査線駆動回路
７ 電源線
８ 電源回路
９ 定電位線
１０ 定電位供給回路
１１ スイッチング制御回路
１２ ＮＯＴ回路
１４ 発光機構
１５ ドライバ素子
１６ スイッチング素子
１８ コンデンサ
１９ スイッチング素子
２１ 電位調整部
２３ 基板
２４、２５ 導電層
２６ アノード配線層
２７ 平坦化層
２８ａ〜２８ｄ 発光層
２９ａ〜２９ｃ 電子−正孔対生成層
３０ カソード配線層
３１ 素子分離層
３３ 画素回路
３４ スイッチング素子
３５ ＮＯＴ回路
３６ 電位調整部
３８ 第１電位供給線
３９ 第１電位供給回路
４０ 第２電位供給線
４１ 第２電位供給回路
４２ スイッチング素子
４６、４７、４９、５０ スイッチング素子
４８、５１ 画素回路
１０１ 有機ＥＬ素子
１０２ 発光機構
１０３ 第１薄膜トランジスタ
１０４ 定電位線
１０５ 電源線
１０６ コンデンサ
１０７ 信号線
１０８ 信号線駆動回路
１０９ 第２薄膜トランジスタ
１１０ 走査線

Claims (8)

  1. 注入電流に応じた輝度で発光する発光手段と、
    第１端子と第２端子とを少なくとも備え、前記第１端子と前記第２端子との間の電位差に基づいて定まる値の電流を前記発光手段に供給するドライバ手段と、
    前記第１端子と前記第２端子との間の電位差を供給する電位差供給手段と、
    前記電位差供給手段による電位差供給の際に、前記第２端子の電位が基準電位となるよう調整する電位調整手段と、
    前記第１端子と前記第２端子との間に配置され、前記電位差供給手段によって供給された電位差を保持するコンデンサ手段と、
    を備えたことを特徴とする画像表示装置。
  2. 前記ドライバ手段は、前記第１端子をゲート電極とし、前記第２端子をソース電極とした薄膜トランジスタによって形成され、
    前記電位差供給手段は、前記第１端子に対して電位を供給することによって前記第１端子と前記第２端子との間に電位差を供給することを特徴とする請求項１に記載の画像表示装置。
  3. 前記発光手段は、前記第２端子と電気的に接続されて配置され、
    前記電位調整手段は、前記電位差供給手段による電位差供給の際に、前記発光手段の陽極側または陰極側の少なくとも一方をフローティング状態に変化させることを特徴とする請求項１または２に記載の画像表示装置。
  4. 少なくとも前記ドライバ手段の第２端子と導通した際に前記ソース電極に対して一定電位を供給する電位供給線と、
    前記電位差調整手段による電位差供給の際に、前記第２端子と前記電位供給線とを電気的に接続する第１スイッチング手段と、
    を備えたことを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  5. 前記電位供給線は、前記薄膜トランジスタのドレイン電極と接続され、前記薄膜トランジスタを介して前記電流発光手段に対して電流供給を行う電源線によって形成され、
    前記第１スイッチング手段は、前記薄膜トランジスタと一体的に形成されることを特徴とする請求項４に記載の画像表示装置。
  6. 少なくとも発光時に前記発光手段の陰極側と電気的に接続される定電位線をさらに備え、
    前記電位調整手段は、前記電位差供給手段による電位差供給の際に前記発光手段の陰極側と前記定電位線との間の導通を遮断する第２スイッチング手段を備えたことを特徴とする請求項４に記載の画像表示装置。
  7. 前記電位調整手段は、前記電位差供給手段による電位差供給の際に前記発光手段の陽極側と前記第２端子との間の導通を遮断する第２スイッチング手段を備えたことを特徴とする請求項４に記載の画像表示装置。
  8. 前記発光手段は、陽極側から陰極側に向かってのみ電流が流れる機能を有し、
    前記電位調整手段は、前記発光手段の陰極側と接続され、前記発光手段の陰極側に対して、前記発光手段の発光時には前記発光手段の陽極側電位よりも低い第１電位を供給し、前記発光手段の非発光時には前記発光手段の陽極側電位よりも高い第２電位を供給する電位供給線を備えたことを特徴とする請求項１、２、４または５に記載の画像表示装置。
JP2004078575A 2004-03-18 2004-03-18 画像表示装置 Expired - Fee Related JP4687943B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004078575A JP4687943B2 (ja) 2004-03-18 2004-03-18 画像表示装置
US11/081,554 US7348944B2 (en) 2004-03-18 2005-03-17 Image display device
TW094108448A TWI277818B (en) 2004-03-18 2005-03-18 Image display device
CNB2005100563888A CN100361016C (zh) 2004-03-18 2005-03-18 图像显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004078575A JP4687943B2 (ja) 2004-03-18 2004-03-18 画像表示装置

Publications (3)

Publication Number Publication Date
JP2005266309A true JP2005266309A (ja) 2005-09-29
JP2005266309A5 JP2005266309A5 (ja) 2007-06-07
JP4687943B2 JP4687943B2 (ja) 2011-05-25

Family

ID=35041910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004078575A Expired - Fee Related JP4687943B2 (ja) 2004-03-18 2004-03-18 画像表示装置

Country Status (4)

Country Link
US (1) US7348944B2 (ja)
JP (1) JP4687943B2 (ja)
CN (1) CN100361016C (ja)
TW (1) TWI277818B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP2008287196A (ja) * 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
JPWO2020039291A1 (ja) * 2018-08-21 2021-09-24 株式会社半導体エネルギー研究所 表示装置および電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5051565B2 (ja) * 2003-12-10 2012-10-17 奇美電子股▲ふん▼有限公司 画像表示装置
KR100590068B1 (ko) * 2004-07-28 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 화소 회로
TWI328213B (en) * 2005-12-16 2010-08-01 Chi Mei El Corp Plate display and pixel circuitry
FR2903224A1 (fr) * 2006-06-30 2008-01-04 Thomson Licensing Sa Dispositif d'affichage et utilisations de celui-ci.
CN108877644A (zh) * 2018-07-20 2018-11-23 京东方科技集团股份有限公司 阵列基板及修复阵列基板的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150105A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003216110A (ja) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2004029247A (ja) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 発光素子の駆動回路及び画像表示装置
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP3757797B2 (ja) * 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP2003140611A (ja) 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd Ｅｌ表示素子およびその駆動方法およびこれを用いた携帯端末用のディスプレイ
JP3750616B2 (ja) 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
TWI251183B (en) * 2003-05-16 2006-03-11 Toshiba Matsushita Display Tec Active matrix display device
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003150105A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003216110A (ja) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2004029247A (ja) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 発光素子の駆動回路及び画像表示装置
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
US9001012B2 (en) 2006-05-29 2015-04-07 Sony Corporation Image display
US9013378B2 (en) 2006-05-29 2015-04-21 Sony Corporation Image display
US9570048B2 (en) 2006-05-29 2017-02-14 Sony Corporation Image display
US9734799B2 (en) 2006-05-29 2017-08-15 Sony Corporation Image display
US10438565B2 (en) 2006-05-29 2019-10-08 Sony Corporation Image display
US10885878B2 (en) 2006-05-29 2021-01-05 Sony Corporation Image display
JP2008287196A (ja) * 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
US8982016B2 (en) 2007-05-21 2015-03-17 Sony Corporation Display device, driving method thereof, and electronic device
JPWO2020039291A1 (ja) * 2018-08-21 2021-09-24 株式会社半導体エネルギー研究所 表示装置および電子機器
JP7349996B2 (ja) 2018-08-21 2023-09-25 株式会社半導体エネルギー研究所 表示装置および電子機器

Also Published As

Publication number Publication date
JP4687943B2 (ja) 2011-05-25
TWI277818B (en) 2007-04-01
CN100361016C (zh) 2008-01-09
US7348944B2 (en) 2008-03-25
US20050237282A1 (en) 2005-10-27
CN1670600A (zh) 2005-09-21
TW200537224A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
US6633270B2 (en) Display device
US8159422B2 (en) Light emitting display device with first and second transistor films and capacitor with large capacitance value
US8605075B2 (en) Display apparatus and display-apparatus driving method
US7358936B2 (en) Image display apparatus
WO2012056496A1 (ja) 表示装置
WO2005114629A1 (ja) 画像表示装置およびその駆動方法
JP2005507505A (ja) 有機ｅｌディスプレイパネルとこれを備えた有機ｅｌディスプレイ装置
JPWO2013171938A1 (ja) 表示装置
JP5738270B2 (ja) 表示装置
US7348944B2 (en) Image display device
US20080297056A1 (en) Light emitting element circuit and drive method thereof
JP2012008404A (ja) 有機ｅｌ表示装置
JP5899292B2 (ja) 画素駆動回路及びディスプレイ装置
JP5016953B2 (ja) 表示素子の駆動回路及び画像表示装置
US7184005B2 (en) Image display apparatus
JP2009237004A (ja) 表示装置
US11270639B2 (en) Pixel circuit and display device
JP2010055116A (ja) 電気光学装置及び電子機器
JP5473199B2 (ja) 発光表示デバイス
JP2006154495A (ja) エレクトロルミネッセンス表示装置
KR101240658B1 (ko) 표시 장치 및 그 구동 방법
JP4458084B2 (ja) 電気光学装置及び電子機器
JP2007058040A (ja) 有機ｅｌ発光パネルの駆動装置
JP2010152165A (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110202

R150 Certificate of patent or registration of utility model

Ref document number: 4687943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees