JPH09114414A

JPH09114414A - 画像表示装置

Info

Publication number: JPH09114414A
Application number: JP7272431A
Authority: JP
Inventors: Mutsuzou Suzuki; 睦三鈴木; Toshiaki Kusunoki; 敏明楠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-10-20
Filing date: 1995-10-20
Publication date: 1997-05-02
Anticipated expiration: 2015-10-20
Also published as: JP3892068B2

Abstract

(57)【要約】【課題】従来、画像表示装置で階調表示を行う場合、電
圧調整法では、画素内スイッチ素子に対する製造上の制
約、多い消費電力量、複雑な駆動回路などの問題があ
り、時分割階調表示法では、アドレス速度の高いスイッ
チ素子の要求の問題があり、これらの問題を解決した新
しい階調表示法の提供が課題である。【解決手段】輝度変調素子への印加電圧Ｖｓｔを各サブ
フィールド１０２で変化させることにより、サブフィー
ルドごとの輝度値Ｂを変化させ、２の（サブフィールド
数）乗の階調数を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気信号に応じて
情報を表示する表示素子を有する画像表示装置にかかわ
り、特に、その表示素子の駆動手段に関する。

【０００２】

【従来の技術】互いに直交する電極群の交点を画素と
し、各画素への印加電圧を調整することにより画像を表
示するマトリクス・ディスプレイには、液晶ディスプレ
イの他、フィールド・エミッション・ディスプレイ（Ｆ
ＥＤ）、エレクトロ・ルミネッセンス・ディスプレイ
（ＥＬＤ）などがある。例えば、ＦＥＤは、特開昭６１
−２２１７８３号公報に記載されているように、各画素
に微小な電界放出陰極を多数配置し、そこからの電界放
出電子を真空中で加速したのち螢光体に照射し、発光さ
せるものである。

【０００３】これらのマトリクス・ディスプレイでは、
通常、線順次駆動法が用いられる。すなわち、ある一瞬
では、Ｎ本の走査線のうち、ある１行上の画素しか発光
していない。従って、ディスプレイの輝度は走査線数が
増えるにつれて、１／Ｎに比例して低くなる。

【０００４】この問題を解決するために、各画素にスイ
ッチング素子を設けて各画素のオン・オフ状態を記憶す
る、アクティブ・マトリクス駆動法が開発されている。
ＥＬＤにアクティブ・マトリクス駆動法を用いた例が、
例えば、“アイ・トリプルイー・トランザクションズ・
オン・エレクトロン・デバイスイズ、ＥＤ−２２巻、９
号（１９７５年）７３９〜７４８頁（IEEE Ｔransactio
ns on Electron Devices, Vol. ED-22, No9, (1975) p
p.739-748）”に記載されている。図２はこの文献に記
載された各画素のスイッチング素子の構成である。走査
電極２１に正電圧を印加するとトランジスタＡ（Ｔｒ
Ａ）３１がオン状態になるので、データ電極２２への印
加電圧がそのまま保持容量Ｃａ３３に蓄積される。従っ
て、データ電極２２に十分大きな正電圧が印加されてい
れば、トランジスタＢ（ＴｒＢ）３２も導通状態になる
ので、スイッチ素子電極３５がアース電位になる。従っ
て、スイッチ素子電極３５をエレクトロ・ルミネッセン
ス素子の下部電極とし、もう一方の電極５１に電圧を印
加しておくと、ＥＬ素子の両端に電圧が印加される。一
方、データ電極２２をアース電位にした場合には、トラ
ンジスタＢ３２がオフのままなので、ＥＬ素子には電圧
が印加されない。この状態はトランジスタＡ３１がオフ
になっても保たれる。すなわち、もう一度走査電極に正
電圧を印加してトランジスタＡ３１をオン状態にするま
で、ＥＬ素子に電圧が印加され続け、発光し続ける。

【０００５】このようなアクティブ・マトリクス駆動の
ディスプレイで階調を表示する方法は二つある。その一
つは、「電圧変調法」で、データ電極２２に印加する電
圧を調整して、トランジスタＢ３２のゲート電圧を調整
し、トランジスタＢ３２を非飽和領域で動作させる。す
ると、ゲート電圧に応じてトランジスタＢ３２のインピ
ーダンスが変化するので、ＥＬ素子に印加される電圧も
変化し、輝度が変えられる。

【０００６】もう一つは、「時分割階調表示法」であ
る。これは１フィールド期間中の発光時間を変えること
により階調を変えるものである。図３は、時分割階調表
示法で１６階調を表示するときの駆動シーケンスを示し
たものである。縦軸は、１番目の走査電極からＮ番目の
走査電極を示し、横軸は時刻を示す。１フィールド期間
を４つのサブフィールド期間に分割する。ｎ番目（ｎ＝
０、１、２、３）のサブフィールド期間（ビットｎ（Ｂ
ｎ）と呼ぶ）の長さが、２のｎ乗に比例するように、各
サブフィールド期間の長さを決める。すると、どのビッ
トを点灯するかによって、１６階調の表示ができる。例
えば、全ビットを点灯させたときの輝度は、ビット０の
みを点灯させたときの１５倍になる。

【０００７】

【発明が解決しようとする課題】電圧変調法により階調
表示を行う場合には、トランジスタＢ３２の非飽和領域
で動作させるので、画面全体で均一な表示を行うには、
デイスプレイ中の全画素のトランジスタＢ３２の電流−
電圧特性を揃える必要があり、製造が困難であった。ま
た、非飽和領域での動作のため、特にトランジスタＢ３
２を高インピーダンスで動作させる場合には、トランジ
スタＢでの電力消費が多くなり問題であった。さらに、
データ線を駆動する駆動回路は、例えば２５６階調表示
の場合には、２５６種の電圧レベルを出力させるため、
複雑な回路を必要とし、しかも、それがデータ線の本数
と同じ数だけ必要であるため、駆動回路のコストが高か
った。

【０００８】一方、時分割階調表示法では、各サブフィ
ールドごとに各画素の点灯・非点灯を選択する（アドレ
ス）必要がある。図３の斜め線は、どの時刻で、アドレ
スを行うかを示している。同時に２本の走査電極をアド
レスすることはできないので、図３からわかるように、
１走査電極あたりのアドレス時間は、最小時間幅のサブ
フィールド期間、すなわち、図３の場合では、ビット０
の時間長さを走査電極本数Ｎで割ったもの以下でなけれ
ばならない。通常のテレビ画像表示では、２５６階調表
示が必要なので、ビット数Ｎｂは８となり、また、１フ
ィールドは１６．６ｍｓである。従って、輝度発生のデ
ューティ比を最大限に設定するためには、ビット０の時
間長さは、１６．６ｍｓ／（1+2+4+8+16+32+64+128）＝６５μｓとなる。走査電極数Ｎ＝１０００本では、１走査電極あ
たり、６５ｎｓとなり、トランジスタＢ３２として極め
て高速な素子が要求され、通常実現困難である。そのた
め、実際には、スイッチ素子のアドレス速度に合わせ
て、最小時間幅サブフィールドの時間幅を設定すること
になる。すなわち、ｎビット目のサブフィールドの時間
幅を２のｎ乗に比例させるのではなく、低位のビットに
より長い時間を割り当てる。従って、その分、高位ビッ
トの期間が短くなるので、輝度発生のデューティ比は小
さくなってしまう。

【０００９】以上のように、従来、階調表示を行う場
合、電圧変調法では、画素内スイッチ素子に対する製造
上の制約があり、消費電力が多く、駆動回路が複雑でコ
ストが高くなるという問題があり、また、時分割階調表
示法では、スイッチ素子に対してアドレス速度の高いこ
とが要求されるという問題があった。本発明の目的は、
これらの問題を解決した新らしい階調表示の方法を提供
することである。

【００１０】

【課題を解決するための手段】本発明は、互いに平行な
複数本の走査電極群と、それと直交する複数本のデータ
電極群と、両電極群の交点の画素ひとつひとつに設けら
れたスイッチング素子と、該スイッチング素子に接続さ
れた、当該素子に印加されるストレス電圧実効値により
輝度変調できる輝度変調素子とから構成され、かつ、１
フィールド期間内を複数個のサブフィールド期間に分割
し、サブフィールド期間の１個または複数個の期間に画
素を点灯させることにより輝度調整が行われる画像表示
装置において、前記ストレス電圧実効値を前記サブフィ
ールド期間に応じて変化させる駆動手段を設け、これに
より階調表示を行うようにしたものである。

【００１１】

【発明の実施の形態】本発明の実施の形態の第１の例
を、図２４のスイッチング素子構成の画像表示装置を例
に説明する。図２４の構成は、走査電極２１、データ電
極２２などの構成は図２と同じであるが、輝度変調素子
４１の制御電極５１の配線が異なっている。すなわち、
同一の走査電極２１に結線されている画素は、やはり同
一の制御電極５１に結線される。なお、本発明は、図２
に示す構成の画像表示装置でも実現できるが、これにつ
いては後述する。前述の通り、走査電極２１とデータ電
極２２との組み合わせにより、スイッチ素子電極３５の
電位が決まり、輝度変調素子４１のオン・オフが決ま
る。

【００１２】本例での階調表示方法を図１を用いて説明
する。図１では４ビット、すなわち１６階調の階調表示
をする場合を示している。１フィールド期間を４つのサ
ブフィールド期間に等分する。Ｖｓｔ（Ｎ＝１）は第１
番目の走査電極（Ｎ＝１）に対応する制御電極に印加す
るストレス電圧である。Ｂは、輝度変調素子にＶｓｔ
（Ｎ＝１）なるストレス電圧を印加したときの輝度の値
である。ここでは、対数で示してある。ビットｎの輝度
値Ｂｎが、２のｎ乗に比例するようになっている。人間
の目が感じる体感輝度値は、１フィールド期間全体での
（輝度）×（時間）の積分値であるから、サブフィール
ド期間の時間長さが等分してあっても、各サブフィール
ドを適宜選択することにより、時分割階調表示の場合と
同様、４ビットで１６階調の表示ができる。なお、本明
細書中の「輝度」とは発光強度のみを意味するのでな
い。例えば、反射型液晶ディスプレイの場合、「コント
ラスト」が本明細書中の「輝度」に相当する。

【００１３】ストレス電圧Ｖｓｔを印加する電極である
制御電極を走査電極２１と同じように各画素に結線して
いるため、走査電極２１への印加電圧に連動して各画素
Ｖｓｔを変化させることができ、従って、アドレス期間
１０３（図１中の斜め線の期間）も輝度変調素子４１に
電圧を印加し続けることができる。すなわち、１フィー
ルド期間のうち各画素の輝度変調素子４１をオンできる
最大期間（デューティ比）は、アドレス速度に関係な
く、ほぼ１にできる。このため、走査電極本数Ｎが増加
しても高輝度な表示ができる。

【００１４】本発明では、各画素でのスイッチングは、
その画素を点灯するか、しないかのオン・オフの選択で
よいことが重要である。従って、各画素のスイッチング
素子は、飽和領域で動作させればよく、電流−電圧特性
の均一性に対する要求は、前述の電圧変調法の場合と比
べて、大幅に緩和される。また、各画素のスイッチング
素子での消費電力は、最小限に抑えられる。さらに、デ
ータ電極の印加電圧は２値で良いため、駆動回路が大幅
に簡略化される。

【００１５】この場合のアドレス時間を考える。図１の
斜め線からわかるように、１サブフィールド期間あたり
のアドレス時間は、１フィールドをビット数（サブフィ
ールドの数）で割ったものである。従って、１フィール
ド期間＝１６．６ｍｓ、８ビット表示（２５６階調）の
場合でも、２．１ｍｓである。従って、走査電極数Ｎ＝
１０００本の時でも１走査線あたりのアドレス時間は
２．１μｓとなり、従来の時分割階調表示法に比べて、
３００倍の時間が割り当てられることになり、現在の技
術で容易に達成できる。

【００１６】また、アドレス速度がある程度はやい場合
は、図４に示すように、各サブフィールド期間内をアド
レス期間１０３と輝度発生期間１０４とに分離すること
も可能である。図４において、ハッチングした部分が輝
度発生期間１０４である。アドレス期間１０３（斜め線
を引いた期間）には、ストレス電圧Ｖｓｔを印加せず、
各画素のオン・オフを選択するだけにする。Ｎ本の走査
電極すべてについてアドレスが終了してから、Ｖｓｔを
印加して、輝度を発生させる。この方法では、Ｖｓｔを
全画素について共通にできるので、図２のように制御電
極を全画素について共通にでき、画像表示装置の構造を
簡単化できるという利点がある。ただし、輝度発生のデ
ューティ比が低下するという欠点もある。

【００１７】また、これまでの説明では、各サブフィー
ルド期間の時間長さを均等に分割した例を説明したが、
各サブフィールドごとの輝度の時間積分値を適切に設定
することが本発明の本質であるから、均等にする必要は
必ずしも無い。例えば、従来の時分割階調駆動法では、
高輝度に対応するサブフィールドが多くの時間を占め
て、アドレス時間を逼迫することから、高輝度サブフィ
ールドのみについてストレス電圧を変えて輝度を高め
る、というのも有用であるが、これも本発明の範疇に入
るのは言うまでもない。

【００１８】本発明の実施の形態の第２の例を説明す
る。ここで用いられる画像表示装置は、スイッチ素子ア
レイと、輝度変調素子部、および駆動回路部とから構成
される。以下、この順番で説明する。

【００１９】スイッチ素子アレイ３０は、各画素のオン
・オフを選択するスイッチ素子をアレイ状に設けたもの
である。その回路構成を図２４に示した。この回路の動
作シーケンスについては、すでに述べた。なお、図２４
では、輝度変調素子４１と制御電極５１も記されている
が、スイッチ素子アレイ３０には、これらは含まれな
い。

【００２０】スイッチ素子アレイ３０は、ＳＯＩ（Sili
con On Insulator）構造のシリコン基板上に製作する。
１画素中のスイッチング素子の構造を図５（平面レイア
ウト図）と図６（断面図）に示す。

【００２１】シリコン基板３６１上にＳｉＯ₂層３６２
を設け、その上にｐ型シリコン単結晶層３６３を作成し
たＳＯＩ基板を使用する。トランジスタＡ３１は、ゲー
ト３１１、ソース３１２、ドレイン３１３、ゲート酸化
膜３６５から構成される。トランジスタＢ３２は、ゲー
ト３２１、ソース３２２、ドレイン３２３、ゲート酸化
膜３６５から構成される。トランジスタＡ３１とトラン
ジスタＢ３２とは、フィールド酸化膜３６４により素子
分離されている。トランジスタＡ３１のドレイン３１３
とトランジスタＢ３２のゲート３２１は、Ａｌなどを用
いた容量電極３３１により互いに接続されている。容量
電極３３１は図５からわかるように、アース電極２３と
の間で保持容量Ｃｓ３３を形成する。

【００２２】これらの素子はＳｉＯ₂で構成されるパシ
ベーション膜３６６で覆われている。パシベーション膜
３６６の一部にスルーホールを形成し、そこを通じてト
ランジスタＢ３２のドレイン３２３とスイッチ素子電極
３５とを接続する。スイッチ素子電極３５はＡｌなどで
構成する。以上の構造は、通常の半導体プロセスを用い
て製作する。

【００２３】図５、図６では、スイッチ素子電極３５を
トランジスタＡ３１、トランジスタＢ３２と重ならない
ように配置した例を示したが、これら２つのトランジス
タと平面的に重なるようなレイアウトで、パシベーショ
ン膜３６６上に形成しても良い。このようにすると、よ
り小さな面積で１画素を形成することができ、高精細な
画像表示装置を得られる利点がある。

【００２４】また、図６では、トランジスタＢ３２とし
て通常のｎＭＯＳトランジスタを使用した例を示した
が、ＤＭＯＳ構造のＭＯＳトランジスタを使用しても良
い。こうすると、輝度変調素子４１の駆動に高電圧や大
電力が必要な場合にも対応できる。

【００２５】また、以上の説明では、ＳＯＩ基板を用い
た例を示したが、通常のシリコン基板を用いても良い。
あるいは、石英など、透光性絶縁基板上に薄膜トランジ
スタを用いて図２の回路を実現してももちろん良い。

【００２６】以上のように製作したスイッチ素子アレイ
３０は図７のような構造をしている。すなわち、基板上
にスイッチ素子電極３５がマトリクス状に配置されてい
る。なお、図７では、わかりやすくするために、走査電
極２１、データ電極２２、アース電極２３が描かれてい
るが、実際には、基板端部の駆動回路への接続部を除い
て、パシベーション膜３６６に被覆されているため、ス
イッチ素子アレイ３０の表面には現れない。また、図７
では、スイッチ素子電極３５が３×３個しか描かれてい
ないが、実際には作ろうとする画像表示装置の画素の数
だけスイッチ素子電極３５が配列される。

【００２７】輝度変調素子４１として金属−絶縁体−金
属（ＭＩＭ）陰極と螢光体との組み合わせを用いた例を
図８に示す。陽極酸化法またはスパッタ法などにより、
Ａｌ製のスイッチ素子電極３５の表面に膜厚５ｎｍ程度
の絶縁層５１２をＡｌ₂Ｏ₃で形成する。スイッチ素子電
極３５の端部への電界集中を防止するための保護層５１
５としてＡｌ₂Ｏ₃またはＳｉＯ₂をスパッタ法などで形
成する。ＭＩＭ陰極の上部電極５１３として、Ａｕなど
の膜を５〜１０ｎｍ程度の膜厚で形成する。上部電極５
１３として、３ｎｍ程度の膜厚のＰｔと３ｎｍ程度の膜
厚のＡｕの２層構造にすると、ＭＩＭ陰極の性能向上に
効果がある。続いて、各画素の上部電極５１３を駆動回
路に結線するための制御電極５１をＡｕなどで形成す
る。

【００２８】一方、ガラスなど透光性材料の面板５２０
上に加速電極５２５をＩＴＯ（Indium Tin Oxide）など
透明導電材料で形成し、その上に螢光体５２６を形成す
る。螢光体５２６には低速電子線励起でも発光効率が高
いもの、例えば、ＺｎＯ：Ｚｎなどを用いると良い。こ
の面板５２０と先に製作したＭＩＭ陰極を積層したスイ
ッチ素子アレイ３０とを封着し、内部を真空５３０に排
気する。

【００２９】図９は駆動回路への結線方法を示す。走査
電極２１は走査電極駆動回路２２１へ、データ電極２２
はデータ電極駆動回路２２２へ、制御電極５１は制御電
極駆動回路２５１へそれぞれ結線する。加速電極５２５
は加速電極駆動回路２２５に結線する。また、図９には
描かれていないが、スイッチ素子アレイ３０中のアース
電極２３は、アース電位に固定する。

【００３０】図１０は各電極への印加電圧波形を示した
ものである。走査電極２１、データ電極２２、制御電極
５１をそれぞれＳＣ、ＤＴ、ＣＴで表す。さらに、ｎ行
目の走査電極をＳＣｎで表すことにする。図１０では、
簡単のために、２ビット、すなわち４階調表示の場合を
示した。図には示してないが、加速電極５２５へは４０
０Ｖ程度の電圧を常時印加する。

【００３１】第１サブフィールド、すなわちビット０
（ｂ０）での動作を説明する。時刻ｔ０ではいずれのセ
ルも点灯していない。時刻ｔ０〜ｔ１では、ＳＣ１に正
電圧が印加されるので、ＳＣ１に接続された画素のトラ
ンジスタＡ３１がオン状態になる。このとき、すべての
データ電極２２に正電圧が印加されるので、１行目の全
画素のトランジスタＢ３２のゲートがオン状態になる。
ＣＴ１には振幅Ｖ₁のパルス電圧が印加されている。Ｃ
Ｔ１の電圧がＶ₁のとき、上部電極５１３とスイッチン
グ素子電極３５の間に電圧Ｖ₁が印加されるため絶縁層
５１２に高電界が印加され、これにより電子がＭＩＭ陰
極から真空５３０へ放出される。このときの放出電流を
Ｉ₁とする。放出電子は加速電極５２５に印加された電
圧で加速された後、螢光体５２６に衝突して発光する。
時刻ｔ１においてトランジスタＡ３１がオフ状態になる
が、保持容量３３に働きで、トランジスタＢ３２はオン
状態が続くので、ＭＩＭ陰極からの電子放出は続き、螢
光体も発光し続ける。

【００３２】時刻ｔ１〜ｔ２の間では、ＳＣ２が正電圧
になるので、２行目の画素がアドレスされる。このと
き、ＤＴ２が正電圧なので、２行目の画素では２列目の
みが点灯する。このようにして、第１サブフィールドが
終了した時点（時刻ｔ３）では、図１１の左側のような
点灯状況になる。この図では、各画素の輝度を示してあ
る。同様にして、第２サブフィールドでは、図１１の真
ん中の図のようなパターンで画素が点灯する。ただし、
第２サブフィールドでは、ＭＩＭ陰極からの放出電流が
２×Ｉ₁となるようにＣＴｎへの印加電圧Ｖ₂を設定して
あるので、点灯する画素の輝度は、第１サブフィールド
の場合の２倍になる。従って、１フィールド全体での輝
度は、第１サブフィールドと第２サブフィールドとの和
になるので、図１１の右側のようになる。このようにし
て、輝度０から輝度３まで、４階調の表示ができる。

【００３３】なお、ＣＴ１に印加する電圧は、図１０で
はパルス電圧にしてあるが、ｔ０〜ｔ３の間は一定電圧
Ｖ₁に保ち、時刻ｔ３〜ｔ６の期間を一定電圧Ｖ₂に保っ
ても良い。ただし、パルス電圧にすることにより、ＭＩ
Ｍ陰極の寿命が長くなるという利点がある。このよう
に、本発明では、制御電極５１に印加する電圧をサブフ
ィールドごとに変えることが本質的であり、その電圧を
直流電圧で実現するかパルス電圧で実現するかは本質的
なことではない。

【００３４】本発明の実施の形態の第３の例を図１２を
用いて説明する。スイッチ素子アレイ３０上のスイッチ
素子電極３５の上に抵抗層５４１をＳｉ等で形成し、そ
の上に１〜２μｍの膜厚の絶縁層５４３を形成し、さら
にその上にＡｌ、Ａｕなどで制御電極５１を形成する。
制御電極は、図２４のように各画素に配線されるような
パターンにする。制御電極５１と絶縁層５４３に直径１
μｍ程度の穴を開けて、そこにＭｏの材料をコーン状に
蒸着してエミッタチップ５４２とする。エミッタチップ
５４２は、１画素に対応するスイッチ素子電極３５上に
１０３〜１０４個程度作製する。以上のようにしてスイ
ッチ素子電極３５上にフィールド・エミッタ・アレイを
形成する。なお、フィールド・エミッタ・アレイのより
詳細な作製方法は、例えば、特開昭６１−２２１７８３
号公報に記載されている。

【００３５】一方、前の例と同様に、ガラスなどの透光
性面板５２０上に加速電極５２５をＩＴＯなど透明導電
材料で形成し、その上に螢光体５２６を形成する。螢光
体５２６には低速電子線励起でも発光効率が高いもの、
例えばＺｎＯ：Ｚｎなどを用いると良い。この面板５２
０と先に製作したフィールド・エミッタ・アレイを積層
したスイッチ素子アレイ３０とを封着し、内部を真空５
３０に排気する。

【００３６】走査電極２１、データ電極２３、制御電極
５１、加速電極５２５は図９のように各駆動回路に結線
する。加速電極へは前の例と同様、４００Ｖ程度の一定
電圧を常時印加しておく。走査電極２１、データ電極２
３への印加電圧波形は、図１０と同じである。制御電極
５１への印加電圧は、図１０とは少し異なる。すなわ
ち、第１番目の制御電極ＣＴ１への印加電圧波形は、時
刻ｔ０〜ｔ３の間は電圧Ｖ₁に一定に保ち、時刻ｔ３〜
ｔ６の間は電圧Ｖ₂に一定に保つ。Ｖ₁、Ｖ₂は３０〜１
００Ｖ程度の電圧である。

【００３７】このような電圧波形を印加すると、走査電
極２１とデータ電極２２への印加電圧の組み合わせによ
り、画素のトランジスタＢ３２がオン状態になった画素
では、制御電極５１とエミッタチップ５４２の間にＶ₁
またはＶ₂なる電圧がかかる。これにより、エミッタチ
ップ５４２先端から電子が真空中に放出され、螢光体５
２６に衝突して発光する。この場合も、適切な階調表示
が得られることは、前の例での説明から明らかである。

【００３８】次に、本発明の実施の形態の第４の例とし
て、輝度変調素子４１にエレクトロ・ルミネッセンスを
用いた例を図１３を用いて説明する。スイッチ素子アレ
イ３０上のスイッチ素子電極３５の間に電極間絶縁層５
５５をＡｌ₂Ｏ₃等で形成し、表面を平坦化する。次に下
部絶縁層５５１を電子ビーム蒸着法などで形成する。下
部絶縁層５５１は、膜厚５０ｎｍ程度のＡｌ₂Ｏ₃と膜厚
５０ｎｍ程度のＹ₂Ｏ₃を積層した構造などを用いる。そ
の上に発光層５５２として、ＺｎＳ：Ｍｎなどを０．５
〜１μｍ程度の膜厚で、熱蒸着法などで形成する。その
上にさらに上部絶縁層５５３として、下部絶縁層５５１
と同様なＹ₂Ｏ₃／Ａｌ₂Ｏ₃／Ｙ₂Ｏ₃等で形成した後、制
御電極５１をＩＴＯなどの透明導電膜で画像表示装置全
面に形成する。すなわち、図２の回路構成に相当する。
最後に、膜厚５００ｎｍ程度のＡｌ₂Ｏ₃などで画像表示
装置全体を覆い、保護膜５５４とする。保護層５５４を
形成することにより、発光層への水分の侵入を防ぎ、発
光層の経時劣化を防ぐことができ、長寿命化を達成でき
る。

【００３９】駆動回路への結線方法は、図９に示したと
おりである。ただし、この例の場合、加速電極５２５に
対応する電極はないので、加速電極駆動回路２２５は不
要である。また、制御電極５１は全画素共通なので、制
御電極駆動回路２５１も１個でよい。各電極への印加電
圧波形を図２５に示した。これは、図４に示したよう
な、アドレス期間１０３と輝度発生期間１０４とを分離
した構成である。時刻ｔ０〜〜ｔ３の期間がビット０の
サブフィールドのアドレス期間である。この期間で、各
画素のスイッチ素子電極３５がアース電位になるかフロ
ーティング電位になるかが選択される。時刻ｔ３〜ｔ４
の期間は輝度発生期間で、アース電位の画素は発光する
し、フローティング電位の画素は発光しない。同様に、
時刻ｔ４〜ｔ７がビット１のサブフィールドのアドレス
期間で、時刻ｔ７〜ｔ８が輝度発生時間である。Ｖ₁、
Ｖ₂は５０〜２００Ｖ程度である。

【００４０】次に、輝度変調素子４１として液晶表示素
子を用いた実施の形態の第５の例を図１４を用いて説明
する。透光性絶縁基板上に薄膜トランジスタを用いて製
作したスイッチ素子アレイ３０を用いる。透光性・絶縁
性の面板５６２にＩＴＯなど透明導電性材料を用いて制
御電極５１を形成する。図２４のように、同一の走査電
極２１に結線される画素を、同一の制御電極５１で結線
するように形成する。これらのスイッチ素子アレイ３０
と面板とを封着して、その間の空間に液晶物質５６０を
注入する。最後に、これを２枚の偏光板５６３、５６４
によって挾み込む。

【００４１】各電極は図９に示したように各駆動回路へ
結線する。ただし、この例では、加速電極５２５に相当
する電極はないので、加速電極駆動回路２２５は不要で
ある。各電極への印加電圧波形は、制御電極５１への印
加電圧波形以外は、図１０に示したものと同じである。
制御電極ＣＴ１への印加電圧波形は、時刻ｔ０〜ｔ３ま
では直流電圧Ｖ₁とし、時刻ｔ３〜ｔ６までは直流電圧
Ｖ₂とする。また、次のフィールド期間のｔ０〜ｔ３で
は電圧（−Ｖ₁）とし、その次のｔ３〜ｔ６は（−Ｖ₂）
とする。このように、フィールドごとに液晶物質への印
加電圧の極性を反転させることにより、液晶物質の経時
劣化を防ぎ、長寿命化を図ることができる。

【００４２】図１４の構成では、通常の液晶ディスプレ
イのように、液晶物質に電界が印加されると、電界強度
に応じて偏光板を含めた透過率が変化する。従って、前
に述べた駆動電圧波形を印加すると、走査電極２１とデ
ータ電極２２との組み合わせにより画素内トランジスタ
Ｂ３２がオン状態になった画素では、ストレス電圧Ｖ₁
に応じた透過率が得られる。従って、Ｖ₁とＶ₂を適当な
大きさに設定することにより、階調表示ができる。

【００４３】本発明の実施の形態の第６の例を図１５を
用いて説明する。この例では、制御電極５１をスイッチ
素子アレイ３０と同一基板上に設ける。図１５に示した
ように、画素内トランジスタＢ３２のソースを制御電極
５１に結線する。この構成では、トランジスタＢ３２が
オン状態にある画素では、制御電極５１に印加した電圧
が、スイッチ素子電極３５に印加されることになる。従
って、ストレス電圧共通電極５２に一定の電圧（直流電
圧あるいはパルス電圧）を印加しておけば、制御電極５
１の印加電圧とストレス電圧共通電極５２への印加電圧
との差の電圧が輝度変調素子４１に印加されるので、こ
れまでに説明してきた例と同様の原理で階調を表示する
ことができる。

【００４４】次に、制御電極駆動回路２５１の回路構成
の一例を図１６、図１７を用いて説明する。前によう
に、アドレス期間にも輝度変調素子４１を動作させ、輝
度発生のデューティ比を高めようとする場合には、図２
４のように、制御電極５１を走査電極２１と対応させて
設ける必要がある。この場合、例えば図１０の駆動電圧
波形図からもわかるように、制御電極５１に印加する電
圧値をＶ₁からＶ₂に切り替える時刻は、制御電極５１に
より異なる。従って、走査電極２１の本数Ｎだけの制御
電極駆動回路２５１が必要になる。また、例えば、８ビ
ット、２５６階調の表示をする場合には、これらの各駆
動回路が８種の異なった電圧レベルの電圧を発生させな
ければならず、複雑な回路構成の駆動回路が多数必要に
なる。

【００４５】この問題を解決するのが、図１６、図１７
に示した回路構成である。図１０からわかるように、あ
るサブフィールド、例えば、ビットｎ（ｂｎ）の期間内
を見ると、制御電極５１に印加する電圧は、そのビット
に対応する電圧Ｖｂｎと、その１個前のサブフィールド
に対応する電圧Ｖｂｎ−１の２種類しかない。この事実
を利用すると、図１６に示したように、あるサブフィー
ルドｂｎでは、Ｖｂｎ−１とＶｂｎとを発生し、それを
各制御電極５１に接続した制御電極駆動回路２５１内で
切り替えていけばよいことがわかる。

【００４６】図１７は、図１６の制御電極駆動回路２５
１を実現する回路構成の一例を示したものである。図１
７（ａ）は、１サブフィールド内で一定電圧（直流電
圧）を印加する場合の回路構成である。電圧Ｖｂｎ−１
は、トランジスタ６１１とダイオード６１２を介して駆
動回路の出力端子に結線される。電圧Ｖｂｎは、トラン
ジスタ６２１とダイオード６２２を介して駆動回路の出
力端子に結線される。トランジスタ６２１のゲートの前
段には否定論理回路６２３を接続する。このようにする
と、信号電圧ＳＩＧ−ｂ（Ｎ）により、トランジスタ６
１１と６１２のいずれかがオン状態になるので、図１６
の２５１の回路が実現できる。

【００４７】図１７（ｂ）は、図１０に示したように制
御電極５１にパルス電圧を印加する場合の回路構成であ
る。図１７（ａ）の回路の出力を電源とする、プッシュ
・プルー型のパルス発生回路を設けてある。発生すべき
パルス電圧の周期、パルス幅に相当する信号電圧ＳＩＧ
−ｓｔを、ｐ型トランジスタ６３１とｎ型トランジスタ
６３２のゲートに印加すると、所望の電圧振幅を有する
パルス電圧波形を得ることができる。このようにして、
図１６、図１７の回路構成を用いると、各制御電極５１
ごとに結線する制御電極駆動回路２５１の回路構成をき
わめて簡略化することが可能になり、大幅なコストダウ
ンを実現できる。

【００４８】また、制御電極５１にパルス電圧を印加さ
せる場合、図１７（ｂ）の回路構成の代わりに、各制御
電極５１に接続する制御電極駆動回路２５１にアナログ
・スイッチを用いてもよい。この場合、Ｖｂｎ−１、Ｖ
ｂｎとして、所望のパルス電圧を用いる。

【００４９】次に、本発明の実施の形態の第７の例とし
て、輝度変調素子として液晶物質を用いた例を図１８、
図１９、図２０、図２１、図２２を用いて説明する。図
１８は、この例でのスイッチ素子アレイ３０の回路構成
を示す。走査電極２１に正電圧を印加すると、トランジ
スタＡ３１がオン状態になり、データ電極２２に印加し
た電圧が保持容量３３にたまる。この電圧は、トランジ
スタＡ３１がオフになっても保持される。この保持容量
３３に保持された電圧がスイッチ素子電極３５に現れる
ため、ストレス電圧共通電極５２の印加電圧との差の電
圧が輝度変調素子４１（この例では液晶物質）に印加さ
れる。液晶物質を輝度変調素子４１に用いた場合は、ス
イッチ素子電極３５からストレス電圧共通電極５２に流
れる電流は極めて小さいので、このような１トランジス
タ構成でも十分電圧が保持される。

【００５０】図１９、図２０は、図１８のスイッチ素子
アレイ３０の１画素の構造を示したものである。図１９
が平面レイアウト図、図２０が断面構造図である。Ｓｉ
Ｏ₂層３６２の上にｐ型シリコン単結晶層３６３を形成
したＳＯＩ基板を用いる。ゲート酸化膜３６５を形成
し、トランジスタＡ３１のゲート３１１をｎ+型シリコ
ンで形成する。トランジスタＡ３１のソース３１２、ド
レイン３１３としてｎ+型シリコン領域をイオン打ち込
みなどの方法で形成する。さらに、アース電極２３をＡ
ｌなどの材料で形成する。さらにパシペーション膜３６
６で覆う。スイッチ素子電極３５をＡｌなどの材料で形
成する。スイッチ素子電極３５は、スルーホールを通し
てトランジスタＡ３１のドレイン３１３と接続する。図
２０には示していないが、隣り合う画素のトランジスタ
Ａとは、フィールド酸化膜によって素子分離を行う。

【００５１】図２１は、このように作製したスイッチ素
子アレイ３０を用いた画像表示装置の断面図である。透
光性かつ絶縁性の面板５６２の表面に透明導電膜のＩＴ
Ｏなどを成膜し、ストレス電圧共通電極５２とする。こ
の面板とスイッチ素子アレイ３０とを接着して、隙間に
液晶物質５６０を注入する。液晶物質としては、ゲスト
ホスト型液晶分子を用いる。このようにすると、偏光板
を使用することなく輝度変調を行える。また、この例で
は、反射型液晶ディスプレイとして動作させる。

【００５２】各電極は、図２２に示したように、各駆動
回路に結線する。ストレス電圧共通電極５２はストレス
電圧駆動回路２５２に結線する。

【００５３】図２３は各電極への印加電圧波形を示した
ものである。ここでは、説明を簡単にするために、２ビ
ットすなわち４階調の場合を示した。Ｖｓｔ１はストレ
ス電圧共通電極５２に印加する電圧波形である。ビット
０のサブフィールドでは、時刻ｔ０〜ｔ１においては、
第１走査電極ＳＣ１が正電圧になり、かつデータ電極Ｄ
Ｔ１〜ＤＴ３に電圧Ｖ₁が印加されるので、液晶物質に
はＶ₁が印加され、対応する輝度が得られる。時刻ｔ１
〜ｔ３の期間も液晶物質にはＶ₁なる電圧が印加され続
けるので、高いデューティ比で輝度発生が行える。時刻
ｔ１〜ｔ３の間に第２、第３の走査電極ＳＣ２、ＳＣ３
が選択され、その結果、ビット０全体では、図１１の左
側のような輝度パターンが得られる。同様にしてビット
１のサブフィールドでは、図１１の真中に示した輝度パ
ターンが得られる。ビット１では、データ電極２２に印
加する電圧をＶ₂にするが、発生する輝度がビット０の
ときの２倍になるようにＶ₂を設定する。従って、１フ
ィールド全体では、図１１の右側に示したように、４階
調のパターンが得られる。

【００５４】時刻ｔ６から始まる第２フィールドでは、
ストレス電圧共通電極５２への印加電圧をＶｓｔ０に設
定する。そしてデータ電極２２への印加電圧を、ビット
０では（Ｖｓｔ０−Ｖ₁）に、ビット１では（Ｖｓｔ０
−Ｖ₂）に設定する。第３フィールドでは第１フィール
ド同様、Ｖ₁、Ｖ₂を印加する。このように液晶物質５６
０に印加する電圧の極性をフィールドごとに反転させる
ことにより、液晶物質５６０の経時劣化を防ぎ、画像表
示装置の長寿命化を達成できる。

【００５５】図２３からわかるように、データ電極２２
に印加する電圧は、ビット０のサブフィールドではすべ
てＶ₁であり、ビット１のサブフィールドではすべてＶ₂
である。従って、データ電極駆動回路２２２は、図２２
に示したように、電圧Ｖｂか０Ｖかのいずれかを出力す
る回路にし、Ｖｂの大きさをサブフィールドごとに変え
ればよい。従って、従来の電圧変調型の場合のデータ電
極駆動回路と比べて、回路構成が大幅に簡略化され、コ
ストダウンが図れる。

【００５６】なお、この例では、スイッチ素子アレイ３
０をＳＯＩ基板上に形成したが、ｐ型シリコン基板上に
製作してもよい。また、例えば特公昭６１−１８７５５
号公報に記された液晶表示パネルのように、透光性基板
上に薄膜トランジスタを用いて図１８の回路を形成し、
ＴＮ（ツイスト・ネマチック）液晶と偏光板の組み合わ
せにより透過型の液晶ディスプレイを製作することもで
きる。これらの場合も、図２２、図２３の構成で階調表
示を実現できる。

【００５７】

【発明の効果】本発明の駆動方法を用いると、各画素に
設けられたスイッチ素子の非飽和領域でも特性を揃える
ことなく、表示装置全面にわたって均一な階調表示を得
ることができる。また、各画素内のスイッチ素子での電
力消費を低減することがでる。また、従来の電圧変調法
の場合と比べて、データ電極の駆動回路構成を大幅に簡
略化することができる。

【００５８】また、本発明の駆動方法を用いると、従来
の時分割階調表示法の場合と比べて、アドレス時間が大
幅に長くなり、各画素内スイッチ素子のスイッチ速度に
対する要求が大幅に緩和されるため、従来法では実現困
難であった、多数の走査線を有して、しかも多階調表示
を行うことが可能になった。

【００５９】また、本発明の画像表示装置を用いると、
各制御電極ごとに結線される多数の駆動回路の回路構成
を大幅に簡略化でき、大幅な低コスト化ができた。

【図面の簡単な説明】

【図１】本発明の実施の形態の第１の例での階調表示方
法の一例を示した図である。

【図２】従来の各画素中のスイッチ素子の回路構成を示
した図である。

【図３】従来の時分割階調表示法による駆動シーケンス
の一例を示した図である。

【図４】本発明の実施の形態の第１の例での階調表示方
法の他の例を示した図である。

【図５】本発明の実施の形態の第２の例での画素内スイ
ッチ素子の構造を示した平面レイアウト図である。

【図６】本発明の実施の形態の第２の例での画素内スイ
ッチ素子の構造を示した断面図である。

【図７】本発明の実施の形態の第２の例でのスイッチ素
子アレイの構成を示した図である。

【図８】本発明の実施の形態の第２の例での輝度変調素
子の構造を示した図である。

【図９】本発明の実施の形態の第２の例での駆動回路結
線図である。

【図１０】本発明の実施の形態の第２の例での各電極へ
の印加電圧波形を示した図である。

【図１１】本発明の実施の形態の第２の例での表示され
る階調を示した図である。

【図１２】本発明の実施の形態の第３の例での輝度変調
素子の構造を示した図である。

【図１３】本発明の実施の形態の第４の例での輝度変調
素子の構造を示した図である。

【図１４】本発明の実施の形態の第５の例での輝度変調
素子の構造を示した図である。

【図１５】本発明の実施の形態の第６の例での輝度変調
素子の構造を示した図である。

【図１６】本発明の実施の形態の第６の例での制御電極
駆動回路の構成を示した図である。

【図１７】本発明の実施の形態の第６の例での制御電極
駆動回路の構成を示した図である。

【図１８】本発明の実施の形態の第７の例でのスイッチ
素子アレイの回路構成を示した図である。

【図１９】本発明の実施の形態の第７の例での画素内ス
イッチ素子の構造を示した平面レイアウト図である。

【図２０】本発明の実施の形態の第７の例での画素内ス
イッチ素子の構造を示した断面構造図である。

【図２１】本発明の実施の形態の第７の例での階調表示
素子の構造を示した図である。

【図２２】本発明の実施の形態の第７の例での駆動回路
結線図である。

【図２３】本発明の実施の形態の第７の例での各電極へ
の印加電圧波形を示した図である。

【図２４】各画素中のスイッチ素子の回路構成の一例を
示した図である。

【図２５】本発明の実施の形態の第４の例での各電極へ
の印加電圧波形を示した図である。

【符号の説明】

２１走査電極２２データ電極２３アース電極３０スイッチ素子アレイ３１トランジスタＡ３２トランジスタＢ３３保持容量３５スイッチ素子電極４１輝度変調素子５１制御電極５２ストレス電圧共通電極１０１１フィールド期間１０２サブフィールド１０３アドレス期間１０４輝度発生期間３６６パシベーション膜５１２絶縁層５１３上部電極５１５保護層５４１抵抗層５４２エミッタチップ５４３絶縁層５５２発光層５５３上部絶縁層５５４保護層５５５電極間絶縁層５６０液晶物質５６２面板５６３偏光板５６４偏光板６１１トランジスタ６１２ダイオード６２１トランジスタ６２２ダイオード６２３否定論理回路６３１ｐ型トランジスタ６３２ｎ型トランジスタ

Claims

【特許請求の範囲】

【請求項１】互いに平行な複数本の走査電極群と、それ
と直交する複数本のデータ電極群と、両電極群の交点の
画素ひとつひとつに設けられたスイッチング素子と、該
スイッチング素子に接続された、当該素子に印加される
ストレス電圧実効値により輝度変調できる輝度変調素子
とから構成され、かつ１フィールド期間内を複数個のサ
ブフィールド期間に分割し、サブフィールド期間の１個
または複数個の期間に画素を点灯させることにより輝度
調整が行われる画像表示装置において、前記ストレス電
圧実効値を前記サブフィールド期間に応じて変化させる
駆動手段を有することを特徴とする画像表示装置。
【請求項２】請求項１に記載の画像表示装置において、
前記駆動手段が、各サブフィールド期間における輝度と
時間の積の積分値が２のｎ乗（ｎ＝１、２、……Ｎｂ）
に比例するような値になるように、前記ストレス電圧実
効値を設定するものであることを特徴とする画像表示装
置。
【請求項３】請求項１または２に記載の画像表示装置に
おいて、前記輝度変調素子にストレス電圧を印加する制
御電極が、前記走査電極と平行に設けられ、かつ各制御
電極ごとに制御電極駆動回路が接続されたことを特徴と
する画像表示装置。
【請求項４】請求項３に記載の画像表示装置において、
前記制御電極駆動回路を、２種のストレス電圧を切り替
える回路で構成したことを特徴とする画像表示装置。
【請求項５】請求項１または２に記載の画像表示装置に
おいて、前記輝度変調素子として、金属−絶縁体−金属
型陰極と螢光体、フィールド・エミッション・アレイと
螢光体、およびエレクトロ・ルミネッセンス素子のうち
から選ばれたものを用いたことを特徴とする画像表示装
置。
【請求項６】請求項１または２に記載の画像表示装置に
おいて、前記輝度変調素子として、液晶素子を用いたこ
とを特徴とする画像表示装置。
【請求項７】請求項１または２に記載の画像表示装置に
おいて、前記データ電極への印加電圧により前記ストレ
ス電圧実効値を変化させ、かつ、該データ電極の駆動回
路の出力電圧を設定する電源を共通とし、該電源の電圧
を前記サブフィールドごとに変化させることを特徴とす
る画像表示装置。