JP5108187B2 - ディスプレイパネル駆動回路 - Google Patents
ディスプレイパネル駆動回路 Download PDFInfo
- Publication number
- JP5108187B2 JP5108187B2 JP2001251431A JP2001251431A JP5108187B2 JP 5108187 B2 JP5108187 B2 JP 5108187B2 JP 2001251431 A JP2001251431 A JP 2001251431A JP 2001251431 A JP2001251431 A JP 2001251431A JP 5108187 B2 JP5108187 B2 JP 5108187B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- drive
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005401 electroluminescence Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 235000019557 luminance Nutrition 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明はディスプレイパネル駆動回路に関し、特に有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置の駆動回路に関する
【0002】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現するための自発光素子として、有機エレクトロルミネッセンス(以下、ELと称する)素子が知られている。図5は、かかるEL素子の概略構成を示す図である。同図に示されているように、EL素子は、透明電極101が形成されたガラス板等からなる透明基板100上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機機能層102、及び金属電極103が積層されたものである。
【0003】
図6は、かかるEL素子の特性を電気的に示す等価回路である。同図に示されるように、EL素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによって置き換えることができる。
ここで、透明電極101の陽極にプラス、金属電極103の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Cに電荷が蓄積される。この際、EL素子固有の障壁電圧または発光閥値電圧を越えると、電極(ダイオード成分Eの陽極側)から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層102が発光する。
【0004】
図7は、複数の上記EL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。同図において、ELディスプレイパネルとしてのELDP10には、第1表示ライン〜第n表示ライン各々を担う陰極線(金属電極)B1〜Bnと、これら陰極線B1〜Bn各々に交叉して配列されたm個の陽極線(透明電極)A1〜Amが形成されている。これら陰極線B1〜Bn及び陽極線A1〜Amの交差部分の各々に、上述した如き構造を有するEL素子E11〜Enmが形成されている。尚、これらEL素子E11〜Enm各々は、ELDP10としての1画素を担うものである。
【0005】
発光制御回路1は、入力された1画面分(n行、m列)の画像データを、ELDP10の各画素、すなわち上記EL素子E11〜Enmの各々に対応した画素データ群D11〜Dnmに変換し、これらを図8に示されるが如く、1行分毎に順次、陽極線ドライブ回路2に供給して行く。例えば、画素データD11〜Dnmとは、ELDP10の第1表示ラインに属するEL素子E11〜Enm各々に対して発光を実施させるか否かを指定するm個のデータビットであり、夫々、論理レベル“1”である場合には“発光”、論理レベル“0”である場合に“非発光”を示す。
【0006】
また、発光制御回路1は、図8に示されているように1行分毎の画素データの供給タイミングに同期して、ELDP10の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路3に供給する。陽極線ドライブ回路2は、先ず、上記画素データ群におけるm個のデータビットの内から、“発光”を指定する論理レベル“1”のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した“列”に属する陽極線を陽極線A1〜Amの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流iを供給する。
【0007】
陰極線走査回路3は、上記陰極線B1〜Bnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Vccを夫々印加する。尚、かかる高電位Vccは、EL素子が所望の輝度で発光しているときの両端電圧(寄生容量Cへの充電量に基づいて決定する電圧)とほほ同一値に設定される。
【0008】
この際、上記陽極線ドライブ回路2によって上記定電流源が接続された“列”と、上記陰極線走査回路3にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び“列”に交叉して形成されているEL素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路3によって高電位Vccに設定された表示ラインと、上記定電流源が接続された“列”との間には電流が流れ込まないので、かかる表示ライン及び“列”に交叉して形成されているEL素子は非発光のままである。
【0009】
以上のような動作が、画素データ群D11〜D1m、D21〜D2m、… 、Dn1〜Dnm各々に基づいて実施されると、ELDP10の画面上には、入力された画像データに応じた1フィールド分の発光パターン、つまり画像が表示されるのである。
【0010】
【発明が解決しようとする課題】
ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Bの本数を増加すると共に、陽極線Aの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線A及び陰極線B各々の本数の増加につれ、陽極線ドライブ回路2及び陰極線走査回路3各々の回路規模も増大するので、両者をIC化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路2及び陰極線走査回路3各々を、夫々複数のICチップで構築することが考えられた。
【0011】
ところが、陽極線ドライブ回路2を複数のICチップで構築すると、製造上のばらつき等により、各ICチップ間で、上記陽極線に供給すべき発光駆動電流の電流量が異なってしまう場合がある。よって、かかる発光駆動電流の違いによりELDP10の画面上には互いに輝度の異なる領域ができてしまうという問題があった。これを解決するための技術が特開2001−42827号公報に記載されている。
【0012】
図9は、同公報に記載されているELディスプレイ装置の概略構成を示す図である。同図において、ELディスプレイパネルとしてのELDP10’には、第1表示ライン〜第n表示ライン各々を担う陰極線(金属電極)B1〜Bnと、これら陰極線B1〜Bn各々に交叉して配列された2m個の陽極線(透明電極)A1〜A2mが形成されている。これら陰極線B1〜Bn及び陽極線A1〜A2m各々の交叉部に、図5に示されているような構造を有するEL素子E1,1〜En,2mが形成されている。尚、これらEL素子E1,1〜En,2m各々は、ELDP10’としての1画素を担うものである。
【0013】
発光制御回路1’は、図10に示されているように、上記ELDP10’の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路30に供給する。陰極線走査回路30は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ELDP10’の陰極線B1〜Bnの内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位Vccを夫々印加する。
【0014】
また、発光制御回路1’は、入力された1画面分(n行、2m列)の画像データをELDP10’の各画素、すなわち上記EL素子E1,1〜En,2m各々に対応した画素データD1,1〜Dn,2mに変換し、これを第1列〜第m列に属するものと、第m+1列〜第2m列に属するものとに分割する。この際、上記第1列〜第m列に属する画素データを1表示ライン毎にグループ化した画素データD1,1〜D1,m、D2,1〜D2,m、D3,1〜D3,m、…、及びDn,1〜Dn,m各々を、図10に示されているように、第1駆動データGA1-mとして、順次、第1陽極線ドライブ回路21に供給する。これと同時に、発光制御回路1’は、上記第m+1列〜第2m列に属する画素データを1表示ライン毎にグループ化した画素データD1,m+1〜D1,2m、D2,m+1〜D2,2m、D3,m+1〜D3,2m、…、及びDn,m+1〜Dn,2m各々を、図10に示されているように、第2駆動データGB1-mとして、順次、第2陽極線ドライブ回路22に供給する。
【0015】
なお、これら第1駆動データGA1-m及び第2駆動データGB1-mの各々は、図10に示されているように、上記走査線選択制御信号に同期して順次、第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々に供給される。この際、上記第1駆動データ群GA1-mとは、ELDP10’の各表示ラインの第1列〜第m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のデータビットである。また、上記第2駆動データ群GB1-mとは、ELDP10’の各表示ラインの第m+1列〜第2m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のデータビットである。例えば、かかるデータビットが論理レベル“1”である場合には発光を実施させる一方、“0”である場合には発光を実施させない。
【0016】
図11は、駆動回路としての上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22各々の内部構成を示す図である。尚、上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々は、互いに異なる2つのICチップ内に夫々構築される。同図において、第1陽極線ドライブ回路21は、基準電流制御回路RC、制御電流出力回路CO、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタQ1〜Qm及び抵抗R1〜Rmから構成される。
【0017】
基準電流制御回路RCにおけるトランジスタQbのエミッタには抵抗R0を介して所定電圧VBEが接続されており、そのベース及びコレクタにはトランジスタQaのコレクタが接続されている。演算増幅器OPには所定の基準電位VREFと、トランジスタQaのエミッタ電位が入力されており、その出力電位は、トランジスタQaのベースに入力される。トランジスタQaのエミッタは、抵抗Rpを介してアース電位に接地されている。以上の如き構成により、トランジスタQaのコレクタ−エミッタ間には基準電流IREF(=VREF/Rp)が流れることになる。
【0018】
トランジスタQ1〜Qm各々のエミッタには、抵抗R1〜Rm各々を介して画素駆動電位VBEが印加されており、更に、夫々のベースには上記トランジスタQbのベースが接続されている。この際、上記抵抗Rr、及びR1〜Rm各々の抵抗値は同一であり、更に、上記トランジスタQ1〜Qm、Qa及びQbの各々は、互いに同一特性を有するものである。よって、上記基準電流制御回路RCと、トランジスタQ1〜Qmとは電流ミラー回路(以下、カレントミラーと呼ぶ)を構成することになり、トランジスタQ1〜Qm各々のエミッタ−コレクタ間には、上記基準電流IREFと同一の電流値を有する発光駆動電流iが流れ、これが出力されることになる。
【0019】
スイッチブロックSBには、上記トランジスタQ1〜Qm各々から出力された発光駆動電流iを夫々、出力端X1〜Xmの各々に導出するm個のスイッチング素子S1〜Smが設けられている。この際、第1陽極線ドライブ回路21のスイッチブロックSBでは、上記発光制御回路1’から供給された第1駆動データGA1〜GAm各々の論理レベルに応じて、上記スイッチング素子S1〜Sm各々が独立してオン/オフ制御される。例えば、第1駆動データGA1が論理レベル“0”のときには、スイッチング素子S1はオフ状態となる一方、かかる第1駆動データGA1が論理レベル“1”のときには、オン状態となってトランジスタQ1から供給された発光駆動電流iを出力端X1に導出する。また、第1駆動データGAmが論理レベル“0”のときには、スイッチング素子Smはオフ状態となる一方、論理レベル“1”である場合にはオン状態となってトランジスタQmから供給された発光駆動電流iを出力端Xmに導出する。このように、上記トランジスタQ1〜Qmの各々から出力された発光駆動電流iは、出力端X1〜Xmの各々を介して、図9に示されているように、ELDP10’の陽極線A1〜Amの各々に供給される。
【0020】
制御電流出力回路COにおけるトランジスタQ0のエミッタには抵抗R0を介して画素駆動電位VBEが印加されており、そのベースには上記基準電流制御回路RCにおけるトランジスタQbのベースが接続されている。この際、上記抵抗R0の抵抗値は、基準電流制御回路RCにおける抵抗Rrと同一であり、更に、トランジスタQ0は、基準電流制御回路RCにおけるトランジスタQa及びQb各々と同一特性を有するものである。よって、制御電流出力回路COにおけるトランジスタQ0と、上記基準電流制御回路RCとはカレントミラーを形成することになり、上記トランジスタQ0のエミッタ−コレクタ間には、上記基準電流IREFと同一電流量の電流が流れる。制御電流出力回路COは、かかる電流を制御電流icとし、これを出力端Ioutを介して第2陽極線ドライブ回路22の入力端Iinに供給する。つまり、第1陽極線ドライブ回路21がELDP10’の陽極線A1〜Amの各々に供給する発光駆動電流iと同一の電流が、制御電流icとして第2陽極線ドライブ回路22に供給されるのである。
【0021】
第2陽極線ドライブ回路22は、駆動電流制御回路CC、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタQ1〜Qm及び抵抗R1〜Rmから構成される。駆動電流制御回路CCにおけるトランジスタQcのコレクタ及びベースは、上記入力端Iinに接続されており、そのエミッタは抵抗RQ1を介してアース電位に接地されている。よって、上記第1陽極線ドライブ回路21から出力された制御電流icは、その入力端Iinを介してトランジスタQcのコレクタ−エミッタ間に流れる。
【0022】
また、駆動電流制御回路CCにおけるトランジスタQeのエミッタには抵抗RSを介して画素駆動電位VBEが印加されており、そのベース及びコレクタにはトランジスタQdのコレクタが接続されている。かかるトランジスタQdのベースは上記トランジスタQcのコレクタ及びベースに夫々接続されており、そのエミッタは上記抵抗RQ2を介してアース電位に接地されている。この際、第1陽極線ドライブ回路21のトランジスタQ0と、上記トランジスタQc、Qd、及びQeの各々とは同一特性のトランジスタであり、更に、第1陽極線ドライブ回路21における抵抗R0と上記抵抗RSとは同一抵抗値である。よって、上記第1陽極線ドライブ回路21から供給された制御電流icと同一の電流が上記トランジスタQdのコレクタ−エミッタ間に流れる。
【0023】
また、第2陽極線ドライブ回路22におけるトランジスタQ1〜Qm各々のエミッタには、抵抗R1〜Rm各々を介して画素駆動電位VBEが印加されており、更に、夫々のベースには上記トランジスタQeのベースが接続されている。この際、上記抵抗RS、及びR1〜Rm各々の抵抗値は同一であり、更に、上記トランジスタQ1〜Qm、Qd及びQeの各々は、互いに同一特性を有するものである。よって、上記駆動電流制御回路CCと、トランジスタQ1〜Qmとはカレントミラーを構成することになり、トランジスタQ1〜Qm各々のエミッタ−コレクタ間には、上記第1陽極線ドライブ回路21から供給された制御電流icと同一の電流量を有する発光駆動電流iが流れ、これが夫々出力される。すなわち、上記駆動電流制御回路CCにより、第2陽極線ドライブ回路22のトランジスタQ1〜Qm各々から出力される発光駆動電流iは、第1陽極線ドライブ回路21が出力した発光駆動電流と同一の電流量となるように調整されるのである。
【0024】
スイッチブロックSBには、上記トランジスタQ1〜Qm各々から出力された発光駆動電流iを夫々、出力端X1〜Xmの各々に導出するm個のスイッチング素子S1〜Smが設けられている。この際、第2陽極線ドライブ回路22のスイッチブロックSBでは、上記発光制御回路1’から供給された第2駆動データGB1〜GBm各々の論理レベルに応じて、上記スイッチング素子SI〜Sm各々が独立してオン/オフ制御される。
【0025】
例えば、第2駆動データGB1が論理レベル“0”のときには、スイッチング素子S1はオフ状態となる一方、かかる第2駆動データGB1が論理レベル“1”のときには、オン状態となってトランジスタQ1から供給された発光駆動電流iを出力端X1に導出する。また、第2駆動データGBmが論理レベル“0”のときには、スイッチング素子Smはオフ状態となる一方、論理レベル“1”である場合にはオン状態となってトランジスタQmから供給された発光駆動電流iを出力端Xmに導出する。このように、第2陽極線ドライブ回路22のトランジスタQ1〜Qm各々から出力された発光駆動電流iは、出力端X1〜Xmの各々を介して、図9に示されているように、ELDP10’の陽極線Am+1〜A2mの各々に供給される。
【0026】
以上のように、上記公報に記載されている駆動回路では、陽極線ドライブ回路内に、発光駆動電流を発生させるための電流源(トランジスタQ1〜Qm)の他に、この発光駆動電流を、入力された制御電流に応じた電流量に維持する駆動電流制御回路CCと、かかる発光駆動電流自体を制御電流として出力する制御電流出力回路COとを設ける構成としている。ここで、ディスプレイパネルの陽極線を、夫々個別のICチップ内に構築された複数の陽極線ドライブ回路で分担して駆動するにあたり、第1の陽極線ドライブ回路は、第2の陽極線ドライブ回路が実際に出力した発光駆動電流に基づいて、その出力すべき発光駆動電流の電流量を制御する。よって、たとえ各ICチップ(陽極線ドライブ回路としての)間に特性のばらつきがあっても、各々から出力される発光駆動電流の電流量は略同一になるので、ディスプレイパネル上において均一な発光輝度が得られるようになるのである。
【0027】
上述した公報に記載されている技術においては、ICチップで構成される第1陽極線ドライブ回路21から、他のICチップで構成される第2陽極線ドライブ回路22に基準電流を渡す際、カレントミラーを用いている。このため、カレントミラーで電流ばらつきが生じると、複数のICチップ間で、出力電流がばらついてしまう。すると、ディスプレイパネル上において均一な発光輝度が得られないという欠点がある。
【0028】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はカレントミラーで発生する電流ばらつきを小さくすることができ、また複数のICチップ間での基準電流のばらつきをなくすことのできるディスプレイパネル駆動回路を提供することである。
【0029】
【課題を解決するための手段】
本発明の請求項1によるディスプレイパネル駆動回路は、電流ミラー回路を含む複数のICチップに電流を供給し、この供給された電流を前記電流ミラー回路の基準電流として用いて前記複数のICチップから出力される駆動出力によって、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交叉して配列された複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するディスプレイパネル駆動回路であって、前記複数のICチップそれぞれに対応して設けられ対応するICチップに前記基準電流を出力する電流供給手段と、前記ICチップと前記電流供給手段との対応関係を前記複数の陰極線から走査線選択制御信号で示される表示ラインに対応した陰極線の切り替えタイミングで切り替えるスイッチング手段とを含むことを特徴とする。
【0030】
本発明の請求項2によるディスプレイパネル駆動回路は、請求項1において、前記電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記電流供給手段とによって前記電流ミラー回路とは別の電流ミラー回路が構成されることを特徴とする。
本発明の請求項3によるディスプレイパネル駆動回路は、請求項1又は2において、前記複数のICチップは3以上のICチップを含み、前記電流供給手段と前記ICチップとの対応関係がローテーションされて切り替わることを特徴とする。
【0031】
本発明の請求項4によるディスプレイパネル駆動回路は、請求項1乃至3のいずれか1項において、前記自発光素子は、前記ICチップから電流出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする。
要するに、複数のICチップと複数の駆動電流供給源との対応関係(電気的接続関係)を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができる。また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。
【0032】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。
図1は本発明によるディスプレイパネル駆動回路の実施の一形態における主要部分の構成を示す図である。同図には基準電流生成回路が示されている。本例においては、基準電流の供給先のICチップが2つである場合が示されている。
【0033】
同図に示されているように、基準電流生成回路20は、電流源Iorgと、この電流源Iorgと共に基準電流源を構成するトランジスタQ20と、電流源Iorg及びトランジスタQ20を共通の基準電流源とし、この基準電流源と共にカレントミラーを構成するトランジスタQ21及びQ22とを含んで構成されている。トランジスタQ21、Q22からそれぞれ導出される電流Icm1、Icm2は、ICチップであるドライブ回路21、22(図示せず)に与えられる。
【0034】
さらに、基準電流生成回路20には、トランジスタQ21、Q22からそれぞれ導出される電流Icm1、Icm2と、図示せぬドライブ回路21、22との対応関係を所定周期で切り替えるスイッチング回路SW1、SW2が設けられている。すなわち、トランジスタQ21、Q22からそれぞれ導出される電流Icm1、Icm2は、このスイッチング回路SW1、SW2によって切り替えられ、出力電流Iref1、Iref2として図示せぬドライブ回路21、22に与えられる。
【0035】
スイッチング回路SW1、SW2を切り替えて時分割制御を行うことにより、カレントミラーの元電流を実現する電流源Iorgと電流Iref1、Iref2とのばらつきの量は減少し、さらに電流Iref1と電流Iref2とが等しくなる。具体的には、カレントミラーの元電流Iorgとカレントミラーで生成した電流Icm1との電流ばらつき量をΔI1、カレントミラーの元電流Iorgとカレントミラーで生成した電流Icm2との電流ばらつき量をΔI2とすると、スイッチング回路の出力電流Iref1、Iref2は電流ばらつきも時分割されるため、ばらつきの平均は以下のようになる。
【0036】
ばらつきの平均=1/2 × √(ΔI1 2+ΔI2 2)
ここで、ΔI1、ΔI2=ΔIとすれば、
ばらつきの平均=1/√2 × ΔI
となり、カレントミラーで生成した電流Icm1、Icm2の電流ばらつき量よりも小さくなる。
【0037】
また、スイッチング回路の出力電流Iref1、Iref2は等しいことから複数のICチップを用いてディスプレイパネル駆動回路を構成した場合であっても、ICチップ間の出力電流のばらつきを小さくすることができる。
ここで、スイッチング回路の切り替えは、陰極線信号の切り替えタイミングで行う。図2(a)は、スイッチング回路の切り替えタイミングを示すタイミングチャートである。同図には、カレントミラーで生成した電流Icm1、Icm2がスイッチング回路SW1、SW2の切り替え動作によって出力電流Iref1又はIref2として出力される様子が示されている。
【0038】
同図に示されているように、陰極線1,2,3…のオフとなるタイミングでスイッチング回路の切り替えを行うと、電流Iref1と電流Iref2との切り替えに伴うノイズを軽減できる。これにより、ディスプレイ画面のちらつき等の悪影響を避けることができ、良好な画像表示を実現できる。
図3には、基準電流生成回路20と、第1の陽極線ドライブ回路21及び第2の陽極線ドライブ回路22との接続関係が示されている。同図を参照すると、上述したスイッチング回路SW1、SW2の切り替え動作によって出力される出力電流Iref1が第1の陽極線ドライブ回路21にカレントミラーの基準電流として入力され、出力電流Iref2が第2の陽極線ドライブ回路22にカレントミラーの基準電流として入力されている。
【0039】
以上説明した基準電流生成回路20のスイッチング回路の出力電流Iref1と出力電流Iref2とが等しいので、それぞれ異なるICチップで構成された第1の陽極線ドライブ回路21、第2の陽極線ドライブ回路22にそれぞれ供給される電流のばらつきを小さくすることができる。
図4にはスイッチング回路SW1、SW2の構成例が示されている。同図において、スイッチング回路SW1、SW2は、共にMOS(Metal oxide Semiconductor)トランジスタ等によって構成されている。
【0040】
同図に示されているスイッチング回路SW1、SW2は、それぞれ対応するICチップのチャネル番号Nから出力される電流が入力される2つのアナログスイッチ41及び42と、アナログスイッチ43及び44とを含んで構成されている。アナログスイッチ41、42、43及び44は、共に、ソース及びドレインを共通とするN型MOSトランジスタ及びP型MOSトランジスタによって構成されている。そして、これらN型MOSトランジスタ及びP型MOSトランジスタのゲートがスイッチング制御端子となり、互いに反転した信号によりオンオフが制御される。
【0041】
また、同図においては、上記スイッチング制御端子であるゲートにパルス201を反転して与えるインバータINVとを含んで構成されている。なお、インバータINVは、例えば周知のCMOS(Complementary Metal Oxide Semiconductor)インバータ回路で構成する。
アナログスイッチ41のN型MOSトランジスタ、アナログスイッチ42のP型MOSトランジスタ、アナログスイッチ43のP型MOSトランジスタ及びアナログスイッチ44のN型MOSトランジスタにはパルス201がそのまま入力されるのに対し、アナログスイッチ41のP型MOSトランジスタ、アナログスイッチ42のN型MOSトランジスタ、アナログスイッチ43のN型MOSトランジスタ及びアナログスイッチ44のP型MOSトランジスタには出力パルス201がインバータINVによって論理反転されて入力される。このため、パルス201がハイレベルのときにアナログスイッチ41、44がオン状態で、アナログスイッチ42、43がオフ状態となる。一方、パルス201がローレベルのときにアナログスイッチ41、44がオフ状態で、アナログスイッチ42、43がオン状態となる。
【0042】
前者の期間内においては、電流Icm1が出力電流Iref1として導出され、かつ、電流Icm2が出力電流Iref2として導出される。一方、後者の期間内においては、電流Icm1が出力電流Iref2として導出され、かつ、電流Icm2が出力電流Iref1として導出される。以上のようにスイッチング回路を構成することにより、複数のICチップを用いてディスプレイパネル駆動回路を構成した場合であっても、ICチップ間の出力電流のばらつきを小さくすることができる。
【0043】
なお、本実施例では基準電流生成回路20をICチップ1,ICチップ2の外部に設けた例を示したが、基準電流生成回路20をICチップ1の内部に設けて、出力電流Iref1をICチップ1に供給し、出力電流Iref2をICチップ2に供給するようにしても良い。この場合、ICチップ1をマスターIC、ICチップ2をスレーブICとして、2チップのみで構成可能になる。
【0044】
また、以上はICチップを2つ用いた場合について説明したが、より多くのICチップを用いた場合においても同様にICチップと駆動電流供給源との対応関係(電気的接続状態)を所定周期で切り替えることにより、ICチップ間の出力電流のばらつきを小さくすることができる。
例えば、複数のICチップに対して、複数の駆動電流源を用意し、ICチップと駆動電流源との接続を所定周期で順にローテーションしながら切り替えると、複数のICチップへの駆動電流は平均化され、ほぼ同レベルとすることができる。図2(b)は、3つのICチップに対して3つの駆動電流源を用意し、ローテーションしながら切り替えるタイミングを示すタイミングチャートである。
【0045】
【発明の効果】
以上説明したように本発明は、複数のICチップと複数の駆動電流供給源との対応関係を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができるという効果がある。また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明によるディスプレイパネル駆動回路の主要部分の構成を示す図である。
【図2】図1のディスプレイパネル駆動回路におけるスイッチング回路の切り替えタイミングを示すタイミングチャートである。
【図3】基準電流生成回路と陽極線ドライブ回路との接続関係を示す図である。
【図4】スイッチング回路の構成例を示す図である。
【図5】EL素子の概略構成を示す図である。
【図6】EL素子の特性を電気的に示す等価回路を示す図である。
【図7】複数のEL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。
【図8】画素データ及び走査線選択信号の供給タイミングを示す図である。
【図9】陽極線ドライブ回路を2つのICチップで構築した場合を示す図である。
【図10】発光制御回路による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図11】陽極線ドライブ回路の内部構成例を示す図である。
【符号の説明】
1 発光制御回路
2 陽極線ドライブ回路
3 陰極線走査回路
10 ELDP
20 基準電流生成回路
21,22 陽極線ドライブ回路
30 陰極線走査回路
100 透明基板
101 透明電極
102 有機機能層
103 金属電極
CC 駆動電流制御回路
CO 制御電流出力回路
Iorg 電流源
Q20,Q21,Q22 トランジスタ
SW1,SW2 スイッチング回路
Claims (4)
- 電流ミラー回路を含む複数のICチップに電流を供給し、この供給された電流を前記電流ミラー回路の基準電流として用いて前記複数のICチップから電流出力される駆動出力によって、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交叉して配列された複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するディスプレイパネル駆動回路であって、前記複数のICチップそれぞれに対応して設けられ対応するICチップに前記基準電流を出力する電流供給手段と、前記ICチップと前記電流供給手段との対応関係を前記複数の陰極線から走査線選択制御信号で示される表示ラインに対応した陰極線の切り替えタイミングで切り替えるスイッチング手段とを含むことを特徴とするディスプレイパネル駆動回路。
- 前記電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記電流供給手段とによって前記電流ミラー回路とは別の電流ミラー回路が構成されることを特徴とする請求項1記載のディスプレイパネル駆動回路。
- 前記複数のICチップは3以上のICチップを含み、前記電流供給手段と前記ICチップとの対応関係がローテーションされて切り替わることを特徴とする請求項1又は2記載のディスプレイパネル駆動回路。
- 前記自発光素子は、前記ICチップから電流出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする請求項1乃至3のいずれか1項に記載のディスプレイパネル駆動回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251431A JP5108187B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
PCT/JP2002/008471 WO2003019516A1 (fr) | 2001-08-22 | 2002-08-22 | Circuit d'attaque de panneau d'affichage |
KR10-2003-7005553A KR100505773B1 (ko) | 2001-08-22 | 2002-08-22 | 디스플레이 패널 구동 회로 |
DE10295686T DE10295686B4 (de) | 2001-08-22 | 2002-08-22 | Anzeigefeld-Ansteuerschaltung |
US10/399,627 US7233322B2 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
CNB028029771A CN100403375C (zh) | 2001-08-22 | 2002-08-22 | 显示板驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251431A JP5108187B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003066903A JP2003066903A (ja) | 2003-03-05 |
JP5108187B2 true JP5108187B2 (ja) | 2012-12-26 |
Family
ID=19080078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001251431A Expired - Fee Related JP5108187B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5108187B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003034381A2 (en) * | 2001-09-20 | 2003-04-24 | Pioneer Corporation | Drive circuit for light emitting elements |
US6777885B2 (en) | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
JP3923341B2 (ja) | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
JP4357413B2 (ja) * | 2002-04-26 | 2009-11-04 | 東芝モバイルディスプレイ株式会社 | El表示装置 |
JP4653775B2 (ja) * | 2002-04-26 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | El表示装置の検査方法 |
JP4630884B2 (ja) * | 2002-04-26 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | El表示装置の駆動方法、およびel表示装置 |
EP1585098A4 (en) | 2003-01-17 | 2007-03-21 | Semiconductor Energy Lab | POWER SUPPLY, SIGNALING CONTROL, AND CORRESPONDING CONTROL METHOD AND LIGHT EMITTING DEVICE |
JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
JP4652233B2 (ja) * | 2003-07-08 | 2011-03-16 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
JP4752177B2 (ja) * | 2003-10-30 | 2011-08-17 | セイコーエプソン株式会社 | 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 |
JP3966270B2 (ja) | 2003-11-21 | 2007-08-29 | セイコーエプソン株式会社 | 画素回路の駆動方法、電気光学装置及び電子機器 |
JP4907340B2 (ja) * | 2004-03-24 | 2012-03-28 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP4941906B2 (ja) * | 2004-05-12 | 2012-05-30 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP4020106B2 (ja) | 2004-07-08 | 2007-12-12 | セイコーエプソン株式会社 | 画素回路、その駆動方法、電気光学装置および電子機器 |
KR100600314B1 (ko) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그것의 데이터 구동 칩 |
JP2006153492A (ja) * | 2004-11-25 | 2006-06-15 | Asahi Kasei Corp | 信号処理回路 |
US20070035482A1 (en) * | 2005-08-11 | 2007-02-15 | Yu-Wen Chiou | Driving circuits and methods for driving display cells |
JP4754541B2 (ja) * | 2007-10-29 | 2011-08-24 | パナソニック株式会社 | 電流駆動装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61262790A (ja) * | 1985-05-17 | 1986-11-20 | ロ−ム株式会社 | 表示装置 |
JPH08340243A (ja) * | 1995-06-14 | 1996-12-24 | Canon Inc | バイアス回路 |
JPH09101759A (ja) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
JP3547561B2 (ja) * | 1996-05-15 | 2004-07-28 | パイオニア株式会社 | 表示装置 |
JPH11231834A (ja) * | 1998-02-13 | 1999-08-27 | Pioneer Electron Corp | 発光ディスプレイ装置及びその駆動方法 |
JP4136167B2 (ja) * | 1999-03-19 | 2008-08-20 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2001034221A (ja) * | 1999-07-23 | 2001-02-09 | Nippon Seiki Co Ltd | 有機エレクトロルミネセンス素子の駆動回路 |
JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
JP3748738B2 (ja) * | 1999-08-03 | 2006-02-22 | パイオニア株式会社 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
-
2001
- 2001-08-22 JP JP2001251431A patent/JP5108187B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003066903A (ja) | 2003-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756951B1 (en) | Display apparatus and driving circuit of display panel | |
JP5108187B2 (ja) | ディスプレイパネル駆動回路 | |
US6809710B2 (en) | Gray scale pixel driver for electronic display and method of operation therefor | |
US7079092B2 (en) | Organic light-emitting diode (OLED) pre-charge circuit for use in a common anode large-screen display | |
US7535441B2 (en) | Display driver circuits | |
EP1444683B1 (en) | Display driver circuits for electro-optic displays | |
US7277073B2 (en) | Driving device, display apparatus using the same, and driving method therefor | |
KR101269360B1 (ko) | 화상 표시 장치 | |
US7271785B2 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
US7145532B2 (en) | Image display apparatus | |
JP3570394B2 (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 | |
US7019721B2 (en) | Organic light-emitting diode drive circuit for a display application | |
US7248255B2 (en) | Active drive type light emitting display device and drive control method thereof | |
JP5226920B2 (ja) | ディスプレイパネル駆動回路 | |
JP2001075524A (ja) | 表示装置 | |
US7233322B2 (en) | Display panel drive circuit | |
US20040108979A1 (en) | Driving device of active type light emitting display panel | |
JP3748738B2 (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
US20050116904A1 (en) | Drive device and drive method of light emitting display panel | |
KR20050050545A (ko) | 자체 발광 표시 패널의 구동 장치 및 구동 방법 | |
JP5102418B2 (ja) | ディスプレイパネル駆動回路 | |
JP5076042B2 (ja) | ディスプレイパネル駆動回路 | |
US20050190129A1 (en) | Drive device and drive method of light emitting display panel | |
JP7317315B2 (ja) | サブピクセル回路、ならびにそれを有する表示システムおよび電子機器 | |
JP5192208B2 (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5108187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |