JP2002524858A - 電磁干渉シールド装置及び方法 - Google Patents
電磁干渉シールド装置及び方法Info
- Publication number
- JP2002524858A JP2002524858A JP2000568125A JP2000568125A JP2002524858A JP 2002524858 A JP2002524858 A JP 2002524858A JP 2000568125 A JP2000568125 A JP 2000568125A JP 2000568125 A JP2000568125 A JP 2000568125A JP 2002524858 A JP2002524858 A JP 2002524858A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- dam structure
- package
- substrate
- common voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
デバイス用のパッケージは共通電圧面と実装領域とを有する基板を含む。デバイスは実装領域に実装される。導電性ダム構造体が、実装領域の周辺を包囲して、基板の上側表面に配置される。導電性ダム構造体は共通電圧面に接続される。電気的絶縁性封入体が、基板と導電性ダム構造体とにより包囲されたポケットを少なくとも部分的に満たす。電気的絶縁性の封入体が導電性のダム構造体と接触する。導電性の封入体が電気的絶縁性の封入体の上側に配置され、導電性ダム構造体に結合される。
Description
【0001】 発明の分野 本発明はパッケージング技術に関し、より詳細には電磁干渉シールドパッケー
ジ及び電磁干渉シールドパッケージを製造及び使用するための方法に関する。
ジ及び電磁干渉シールドパッケージを製造及び使用するための方法に関する。
【0002】 発明の背景 電磁干渉(EMI)は、電磁妨害により所要電磁波信号を妨害する。各電子部
品は電荷担体の流れを用いて動作しており、その流れは周囲を取り巻く電磁場を
誘導する。この周囲を取り巻く電磁場により、その周囲にある電子部品の性能を
劣化させるだけの十分な雑音が、その電子部品内に発生する場合がある。EMI
はセルラー電話において特に問題であり、セルラー電話ではアンテナが高周波(
RF)を放射し、それにより電話内で動作する他の回路に影響を与えるようにな
る。電子部品をEMIから分離するために、最近EMIシールド技術が開発され
ている。
品は電荷担体の流れを用いて動作しており、その流れは周囲を取り巻く電磁場を
誘導する。この周囲を取り巻く電磁場により、その周囲にある電子部品の性能を
劣化させるだけの十分な雑音が、その電子部品内に発生する場合がある。EMI
はセルラー電話において特に問題であり、セルラー電話ではアンテナが高周波(
RF)を放射し、それにより電話内で動作する他の回路に影響を与えるようにな
る。電子部品をEMIから分離するために、最近EMIシールド技術が開発され
ている。
【0003】 Lin(米国特許第5,436,203号)はEMIからシールドされたデバ
イスについて議論する。図1は類似のEMIからシールドされたデバイスの断面
図である。図1では、電気的絶縁性の封入体38が機械的に半導体ダイ32を保
護する。電気的絶縁性の封入体38は、導電性の基準パッド18を封入しないよ
うに、ダム構造体40により規制される。基準パッド18は導電性のバイア20
により基準面22に電気的に接続される。導電性の封入体42が第1の封入体上
に配設され、基準パッド18と接触する。導電性の封入体42は第2のダム構造
体44により規制される。
イスについて議論する。図1は類似のEMIからシールドされたデバイスの断面
図である。図1では、電気的絶縁性の封入体38が機械的に半導体ダイ32を保
護する。電気的絶縁性の封入体38は、導電性の基準パッド18を封入しないよ
うに、ダム構造体40により規制される。基準パッド18は導電性のバイア20
により基準面22に電気的に接続される。導電性の封入体42が第1の封入体上
に配設され、基準パッド18と接触する。導電性の封入体42は第2のダム構造
体44により規制される。
【0004】 デバイス32のシールド方法は、2つのダム構造体40及び44の個別の組付
けを必要とする。これは2つの個別の処理工程を必要とし、1つの工程において
ダム構造体40及び44をそれぞれ堆積する。さらにダム構造体40がデバイス
32を包囲し、別のダム構造体44がダム構造体40を包囲しなければならない
ため、パッケージ30のサイズはデバイス32のサイズより非常に大きくなる。
この二重ダム構造体により、プリント基板上でパッケージ30が占める面積が大
きくなる。
けを必要とする。これは2つの個別の処理工程を必要とし、1つの工程において
ダム構造体40及び44をそれぞれ堆積する。さらにダム構造体40がデバイス
32を包囲し、別のダム構造体44がダム構造体40を包囲しなければならない
ため、パッケージ30のサイズはデバイス32のサイズより非常に大きくなる。
この二重ダム構造体により、プリント基板上でパッケージ30が占める面積が大
きくなる。
【0005】 半導体デバイスをパッケージする際に処理工程数を減らすことが望ましい。ま
たデバイスのサイズに対するパッケージのサイズを低減することが望ましい。
たデバイスのサイズに対するパッケージのサイズを低減することが望ましい。
【0006】 発明の概要 本発明によるデバイス用のパッケージが記載される。パッケージは、共通電圧
面及び実装領域を有する基板を含む。デバイスは実装領域に実装される。導電性
のダム構造体が基板の上側表面上に配置される。導電性のダム構造体は共通電圧
面に電気的に接続され、実装領域の周辺部を包囲する。電気的絶縁性の封入体が
、基板及び導電性のダム構造体により包囲されるポケットを少なくとも部分的に
満たす。電気的絶縁性の封入体は導電性のダム構造体に接触する。導電性の封入
体は電気的絶縁性の封入体の上側に配置され、導電性ダム構造体に結合される。
面及び実装領域を有する基板を含む。デバイスは実装領域に実装される。導電性
のダム構造体が基板の上側表面上に配置される。導電性のダム構造体は共通電圧
面に電気的に接続され、実装領域の周辺部を包囲する。電気的絶縁性の封入体が
、基板及び導電性のダム構造体により包囲されるポケットを少なくとも部分的に
満たす。電気的絶縁性の封入体は導電性のダム構造体に接触する。導電性の封入
体は電気的絶縁性の封入体の上側に配置され、導電性ダム構造体に結合される。
【0007】 本発明によるパッケージは、1つのダム構造体のみを用いて高周波(RF)干
渉のようなEMIからデバイスをシールドする。従来技術の二重ダム構造体は一
次ダム構造体を包囲する二次ダム構造体を用いているため、本発明のパッケージ
は、従来の二重ダム構造体パッケージに比べて実質的に(例えば10〜20%以
上)小さくなる。
渉のようなEMIからデバイスをシールドする。従来技術の二重ダム構造体は一
次ダム構造体を包囲する二次ダム構造体を用いているため、本発明のパッケージ
は、従来の二重ダム構造体パッケージに比べて実質的に(例えば10〜20%以
上)小さくなる。
【0008】 本発明により、デバイスをパッケージする方法が以下に記載される。その方法
は共通電圧面及び実装領域を有する基板を配設する過程を含む。そのデバイスは
実装領域に実装される。その方法は、基板の上側表面上に導電性のダム構造体を
配設する過程を含む。導電性のダム構造体は共通電圧面に電気的に接続され、実
装領域の周辺部を包囲する。その方法は、基板及び導電性のダム構造体により包
囲されたポケットを少なくとも部分的に満たす電気的絶縁性の封入体を配設する
過程を含む。電気的絶縁性の封入体は導電性のダム構造体と接触する。本発明は
、電気的絶縁性の封入体上に配置され、導電性のダム構造体に結合される導電性
の封入体を配設する過程を含む。
は共通電圧面及び実装領域を有する基板を配設する過程を含む。そのデバイスは
実装領域に実装される。その方法は、基板の上側表面上に導電性のダム構造体を
配設する過程を含む。導電性のダム構造体は共通電圧面に電気的に接続され、実
装領域の周辺部を包囲する。その方法は、基板及び導電性のダム構造体により包
囲されたポケットを少なくとも部分的に満たす電気的絶縁性の封入体を配設する
過程を含む。電気的絶縁性の封入体は導電性のダム構造体と接触する。本発明は
、電気的絶縁性の封入体上に配置され、導電性のダム構造体に結合される導電性
の封入体を配設する過程を含む。
【0009】 本発明による製造方法により、EMIシールドデバイスは、1つのダム構造体
のみから製造されるようになる。従来の二重ダム構造体パッケージのダム構造体
数は2であった。ダム構造体を配置するにはそれぞれ個別の処理工程を必要とす
る。それゆえ本発明の方法はEMIシールドデバイスを製造するのにかかる工程
数を減らす。
のみから製造されるようになる。従来の二重ダム構造体パッケージのダム構造体
数は2であった。ダム構造体を配置するにはそれぞれ個別の処理工程を必要とす
る。それゆえ本発明の方法はEMIシールドデバイスを製造するのにかかる工程
数を減らす。
【0010】 本発明によれば、パッケージを使用するための方法は共通電圧面に共通電圧の
加える過程を含む。共通電圧面の状態は以下に記載される。デバイスは基板の実
装領域に実装される。導電性のダム構造体は、実装領域の周辺部周囲の基板表面
上に配置される。導電性のダム構造体は共通電圧面に電気的に接続される。電気
的絶縁性の封入体は、基板及び導電性のダム構造体により包囲されるポケットを
少なくとも部分的に満たす。導電性の封入体が電気的絶縁性の封入体の上側に配
置される。導電性の封入体は導電性のダム構造体に電気的に接続される。
加える過程を含む。共通電圧面の状態は以下に記載される。デバイスは基板の実
装領域に実装される。導電性のダム構造体は、実装領域の周辺部周囲の基板表面
上に配置される。導電性のダム構造体は共通電圧面に電気的に接続される。電気
的絶縁性の封入体は、基板及び導電性のダム構造体により包囲されるポケットを
少なくとも部分的に満たす。導電性の封入体が電気的絶縁性の封入体の上側に配
置される。導電性の封入体は導電性のダム構造体に電気的に接続される。
【0011】 本発明によるデバイスを使用する方法は、EMIからシールドされ、従来のE
MIシールドデバイスより小さいデバイスを使用することを考慮している。
MIシールドデバイスより小さいデバイスを使用することを考慮している。
【0012】 本発明のこれらの目的、特徴及び利点、並びに他の目的、特徴及び利点は、添
付の図面とともに以下に記載される種々の実施例の詳細な説明からより容易に明
らかとなろう。
付の図面とともに以下に記載される種々の実施例の詳細な説明からより容易に明
らかとなろう。
【0013】 好適な実施例の詳細な説明 以下の図面においていくつかの構成要素が概ね類似している。それゆえ同様の
参照番号を用いて、概ね類似の構成要素を示めしている。
参照番号を用いて、概ね類似の構成要素を示めしている。
【0014】 図2は、本発明によるパッケージ処理中に基板220の上側表面221に実装
されるデバイス210を有するパッケージ200の等角図である。デバイス21
0はEMIに影響を受けやすい回路を含む場合がある半導体ダイである。
されるデバイス210を有するパッケージ200の等角図である。デバイス21
0はEMIに影響を受けやすい回路を含む場合がある半導体ダイである。
【0015】 基板220は、上側表面221上に形成されたボンディングパッド222a及
び222bのようなコンタクト領域を有する。デバイス210は、デバイス21
0内の回路(図示せず)に接続されたボンディングパッド223a及び223b
のような対応するコンタクト領域を有する。ボンディングワイヤ224a及び2
24bのようなリード線が、ボンディングパッド223a及び223bをそれぞ
れボンディングパッド222a及び222bに電気的に接続する。ボンディング
パッド222a及び222bは、基板220(図4)の下側表面244上の対応
するはんだボール242(図4)に電気的に接続される。別法では、デバイス2
10は、図5を参照して以下に詳細に説明されるようにリードレス形態で基板2
20に電気的に接続される。
び222bのようなコンタクト領域を有する。デバイス210は、デバイス21
0内の回路(図示せず)に接続されたボンディングパッド223a及び223b
のような対応するコンタクト領域を有する。ボンディングワイヤ224a及び2
24bのようなリード線が、ボンディングパッド223a及び223bをそれぞ
れボンディングパッド222a及び222bに電気的に接続する。ボンディング
パッド222a及び222bは、基板220(図4)の下側表面244上の対応
するはんだボール242(図4)に電気的に接続される。別法では、デバイス2
10は、図5を参照して以下に詳細に説明されるようにリードレス形態で基板2
20に電気的に接続される。
【0016】 基板220は、上側表面221上にグランドバイア表面225のような共通電
源コンタクト領域を有する。グランドバイア表面225は、グランド面236の
ような共通電圧面に接続される場合もある。
源コンタクト領域を有する。グランドバイア表面225は、グランド面236の
ような共通電圧面に接続される場合もある。
【0017】 図3は、基板220とともにポケット230を包囲するために、デバイス21
0周辺部の周囲に分配される導電性のダム構造体228を有するパッケージ20
0の等角図である。導電性のダム構造体228は、例えば、MRS Technology(10
Elizabeth Drive, Chemlsford, Massachusetts)製のMRSI 375−3S
ディスペンサのような計量分配システムを用いてデバイス210周辺部の周囲に
高粘度の液体として分配することができる。導電性のダム構造体228は、デバ
イス210と、ボンディングパッド222a及び222bを、ボンディングワイ
ヤ224a及び224bとを包囲する。導電性ダム構造体228はグランドバイ
ア表面225上に配置され、グランドバイア表面225と接触する。
0周辺部の周囲に分配される導電性のダム構造体228を有するパッケージ20
0の等角図である。導電性のダム構造体228は、例えば、MRS Technology(10
Elizabeth Drive, Chemlsford, Massachusetts)製のMRSI 375−3S
ディスペンサのような計量分配システムを用いてデバイス210周辺部の周囲に
高粘度の液体として分配することができる。導電性のダム構造体228は、デバ
イス210と、ボンディングパッド222a及び222bを、ボンディングワイ
ヤ224a及び224bとを包囲する。導電性ダム構造体228はグランドバイ
ア表面225上に配置され、グランドバイア表面225と接触する。
【0018】 導電性のダム構造体228は、例えば導電性の充填剤を含むエポキシ樹脂のよ
うな導電性材料からなる。導電性充填剤は、例えば炭素(樹脂化合物の重量比で
約5%)及び銀(樹脂化合物の重量比で約20%)である。導電性充填剤を含む
エポキシ樹脂はDexter Electronics Materials(9938 Via Pasar, San Diego, 9
2126)の材料識別番号QMIDW1193−588により提供される。
うな導電性材料からなる。導電性充填剤は、例えば炭素(樹脂化合物の重量比で
約5%)及び銀(樹脂化合物の重量比で約20%)である。導電性充填剤を含む
エポキシ樹脂はDexter Electronics Materials(9938 Via Pasar, San Diego, 9
2126)の材料識別番号QMIDW1193−588により提供される。
【0019】 しかしながら樹脂に対する充填剤の重量比は、所望の導電性を得るために変更
できることは当業者には理解されよう。例えば樹脂に対する充填剤の重量比は5
%以下から50%以上まで変化する場合がある。またパッケージ200は、図3
には明確には示されていない他のパッケージ用構成要素を含む。これらのパッケ
ージ用構成要素は図4を参照して図示及び説明される。
できることは当業者には理解されよう。例えば樹脂に対する充填剤の重量比は5
%以下から50%以上まで変化する場合がある。またパッケージ200は、図3
には明確には示されていない他のパッケージ用構成要素を含む。これらのパッケ
ージ用構成要素は図4を参照して図示及び説明される。
【0020】 図4は、図3の断面線4−4に沿って見たパッケージ200の断面図である。
グランドバイア227がグランドバイア表面225をグランド面236に接続す
る。電気的絶縁性の封入体232(例えばエポキシ)が、例えばMRSI 37
5−3Sディスペンサを用いて導電性ダム構造体228及び基板220により包
囲されたポケット230内に堆積される。電気的絶縁性の封入体232は、デバ
イス210並びにボンディングワイヤ224a及び224bが機械的に支持され
、保護され、電気的に絶縁されるように、少なくとも部分的にそのポケットを満
たす。
グランドバイア227がグランドバイア表面225をグランド面236に接続す
る。電気的絶縁性の封入体232(例えばエポキシ)が、例えばMRSI 37
5−3Sディスペンサを用いて導電性ダム構造体228及び基板220により包
囲されたポケット230内に堆積される。電気的絶縁性の封入体232は、デバ
イス210並びにボンディングワイヤ224a及び224bが機械的に支持され
、保護され、電気的に絶縁されるように、少なくとも部分的にそのポケットを満
たす。
【0021】 導電性の封入体233が電気的絶縁性の封入体232を覆い、導電性のダム構
造体228に電気的に接続される。導電性の封入体233は、導電性の封入体2
33が導電性のダム構造体228に電気的に接続されるように、例えばMRSI
375−3Sディスペンサを用いて堆積される。導電性封入体は導電性ダム構
造体228と類似の材料からなり、シート抵抗が約1000Ω/cm2になるよう
な厚さからなる。
造体228に電気的に接続される。導電性の封入体233は、導電性の封入体2
33が導電性のダム構造体228に電気的に接続されるように、例えばMRSI
375−3Sディスペンサを用いて堆積される。導電性封入体は導電性ダム構
造体228と類似の材料からなり、シート抵抗が約1000Ω/cm2になるよう
な厚さからなる。
【0022】 デバイス210の動作中に、選択により、グランドのような共通電圧源がグラ
ンド面236に接続される場合がある。この選択による接続は、スイッチ240
が閉じた状態により表される。しかしながらパッケージ処理中に、グランド面2
36上の電圧レベルは浮いた(スイッチ240が開いた)状態であってもよい。
共通電圧源238は、図4及び図5に示されるようにバイア250を介してグラ
ンド面236に接続される。バイア250はグランド面236をはんだボール2
46に電気的に接続し、はんだボールが共通電圧源238により供給される電圧
に対する入力ピンとして機能する。グランド面236、グランドバイア227、
導電性ダム構造体228及び導電性構造体233は、全て共通電圧(浮いた状態
にあるか、或いは共通電圧源238に接続されているかの何れかの状態)を有し
、概ねデバイス210を封入する。それゆえデバイス210はEMIから実質的
にシールドされる。
ンド面236に接続される場合がある。この選択による接続は、スイッチ240
が閉じた状態により表される。しかしながらパッケージ処理中に、グランド面2
36上の電圧レベルは浮いた(スイッチ240が開いた)状態であってもよい。
共通電圧源238は、図4及び図5に示されるようにバイア250を介してグラ
ンド面236に接続される。バイア250はグランド面236をはんだボール2
46に電気的に接続し、はんだボールが共通電圧源238により供給される電圧
に対する入力ピンとして機能する。グランド面236、グランドバイア227、
導電性ダム構造体228及び導電性構造体233は、全て共通電圧(浮いた状態
にあるか、或いは共通電圧源238に接続されているかの何れかの状態)を有し
、概ねデバイス210を封入する。それゆえデバイス210はEMIから実質的
にシールドされる。
【0023】 図5は、本発明によるフリップチップ実装型デバイス510を有するパッケー
ジ500の断面図である。パッケージ500は図2−図4のパッケージ200と
類似の構造を有するが、フリップチップ実装型デバイス510は、接着され、ワ
イヤボンディングされたデバイス210は異なり、基板の上側表面221に実装
される。フリップチップ実装型デバイス510は、基板220上の端子522a
及び522bに直結される端子523a及び523bを有するため、ボンディン
グワイヤ224a及び224bは存在しない。端子522a及び522bは、基
板220の下側表面244上の対応するはんだボール242に電気的に接続され
る。
ジ500の断面図である。パッケージ500は図2−図4のパッケージ200と
類似の構造を有するが、フリップチップ実装型デバイス510は、接着され、ワ
イヤボンディングされたデバイス210は異なり、基板の上側表面221に実装
される。フリップチップ実装型デバイス510は、基板220上の端子522a
及び522bに直結される端子523a及び523bを有するため、ボンディン
グワイヤ224a及び224bは存在しない。端子522a及び522bは、基
板220の下側表面244上の対応するはんだボール242に電気的に接続され
る。
【0024】 ここでパッケージ200を製造する方法が記載される。以下に記載される工程
は特に説明がなければ互いに製造順にはなっていない。
は特に説明がなければ互いに製造順にはなっていない。
【0025】 デバイス210は基板220の実装領域254(図4)に実装される。「実装
領域」は、デバイス210が実装されている、或いは実装されるはずの領域と定
義される。導電性ダム構造体228は、実装領域254の外側周辺の周囲に配置
される。導電性のダム構造体228が配置された後、導電性ダム構造体228が
ゲル状になるまで、導電性ダム構造体228は紫外光(例えば310mm波長)
に暴露される。
領域」は、デバイス210が実装されている、或いは実装されるはずの領域と定
義される。導電性ダム構造体228は、実装領域254の外側周辺の周囲に配置
される。導電性のダム構造体228が配置された後、導電性ダム構造体228が
ゲル状になるまで、導電性ダム構造体228は紫外光(例えば310mm波長)
に暴露される。
【0026】 デバイス210が実装され、導電性ダム構造体228が配置された後、電気的
絶縁性の構造体232が、少なくとも部分的にポケット230を満たし、ボンデ
ィングワイヤ224a及び224b並びにデバイス210を覆うようにポケット
230内に堆積される。電気的絶縁性の封入体232を堆積した後、電気的絶縁
性の封入体232は、例えば30秒間紫外光に暴露することによりゲル状にする
ことができる。
絶縁性の構造体232が、少なくとも部分的にポケット230を満たし、ボンデ
ィングワイヤ224a及び224b並びにデバイス210を覆うようにポケット
230内に堆積される。電気的絶縁性の封入体232を堆積した後、電気的絶縁
性の封入体232は、例えば30秒間紫外光に暴露することによりゲル状にする
ことができる。
【0027】 導電性のダム構造体228及び電気的絶縁性の封入体232が堆積された後、
導電性の封入体233が導電性のダム構造体228に電気的に接続されるように
、電気的絶縁性の封入体230上に堆積される。
導電性の封入体233が導電性のダム構造体228に電気的に接続されるように
、電気的絶縁性の封入体230上に堆積される。
【0028】 導電性ダム構造体228、電気的非絶縁性封入体232及び導電性の封入体2
33は、導電性封入体233を堆積した後に硬化される。硬化処理は、20分間
約80℃の温度に暴露した後、40分間約150℃の温度に暴露することにより
行うことができる。図5のパッケージ500は、図4のパッケージ200におい
て記載したのと概ね同じ技術を用いて形成されるが、図5のデバイス510はフ
リップチップ接続を用いて、基板220に実装される点が異なる。
33は、導電性封入体233を堆積した後に硬化される。硬化処理は、20分間
約80℃の温度に暴露した後、40分間約150℃の温度に暴露することにより
行うことができる。図5のパッケージ500は、図4のパッケージ200におい
て記載したのと概ね同じ技術を用いて形成されるが、図5のデバイス510はフ
リップチップ接続を用いて、基板220に実装される点が異なる。
【0029】 従来技術の二重ダム構造体パッケージが2つのダム構造体を用いるのに対して
、上記パッケージ200及び500は1つのダム構造体のみを有している。これ
は、第2のダム構造体を堆積するために個別の処理工程を必要としない。それゆ
えデバイス210(或いは510)をパッケージするための処理工程数は、従来
の二重ダム構造体パッケージに比べて低減される。さらにパッケージ200(或
いは500)の大きさは、第2のダム構造体が導電性ダム構造体228の周囲に
配置されないため、従来のEMIシールドパッケージの二重ダム構造体に比べて
小さくなる。これにより二重ダム構造体パッケージに比べてパッケージのサイズ
が(例えば10〜20%以上だけ)小さくなる。
、上記パッケージ200及び500は1つのダム構造体のみを有している。これ
は、第2のダム構造体を堆積するために個別の処理工程を必要としない。それゆ
えデバイス210(或いは510)をパッケージするための処理工程数は、従来
の二重ダム構造体パッケージに比べて低減される。さらにパッケージ200(或
いは500)の大きさは、第2のダム構造体が導電性ダム構造体228の周囲に
配置されないため、従来のEMIシールドパッケージの二重ダム構造体に比べて
小さくなる。これにより二重ダム構造体パッケージに比べてパッケージのサイズ
が(例えば10〜20%以上だけ)小さくなる。
【0030】 種々の実施例を記載してきたが、本発明の精神及び範囲から逸脱することなく
、その形態及び細部において変更することが可能であることは当業者には理解さ
れよう。
、その形態及び細部において変更することが可能であることは当業者には理解さ
れよう。
【0031】 例えば、1つのグランドバイア227が記載されているが、2つ或いはそれ以
上のグランドバイアを設けることも可能である。導電性の封入体233或いは導
電性のダム構造体228が共通電圧源に個別に接続される場合には、グランドバ
イアはなくても構わない。またダム構造体228が電圧源に接続されるのではな
く、浮いた状態が許容される場合には、グランドバイアはなくても構わない。
上のグランドバイアを設けることも可能である。導電性の封入体233或いは導
電性のダム構造体228が共通電圧源に個別に接続される場合には、グランドバ
イアはなくても構わない。またダム構造体228が電圧源に接続されるのではな
く、浮いた状態が許容される場合には、グランドバイアはなくても構わない。
【0032】 1つのデバイス210のみが導電性ダム構造体228により包囲されるように
図示されているが、2つ或いはそれ以上のデバイスが、導電性ダム構造体228
により包囲され、EMIからシールドされることもできる。二本のリード線、す
なわちボンディングワイヤ224a及び224bのみが示されているが、デバイ
ス210はより多くのリード線を有する場合もある。
図示されているが、2つ或いはそれ以上のデバイスが、導電性ダム構造体228
により包囲され、EMIからシールドされることもできる。二本のリード線、す
なわちボンディングワイヤ224a及び224bのみが示されているが、デバイ
ス210はより多くのリード線を有する場合もある。
【0033】 それゆえ本発明は添付の請求の範囲によってのみ制限される。
【図1】 従来技術によるEMIシールドデバイスの断面図である。
【図2】 本発明によるパッケージ処理中に基板の表面に実装されたデバイスを有するパ
ッケージの等角図である。
ッケージの等角図である。
【図3】 基板とともにポケットを包囲するために、デバイス周辺部の周囲に分配される
導電性のダム構造体を有する図2のパッケージの等角図である。
導電性のダム構造体を有する図2のパッケージの等角図である。
【図4】 図3の断面線4−4に沿って見た図3のパッケージの断面図である。
【図5】 本発明によるフリップチップ実装型デバイスを有するパッケージの断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 9/00 H01L 23/12 F
Claims (20)
- 【請求項1】 デバイス用のパッケージであって、前記パッケージが、 共通電圧面と前記デバイスが実装される実装領域とを含む基板と、 前記基板の一表面上に配置され、前記共通電圧面に電気的に接続され、前記実
装領域の周辺を包囲する導電性ダム構造体と、 前記基板と前記導電性ダム構造体により包囲されるポケットを少なくとも部分
的に満たし、前記導電性ダム構造体と接触する電気的絶縁性封入体と、 前記電気的絶縁性封入体の上側に配置され、導電性のダム構造体に接続される
導電性の封入体とを備えることを特徴とするパッケージ。 - 【請求項2】 前記導電性封入体が導電性充填剤を含むエポキシを含むこ
とを特徴とする請求項1に記載のパッケージ。 - 【請求項3】 前記導電性充填剤が、前記導電性封入体の5〜50重量パ
ーセントであることを特徴とする請求項2に記載のパッケージ。 - 【請求項4】 前記導電性充填剤が、前記導電性封入体の約25重量パー
セントであることを特徴とする請求項3に記載のパッケージ。 - 【請求項5】 前記基板がさらに前記共通電圧面に前記導電性ダム構造体
を接続する導電性バイアを含むことを特徴とする請求項1に記載のパッケージ。 - 【請求項6】 前記共通電圧面がグランドに接続されるグランド面である
ことを特徴とする請求項5に記載のパッケージ。 - 【請求項7】 前記共通電圧面がグランドに接続されるグランド面である
ことを特徴とする請求項1に記載のパッケージ。 - 【請求項8】 前記共通電圧面と、前記導電性ダム構造体と、前記導電性
封入体とが共通電圧に電気的に接続されることを特徴とする請求項1に記載のパ
ッケージ。 - 【請求項9】 前記共通電圧面と、前記導電性ダム構造体と、前記導電性
封入体とが電磁干渉から前記デバイスをシールドすることを特徴とする請求項8
に記載のパッケージ。 - 【請求項10】 前記共通電圧面が、前記基板の下側表面において導電性
ボールに接続されることを特徴とする請求項1に記載のパッケージ。 - 【請求項11】 前記基板が前記基板の下側表面において導電性ボールに
接続されるコンタクト領域を含み、前記コンタクト領域が前記デバイス内で回路
に電気的に接続されることを特徴とする請求項1に記載のパッケージ。 - 【請求項12】 前記コンタクト領域が前記デバイス内に配置される端子
に直結されることを特徴とする請求項11に記載のパッケージ。 - 【請求項13】 デバイスをパッケージするための方法であって、 共通電圧面と前記デバイスが実装される実装領域とを含む基板を配設する過程
と、 前記基板の表面上に配置され、前記共通電圧面に電気的に接続され、前記実装
領域の周辺を包囲する導電性ダム構造体を配設する過程と、 前記基板と前記導電性ダム構造体とにより包囲されるポケットを少なくとも部
分的に満たし、前記導電性ダム構造体に接触する電気的絶縁性の封入体を配設す
る過程と、 前記電気的絶縁性の封入体の上側に配置され、前記導電性ダム構造体に接続さ
れる導電性の封入体を配設する過程とを有することを特徴とする方法。 - 【請求項14】 前記導電性封入体と、前記電気的絶縁性封入体と、前記
導電性ダム構造体とを硬化する過程をさらに含むことを特徴とする請求項13に
記載の方法。 - 【請求項15】 前記共通電圧面上に所定の電圧を与える過程をさらに含
むことを特徴とする請求項14に記載の方法。 - 【請求項16】 前記所定電圧を与える過程が、前記共通電圧面を接地す
る過程を含むことを特徴とする請求項15に記載の方法。 - 【請求項17】 前記基板上に導電性ダム構造体を配設する過程が、前記
基板上にダム構造体の形をなす導電性のエポキシ化合物を堆積する過程を含むこ
とを特徴とする請求項13に記載の方法。 - 【請求項18】 電気的絶縁性の封入体を配設する過程が、前記デバイス
と、前記基板と、前記導電性ダム構造体とにより包囲される前記ポケット内に絶
縁性のエポキシを堆積する過程を含むことを特徴とする請求項17に記載の方法
。 - 【請求項19】 前記導電性封入体を収容するためのさらに別のダム構造
体が存在しないことを特徴とする請求項1に記載のパッケージ。 - 【請求項20】 前記ダム構造体が導電性封入体の周辺に接触することを
特徴とする請求項1に記載のパッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/141,936 | 1998-08-28 | ||
US09/141,936 US6092281A (en) | 1998-08-28 | 1998-08-28 | Electromagnetic interference shield driver and method |
PCT/US1999/016458 WO2000013233A1 (en) | 1998-08-28 | 1999-07-23 | Electromagnetic interference shield device and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002524858A true JP2002524858A (ja) | 2002-08-06 |
Family
ID=22497880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568125A Pending JP2002524858A (ja) | 1998-08-28 | 1999-07-23 | 電磁干渉シールド装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6092281A (ja) |
EP (1) | EP1025588A1 (ja) |
JP (1) | JP2002524858A (ja) |
KR (1) | KR20010031485A (ja) |
CA (1) | CA2308446A1 (ja) |
WO (1) | WO2000013233A1 (ja) |
Families Citing this family (133)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6962829B2 (en) * | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
US6092281A (en) | 1998-08-28 | 2000-07-25 | Amkor Technology, Inc. | Electromagnetic interference shield driver and method |
US6459517B1 (en) * | 1999-02-02 | 2002-10-01 | International Business Machines Corporation | Enhanced electromagnetic interference shield |
US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
DE19929028A1 (de) * | 1999-06-25 | 2000-12-28 | Bosch Gmbh Robert | Verfahren zur Herstellung eines Drucksensors |
US6452113B2 (en) * | 1999-07-15 | 2002-09-17 | Incep Technologies, Inc. | Apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US20030214800A1 (en) * | 1999-07-15 | 2003-11-20 | Dibene Joseph Ted | System and method for processor power delivery and thermal management |
US6947293B2 (en) * | 1999-07-15 | 2005-09-20 | Incep Technologies | Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US6623279B2 (en) | 1999-07-15 | 2003-09-23 | Incep Technologies, Inc. | Separable power delivery connector |
US6801431B2 (en) * | 1999-07-15 | 2004-10-05 | Incep Technologies, Inc. | Integrated power delivery and cooling system for high power microprocessors |
US6448635B1 (en) | 1999-08-30 | 2002-09-10 | Amkor Technology, Inc. | Surface acoustical wave flip chip |
JP4218193B2 (ja) * | 2000-08-24 | 2009-02-04 | 三菱電機株式会社 | パワーモジュール |
DE10065895C1 (de) * | 2000-11-17 | 2002-05-23 | Infineon Technologies Ag | Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung |
WO2002071547A1 (en) * | 2001-03-02 | 2002-09-12 | Koninklijke Philips Electronics N.V. | Module and electronic device |
US6707168B1 (en) * | 2001-05-04 | 2004-03-16 | Amkor Technology, Inc. | Shielded semiconductor package with single-sided substrate and method for making the same |
US6614102B1 (en) | 2001-05-04 | 2003-09-02 | Amkor Technology, Inc. | Shielded semiconductor leadframe package |
US6686649B1 (en) * | 2001-05-14 | 2004-02-03 | Amkor Technology, Inc. | Multi-chip semiconductor package with integral shield and antenna |
EP1263043A1 (en) | 2001-05-30 | 2002-12-04 | Alcatel | Electronic element with a shielding |
US6734552B2 (en) | 2001-07-11 | 2004-05-11 | Asat Limited | Enhanced thermal dissipation integrated circuit package |
US7015072B2 (en) | 2001-07-11 | 2006-03-21 | Asat Limited | Method of manufacturing an enhanced thermal dissipation integrated circuit package |
US6790710B2 (en) * | 2002-01-31 | 2004-09-14 | Asat Limited | Method of manufacturing an integrated circuit package |
US6861720B1 (en) | 2001-08-29 | 2005-03-01 | Amkor Technology, Inc. | Placement template and method for placing optical dies |
US6759266B1 (en) * | 2001-09-04 | 2004-07-06 | Amkor Technology, Inc. | Quick sealing glass-lidded package fabrication method |
US6847115B2 (en) * | 2001-09-06 | 2005-01-25 | Silicon Bandwidth Inc. | Packaged semiconductor device for radio frequency shielding |
DE10146854B4 (de) * | 2001-09-24 | 2009-05-20 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip |
US6608390B2 (en) | 2001-11-13 | 2003-08-19 | Kulicke & Soffa Investments, Inc. | Wirebonded semiconductor package structure and method of manufacture |
US6762509B2 (en) * | 2001-12-11 | 2004-07-13 | Celerity Research Pte. Ltd. | Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material |
US7550845B2 (en) * | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
US6845013B2 (en) * | 2002-03-04 | 2005-01-18 | Incep Technologies, Inc. | Right-angle power interconnect electronic packaging assembly |
US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
US6940154B2 (en) * | 2002-06-24 | 2005-09-06 | Asat Limited | Integrated circuit package and method of manufacturing the integrated circuit package |
US6833165B2 (en) * | 2002-08-26 | 2004-12-21 | Dana Corporation | Thermally sprayed coatings |
TWI235469B (en) * | 2003-02-07 | 2005-07-01 | Siliconware Precision Industries Co Ltd | Thermally enhanced semiconductor package with EMI shielding |
DE10309614A1 (de) * | 2003-03-05 | 2004-09-23 | Infineon Technologies Ag | Halbleiterstruktur und Verfahren zur Herstellung derselben |
US6953108B2 (en) * | 2003-04-04 | 2005-10-11 | Millenworks | Magnetorheological damper system |
TWI231977B (en) * | 2003-04-25 | 2005-05-01 | Advanced Semiconductor Eng | Multi-chips package |
US7198987B1 (en) * | 2004-03-04 | 2007-04-03 | Skyworks Solutions, Inc. | Overmolded semiconductor package with an integrated EMI and RFI shield |
US20080112151A1 (en) | 2004-03-04 | 2008-05-15 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
US8399972B2 (en) | 2004-03-04 | 2013-03-19 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
EP1631137A4 (en) * | 2004-03-30 | 2009-05-27 | Panasonic Corp | MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME |
US7482686B2 (en) * | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
US7432586B2 (en) * | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
US20060002099A1 (en) * | 2004-06-30 | 2006-01-05 | Stoneham Edward B | Electromagnetic shield assembly |
US7813145B2 (en) * | 2004-06-30 | 2010-10-12 | Endwave Corporation | Circuit structure with multifunction circuit cover |
US7629674B1 (en) * | 2004-11-17 | 2009-12-08 | Amkor Technology, Inc. | Shielded package having shield fence |
US7550679B1 (en) * | 2004-11-30 | 2009-06-23 | Mark Wershoven | Active electromagnetic filter |
DE102004063541A1 (de) * | 2004-12-30 | 2006-07-13 | Robert Bosch Gmbh | Antennenanordnung für einen Radar-Transceiver |
EP1715520B1 (fr) * | 2005-04-21 | 2010-03-03 | St Microelectronics S.A. | Dispositif de protection d'un circuit électronique |
US7807934B2 (en) * | 2005-05-04 | 2010-10-05 | Pace Plc | Printed circuit board having protection means and a method of use thereof |
US20090289350A1 (en) * | 2005-09-29 | 2009-11-26 | Nec Corporation | Semiconductor package, substrate, electronic device using such semiconductor package or substrate, and method for correcting warping of semiconductor package |
US7582951B2 (en) | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
US7714453B2 (en) * | 2006-05-12 | 2010-05-11 | Broadcom Corporation | Interconnect structure and formation for package stacking of molded plastic area array package |
US8183680B2 (en) | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
TW200744188A (en) * | 2006-05-19 | 2007-12-01 | Xintec Inc | Electronic devices having the EMI-shielding function and packaging process thereof |
US7808087B2 (en) | 2006-06-01 | 2010-10-05 | Broadcom Corporation | Leadframe IC packages having top and bottom integrated heat spreaders |
US8581381B2 (en) | 2006-06-20 | 2013-11-12 | Broadcom Corporation | Integrated circuit (IC) package stacking and IC packages formed by same |
US20080128890A1 (en) * | 2006-11-30 | 2008-06-05 | Advanced Semiconductor Engineering, Inc. | Chip package and fabricating process thereof |
US8183687B2 (en) * | 2007-02-16 | 2012-05-22 | Broadcom Corporation | Interposer for die stacking in semiconductor packages and the method of making the same |
US7869225B2 (en) * | 2007-04-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Shielding structures for signal paths in electronic devices |
US7872335B2 (en) * | 2007-06-08 | 2011-01-18 | Broadcom Corporation | Lead frame-BGA package with enhanced thermal performance and I/O counts |
US7648858B2 (en) * | 2007-06-19 | 2010-01-19 | Freescale Semiconductor, Inc. | Methods and apparatus for EMI shielding in multi-chip modules |
US20080315376A1 (en) * | 2007-06-19 | 2008-12-25 | Jinbang Tang | Conformal EMI shielding with enhanced reliability |
US20090072357A1 (en) * | 2007-09-13 | 2009-03-19 | Jinbang Tang | Integrated shielding process for precision high density module packaging |
US7651889B2 (en) | 2007-09-13 | 2010-01-26 | Freescale Semiconductor, Inc. | Electromagnetic shield formation for integrated circuit die package |
JP2009094095A (ja) * | 2007-10-03 | 2009-04-30 | Sharp Corp | マルチチップモジュール |
US7576414B2 (en) * | 2007-11-02 | 2009-08-18 | Stats Chippac, Ltd. | Electrostatic discharge (ESD) protection structure |
US8507319B2 (en) * | 2007-12-07 | 2013-08-13 | Stats Chippac Ltd. | Integrated circuit package system with shield |
US7902644B2 (en) * | 2007-12-07 | 2011-03-08 | Stats Chippac Ltd. | Integrated circuit package system for electromagnetic isolation |
US7989928B2 (en) * | 2008-02-05 | 2011-08-02 | Advanced Semiconductor Engineering Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8212339B2 (en) * | 2008-02-05 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8022511B2 (en) | 2008-02-05 | 2011-09-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8350367B2 (en) | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US7709915B2 (en) * | 2008-05-07 | 2010-05-04 | Aptina Imaging Corporation | Microelectronic devices having an EMI shield and associated systems and methods |
TWI420640B (zh) | 2008-05-28 | 2013-12-21 | 矽品精密工業股份有限公司 | 半導體封裝裝置、半導體封裝結構及其製法 |
JP5197175B2 (ja) * | 2008-06-16 | 2013-05-15 | キヤノン株式会社 | インクジェット記録ヘッドおよびその製造方法 |
US20090325106A1 (en) * | 2008-06-27 | 2009-12-31 | Conley Willard E | Method for Implant Imaging with Spin-on Hard Masks |
US7981730B2 (en) * | 2008-07-09 | 2011-07-19 | Freescale Semiconductor, Inc. | Integrated conformal shielding method and process using redistributed chip packaging |
US8410584B2 (en) | 2008-08-08 | 2013-04-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US20100110656A1 (en) * | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US7829390B2 (en) * | 2008-11-20 | 2010-11-09 | Azurewave Technologies, Inc. | Packaging structure of SIP and a manufacturing method thereof |
FR2940588B1 (fr) * | 2008-12-19 | 2011-01-07 | St Microelectronics Grenoble | Ensemble multicomposant blinde a montage en surface |
US8110902B2 (en) * | 2009-02-19 | 2012-02-07 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US8071893B2 (en) * | 2009-03-04 | 2011-12-06 | Apple Inc. | Methods and apparatus for shielding circuitry from interference |
US8212340B2 (en) | 2009-07-13 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US8368185B2 (en) | 2009-11-19 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8378466B2 (en) | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
US8030750B2 (en) | 2009-11-19 | 2011-10-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
JP2011176112A (ja) * | 2010-02-24 | 2011-09-08 | Renesas Electronics Corp | 半導体集積回路及びその製造方法 |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
TWI540698B (zh) | 2010-08-02 | 2016-07-01 | 日月光半導體製造股份有限公司 | 半導體封裝件與其製造方法 |
TWI452665B (zh) * | 2010-11-26 | 2014-09-11 | 矽品精密工業股份有限公司 | 具防靜電破壞及防電磁波干擾之封裝件及其製法 |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US8704341B2 (en) | 2012-05-15 | 2014-04-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal dissipation structures and EMI shielding |
US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
US8653634B2 (en) | 2012-06-11 | 2014-02-18 | Advanced Semiconductor Engineering, Inc. | EMI-shielded semiconductor devices and methods of making |
US9041472B2 (en) | 2012-06-14 | 2015-05-26 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
WO2014011808A1 (en) | 2012-07-13 | 2014-01-16 | Skyworks Solutions, Inc. | Racetrack design in radio frequency shielding applications |
CN103811432B (zh) * | 2012-11-12 | 2016-09-14 | 财团法人工业技术研究院 | 环境敏感电子元件封装体 |
US9277652B2 (en) * | 2013-03-13 | 2016-03-01 | Blackberry Limited | Method and apparatus pertaining to a cavity-bearing printed circuit board |
US20160064301A1 (en) * | 2013-04-17 | 2016-03-03 | Ps4 Luxco S.A.R.L. | Semiconductor device |
FR3009475A1 (fr) * | 2013-07-30 | 2015-02-06 | St Microelectronics Grenoble 2 | Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage |
TW201611227A (zh) * | 2014-09-12 | 2016-03-16 | 矽品精密工業股份有限公司 | 封裝結構 |
KR102468259B1 (ko) * | 2015-03-06 | 2022-11-18 | 삼성전자주식회사 | 회로 소자 패키지, 그 제조방법 및 그 제조장치 |
WO2016144039A1 (en) | 2015-03-06 | 2016-09-15 | Samsung Electronics Co., Ltd. | Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof |
KR101689018B1 (ko) * | 2015-04-28 | 2016-12-22 | (주) 씨앤아이테크놀로지 | 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법 |
US20170176116A1 (en) * | 2015-12-18 | 2017-06-22 | Renee Wu | Formable interface and shielding structures |
US9825597B2 (en) | 2015-12-30 | 2017-11-21 | Skyworks Solutions, Inc. | Impedance transformation circuit for amplifier |
US9896330B2 (en) | 2016-01-13 | 2018-02-20 | Texas Instruments Incorporated | Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip |
KR102615926B1 (ko) * | 2016-04-08 | 2023-12-21 | 삼성전자주식회사 | 차폐 댐 조형용 노즐, 이를 이용하는 전자파 차폐구조 및 전자파 차폐구조의 제조방법 |
US10624248B2 (en) | 2016-04-08 | 2020-04-14 | Samsung Electronics Co., Ltd. | EMI shielding structure and manufacturing method therefor |
US10062670B2 (en) | 2016-04-18 | 2018-08-28 | Skyworks Solutions, Inc. | Radio frequency system-in-package with stacked clocking crystal |
US10477737B2 (en) | 2016-05-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method of a hollow shielding structure for circuit elements |
US10297913B2 (en) * | 2016-05-04 | 2019-05-21 | Skyworks Solutions, Inc. | Shielded radio frequency component with integrated antenna |
US10477687B2 (en) | 2016-08-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method for EMI shielding structure |
KR102572559B1 (ko) * | 2017-01-25 | 2023-09-01 | 삼성전자주식회사 | 전자파 차폐구조 |
JP6654994B2 (ja) * | 2016-10-31 | 2020-02-26 | Towa株式会社 | 回路部品の製造方法 |
KR102551657B1 (ko) * | 2016-12-12 | 2023-07-06 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
US9900976B1 (en) * | 2016-12-12 | 2018-02-20 | Intel Corporation | Integrated circuit package including floating package stiffener |
KR102639555B1 (ko) * | 2017-01-13 | 2024-02-23 | 삼성전자주식회사 | 열분산유닛을 가지는 전자파 차폐구조 및 그 제조방법 |
KR102324693B1 (ko) * | 2017-03-06 | 2021-11-10 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
US10515924B2 (en) | 2017-03-10 | 2019-12-24 | Skyworks Solutions, Inc. | Radio frequency modules |
US10594020B2 (en) | 2017-07-19 | 2020-03-17 | Samsung Electronics Co., Ltd. | Electronic device having antenna element and method for manufacturing the same |
KR102373931B1 (ko) | 2017-09-08 | 2022-03-14 | 삼성전자주식회사 | 전자파 차폐구조 |
US10861741B2 (en) | 2017-11-27 | 2020-12-08 | Texas Instruments Incorporated | Electronic package for integrated circuits and related methods |
US11538767B2 (en) | 2017-12-29 | 2022-12-27 | Texas Instruments Incorporated | Integrated circuit package with partitioning based on environmental sensitivity |
US11177318B2 (en) | 2018-01-29 | 2021-11-16 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
KR102592329B1 (ko) * | 2018-06-26 | 2023-10-20 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
US11264334B2 (en) | 2018-12-27 | 2022-03-01 | Nanya Technology Corporation | Package device and method of manufacturing the same |
US11935799B2 (en) * | 2019-06-25 | 2024-03-19 | Intel Corporation | Integrated circuit package lids with polymer features |
DE102019131857B4 (de) * | 2019-11-25 | 2024-03-07 | Infineon Technologies Ag | Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5848442A (ja) | 1981-09-17 | 1983-03-22 | Matsushita Electric Ind Co Ltd | 電子部品の封止方法 |
FR2521350B1 (fr) | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
FR2524707B1 (fr) | 1982-04-01 | 1985-05-31 | Cit Alcatel | Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus |
JPS59167037A (ja) | 1983-03-14 | 1984-09-20 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH0658939B2 (ja) * | 1984-07-20 | 1994-08-03 | 株式会社日立製作所 | 半導体装置 |
JPS6150353A (ja) | 1984-08-20 | 1986-03-12 | Oki Electric Ind Co Ltd | Eprom装置 |
JPS629639A (ja) | 1985-07-05 | 1987-01-17 | Nec Yamagata Ltd | 半導体装置の製造方法 |
US4814943A (en) * | 1986-06-04 | 1989-03-21 | Oki Electric Industry Co., Ltd. | Printed circuit devices using thermoplastic resin cover plate |
US4957593A (en) * | 1989-03-07 | 1990-09-18 | University Of Connecticut | Modified composite electrodes with renewable surface for electrochemical applications and method of making same |
US5216278A (en) | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
US5241133A (en) | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
DE9300868U1 (de) * | 1993-01-22 | 1994-05-26 | Siemens AG, 80333 München | Einstückiges Isolierteil, insbesondere Spritzgießteil |
US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
JPH06326218A (ja) | 1993-05-10 | 1994-11-25 | Olympus Optical Co Ltd | 半導体装置 |
US5336931A (en) | 1993-09-03 | 1994-08-09 | Motorola, Inc. | Anchoring method for flow formed integrated circuit covers |
JPH07142627A (ja) * | 1993-11-18 | 1995-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2541487B2 (ja) * | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
DE4405710A1 (de) * | 1994-02-23 | 1995-08-24 | Bosch Gmbh Robert | Vorrichtung mit einer Trägerplatte und Verfahren zum Aufbringen eines Passivierungsgels |
EP1213756A3 (en) | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
JPH07307416A (ja) * | 1994-05-12 | 1995-11-21 | Toshiba Corp | 半導体チップの実装方法及び半導体デバイス |
JP2565300B2 (ja) | 1994-05-31 | 1996-12-18 | 日本電気株式会社 | 半導体装置 |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
JP3417079B2 (ja) | 1994-08-31 | 2003-06-16 | ソニー株式会社 | 半導体装置の製造方法 |
US6046076A (en) | 1994-12-29 | 2000-04-04 | Tessera, Inc. | Vacuum dispense method for dispensing an encapsulant and machine therefor |
US5677511A (en) * | 1995-03-20 | 1997-10-14 | National Semiconductor Corporation | Overmolded PC board with ESD protection and EMI suppression |
US5577319A (en) * | 1995-03-31 | 1996-11-26 | Motorola, Inc. | Method of encapsulating a crystal oscillator |
US5986317A (en) | 1995-09-29 | 1999-11-16 | Infineon Technologies Corporation | Optical semiconductor device having plural encapsulating layers |
JP3393247B2 (ja) | 1995-09-29 | 2003-04-07 | ソニー株式会社 | 光学装置およびその製造方法 |
SE9600085D0 (sv) * | 1996-01-08 | 1996-01-08 | Xicon Ab | Skärmning av elektroniska komponenter som plastinbakats direkt på kretskort |
US5700981A (en) | 1996-02-08 | 1997-12-23 | Micron Communications, Inc. | Encapsulated electronic component and method for encapsulating an electronic component |
US5981043A (en) * | 1996-04-25 | 1999-11-09 | Tatsuta Electric Wire And Cable Co., Ltd | Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield |
US5894167A (en) * | 1996-05-08 | 1999-04-13 | Micron Technology, Inc. | Encapsulant dam standoff for shell-enclosed die assemblies |
US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
US5784260A (en) * | 1996-05-29 | 1998-07-21 | International Business Machines Corporation | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate |
US5776798A (en) | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
US5981314A (en) | 1996-10-31 | 1999-11-09 | Amkor Technology, Inc. | Near chip size integrated circuit package |
JP3082905B2 (ja) * | 1997-01-28 | 2000-09-04 | 富士通電装株式会社 | チップ・オン・ボード遮蔽構造およびその製造方法 |
US6034429A (en) | 1997-04-18 | 2000-03-07 | Amkor Technology, Inc. | Integrated circuit package |
US6117705A (en) | 1997-04-18 | 2000-09-12 | Amkor Technology, Inc. | Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate |
US5972738A (en) * | 1997-05-07 | 1999-10-26 | Lsi Logic Corporation | PBGA stiffener package |
US5962810A (en) * | 1997-09-09 | 1999-10-05 | Amkor Technology, Inc. | Integrated circuit package employing a transparent encapsulant |
US5939784A (en) | 1997-09-09 | 1999-08-17 | Amkor Technology, Inc. | Shielded surface acoustical wave package |
US5989941A (en) * | 1997-12-12 | 1999-11-23 | Micron Technology, Inc. | Encapsulated integrated circuit packaging |
US6092281A (en) | 1998-08-28 | 2000-07-25 | Amkor Technology, Inc. | Electromagnetic interference shield driver and method |
US6195267B1 (en) * | 1999-06-23 | 2001-02-27 | Ericsson Inc. | Gel structure for combined EMI shielding and thermal control of microelectronic assemblies |
-
1998
- 1998-08-28 US US09/141,936 patent/US6092281A/en not_active Expired - Lifetime
-
1999
- 1999-07-23 KR KR1020007004522A patent/KR20010031485A/ko not_active Application Discontinuation
- 1999-07-23 WO PCT/US1999/016458 patent/WO2000013233A1/en not_active Application Discontinuation
- 1999-07-23 CA CA002308446A patent/CA2308446A1/en not_active Abandoned
- 1999-07-23 JP JP2000568125A patent/JP2002524858A/ja active Pending
- 1999-07-23 EP EP99935763A patent/EP1025588A1/en not_active Withdrawn
-
2000
- 2000-04-13 US US09/548,702 patent/US6472598B1/en not_active Expired - Lifetime
- 2000-04-18 US US09/551,416 patent/US6601293B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6472598B1 (en) | 2002-10-29 |
WO2000013233A1 (en) | 2000-03-09 |
US6601293B1 (en) | 2003-08-05 |
EP1025588A1 (en) | 2000-08-09 |
CA2308446A1 (en) | 2000-03-09 |
US6092281A (en) | 2000-07-25 |
KR20010031485A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
US7049682B1 (en) | Multi-chip semiconductor package with integral shield and antenna | |
US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
US6184580B1 (en) | Ball grid array package with conductive leads | |
KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
US6313521B1 (en) | Semiconductor device and method of manufacturing the same | |
US8067824B2 (en) | Integrated circuit module package and assembly method thereof | |
US20030197250A1 (en) | Semiconductor device and method of fabricating the same | |
US6876087B2 (en) | Chip scale package with heat dissipating part | |
JP2522889B2 (ja) | 電子パッケ―ジアセンブリとその製造方法 | |
JP2020088366A (ja) | インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法 | |
CN113539979A (zh) | 封装结构及其制法 | |
US20080237821A1 (en) | Package structure and manufacturing method thereof | |
JP6802314B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2000077575A (ja) | 熱的及び電気的に増強された半導体パッケージ | |
US20020195721A1 (en) | Cavity down ball grid array packaging structure | |
JP2001035957A (ja) | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
CN113035816B (zh) | 封装结构和方法、半导体器件和电子设备 | |
CN117174691A (zh) | 一种射频模组芯片及其制备方法 | |
US6580168B2 (en) | Method for manufacturing a low-profile semiconductor device | |
TW202245204A (zh) | 用於模組內之電磁干擾(emi)屏蔽之導電通孔或溝槽之應用 | |
US20080061404A1 (en) | Electronic circuit package and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |