FR3009475A1 - Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage - Google Patents

Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage Download PDF

Info

Publication number
FR3009475A1
FR3009475A1 FR1357515A FR1357515A FR3009475A1 FR 3009475 A1 FR3009475 A1 FR 3009475A1 FR 1357515 A FR1357515 A FR 1357515A FR 1357515 A FR1357515 A FR 1357515A FR 3009475 A1 FR3009475 A1 FR 3009475A1
Authority
FR
France
Prior art keywords
substrate plate
electrical connection
local
layer
balancing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1357515A
Other languages
English (en)
Inventor
Jean-Michel Riviere
Karine Saxod
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1357515A priority Critical patent/FR3009475A1/fr
Priority to US14/444,583 priority patent/US9420685B2/en
Publication of FR3009475A1 publication Critical patent/FR3009475A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Dispositif électronique comprenant une plaque de substrat et au moins une puce de circuits intégrés (3) montée sur ladite plaque de substrat, la plaque de substrat étant munie d'un réseau de connexion électrique (5) en vue d'établir des connexions électriques de ladite puce de circuits intégrés avec l'extérieur, dans lequel au moins une face de la plaque de substrat (2) est munie d'au moins une couche locale de renforcement ou d'équilibrage (17) en une matière non métallique rapportée sur au moins une zone locale (14a) exempte de partie métallique.

Description

Dispositif électronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'équilibrage La présente invention concerne le domaine des dispositifs électroniques qui comprennent des plaques de substrat munies de réseaux de connexion électrique et des puces de circuits intégrés montées sur ces plaques de substrat et reliées à ces réseaux. Généralement, les réseaux de connexion électrique comprennent des pistes métalliques de connexion électrique, des zones locales métalliques de connexion et éventuellement des vias métalliques traversant les plaques de substrat. Ces réseaux de connexion électrique, et éventuellement d'autres parties métalliques, constituent des masses métalliques qui sont réparties irrégulièrement sur la surface et éventuellement à l'intérieur des plaques de substrat. Dans le cas où certaines des connexions des réseaux de connexion électrique sont destinées à des transferts de signaux à hautes fréquences, tels que des signaux vidéo, les zones proches de ces connexions doivent être exemptes de parties métalliques de façon à éviter des interférences électromagnétiques. L'irrégularité de la répartition des parties métalliques sur les plaques de substrat est alors encore accentuée. Il en résulte que de telles plaques de substrat présentent des déformations (voilage ou gauchissement) qui engendrent des défauts de planéité tels que les zones locales de connexion électrique ne sont pas coplanaires. Le montage des puces de circuits intégrés sur les plaques de substrat par l'intermédiaire d'éléments de connexion électrique tels que des billes, des plots métalliques ou des fils de connexion électrique sur les zones locales de connexion électrique risque de présenter des défauts ou des manques de liaisons électriques. La présente invention a pour but de réduire les inconvénients ci-dessus.
Il est proposé un dispositif électronique qui comprend une plaque de substrat munie d'un réseau de connexion électrique et au moins une puce de circuits intégrés montée sur ladite plaque de substrat, la plaque de substrat étant munie d'un réseau de connexion électrique en vue d'établir des connexions électriques de ladite puce de circuits intégrés avec l'extérieur. Dans un tel dispositif électronique, au moins une face de la plaque de substrat est munie d'au moins une couche locale de renforcement ou d'équilibrage en une matière non métallique rapportée sur au moins une zone locale exempte de partie métallique. Ladite couche locale de renforcement ou d'équilibrage peut être placée sur au moins une zone locale de la plaque de substrat adjacente à une partie du réseau de connexion électrique et exempte de partie métallique.
Ladite couche locale de renforcement ou d'équilibrage peut comprendre une pluralité de points de matière non métallique collés au-dessus de la plaque de substrat. Ladite couche locale de renforcement ou d'équilibrage peut comprendre au moins une ligne ou un cordon de matière non métallique collé au-dessus de la plaque de substrat. Ladite couche locale de renforcement ou d'équilibrage peut comprendre au moins un film non métallique collé sur la plaque de sub strat. Ladite plaque de substrat peut être munie d'une couche superficielle de passivation sur laquelle est placée ladite couche locale de renforcement ou d'équilibrage. Ladite plaque de substrat peut être munie d'une couche superficielle de passivation présentant au moins un trou, ladite couche locale de renforcement ou d'équilibrage étant engagée dans ce trou.
Il est également proposé un procédé de fabrication d'un dispositif électronique qui comprend : rapporter une couche locale de renforcement (d'équilibrage) en une matière non métallique sur une zone exempte de partie métallique d'une plaque de substrat munie d'un réseau de connexion électrique, puis monter une puce de circuits intégrés sur la plaque de substrat par l'intermédiaire d'éléments de connexion électrique placés sur des zones métalliques dudit réseau de connexion électrique. Des dispositifs électroniques vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin annexé sur lequel : - la figure 1 représente une vue de dessus d'un dispositif électronique ; - la figure 2 représente une coupe du dispositif électronique, selon une variante de réalisation ; - la figure 3 représente une coupe du dispositif électronique, selon une autre variante de réalisation ; - la figure 4 représente une coupe du dispositif électronique, selon une autre variante de réalisation ; et - la figure 5 représente une coupe du dispositif électronique, selon une autre variante de réalisation. Sur les figures 1 et 2 est illustré un dispositif électronique 1 qui comprend une plaque de substrat 2, en une matière isolante, et une puce de circuits intégrés 3 placée à plat à faible distance au-dessus d'une face 4 de la plaque de substrat 1. La plaque de substrat 2 est munie d'un réseau de connexion électrique 5 permettant d'établir des liaisons électriques entre la puce de circuits intégrés 3 et l'extérieur. Le réseau de connexion électrique 5 comprend une pluralité de connexions électriques 6, par exemple pour le transfert de signaux vidéo, et une pluralité de connexions électriques 7, pour le transfert de tous les autres signaux et l'alimentation électrique de la puce de circuits intégrés 3. Les connexions électriques 6 comprennent, sur la face 4 de la plaque de substrat 2, des lignes métalliques de connexion 8, des éléments métalliques de connexion 9 qui sont interposés et soudés entre la puce de circuits intégrés 3 et la plaque de substrat 2 et relient électriquement des extrémités intérieures des lignes de connexion 8 à la puce de circuits intégrés 3, ainsi que des vias métalliques de connexion électrique 10 qui traversent la plaque de substrat 2 et sont, par leur extrémité située du côté de la face 4, reliés à des extrémités extérieures des lignes de connexion 8. De façon équivalente, les connexions électriques 7 comprennent des lignes métalliques de connexion 11, des éléments métalliques de connexion électrique 12 et des vias métalliques de connexion électrique 13. Les vias métalliques 10 et 13 sont placés entre la puce de circuits intégrés 3 et les bords périphériques de la plaque de substrat 2. Par leur extrémité située du côté de la face 4a opposée à la face 4 de la plaque de substrat 2, les vias 10 et 13 peuvent être connectés à un autre dispositif électronique (non représenté) par l'intermédiaire d'éléments de connexion (non représentés). Selon l'exemple représenté, les connexions électriques 6 sont réparties d'un côté de la puce de circuits intégrés 3 et les connexions électriques 7 sont reparties sur les trois autres côtés de la puce de circuits intégrés 3. Les lignes métalliques de connexion 8 des connexions électriques 6 s'étendent les unes à côté des autres et les vias métalliques 10 sont alignés sur une ligne parallèle au bord correspondant 2a de la plaque de substrat 2. A l'exception du métal les constituant, les connexions électriques 6 sont formées sur une région 14 de la plaque de substrat exempte d'autres parties métalliques afin que les signaux transférés par les connexions 6 ne soient pas perturbés. La plaque de substrat 2 est en outre éventuellement munie de régions métalliques 15 sur sa face 4 ou intégrées entre des couches. Sur la face 4 de la plaque de substrat 2 est étendue une couche superficielle de passivation 16 en une matière isolante.
Sur une zone 14a de la région 14 exempte de partie métallique, située entre les vias métalliques 10 et le bord correspondant 2a de la plaque de substrat 2, la couche de passivation 16 est supprimée et la plaque de substrat 2 est munie, sur sa face 4, d'une couche locale de renforcement ou d'équilibrage rapportée 17 en une matière non métallique, ne perturbant pas les signaux transférés par les connexions 6. Selon un exemple de réalisation illustré sur la figure 2, la couche locale de renforcement ou d'équilibrage 17 est formée par au moins une ligne ou un cordon 17a d'une matière non métallique déposée ou par un film non métallique collé sur la face 4 de la plaque de substrat 2. Selon un autre exemple de réalisation illustré sur la figure 3, la couche locale de renforcement ou d'équilibrage 17 est formée par une pluralité de points 17b d'une matière non métallique déposée. Ces points 17a peuvent être proches les uns des autres, régulièrement ou irrégulièrement réparties. Par exemple, ces points 17a peuvent être déposés au travers d'un masque amovible perforé (non représenté). Selon un autre exemple de réalisation illustré sur la figure 4, la couche de passivation 16 n'est pas supprimée sur la zone 14a de la région 14 exempte de partie métallique et la couche locale de renforcement ou d'équilibrage rapportée 17 comprend au moins une partie 17c formée directement sur cette couche de passivation 16, cette fois sans limitation stricte à la zone 14a.
Selon un autre exemple de réalisation illustré sur la figure 5, la couche locale de renforcement ou d'équilibrage rapportée 17 de la figure 4 présente des parties 17d introduites dans des trous 16a aménagés dans la couche de passivation 16. Il résulte de ce qui précède que la plaque de substrat 2 est munie de parties métalliques qui ne sont pas régulièrement réparties sur sa surface, notamment du fait de l'existence de la région spécifique 14 sur laquelle sont exclusivement prévues les connexions électriques 6. L'adjonction de la couche locale de renforcement ou d'équilibrage 17 sur la région 14 permet de compenser cette irrégularité afin que la plaque de substrat 2 ne présente pas de voilage et/ou de gauchissement qui pourraient être préjudiciables au montage de la puce de circuits intégrés 3 par l'intermédiaire des éléments de connexion électrique 9 et 12 et au montage de la plaque de substrat 2 sur un autre dispositif électronique comme indiqué précédemment. Selon une autre variante de réalisation, une ou plusieurs couches locales de renforcement ou d' équilibrage rapportées, équivalentes à la couche locale 17, pourraient être prévues en d'autres endroits de la plaque de substrat 2 et dans le même but. Le dispositif électronique 1 peut être fabriqué de la manière suivante. Ayant préalablement réalisé la plaque de substrat 2 munie du réseau de connexion électrique 5 souhaité, on procède à la réalisation de la couche de renforcement 17. Cette couche de renforcement 17, qui peut comprendre une ou plusieurs parties, est choisie dans sa forme, sa position et sa matière de façon que tous voilage et/ou gauchissement de la plaque de substrat 2 soient évités.
Dans le cas où la couche de renforcement ou d'équilibrage 17 est formée par au moins une ligne, un cordon ou une goutte, déposé, la matière le constituant peut être une colle époxy thermodurcissable. Dans le cas où la couche de renforcement ou d'équilibrage 17 est formée par un film collé, la matière peut être en une résine acrylique, époxy ou polyester. Ensuite, on procède à la mise en place et au montage de la puce de circuits intégrés 2 sur la plaque de substrat 2 par l'intermédiaire des éléments de connexion électrique 9 et 12. La présente invention ne se limite pas à l'exemple ci-dessus décrit. Des variantes de réalisation sont possibles sans sortir du cadre de l'invention.

Claims (8)

  1. REVENDICATIONS1. Dispositif électronique comprenant une plaque de substrat munie d'un réseau de connexion électrique et au moins une puce de circuits intégrés montée sur ladite plaque de substrat, la plaque de substrat étant munie d'un réseau de connexion électrique en vue d'établir des connexions électriques de ladite puce de circuits intégrés avec l'extérieur, dans lequel au moins une face de la plaque de substrat (2) est munie d'au moins une couche locale de renforcement ou d'équilibrage (17) en une matière non métallique rapportée sur au moins une zone locale (14a) exempte de partie métallique.
  2. 2. Dispositif selon la revendication 1, dans lequel au moins une zone locale (14a) de la plaque de substrat adjacente à une partie (6) du réseau de connexion électrique est exempte de partie métallique, ladite couche locale de renforcement ou d'équilibrage (17) étant placée sur cette zone locale.
  3. 3. Dispositif selon l'une des revendications 1 et 2, dans lequel ladite couche locale de renforcement ou d'équilibrage comprend une pluralité de points (17b) de matière non métallique collés au-dessus de la plaque de substrat.
  4. 4. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite couche locale de renforcement ou d'équilibrage (17) comprend au moins une ligne ou un cordon (17a) de matière non métallique collé au-dessus de la plaque de substrat.
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite couche locale de renforcement ou d'équilibrage (17) comprend au moins un film (17a) non métallique collé sur la plaque de substrat.
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite plaque de substrat est munie d'une couche superficielle de passivation (16) sur laquelle est placée ladite couche locale de renforcement ou d'équilibrage (17).
  7. 7. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite plaque de substrat est munie d'unecouche superficielle de passivation (16) présentant au moins un trou (16a), ladite couche locale de renforcement ou d'équilibrage (17) étant engagée dans ce trou.
  8. 8. Procédé de fabrication d'un dispositif électronique comprenant : rapporter une couche locale de renforcement (d'équilibrage) en une matière non métallique sur une zone exempte de partie métallique d'une plaque de substrat munie d'un réseau de connexion électrique, puis, monter une puce de circuits intégrés sur la plaque de substrat par l'intermédiaire d'éléments de connexion électrique placés sur des zones métalliques dudit réseau de connexion électrique.
FR1357515A 2013-07-30 2013-07-30 Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage Pending FR3009475A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1357515A FR3009475A1 (fr) 2013-07-30 2013-07-30 Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage
US14/444,583 US9420685B2 (en) 2013-07-30 2014-07-28 Electronic device comprising a substrate board equipped with a local reinforcing or balancing layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1357515A FR3009475A1 (fr) 2013-07-30 2013-07-30 Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage

Publications (1)

Publication Number Publication Date
FR3009475A1 true FR3009475A1 (fr) 2015-02-06

Family

ID=49151248

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1357515A Pending FR3009475A1 (fr) 2013-07-30 2013-07-30 Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage

Country Status (2)

Country Link
US (1) US9420685B2 (fr)
FR (1) FR3009475A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810845B (zh) * 2022-03-10 2023-08-01 英業達股份有限公司 固定裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426568A (en) * 1992-12-23 1995-06-20 Rheinmetall Gmbh Launch-protected electronic assembly
JPH09172104A (ja) * 1995-12-19 1997-06-30 Shinko Electric Ind Co Ltd 半導体装置用基板
WO2001047015A2 (fr) * 1999-12-23 2001-06-28 Via, Inc. Dispositifs et procedes de protection pour des composants electroniques
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
US6362433B1 (en) * 1998-06-05 2002-03-26 Sony Chemicals Corporation Flexible printed circuit board
US20030000723A1 (en) * 2001-06-27 2003-01-02 Visteon Global Technologies, Inc. Method for making a circuit assembly having an integal frame
US20050224252A1 (en) * 2004-04-09 2005-10-13 Fujitsu Limited Component mounting substrate and structure
US20100207265A1 (en) * 2009-02-19 2010-08-19 Sriram Muthukumar Method of stiffening coreless package substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US7501585B2 (en) * 2004-04-29 2009-03-10 Infineon Technologies Ag Semiconductor device support element with fluid-tight boundary
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426568A (en) * 1992-12-23 1995-06-20 Rheinmetall Gmbh Launch-protected electronic assembly
JPH09172104A (ja) * 1995-12-19 1997-06-30 Shinko Electric Ind Co Ltd 半導体装置用基板
US6362433B1 (en) * 1998-06-05 2002-03-26 Sony Chemicals Corporation Flexible printed circuit board
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
WO2001047015A2 (fr) * 1999-12-23 2001-06-28 Via, Inc. Dispositifs et procedes de protection pour des composants electroniques
US20030000723A1 (en) * 2001-06-27 2003-01-02 Visteon Global Technologies, Inc. Method for making a circuit assembly having an integal frame
US20050224252A1 (en) * 2004-04-09 2005-10-13 Fujitsu Limited Component mounting substrate and structure
US20100207265A1 (en) * 2009-02-19 2010-08-19 Sriram Muthukumar Method of stiffening coreless package substrate

Also Published As

Publication number Publication date
US9420685B2 (en) 2016-08-16
US20150036309A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
TWI545966B (zh) 具有立體基板的微機電麥克風封裝結構
TWI618175B (zh) 設置有天線的積體電路封裝裝置及其製造方法
FR2765399A1 (fr) Dispositif semi-conducteur a moyen d'echanges a distance
KR20140141494A (ko) 배선 기판
EP1573809A1 (fr) Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche
FR3009475A1 (fr) Dispositif electronique comprenant une plaque de substrat munie d'une couche locale de renforcement ou d'equilibrage
FR2747235A1 (fr) Boitier de circuit integre
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
FR3039329B1 (fr) Composant electronique comprenant au moins une patte de connexion
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
JP6558514B2 (ja) 電子機器
TWI576870B (zh) 電感結構及其製作方法
US6545227B2 (en) Pocket mounted chip having microstrip line
EP0616490A1 (fr) Dispositif électronique miniaturisé, notamment dispositif à effet gyromagnétique
FR3096837A1 (fr) Dispositif électronique comprenant une antenne électromagnétique intégrée
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
FR2847726A1 (fr) Module radiofrequence
US20130153272A1 (en) Printed circuit board
FR3096831A1 (fr) Dispositif électronique comprenant une puce électronique montée au-dessus d’un substrat de support
EP3241411A1 (fr) Boitier hyperfrequence a encombrement reduit en surface et montage d'un tel boitier sur un circuit
US9178257B2 (en) First and second microstrip networks stacked in an inverted arrangement to each other using an integrated support and shielding structure
JP2010161365A (ja) 回路基板の一部分を電磁気的にシールドするための装置
FR3090197A1 (fr) Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
FR3090991A1 (fr) Ensemble inductif
FR2682545A1 (fr) Filtre electrique haute frequence d'ordre quelconque.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4