JP2002366106A - 駆動回路、及び駆動方法 - Google Patents

駆動回路、及び駆動方法

Info

Publication number
JP2002366106A
JP2002366106A JP2001168520A JP2001168520A JP2002366106A JP 2002366106 A JP2002366106 A JP 2002366106A JP 2001168520 A JP2001168520 A JP 2001168520A JP 2001168520 A JP2001168520 A JP 2001168520A JP 2002366106 A JP2002366106 A JP 2002366106A
Authority
JP
Japan
Prior art keywords
voltage level
data line
operational amplifier
period
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001168520A
Other languages
English (en)
Other versions
JP3791355B2 (ja
Inventor
Hisanori Ishiyama
久展 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001168520A priority Critical patent/JP3791355B2/ja
Priority to US10/156,025 priority patent/US6995741B2/en
Priority to TW091111601A priority patent/TWI230365B/zh
Priority to EP02012194A priority patent/EP1265215A3/en
Priority to KR10-2002-0031282A priority patent/KR100523883B1/ko
Priority to CNB021222614A priority patent/CN1183499C/zh
Publication of JP2002366106A publication Critical patent/JP2002366106A/ja
Application granted granted Critical
Publication of JP3791355B2 publication Critical patent/JP3791355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 簡素な回路構成で電気光学装置の低消費電力
化を実現できる駆動回路及び駆動方法を提供すること。 【解決手段】 走査ライン反転駆動により液晶の表示パ
ネルを駆動する。そして、第Ｍの走査期間と次のフレー
ムの第１の走査期間の間に仮想走査期間を設け、この仮
想期間においては、第Ｍ、第１の走査期間での対向電極
ＶＣＯＭの電圧レベルと異なるは電圧レベルにＶＣＯＭ
を設定して、表示パネルを駆動する。対向電極ＶＣＯＭ
がＶＣ１になる期間Ｔ１では、Ｐ型駆動トランジスタを
有するＰ型演算増幅器ＯＰ１でデータ線を駆動し、ＶＣ
ＯＭがＶＣ２になる期間Ｔ２では、Ｎ型駆動トランジス
タを有するＮ型演算増幅器ＯＰ２でデータ線を駆動す
る。期間Ｔ１、Ｔ２の切り替わりの際にデータ線をハイ
インピーダンス状態に設定し、対向電極・データ線間の
寄生容量を積極利用して、駆動前にデータ線の電圧レベ
ルをＶＤＤ側又はＶＳＳ側に予め変化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、駆動回路、及び駆
動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】従来よ
り、携帯電話機などの電子機器に用いられる液晶パネル
（電気光学装置）として、単純マトリクス方式の液晶パ
ネルと、薄膜トランジスタ（Thin FilmTransistor：以
下、ＴＦＴと略す）などのスイッチング素子を用いたア
クティブマトリクス方式の液晶パネルとが知られてい
る。
【０００３】単純マトリクス方式は、アクティブマトリ
クス方式に比べて低消費電力化が容易であるという利点
がある反面、多色化や動画表示が難しいという不利点が
ある。このような単純マトリクス方式における低消費電
力化技術に関しては、例えば特開平７−９８５７７号に
開示される従来技術がある。
【０００４】一方、アクティブマトリクス方式は、多色
化や動画表示に適しているという利点がある反面、低消
費電力化が難しいという不利点がある。
【０００５】そして、近年、携帯電話機などの携帯型電
子機器では、高品質な画像の提供のために、多色化、動
画表示への要望が強まっている。このため、これまで用
いられてきた単純マトリクス方式の液晶パネルに代え
て、アクティブマトリクス方式の液晶パネルが用いられ
るようになってきた。
【０００６】ところが、携帯型電子機器に用いられるア
クティブマトリクス方式の液晶パネルでは、液晶の交流
駆動や電源の低電圧化の要望から、画素電極に対向する
対向電極（コモン電極）の電圧レベルを例えば走査期間
毎に反転させている。このため、液晶パネルの充放電が
大きいことやアナログ電圧を駆動する演算増幅回路の動
作電流などが原因となって、今ひとつ低消費電力化を実
現できないという課題があった。
【０００７】本発明は以上のような技術的課題に鑑みて
なされたものであり、その目的とするところは、簡素な
回路構成で電気光学装置の低消費電力化を実現できる駆
動回路及び駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明は、複数の走査線と複数のデータ線と走査線及
びデータ線により特定される画素電極とを有する電気光
学装置を駆動するための駆動回路であって、画素電極と
電気光学物質を挟んで対向する対向電極の当該走査期間
での電圧レベルを、前の走査期間での電圧レベルとは異
なる電圧レベルに設定する走査ライン反転駆動を行い、
第Ｍの走査期間においては、対向電極の電圧レベルを、
第１、第２の電圧レベルのいずれか一方の電圧レベルに
設定して駆動を行い、前記第Ｍの走査期間の次の仮想走
査期間においては、対向電極の電圧レベルを、前記一方
の電圧レベルとは異なる他方の電圧レベルに設定して駆
動を行い、前記仮想走査期間の次の第１の走査期間にお
いては、対向電極の電圧レベルを、前記一方の電圧レベ
ルに設定して駆動を行うことを特徴とする。
【０００９】本発明によれば、走査ライン反転駆動によ
り電気光学装置が駆動される。例えば、第１の走査期間
では対向電極が第１の電圧レベル（或いは第２の電圧レ
ベル）に設定されて駆動が行われ、第２の走査期間では
対向電極が第２の電圧レベル（或いは第１の電圧レベ
ル）に設定されて駆動が行われ、第３の走査期間では対
向電極が第１の電圧レベル（或いは第２の電圧レベル）
に設定されて駆動が行われる。また、例えばフレーム毎
に対向電極の電圧レベルが極性反転される。
【００１０】そして本発明では、第Ｍの走査期間の次に
仮想走査期間が設けられる。そして、例えば第Ｍの走査
期間及び次の第１の走査期間での対向電極の電圧レベル
が第２の電圧レベルである場合には、この仮想期間にお
ける対向電極の電圧レベルは第１の電圧レベルに設定さ
れる。一方、第Ｍの走査期間及び次の第１の走査期間で
の対向電極の電圧レベルが第１の電圧レベルである場合
には、この仮想期間における対向電極の電圧レベルは第
２の電圧レベルに設定される。
【００１１】このようにすれば、隣り合う走査期間にお
いて対向電極の電圧レベルが極性反転しないような状況
を無くすことができる。これにより、対向電極の電圧レ
ベルの極性反転を有効利用した駆動方法を実現できるよ
うになる。
【００１２】また本発明は、電気光学装置の各データ線
を駆動するための演算増幅回路を含み、前記演算増幅回
路が、対向電極の電圧レベルが第１の電圧レベルになる
第１の期間において、データ線を駆動する第１の演算増
幅器と、対向電極の電圧レベルが第２の電圧レベルにな
る第２の期間において、データ線を駆動する第２の演算
増幅器とを含むことを特徴とする。
【００１３】このようにすれば、対向電極の電圧レベル
の変化（極性反転）に応じた最適な演算増幅器でデータ
線を駆動できるようになり、低消費電力化等の実現が可
能になる。
【００１４】また本発明は、前記演算増幅回路が、対向
電極の電圧レベルが第１の電圧レベルになる第１の期間
では、前記第１の演算増幅器の出力を選択してデータ線
に接続し、対向電極の電圧レベルが第２の電圧レベルに
なる第２の期間では、前記第２の演算増幅器の出力を選
択してデータ線に接続する選択回路を含むことを特徴と
する。
【００１５】このようにすれば、対向電極の電圧レベル
の切り替えに応じた演算増幅器の切り替えを、簡素な回
路構成で実現できるようになる。
【００１６】また本発明は、前記選択回路の出力が、前
記第１、第２の期間の切り替わりの際の所与の期間にお
いて、ハイインピーダンス状態に設定されることを特徴
とする。
【００１７】このようにすれば、例えば対向電極・デー
タ線間の寄生容量を有効利用して、データ線の駆動前に
データ線を所望の電圧レベルに変化させることなどが可
能になる。
【００１８】また本発明は、前記第１の演算増幅器が、
差動部と、前記差動部の出力に基づきゲート電極が制御
される第１導電型の第１の駆動トランジスタを有する出
力部とを含み、前記第２の演算増幅器が、差動部と、前
記差動部の出力に基づきゲート電極が制御される第２導
電型の第２の駆動トランジスタを有する出力部とを含む
ことを特徴とする。
【００１９】このようにすれば、第１の期間においては
第１導電型の第１の駆動トランジスタでデータ線を駆動
し、第２の期間においては第２導電型の第２の駆動トラ
ンジスタでデータ線を駆動できるようになる。従って、
適正な駆動トランジスタでデータ線を駆動できるように
なり、駆動回路の低消費電力化等を実現できる。
【００２０】また本発明は、電気光学装置の各データ線
を駆動するための演算増幅回路を含み、前記演算増幅回
路が、対向電極の電圧レベルが第１の電源側の第２の電
圧レベルから第２の電源側の第１の電圧レベルに変化
し、対向電極とデータ線との間の寄生容量による容量結
合によりデータ線の電圧レベルが第２の電源側に変化し
た場合に、第２の電源側に変化したデータ線の電圧レベ
ルを第１の電源側に変化させ、階調レベルに対応した電
圧レベルに設定し、対向電極の電圧レベルが第２の電源
側の第１の電圧レベルから第１の電源側の第２の電圧レ
ベルに変化し、対向電極とデータ線との間の寄生容量に
よる容量結合によりデータ線の電圧レベルが第１の電源
側に変化した場合に、第１の電源側に変化したデータ線
の電圧レベルを第２の電源側に変化させ、階調レベルに
対応した電圧レベルに設定することを特徴とする。
【００２１】このようにすれば、対向電極・データ線間
の寄生容量を有効利用して、データ線の駆動前にデータ
線の電圧レベルを所与の方向に変化させておくことがで
きるようになる。そして、演算増幅回路により、その変
化の方向と逆方向に電圧レベルを変化させて、階調レベ
ルに応じた電圧レベルにデータ線を設定できる。従っ
て、データ線の駆動時における電圧レベルの変化方向を
１つの方向に決めることができるようになり、演算増幅
回路の低消費電力化等の実現が可能になる。
【００２２】また本発明は、対向電極の電圧レベルが第
１の電圧レベルになる第１の期間と対向電極の電圧レベ
ルが第２の電圧レベルになる第２の期間との切り替わり
の際の所与の期間において、データ線がハイインピーダ
ンス状態に設定されることを特徴とする。
【００２３】本発明によれば、対向電極が第１、第２の
電圧レベルになる第１、第２の期間の切り替わりの際の
所与の期間（切り替わりのタイミングを含む期間）にお
いて、データ線がハイインピーダンス状態（非駆動状
態）に設定される。このようにすれば、例えば、対向電
極・データ線間の寄生容量を有効利用して、データ線の
駆動前にデータ線を所望の電圧レベルに変化させたり、
対向電極の電圧レベルの変化によりデータ線から流れ込
んできた電荷を、電源側に戻すことなどが可能になる。
【００２４】また本発明は、複数の走査線と複数のデー
タ線と走査線及びデータ線により特定される画素電極と
を有する電気光学装置を駆動するための駆動方法であっ
て、画素電極と電気光学物質を挟んで対向する対向電極
の当該走査期間での電圧レベルを、前の走査期間での電
圧レベルとは異なる電圧レベルに設定する走査ライン反
転駆動を行い、第Ｍの走査期間においては、対向電極の
電圧レベルを、第１、第２の電圧レベルのいずれか一方
の電圧レベルに設定して駆動を行い、前記第Ｍの走査期
間の次に仮想走査期間を設け、該仮想走査期間において
は、対向電極の電圧レベルを、前記一方の電圧レベルと
は異なる他方の電圧レベルに設定して駆動を行い、前記
仮想走査期間の次の第１の走査期間においては、対向電
極の電圧レベルを、前記一方の電圧レベルに設定して駆
動を行うことを特徴とする。
【００２５】また本発明は、対向電極の電圧レベルが第
１の電圧レベルになる第１の期間では、第１の演算増幅
器によりデータ線を駆動し、対向電極の電圧レベルが第
２の電圧レベルになる第２の期間では、第２の演算増幅
器によりデータ線を駆動することを特徴とする。
【００２６】また本発明は、対向電極の電圧レベルが第
１の電圧レベルになる第１の期間と対向電極の電圧レベ
ルが第２の電圧レベルになる第２の期間との切り替わり
の際の所与の期間において、データ線をハイインピーダ
ンス状態に設定することを特徴とする。
【００２７】
【発明の実施の形態】以下、本実施形態について図面を
用いて詳細に説明する。
【００２８】なお、以下に説明する本実施形態は、特許
請求の範囲に記載された本発明の内容を何ら限定するも
のではない。また本実施形態で説明される構成の全てが
本発明の解決手段として必須であるとは限らない。
【００２９】１．液晶装置 図１に本実施形態の演算増幅回路を適用した液晶装置の
ブロック図の例を示す。
【００３０】この液晶装置１０（広義には表示装置）
は、表示パネル１２（狭義にはＬＣＤ（Liquid Crystal
Display）パネル）、データ線駆動回路２０（狭義には
ソースドライバ）、走査線駆動回路３０（狭義にはゲー
トドライバ）、コントローラ４０、電源回路４２を含
む。なお、液晶装置１０にこれらの全ての回路ブロック
を含める必要はなく、その一部の回路ブロックを省略す
る構成にしてもよい。
【００３１】ここで表示パネル１２（広義には電気光学
装置）は、複数の走査線（狭義にはゲート線）と、複数
のデータ線（狭義にはソース線と）と、走査線及びデー
タ線により特定される画素電極を含む。この場合、デー
タ線に薄膜トランジスタＴＦＴ（Thin Film Transisto
r、広義にはスイッチング素子）を接続し、このＴＦＴ
に画素電極を接続することで、アクティブマトリクス型
の液晶装置を構成できる。
【００３２】より具体的には、表示パネル１２はアクテ
ィブマトリクス基板（例えばガラス基板）に形成され
る。このアクティブマトリクス基板には、図１のＹ方向
に複数配列されそれぞれＸ方向に伸びる走査線Ｇ1〜ＧM
（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれ
ぞれＹ方向に伸びるデータ線Ｓ1〜ＳN（Ｎは２以上の自
然数）とが配置されている。また、走査線ＧK（１≦Ｋ
≦Ｍ、Ｋは自然数）とデータ線ＳL（１≦Ｌ≦Ｎ、Ｌは
自然数）との交差点に対応する位置に、薄膜トランジス
タＴＦＴKL（広義にはスイッチング素子）が設けられて
いる。
【００３３】ＴＦＴKLのゲート電極は走査線ＧKに接続
され、ＴＦＴKLのソース電極はデータ線ＳLに接続さ
れ、ＴＦＴKLのドレイン電極は画素電極ＰＥKLに接続さ
れている。この画素電極ＰＥKLと、画素電極ＰＥKLと液
晶素子（広義には電気光学物質）を挟んで対向する対向
電極ＶＣＯＭ（コモン電極）との間には、液晶容量ＣＬ
KL（液晶素子）及び補助容量ＣＳKLが形成されている。
そして、ＴＦＴKL、画素電極ＰＥKL等が形成されるアク
ティブマトリクス基板と、対向電極ＶＣＯＭが形成され
る対向基板との間に液晶が封入され、画素電極ＰＥKLと
対向電極ＶＣＯＭの間の印加電圧に応じて液晶素子の透
過率が変化するようになっている。
【００３４】なお、対向電極ＶＣＯＭに与えられる電圧
レベル（第１、第２の電圧レベル）は、電源回路４２に
より生成される。また、対向電極ＶＣＯＭを対向基板上
にベタに形成せずに、各走査線に対応するように帯状に
形成してもよい。
【００３５】データ線駆動回路２０は、画像データに基
づいて表示パネル１２のデータ線Ｓ 1〜ＳNを駆動する。
一方、走査線駆動回路３０は、表示パネル１２の走査線
Ｇ1〜ＧMを順次走査駆動する。
【００３６】コントローラ４０は、図示しない中央処理
装置（Central Processing Unit：以下、ＣＰＵと略
す）等のホストにより設定された内容に従って、データ
線駆動回路２０、走査線駆動回路３０及び電源回路４２
を制御する。より具体的には、コントローラ４０は、デ
ータ線駆動回路２０及び走査線駆動回路３０に対して
は、例えば動作モードの設定や内部で生成した垂直同期
信号や水平同期信号の供給を行い、電源回路４２に対し
ては、対向電極ＶＣＯＭの電圧レベルの極性反転タイミ
ングの制御を行う。
【００３７】電源回路４２は、外部から供給される基準
電圧に基づいて、表示パネル１２の駆動に必要な各種の
電圧レベル（階調電圧）や、対向電極ＶＣＯＭの電圧レ
ベルを生成する。
【００３８】このような構成の液晶装置１０は、コント
ローラ４０の制御の下、外部から供給される画像データ
に基づいて、データ線駆動回路２０、走査線駆動回路３
０及び電源回路４２が協調して表示パネル１２を駆動す
る。
【００３９】なお、図１では、液晶装置１０がコントロ
ーラ４０を含む構成になっているが、コントローラ４０
を液晶装置１０の外部に設けてもよい。或いは、コント
ローラ４０と共にホストを液晶装置１０に含めるように
してもよい。また、データ線駆動回路２０、走査線駆動
回路３０、コントローラ４０、電源回路４２の一部又は
全部を表示パネル１２上に形成してもよい。
【００４０】１．１ データ線駆動回路 図２に、図１のデータ線駆動回路２０の構成例を示す。
【００４１】データ線駆動回路２０は、シフトレジスタ
２２、ラインラッチ２４、２６、ＤＡＣ２８（ディジタ
ル・アナログ変換回路。広義にはデータ電圧生成回
路）、出力バッファ２９（演算増幅回路）を含む。
【００４２】シフトレジスタ２２は、各データ線に対応
して設けられ、順次接続された複数のフリップフロップ
を含む。このシフトレジスタ２２は、クロック信号ＣＬ
Ｋに同期してイネーブル入出力信号ＥＩＯを保持する
と、順次クロック信号ＣＬＫに同期して隣接するフリッ
プフロップにイネーブル入出力信号ＥＩＯをシフトす
る。
【００４３】ラインラッチ２４には、コントローラ４０
から例えば１８ビット（６ビット（階調データ）×３
（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力さ
れる。ラインラッチ２４は、この画像データ（ＤＩＯ）
を、シフトレジスタ２２の各フリップフロップで順次シ
フトされたイネーブル入出力信号ＥＩＯに同期してラッ
チする。
【００４４】ラインラッチ２６は、コントローラ４０か
ら供給される水平同期信号ＬＰに同期して、ラインラッ
チ２４でラッチされた１水平走査単位の画像データをラ
ッチする。
【００４５】ＤＡＣ２８は、各データ線に供給すべきア
ナログのデータ電圧を生成する。具体的にはＤＡＣ２８
は、ラインラッチ２６からのデジタルの画像データに基
づいて、図１の電源回路４２からの階調電圧のいずれか
を選択し、デジタルの画像データに対応するアナログの
データ電圧を出力する。
【００４６】出力バッファ２９は、ＤＡＣ２８からのデ
ータ電圧をバッファリングしてデータ線に出力し、デー
タ線を駆動する。具体的には、出力バッファ２９は、各
データ線毎に設けられたボルテージフォロワ接続の演算
増幅回路ＯＰＣを含み、これらの各演算増幅回路ＯＰＣ
が、ＤＡＣ２８からのデータ電圧をインピーダンス変換
して、各データ線に出力する。
【００４７】なお、図２では、デジタルの画像データを
デジタル・アナログ変換して、出力バッファ２９を介し
てデータ線に出力する構成にしているが、アナログの映
像信号をサンプル・ホールドして、出力バッファ２９を
介してデータ線に出力する構成にすることもできる。
【００４８】１．２ 走査線駆動回路 図３に、図１の走査線駆動回路３０の構成例を示す。
【００４９】走査線駆動回路３０は、シフトレジスタ３
２、レベルシフタ３４、出力バッファ３６を含む。
【００５０】シフトレジスタ３２は、各走査線に対応し
て設けられ、順次接続された複数のフリップフロップを
含む。このシフトレジスタ３２は、クロック信号ＣＬＫ
に同期してイネーブル入出力信号ＥＩＯをフリップフロ
ップに保持すると、順次クロック信号ＣＬＫに同期して
隣接するフリップフロップにイネーブル入出力信号ＥＩ
Ｏをシフトする。ここで入力されるイネーブル入出力信
号ＥＩＯは、コントローラ４０から供給される垂直同期
信号である。
【００５１】レベルシフタ３４は、シフトレジスタ３２
からの電圧レベルを、表示パネル１２の液晶素子とＴＦ
Ｔのトランジスタ能力とに応じた電圧レベルにシフトす
る。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの
高い電圧レベルが必要とされるため、他のロジック回路
部とは異なる高耐圧プロセスが用いられる。
【００５２】出力バッファ３６は、レベルシフト３４に
よってシフトされた走査電圧をバッファリングして走査
線に出力し、走査線を駆動する。
【００５３】２．演算増幅回路 ２．１ ライン反転駆動 さて、液晶素子には、直流電圧を長時間印加すると劣化
するという性質がある。このため、液晶素子に印加する
電圧の極性を所定期間毎に反転させる駆動方式が必要に
なる。このような駆動方式としては、図４に示すよう
に、フレーム反転駆動、走査（ゲート）ライン反転駆
動、データ（ソース）ライン反転駆動、ドット反転駆動
などがある。
【００５４】このうち、フレーム反転駆動は、消費電力
は低いが、画質がそれほど良くないという不利点があ
る。また、データライン反転駆動、ドット反転駆動は、
画質は良いが、表示パネルの駆動に高い電圧が必要にな
るという不利点がある。
【００５５】そこで本実施形態では、図４の走査ライン
反転駆動を採用している。この走査ライン反転駆動で
は、液晶素子に印加される電圧が走査期間毎（走査線
毎）に極性反転される。例えば、第１の走査期間（走査
線）では正極性の電圧が液晶素子に印加され、第２の走
査期間では負極性の電圧が印加され、第３の走査期間で
は正極性の電圧が印加される。一方、次のフレームにお
いては、今度は、第１の走査期間では負極性の電圧が液
晶素子に印加され、第２の走査期間では正極性の電圧が
印加され、第３の走査期間では負極性の電圧が印加され
るようになる。
【００５６】そして、この走査ライン反転駆動では、対
向電極ＶＣＯＭの電圧レベルが走査期間毎に極性反転さ
れる。
【００５７】より具体的には図５に示すように、正極の
期間Ｔ１（第１の期間）では対向電極ＶＣＯＭの電圧レ
ベルはＶＣ１（第１の電圧レベル）になり、負極の期間
Ｔ２（第２の期間）ではＶＣ２（第２の電圧レベル）に
なる。
【００５８】ここで、正極の期間Ｔ１は、データ線Ｓ
（画素電極）の電圧レベルが対向電極ＶＣＯＭの電圧レ
ベルよりも高くなる期間である。この期間Ｔ１では液晶
素子に正極性の電圧が印加されることになる。一方、負
極の期間Ｔ２は、データ線Ｓの電圧レベルが対向電極Ｖ
ＣＯＭの電圧レベルよりも低くなる期間である。この期
間Ｔ２では液晶素子に負極性の電圧が印加されることに
なる。また、ＶＣ２は、所与の電圧レベルを基準として
ＶＣ１を極性反転した電圧レベルである。
【００５９】このようにＶＣＯＭを極性反転すること
で、表示パネルの駆動に必要な電圧を低くすることがで
きる。これにより、駆動回路の耐圧を低くでき、駆動回
路の製造プロセスの簡素化、低コスト化を図れる。
【００６０】しかしながら、このようにＶＣＯＭを極性
反転する手法では、回路の低消費電力化という観点か
ら、以下に説明するような課題があることが判明した。
【００６１】例えば図５のＡ１、Ａ２に示すように、期
間Ｔ１から期間Ｔ２に切り替わった場合に、データ線Ｓ
の電圧レベルは低電位側に変化する場合（Ａ１）がある
と共に、高電位側に変化する場合（Ａ２）もある。同様
に、図５のＡ３、Ａ４に示すように、期間Ｔ２から期間
Ｔ１に切り替わった場合にも、データ線Ｓの電圧レベル
は高電位側に変化する場合（Ａ３）もあると共に、低電
位側に変化する場合（Ａ４）もある。
【００６２】例えば、期間Ｔ１でのデータ線Ｓの階調が
６３であり、期間Ｔ２での階調も６３である場合には、
図５のＡ１に示すようにデータ線Ｓの電圧レベルは低電
位側に変化する。一方、期間Ｔ１でのデータ線Ｓの階調
が０であり、期間Ｔ２での階調も０である場合には、デ
ータ線Ｓの電圧レベルは高電位側に変化することにな
る。
【００６３】このように、アクティブマトリクス型液晶
装置においてＶＣＯＭを極性反転する場合には、データ
線Ｓの電圧レベルの変化の方向が、階調レベルに依存し
てしまう。このため、特開平７−９８５７７号公報に開
示されるような単純マトリクス型液晶装置の低消費電力
化技術をそのまま採用できないという課題があった。
【００６４】このため、従来のアクティブマトリクス型
液晶装置では、データ線の駆動のための演算増幅回路
（図２の出力バッファ２９が含むＯＰＣ）として、図６
に示すようなＡＢ級（プッシュプル方式）の演算増幅回
路が用いられていた。
【００６５】このＡＢ級の演算増幅回路は、差動部３０
０と、Ｐ型（広義には第１導電型）の駆動トランジスタ
ＰＴ５３及びＮ型（広義には第２導電型）の駆動トラン
ジスタＮＴ５５を有する出力部３１０を含む。
【００６６】ここで差動部３００は、ゲート電極が差動
部３００の出力ＤＱに共通接続されたＰ型トランジスタ
ＰＴ５１、ＰＴ５２と、ゲート電極が差動部３００の入
力Ｉ、ＸＩに接続されたＮ型トランジスタＮＴ５１、Ｎ
Ｔ５２と、電流源ＩＳ５１を含む。
【００６７】出力部３１０は、ゲート電極が差動部３０
０の出力ＸＤＱ（反転出力）に接続されたＮ型トランジ
スタＮＴ５３及び電流源ＩＳ５２からなる反転回路を含
む。また、ゲート電極が差動部３００の出力ＸＤＱに接
続されたＰ型駆動トランジスタＰＴ５３と、ゲート電極
が上記反転回路の出力ＢＱに接続されたＮ型駆動トラン
ジスタＮＴ５５と、ゲート電極がＶＳＳに接続されたＮ
型トランジスタＮＴ５４と、位相補償用の容量ＣＣを含
む。
【００６８】なお、図６の演算増幅回路では、出力部３
１０の出力Ｑが差動部３００の入力ＸＩ（反転入力）に
接続されており、ボルテージフォロワ接続になってい
る。
【００６９】また、電流源ＩＳ５１、ＩＳ５２は、例え
ばゲート電極が基準電圧（定電圧）に接続されたＮ型ト
ランジスタで構成できる。
【００７０】図６に示すＡＢ級の演算増幅回路では、出
力部３１０が、Ｐ型の駆動トランジスタＰＴ５３とＮ型
の駆動トランジスタＮＴ５５の両方を有する。従って、
図５のＡ１、Ａ４の場合には、Ｎ型駆動トランジスタＮ
Ｔ５５が働くことで、データ線Ｓの電圧レベルを低電位
側に速やかに引き下げることが可能になる。一方、図５
のＡ２、Ａ３の場合には、Ｐ型駆動トランジスタＰＴ５
３が働くことで、データ線Ｓの電圧レベルを高電位側に
速やかに引き上げることが可能になる。従って、対向電
極ＶＣＯＭを極性反転させながら走査ライン反転駆動を
行う液晶装置では、データ線駆動回路の出力バッファが
含む演算増幅回路として、ほとんどの場合、図６のＡＢ
級の演算増幅回路が用いられていた。
【００７１】しかしながら、この図６のＡＢ級の演算増
幅回路では、電流の流れる経路が電流Ｉ５１、Ｉ５２、
Ｉ５３の経路というように３本あるため、無駄に消費さ
れる電流が多く、消費電力が大きいという欠点がある。
特にこの種のＡＢ級の演算増幅回路では、駆動トランジ
スタＰＴ５３、ＮＴ５５のゲート電極を適正に制御する
ために、電流経路が４本以上になる構成の回路も多く、
このような回路構成の場合には消費電力は更に大きくな
る。また、消費電力を低減すべく、電流Ｉ５１、Ｉ５
２、Ｉ５３を絞ると、今度は、応答速度の低下や周波数
特性の悪化などの事態を招く。
【００７２】そして、この図６の演算増幅回路は、図２
に示すように各データ線に対応して多数設けられてい
る。このため、各演算増幅回路の消費電力が増えると、
液晶装置の消費電力は、演算増幅回路の個数の分だけ増
えてしまい、低消費電力化の大きな妨げになるという課
題があった。
【００７３】そこで本実施形態では、このような課題を
解決するために、以下に説明するような手法を採用して
いる。
【００７４】２．２ 演算増幅器の切り替え まず本実施形態では、対向電極ＶＣＯＭの電圧レベルの
切り替えに応じて、データ線を駆動する演算増幅器を切
り替えている。
【００７５】より具体的には、図７（Ａ）に示すよう
に、対向電極ＶＣＯＭの電圧レベルがＶＣ１（第１の電
圧レベル）になる期間Ｔ１（第１の期間、図５の正極期
間）においては、演算増幅器ＯＰ１を用いてデータ線を
駆動する。一方、ＶＣＯＭの電圧レベルがＶＣ２（ＶＣ
１を極性反転した第２の電圧レベル）になる期間Ｔ２
（第２の期間、図５の負極期間）では、ＯＰ１とは異な
る演算増幅器ＯＰ２を用いてデータ線を駆動する。
【００７６】このような駆動方法を実現できる演算増幅
回路の構成例を図７（Ｂ）に示す。この演算増幅回路
は、演算増幅器ＯＰ１（Ｐ型の第１の演算増幅器）と、
演算増幅器ＯＰ２（Ｎ型の第２の演算増幅器）と、選択
回路７０を含む。
【００７７】ここで演算増幅器ＯＰ１（Ｐ型）は、例え
ば図７（Ｂ）に示すように、差動部５０と、Ｐ型の駆動
トランジスタＰＴ１３及び電流源ＩＳ１２を有する出力
部５２を含む。ここでＰ型駆動トランジスタＰＴ１３
は、差動部５０の出力（反転出力）によりゲート電極が
制御される。
【００７８】また演算増幅器ＯＰ２（Ｎ型）は、例えば
図７（Ｂ）に示すように、差動部６０と、Ｎ型の駆動ト
ランジスタＮＴ２３及び電流源ＩＳ２２を有する出力部
６２を含む。ここでＮ型駆動トランジスタＮＴ２３は、
差動部６０の出力（反転出力）によりゲート電極が制御
される。
【００７９】なお電流源ＩＳ１２、ＩＳ２２は、定電流
を流すためのものであり、ゲート電極に基準電圧が接続
されたＮ型トランジスタや、デプレッション型トランジ
スタや、或いは抵抗素子などで構成できる。また、図７
（Ｂ）において電流源ＩＳ１２やＩＳ２２を設けない構
成にすることも可能である。
【００８０】選択回路７０は、対向電極ＶＣＯＭがＶＣ
１の場合（期間Ｔ１の場合）に、演算増幅器ＯＰ１の出
力Ｑ１を選択してデータ線Ｓに接続する。一方、ＶＣＯ
ＭがＶＣ２の場合（期間Ｔ２の場合）に、演算増幅器Ｏ
Ｐ２の出力Ｑ２を選択してデータ線Ｓに接続する。この
ようにすることで、期間Ｔ１では演算増幅器ＯＰ１によ
りデータ線Ｓを駆動し、期間Ｔ２では演算増幅器ＯＰ２
によりデータ線Ｓを駆動することが可能になる。
【００８１】図８に演算増幅器ＯＰ１の構成例を示す。
このＯＰ１は、出力部５２が、Ｐ型駆動トランジスタＰ
Ｔ１３を含む一方でＮ型駆動トランジスタを含まないＰ
型の演算増幅器である。
【００８２】演算増幅器ＯＰ１の差動部５０は、ゲート
電極が差動部５０の出力ＤＱ１に共通接続されたＰ型ト
ランジスタＰＴ１１、ＰＴ１２と、ゲート電極が差動部
５０の入力Ｉ１、ＸＩ１に接続されたＮ型トランジスタ
ＮＴ１１、ＮＴ１２と、ＶＳＳ（第２の電源）側に設け
られた電流源ＩＳ１１を含む。
【００８３】演算増幅器ＯＰ１の出力部５２は、ゲート
電極が差動部５０の出力ＸＤＱ１（反転出力）に接続さ
れたＰ型トランジスタＰＴ１３と、ＶＳＳ側に設けられ
た電流源ＩＳ１２と、位相補償用の容量ＣＣ１を含む。
【００８４】なお、図８の演算増幅器ＯＰ１では、その
出力Ｑ１が差動部５０の入力ＸＩ１（反転入力）に接続
されており、ボルテージフォロワ接続になっている。
【００８５】図９に演算増幅器ＯＰ２の構成例を示す。
このＯＰ２は、出力部６２が、Ｎ型駆動トランジスタＮ
Ｔ２３を含む一方でＰ型駆動トランジスタを含まないＮ
型の演算増幅器である。
【００８６】演算増幅器ＯＰ２の差動部６０は、ＶＤＤ
（第１の電源）側に設けられた電流源ＩＳ２１と、ゲー
ト電極が差動部６０の入力Ｉ２、ＸＩ２に接続されたＰ
型トランジスタＰＴ２１、ＰＴ２２と、ゲート電極が差
動部６０の出力ＤＱ２に共通接続されたＮ型トランジス
タＮＴ２１、ＮＴ２２を含む。
【００８７】演算増幅器ＯＰ２の出力部６２は、ＶＤＤ
側に設けられた電流源ＩＳ２２と、ゲート電極が差動部
６０の出力ＸＤＱ２（反転出力）に接続されたＮ型トラ
ンジスタＮＴ２３と、位相補償用の容量ＣＣ２を含む。
【００８８】なお、図９の演算増幅器ＯＰ２では、その
出力Ｑ２が差動部６０の入力ＸＩ２（反転入力）に接続
されており、ボルテージフォロワ接続になっている。
【００８９】図８の演算増幅器ＯＰ１では、電流の流れ
る経路がＩ１１、Ｉ１２の経路というように２本だけと
なる。同様に図９の演算増幅器ＯＰ２でも、電流の流れ
る経路がＩ２１、Ｉ２２の経路というように２本だけと
なる。従って、これらのＯＰ１、ＯＰ２は、電流経路が
３本以上になる図６のようなＡＢ級の演算増幅回路に比
べて、無駄に流れる電流を少なくでき、低消費電力化を
図れる。
【００９０】また図６のＡＢ級の演算増幅回路では、駆
動トランジスタＰＴ５３、ＮＴ５５の電流供給能力を小
さくすると、データ線の駆動能力が低下してしまう。こ
のため、これらのＰＴ５３、ＮＴ５５の経路に流れる電
流Ｉ５３を、それほど小さくすることができない。
【００９１】これに対して図８の演算増幅器ＯＰ１で
は、出力Ｑ１の電圧レベルを低電位側に引き下げる必要
がそれほど無い状況（後述する図１７のＢ１５）におい
ては、電流源ＩＳ１２に流れる電流Ｉ１２を非常に小さ
くできる。同様に、図９の演算増幅器ＯＰ２では、出力
Ｑ２の電圧レベルを高電位側に引き上げる必要がそれほ
ど無い状況（後述する図１７のＢ５）においては、電流
源ＩＳ２２に流れる電流Ｉ２２を非常に小さくできる。
従って、出力部３１０での電流Ｉ５３をそれほど小さく
できない図６のＡＢ級の演算増幅回路に比べて、図８、
図９の演算増幅器ＯＰ１、ＯＰ２は、出力部５２、６２
に流れる電流をＩ１２、Ｉ２２を十分に小さくでき、消
費電力を非常に小さくできる。
【００９２】そして本実施形態では図７（Ａ）に示すよ
うに、期間Ｔ１では、上記のように消費電力が非常に少
ない演算増幅器ＯＰ１だけが使用され、期間Ｔ２では、
同じく消費電力が非常に少ない演算増幅器ＯＰ２だけが
使用される。従って、低消費電力の多い図６のＡＢ級の
演算増幅回路を全ての期間（Ｔ１及びＴ２）において使
用する従来の手法に比べて、液晶装置の消費電力を格段
に小さくできる。
【００９３】しかも、図７（Ｂ）に示す本実施形態の演
算増幅回路は、図２に示すように各データ線に対応して
設けられており、データ線の本数分だけあるため、その
数は非常に多い。従って、各演算増幅回路の消費電力を
小さくできると、液晶装置の消費電力を演算増幅回路の
個数分だけ減らすことができ、液晶装置の消費電力を格
段に小さくできる。
【００９４】２．３ 演算増幅回路の出力のハイインピ
ーダンス設定 また本実施形態では、演算増幅回路の出力をハイインピ
ーダンス状態に設定できるようになっている。
【００９５】より具体的には図１０に示すように、対向
電極ＶＣＯＭの電圧レベルがＶＣ１（第１の電圧レベ
ル）になる期間Ｔ１（第１の期間）と、ＶＣＯＭがＶＣ
２（第２の電圧レベル）になる期間Ｔ２（第２の期間）
との切り替わりの際の所与の期間（切り替わりのタイミ
ングを含む所与の期間）において、演算増幅回路の出力
をハイインピーダンス状態（ＨＩＺ）に設定する駆動方
法を採用している。
【００９６】このような駆動方法を実現できる演算増幅
回路の構成例を図１１（Ａ）に示す。この演算増幅回路
は、演算増幅器ＯＰ１（Ｐ型）と、演算増幅器ＯＰ２
（Ｎ型）と、選択回路７０を含む。そして、この選択回
路７０の出力が、期間Ｔ１、Ｔ２の切り替わりの際の所
与の期間においてハイインピーダンス状態に設定される
ようになる。
【００９７】より具体的には、選択回路７０は、Ｐ型ト
ランジスタとＮ型トランジスタが並列接続されるトラン
スファー・ゲートＴＧ１、ＴＧ２（パストランジスタ、
広義にはスイッチング素子）を含む。そしてＴＧ１は信
号ＳＥＬ１によりオン・オフ制御され、ＴＧ２は信号Ｓ
ＥＬ２によりオン・オフ制御される。
【００９８】図１１（Ｂ）に、ＳＥＬ１、ＳＥＬ２を用
いたＴＧ１、ＴＧ２のオン・オフ制御のタイミング波形
図を示す。
【００９９】図１１（Ｂ）に示すように、ＶＣＯＭがＶ
Ｃ１になる期間Ｔ１においてＳＥＬ１がアクティブ（Ｈ
レベル）になると、ＴＧ１がオン（導通状態）になる。
すると、演算増幅器ＯＰ１が選択され、ＯＰ１の出力Ｑ
１がデータ線Ｓに接続される。これによりデータ線Ｓは
Ｐ型の演算増幅器ＯＰ１により駆動されることになる。
【０１００】一方、ＶＣＯＭがＶＣ２になる期間Ｔ２に
おいてＳＥＬ２がアクティブになると、ＴＧ２がオンに
なる。すると、演算増幅器ＯＰ２が選択され、ＯＰ２の
出力Ｑ２がデータ線Ｓに接続される。これによりデータ
線ＳはＮ型の演算増幅器ＯＰ２により駆動されることに
なる。
【０１０１】そして、ＳＥＬ１、ＳＥＬ２が共に非アク
ティブ（Ｌレベル）になると、ＴＧ１及びＴＧ２が共に
オフ（非導通状態）になる。すると、データ線Ｓが演算
増幅器ＯＰ１、ＯＰ２のいずれによっても駆動されなく
なり、データ線Ｓはハイインピーダンス状態（ＨＩＺ）
になる。これにより、期間Ｔ１、Ｔ２の切り替え時にデ
ータ線Ｓをハイピーダンス状態に設定できるようにな
る。
【０１０２】このように本実施形態では、期間Ｔ１又は
Ｔ２でアクティブになり、且つ、アクティブになる期間
が互いにノンオーバラップとなる信号ＳＥＬ１、ＳＥＬ
２を用いて、トランスファー・ゲートＴＧ１、ＴＧ２
（スイッチング素子）のオン・オフ制御を行っている。
このようにすることで、演算増幅器ＯＰ１、ＯＰ２によ
るデータ線Ｓの切り替え駆動と、データ線Ｓのハイイン
ピーダンス設定とを、簡素な回路構成と簡素な回路制御
で実現できるようになる。
【０１０３】なお図１１（Ａ）、（Ｂ）では、演算増幅
回路の出力のハイインピーダンス制御を、選択回路７０
の出力をハイインピーダンス状態に設定する手法で実現
しているが、演算増幅器ＯＰ１、ＯＰ２の出力Ｑ１、Ｑ
２をハイインピーダンス状態に設定する手法等で実現し
てもよい。
【０１０４】３．低消費電力化の原理 次に本実施形態の低消費電力化手法の原理について説明
する。
【０１０５】液晶装置では、非選択期間での画素電極の
電圧レベルを保持して高画質化を図るために、液晶容量
を補助するための補助容量が画素電極に接続される。こ
のような補助容量の形成方式として、図１２（Ａ）に示
す蓄積容量方式と、図１２（Ｂ）に示す付加容量方式が
ある。
【０１０６】図１２（Ａ）の蓄積容量方式では、画素電
極とＶＣＯＭとの間に補助容量ＣＳを形成する。これ
は、例えばアクティブマトリクス基板にＶＣＯＭの配線
を別に設けることで実現できる。一方、図１２（Ｂ）の
付加容量方式では、画素電極と前段の走査線（ゲート
線）との間に補助容量ＣＳを形成する。これは、画素電
極のパターンと前段の走査線のパターンとをオーバラッ
プさせてレイアウトすることで実現できる。
【０１０７】本実施形態の低消費電力化手法は、図１２
（Ａ）の蓄積容量方式の場合にも、図１２（Ｂ）の付加
容量方式の場合にも適用であるが、以下では、説明を簡
単にするために、図１２（Ａ）の蓄積容量方式に適用し
た場合について例にとり説明する。
【０１０８】なお、図１２（Ａ）の蓄積容量方式では、
ＴＦＴのゲート・ドレイン間の寄生容量やゲート・ソー
ス間の寄生容量が、データ線の電圧レベルの変化を抑制
する方向に働く。これに対して、図１２（Ｂ）の付加容
量方式では、ＶＣＯＭの電圧レベルの変化時に前段の走
査線の電圧レベルも変化する。従って、この走査線の電
圧レベルの変化が、データ線の電圧レベルの変化を助け
る方向に働く。従って、ＶＣＯＭの電圧レベルの変化に
よりデータ線の電圧レベルを変化させ、このデータ線の
電圧レベルの変化を利用して低消費電力化を図る本実施
形態の手法では、図１２（Ｂ）の付加容量方式の方が、
より効果的となる。
【０１０９】図１３に、蓄積容量方式の場合での、デー
タ線Ｓ、対向電極ＶＣＯＭ、走査線Ｇの信号波形の一例
を概念的に示す。
【０１１０】図１３に示すように、データ線Ｓ及びＶＣ
ＯＭの電圧レベルは、走査期間毎に所与の電圧レベルを
基準に極性反転される。そして、データ線Ｓの方がＶＣ
ＯＭよりも高電位の場合には、液晶素子の印加電圧が正
極性になり、ＶＣＯＭの方がデータ線Ｓよりも高電位の
場合には、液晶素子の印加電圧が負極性になる。このよ
うに液晶素子の印加電圧の極性を走査期間毎に反転させ
ることで、液晶素子に長時間直流電圧が印加されるのを
防止でき、液晶素子の長寿命化を図れる。
【０１１１】さて、図１３に示すようにＶＣＯＭが極性
反転し、その電圧レベルがＶＣ１からＶＣ２或いはＶＣ
２からＶＣ１というように変化すると、ＶＣＯＭとデー
タ線Ｓとの間の寄生容量による容量結合により、ＶＣＯ
Ｍの電圧レベルの変化がデータ線Ｓに伝達される。
【０１１２】ここで、図１４に示すように、ＶＣＯＭと
データ線Ｓとの間の１画素当たりの寄生容量ＣＰＡPIX
は、下式のようになる。
【０１１３】 ＣＰＡPIX＝｛１／ＣＤＳ＋１／（ＣＬ＋ＣＳ）｝-1 （１） 上式（１）において、ＣＤＳはＴＦＴのドレイン・ソー
ス間の寄生容量であり、ＣＬは液晶容量であり、ＣＳは
補助容量である。なお、上式（１）では、ＴＦＴのゲー
ト・ドレイン間の寄生容量やゲート・ソース間の寄生容
量については無視している。
【０１１４】そして図１５に示すように、ＶＣＯＭとデ
ータ線Ｓとの間の１データ線当たりの寄生容量ＣＰＡ
は、下式にようになる。
【０１１５】 ＣＰＡ＝ＣＰＡPIX×（Ｍ−１） （２） 上式（２）においてＭは走査線の本数である。上式
（２）においてＣＰＡPIX×Ｍではなく、ＣＰＡPIX×
（Ｍ−１）となっているのは、走査線により選択されて
いる画素に関しては、寄生容量ＣＰＡPIXの影響がない
からである。
【０１１６】例えば上式（１）、（２）において、ＣＬ
＋ＣＳ＝０．１ｐｆ（ピコ・ファラッド）、ＣＤＳ＝
０．０５ｐｆ、走査線数Ｍ＝２２８とすると、１画素当
たりの寄生容量ＣＰＡPIXは約０．３３ｐｆとなり、１
データ線当たりの寄生容量ＣＰＡは約７．６ｐｆにな
る。
【０１１７】このようにＶＣＯＭとデータ線の間には無
視できないほどの寄生容量ＣＰＡがついている。従って
図１６に示すように、データ線Ｓが非駆動状態の時にＶ
ＣＯＭの電圧レベルが変化すると、寄生容量ＣＰＡによ
る容量結合により、データ線Ｓの電圧レベルも変化す
る。
【０１１８】例えば図１６に示すように、ＶＣＯＭの電
圧レベルがＶＣ１からＶＣ２或いはＶＣ２からＶＣ１に
変化すると、データ線Ｓの電圧レベルもＶＳ１からＶＳ
２或いはＶＳ２からＶＳ１に変化する。この場合、デー
タ線Ｓに他の寄生容量がついていないような理想的な場
合には、ＶＳ２−ＶＳ１＝ＶＣ２−ＶＣ１になる。しか
しながら、実際には、データ線Ｓと基板との間やデータ
線Ｓと大気との間などにも寄生容量が存在するため、Ｖ
Ｓ２−ＶＳ１＜ＶＣ２−ＶＣ１になる。
【０１１９】本実施形態では、このような寄生容量ＣＰ
Ａによるデータ線Ｓの電圧レベルの変化を積極利用し
て、液晶装置の低消費電力化を実現している。
【０１２０】例えば図１７のタイミング波形図のＢ１で
は、対向電極ＶＣＯＭの電圧レベルがＶＳＳ（第２の電
源）側のＶＣ１からＶＤＤ（第１の電源）側のＶＣ２に
変化している。この場合に本実施形態では、この電圧レ
ベルの切り替わりのタイミングで、Ｂ２に示すようにデ
ータ線Ｓ（演算増幅回路の出力）をハイインピーダンス
状態に設定している（図１０〜図１１（Ｂ）参照）。
【０１２１】このようにデータ線Ｓをハイインピーダン
ス状態に設定すると、データ線Ｓは非駆動状態になる。
従って、ＶＣＯＭとデータ線Ｓとの間の寄生容量ＣＰＡ
（図１４〜図１６参照）により、図１７のＢ３に示すよ
うにデータ線Ｓの電圧レベルがＶＤＤ側（高電位側）に
変化する。
【０１２２】そして本実施形態では図１７のＢ４に示す
ように、ＶＣＯＭがＶＣ２になる期間Ｔ２においては、
Ｎ型の演算増幅器ＯＰ２によりデータ線Ｓを駆動してい
る（図７（Ａ）〜図９参照）。従って、図１７のＢ３に
示すようにＶＤＤ側に変化したデータ線の電圧レベル
が、Ｂ５に示すように演算増幅器ＯＰ２の駆動によりＶ
ＳＳ側（低電位側）に変化して、階調レベル（図５参
照）に対応したＢ６に示す電圧レベルに設定されること
になる。
【０１２３】この場合に、ＯＰ２は、図９に示すように
Ｎ型の駆動トランジスタＮＴ２３を有するＮ型の演算増
幅器である。従って、このＶＳＳ側に設けられた駆動ト
ランジスタＮＴ２３の駆動能力を利用して、図１７のＢ
５に示すようにデータ線Ｓの電圧レベルをＶＳＳ側（低
電位側）に容易に変化させることができる。逆に言え
ば、データ線Ｓの電圧レベルをＶＤＤ側（高電位側）に
変化させる必要がないため、図９の電流源ＩＳ２２に流
れる電流を少なくできる（或いは無くすことができ
る）。従って、演算増幅回路の低消費電力化を図れ、液
晶装置の低消費電力化も図れるようになる。
【０１２４】一方、図１７のＢ１１では、ＶＣＯＭの電
圧レベルがＶＤＤ側のＶＣ２からＶＳＳ側のＶＣ１に変
化している。この場合に本実施形態では、この電圧レベ
ルの切り替わりのタイミングで、Ｂ１２に示すようにデ
ータ線Ｓをハイインピーダンス状態に設定している。
【０１２５】このようにデータ線Ｓをハイインピーダン
ス状態に設定すると、データ線Ｓは非駆動状態になる。
従って、ＶＣＯＭとデータ線Ｓとの間の寄生容量ＣＰＡ
により、図１７のＢ１３に示すように、データ線Ｓの電
圧レベルがＶＳＳ側に変化する。
【０１２６】そして本実施形態では図１７のＢ１４に示
すように、ＶＣＯＭがＶＣ１になる期間Ｔ１において
は、Ｐ型の演算増幅器ＯＰ１によりデータ線Ｓを駆動し
ている。従って、図１７のＢ１３に示すようにＶＳＳ側
に変化したデータ線の電圧レベルが、Ｂ１５に示すよう
に演算増幅器ＯＰ１の駆動によりＶＤＤ側に変化して、
階調レベルに対応したＢ１６に示す電圧レベルに設定さ
れることになる。
【０１２７】この場合に、ＯＰ１は、図８に示すように
Ｐ型の駆動トランジスタＰＴ１３を有するＰ型の演算増
幅器である。従って、このＶＤＤ側に設けられた駆動ト
ランジスタＰＴ１３の駆動能力を利用して、図１７のＢ
１５に示すようにデータ線Ｓの電圧レベルをＶＤＤ側に
容易に変化させることができる。逆に言えば、データ線
Ｓの電圧レベルをＶＳＳ側に変化させる必要がないた
め、図８の電流源ＩＳ１２に流れる電流を少なくできる
（或いは無くすことができる）。従って、演算増幅回路
の低消費電力化を図れ、液晶装置の低消費電力化も図れ
るようになる。
【０１２８】例えば、ＶＣＯＭの電圧レベルの切り替え
時にデータ線Ｓをハイインピーダンス状態に設定しない
手法では、演算増幅回路によりデータ線Ｓは常に駆動状
態になる。従って、ＶＣＯＭの電圧レベルが変化して
も、寄生容量ＣＰＡによる容量結合では、データ線Ｓの
電圧レベルは図１７のＢ３やＢ１３に示すようには変化
しない。従って、図５のＡ１〜Ａ４で説明したように、
データ線Ｓの電圧レベルを変化させる方向が、階調レベ
ルに依存してしまい、１つの方向に特定できない。この
ため、データ線Ｓの電圧レベルをＶＤＤ側にもＶＳＳ側
にも同じ駆動力で変化させることができる図６のＡＢ級
の演算増幅回路を使用せざるを得なかった。そして、こ
のＡＢ級の演算増幅回路は消費電力が大きいため、液晶
装置の低消費電力化を実現できなかった。
【０１２９】これに対して本実施形態では、ＶＣＯＭと
データ線Ｓの間の寄生容量ＣＰＡを積極的に利用するこ
とで、図１７のＢ３やＢ１３に示すようにデータ線Ｓの
電圧レベルをデータ線Ｓの駆動の前にＶＤＤ側やＶＳＳ
側に変化させることに成功している。
【０１３０】そして、図１７のＢ３に示すようにデータ
線Ｓの電圧レベルがその駆動の前にＶＤＤ側に変化した
場合には、その後にデータ線Ｓの電圧レベルを変化させ
る方向は、階調レベルに依存せずＶＳＳ側になる。従っ
て、データ線Ｓを駆動する演算増幅器として、ＶＤＤ側
の駆動力は弱いがＶＳＳ側の駆動力が強いＮ型の演算増
幅器ＯＰ２を使用できるようになる。
【０１３１】一方、図１７のＢ１３に示すようにデータ
線Ｓの電圧レベルがその駆動の前にＶＳＳ側に変化した
場合には、その後にデータ線Ｓの電圧レベルを変化させ
る方向は、階調レベルに依存せずＶＤＤ側になる。従っ
て、データ線Ｓを駆動する演算増幅器として、ＶＳＳ側
の駆動力は弱いがＶＤＤ側の駆動力が強いＰ型の演算増
幅器ＯＰ１を使用できるようになる。
【０１３２】そしてこれらのＰ型、Ｎ型の演算増幅器Ｏ
Ｐ１、ＯＰ２は共に消費電力が小さい。従って本実施形
態によれば、図６のＡＢ級の演算増幅回路を使用する手
法に比べて格段に低消費電力化を図れる。
【０１３３】なお、図１７のＢ３、Ｂ１３でのデータ線
Ｓの電圧レベルの変化幅は、ＣＰＡ以外の他の寄生容量
（例えば大気との間の寄生容量）が大きいと、小さくな
ってしまう。そして、データ線Ｓの電圧レベルの変化幅
が小さいと、階調レベルによっては、図１７のＢ５にお
いてデータ線Ｓの電圧レベルを逆のＶＤＤ側に変化させ
たり、Ｂ１５において逆のＶＳＳ側に変化させなければ
ならない事態も生じる。
【０１３４】しかしながら、このような事態が生じた場
合でも、Ｂ３での電圧レベルの変化は、Ｎ型の演算増幅
器ＯＰ２の駆動の助けになる。即ち、演算増幅器ＯＰ２
の電流源ＩＳ２２（図９参照）がデータ線Ｓの電圧レベ
ルをＶＤＤ側に変化させる時間を短縮できる。同様に、
Ｂ１３での電圧レベルの変化も、Ｐ型の演算増幅器ＯＰ
１の駆動の助けになる。即ち、演算増幅器ＯＰ１の電流
源ＩＳ１２（図８参照）がデータ線Ｓの電圧レベルをＶ
ＳＳ側に変化させる時間を短縮できる。
【０１３５】なお、図１７では演算増幅回路の出力をハ
イインピーダンス状態に設定することで、Ｂ３、Ｂ１３
に示すようにデータ線Ｓの電圧レベルを変化させている
が、例えば電圧レベルを変化させるための付加的なトラ
ンジスタ（例えばプリチャージ用トランジスタ）を用い
た他の手法により、ＶＣＯＭの切り替え時にデータ線Ｓ
の電圧レベルを変化させてもよい。
【０１３６】但し、図１７のように演算増幅回路の出力
をハイインピーダンス状態に設定する手法によれば、Ｖ
ＣＯＭによる表示パネルの充放電を有効利用して、デー
タ線Ｓの電圧レベルをＢ３、Ｂ１３に示すように変化さ
せることができる。従って、付加的なトランジスタを用
いる上記手法に比べて、より低消費電力化を図れる。
【０１３７】４．演算増幅回路の詳細例 図１８に、演算増幅回路の詳細な構成例を示す。
【０１３８】図１８の演算増幅回路が図７（Ａ）〜図１
１（Ｂ）で説明した演算増幅回路と異なるのは、演算増
幅器ＯＰ１がＮ型トランジスタＮＴ１４、ＮＴ１６、Ｐ
型トランジスタＰＴ１４を含み、演算増幅器ＯＰ２がＰ
型トランジスタＰＴ２４、ＰＴ２６、Ｎ型トランジスタ
ＮＴ２４を含む点である。
【０１３９】なお図１８において、基準電圧（バイアス
電圧）ＶＢ１がゲート電極に接続されたＮ型トランジス
タＮＴ１３、ＮＴ１５、基準電圧ＶＢ２がゲート電極に
接続されたＰ型トランジスタＰＴ２３、ＰＴ２５は、各
々、図８、図９の電流源ＩＳ１１、ＩＳ１２、ＩＳ２
１、ＩＳ２２に相当するものである。また、ＲＰは、演
算増幅回路の出力の静電気保護のための抵抗である。
【０１４０】４．１ 電流源のオン・オフ制御 本実施形態では、図１８のトランジスタＮＴ１４、ＮＴ
１６、ＰＴ２４、ＰＴ２６を用いて、演算増幅器ＯＰ
１、ＯＰ２の電流源ＩＳ１１（ＮＴ１３）、ＩＳ１２
（ＮＴ１５）、ＩＳ２１（ＰＴ２３）、ＩＳ２２（ＰＴ
２５）のオン・オフ制御を行い、演算増幅器の動作のオ
ン・オフ制御を実現している。
【０１４１】ここで、Ｎ型トランジスタＮＴ１４、ＮＴ
１６のゲート電極には信号ＯＦＦ１Ｄ、ＯＦＦ１Ｑが接
続され、Ｐ型トランジスタＰＴ２４、ＰＴ２６のゲート
電極には信号ＸＯＦＦ２Ｄ、ＸＯＦＦ２Ｑが接続されて
いる。そして、これらのＯＦＦ１Ｄ、ＯＦＦ１Ｑ、ＸＯ
ＦＦ２Ｄ、ＸＯＦＦ２Ｑは、例えば図１９（Ａ）のタイ
ミング波形図に示されるように信号制御される。なお、
ＸＯＦＦ２Ｄ、ＸＯＦＦ２Ｑの’Ｘ’は、負論理という
意味である。
【０１４２】例えば、対向電極ＶＣＯＭがＶＣ１になる
期間Ｔ１（第１の期間）では、ＯＦＦ１Ｄ、ＯＦＦ１Ｑ
がＨレベル（アクティブ）になり、図１８のＮ型トラン
ジスタＮＴ１４、ＮＴ１６がオンになる。これにより、
演算増幅器ＯＰ１の電流源ＩＳ１１（ＮＴ１３）、ＩＳ
１２（ＮＴ１５）に流れる電流がオンになり、演算増幅
器ＯＰ１が動作状態になる。
【０１４３】また、この期間Ｔ１においては、ＸＯＦＦ
２Ｄ、ＸＯＦＦ２ＱがＨレベル（非アクティブ）にな
り、Ｐ型トランジスタＰＴ２４、ＰＴ２６がオフにな
る。これにより、演算増幅器ＯＰ２の電流源ＩＳ２１
（ＰＴ２３）、ＩＳ２２（ＰＴ２５）に流れる電流がオ
フになり、演算増幅器ＯＰ２が非動作状態になる。
【０１４４】このように、期間Ｔ１においては、演算増
幅器ＯＰ１を動作状態に設定する一方で、演算増幅器Ｏ
Ｐ２を非動作状態に設定することで、低消費電力化を図
れる。即ち、ＯＰ１、ＯＰ２が共に動作状態になる場合
に比べて、消費電力を半分に抑えることができる。そし
て、期間Ｔ１では、選択回路７０により演算増幅器ＯＰ
１の出力だけが選択されており、データ線ＳはこのＯＰ
１により駆動される。従って、この期間Ｔ１において演
算増幅器ＯＰ２が非動作状態になっても、データ線Ｓの
駆動に支障はない。
【０１４５】対向電極ＶＣＯＭがＶＣ２になる期間Ｔ２
（第２の期間）では、ＯＦＦ１Ｄ、ＯＦＦ１ＱがＬレベ
ル（非アクティブ）になり、図１８のＮ型トランジスタ
ＮＴ１４、ＮＴ１６がオフになる。これにより、演算増
幅器ＯＰ１の電流源ＩＳ１１、ＩＳ１２に流れる電流が
オフになり、演算増幅器ＯＰ１が非動作状態になる。
【０１４６】また、この期間Ｔ２においては、ＸＯＦＦ
２Ｄ、ＸＯＦＦ２ＱがＬレベル（アクティブ）になり、
Ｐ型トランジスタＰＴ２４、ＰＴ２６がオンになる。こ
れにより、演算増幅器ＯＰ２の電流源ＩＳ２１、ＩＳ２
２に流れる電流がオンになり、演算増幅器ＯＰ２が動作
状態になる。
【０１４７】このように、期間Ｔ２においては、演算増
幅器ＯＰ２を動作状態に設定する一方で、演算増幅器Ｏ
Ｐ１を非動作状態に設定することで、低消費電力化を図
れる。即ち、ＯＰ１、ＯＰ２が共に動作状態になる場合
に比べて、消費電力を半分に抑えることができる。そし
て、期間Ｔ２では、選択回路７０により演算増幅器ＯＰ
２の出力だけが選択されており、データ線ＳはこのＯＰ
２により駆動される。従って、この期間Ｔ２において演
算増幅器ＯＰ１が非動作状態になっても、データ線Ｓの
駆動に支障はない。
【０１４８】このように本実施形態では、信号ＯＦＦ１
Ｄ、ＯＦＦ１Ｑ、ＸＯＦＦ２Ｄ、ＸＯＦＦ２Ｑにより制
御されるトランジスタＮＴ１４、ＮＴ１６、ＰＴ２４、
ＰＴ２６を設けることで、使用してない方の演算増幅器
の電流源をオフにし、演算増幅回路の低消費電力化に成
功している。
【０１４９】なお、図１９（Ｂ）に示すタイミング波形
図のように、ＯＦＦ１Ｄ、ＯＦＦ１Ｑ、ＸＯＦＦ２Ｄ、
ＸＯＦＦ２Ｑを信号制御してもよい。
【０１５０】即ち図１９（Ｂ）では、期間Ｔ１、Ｔ２の
切り替えに応じてＯＦＦ１Ｄ、ＸＯＦＦ２Ｄは変化する
が、ＯＦＦ１Ｑ、ＸＯＦＦ２Ｑは変化しない。そしてＯ
ＦＦ１ＱはＨレベルに固定される一方で、ＸＯＦＦ２Ｑ
はＬレベルに固定される。
【０１５１】そして、ＯＦＦ１Ｄ、ＸＯＦＦ２Ｄを変化
させることで、図１８の演算増幅器ＯＰ１、ＯＰ２の差
動部が含む電流源ＩＳ１１、ＩＳ２１がオン・オフ制御
されるようになる。
【０１５２】一方、ＯＦＦ１Ｑ、ＸＯＦＦ２ＱをＨレベ
ル、Ｌレベルに固定することで、演算増幅器ＯＰ１、Ｏ
Ｐ２の出力部が含む電流源ＩＳ１２、ＩＳ２２は常にオ
ン状態になる。
【０１５３】例えば、演算増幅器の差動部の電流源ＩＳ
１１、ＩＳ２１に流れる電流が大きいと、演算増幅器の
応答速度や周波数特性を向上できるため、これらの電流
は大きいのが一般的である。従って、電流源ＩＳ１１、
ＩＳ２１に流れる電流をオン・オフ制御することで、よ
り効果的な低消費電力化を実現できる。
【０１５４】一方、図１７のＢ５、Ｂ１５で説明したよ
うに、本実施形態では、演算増幅器の出力部の電流源Ｉ
Ｓ１２、ＩＳ２２については、それほど電流供給能力
（駆動能力）が要求されない。従って、これらの電流源
ＩＳ１２、ＩＳ２２に流れる電流については、オン・オ
フ制御せずに、常にオンにするようにしても、信号ＳＥ
Ｌ１、ＳＥＬ２によりＰＴ１４、ＮＴ２４を介してＰＴ
１３、ＮＴ２３がオフするので、それほど消費電力は増
えない。そして、電流源ＩＳ１２、ＩＳ２２に常に電流
を流すようにすれば、演算増幅器ＯＰ１、ＯＰ２の出力
Ｑ１、Ｑ２の電圧レベルを安定化でき、駆動トランジス
タＰＴ１３、ＮＴ２３のオフ時に出力Ｑ１、Ｑ２の電圧
レベルをＬレベル（ＶＳＳ）、Ｈレベル（ＶＤＤ）に設
定できるようになる。これにより、後述するように、出
力Ｑ１、Ｑ２の電圧レベルが不定になることで生じる不
具合を効果的に防止できる。
【０１５５】なお、図１９（Ａ）、（Ｂ）では、電流源
ＩＳ１１、ＩＳ１２、ＩＳ２１、ＩＳ２２に流れる電流
をオフにする制御を行っているが、これらの電流を完全
にはオフにせずに、電流が少なくなるように制限するよ
うにしてもよい。
【０１５６】４．２ 駆動トランジスタのオン・オフ制
御 本実施形態では、図１８のトランジスタＰＴ１４、ＮＴ
２４を用いて、演算増幅器ＯＰ１、ＯＰ２の駆動トラン
ジスタＰＴ１３、ＮＴ２３のオン・オフ制御を行い、Ｏ
Ｐ１、ＯＰ２の出力Ｑ１、Ｑ２が不定状態になるのを防
止している。
【０１５７】ここで、Ｐ型トランジスタＰＴ１４のゲー
ト電極には信号ＳＥＬ１が接続される。このＳＥＬ１
は、トランスファー・ゲートＴＧ１のオン・オフ制御に
も使用され、演算増幅器ＯＰ１の選択・非選択を指示す
る信号である（図１１（Ａ）、（Ｂ）参照）。
【０１５８】また、Ｎ型トランジスタＮＴ２４のゲート
電極には信号ＳＥＬ２の反転信号が接続される。このＳ
ＥＬ２は、トランスファー・ゲートＴＧ２のオン・オフ
制御にも使用され、演算増幅器ＯＰ２の選択・非選択を
指示する信号である。
【０１５９】これらのＳＥＬ１、ＳＥＬ２は、例えば図
２０のタイミング波形図に示されるように信号制御され
る。
【０１６０】例えば、対向電極ＶＣＯＭがＶＣ１になる
期間Ｔ１では、ＳＥＬ１がＨレベル（アクティブ）にな
り、図１８のトランスファー・ゲートＴＧ１がオンにな
る。従って、演算増幅器ＯＰ１が選択されて、その出力
Ｑ１がデータ線Ｓに接続されることになる。
【０１６１】一方、この期間Ｔ１においては、ＳＥＬ２
がＬレベル（非アクティブ）になり、このＳＥＬ２の反
転信号が入力されるＮ型トランジスタＮＴ２４がオンに
なる。これにより、駆動トランジスタＮＴ２３のゲート
電極に接続されるＸＤＱ２がＬレベルになり、ＮＴ２３
がオフになる。従って、演算増幅器ＯＰ２の出力Ｑ２の
電圧レベルは、電流源ＩＳ２２によりＶＤＤ側に引っ張
られ、Ｈレベルに設定される。即ち、演算増幅器ＯＰ２
が非動作状態になる期間Ｔ１において、ＯＰ２の出力Ｑ
２の電圧レベルが不定になる事態を防止できる。
【０１６２】また、対向電極ＶＣＯＭがＶＣ２になる期
間Ｔ２では、ＳＥＬ２がＨレベル（アクティブ）にな
り、図１８のトランスファー・ゲートＴＧ２がオンにな
る。従って、演算増幅器ＯＰ２が選択されて、その出力
Ｑ２がデータ線Ｓに接続されることになる。
【０１６３】一方、この期間Ｔ２においては、ＳＥＬ１
がＬレベル（非アクティブ）になり、このＳＥＬ１が入
力されるＰ型トランジスタＰＴ１４がオンになる。これ
により、駆動トランジスタＰＴ１３のゲート電極に接続
されるＸＤＱ１がＨレベルになり、ＰＴ１３がオフにな
る。従って、演算増幅器ＯＰ１の出力Ｑ１の電圧レベル
は、電流源ＩＳ１２によりＶＳＳ側に引っ張られ、Ｌレ
ベルに設定される。即ち、演算増幅器ＯＰ１が非動作状
態になる期間Ｔ２において、ＯＰ１の出力Ｑ１の電圧レ
ベルが不定になる事態を防止できる。
【０１６４】以上のように本実施形態では、演算増幅器
ＯＰ２が選択されて、ＯＰ２がデータ線Ｓを駆動する前
の期間においては、図２０のＥ１に示すように、ＯＰ２
が含む駆動トランジスタＮＴ２３のゲート電極がＬレベ
ルになり、ＮＴ２３がオフになる。この時に電流源ＩＳ
２２は常時オンになっているため、演算増幅器ＯＰ２の
出力Ｑ２の電圧レベルはＶＤＤ側に変化して、Ｈレベル
になる。
【０１６５】従って、その後に、図２０のＥ２に示すよ
うに演算増幅器ＯＰ２の選択のためにトランスファー・
ゲートＴＧ２がオンになった場合にも、電荷再分配の悪
影響を最小限に抑えることができる。
【０１６６】即ち本実施形態では、演算増幅器ＯＰ２に
よるデータ線駆動の前に、図２０のＥ３に示すようにデ
ータ線Ｓ（演算増幅回路の出力）がハイインピーダンス
状態に設定される。そして、この状態でＶＣＯＭをＶＣ
１からＶＣ２に変化させることで、図１７のＢ３で説明
したようにデータ線Ｓの電圧レベルが上昇する。
【０１６７】ところが、その後に図１８のトランスファ
ー・ゲートＴＧ２がオンになった時に、演算増幅器ＯＰ
２の出力Ｑ２がＬレベルになっていると、せっかく図１
７のＢ３に示すように上昇したデータ線Ｓの電圧レベル
が、電荷の再分配により低下してしまう。これにより、
その後の演算増幅器ＯＰ２によるデータ線駆動が妨げら
れる事態が生じる。
【０１６８】本実施形態によれば、演算増幅器ＯＰ２に
よるデータ線駆動の前の期間において、図２０のＥ１に
示すようにＯＰ２の駆動トランジスタＮＴ２３がオフに
なり、ＯＰ２の出力Ｑ２がＨレベルになるため、電荷再
分配による悪影響を最小限に抑えることができ、上記の
ような事態を防止できる。
【０１６９】同様に本実施形態では、演算増幅器ＯＰ１
が選択されて、ＯＰ１がデータ線Ｓを駆動する前の期間
においては、図２０のＥ１１に示すように、ＯＰ１が含
む駆動トランジスタＰＴ１３のゲート電極がＨレベルに
なり、ＰＴ１３がオフになる。この時に電流源ＩＳ１２
は常時オンになっているため、演算増幅器ＯＰ１の出力
Ｑ１の電圧レベルはＶＳＳ側に変化して、Ｌレベルにな
る。
【０１７０】従って、その後に、図２０のＥ１２に示す
ように演算増幅器ＯＰ１の選択のためにトランスファー
・ゲートＴＧ１がオンになった場合にも、電荷再分配の
悪影響を最小限に抑えることができる。
【０１７１】即ち本実施形態では、演算増幅器ＯＰ１に
よるデータ線Ｓの駆動の前に、図２０のＥ１３に示すよ
うにデータ線Ｓがハイインピーダンス状態に設定され
る。そして、この状態でＶＣＯＭをＶＣ２からＶＣ１に
変化させることで、図１７のＢ１３で説明したようにデ
ータ線Ｓの電圧レベルが低下する。
【０１７２】ところが、その後に図１８のトランスファ
ー・ゲートＴＧ１がオンになった時に、演算増幅器ＯＰ
１の出力Ｑ１がＨレベルになっていると、せっかく図１
７のＢ１３に示すように低下したデータ線Ｓの電圧レベ
ルが、電荷の再分配により上昇してしまう。これによ
り、その後の演算増幅器ＯＰ１によるデータ線駆動が妨
げられる事態が生じる。
【０１７３】本実施形態によれば、演算増幅器ＯＰ１に
よるデータ線駆動の前の期間において、図２０のＥ１１
に示すようにＯＰ１の駆動トランジスタＰＴ１３がオフ
になり、ＯＰ１の出力Ｑ１がＬレベルになるため、電荷
再分配による悪影響を最小限に抑えることができ、上記
のような事態を防止できる。
【０１７４】５．クランプ回路 さて、本実施形態では液晶装置の更なる低消費電力化を
図るため、図２１（Ａ）に示すように、演算増幅回路の
出力Ｑのハイインピーダンス制御を行うと共に、この出
力Ｑにクランプ回路８０を設けている。このクランプ回
路８０により、演算増幅回路の出力Ｑ（データ線Ｓ）
は、演算増幅回路の電源ＶＤＤ、ＶＳＳ間の電圧範囲と
同一又は広い範囲の電圧範囲にクランプされるようにな
る。これにより、余剰電荷を電源ＶＤＤ又はＶＳＳ側に
戻すことができ、液晶装置の低消費電力化を図れる。
【０１７５】図２１（Ａ）に示すように、このクランプ
回路８０は、ＶＳＳ（第２の電源）とデータ線Ｓの間に
設けられたダイオードＤＩ１（クランプ素子）と、デー
タ線ＳとＶＤＤ（第１の電源）と間に設けられたダイオ
ードＤＩ２を含む。ここで、ＤＩ１は、ＶＳＳからデー
タ線Ｓへと向かう方向を順方向とするダイオードであ
り、ＤＩ２は、データ線ＳからＶＤＤへと向かう方向を
順方向とするダイオードである。
【０１７６】図２１（Ｂ）にＶＳＳ側に設けられるダイ
オードＤＩ１の素子構造の例を示す。図２１（Ｂ）に示
すように、このダイオードＤＩ１は、アクティブ領域ｐ
+を介してＶＳＳに接続されるｐウェル領域ｐ-を正極側
電極とし、アクティブ領域ｎ+を負極側電極としてい
る。
【０１７７】図２１（Ｃ）にＶＤＤ側に設けられるダイ
オードＤＩ２の素子構造の例を示す。図２１（Ｃ）に示
すように、このダイオードＤＩ２は、アクティブ領域ｐ
+を正極側電極とし、アクティブ領域ｎ+を介してＶＤＤ
に接続されるｎウェル領域ｎ-を負極側電極としてい
る。
【０１７８】これらのダイオードＤＩ１、ＤＩ２は、演
算増幅回路の保護回路としても使用されるものである。
より具体的には、これらのダイオードＤＩ１、ＤＩ２
は、演算増幅回路（駆動回路）が形成される半導体デバ
イス（半導体チップ）のＩ／Ｏ回路（Ｉ／Ｏパッド）に
含ませることができる。
【０１７９】なお、ダイオードをＶＤＤ側、ＶＳＳ側の
両方には設けず、一方側にのみ設けてもよい。また、演
算増幅回路の出力トランジスタ（例えば図１８のＴＧ
１、ＴＧ２）を、ダイオードＤＩ１、ＤＩ２（クランプ
回路）として用いるようにしてもよい。
【０１８０】次に、図２１（Ａ）のようなクランプ回路
８０を設けることによる低消費電力化手法の原理につい
て説明する。なお、以下では説明を簡素化するため、Ｖ
ＳＳ、ＶＤＤが０Ｖ、５Ｖであり、ＶＣＯＭのＶＣ１、
ＶＣ２も０Ｖ、５Ｖであると仮定して説明を行う。
【０１８１】例えば図２２（Ａ）のＦ１に示すようにＶ
ＣＯＭが０Ｖの時のデータ線Ｓの書き込み電圧ＶＳ（階
調電圧）が３Ｖであったとする。そして、この状態で、
図２２（Ａ）のＦ１、Ｆ２に示すように、ＶＣＯＭが０
Ｖ（ＶＣ１）から５Ｖ（ＶＣ２）に変化したとする。こ
の時、本実施形態では、演算増幅回路の出力がハイイン
ピーダンス状態に設定されているため（図１０〜図１１
（Ｂ）参照）、ＶＣＯＭとデータ線Ｓの間の寄生容量Ｃ
ＰＡにより（図１６参照）、データ線Ｓは３Ｖ（ＶＳ）
からＶＳ＋ＶＣ２＝８Ｖに変化しようとする。
【０１８２】ところが本実施形態では、図２１（Ａ）に
示すように演算増幅回路の出力にクランプ回路８０が設
けられている。従って、データ線Ｓが８Ｖに変化しよう
としても、この８Ｖの電圧はクランプ回路８０によりク
ランプされて、ＶＤＤ＋０．６Ｖ＝５．６Ｖになる。こ
こで０．６ＶはダイオードのＰＮ接合の順方向電圧であ
る。
【０１８３】そして、このように８Ｖの電圧がクランプ
されて５．６Ｖになると、ＥＱ１＝（８Ｖ−５．６Ｖ）
×ＣＰＡの電荷が電源ＶＤＤ側に戻され、駆動回路が含
む演算増幅回路などの動作に再利用される。即ち、表示
パネルのＶＣＯＭを変化させるのに使用されたエネルギ
ーが捨てられずに電源に戻され、再利用されるようにな
るため、低消費電力化を図れる。
【０１８４】そして、データ線Ｓ（演算増幅回路の出力
Ｑ）の電圧レベルが、８Ｖから５．６Ｖに低下したとし
ても、階調電圧（０〜５Ｖ）よりは十分に高い。従っ
て、図１７のＢ３、Ｂ５、Ｂ１３、Ｂ１５で説明した本
実施形態のデータ線駆動手法の妨げにもならない。
【０１８５】次に、図２２（Ａ）のＦ３に示すようにＶ
ＣＯＭが５Ｖの状態で、２Ｖの書き込み電圧ＶＳ（階調
電圧）がデータ線Ｓの書き込まれたとする。そして、図
２２（Ａ）のＦ３、Ｆ４に示すように、ＶＣＯＭが５Ｖ
（ＶＣ２）から０Ｖ（ＶＣ１）に変化したとする。この
時、本実施形態では、演算増幅回路の出力がハイインピ
ーダンス状態に設定されているため、ＶＣＯＭとデータ
線Ｓの間の寄生容量ＣＰＡにより、データ線Ｓは２Ｖか
ら−３Ｖに変化しようとする。
【０１８６】ところが本実施形態では、図２１（Ａ）に
示すように演算増幅回路の出力にクランプ回路８０が設
けられている。従って、データ線Ｓが−３Ｖに変化しよ
うとしても、この−３Ｖの電圧はクランプ回路８０によ
りクランプされて、ＶＳＳ−０．６Ｖ＝−０．６Ｖにな
る。
【０１８７】そして、このように−３Ｖの電圧がクラン
プされて−０．６Ｖになると、ＥＱ２＝｛−０．６−
（−３Ｖ）｝×ＣＰＡの電荷が電源ＶＳＳ側に戻され、
再利用されるため、低消費電力化を図れるようになる。
【０１８８】以上のように本実施形態では、寄生容量Ｃ
ＰＡによりデータ線Ｓの電圧レベルが変化するように、
ＶＣＯＭの切り替え時に演算増幅回路の出力をハイイン
ピーダンス状態に設定している。そして図２２（Ｂ）に
示すように、演算増幅回路の電源ＶＤＤ、ＶＳＳ間の電
圧範囲（５Ｖ〜０Ｖ）と同一又は広い範囲の電圧範囲
（５．６Ｖ〜−０．６Ｖ）に、演算増幅回路の出力をク
ランプしている。従って、このクランプにより余剰とな
った電荷ＥＱ１＝２．４Ｖ×ＣＰＡ、ＥＱ２＝２．４Ｖ
×ＣＰＡが電源ＶＤＤ、ＶＳＳに戻され、液晶装置の低
消費電力化を図れる。
【０１８９】さて、クランプ時に電荷を戻りやすくする
ためには、演算増幅回路の電源とクランプ回路の電源を
異ならせることが望ましい。
【０１９０】より具体的には、図２２（Ｃ）のＦ５に示
すように、演算増幅回路の電源をＶＤＤ、ＶＳＳ（第
１、第２の電源）とし、クランプ回路の電源をＶＤ
Ｄ’、ＶＳＳ’（第３、第４の電源）とした場合に、Ｖ
ＤＤ−ＶＳＳ＞ＶＤＤ’−ＶＳＳ’になるようにする。
即ち、クランプ回路の電源ＶＤＤ’、ＶＳＳ’の電圧範
囲を、演算増幅回路の電源ＶＤＤ、ＶＳＳの電圧範囲よ
りも狭くする。例えばＶＤＤ、ＶＳＳの電圧範囲が５Ｖ
〜０Ｖの場合には、ＶＤＤ’、ＶＳＳ’の電圧範囲を
４．４Ｖ〜０．６Ｖにする。
【０１９１】このようにすれば図２２（Ｃ）のＦ６に示
すように、図２２（Ｂ）に比べて、より多くの電荷を電
源側に戻せるようになる。例えば図２２（Ｂ）ではＥＱ
１＝ＥＱ２＝２．４Ｖ×ＣＰＡの電荷が戻るのに対し
て、図２２（Ｃ）では、ＥＱ１＝ＥＱ２＝３．０Ｖ×Ｃ
ＰＡの電荷が電源側に戻る。従って、より多くの電荷が
電源側に戻されるようになり、液晶装置の更なる低消費
電力化を実現できる。
【０１９２】なお、クランプ回路の電源ＶＤＤ’、ＶＳ
Ｓ’は、図１の電源回路４２の電圧生成機能（階調電圧
の生成機能）を利用して生成できる。
【０１９３】また、ダイオードの順方向電圧をＶＢＤと
した場合に、ＶＤＤ’≧ＶＤＤ−ＶＢＤ、ＶＳＳ’≦Ｖ
ＳＳ＋ＶＢＤの関係が成り立つことが望ましい。例え
ば、ＶＤＤが５Ｖ、ＶＳＳが０Ｖの場合には、ＶＤＤ’
＞４．４Ｖ、ＶＳＳ’＜０．６Ｖにする。
【０１９４】このようにすれば、演算増幅回路によるデ
ータ線駆動の際に、演算増幅回路の駆動電流がクランプ
回路の電源ＶＤＤ’やＶＳＳ’に流れ込んでしまう事態
を防止できる。これにより、演算増幅回路の適正なデー
タ線駆動を実現できる。
【０１９５】なお、ＶＣＯＭの切り替え時に演算増幅回
路の出力をハイインピーダンス状態に設定すると共に演
算増幅回路の出力にクランプ回路を設ける低消費電力化
手法は、図６に示すようなＡＢ級の演算増幅回路にも有
効である。即ち、このようなＡＢ級の演算増幅回路にお
いても、余剰電荷を電源側に戻すことで、その戻した電
荷の分だけ消費電力を節約できる。
【０１９６】６．仮想走査期間 さて、図４で説明した走査（ゲート）ライン反転駆動で
は、図２３に示すように、液晶素子の印加電圧の極性
を、走査期間（走査線）毎に極性反転すると共に、フレ
ーム毎に極性反転する。このようにすることで、液晶素
子に直流電圧が長時間印加される事態が防止され、液晶
素子の劣化を防止できる。
【０１９７】そして、このような走査ライン反転駆動に
おいて、走査線の本数Ｍが偶数（例えば２２８本）であ
る場合には、図２３のＪ１及びＪ２、Ｊ３及びＪ４に示
すように、最終の第Ｍの走査期間での印加電圧極性と、
次のフレームの最初の第１の走査期間での印加電圧極性
とが等しくなってしまう。例えば図２３のＪ１、Ｊ２で
はこれらの極性が共に負極性となり、Ｊ３、Ｊ４では共
に正極性になる。
【０１９８】従って、走査線の本数Ｍが偶数である表示
パネルを、図１７に示すような本実施形態の駆動方法で
駆動すると、次のような問題が生じることが判明した。
【０１９９】例えば図２４の第Ｍ−１の走査期間（第Ｍ
−１の走査線が選択される期間）は、ＶＣＯＭがＶＣ１
になっており、ＶＣ１は階調電圧よりも低いため、液晶
素子の印加電圧が正極性の期間Ｔ１になる。また、最終
の第Ｍの走査期間（第Ｍの走査線が選択される期間）
は、ＶＣＯＭがＶＣ２になっており、ＶＣ２は階調電圧
よりも高いため、液晶素子の印加電圧が負極性の期間Ｔ
２になる。また、次のフレームの最初の第１の走査期間
（第１の走査線が選択される期間）は、ＶＣＯＭがＶＣ
１になっているため、液晶素子の印加電圧が負極性の期
間Ｔ２になる。
【０２００】即ち図２４では、第Ｍの走査期間と次のフ
レームの第１の走査期間は、共に負極性の期間Ｔ２にな
っており、第Ｍの走査期間から次の第１の走査期間に切
り替わっても、Ｋ１に示すようにＶＣＯＭはＶＣ２のま
まであり、極性反転されない。また、第Ｍの走査期間で
も第１の走査期間でも、データ線はＮ型の演算増幅器Ｏ
Ｐ２で駆動されることになる。
【０２０１】このように図２４のＫ１では、ＶＣＯＭ自
体が極性反転されないため、Ｋ２に示すように演算増幅
回路の出力がハイインピーダンス状態なっても、データ
線Ｓの電圧レベルは変化しないことになる。即ち図１７
のＢ１１ではＶＣＯＭが極性反転されることで、Ｂ１３
に示すようにデータ線の電圧レベルがＶＳＳ側に変化し
たが、図２４のＫ１の場合にはデータ線の電圧レベルは
変化しない。
【０２０２】従って、その後の第１の走査期間において
は、データ線の電圧レベルを変化させる方向が階調レベ
ルに依存してしまい（図５のＡ１〜Ａ４参照）、１つの
方向に特定できない。このため、この第１の走査期間に
おいて、図２４のＫ３に示すようにＮ型の演算増幅器Ｏ
Ｐ２でデータ線を駆動すると、階調レベルに応じた電圧
レベルに設定するまでに長時間を要してしまう事態が生
じる。即ち、データ線の電圧レベルを変化させる方向が
ＶＤＤ側であった場合には、電流供給能力が低い図９の
電流源ＩＳ２２でデータ線を駆動しなければならないか
らである。
【０２０３】そこで本実施形態では、第Ｍの走査期間と
第１の走査期間の間に、仮想（ダミー）走査期間を挿入
する手法を採用している。
【０２０４】より具体的には、まず前提として、図２３
に示すような走査ライン反転駆動（当該走査期間でのＶ
ＣＯＭの電圧レベルを、前の走査期間とは異なる電圧レ
ベルに設定する反転駆動）により表示パネル（電気光学
装置）を駆動する。
【０２０５】そして図２５のＬ１に示すように、第Ｍ
（Ｍは偶数）の走査期間においては、ＶＣＯＭをＶＣ２
（広義には、ＶＣ１、ＶＣ２のいずれか一方の電圧レベ
ル）に設定して駆動を行う。
【０２０６】次に図２５のＬ２に示すように、第Ｍの走
査期間の次に仮想（ダミー）走査期間を設け、この仮想
走査期間では、ＶＣＯＭをＶＣ１（広義には、前記一方
とは異なる他方の電圧レベル）に設定して駆動を行う。
即ちＶＣＯＭを極性反転する。
【０２０７】次に図２５のＬ３に示すように、仮想走査
期間の次の第１の走査期間においては、ＶＣＯＭをＶＣ
２（広義には、前記一方の電圧レベル）に設定して駆動
を行う。
【０２０８】また、このようなＶＣＯＭの電圧レベルの
切り替えに応じて、図２５のＬ４、Ｌ５、Ｌ６に示すよ
うに、演算増幅器もＯＰ１（Ｐ型）からＯＰ２（Ｎ
型），ＯＰ２からＯＰ１、ＯＰ１からＯＰ２というよう
に順次切り替える。即ち前の走査期間とは異なる演算増
幅器を用いて、当該走査期間での駆動を行う。
【０２０９】更に、ＶＣＯＭの電圧レベルの切り替えの
際に、演算増幅回路の出力（データ線）をハイインピー
ダンス状態に設定する。
【０２１０】このようにすれば、図２４では、Ｋ１でＶ
ＣＯＭが極性反転しなかったのに対して、図２５では、
Ｌ１、Ｌ２、Ｌ３に示すようにＶＣＯＭが常に極性反転
するようになる。従って、図１７のＢ３、Ｂ１３に示す
ように、寄生容量ＣＰＡを積極利用してデータ線の電圧
レベルを駆動前に変化させることが可能になる。この結
果、図１７のＢ５、Ｂ１５に示すように、階調レベルに
依存せずに、電圧レベルの変化方向が１つの方向に特定
されるようになり、消費電力の少ないＡ級の演算増幅器
ＯＰ１、ＯＰ２を使用できるようになる。この結果、液
晶装置の低消費電力化を図れる。
【０２１１】なお図２５の仮想走査期間においては、そ
の期間の極性に応じた演算増幅器でデータ線を駆動する
ことになる。例えば図２５のＬ２では、正極性の期間Ｔ
１であるため、ＶＤＤ側に電圧レベルを変化させる能力
が高いＰ型の演算増幅器ＯＰ１でデータ線を駆動する。
逆に、仮想走査期間が負極性の期間Ｔ２である場合に
は、ＶＳＳ側に電圧レベルを変化させる能力が高いＮ型
の演算増幅器ＯＰ２でデータ線を駆動することになる。
【０２１２】また、仮想走査期間においては、図１の走
査線駆動回路３０は、走査線Ｇ１〜ＧＭの駆動は行わ
ず、仮想的な走査線を仮想駆動することになる。
【０２１３】より具体的には、例えば走査線の本数Ｍが
２２８本の場合には、図１のコントローラ３０が、図３
のイネーブル入出力信号ＥＩＯを、２２８走査期間毎で
はなく、２２９走査期間毎にシフトレジスタ３２に入力
する。このようにすれれば、第Ｍの走査期間の次の仮想
走査期間においては、シフトレジスタ３２内にはＥＩＯ
が存在しなくなり、実体的な走査線の駆動は行われない
ようになる。
【０２１４】なお、図２５のように仮想走査期間を設け
る手法は、１フレームが複数の駆動フィールドに分割さ
れているような駆動方法にも適用可能である。
【０２１５】また図２５の手法は、演算増幅回路の出力
に付加的なトランジスタ（例えばプリチャージ用トラン
ジスタ）を設けて、駆動前にデータ線の電圧レベルを変
化させる駆動方法にも適用可能である。
【０２１６】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。
【０２１７】例えば本実施形態では、ＴＦＴを用いたア
クティブマトリクス型液晶装置に本発明を適用した場合
について説明したが、本発明が適用される液晶装置はこ
れに限定されない。
【０２１８】また、演算増幅回路の構成も本実施形態で
説明した構成に限定されるものではない。
【０２１９】また、本発明は、液晶装置（ＬＣＤパネ
ル）に限らず、エレクトロルミネッセンス（ＥＬ）装
置、有機ＥＬ装置、プラズマディスプレイ装置にも適用
可能である。
【０２２０】また、本発明は、走査ライン反転駆動に限
らず、他の反転駆動方式にも適用可能である。
【０２２１】また、本発明のうち従属請求項に係る発明
においては、従属先の請求項の構成要件の一部を省略す
る構成とすることもできる。また、本発明の１の独立請
求項に係る発明の要部を、他の独立請求項に従属させる
こともできる。
【図面の簡単な説明】
【図１】液晶装置の構成例を示すブロック図である。
【図２】データ線駆動回路の構成例を示すブロック図で
ある。
【図３】走査線駆動回路の構成例を示すブロック図であ
る。
【図４】液晶装置における種々の反転駆動方式について
説明するための図である。
【図５】対向電極、データ線の電圧レベルの変化につい
て示すタイミング波形図である。
【図６】ＡＢ級の演算増幅回路の構成例を示す図であ
る。
【図７】図７（Ａ）、（Ｂ）は、ＶＣＯＭの切り替えに
応じて演算増幅器を切り替える手法について説明するた
めの図である。
【図８】Ｐ型の演算増幅器の構成例を示す図である。
【図９】Ｎ型の演算増幅器の構成例を示す図である。
【図１０】ＶＣＯＭの切り替え時に演算増幅回路の出力
をハイインピーダンス状態に設定する手法について説明
するための図である。
【図１１】図１１（Ａ）、（Ｂ）も、ＶＣＯＭの切り替
え時に演算増幅回路の出力をハイインピーダンス状態に
設定する手法について説明するための図である。
【図１２】図１２（Ａ）、（Ｂ）は、蓄積容量方式、付
加容量方式について説明するための図である。
【図１３】対向電極、データ線、走査線の電圧レベルの
変化について示すタイミング波形図である。
【図１４】対向電極とデータ線の間の寄生容量について
説明するための図である。
【図１５】対向電極とデータ線の間の寄生容量について
説明するための図である。
【図１６】寄生容量によるデータ線の電圧レベルの変化
について説明するための図である。
【図１７】本実施形態の駆動方法について説明するため
のタイミング波形図である。
【図１８】演算増幅回路の詳細な構成例について示す図
である。
【図１９】図１９（Ａ）、（Ｂ）は、演算増幅回路の電
流源をオン・オフ制御する手法について説明するための
タイミング波形図である。
【図２０】駆動トランジスタをオン・オフ制御する手法
について説明するためのタイミング波形図である。
【図２１】図２１（Ａ）、（Ｂ）、（Ｃ）は、演算増幅
回路の出力にクランプ回路を設ける手法について説明す
るための図である。
【図２２】図２２（Ａ）、（Ｂ）、（Ｃ）は、クランプ
回路を設けることによる低消費電力化手法について説明
するための図である。
【図２３】走査ライン反転駆動について説明するための
図である。
【図２４】仮想走査期間を設けない場合の問題点につい
て説明するためのタイミング波形図である。
【図２５】仮想走査期間を設ける手法について説明する
ためのタイミング波形図である。
【符号の説明】
Ｇ 走査線（ゲート線） Ｓ データ線（ソース線） ＴＦＴ 薄膜トランジスタ（スイッチング素子） ＰＥ 画素電極 ＣＬ 液晶容量 ＣＳ 補助容量 ＶＣＯＭ 対向電極 ＯＰＣ 演算増幅回路 ＯＰ１ 第１の演算増幅器 ＯＰ２ 第２の演算増幅器 Ｔ１ 第１の期間 Ｔ２ 第２の期間 ＣＰＡ 寄生容量（対向電極、データ線間） ＶＣ１ 第１の電圧レベル ＶＣ２ 第２の電圧レベル ＨＩＺ ハイインピーダンス状態 ＶＤＤ 第１の電源 ＶＳＳ 第２の電源 ＰＴ１３、ＮＴ２３ 駆動トランジスタ ＩＳ１１、ＩＳ１２、ＩＳ２１、ＩＳ２２ 電流源 １０ 液晶装置（表示装置） １２ 表示パネル（電気光学装置） ２０ データ線駆動回路（ソースドライバ） ２２ シフトレジスタ ２４ ラインラッチ ２６ ラインラッチ ２８ ＤＡＣ（データ電圧生成回路） ２９ 出力バッファ（演算増幅回路） ３０ 走査線駆動回路（ゲートドライバ） ３２ シフトレジスタ ３４ レベルシフタ ３６ 出力バッファ ４０ コントローラ ４２ 電源回路 ５０ 差動部 ５２ 出力部 ６０ 差動部 ６２ 出力部 ７０ 選択回路 ８０ クランプ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｙ ６２４ ６２４Ｃ Ｆターム(参考） 2H093 NA16 NA32 NA41 NA51 NC22 NC26 NC34 ND39 ND49 NE01 5C006 AC27 AF42 AF69 BB16 BC03 BC06 BC13 BC16 BF25 BF42 EC13 FA47 5C080 AA10 BB05 DD26 JJ02 JJ03 JJ04 KK07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数の走査線と複数のデータ線と走査線
    及びデータ線により特定される画素電極とを有する電気
    光学装置を駆動するための駆動回路であって、 画素電極と電気光学物質を挟んで対向する対向電極の当
    該走査期間での電圧レベルを、前の走査期間での電圧レ
    ベルとは異なる電圧レベルに設定する走査ライン反転駆
    動を行い、 第Ｍの走査期間においては、対向電極の電圧レベルを、
    第１、第２の電圧レベルのいずれか一方の電圧レベルに
    設定して駆動を行い、 前記第Ｍの走査期間の次の仮想走査期間においては、対
    向電極の電圧レベルを、前記一方の電圧レベルとは異な
    る他方の電圧レベルに設定して駆動を行い、 前記仮想走査期間の次の第１の走査期間においては、対
    向電極の電圧レベルを、前記一方の電圧レベルに設定し
    て駆動を行うことを特徴とする駆動回路。
  2. 【請求項２】 請求項１において、 電気光学装置の各データ線を駆動するための演算増幅回
    路を含み、 前記演算増幅回路が、 対向電極の電圧レベルが第１の電圧レベルになる第１の
    期間において、データ線を駆動する第１の演算増幅器
    と、 対向電極の電圧レベルが第２の電圧レベルになる第２の
    期間において、データ線を駆動する第２の演算増幅器と
    を含むことを特徴とする駆動回路。
  3. 【請求項３】 請求項２において、 前記演算増幅回路が、 対向電極の電圧レベルが第１の電圧レベルになる第１の
    期間では、前記第１の演算増幅器の出力を選択してデー
    タ線に接続し、対向電極の電圧レベルが第２の電圧レベ
    ルになる第２の期間では、前記第２の演算増幅器の出力
    を選択してデータ線に接続する選択回路を含むことを特
    徴とする駆動回路。
  4. 【請求項４】 請求項３において、 前記選択回路の出力が、前記第１、第２の期間の切り替
    わりの際の所与の期間において、ハイインピーダンス状
    態に設定されることを特徴とする駆動回路。
  5. 【請求項５】 請求項２乃至４のいずれかにおいて、 前記第１の演算増幅器が、 差動部と、 前記差動部の出力に基づきゲート電極が制御される第１
    導電型の第１の駆動トランジスタを有する出力部とを含
    み、 前記第２の演算増幅器が、 差動部と、 前記差動部の出力に基づきゲート電極が制御される第２
    導電型の第２の駆動トランジスタを有する出力部とを含
    むことを特徴とする駆動回路。
  6. 【請求項６】 請求項１乃至５のいずれかにおいて、 電気光学装置の各データ線を駆動するための演算増幅回
    路を含み、 前記演算増幅回路が、 対向電極の電圧レベルが第１の電源側の第２の電圧レベ
    ルから第２の電源側の第１の電圧レベルに変化し、対向
    電極とデータ線との間の寄生容量による容量結合により
    データ線の電圧レベルが第２の電源側に変化した場合
    に、第２の電源側に変化したデータ線の電圧レベルを第
    １の電源側に変化させ、階調レベルに対応した電圧レベ
    ルに設定し、 対向電極の電圧レベルが第２の電源側の第１の電圧レベ
    ルから第１の電源側の第２の電圧レベルに変化し、対向
    電極とデータ線との間の寄生容量による容量結合により
    データ線の電圧レベルが第１の電源側に変化した場合
    に、第１の電源側に変化したデータ線の電圧レベルを第
    ２の電源側に変化させ、階調レベルに対応した電圧レベ
    ルに設定することを特徴とする駆動回路。
  7. 【請求項７】 請求項１乃至６のいずれかにおいて、 対向電極の電圧レベルが第１の電圧レベルになる第１の
    期間と対向電極の電圧レベルが第２の電圧レベルになる
    第２の期間との切り替わりの際の所与の期間において、
    データ線がハイインピーダンス状態に設定されることを
    特徴とする駆動回路。
  8. 【請求項８】 複数の走査線と複数のデータ線と走査線
    及びデータ線により特定される画素電極とを有する電気
    光学装置を駆動するための駆動方法であって、 画素電極と電気光学物質を挟んで対向する対向電極の当
    該走査期間での電圧レベルを、前の走査期間での電圧レ
    ベルとは異なる電圧レベルに設定する走査ライン反転駆
    動を行い、 第Ｍの走査期間においては、対向電極の電圧レベルを、
    第１、第２の電圧レベルのいずれか一方の電圧レベルに
    設定して駆動を行い、 前記第Ｍの走査期間の次に仮想走査期間を設け、該仮想
    走査期間においては、対向電極の電圧レベルを、前記一
    方の電圧レベルとは異なる他方の電圧レベルに設定して
    駆動を行い、 前記仮想走査期間の次の第１の走査期間においては、対
    向電極の電圧レベルを、前記一方の電圧レベルに設定し
    て駆動を行うことを特徴とする駆動方法。
  9. 【請求項９】 請求項８において、 対向電極の電圧レベルが第１の電圧レベルになる第１の
    期間では、第１の演算増幅器によりデータ線を駆動し、 対向電極の電圧レベルが第２の電圧レベルになる第２の
    期間では、第２の演算増幅器によりデータ線を駆動する
    ことを特徴とする駆動方法。
  10. 【請求項１０】 請求項８又は９において、 対向電極の電圧レベルが第１の電圧レベルになる第１の
    期間と対向電極の電圧レベルが第２の電圧レベルになる
    第２の期間との切り替わりの際の所与の期間において、
    データ線をハイインピーダンス状態に設定することを特
    徴とする駆動方法。
JP2001168520A 2001-06-04 2001-06-04 駆動回路、及び駆動方法 Expired - Fee Related JP3791355B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001168520A JP3791355B2 (ja) 2001-06-04 2001-06-04 駆動回路、及び駆動方法
US10/156,025 US6995741B2 (en) 2001-06-04 2002-05-29 Driving circuit and driving method
TW091111601A TWI230365B (en) 2001-06-04 2002-05-30 Driving circuit, and driving method
EP02012194A EP1265215A3 (en) 2001-06-04 2002-06-03 Circuit for and method of driving the counter electrode of a liquid crystal display panel
KR10-2002-0031282A KR100523883B1 (ko) 2001-06-04 2002-06-04 구동 회로, 및 구동 방법
CNB021222614A CN1183499C (zh) 2001-06-04 2002-06-04 驱动电路及驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001168520A JP3791355B2 (ja) 2001-06-04 2001-06-04 駆動回路、及び駆動方法

Publications (2)

Publication Number Publication Date
JP2002366106A true JP2002366106A (ja) 2002-12-20
JP3791355B2 JP3791355B2 (ja) 2006-06-28

Family

ID=19010738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001168520A Expired - Fee Related JP3791355B2 (ja) 2001-06-04 2001-06-04 駆動回路、及び駆動方法

Country Status (6)

Country Link
US (1) US6995741B2 (ja)
EP (1) EP1265215A3 (ja)
JP (1) JP3791355B2 (ja)
KR (1) KR100523883B1 (ja)
CN (1) CN1183499C (ja)
TW (1) TWI230365B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005284271A (ja) * 2004-03-04 2005-10-13 Seiko Epson Corp コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP2006308784A (ja) * 2005-04-27 2006-11-09 Nec Corp アクティブマトリクス型表示装置及びその駆動方法
JP2007171996A (ja) * 2004-03-04 2007-07-05 Seiko Epson Corp コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
US7317442B2 (en) 2003-03-10 2008-01-08 Nec Electronics Corporation Drive circuit of display apparatus

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073743A1 (fr) * 2000-03-28 2001-10-04 Seiko Epson Corporation Afficheur a cristaux liquides, procede et dispositif de commande d'un afficheur a cristaux liquides, dispositif electronique
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
US7259740B2 (en) * 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
KR100864497B1 (ko) * 2002-07-26 2008-10-20 삼성전자주식회사 액정 표시 장치
JP4464062B2 (ja) * 2003-03-24 2010-05-19 Ｎｅｃエレクトロニクス株式会社 電流駆動回路及び表示装置
GB0318611D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Circuit for signal amplification and use of the same in active matrix devices
JP4154598B2 (ja) 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR100585126B1 (ko) * 2004-02-09 2006-06-01 삼성전자주식회사 보상 앰프를 가지는 액정 표시 장치의 소스 드라이버 및이를 포함하는 액정 표시 장치
JP4026618B2 (ja) * 2004-05-20 2007-12-26 セイコーエプソン株式会社 電気光学装置、その検査方法および電子機器
JP4010308B2 (ja) * 2004-05-24 2007-11-21 ソニー株式会社 表示装置および表示装置の駆動方法
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
TWI301606B (en) * 2004-08-09 2008-10-01 Chi Mei Optoelectronics Corp Device for generating gamma correction voltage and display ultilizing the same
US20060120357A1 (en) * 2004-12-03 2006-06-08 Canon Kabushiki Kaisha Programming circuit, light emitting device using the same, and display device
JP2006163222A (ja) * 2004-12-10 2006-06-22 Seiko Epson Corp 電気光学装置および電子機器
JP4428255B2 (ja) * 2005-02-28 2010-03-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
US7362293B2 (en) * 2005-03-17 2008-04-22 Himax Technologies, Inc. Low power multi-phase driving method for liquid crystal display
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
KR101136298B1 (ko) 2005-05-13 2012-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4241671B2 (ja) * 2005-06-13 2009-03-18 ソニー株式会社 画素不良検査方法、画素不良検査プログラム及び記憶媒体
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
KR101136282B1 (ko) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 액정표시장치
KR100743498B1 (ko) * 2005-08-18 2007-07-30 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
JP4797823B2 (ja) * 2005-10-03 2011-10-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4945119B2 (ja) * 2005-11-16 2012-06-06 株式会社ブリヂストン 情報表示用パネルの駆動方法
JP4415393B2 (ja) 2006-09-26 2010-02-17 エプソンイメージングデバイス株式会社 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP4285567B2 (ja) 2006-09-28 2009-06-24 エプソンイメージングデバイス株式会社 液晶装置の駆動回路、駆動方法、液晶装置および電子機器
US8059075B2 (en) * 2006-10-10 2011-11-15 Sony Corporation Liquid crystal display device and power supply circuit
CN101131808B (zh) * 2007-10-15 2010-06-09 友达光电股份有限公司 液晶显示器及其驱动方法
JP5242130B2 (ja) * 2007-10-31 2013-07-24 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動方法、液晶表示装置、及びｌｃｄドライバ
CN102024399B (zh) * 2009-09-11 2013-08-21 瑞鼎科技股份有限公司 低功率的显示面板驱动方法及驱动电路
KR20120110387A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 화소 회로 및 화소 회로의 구동 방법
WO2012141120A1 (ja) * 2011-04-15 2012-10-18 シャープ株式会社 表示装置および表示方法
CN107507588A (zh) * 2017-08-28 2017-12-22 惠科股份有限公司 显示面板的驱动电路及驱动方法
JP6557369B2 (ja) * 2018-01-30 2019-08-07 ラピスセミコンダクタ株式会社 ディスプレイ駆動装置
KR102554201B1 (ko) * 2018-09-20 2023-07-12 주식회사 디비하이텍 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
WO2020199124A1 (zh) * 2019-04-02 2020-10-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置
CN111312183B (zh) * 2019-11-13 2021-09-03 Tcl华星光电技术有限公司 显示装置及其驱动方法
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62218943A (ja) 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
EP0362974B1 (en) * 1988-10-04 1995-01-11 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
JPH0362094A (ja) 1989-07-31 1991-03-18 Oki Electric Ind Co Ltd アクティブマトリクス型液晶表示装置の階調表示駆動回路
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JPH05210088A (ja) 1991-04-04 1993-08-20 Hitachi Ltd 液晶表示装置の駆動方法
JP3329077B2 (ja) 1993-07-21 2002-09-30 セイコーエプソン株式会社 電源供給装置、液晶表示装置及び電源供給方法
JPH07281641A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイ
JPH07281640A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH07281639A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH08272339A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 液晶表示装置
JPH09230829A (ja) 1996-02-26 1997-09-05 Oki Electric Ind Co Ltd ソースドライバの出力回路
JP3503463B2 (ja) * 1997-02-27 2004-03-08 セイコーエプソン株式会社 セグメントドライバ
KR100262403B1 (ko) * 1997-06-25 2000-08-01 김영환 액정표시소자의 주사라인 구동회로
JP2000267070A (ja) * 1999-03-18 2000-09-29 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
JP2001004974A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路
WO2001073743A1 (fr) * 2000-03-28 2001-10-04 Seiko Epson Corporation Afficheur a cristaux liquides, procede et dispositif de commande d'un afficheur a cristaux liquides, dispositif electronique
JP3506232B2 (ja) 2000-05-30 2004-03-15 シャープ株式会社 液晶表示装置の駆動方法及びその方法を使用する携帯機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317442B2 (en) 2003-03-10 2008-01-08 Nec Electronics Corporation Drive circuit of display apparatus
US8111230B2 (en) 2003-03-10 2012-02-07 Renesas Electronics Corporations Drive circuit of display apparatus
JP2005284271A (ja) * 2004-03-04 2005-10-13 Seiko Epson Corp コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP2007171996A (ja) * 2004-03-04 2007-07-05 Seiko Epson Corp コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP4543964B2 (ja) * 2004-03-04 2010-09-15 セイコーエプソン株式会社 コモン電圧生成回路、電源回路、表示ドライバ及び表示装置
JP2006308784A (ja) * 2005-04-27 2006-11-09 Nec Corp アクティブマトリクス型表示装置及びその駆動方法

Also Published As

Publication number Publication date
EP1265215A2 (en) 2002-12-11
US6995741B2 (en) 2006-02-07
CN1389843A (zh) 2003-01-08
US20030080934A1 (en) 2003-05-01
EP1265215A3 (en) 2003-10-29
JP3791355B2 (ja) 2006-06-28
KR100523883B1 (ko) 2005-10-26
TWI230365B (en) 2005-04-01
CN1183499C (zh) 2005-01-05
KR20020092827A (ko) 2002-12-12

Similar Documents

Publication Publication Date Title
JP3791355B2 (ja) 駆動回路、及び駆動方法
JP3791354B2 (ja) 演算増幅回路、駆動回路、及び駆動方法
JP3820918B2 (ja) 演算増幅回路、駆動回路、及び駆動方法
JP3520418B2 (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
US8125432B2 (en) Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage
US9147361B2 (en) Output circuit, data driver and display device
JP5045318B2 (ja) 駆動回路、電気光学装置及び電子機器
JP4826383B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP4179194B2 (ja) データドライバ、表示装置及びデータドライバの制御方法
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP4543964B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及び表示装置
JP3888350B2 (ja) 演算増幅器及びこれを用いた駆動回路
JP3922261B2 (ja) データドライバ及び表示装置
JP4858250B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP2008096479A (ja) 駆動回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees