JP2001068621A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001068621A
JP2001068621A JP2000168414A JP2000168414A JP2001068621A JP 2001068621 A JP2001068621 A JP 2001068621A JP 2000168414 A JP2000168414 A JP 2000168414A JP 2000168414 A JP2000168414 A JP 2000168414A JP 2001068621 A JP2001068621 A JP 2001068621A
Authority
JP
Japan
Prior art keywords
electronic component
connection terminal
semiconductor device
chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000168414A
Other languages
English (en)
Inventor
Takeshi Kobayashi
壮 小林
Mitsutoshi Azuma
光敏 東
Hiroko Koike
博子 小池
Hiroshi Murayama
啓 村山
Hideaki Sakaguchi
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000168414A priority Critical patent/JP2001068621A/ja
Publication of JP2001068621A publication Critical patent/JP2001068621A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 面積が異なると共に、外部接続端子等の接続
端子が装着される電極端子を含む接続端子用パッドの数
が異なる二個の電子部品が、各々の電極端子形成面が対
向して積層されて成る半導体装置の小型化及び薄肉化を
図り得る半導体装置を提供する。 【解決手段】 面積が異なると共に、外部接続端子等の
接続端子が装着される電極端子を含む接続端子用パッド
の数が異なるチップサイズパッケージ１２とベアチップ
１４とが積層されて成る半導体装置であって、大面積で
且つ接続端子用パッドの数の多いチップサイズパッケー
ジ１２と、小面積で且つ接続端子用パッドの数の少ない
ベアチップ１４とが、フリップチップ接続方式によって
接続され、且つチップサイズパッケージ１２に形成され
た接続端子用パッド１６のうち、ベアチップ１２の接続
端子用パッドと電気的に接続された接続端子用パッドを
除く残余の接続端子用パッド１６に、ばね性を呈する線
状の接続端子２２が立設されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳細には面積が異なると共に、外
部接続端子等の接続端子が装着される電極端子を含む接
続端子用パッドの数が異なる二個の電子部品のうち、大
面積で且つ接続端子用パッドの数が多く形成された、半
導体素子を具備する第１電子部品と、小面積で且つ接続
端子用パッドの数が少なく形成された第２電子部品と
が、各々の電極端子形成面が対向して積層されて成る半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、図１６に示す二個の半導体素子１
０２、１０４が積層されて成る半導体装置１００が使用
されつつある。かかる図１６に示す半導体装置１００
は、面積が異なる半導体素子１０２、１０４のうち、基
板１０６に接着された大面積の半導体素子１０４上に、
小面積の半導体素子１０２が接着されている。かかる半
導体装置１００を構成する半導体素子１０２は、その一
面側には、基板１０６に形成された接続用パッド１０
８、１０８・・とワイヤ１１０、１１０・・によって電
気的に接続される電極端子１１２、１１２・・が形成さ
れ、且つ電極端子１１２の形成面の反対側面に、半導体
素子１０４の一面側が接着されている。
【０００３】この半導体素子１０２に接着された半導体
装置１０４は、その接着面に、基板１０６に形成された
接続用パッド１０８、１０８・・とワイヤ１１０、１１
０・・によって電気的に接続される電極端子１１４、１
１４・・が形成され、且つ電極端子１１４の形成面の反
対側面が、基板１０４の接続用パッド１０８、１０８・
・が形成された形成面に接着されている。更に、半導体
素子１０４が接着された基板１０２には、その接続用パ
ッド１０８の形成面に対して反対側面に、実装基板の接
続用パッドに接続される外部接続端子としてのバンプ１
１６、１１６・・が装着されている。尚、半導体素子１
０２、１０４は、封止樹脂１１８によって封止されてパ
ッケージ化される。
【０００４】
【発明が解決しようとする課題】図１６に示す半導体装
置１００によれば、半導体素子１０２、１０４の間にお
ける信号伝播の遅延を可及的に少なくでき、且つ回路内
でのキャパシタンスやインダクタンスの影響を抑制し、
半導体素子１０２、１０４の各々が単体として搭載され
た個別の半導体素子パッケージを用いて構成したシステ
ムに比較し、システム全体として高速化、高機能化を図
ることができる。しかし、図１６に示す半導体装置１０
０では、半導体素子１０２、１０４の接着された部分に
は、電極端子を形成することができない。このため、ワ
イヤ１１０、１１０・・を接続するための電極端子を、
半導体素子１０４の半導体素子１０２との接着面に確保
することを要する。更に、チップコンデンサ等の受動素
子を半導体素子１０４に装着する場合、かかる受動素子
を装着する箇所も、半導体素子１０４の半導体素子１０
２との接着面に確保することを要する。したがって、半
導体素子１０４の小型化を容易に進展することができ
ず、且つ基板１０６を必要とするため、半導体装置１０
０の薄肉化を図ることも困難である。
【０００５】また、図１６の半導体装置１００のワイヤ
１１０、１１０・・と接続する端子電極１１２・・、１
１４・・は、半導体素子１０２、１０４の上面側に露出
して設けられているため、半導体素子１０２、１０４を
積層して形成した積層体を、真空吸着等によって搬送す
ることが困難となり、半導体装置１００の製造工程での
ハンドリングが厄介である。そこで、本発明の課題は、
面積が異なると共に、外部接続端子等の接続端子が装着
される電極端子を含む接続端子用パッドの数が異なる二
個の電子部品のうち、大面積で且つ接続端子用パッドの
数が多く形成された、半導体素子を具備する第１電子部
品と、小面積で且つ接続端子用パッドの数が少なく形成
された第２電子部品とが、各々の電極端子形成面が対向
して積層されて成る半導体装置の小型化及び薄肉化を図
り得る半導体装置及びその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明者は、前記課題を
解決すべく検討した結果、面積が異なると共に、外部接
続端子等の接続端子が装着される電極端子を含む接続端
子用パッドの数が異なるチップサイズパッケージと、半
導体素子の電極端子が接続端子用パッドに形成されたベ
アチップとをフリップチップ接続方式によって電気的に
接続して成る半導体装置は、両者を電気的に接続するワ
イヤを不要にでき、ワイヤの両端部を接続する接続用パ
ッドの確保を不要とすることができることを見出し、本
発明に到達した。
【０００７】すなわち、本発明は、面積が異なると共
に、外部接続端子等の接続端子が装着される電極端子を
含む接続端子用パッドの数が異なる二個の電子部品のう
ち、大面積で且つ接続端子用パッドの数が多く形成され
た、半導体素子を具備する第１電子部品と、小面積で且
つ接続端子用パッドの数が少なく形成された第２電子部
品とが、各々の電極端子形成面が対向して積層されて成
る半導体装置であって、該第１電子部品と第２電子部品
とが、フリップチップ接続方式によって電気的に接続さ
れ、且つ前記第１電子部品に形成された接続端子用パッ
ドのうち、前記第２電子部品の接続端子用パッドと電気
的に接続された接続端子用パッドを除く残余の接続端子
用パッドに、ばね性を呈する線状の接続端子が立設され
ていることを特徴とする半導体装置にある。
【０００８】また、本発明は、面積が異なると共に、外
部接続端子等の接続端子が装着される電極端子を含む接
続端子用パッドの数が異なる二個の電子部品のうち、大
面積で且つ接続端子用パッドの数の多い第１電子部品と
して、搭載された半導体素子と実質的に同一サイズに形
成されたチップサイズパッケージを用い、小面積で且つ
接続端子用パッドの数の少ない第２電子部品と前記チッ
プサイズパッケージとを、フリップチップ接続方式によ
って接続して成る半導体装置を製造する際に、該チップ
サイズパッケージをウェハーから形成するとき、前記ウ
ェハーに形成した複数個のチップサイズパッケージの各
々に前記第２電子部品を搭載し、前記チップサイズパッ
ケージと第２電子部品とをフリップチップ接続方式によ
って電気的に接続した後、前記ウェハーをチップサイズ
パッケージ毎に切断することを特徴とする半導体装置の
製造方法にある。
【０００９】本発明に係る半導体装置によれば、面積が
異なると共に、外部接続端子等の接続端子が装着される
電極端子を含む接続端子用パッドの数が異なる二個の電
子部品として、大面積で且つ接続端子用パッドの数の多
が多く形成された、半導体素子を具備する第１電子部品
と、小面積で且つ接続端子用パッドの数の少ない第２電
子部品とが、フリップチップ接続方式によって接続され
ている。このため、両者をワイヤによって電気的に接続
することを要せず、ワイヤを接続するための電極端子等
を両者の接着面に確保することを要しないため、第１電
子部品及び第２電子部品の設計に自由度を与えることが
できる。しかも、第１電子部品に設けられた端子接続用
パッドのうち、第２電子部品との接続に用いられない接
続端子用パッドに、ばね性を呈する線状の接続端子が立
設されている。このため、ばね性を呈する線状の接続端
子は、直接実装基板に実装できる結果、第１電子部品及
び第２電子部品を搭載する基板を不要にでき、半導体装
置の薄肉化を図ることができる。
【００１０】また、本発明に係る半導体装置の製造方法
によれば、ウェハーを切断して得たチップサイズパッケ
ージの第１電子部品には、この第１電子部品よりも小面
積で且つ接続端子用パッドの数の少ない第２電子部品
を、フリップチップ接続方式によって接続する。このた
め、第２電子部品の接続端子用パッドを形成した形成面
の反対側面は、接続端子用パッドが形成されておらず平
坦面に形成できる。従って、第２電子部品の平坦面を吸
着等によって容易に搬送でき、半導体装置の製造工程で
の取扱の容易化を図ることができる。更に、極めて平坦
面に形成されたウェハーには、チップサイズパッケージ
を複数個形成する。このため、各チップサイズパッケー
ジの接続用パッド等を極めて精度よく形成できる。しか
も、かかるチップサイズパッケージの各々に、第２電子
部品をフリップチップ接続方式によって接続するため、
チップサイズパッケージの各々の位置決め等を容易に且
つ精度よく行うことができ、極めて精度よく第２電子部
品の接続を行うことができる。
【００１１】
【発明の実施の形態】図１に本発明に係る半導体装置の
一例を示す縦断面図を示す。図１に示す半導体装置１０
は、面積が異なると共に、外部接続端子等の接続端子が
装着される接続端子用パッドの数が異なる二個の電子部
品が積層されている。かかる電子部品のうち、大面積で
且つ接続端子用パッドの数の多い第１電子部品として
は、搭載された半導体素子と実質的に同一サイズに形成
されたチップサイズパッケージ１２が用いられ、小面積
で且つ接続端子用パッドの数の少ない第２電子部品とし
て、半導体素子の電極端子が接続端子用パッドに形成さ
れたベアチップ１４が用いられている。ここで、接続端
子用パッドの数には、接続端子が装着される電極端子も
含む。このチップサイズパッケージ１２とベアチップ１
４とは、接続端子用パッド１６、１６・・と電極端子１
８、１８・・とは、互いに向き合うように配設されてい
る。かかるチップサイズパッケージ１２とベアチップ１
４とのうち、チップサイズパッケージ１２は、ベアチッ
プ１４よりも大面積で且つ接続端子用パッド１６の数も
多い。このチップサイズパッケージ１２とベアチップ１
４とは、フリップチップ接続方向によって電気的に接続
されている。つまり、ベアチップ１４の電極端子１８、
１８・・に装着された接続端子としてのはんだボール２
０、２０・・は、チップサイズパッケージ１２の対応す
る接続端子用パッド１６、１６・・に当接して電気的に
接続されている。更に、チップサイズパッケージ１２に
形成された接続用パッド１６、１６・・のうち、ベアチ
ップ１４との接続に用いられなかった接続端子用パッド
１６、１６・・には、ばね性を呈する線状の接続端子２
２が立設されている。この線状の接続端子２２は、実装
基板２４のパッドに接続される外部接続端子である。
【００１２】かかる図１に示す半導体装置１０の拡大部
分断面図を図２に示す。半導体装置１０を構成するチッ
プサイズパッケージ１２は、半導体素子１２ａの電極端
子２８が形成された形成面がアクティブ面であって、こ
のアクティブ面には電極端子２８の部分を除いてパッシ
ベイション膜３０が形成され、更にポリイミド樹脂から
成る樹脂層３２が形成されている。この樹脂層３２上に
形成された接続端子用パッド１６、１６・・は、樹脂層
３２上に形成された再配線２６によって電極端子２８と
電気的に接続されている。かかる接続端子用パッド１
６、１６・・は、ベアチップ１４に装着された接続端子
としてのはんだボール２０、２０・・と接続されている
と共に、はんだボール２０、２０・・との接続に用いら
れなかった残余の接続端子用パッド１６、１６・・に
は、ばね性を呈する線状の接続端子２２が立設されてい
る。このため、図1及び図２に示すベアチップ１４の電
極端子１８は、チップサイズパッケージ１２に形成され
た再配線２６によって、チップサイズパッケージ１２の
電極端子２８や接続端子２２と電気的に接続さている。
尚、ベアチップ１４に設けられたはんだボール２０は、
半導体素子１４ａの電極端子１８に直接装着されてお
り、電極端子１８は接続端子用パッドとしての役割も果
している。
【００１３】また、線状の接続端子２２は、曲折されて
ばね性を呈するものであり、先端は実装基板２４のパッ
ドに接続されるため、ベアチップ１４よりも突出してい
る。かかる接続端子２２は、図３に示す様に、曲折され
た金製の芯線２２ａの周面にニッケル(Ni)−コバルト(C
o)合金から成る金属皮膜２２ｂがめっきによって形成さ
れて補強され、ばね性を呈することができる。更に、か
かる接続端子２２が立設された接続用パッド１６及び再
配線２６は、エッチングするエッチング液が異なる金属
から成る二層の金属層３４、３６によって形成されてい
る。具体的には、表面層を形成する金属層３４は、導電
性等が良好な銅(Cu)によって形成されており、金属層３
４の下層に形成され且つ金属層３４よりも薄い金属層４
６は、銅(Cu)をエッチングするエッチング液ではエッチ
ングされないクロム(Cr)によって形成されている。かか
る金属層３６は、後述する様に、金属層３４をエッチン
グして所定形状に形成しても、エッチングされずに残る
ため、金属層３４にエッチングを施した後に電解めっき
を施す際に、給電層として用いることができる。
【００１４】図１〜図３に示す半導体装置１０によれ
ば、面積が異なると共に、はんだボール２０等の接続端
子が装着される接続端子用パッドの数が異なるチップサ
イズパッケージ１２とベアチップ１４とはフリップチッ
プ接続方式によって接続されている。このため、チップ
サイズパッケージ１２とベアチップ１４とをワイヤによ
って電気的に接続することを要せず、ワイヤを接続する
ための接続用パッドをチップサイズパッケージ１２とベ
アチップ１４との接着面に確保することを要しない。こ
のため、チップサイズパッケージ１２とベアチップ１４
との設計に自由度を与えることができる。しかも、大面
積で且つ接続端子用パッドの数の多いチップサイズパッ
ケージ１２には、小面積で且つ接続端子用パッドの数の
少ないベアチップ１４との接続に用いられなかった残余
の接続端子用パッド１６、１６・・には、ばね性を呈す
る線状の接続端子２２、２２・・が立設されている。こ
のため、線状の接続端子２２、２２・・は、直接に実装
基板２４に実装でき、図１６に示す従来の半導体装置１
００では必要とされる基板１０６を不要とすることがで
き、半導体装置１０の薄肉化を図ることができる。この
様に、ばね性を呈する線状の接続端子２２、２２・・に
よって、半導体装置１０は、実装基板２４に実装される
ため、実装基板２４と半導体装置１０との熱膨張率差に
基づいて発生する応力を、ばね性を呈する線状の接続端
子２２、２２・・の変形によって容易に吸収できる。
尚、線状の接続端子２２、２２・・は、ばね性を呈する
ことが必要であるため、原則として線状の接続端子２
２、２２・・は樹脂封止しない。
【００１５】図１〜図３に示す半導体装置１０は、チッ
プサイズパッケージ１２とベアチップ１４のうち、ベア
チップ１４よりも大面積で且つ装着される接続端子用パ
ッドの数の多いチップサイズパッケージ１２をウェハー
から形成する。その際に、ウェハーに形成した複数個の
チップサイズパッケージ１２の各々とベアチップ１４と
を、フリップチップ接続方式によって接続した後、ウェ
ハーをベアチップ１４毎に切断して別体とすることによ
って、半導体装置１０を得ることができる。この様に、
ウェハーに複数個のチップサイズパッケージ１２を形成
することによって、接続用パッド等を極めて精度よく形
成できる。かかるウェハーに複数個のチップサイズパッ
ケージ１２を形成する工程を図４に示す。先ず、ウェハ
ー５０の電極端子２８が形成された部分を除いた全面、
すなわちパッシベイション膜３０上に、ポリイミド樹脂
を塗布等して樹脂層３２を形成した後、電極端子２８を
含むウェハー５０の全面に、クロム(Cr)から成る金属層
３６をスパッタによって形成する〔図４（ａ）〕。この
金属層３６は、ポリイミド樹脂から成る樹脂層３２と親
和性が良好であるため、両層の密着性は良好である。更
に、金属層３６に銅(Cu)から成る薄膜層（図示せず）を
スパッタによって形成した後、フォトレジストを塗布し
て形成したフォトレジスト層５２にパターニングを施
し、次いで、金属層３６及び銅(Cu)から成る薄膜層を給
電層として電解めっきを施すことによって銅(Cu)から成
る金属層３４を形成する。その後、フォトレジスト層５
２を除去する〔図４（ｂ）（ｃ）〕。この様にして形成
された金属層３４は、金属層３６よりも厚く形成されて
おり、導電層としての役割を奏する。尚、銅(Cu)から成
る金属層３４とクロム(Cr)から成る金属層３６とは、エ
ッチングを施すエッチング液が異なり、金属層３６をエ
ッチングするエッチング液では金属層３４をエッチング
することはできない。
【００１６】次いで、形成した金属層３４のうち、線状
の接続端子２２を立設する箇所が露出するようにレジス
ト層５４を形成した後、汎用されているワイヤボンディ
ング装置のキャリラリ５８によって金線５６を曲折させ
つつ金属層３４の露出面に立設する〔図４（ｄ）〕。立
設された金線５６は所定高さで切断されて芯線２２ａに
形成される。この芯線２２ａは、金製であるために接続
端子２２としては強度が不足している。このため、芯線
２２ａを接続端子２２として使用し得るように補強すべ
く、金属層３６を供電層とする電解めっきによって、芯
線２２ａの周面にニッケル(Ni)−コバルト(Co)合金から
成る金属皮膜２２ｂを形成する〔図５（ａ）〕。かかる
金属皮膜２２ｂによって、芯線２２ａを補強し且つ芯線
２２ａにばね性を付与できる。その後、レジスト層５４
を除去し〔図５（ｂ）〕、更に露出する金属層３６をエ
ッチングによって除去することにより、ウェハー５０上
に接続用パッド１６及び再配線２６を形成できる。かか
るエッチングの際に、先ず、金属層３６上にスパッタに
よって形成された銅(Cu)から成る薄膜層を、銅層をエッ
チングするエッチング液によって除去する。この薄膜層
のエッチングは、金属層３４も同時にエッチングされる
が、薄膜層は金属層３４に比較して著しく薄いため、金
属層３４に対しては実質的な影響はない。次いで、クロ
ム(Cr)から成る金属層３６をエッチングする。このクロ
ム(Cr)層をエッチングするエッチング液は、銅層をエッ
チングしないため、金属層３４に対しては何等影響も及
ぼさない。
【００１７】この様にしてウェハー５０に、端子接続用
パッド１６、再配線２６、及び接続端子２２が形成され
たチップサイズパッケージ１２、１２・・を形成した
後、図６に示す様に、各チップサイズパッケージ１２の
所定箇所にベアチップ１４をフリップチップ接続方式に
よって接続する。かかフリップチップ接続方式によって
ベアチップ１４をチップサイズパッケージ１２の所定箇
所に接続するには、チップサイズパッケージ１２の位置
決め等を極めて精度よく行うことが必要であるが、各チ
ップサイズパッケージ１２の位置決め等をウェハー５０
の状態で行うことによって、極めて容易に且つ精度よく
行うことができ、極めて精度よくベアチップ１４との接
続を行うことができる。次いで、ウェハー５０に形成し
たチップサイズパッケージ１２毎に切断して別体とする
ことによって、図１〜図３に示す半導体装置１０を得る
ことができる。別体に切断されたチップサイズパッケー
ジ１２の各々には、ベアチップ１４が載置されている。
このベアチップ１４は、半導体素子１４ａの電極端子１
８が形成されたアクティブ面に対して反対面が上面とし
て搭載されている。このため、接続端子２２が立設され
て搬送し難いチップサイズパッケージ１２を、ベアチッ
プ１４の上面を吸着等によって吸着して搬送することに
より、チップサイズパッケージ１２とベアチップ１４と
の積層体を容易に搬送できる。
【００１８】以上、説明してきた図４〜図６に示す製造
方法は、図１〜図３に示す半導体装置１０についてのも
のであるが、図４〜図６に示す製造方法は、図７及び図
８に示す半導体装置にも適用できる。図７に示す半導体
装置は、図１〜図３に示す半導体装置１０の曲折された
接続端子２２に代えてワイヤ６０、６０・・を用い、基
板６２に形成されたパッド６４、６４・・に接続してい
るものである。基板６２は、パッド６４が形成された面
側にチップサイズパッケージ１２が装着されており、そ
の反対面側に、パッド６４、６４・・と電気的に接続さ
れている外部接続端子としてのはんだボール６６、６６
・・が装着されている。尚、図７に示す半導体装置で
は、チップサイズパッケージ１２やワイヤ６０、６０・
・は封止樹脂６８によって封止されている。
【００１９】また、図８に示す半導体装置は、チップサ
イズパッケージ１２の半導体素子１２ａの電極端子１８
が形成されたアクティブ面と反対側面に形成した接続用
パッド１６、１６・・に、ベアチップ１４のアクティブ
面に装着されたはんだボール２０が電気的に接続されて
いる。このチップサイズパッケージ１２の反対側面の接
続用パッド１６、１６・・は、ワイヤ６０、６０・・に
よって基板６２に形成されたパッド６４、６４・・に電
気的に接続されている。更に、チップサイズパッケージ
１２のアクティブ面側に装着されたはんだボール７０、
７０・・は、基板６２のパッド６４、６４・・に電気的
に接続されている。これらパッド６４、６４・・は、基
板６２のパッド６４の形成面に対して反対側面に形成さ
れた外部接続端子としてのはんだボール６６、６６・・
に電気的に接続されている。尚、図８に示す半導体装置
でも、チップサイズパッケージ１２やワイヤ６０、６０
・・は封止樹脂６８によって封止されている。
【００２０】図７及び図８に示す半導体装置において
も、図４〜図６に示す様に、複数個のチップサイズパッ
ケージ１２をウェハー５０に形成した後、各チップサイ
ズパッケージ１２の所定箇所にベアチップ１４をフリッ
プチップ接続方式によって接続することにより、チップ
サイズパッケージ１２等の位置決め等を容易に且つ精度
よく行うことができると共に、チップサイズパッケージ
１２とベアチップ１４とが積層された積層体を容易に搬
送等することができる。これまでの説明では、半導体装
置を形成するチップサイズパッケージ１２にベアチップ
１４を搭載しているが、ベアチップ１４に代えてチップ
サイズパッケージ等のチップサイズパッケージを用いる
ことができる。このベアチップ１４に代えて用いるチッ
プサイズパッケージは、チップサイズパッケージ１２に
比較して、小面積で且つ接続端子用パッドの数の少ない
ものである。尚、チップサイズパッケージ１２として
は、ＢＧＡ(Ball Grid Array) も使用できる。
【００２１】図１〜図８に示す半導体装置では、面積が
異なると共に、外部接続端子等の接続端子が装着される
電極端子を含む接続端子用パッドの数が異なる二個の電
子部品のうち、小面積で且つ接続端子用パッドの数の少
ない第２電子部品として、半導体素子等の能動素子を具
備する電子部品が用いられているが、図９に示す様に、
チップコンデンサ８０、８０やチップ抵抗等の受動素子
を用い、この受動素子の電極をチップサイズパッケージ
１２の端子接続用パッドに電気的に接続してもよい。
【００２２】これまで説明してきた半導体装置では、第
１電子部品と第２電子部品との電気的な接続を、はんだ
ボールによって行ってきたが、図１０（ａ）に示す様
に、第１電子部品としての半導体素子１２ａの接続端子
用パッド１６に形成した柱状の金から成るスタッドバン
プ２１を、第２電子部品としてのベアチップ１４を構成
する半導体素子１４ａの接続端子用パッド１８に当接さ
せて電気的に接続してもよい。かかるスタッドバンプ２
１は、半導体素子１４ａの接続端子用パッド１８に対応
する半導体素子１２ａの接続端子用パッド１６に、図４
（ｄ）に示すワイヤボンディング装置のキャピラリ５８
によって、金線５６の端部を接続端子用パッド１６に接
続した後、金線５６を所定長に引き千切り、更に柱状に
成形することによって得ることができる。次いで、図４
（ｃ）〜（ｄ）及び図５（ａ）（ｂ）と同様の手順によ
って線状の接続端子２２を形成する［図１０（ｂ）］。
形成した線状の接続端子２２，２２・・を用いて導通試
験等の種々の試験を行った後、スタッドバンプ２１を半
導体素子１４ａの接続端子用パッド１８に当接させて電
気的に接続する［図１０（ｃ）］。この際、半導体素子
１４ａの接続端子パッド１８の少なくとも表層部を、金
から成るスタッドバンプ２１と金属接合し得る金属、例
えば金、銀、錫又はアルミニウムによって形成しておく
ことによって、スタッドバンプ２１と接続端子パッド１
８とを確実に電気的に接続できる。接続端子パッド１８
の表層部を、金、銀、錫又はアルミニウムによって形成
するには、接続端子パッド１８に金等の部分めっきを施
すことによって容易に形成できる。
【００２３】スタッドバンプ２１と接続端子パッド１８
とを金属接合する際には、図１１に示す様に、スタッド
バンプ２１を半導体素子１４ａの接続端子用パッド１８
に当接させた状態で、半導体素子１４ａの背面側をボン
ディングヘッド２３によって押圧しつつ、超音波を加え
て加熱圧着する。かかる加熱圧着によって、スタッドバ
ンプ２１と接続端子パッド１８とを鉛フリーで電気的に
接続できる。この加熱圧着の際の加熱は、ヒータ等の加
熱源を具備するボンディングヘッド２３による加熱であ
ってもよく、ヒータ等によって加熱されたテーブル上に
半導体素子１２ａを載置することによる加熱であっても
よい。ところで、図１０では、スタッドバンプ２１を半
導体素子１２ａの接続端子用パッド１６に形成している
が、図１２に示す様に、ベアチップ１４を構成する半導
体素子１２ａの接続端子用パッド１６に形成してもよ
い。この場合には、半導体素子１２ａの接続端子パッド
１８の少なくとも表層部を、スタッドバンプ２１と金属
接合し得る金属、例えば金、銀、錫又はアルミニウムに
よって形成する。この場合も、接続端子パッド１８に金
等の部分めっきを施すことによって容易に形成できる。
【００２４】図１０〜図１２では、スタッドバンプ２１
と接続端子パッドとを直接電気的に接続しているが、図
１３に示す様に、異方導電性接着層２５を介して電気的
に接続してもよい。この異方導電性接着層２５は、絶縁
性の接着剤中に微小な導電性粒子が分散されている接着
層であって、加圧した部分の接着剤が排除されて導電性
粒子が接触して電気的な接続がなされるものである。か
かる異方導電性接着層２５を、図１３（ａ）に示す様
に、半導体素子１２ａの接続端子用パッド１６上に異方
導電性接着層２５を形成する。この異方導電性接着層２
５は、異方導電性接着テープを接続端子用パッド１６上
に仮圧着することによって形成できる。次いで、接続端
子用パッド１４ａの接続端子用パッド１８に形成したス
タッドバンプ２１によって異方導電性接着層２５を押圧
する［図１３（ｂ）］。かかるスタッドバンプ２１の押
圧によって、接続端子用パッド１６上の異方導電性接着
層２５を形成する接着剤が排除されて導電性粒子が接触
して電気的な接続がなされ、スタッドバンプ２１と接続
端子用パッド１６とを電気的に接続できる。この図１３
（ａ）（ｂ）では、半導体素子１２ａの接続端子用パッ
ド１６上に形成した異方導電性接着層２５に、接続端子
用パッド１４ａの接続端子用パッド１８に形成したスタ
ッドバンプ２１によって異方導電性接着層２５を押圧し
ているが、半導体素子１２ａの接続端子用パッド１６に
形成したスタッドバンプ２１上に異方導電性接着層２５
を形成した後、端子用パッド１４ａの接続端子用パッド
１８（スタッドバンプは形成されていない）よって異方
導電性接着層２５を押圧し、スタッドバンプ２１と接続
端子用パッド１６とを電気的に接続してもよい。
【００２５】これまで述べてきた半導体装置では、第２
電子部品として半導体素子又は受動素子を用いた例につ
いて説明してきたが、図１４に示す様に、半導体素子１
４ａにチップコンデンサやチップ抵抗等の電子部品２７
が搭載されて成るモジュールを第２電子部品として用い
てもよい。この様に、チップコンデンサやチップ抵抗等
の電子部品２７が組み込まれたモジュールが半導体素子
１２ａの近傍に位置しているため、信号伝達の高速化等
に有利である。図１４では、第２電子部品として、半導
体素子１４ａにチップコンデンサやチップ抵抗等の電子
部品２７が搭載されて成るモジュールを用いているが、
回路基板上にチップコンデンサやチップ抵抗等の電子部
品が搭載された回路基板を第２電子部品として用いても
よい。また、第１電子部品としての半導体素子１２ａ上
に搭載された第２電子部品の半導体素子１４ａの背面側
に、図１５に示す様に、シリコーンゴムやポリウレタン
等の弾性樹脂から成るクッション材２９を配設すること
によって、半導体装置を実装基板２４に実装した際に、
実装基板２４に加えられる衝撃等を緩和する作用を奏す
る。尚、クッション材２９は、予め実装基板２４に配設
しておいてもよい。
【００２６】
【発明の効果】本発明に係る半導体装置によれば、面積
が異なると共に、外部接続端子等の接続端子が装着され
る接続端子用パッド数が異なる二個の電子部品を積層し
て形成した半導体装置の小型化及び薄肉化を図ることが
できる。このため、小型化される携帯電話等に好適に使
用できる。また、本発明に係る半導体装置の製造方法に
よれば、面積が異なると共に、外部接続端子等の接続端
子が装着される接続端子用パッド数が異なる二個の電子
部品を積層して成る半導体装置を容易に形成できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一例を示す縦断面図
である。
【図２】図１に示す半導体装置の部分拡大断面図であ
る。
【図３】図２に示す半導体装置の線状の接続端子部分の
部分拡大図である。
【図４】図１に示す半導体装置の製造工程の一部を説明
する工程図である。
【図５】図１に示す半導体装置の製造工程の一部を説明
する工程図である。
【図６】ウェハーに形成した複数個のチップサイズパッ
ケージの各々に、ベアチップを搭載した状態を説明する
説明図である。
【図７】半導体装置の他の態様を説明する縦断面図であ
る。
【図８】半導体装置の他の態様を説明する縦断面図であ
る。
【図９】半導体装置の他の態様を説明する縦断面図であ
る。
【図１０】両半導体素子を電気的に接続する他の態様を
説明する工程図である。
【図１１】図１０に示す両半導体素子を電気的に接続す
る接続工程において採用される接続方法を説明する説明
図である。
【図１２】両半導体素子を電気的に接続する他の態様を
説明する工程図である。
【図１３】両半導体素子を電気的に接続する他の態様を
説明する工程図である。
【図１４】他の態様の半導体装置を製造する製造方法を
説明する説明図である。
【図１５】半導体装置の他の態様を説明する縦断面図で
ある。
【図１６】従来の半導体装置を説明する縦断面図であ
る。
【符号の説明】
１０ 半導体装置 １２ チップサイズパッケージ １４ ベアチップ １２ａ 半導体素子 １６ 接続端子用パッド １８ 半導体素子の電極端子 ２０ はんだボール（接続端子） ２１ スタッドバンプ ２２ 線状の接続端子 ２２ａ 金線 ２２ｂ 金属皮膜 ２３ ボンディングヘッド ２４ 実装基板 ２５ 異方導電性接着層 ２６ 再配線 ２７ 電子部品 ２８ 電極端子 ３０ パッシベイション膜 ３２ 樹脂層 ５０ ウェハー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/00 (72)発明者 小池 博子 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 村山 啓 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 坂口 秀明 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5F044 KK05 LL00 LL09 QQ04 RR02 RR03

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 面積が異なると共に、外部接続端子等の
    接続端子が装着される電極端子を含む接続端子用パッド
    の数が異なる二個の電子部品のうち、大面積で且つ接続
    端子用パッドの数が多く形成された、半導体素子を具備
    する第１電子部品と、 小面積で且つ接続端子用パッドの数が少なく形成された
    第２電子部品とが、各々の電極端子形成面が対向して積
    層されて成る半導体装置であって、 該第１電子部品と第２電子部品とが、フリップチップ接
    続方式によって電気的に接続され、 且つ前記第１電子部品に形成された接続端子用パッドの
    うち、前記第２電子部品の接続端子用パッドと電気的に
    接続された接続端子用パッドを除く残余の接続端子用パ
    ッドに、ばね性を呈する線状の接続端子が立設されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 第２電子部品が、半導体素子を具備する
    電子部品である請求項１記載の半導体装置。
  3. 【請求項３】 第１電子部品が、搭載された半導体素子
    と実質的に同一サイズに形成されたチップサイズパッケ
    ージであり、且つ第２電子部品が、半導体素子の電極端
    子が接続端子用パッドに形成されたベアチップである請
    求項１又は請求項２記載の半導体装置。
  4. 【請求項４】 第１電子部品が、搭載された半導体素子
    と実質的に同一サイズに形成された第１チップサイズパ
    ッケージであり、且つ第２電子部品が、搭載された半導
    体素子と実質的に同一サイズに形成された第２チップサ
    イズパッケージである請求項１又は請求項２記載の半導
    体装置。
  5. 【請求項５】 接続端子用パッドが、電極端子形成面に
    形成された再配線によって、半導体素子の電極端子と電
    気的に接続されている請求項１〜４のいずれか一項記載
    の半導体装置。
  6. 【請求項６】 接続端子用パッドが、エッチングされる
    エッチング液が異なる金属から成る二層の金属層によっ
    て形成されている請求項１〜５のいずれか一項記載の半
    導体装置。
  7. 【請求項７】 ばね性を呈する線状の接続端子が、曲折
    された金線等の金属線の表面に、めっきによって金属層
    が形成されている請求項１〜６のいずれか一項記載の半
    導体装置。
  8. 【請求項８】 第２電子部品が、チップコンデンサやチ
    ップ抵抗等の受動素子であり、前記受動素子の電極端子
    が第１電子部品の端子接続用パッドに電気的に接続され
    ている請求項１、請求項５、請求項６、又は請求項７記
    載の半導体装置。
  9. 【請求項９】 第２電子部品が、半導体素子又は回路基
    板に電子部品が搭載されて成るモジュールである請求項
    １〜７のいずれか一項記載の半導体装置。
  10. 【請求項１０】 第１電子部品と第２電子部品とのいず
    れか一方の接続端子用パッドが、他方の電子部品の接続
    端子用パッド上に形成された異方導電性接着層を介して
    電気的に接続されている請求項１〜９のいずれか一項記
    載の半導体装置。
  11. 【請求項１１】 第１電子部品と第２電子部品とのいず
    れか一方の接続端子用パッドに形成されたバンプと、他
    方の電子部品に形成された接続端子用パッドとが当接さ
    れていると共に、前記バンプと接続端子用パッドとが各
    々の少なくとも一部を形成する金属による金属接合によ
    って電気的に接続されている請求項１〜９のいずれか一
    項記載の半導体装置。
  12. 【請求項１２】 面積が異なると共に、外部接続端子等
    の接続端子が装着される電極端子を含む接続端子用パッ
    ドの数が異なる二個の電子部品のうち、大面積で且つ接
    続端子用パッドの数の多い第１電子部品として、搭載さ
    れた半導体素子と実質的に同一サイズに形成されたチッ
    プサイズパッケージを用い、 小面積で且つ接続端子用パッドの数の少ない第２電子部
    品と前記チップサイズパッケージとを、フリップチップ
    接続方式によって接続して成る半導体装置を製造する際
    に、 該チップサイズパッケージをウェハーから形成すると
    き、前記ウェハーに形成した複数個のチップサイズパッ
    ケージの各々に前記第２電子部品を搭載し、前記チップ
    サイズパッケージと第２電子部品とをフリップチップ接
    続方式によって電気的に接続した後、 前記ウェハーをチップサイズパッケージ毎に切断するこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 第２電子部品として、半導体素子の電
    極端子が接続端子用パッドに形成されて成るベアチップ
    を用いる請求項１２記載の半導体装置の製造方法。
  14. 【請求項１４】 第１電子部品として、搭載した半導体
    素子と実質的に同一サイズに形成された第１チップサイ
    ズパッケージを用いると共に、第２電子部品として、搭
    載した半導体素子と実質的に同一サイズに形成された第
    ２チップサイズパッケージを用い、 ウェハーに形成した第１チップサイズパッケージの電極
    端子形成面に形成した接続端子用パッドと、第２チップ
    サイズパッケージに形成した接続端子用パッドとを、前
    記第１チップサイズパッケージ及び第２チップサイズパ
    ッケージの一方の接続端子用パッドに装着された接続端
    子によって電気的に接続する請求項１２又は請求項１３
    記載の半導体装置の製造方法。
  15. 【請求項１５】 ウェハーに形成したチップサイズパッ
    ケージに搭載した半導体素子の電極端子と接続端子用パ
    ッドとを、電極端子形成面に形成した再配線によって電
    気的に接続する請求項１２〜１４のいずれか一項記載の
    半導体装置の製造方法。
  16. 【請求項１６】 ウェハーに形成したチップサイズパッ
    ケージの所定の接続端子用パッドに、曲折した金線等の
    金属線を立設した後、めっきによって前記金属線の表面
    に金属層を形成して、ばね性を呈する線状の外部接続端
    子とし、 次いで、前記第１電子部品に形成した接続端子用パッド
    のうち、前記線状の外部接続端子が立設された接続端子
    用パッドを除く残余の接続端子用パッドに、第２電子部
    品を電気的に接続する請求項１２〜１５のいづれか一項
    記載の半導体装置の製造方法。
  17. 【請求項１７】 接続端子用パッドを、ウェハーの電極
    端子形成面側の全面に第１金属層を形成した後、前記第
    １金属層と異なるエッチング液によってエッチングされ
    る金属から成る所定形状の第２金属層を、前記第１金属
    層を給電層として電解めっきによって形成し、次いで、
    前記第２金属層から露出する第１金属層をエッチングに
    よって除去して形成する請求項１２〜１６のいずれか一
    項記載の半導体装置の製造方法。
  18. 【請求項１８】 第２電子部品として、チップコンデン
    サやチップ抵抗等の受動素子を用い、前記受動素子の電
    極端子を第１電子部品の端子接続用パッドに電気的に接
    続する請求項１２、請求項１５、請求項１６、又は請求
    項１７記載の半導体装置の製造方法。
  19. 【請求項１９】 第２電子部品として、半導体素子又は
    回路基板に電子部品が搭載されて成るモジュールを用い
    る請求項１２〜１６のいずれか一項記載の半導体装置の
    製造方法。
  20. 【請求項２０】 第１電子部品と第２電子部品とのいず
    れか一方の接続端子用パッドによって、他方の電子部品
    の接続端子用パッド上に形成した異方導電性接着層を押
    圧し、両接続端子用パッドを電気的に接続する請求項１
    ２〜１９のいずれか一項記載の半導体装置の製造方法。
  21. 【請求項２１】 第１電子部品と第２電子部品とのいず
    れか一方の接続端子用パッドに形成したバンプと他方の
    電子部品に形成した接続端子用パッドとを当接した後、
    前記バンプと接続端子用パッドとの各々の少なくとも一
    部を形成する金属による金属接合によって両者を電気的
    に接続すべく、前記バンプと接続端子用パッドとに超音
    波を用いた加熱圧着を施す請求項１２〜１９のいずれか
    一項記載の半導体装置の製造方法。
JP2000168414A 1999-06-21 2000-06-06 半導体装置及びその製造方法 Pending JP2001068621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000168414A JP2001068621A (ja) 1999-06-21 2000-06-06 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-174670 1999-06-21
JP17467099 1999-06-21
JP2000168414A JP2001068621A (ja) 1999-06-21 2000-06-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001068621A true JP2001068621A (ja) 2001-03-16

Family

ID=15982652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168414A Pending JP2001068621A (ja) 1999-06-21 2000-06-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6420787B1 (ja)
JP (1) JP2001068621A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156436A (ja) * 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7634849B2 (en) 2001-09-12 2009-12-22 Formfactor, Inc. Method of assembling and testing an electronics module
US7681309B2 (en) 2001-10-03 2010-03-23 Formfactor, Inc. Method for interconnecting an integrated circuit multiple die assembly
JP2013183105A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 回路基板およびその製造方法
JP2014165319A (ja) * 2013-02-25 2014-09-08 Shinko Electric Ind Co Ltd 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
JP2004140169A (ja) * 2002-10-17 2004-05-13 Rohm Co Ltd パッケージ型半導体装置
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7098075B1 (en) * 2004-01-29 2006-08-29 Xilinx, Inc. Integrated circuit and method of producing a carrier wafer for an integrated circuit
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
DE102004037826B4 (de) * 2004-08-04 2006-06-14 Infineon Technologies Ag Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP2007142187A (ja) * 2005-11-18 2007-06-07 Texas Instr Japan Ltd 半導体装置
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP2008235401A (ja) 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US20100019392A1 (en) * 2008-07-25 2010-01-28 Tan Gin Ghee Stacked die package having reduced height and method of making same
CN102891116B (zh) * 2011-07-20 2015-06-10 讯芯电子科技（中山）有限公司 内埋元件封装结构及制造方法
WO2017081823A1 (ja) * 2015-11-13 2017-05-18 株式会社野田スクリーン 半導体装置
CN111128899B (zh) * 2018-10-31 2022-03-22 成都辰显光电有限公司 外延基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173341A (ja) 1984-09-19 1986-04-15 Hitachi Ltd 半導体装置
JP2541586B2 (ja) 1987-11-25 1996-10-09 株式会社日立製作所 半導体装置
JPH06151701A (ja) 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
US5767564A (en) * 1993-10-19 1998-06-16 Kyocera Corporation Semiconductor device with a decoupling capacitor mounted thereon having a thermal expansion coefficient matched to the device
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6383846B1 (en) * 2000-03-20 2002-05-07 Chi-Chih Shen Method and apparatus for molding a flip chip semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634849B2 (en) 2001-09-12 2009-12-22 Formfactor, Inc. Method of assembling and testing an electronics module
US7681309B2 (en) 2001-10-03 2010-03-23 Formfactor, Inc. Method for interconnecting an integrated circuit multiple die assembly
JP2006156436A (ja) * 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2013183105A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 回路基板およびその製造方法
JP2014165319A (ja) * 2013-02-25 2014-09-08 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20020041037A1 (en) 2002-04-11
US6548326B2 (en) 2003-04-15
US6420787B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
JP2001068621A (ja) 半導体装置及びその製造方法
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3481444B2 (ja) 半導体装置及びその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20020030252A1 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
WO2001018864A1 (fr) Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JPH11340359A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
US7964493B2 (en) Method of manufacturing semiconductor device
JP3252745B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3866777B2 (ja) 半導体装置及びその製造方法
JP4465891B2 (ja) 半導体装置
JP4030220B2 (ja) 半導体チップの実装構造
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体
JP3337922B2 (ja) 半導体装置及びその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP2002076265A (ja) 半導体デバイスの実装方法、半導体デバイス及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051220