JPH11112150A - 多層基板とその製造方法 - Google Patents
多層基板とその製造方法Info
- Publication number
- JPH11112150A JPH11112150A JP28434097A JP28434097A JPH11112150A JP H11112150 A JPH11112150 A JP H11112150A JP 28434097 A JP28434097 A JP 28434097A JP 28434097 A JP28434097 A JP 28434097A JP H11112150 A JPH11112150 A JP H11112150A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- wiring board
- board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で実装密度を上げることができ、
コストも安価な多層基板とその製造方法を提供する。 【解決手段】 銅箔等の導電体による第一の配線パター
ン１１を有する第一の配線基板１０と、この第一の配線
基板１０と電気的導通を行うべき銅箔等の第二の配線パ
ターン１１を有する第二の配線基板２０を設ける。第二
の配線パターン１１と電気的導通を行うべき第一の配線
パターン１１の部分の所定の個所の少なくとも一部に、
銅や銀を含有する導電体ペーストにより凸部１５を設
け、第二の配線基板２０上で凸部１５に対応する部分
に、厚さ方向のみに導電性を有する異方性導電体２２を
設ける。凸部１５が接触すべき部分及び凸部１５を形成
すべき部分を除く、少なくとも配線パターン１１上に、
絶縁体の樹脂１２を積層する。
コストも安価な多層基板とその製造方法を提供する。 【解決手段】 銅箔等の導電体による第一の配線パター
ン１１を有する第一の配線基板１０と、この第一の配線
基板１０と電気的導通を行うべき銅箔等の第二の配線パ
ターン１１を有する第二の配線基板２０を設ける。第二
の配線パターン１１と電気的導通を行うべき第一の配線
パターン１１の部分の所定の個所の少なくとも一部に、
銅や銀を含有する導電体ペーストにより凸部１５を設
け、第二の配線基板２０上で凸部１５に対応する部分
に、厚さ方向のみに導電性を有する異方性導電体２２を
設ける。凸部１５が接触すべき部分及び凸部１５を形成
すべき部分を除く、少なくとも配線パターン１１上に、
絶縁体の樹脂１２を積層する。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁性の基板表
面に銅箔等の配線パターンが形成され、各絶縁基板が複
数の層に積層された多層基板とその製造方法に関する。
面に銅箔等の配線パターンが形成され、各絶縁基板が複
数の層に積層された多層基板とその製造方法に関する。
【０００２】
【従来の技術】従来、絶縁層を介して複数のプリント配
線が形成された多層基板において、表裏の配線パターン
を導通させたスルーホールを設ける方法としては、基板
に対してドリル穴加工やスルーホールのめっきが必要で
あった。また、部品接続ランドと接続するために、ラン
ド部分と別の場所にスルーホールを設けなければならな
かった。
線が形成された多層基板において、表裏の配線パターン
を導通させたスルーホールを設ける方法としては、基板
に対してドリル穴加工やスルーホールのめっきが必要で
あった。また、部品接続ランドと接続するために、ラン
ド部分と別の場所にスルーホールを設けなければならな
かった。
【０００３】また、透孔を用いないで導電材料を挟む形
でスルーホールを形成する方法も発表されている。この
方法として、例えばＢ2ＩＴ法やＡＬＩＶＨ法等があ
る。Ｂ2ＩＴ法は、尖鋭な形状の導電部を形成し、絶縁
物を突き破る形で表裏の回路を導通させるものである。
また、ＡＬＩＶＨ法は、ドリルによるビア加工とメッキ
が不要で、例えば炭酸ガスレーザー等で穴開けをし、こ
こに導電体ペーストを充填するものである。
でスルーホールを形成する方法も発表されている。この
方法として、例えばＢ2ＩＴ法やＡＬＩＶＨ法等があ
る。Ｂ2ＩＴ法は、尖鋭な形状の導電部を形成し、絶縁
物を突き破る形で表裏の回路を導通させるものである。
また、ＡＬＩＶＨ法は、ドリルによるビア加工とメッキ
が不要で、例えば炭酸ガスレーザー等で穴開けをし、こ
こに導電体ペーストを充填するものである。
【０００４】
【発明が解決しようとする課題】上記従来の技術の前者
の場合、絶縁基板に透孔を形成し、その透孔のスルーホ
ールの内壁面にメッキを施すための工程が複雑であり、
全体として工数がかかるものであった。また、上記従来
の技術の後者のＢ2ＩＴ法の場合、尖鋭な形の導電部の
形成は容易ではなく、設備も多くを必要とし、さらに、
信頼性にもかけるものである。従って、全体としてコス
トもかかるものであった。また、上記従来の技術の後者
のＡＬＩＶＨの場合、透孔の形成にレーザーを用いるた
め、製造装置が大型化し、さらに製法が全く異なるため
従来の基板技術では対応できないものであった。
の場合、絶縁基板に透孔を形成し、その透孔のスルーホ
ールの内壁面にメッキを施すための工程が複雑であり、
全体として工数がかかるものであった。また、上記従来
の技術の後者のＢ2ＩＴ法の場合、尖鋭な形の導電部の
形成は容易ではなく、設備も多くを必要とし、さらに、
信頼性にもかけるものである。従って、全体としてコス
トもかかるものであった。また、上記従来の技術の後者
のＡＬＩＶＨの場合、透孔の形成にレーザーを用いるた
め、製造装置が大型化し、さらに製法が全く異なるため
従来の基板技術では対応できないものであった。
【０００５】この発明は、上記従来の技術に鑑みて成さ
れたもので、簡単な構成で実装密度を上げることがで
き、コストも安価な多層基板とその製造方法を提供する
ことを目的とする。
れたもので、簡単な構成で実装密度を上げることがで
き、コストも安価な多層基板とその製造方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】この発明は、銅箔等の導
電体による第一の配線パターンを有する第一の配線基板
と、この第一の配線基板と電気的導通を行うべき銅箔等
の第二の配線パターンを有する第二の配線基板を設け、
上記第二の配線パターンと電気的導通を行うべき上記第
一の配線パターンの部分の所定の個所の少なくとも一部
に、銅や銀を含有する導電体ペーストにより凸部を設
け、上記第二の配線基板上で上記凸部に対応する部分
に、厚さ方向のみに導電性を有する異方性導電体を付着
した多層基板である。そして、両者の上記対応部分を合
わせて上記第一の配線パターンと第二の配線パターンを
電気的に導通させたものである。さらに、上記凸部が接
触すべき部分及び上記凸部を形成すべき部分を除く、少
なくとも上記配線パターン上に絶縁体の樹脂を積層した
多層基板である。そして、上記第一の配線基板と第二の
配線基板とが、さらに複数組積層され、上記各組間も上
記異方性導電体により導通されているものである。
電体による第一の配線パターンを有する第一の配線基板
と、この第一の配線基板と電気的導通を行うべき銅箔等
の第二の配線パターンを有する第二の配線基板を設け、
上記第二の配線パターンと電気的導通を行うべき上記第
一の配線パターンの部分の所定の個所の少なくとも一部
に、銅や銀を含有する導電体ペーストにより凸部を設
け、上記第二の配線基板上で上記凸部に対応する部分
に、厚さ方向のみに導電性を有する異方性導電体を付着
した多層基板である。そして、両者の上記対応部分を合
わせて上記第一の配線パターンと第二の配線パターンを
電気的に導通させたものである。さらに、上記凸部が接
触すべき部分及び上記凸部を形成すべき部分を除く、少
なくとも上記配線パターン上に絶縁体の樹脂を積層した
多層基板である。そして、上記第一の配線基板と第二の
配線基板とが、さらに複数組積層され、上記各組間も上
記異方性導電体により導通されているものである。
【０００７】またこの発明は、第一配線パターンを有す
る第一の配線基板と、この第一の配線基板と電気的導通
を行うべき第二の配線パターンを有する第二の配線基板
を備え、上記第二の配線パターンと電気的導通を行うべ
き上記第一の配線パターンに導電体ペーストにより凸部
を設け、上記第二の配線基板上で上記凸部に対応する部
分に、厚さ方向のみに導電性を有する異方性導電体を付
着し、両者の上記対応部分を合わせた状態で加圧して厚
さ方向にのみ導電性を与え、上記第一の配線パターンと
上記第二の配線パターンを電気的に導通させる多層基板
の製造方法である。
る第一の配線基板と、この第一の配線基板と電気的導通
を行うべき第二の配線パターンを有する第二の配線基板
を備え、上記第二の配線パターンと電気的導通を行うべ
き上記第一の配線パターンに導電体ペーストにより凸部
を設け、上記第二の配線基板上で上記凸部に対応する部
分に、厚さ方向のみに導電性を有する異方性導電体を付
着し、両者の上記対応部分を合わせた状態で加圧して厚
さ方向にのみ導電性を与え、上記第一の配線パターンと
上記第二の配線パターンを電気的に導通させる多層基板
の製造方法である。
【０００８】またこの発明は、第一の配線パターンを有
する第一の配線基板と、この第一の配線基板と電気的導
通を行うべき第二の配線パターンを有する第二の配線基
板を備え、上記第二の配線パターンと電気的導通を行う
べき上記第一の配線パターンに導電体ペーストにより凸
部を設け、この凸部を形成した後、更に上記凸部の少な
くとも頂部を覆うように異方性導電体を付着し、この異
方性導電体を上記第二の配線基板の配線パターンに対面
させて加圧して、厚さ方向にのみ導電性を与え、上記第
一の配線基板と第二の配線パターンを接続する多層基板
の製造方法である。さらに、上記凸部が接触すべき部分
及び上記凸部を形成すべき部分を除く、少なくとも上記
配線パターン上に接着性を有する絶縁体を付着し、上記
第一の配線基板と第二の配線基板を電気的に導通させる
多層基板の製造方法である。
する第一の配線基板と、この第一の配線基板と電気的導
通を行うべき第二の配線パターンを有する第二の配線基
板を備え、上記第二の配線パターンと電気的導通を行う
べき上記第一の配線パターンに導電体ペーストにより凸
部を設け、この凸部を形成した後、更に上記凸部の少な
くとも頂部を覆うように異方性導電体を付着し、この異
方性導電体を上記第二の配線基板の配線パターンに対面
させて加圧して、厚さ方向にのみ導電性を与え、上記第
一の配線基板と第二の配線パターンを接続する多層基板
の製造方法である。さらに、上記凸部が接触すべき部分
及び上記凸部を形成すべき部分を除く、少なくとも上記
配線パターン上に接着性を有する絶縁体を付着し、上記
第一の配線基板と第二の配線基板を電気的に導通させる
多層基板の製造方法である。
【０００９】またこの発明は、第一の配線パターンを有
する第一の配線基板と、この第一の配線基板と電気的導
通を行うべき第二の配線パターンを有する第二の配線基
板を備え、上記第一の配線パターンと上記第二の配線パ
ターンとの少なくとも一方にこの両者の間で電気的導通
を行うべき部分に導電体ペーストにより凸部を設け、そ
の後、上記第一の配線パターンと上記第二の配線パター
ンの間に異方性導電体を介在させて加圧し、上記第一の
配線パターンと上記第二の配線パターンとを接続する多
層基板の製造方法である。さらに、上記凸部が接触すべ
き部分及び上記凸部を形成すべき部分を除く、少なくと
も上記配線パターン上に接着性を有する絶縁体を付着
し、上記第一の配線基板と第二の配線基板とを接合する
ものである。
する第一の配線基板と、この第一の配線基板と電気的導
通を行うべき第二の配線パターンを有する第二の配線基
板を備え、上記第一の配線パターンと上記第二の配線パ
ターンとの少なくとも一方にこの両者の間で電気的導通
を行うべき部分に導電体ペーストにより凸部を設け、そ
の後、上記第一の配線パターンと上記第二の配線パター
ンの間に異方性導電体を介在させて加圧し、上記第一の
配線パターンと上記第二の配線パターンとを接続する多
層基板の製造方法である。さらに、上記凸部が接触すべ
き部分及び上記凸部を形成すべき部分を除く、少なくと
も上記配線パターン上に接着性を有する絶縁体を付着
し、上記第一の配線基板と第二の配線基板とを接合する
ものである。
【００１０】またこの発明は、第一の配線パターンを有
する第一の配線基板を備え、第二の配線パターンと電気
的導通を行うべき上記第一の配線パターンに導電体ペー
ストによる凸部を設け、上記第一の配線パターン面に厚
さ方向のみに導電性を有する異方性導電体を付着し、さ
らにその上に導電体を積層して加圧し、上記導電体をエ
ッチングして上記第二の配線パターンを形成し、上記第
一の配線パターンと上記第二の配線パターンを電気的に
導通させる多層基板の製造方法である。そして、上記第
二の配線パターンのうちさらにその上に積層される配線
パターンと接続する部分に上記凸部を形成し、この凸部
形成部部を除いて絶縁体を付着し、上記凸部に上記異方
性導電体を付着して加圧し、これらの動作を繰り返して
多層基板を形成するものである。
する第一の配線基板を備え、第二の配線パターンと電気
的導通を行うべき上記第一の配線パターンに導電体ペー
ストによる凸部を設け、上記第一の配線パターン面に厚
さ方向のみに導電性を有する異方性導電体を付着し、さ
らにその上に導電体を積層して加圧し、上記導電体をエ
ッチングして上記第二の配線パターンを形成し、上記第
一の配線パターンと上記第二の配線パターンを電気的に
導通させる多層基板の製造方法である。そして、上記第
二の配線パターンのうちさらにその上に積層される配線
パターンと接続する部分に上記凸部を形成し、この凸部
形成部部を除いて絶縁体を付着し、上記凸部に上記異方
性導電体を付着して加圧し、これらの動作を繰り返して
多層基板を形成するものである。
【００１１】
【発明の実施の形態】以下この発明の実施の形態につい
て、図面に基づいて説明する。図１はこの発明の第１実
施形態の多層基板を示すもので、この実施形態の第１の
基板１０には、銅箔により配線パターン１１が形成され
ている。その配線パターン１１の表面及びこの配線パタ
ーン１１以外の基板表面には、後に接続部を形成すべき
部分を除いたほぼ全面に、エポキシ系樹脂による絶縁性
樹脂１２が積層されている。後に接続部を形成すべき部
分の銅箔露出部１４の表面には、その露出部１４より狭
く点状または凸状に銅を含む導電体ペーストの凸部１５
が形成されている。この導電体ペーストの凸部１５は、
鉛や銀など他の材料でもよく、導電性を有するものであ
ればよい。この点状の導電体ペーストの印刷は、乾燥後
に周囲の絶縁性樹脂１２の高さより突出する形になるよ
う厚く印刷する。
て、図面に基づいて説明する。図１はこの発明の第１実
施形態の多層基板を示すもので、この実施形態の第１の
基板１０には、銅箔により配線パターン１１が形成され
ている。その配線パターン１１の表面及びこの配線パタ
ーン１１以外の基板表面には、後に接続部を形成すべき
部分を除いたほぼ全面に、エポキシ系樹脂による絶縁性
樹脂１２が積層されている。後に接続部を形成すべき部
分の銅箔露出部１４の表面には、その露出部１４より狭
く点状または凸状に銅を含む導電体ペーストの凸部１５
が形成されている。この導電体ペーストの凸部１５は、
鉛や銀など他の材料でもよく、導電性を有するものであ
ればよい。この点状の導電体ペーストの印刷は、乾燥後
に周囲の絶縁性樹脂１２の高さより突出する形になるよ
う厚く印刷する。
【００１２】また、第二の基板２０も銅箔による配線パ
ターン１１が形成され、その上に導電体ペーストによる
導電体部２１がスクリーン印刷により設けられている。
この導電体部２１と第一の基板１０の導電体ペーストの
凸部１５の間には、凸部１５より幾分か広い面積を持つ
異方性導電体２２が積層されている。異方性導電体２２
は、例えばＡｕコートされた樹脂粒子やＮｉ粒子を混入
された樹脂であり、熱硬化性樹脂及び熱可塑性樹脂の何
れでも良い。粒子径は３〜５μｍ程度であり、樹脂中の
密度は、１６μｍの厚さで１００００〜４００００個／
ｍｍ2である。熱硬化性樹脂としては、例えばエポキシ
樹脂やポリイミド樹脂があり、熱可塑性樹脂としては、
ポリエステル樹脂がある。その他、通常は絶縁性を有す
るとともに、厚さ方向に加圧すると導電性を得ることが
できる材料であれば良い。また、導電体２１は必要に応
じて形成すれば良く、なくても良い。
ターン１１が形成され、その上に導電体ペーストによる
導電体部２１がスクリーン印刷により設けられている。
この導電体部２１と第一の基板１０の導電体ペーストの
凸部１５の間には、凸部１５より幾分か広い面積を持つ
異方性導電体２２が積層されている。異方性導電体２２
は、例えばＡｕコートされた樹脂粒子やＮｉ粒子を混入
された樹脂であり、熱硬化性樹脂及び熱可塑性樹脂の何
れでも良い。粒子径は３〜５μｍ程度であり、樹脂中の
密度は、１６μｍの厚さで１００００〜４００００個／
ｍｍ2である。熱硬化性樹脂としては、例えばエポキシ
樹脂やポリイミド樹脂があり、熱可塑性樹脂としては、
ポリエステル樹脂がある。その他、通常は絶縁性を有す
るとともに、厚さ方向に加圧すると導電性を得ることが
できる材料であれば良い。また、導電体２１は必要に応
じて形成すれば良く、なくても良い。
【００１３】この実施形態の多層基板の製造方法は、先
ず、第一の基板１０と第二の基板２０を形成する。第１
の基板１０は、表面の銅箔をエッチングして配線パター
ン１１を形成する。そして、その配線パターン１１の表
面及びこの配線パターン１１以外の基板表面には、後に
接続部を形成すべき部分を除いたほぼ全面に、エポキシ
系樹脂による絶縁性樹脂１２を印刷し硬化させる。ま
た、後に接続部を形成すべき部分の銅箔露出部１４の表
面には、その露出部１４より狭く導電体ペーストによる
凸部１５を周囲の絶縁性樹脂１２より高く形成する。
ず、第一の基板１０と第二の基板２０を形成する。第１
の基板１０は、表面の銅箔をエッチングして配線パター
ン１１を形成する。そして、その配線パターン１１の表
面及びこの配線パターン１１以外の基板表面には、後に
接続部を形成すべき部分を除いたほぼ全面に、エポキシ
系樹脂による絶縁性樹脂１２を印刷し硬化させる。ま
た、後に接続部を形成すべき部分の銅箔露出部１４の表
面には、その露出部１４より狭く導電体ペーストによる
凸部１５を周囲の絶縁性樹脂１２より高く形成する。
【００１４】また、第二の基板２０も銅箔による配線パ
ターン１１をエッチングにより形成し、その上に導電体
ペーストにより導電体部２１を、スクリーン印刷により
形成する。そして、この導電体ペーストによる導電体部
２１と第一の基板１０の導電体ペーストによる凸部１５
の間で第二の配線基板２０側に、凸部１５よりわずかに
広い面積を持つように異方性導電体ペーストを印刷す
る。
ターン１１をエッチングにより形成し、その上に導電体
ペーストにより導電体部２１を、スクリーン印刷により
形成する。そして、この導電体ペーストによる導電体部
２１と第一の基板１０の導電体ペーストによる凸部１５
の間で第二の配線基板２０側に、凸部１５よりわずかに
広い面積を持つように異方性導電体ペーストを印刷す
る。
【００１５】次に、第一の基板１０の凸部１５と、第二
の基板２０の異方性導電体２２が互いにに対面するよう
にして、両基板１０，２０を合わせて真空プレス機にセ
ットし、加圧するとともに加熱し硬化させる。これによ
り異方性導電体ペーストはその厚み方向にのみ導電性を
付与される。ここでは導電体ペーストを印刷に切形成し
たが、ポイントの数が少なければ、ディスペンサーを用
いて個々に塗布してもよい。また、加圧方法としては、
バキュームプレス方を用いた。これは層間に空気を挟み
込まないようにして、後のハンダ等の際に加熱により層
間の空気による膨れ等が生じないようにする効果があ
る。
の基板２０の異方性導電体２２が互いにに対面するよう
にして、両基板１０，２０を合わせて真空プレス機にセ
ットし、加圧するとともに加熱し硬化させる。これによ
り異方性導電体ペーストはその厚み方向にのみ導電性を
付与される。ここでは導電体ペーストを印刷に切形成し
たが、ポイントの数が少なければ、ディスペンサーを用
いて個々に塗布してもよい。また、加圧方法としては、
バキュームプレス方を用いた。これは層間に空気を挟み
込まないようにして、後のハンダ等の際に加熱により層
間の空気による膨れ等が生じないようにする効果があ
る。
【００１６】また、第一の配線基板１０に導電体ペース
トを付着し凸部１５が硬化した後に、異方性導電ペース
トをその頭部に重ねて付着しても、同じ構造が得られ
る。さらに、基板１０，２０はそれぞれ多層、または両
面の基板でもよく、上述の方法を重ねて多層化してもよ
い。
トを付着し凸部１５が硬化した後に、異方性導電ペース
トをその頭部に重ねて付着しても、同じ構造が得られ
る。さらに、基板１０，２０はそれぞれ多層、または両
面の基板でもよく、上述の方法を重ねて多層化してもよ
い。
【００１７】この実施形態の多層基板によれば、印刷工
程、または塗布工程の繰り返しで、多層基板の回路間の
接続が可能であり、さらに、異方性導電体２２を用いて
いるので導電率が上がり、更に、ドリルなどで孔を作ら
なくても接続ポイントに、導電体の突起を設けるだけで
よい。
程、または塗布工程の繰り返しで、多層基板の回路間の
接続が可能であり、さらに、異方性導電体２２を用いて
いるので導電率が上がり、更に、ドリルなどで孔を作ら
なくても接続ポイントに、導電体の突起を設けるだけで
よい。
【００１８】次にこの発明の第二実施形態の多層基板と
その製造方法について、図３を基にして説明する。ここ
で、上記実施形態と同様の構成は同一符号を付して説明
を省略する。この実施形態の回路基板は、第一の基板１
０の第一の配線パターン１１に導電体ペーストの凸部１
５を形成し、さらに、異方性導電体２２のペーストを所
定個所に印刷後、上記第二の配線基板に代わり、第一の
配線パターン１１が形成された面に全面的に、銅箔等の
導電体を設ける。そして、加圧及び加熱し、接着した
後、上記導電体をエッチングして第二の配線パターン１
１を形成する。さらに、これを再び第一の基板１０とし
て、絶縁性樹脂１２と、この絶縁性樹脂１２よりわずか
に突出した凸部１５を形成し、その上に異方性導電体２
２を繰り返して積層する。以降必要な層数の配線パター
ンを形成し、回路基板を多層化する。
その製造方法について、図３を基にして説明する。ここ
で、上記実施形態と同様の構成は同一符号を付して説明
を省略する。この実施形態の回路基板は、第一の基板１
０の第一の配線パターン１１に導電体ペーストの凸部１
５を形成し、さらに、異方性導電体２２のペーストを所
定個所に印刷後、上記第二の配線基板に代わり、第一の
配線パターン１１が形成された面に全面的に、銅箔等の
導電体を設ける。そして、加圧及び加熱し、接着した
後、上記導電体をエッチングして第二の配線パターン１
１を形成する。さらに、これを再び第一の基板１０とし
て、絶縁性樹脂１２と、この絶縁性樹脂１２よりわずか
に突出した凸部１５を形成し、その上に異方性導電体２
２を繰り返して積層する。以降必要な層数の配線パター
ンを形成し、回路基板を多層化する。
【００１９】この実施形態の多層基板によれば、任意の
層の多層基板を効率よく形成することができ、しかも電
気的接続も確実である。
層の多層基板を効率よく形成することができ、しかも電
気的接続も確実である。
【００２０】ここで、各層のパターンニングは、光学的
に位置合わせることができる。これにより、ピン等によ
る機械的位置合わせと比べて、熱膨張等の機械的誤差を
なくし、位置精度を向上させることができる。
に位置合わせることができる。これにより、ピン等によ
る機械的位置合わせと比べて、熱膨張等の機械的誤差を
なくし、位置精度を向上させることができる。
【００２１】次にこの発明の第三実施形態の多層基板と
その製造方法について、図４を基にして説明する。ここ
で、上記実施形態と同様の構成は同一符号を付して説明
を省略する。この実施形態の回路基板は、異方性導電体
２２は、必要なポイントのみに付着するのではなく全面
にシート状に挟み込むことより、導電体ペーストによる
凸部１５が当接している部分の異方性導電体２２のみが
加圧されて、その厚み方向に導電性が付与され、加圧の
ない部分は絶縁物として用いることが可能となる。
その製造方法について、図４を基にして説明する。ここ
で、上記実施形態と同様の構成は同一符号を付して説明
を省略する。この実施形態の回路基板は、異方性導電体
２２は、必要なポイントのみに付着するのではなく全面
にシート状に挟み込むことより、導電体ペーストによる
凸部１５が当接している部分の異方性導電体２２のみが
加圧されて、その厚み方向に導電性が付与され、加圧の
ない部分は絶縁物として用いることが可能となる。
【００２２】なお、この実施形態の場合、導通させる導
電体ペーストによる凸部以外の個所は絶縁物を介装させ
た方が好ましい。これは、加圧により、導通個所以外も
厚み方向に導電性を有することとなる場合があるからで
ある。しかし、この恐れがない場合は、異方性導電体が
絶縁層として作用するので、全面に異方性導電体を設け
ても良く、凸部以外の部分は絶縁層として機能させるこ
とができる。
電体ペーストによる凸部以外の個所は絶縁物を介装させ
た方が好ましい。これは、加圧により、導通個所以外も
厚み方向に導電性を有することとなる場合があるからで
ある。しかし、この恐れがない場合は、異方性導電体が
絶縁層として作用するので、全面に異方性導電体を設け
ても良く、凸部以外の部分は絶縁層として機能させるこ
とができる。
【００２３】
【発明の効果】この発明の多層基板は、従来の配線パタ
ーンと同様の製造工程で製造可能であり、一般的な設備
や技術で対応でき、コスト面でもきわめて安価に提供可
能であえる。また、異方性材料を導電体に用いているの
で配線パターンとの電気的接続の信頼性も極めて高いも
のにすることが出来る。更に、接続ポイントに導電体の
凸部を設けたので、ドリル穴加工やスルーホールメッキ
といった、複雑でかつ工数のかかる工程を省くことがで
き、効率的である。
ーンと同様の製造工程で製造可能であり、一般的な設備
や技術で対応でき、コスト面でもきわめて安価に提供可
能であえる。また、異方性材料を導電体に用いているの
で配線パターンとの電気的接続の信頼性も極めて高いも
のにすることが出来る。更に、接続ポイントに導電体の
凸部を設けたので、ドリル穴加工やスルーホールメッキ
といった、複雑でかつ工数のかかる工程を省くことがで
き、効率的である。
【図面の簡単な説明】
【図１】この発明の第一実施形態の多層基板の製造時の
様子を示す図である。
様子を示す図である。
【図２】この発明の第一実施形態の多層基板の縦断面図
である。
である。
【図３】この発明の第二実施形態の多層基板の製造時の
様子を示す図である。
様子を示す図である。
【図４】この発明の第三実施形態の多層基板の縦断面図
である。
である。
１０ 第一の基板 １１ 配線パターン １２ 絶縁体 １５ 凸部 ２０ 第二の基板 ２１ 導電体 ２２ 異方性導電体
Claims (9)
- 【請求項１】 導電体による第一の配線パターンを有
する第一の配線基板と、この第一の配線基板と電気的導
通を行うべき第二の配線パターンを有する第二の配線基
板を設け、上記第二の配線パターンと電気的導通を行う
べき上記第一の配線パターンの部分の所定の個所の少な
くとも一部に、導電体ペーストにより凸部を設け、上記
第二の配線基板上で上記凸部に対応する部分に、厚さ方
向のみに導電性を有する異方性導電体を付着し、両者の
上記対応部分を合わせて上記第一の配線パターンと第二
の配線パターンを電気的に導通させた多層基板。 - 【請求項２】 上記凸部が接触すべき部分及び上記凸
部を形成すべき部分を除く、少なくとも上記配線パター
ン上に絶縁体を付着した請求項１記載の多層基板。 - 【請求項３】 上記第一の配線基板と第二の配線基板
とが、さらに複数組積層され、上記各組間も上記異方性
導電体により導通されている請求項１または２記載の多
層基板。 - 【請求項４】 第一の配線パターンを有する第一の配
線基板と、この第一の配線基板と電気的導通を行うべき
第二の配線パターンを有する第二の配線基板を備え、上
記第二の配線パターンと電気的導通を行うべき上記第一
の配線パターンに導電体ペーストにより凸部を設け、上
記第二の配線基板上で上記凸部に対応する部分に、厚さ
方向のみに導電性を有する異方性導電体を付着し、両者
の上記対応部分を合わせた状態で加圧し、上記第一の配
線パターンと第二の配線パターンを電気的に導通させる
多層基板の製造方法。 - 【請求項５】 第一の配線パターンを有する第一の配
線基板と、この第一の配線基板と電気的導通を行うべき
第二の配線パターンを有する第二の配線基板を備え、上
記第二の配線パターンと電気的導通を行うべき上記第一
の配線パターンに導電体ペーストにより凸部を設け、こ
の凸部を形成した後、更に上記凸部の少なくとも頂部を
覆うように異方性導電体を付着し、この異方性導電体を
上記第二の配線基板の配線パターンに対面させて加圧し
て接続する多層基板の製造方法。 - 【請求項６】 第一の配線パターンを有する第一の配
線基板と、この第一の配線基板と電気的導通を行うべき
第二の配線パターンを有する第二の配線基板を備え、上
記第一の配線パターンと上記第二の配線パターンとの少
なくとも一方にこの両者の間で電気的導通を行うべき部
分に導電体ペーストにより凸部を設け、その後、上記第
一の配線パターンと上記第二の配線パターンの間に異方
性導電体を介在させて加圧し、上記第一の配線パターン
と上記第二の配線パターンとを接続する多層基板の製造
方法。 - 【請求項７】 上記凸部が接触すべき部分及び上記凸
部を形成すべき部分を除く、少なくとも上記配線パター
ン上に接着性を有する絶縁体を付着し、上記第一の配線
基板と第二の配線基板とを接合する請求項４，５または
６記載の多層基板の製造方法。 - 【請求項８】 第一の配線パターンを有する第一の配
線基板を備え、第二の配線パターンと電気的導通を行う
べき上記第一の配線パターンに導電体ペーストによる凸
部を設け、上記第一の配線パターン面に厚さ方向のみに
導電性を有する異方性導電体を付着し、さらにその上に
導電体を設けて加圧し、上記導電体をエッチングして上
記第二の配線パターンを形成し、上記第一の配線パター
ンと上記第二の配線パターンを電気的に導通させる多層
基板の製造方法。 - 【請求項９】 上記第二の配線パターンのうちさらに
その上に積層される配線パターンと接続する部分に上記
凸部を形成し、この凸部形成部部を除いて絶縁体を付着
し、上記凸部に上記異方性導電体を付着して加圧加熱
し、これらの動作を繰り返して多層基板を形成する請求
項８記載の多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28434097A JPH11112150A (ja) | 1997-09-30 | 1997-09-30 | 多層基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28434097A JPH11112150A (ja) | 1997-09-30 | 1997-09-30 | 多層基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112150A true JPH11112150A (ja) | 1999-04-23 |
Family
ID=17677315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28434097A Pending JPH11112150A (ja) | 1997-09-30 | 1997-09-30 | 多層基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112150A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007472A (ja) * | 1999-06-17 | 2001-01-12 | Sony Corp | 電子回路装置およびその製造方法 |
| WO2001015228A1 (fr) * | 1999-08-19 | 2001-03-01 | Seiko Epson Corporation | Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique |
| WO2001095343A1 (fr) * | 2000-06-02 | 2001-12-13 | Fujiprint Industrial Co. Ltd. | Composition conductrice, procede pour produire une electrode ou une carte de circuit imprime comportant ladite composition, procede pour connecter l'electrode comprenant ladite composition et electrode ou carte de circuit imprime utilisant ladite composition |
| JP2007242872A (ja) * | 2006-03-08 | 2007-09-20 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板およびその製造方法 |
| JP2008034484A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Tec Corp | 基板間配線パターンの接続方法及び接続構造 |
| JP2010206233A (ja) * | 2010-06-23 | 2010-09-16 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板およびその製造方法 |
| US8486758B2 (en) | 2010-12-20 | 2013-07-16 | Tessera, Inc. | Simultaneous wafer bonding and interconnect joining |
-
1997
- 1997-09-30 JP JP28434097A patent/JPH11112150A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007472A (ja) * | 1999-06-17 | 2001-01-12 | Sony Corp | 電子回路装置およびその製造方法 |
| WO2001015228A1 (fr) * | 1999-08-19 | 2001-03-01 | Seiko Epson Corporation | Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique |
| US6977441B2 (en) | 1999-08-19 | 2005-12-20 | Seiko Epson Corporation | Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument |
| WO2001095343A1 (fr) * | 2000-06-02 | 2001-12-13 | Fujiprint Industrial Co. Ltd. | Composition conductrice, procede pour produire une electrode ou une carte de circuit imprime comportant ladite composition, procede pour connecter l'electrode comprenant ladite composition et electrode ou carte de circuit imprime utilisant ladite composition |
| JP2007242872A (ja) * | 2006-03-08 | 2007-09-20 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板およびその製造方法 |
| JP2008034484A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Tec Corp | 基板間配線パターンの接続方法及び接続構造 |
| JP2010206233A (ja) * | 2010-06-23 | 2010-09-16 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板およびその製造方法 |
| US8486758B2 (en) | 2010-12-20 | 2013-07-16 | Tessera, Inc. | Simultaneous wafer bonding and interconnect joining |
| US8709913B2 (en) | 2010-12-20 | 2014-04-29 | Tessera, Inc. | Simultaneous wafer bonding and interconnect joining |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4291279B2 (ja) | 可撓性多層回路基板 | |
| US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
| US5440075A (en) | Two-sided printed circuit board a multi-layered printed circuit board | |
| US8609991B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP2003347748A (ja) | 多層配線基板及びその製造方法。 | |
| JP2831970B2 (ja) | 回路基板における層間接続方法 | |
| US7985926B2 (en) | Printed circuit board and electronic component device | |
| KR950010719A (ko) | 인쇄 회로 배선기판 및 인쇄 회로 배선기판의 제조방법 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP4939519B2 (ja) | 多層回路基板の製造方法 | |
| JPH11112150A (ja) | 多層基板とその製造方法 | |
| JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
| JPH10200258A (ja) | 多層プリント配線板の製造方法 | |
| JPH104248A (ja) | 基板接続構造 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JP2003298240A (ja) | 多層回路基板 | |
| JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
| JP2000294931A (ja) | 多層配線基板及びその製造方法 | |
| JP2001313448A (ja) | 両面フレキシブル配線板、ｉｃカードおよび両面フレキシブル配線板の製造方法 | |
| US20230180398A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 |