JP2002300083A - スペクトル拡散通信用相関回路 - Google Patents
スペクトル拡散通信用相関回路Info
- Publication number
- JP2002300083A JP2002300083A JP2001104288A JP2001104288A JP2002300083A JP 2002300083 A JP2002300083 A JP 2002300083A JP 2001104288 A JP2001104288 A JP 2001104288A JP 2001104288 A JP2001104288 A JP 2001104288A JP 2002300083 A JP2002300083 A JP 2002300083A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- output
- register
- unit
- users
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】
【課題】 従来のスペクトル拡散通信用相関回路は、同
一位相に積和演算処理能力以上のユーザが重なった場合
に処理できないという問題点があったが、本発明は、構
成を増大することなく復調位相の重なった積和演算処理
能力以上のユーザの復調を可能にするスペクトル拡散通
信用相関回路を提供する。 【解決手段】 制御部１０が、メモリ部４からの入力信
号の同一位相に複数ユーザが特定数より多く存在する場
合に、積和演算部１０５における複数の全てのユーザに
対する積和演算が完了するのに十分な時間保持するよ
う、入力信号レジスタ１０１における１サンプルのシフ
トの転送速度を制御するスペクトル拡散通信用相関回路
である。
一位相に積和演算処理能力以上のユーザが重なった場合
に処理できないという問題点があったが、本発明は、構
成を増大することなく復調位相の重なった積和演算処理
能力以上のユーザの復調を可能にするスペクトル拡散通
信用相関回路を提供する。 【解決手段】 制御部１０が、メモリ部４からの入力信
号の同一位相に複数ユーザが特定数より多く存在する場
合に、積和演算部１０５における複数の全てのユーザに
対する積和演算が完了するのに十分な時間保持するよ
う、入力信号レジスタ１０１における１サンプルのシフ
トの転送速度を制御するスペクトル拡散通信用相関回路
である。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信や無線
ＬＡＮ等におけるスペクトラム拡散通信システムの基地
局側受信機で用いられるスペクトル拡散通信用相関器に
係り、特に同一位相に多数のユーザが重なった場合に
も、構成を増大することなく復調処理でき、且つ拡散率
が異なるユーザに対しても、効率よく復調できるスペク
トル拡散通信用相関器に関する。
ＬＡＮ等におけるスペクトラム拡散通信システムの基地
局側受信機で用いられるスペクトル拡散通信用相関器に
係り、特に同一位相に多数のユーザが重なった場合に
も、構成を増大することなく復調処理でき、且つ拡散率
が異なるユーザに対しても、効率よく復調できるスペク
トル拡散通信用相関器に関する。
【０００２】
【従来の技術】一般に移動体通信又は無線ＬＡＮ等に用
いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通
信システムでは、送信側で送信データに対して狭帯域変
調（１次変調）を行い、更に拡散変調（２次変調）を行
う、２段階の変調を行ってデータを送信し、受信側で
は、受信データに対して逆拡散を行って１次変調に戻し
てから、通常の検波回路でベースバンド信号の再生を行
うようになっている。
いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通
信システムでは、送信側で送信データに対して狭帯域変
調（１次変調）を行い、更に拡散変調（２次変調）を行
う、２段階の変調を行ってデータを送信し、受信側で
は、受信データに対して逆拡散を行って１次変調に戻し
てから、通常の検波回路でベースバンド信号の再生を行
うようになっている。
【０００３】そして、従来、スペクトラム拡散された受
信信号の相関を得るためのスペクトラム拡散通信用相関
器は、逆拡散回路、符号分割多重変調波の復調回路で構
成され、具体的に、スペクトラム拡散通信用相関器は、
同期捕捉を行い、以降検出された同期位相で相関を取る
ために、論理回路で構成されたスライディングコリレー
タ（ＳＣ）が用いられている。
信信号の相関を得るためのスペクトラム拡散通信用相関
器は、逆拡散回路、符号分割多重変調波の復調回路で構
成され、具体的に、スペクトラム拡散通信用相関器は、
同期捕捉を行い、以降検出された同期位相で相関を取る
ために、論理回路で構成されたスライディングコリレー
タ（ＳＣ）が用いられている。
【０００４】スライディングコリレータは、１ビットの
相関器を用いて局発符号系列（拡散符号）を１ビットず
つシフトさせ、毎回受信の符号系列との相関を求めるも
のであり、符号系列長だけのビット数について相関を求
めれば、相関がピークとなる同期位相が求められ、同期
捕捉が行われるものである。
相関器を用いて局発符号系列（拡散符号）を１ビットず
つシフトさせ、毎回受信の符号系列との相関を求めるも
のであり、符号系列長だけのビット数について相関を求
めれば、相関がピークとなる同期位相が求められ、同期
捕捉が行われるものである。
【０００５】ここで、従来の逆拡散回路の１つであるス
ライディングコリレータについて図１０を用いて説明す
る。図１０は、従来のスライディングコリレータの一部
分の構成ブロック図である。従来のスライディングコリ
レータにおける相関出力を取得する部分は、Ａ／Ｄ変換
器３１と、乗算器３２と、ＰＮコードレジスタ３３と、
加算器３４と、遅延回路３５とから構成されている。
ライディングコリレータについて図１０を用いて説明す
る。図１０は、従来のスライディングコリレータの一部
分の構成ブロック図である。従来のスライディングコリ
レータにおける相関出力を取得する部分は、Ａ／Ｄ変換
器３１と、乗算器３２と、ＰＮコードレジスタ３３と、
加算器３４と、遅延回路３５とから構成されている。
【０００６】上記従来のスライディングコリレータの各
部を説明する。Ａ／Ｄ変換器３１は、符号分割多重（Co
de Division Multiple Access：ＣＤＭＡ）変調されて
送信され、アンテナ（図示せず）で受信されたアナログ
信号を、デジタル信号に変換する高精度のアナログ／デ
ジタル変換器である。ＰＮコードレジスタ３３は、送信
側でＤＭＡ変調に用いられたのと同じ拡散符号であるＰ
Ｎ（Pseudo Random Noise ）符号コードについて、拡散
符号発生器（図示せず）から発生されたコードを保持
し、１ビットずつ出力するレジスタであり、場合によっ
ては拡散符号発生器そのものであっても良い。
部を説明する。Ａ／Ｄ変換器３１は、符号分割多重（Co
de Division Multiple Access：ＣＤＭＡ）変調されて
送信され、アンテナ（図示せず）で受信されたアナログ
信号を、デジタル信号に変換する高精度のアナログ／デ
ジタル変換器である。ＰＮコードレジスタ３３は、送信
側でＤＭＡ変調に用いられたのと同じ拡散符号であるＰ
Ｎ（Pseudo Random Noise ）符号コードについて、拡散
符号発生器（図示せず）から発生されたコードを保持
し、１ビットずつ出力するレジスタであり、場合によっ
ては拡散符号発生器そのものであっても良い。
【０００７】乗算器３２は、Ａ／Ｄ変換器３１から出力
されるデジタルの受信データに、ＰＮコードレジスタ３
３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延要素３５は、乗算器３２から出力され
る乗算結果を、１シンボル期間累積加算してその積分値
を相関出力として出力するものである。
されるデジタルの受信データに、ＰＮコードレジスタ３
３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延要素３５は、乗算器３２から出力され
る乗算結果を、１シンボル期間累積加算してその積分値
を相関出力として出力するものである。
【０００８】従来のスライディングコリレータの動作
は、アンテナで受信された受信データのアナログ信号
が、Ａ／Ｄ変換器３１でデジタル信号に変換され、ＰＮ
コードレジスタ３３から出力されるＰＮコードと乗算器
３２で乗算され、加算器３４と遅延要素３５で累積加算
されて、１シンボル分の加算結果が相関出力として出力
されるようになっている。そして、乗算器３２における
乗算のタイミングを１チップずらして位相を変化させな
がら乗算、累積加算が繰り返され、相関出力がピークと
なる同期位相が検出されるようになっている。
は、アンテナで受信された受信データのアナログ信号
が、Ａ／Ｄ変換器３１でデジタル信号に変換され、ＰＮ
コードレジスタ３３から出力されるＰＮコードと乗算器
３２で乗算され、加算器３４と遅延要素３５で累積加算
されて、１シンボル分の加算結果が相関出力として出力
されるようになっている。そして、乗算器３２における
乗算のタイミングを１チップずらして位相を変化させな
がら乗算、累積加算が繰り返され、相関出力がピークと
なる同期位相が検出されるようになっている。
【０００９】よってスライディングコリレータでは、同
期捕捉のためには、例えば、シンボル長をｍ、チップ数
（拡散率又は拡散符号長）をｎとすると、１つのタイミ
ングにおける相関値を出力するまでにｎ回の乗算及び加
算を行い、１シンボル分の相関出力を得るためには、こ
れをタイミングをずらしながらｍ回繰り返すことにな
り、ｎ×ｍ回の乗算及び加算を行った後に、相関値がピ
ークとなったタイミングが同期位相として検出されるこ
とになる。このとき、例えば、図１０に示すように、Ｃ
ＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号を
Ａ／Ｄ変換器３１で４倍オーバーサンプリングした場合
には、１チップに対して４回の乗算及び加算を行う必要
があり、乗算器３２及び加算器３４では、１６Ｍｂｐｓ
(bit/sec)で動作すればよいことになる。
期捕捉のためには、例えば、シンボル長をｍ、チップ数
（拡散率又は拡散符号長）をｎとすると、１つのタイミ
ングにおける相関値を出力するまでにｎ回の乗算及び加
算を行い、１シンボル分の相関出力を得るためには、こ
れをタイミングをずらしながらｍ回繰り返すことにな
り、ｎ×ｍ回の乗算及び加算を行った後に、相関値がピ
ークとなったタイミングが同期位相として検出されるこ
とになる。このとき、例えば、図１０に示すように、Ｃ
ＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号を
Ａ／Ｄ変換器３１で４倍オーバーサンプリングした場合
には、１チップに対して４回の乗算及び加算を行う必要
があり、乗算器３２及び加算器３４では、１６Ｍｂｐｓ
(bit/sec)で動作すればよいことになる。
【００１０】この逆拡散回路としてスライディングコリ
レータを用いる構成は、比較的簡易でゲート数も少な
く、そのため消費電力も少ないというものであるが、特
に同期捕捉の場面で用いると、同期捕捉を行うまでの時
間は一般的には、１シンボル分の時間×１シンボル内の
チップ数分だけかかるため、相関出力を得るまでに時間
がかかるという問題がある。
レータを用いる構成は、比較的簡易でゲート数も少な
く、そのため消費電力も少ないというものであるが、特
に同期捕捉の場面で用いると、同期捕捉を行うまでの時
間は一般的には、１シンボル分の時間×１シンボル内の
チップ数分だけかかるため、相関出力を得るまでに時間
がかかるという問題がある。
【００１１】相関出力を得るまでに時間がかかるという
問題点を解決する方法として、スライディングコリレー
タの替わりに、マッチドフィルタ（整合フィル、若しく
は Matched Filter ：ＭＦ）をスペクトラム拡散通信用
相関器に用いることが考えられている。マッチドフィル
タは、あるタイミングにおける受信信号と拡散符号との
積和演算を一斉に取ることにより、１シンボル時間内に
同期捕捉を行うことができるものである。
問題点を解決する方法として、スライディングコリレー
タの替わりに、マッチドフィルタ（整合フィル、若しく
は Matched Filter ：ＭＦ）をスペクトラム拡散通信用
相関器に用いることが考えられている。マッチドフィル
タは、あるタイミングにおける受信信号と拡散符号との
積和演算を一斉に取ることにより、１シンボル時間内に
同期捕捉を行うことができるものである。
【００１２】ここで、従来の逆拡散回路の別の例である
マッチドフィルタの基本構成について、図１１を用いて
説明する。図１１は、従来のマッチドフィルタ及びその
周辺の構成例を示すブロック図である。従来のマッチド
フィルタは、基本的な構成としては、入力信号レジスタ
１０１′と、拡散符号レジスタ１０２と、乗算部１０３
と加算部１０４とを具備する積和演算部１０５とから構
成されている。
マッチドフィルタの基本構成について、図１１を用いて
説明する。図１１は、従来のマッチドフィルタ及びその
周辺の構成例を示すブロック図である。従来のマッチド
フィルタは、基本的な構成としては、入力信号レジスタ
１０１′と、拡散符号レジスタ１０２と、乗算部１０３
と加算部１０４とを具備する積和演算部１０５とから構
成されている。
【００１３】上記従来のマッチドフィルタの各部を説明
する。入力信号レジスタ１０１′は、複数のサンプルホ
ールド回路（図ではＳ／Ｈ）で構成され、ＣＤＭＡ変調
されているアナログの入力信号がＡ／Ｄ変換器３で変換
されたデジタル信号を順次取り込んで保持し出力する回
路である。尚、サンプルホールド回路の数は、拡散率
（拡散符号長）×オーバーサンプリング数であり、例え
ば、拡散率が２５６，オーバサンプリング数が４の場合
には、１０２４のサンプルホールド回路で構成されるこ
とになる。オーバーサンプリング数は、４倍に限らず、
２倍でも８倍でも良い。細かな位相検出とその精度が必
要な場合はオーバーサンプリング数を増加し、必要ない
場合は減少させればい。入力信号のビット数は４〜１０
が選択されると考えられ、従って４から１０ビットのＦ
／Ｆ（フリップ／フロップ回路）を１０２４個並べる構
成が最も一般的である。勿論単なるメモリでもこの機能
を満たすことは言うまでもない。この１０２４個のＦ／
Ｆ列に、順次上記サンプル速度（４倍オーバーサンプル
の場合には約１６ＭＨｚのクロック）で入力信号を転送
する。従って、１０２４個の入力信号データが入力レジ
スタに常時蓄積されるが、これは拡散率の最大２５６に
対しちょうど１シンボル分に相当する。また、図１１で
は、回路の記載規模の関係からＡ／Ｄ変換器３における
オーバーサンプリングが２倍の例を示しており、サンプ
ルホールド回路の２つに１つの割合でタップ出力を行う
ようになっている。例えば、４倍オーバーサンプリング
であるなら、サンプルホールド回路の４つに１つの割合
で出力を行うようにする。また、オーバーサンプリング
していても全てのＳ／Ｈ回路からタップ出力して乗算器
で乗算する例も存在する。
する。入力信号レジスタ１０１′は、複数のサンプルホ
ールド回路（図ではＳ／Ｈ）で構成され、ＣＤＭＡ変調
されているアナログの入力信号がＡ／Ｄ変換器３で変換
されたデジタル信号を順次取り込んで保持し出力する回
路である。尚、サンプルホールド回路の数は、拡散率
（拡散符号長）×オーバーサンプリング数であり、例え
ば、拡散率が２５６，オーバサンプリング数が４の場合
には、１０２４のサンプルホールド回路で構成されるこ
とになる。オーバーサンプリング数は、４倍に限らず、
２倍でも８倍でも良い。細かな位相検出とその精度が必
要な場合はオーバーサンプリング数を増加し、必要ない
場合は減少させればい。入力信号のビット数は４〜１０
が選択されると考えられ、従って４から１０ビットのＦ
／Ｆ（フリップ／フロップ回路）を１０２４個並べる構
成が最も一般的である。勿論単なるメモリでもこの機能
を満たすことは言うまでもない。この１０２４個のＦ／
Ｆ列に、順次上記サンプル速度（４倍オーバーサンプル
の場合には約１６ＭＨｚのクロック）で入力信号を転送
する。従って、１０２４個の入力信号データが入力レジ
スタに常時蓄積されるが、これは拡散率の最大２５６に
対しちょうど１シンボル分に相当する。また、図１１で
は、回路の記載規模の関係からＡ／Ｄ変換器３における
オーバーサンプリングが２倍の例を示しており、サンプ
ルホールド回路の２つに１つの割合でタップ出力を行う
ようになっている。例えば、４倍オーバーサンプリング
であるなら、サンプルホールド回路の４つに１つの割合
で出力を行うようにする。また、オーバーサンプリング
していても全てのＳ／Ｈ回路からタップ出力して乗算器
で乗算する例も存在する。
【００１４】拡散符号レジスタ１０２は、複数のサンプ
ルホールド回路（図ではＳ／Ｈ）で構成され、拡散符号
発生部１１から出力される拡散符号であるＰＮ符号（コ
ード）を順次取り込んで保持し出力するレジスタであ
る。尚、サンプルホールド回路の数は、拡散率に対応す
る数であり、例えば、拡散率が２５６の場合には、２５
６のサンプルホールド回路で構成されることになる。な
お、拡散符号は１ビットであるので、１ビットのＦ／Ｆ
（フリップ／フロップ回路）を２５６個配置すれば良
い。（この場合もメモリで代用可能である。） また、図１１では拡散符号発生器１１から出力される拡
散符号を保持する拡散符号レジスタ１０２-1と、乗算部
１０３に拡散符号を出力する拡散符号レジスタ１０２-0
とを別々に設けているが、拡散符号発生器１１が１つで
あれば拡散符号レジスタ１０２-1から直接乗算部１０３
に拡散符号を出力しても構わない。
ルホールド回路（図ではＳ／Ｈ）で構成され、拡散符号
発生部１１から出力される拡散符号であるＰＮ符号（コ
ード）を順次取り込んで保持し出力するレジスタであ
る。尚、サンプルホールド回路の数は、拡散率に対応す
る数であり、例えば、拡散率が２５６の場合には、２５
６のサンプルホールド回路で構成されることになる。な
お、拡散符号は１ビットであるので、１ビットのＦ／Ｆ
（フリップ／フロップ回路）を２５６個配置すれば良
い。（この場合もメモリで代用可能である。） また、図１１では拡散符号発生器１１から出力される拡
散符号を保持する拡散符号レジスタ１０２-1と、乗算部
１０３に拡散符号を出力する拡散符号レジスタ１０２-0
とを別々に設けているが、拡散符号発生器１１が１つで
あれば拡散符号レジスタ１０２-1から直接乗算部１０３
に拡散符号を出力しても構わない。
【００１５】乗算部１０３は、複数の乗算器で構成さ
れ、入力信号レジスタ１０１′の各サンプルホールド回
路（Ｓ／Ｈ）で保持されたデジタル信号（複数ビット）
に対して拡散符号レジスタ１０２からのＰＮ符号（１ビ
ット）を乗算するものである。乗算器は、入力信号レジ
スタ１０１′のＳ／Ｈ回路のオーバーサンプリング数毎
に設けられるので、従って、拡散率２５６の場合には２
５６個の乗算器となる。乗算器は、制御部１０からの指
示に従いクロック毎に入力信号レジスタと拡散符号レジ
スタのデータを乗算するが、制御部１０からの指示が無
ければ乗算は行わない。加算部１０４は、複数の加算器
で構成され、乗算部１０３の各乗算器からの出力を一斉
に加算するものである。尚、図１１において、入力信号
レジスタ１０１′における入力信号の取り込みタイミン
グや拡散符号レジスタ１０２における拡散符号発生器１
１からの拡散符号取り込みタイミング、積和演算部１０
５内の各乗算器、各加算器における演算タイミングなど
は、全て制御部１０″からの制御で行われている。
れ、入力信号レジスタ１０１′の各サンプルホールド回
路（Ｓ／Ｈ）で保持されたデジタル信号（複数ビット）
に対して拡散符号レジスタ１０２からのＰＮ符号（１ビ
ット）を乗算するものである。乗算器は、入力信号レジ
スタ１０１′のＳ／Ｈ回路のオーバーサンプリング数毎
に設けられるので、従って、拡散率２５６の場合には２
５６個の乗算器となる。乗算器は、制御部１０からの指
示に従いクロック毎に入力信号レジスタと拡散符号レジ
スタのデータを乗算するが、制御部１０からの指示が無
ければ乗算は行わない。加算部１０４は、複数の加算器
で構成され、乗算部１０３の各乗算器からの出力を一斉
に加算するものである。尚、図１１において、入力信号
レジスタ１０１′における入力信号の取り込みタイミン
グや拡散符号レジスタ１０２における拡散符号発生器１
１からの拡散符号取り込みタイミング、積和演算部１０
５内の各乗算器、各加算器における演算タイミングなど
は、全て制御部１０″からの制御で行われている。
【００１６】従来の第１のマッチドフィルタの動作は、
Ａ／Ｄ変換器３でデジタル変換された入力信号が複数の
Ｓ／Ｈ回路で構成される入力信号レジスタ１０１′に順
次保持され、そのＳ／Ｈ回路からの出力と複数のＳ／Ｈ
回路で構成される拡散符号レジスタ１０２から出力され
る拡散符号とが乗算部１０３を構成する各乗算器で乗算
され、更に各乗算器での乗算結果を加算部１０４を構成
する各加算器で一斉に加算して、加算結果が出力され
る。その加算結果から相関出力を得るようになってい
る。
Ａ／Ｄ変換器３でデジタル変換された入力信号が複数の
Ｓ／Ｈ回路で構成される入力信号レジスタ１０１′に順
次保持され、そのＳ／Ｈ回路からの出力と複数のＳ／Ｈ
回路で構成される拡散符号レジスタ１０２から出力され
る拡散符号とが乗算部１０３を構成する各乗算器で乗算
され、更に各乗算器での乗算結果を加算部１０４を構成
する各加算器で一斉に加算して、加算結果が出力され
る。その加算結果から相関出力を得るようになってい
る。
【００１７】そして、従来の第１のマッチドフィルタに
おける動作速度は、図１１に示すように、例えば、ＣＤ
ＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ
／Ｄ変換器３で４倍オーバーサンプリングした場合、１
６Ｍｂｐｓ(bit/sec)で出力されることになるので、拡
散符号発生器１１及び拡散符号レジスタ１０２、各乗算
器及び各加算器では、１６Ｍｂｐｓ(bit/sec)で動作す
ればよいことになり、１６ＭＨｚの相関出力が得られる
ことになる。
おける動作速度は、図１１に示すように、例えば、ＣＤ
ＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ
／Ｄ変換器３で４倍オーバーサンプリングした場合、１
６Ｍｂｐｓ(bit/sec)で出力されることになるので、拡
散符号発生器１１及び拡散符号レジスタ１０２、各乗算
器及び各加算器では、１６Ｍｂｐｓ(bit/sec)で動作す
ればよいことになり、１６ＭＨｚの相関出力が得られる
ことになる。
【００１８】しかしながら、一般的なマッチドフィルタ
では、あるタイミングにおける受信信号と拡散符号との
積和演算を一斉に行うため、図１０と図１１とを比較す
れば明らかなように、マッチドフィルタ構成の方がハー
ド規模は大きく、例えば上記図１０で説明したスライデ
ィングコリレータに対して、図１１のマッチドフィルタ
は、１シンボル内のチップ数倍（拡散率倍）のゲート数
が必要となり、ゲート規模が増大し、消費電力の増大を
もたらすことになる。
では、あるタイミングにおける受信信号と拡散符号との
積和演算を一斉に行うため、図１０と図１１とを比較す
れば明らかなように、マッチドフィルタ構成の方がハー
ド規模は大きく、例えば上記図１０で説明したスライデ
ィングコリレータに対して、図１１のマッチドフィルタ
は、１シンボル内のチップ数倍（拡散率倍）のゲート数
が必要となり、ゲート規模が増大し、消費電力の増大を
もたらすことになる。
【００１９】上記説明した従来のスライディングコリレ
ータ又はマッチドフィルタを受信回路の逆拡散回路部分
に用いることを考えると、特に、基地局では、複数のユ
ーザ、すなわち複数の拡散符号に対処する必要があり、
上記従来のスライディングコリレータ又はマッチドフィ
ルタを基地局で対応する拡散符号数又はユーザ数だけ配
置しなければならず、構成がかなり増大する。
ータ又はマッチドフィルタを受信回路の逆拡散回路部分
に用いることを考えると、特に、基地局では、複数のユ
ーザ、すなわち複数の拡散符号に対処する必要があり、
上記従来のスライディングコリレータ又はマッチドフィ
ルタを基地局で対応する拡散符号数又はユーザ数だけ配
置しなければならず、構成がかなり増大する。
【００２０】そこで、従来の第１のマッチドフィルタを
用いた逆拡散回路において、複数のユーザ、すなわち複
数の拡散符号に対処しながら構成を縮小した構成例につ
いて、図１２を用いて説明する。図１２は、従来の複数
の拡散符号に対処するためマッチドフィルタ（従来の第
２のマッチドフィルタ）及びその周辺の構成例を示すブ
ロック図である。尚、図１２では、４種類の拡散符号に
対応するための構成例を示している。従来の第２のマッ
チドフィルタは、図１１に示したマッチドフィルタ（従
来の第１のマッチドフィルタ）と同様に、入力信号レジ
スタ１０１′と、拡散符号レジスタ１０２と、乗算部１
０３と加算部１０４とを具備する積和演算部１０５とか
ら構成されており、但し、複数のユーザ、すなわち拡散
符号に対処するための構成として、複数の拡散符号発生
器１１と対になるように拡散符号レジスタ１０２を複数
備え（図では、拡散符号レジスタ１０２-1、…、１０２
-4の４つ）、各拡散符号レジスタ１０２-1、…、１０２
-4から出力される拡散符号を入れ替えて拡散符号レジス
タ１０２-0に保持するようにして、拡散符号レジスタ１
０２-0からの拡散符号と入力信号とを乗算部１０３で乗
算するようになっている。尚、図１２において、入力信
号レジスタ１０１′における入力信号の取り込みタイミ
ングや拡散符号レジスタ１０２-1、…，１２-4における
拡散符号発生器１１-1，…、１１-4からの拡散符号取り
込みタイミング、及び積和演算部１０５内の各乗算器、
各加算器における演算タイミングなどは、全て制御部１
０″からの制御で行われている。
用いた逆拡散回路において、複数のユーザ、すなわち複
数の拡散符号に対処しながら構成を縮小した構成例につ
いて、図１２を用いて説明する。図１２は、従来の複数
の拡散符号に対処するためマッチドフィルタ（従来の第
２のマッチドフィルタ）及びその周辺の構成例を示すブ
ロック図である。尚、図１２では、４種類の拡散符号に
対応するための構成例を示している。従来の第２のマッ
チドフィルタは、図１１に示したマッチドフィルタ（従
来の第１のマッチドフィルタ）と同様に、入力信号レジ
スタ１０１′と、拡散符号レジスタ１０２と、乗算部１
０３と加算部１０４とを具備する積和演算部１０５とか
ら構成されており、但し、複数のユーザ、すなわち拡散
符号に対処するための構成として、複数の拡散符号発生
器１１と対になるように拡散符号レジスタ１０２を複数
備え（図では、拡散符号レジスタ１０２-1、…、１０２
-4の４つ）、各拡散符号レジスタ１０２-1、…、１０２
-4から出力される拡散符号を入れ替えて拡散符号レジス
タ１０２-0に保持するようにして、拡散符号レジスタ１
０２-0からの拡散符号と入力信号とを乗算部１０３で乗
算するようになっている。尚、図１２において、入力信
号レジスタ１０１′における入力信号の取り込みタイミ
ングや拡散符号レジスタ１０２-1、…，１２-4における
拡散符号発生器１１-1，…、１１-4からの拡散符号取り
込みタイミング、及び積和演算部１０５内の各乗算器、
各加算器における演算タイミングなどは、全て制御部１
０″からの制御で行われている。
【００２１】また、従来の第２のマッチドフィルタの動
作としては、入力信号レジスタ１０１′に保持された入
力信号に対して、まず、拡散符号発生器１１-1から出力
され拡散符号レジスタ１０２-1に保持された拡散符号が
拡散符号レジスタ１０２-0に出力されて積和演算部１０
５で積和演算されて相関出力が成され、続いて拡散符号
発生器１１-2から出力され拡散符号レジスタ１０２-2に
保持された拡散符号が拡散符号レジスタ１０２-0に出力
されて積和演算部１０５で積和演算されて相関出力が成
され、以降同様にてから、拡散符号発生器１１-3から出
力され拡散符号レジスタ１０２-3に保持された拡散符
号、拡散符号発生器１１-4から出力され拡散符号レジス
タ１０２-4に保持された拡散符号が順に拡散符号レジス
タ１０２-0に出力されて積和演算部１０５で積和演算さ
れて相関出力が成されてから、入力信号レジスタ１０
１′に次の信号がシフト入力されるようになっている。
作としては、入力信号レジスタ１０１′に保持された入
力信号に対して、まず、拡散符号発生器１１-1から出力
され拡散符号レジスタ１０２-1に保持された拡散符号が
拡散符号レジスタ１０２-0に出力されて積和演算部１０
５で積和演算されて相関出力が成され、続いて拡散符号
発生器１１-2から出力され拡散符号レジスタ１０２-2に
保持された拡散符号が拡散符号レジスタ１０２-0に出力
されて積和演算部１０５で積和演算されて相関出力が成
され、以降同様にてから、拡散符号発生器１１-3から出
力され拡散符号レジスタ１０２-3に保持された拡散符
号、拡散符号発生器１１-4から出力され拡散符号レジス
タ１０２-4に保持された拡散符号が順に拡散符号レジス
タ１０２-0に出力されて積和演算部１０５で積和演算さ
れて相関出力が成されてから、入力信号レジスタ１０
１′に次の信号がシフト入力されるようになっている。
【００２２】よって、従来の第２のマッチドフィルタで
は、複数のユーザ、すなわち拡散符号に対処するため
に、乗算部１０３及び加算部１０４が入力信号レジスタ
１０１′の動作速度に対して１／ユーザー数（拡散符号
数）の高速度で動作する必要がある。例えば、図１２に
示すように、拡散符号が４種類の場合、ＣＤＭＡ変調さ
れた４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器
３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ
(bit/sec)で入力信号レジスタ１０１′に出力されるこ
とになるので、各拡散符号発生器１１及び各拡散符号レ
ジスタ１０２-1〜１０２-4は、４ＭＨｚで動作し、入力
信号レジスタ１０１′における１回のシフトの間に４つ
の拡散符号との積和演算を行うので、各乗算器及び各加
算器では、１６＊４＝６４ＭＨｚで動作する必要があ
り、６４ＭＨｚで相関出力が得られることになる。
は、複数のユーザ、すなわち拡散符号に対処するため
に、乗算部１０３及び加算部１０４が入力信号レジスタ
１０１′の動作速度に対して１／ユーザー数（拡散符号
数）の高速度で動作する必要がある。例えば、図１２に
示すように、拡散符号が４種類の場合、ＣＤＭＡ変調さ
れた４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器
３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ
(bit/sec)で入力信号レジスタ１０１′に出力されるこ
とになるので、各拡散符号発生器１１及び各拡散符号レ
ジスタ１０２-1〜１０２-4は、４ＭＨｚで動作し、入力
信号レジスタ１０１′における１回のシフトの間に４つ
の拡散符号との積和演算を行うので、各乗算器及び各加
算器では、１６＊４＝６４ＭＨｚで動作する必要があ
り、６４ＭＨｚで相関出力が得られることになる。
【００２３】つまり、第２のマッチドフィルタでは、受
信信号をサンプリングした速度よりも高速に積和演算を
行い、複数の拡散符号発生器からの拡散符号を切り替え
ながら積和演算することにより、積和演算部を複数設け
ることなく、複数のユーザ（拡散符号）の復調出力を得
ることができるものであった。
信信号をサンプリングした速度よりも高速に積和演算を
行い、複数の拡散符号発生器からの拡散符号を切り替え
ながら積和演算することにより、積和演算部を複数設け
ることなく、複数のユーザ（拡散符号）の復調出力を得
ることができるものであった。
【００２４】一般的にＷ−ＣＤＭＡの基地局では、セク
タを有しており、周囲３６０度を６セクタに分割してい
わゆるハニカム構造で送受信するようになっている。ま
た、アダプティブアンテナを使用しない場合には、各セ
クタ毎に２つのアンテナが存在し、従って基地局として
受信し復調しなけれはならない信号の本数は、６セク
タ、２アンテナ、複素信号Ｉ／Ｑ、更にキャリア周波数
が複数有るので（通常は４波）その倍数となり、合計６
＊２＊２＊４＝９６にもなる。これらの入力信号からユ
ーザーの同期を保持する為に、あるいは遅延波の検出の
為に、更に復調の為に、それぞれマッチドフィルタ（Ｍ
Ｆ）なりスライディングコリレータ（ＳＣ）を設けるこ
とはハード規模の増大を更に増すことになってしまう。
タを有しており、周囲３６０度を６セクタに分割してい
わゆるハニカム構造で送受信するようになっている。ま
た、アダプティブアンテナを使用しない場合には、各セ
クタ毎に２つのアンテナが存在し、従って基地局として
受信し復調しなけれはならない信号の本数は、６セク
タ、２アンテナ、複素信号Ｉ／Ｑ、更にキャリア周波数
が複数有るので（通常は４波）その倍数となり、合計６
＊２＊２＊４＝９６にもなる。これらの入力信号からユ
ーザーの同期を保持する為に、あるいは遅延波の検出の
為に、更に復調の為に、それぞれマッチドフィルタ（Ｍ
Ｆ）なりスライディングコリレータ（ＳＣ）を設けるこ
とはハード規模の増大を更に増すことになってしまう。
【００２５】また、基地局として対応するユーザー数は
その規模により異なるが、最も一般的な基地局は、１セ
クタ当たり３２ユーザーまでであるので、１基地局の合
計は３２ユーザー×６セクター＝１９２ユーザー（正確
には１９２チャネル）となる。ここで、正確には１搬送
波当たり３２チャネルであり、搬送波は全部で４波ある
が、搬送波毎にユーザーを処理すれば良いとしてあり、
搬送波４波に亘って処理する必要は今の所無いと考え
る。移動局が通信中搬送波を時間的に取り替えることは
考えない。そうすると、１９２ユーザーを一括して処理
する為の信号の本数は、前述したように６セクタ＊２ア
ンテナ＊Ｉ／Ｑ２信号の合計２４本である。
その規模により異なるが、最も一般的な基地局は、１セ
クタ当たり３２ユーザーまでであるので、１基地局の合
計は３２ユーザー×６セクター＝１９２ユーザー（正確
には１９２チャネル）となる。ここで、正確には１搬送
波当たり３２チャネルであり、搬送波は全部で４波ある
が、搬送波毎にユーザーを処理すれば良いとしてあり、
搬送波４波に亘って処理する必要は今の所無いと考え
る。移動局が通信中搬送波を時間的に取り替えることは
考えない。そうすると、１９２ユーザーを一括して処理
する為の信号の本数は、前述したように６セクタ＊２ア
ンテナ＊Ｉ／Ｑ２信号の合計２４本である。
【００２６】このように、受信信号から多数のユーザー
を一括処理しなければならない基地局の受信回路におい
て、上記第２のマッチドフィルタで用いた積和演算部の
動作を入力信号のサンプリングクロック速度に比べて高
速化する技術を応用し、スライディングコリレータ又は
マッチドフィルタ部分の構成を増大することなく高速化
することで対応する技術が提案されている。
を一括処理しなければならない基地局の受信回路におい
て、上記第２のマッチドフィルタで用いた積和演算部の
動作を入力信号のサンプリングクロック速度に比べて高
速化する技術を応用し、スライディングコリレータ又は
マッチドフィルタ部分の構成を増大することなく高速化
することで対応する技術が提案されている。
【００２７】高速スライディングコリレータ又は高速マ
ッチドフィルタを用いることにより、多数ユーザ又は多
数信号に対応できるようにする技術については、平成１
２年７月１４日公開の特開２０００−１９６４９９「ス
ペクトラム拡散通信用相関回路」（出願人：国際電気株
式会社、発明者：今泉市郎他）がある。この従来技術
は、基本的なスライディングコリレータ又はマッチドフ
ィルタ部分の構成は従来の構成であり、それに入力信号
をある程度蓄積をするための小規模のメモリを設け、Ａ
／Ｄ変換された入力信号を制御部の制御によって低速
（例えば１６ＭＨｚ）でメモリ（Ｓ／Ｈ回路）に書き込
み、当該Ｓ／Ｈ回路から高速（例えば１．６ＧＨｚ）の
クロックで読み出して、高速のコリレータ又はマッチド
フィルタで拡散符号との積和演算を行うスペクトラム拡
散通信用相関回路であり、これにより、構成素子数を小
規模にして相関を得ることができるものである。
ッチドフィルタを用いることにより、多数ユーザ又は多
数信号に対応できるようにする技術については、平成１
２年７月１４日公開の特開２０００−１９６４９９「ス
ペクトラム拡散通信用相関回路」（出願人：国際電気株
式会社、発明者：今泉市郎他）がある。この従来技術
は、基本的なスライディングコリレータ又はマッチドフ
ィルタ部分の構成は従来の構成であり、それに入力信号
をある程度蓄積をするための小規模のメモリを設け、Ａ
／Ｄ変換された入力信号を制御部の制御によって低速
（例えば１６ＭＨｚ）でメモリ（Ｓ／Ｈ回路）に書き込
み、当該Ｓ／Ｈ回路から高速（例えば１．６ＧＨｚ）の
クロックで読み出して、高速のコリレータ又はマッチド
フィルタで拡散符号との積和演算を行うスペクトラム拡
散通信用相関回路であり、これにより、構成素子数を小
規模にして相関を得ることができるものである。
【００２８】ここで、特開２０００−１９６４９９に提
案された技術の概略について説明する。まず、特開２０
００−１９６４９９に提案されたスペクトラム拡散通信
用相関回路を用いた復調部の具体的かつ基本的な回路構
成について、図１３を用いて簡単に説明する。図１３
は、従来のスペクトラム拡散通信用相関回路を用いた復
調部の具体的構成ブロック図である。従来の復調部は、
図１３に示すように、アンテナ１-1，１-2と、ＲＦ部２
-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Q
と、メモリ部４-1，４-2と、高速マッチドフィルタ（Ｍ
Ｆ）５-1，５-2と、プロファイラ６と、フィンガメモリ
７と、ＲＡＫＥ合成部８と、データ及び音声処理部９
と、制御部１０と、拡散符号発生器１１とから基本的に
構成されている。尚、図１３では、高速ＭＦ５-1，５-2
を記載しているが、代わりに高速ＳＣ（スライディング
コリレータ）を用いてもよいことになっている。
案された技術の概略について説明する。まず、特開２０
００−１９６４９９に提案されたスペクトラム拡散通信
用相関回路を用いた復調部の具体的かつ基本的な回路構
成について、図１３を用いて簡単に説明する。図１３
は、従来のスペクトラム拡散通信用相関回路を用いた復
調部の具体的構成ブロック図である。従来の復調部は、
図１３に示すように、アンテナ１-1，１-2と、ＲＦ部２
-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Q
と、メモリ部４-1，４-2と、高速マッチドフィルタ（Ｍ
Ｆ）５-1，５-2と、プロファイラ６と、フィンガメモリ
７と、ＲＡＫＥ合成部８と、データ及び音声処理部９
と、制御部１０と、拡散符号発生器１１とから基本的に
構成されている。尚、図１３では、高速ＭＦ５-1，５-2
を記載しているが、代わりに高速ＳＣ（スライディング
コリレータ）を用いてもよいことになっている。
【００２９】次に、図１３に示した復調部の各部につい
て具体的に説明する。アンテナ１は、通常２本（アンテ
ナ１-1，１-2）用意され、ダイバーシティ受信を行う。
ダイバーシティ受信とは、２本のアンテナで同一送信信
号を受信し、復調した結果を合成し受信感度の向上を図
るものである。
て具体的に説明する。アンテナ１は、通常２本（アンテ
ナ１-1，１-2）用意され、ダイバーシティ受信を行う。
ダイバーシティ受信とは、２本のアンテナで同一送信信
号を受信し、復調した結果を合成し受信感度の向上を図
るものである。
【００３０】ＲＦ（Radio Frequency ：無線周波数）部
２は、各アンテナに対して設けられ、ベースバンド（Ｂ
Ｂ）信号を作成（復調）するものであり、直交検波を行
いＩ成分（同相成分）とＱ成分（直交成分）に分離す
る。
２は、各アンテナに対して設けられ、ベースバンド（Ｂ
Ｂ）信号を作成（復調）するものであり、直交検波を行
いＩ成分（同相成分）とＱ成分（直交成分）に分離す
る。
【００３１】Ａ／Ｄ変換器３は、ＲＦ部２からのＢＢア
ナログ信号をデジタル信号に変換する。変換ビット数は
４〜６ビット必要である。変換周波数は、４倍オーバー
サンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）
の場合には１６ＭＨｚとなる。Ｉ／Ｑ信号、アンテナ毎
に対し、それぞれ１個のＡ／Ｄ変換器が必要になるが、
高速処理が可能であれば、時分割処理を行わせることで
１個のＡ／Ｄ変換器で足りることになる。
ナログ信号をデジタル信号に変換する。変換ビット数は
４〜６ビット必要である。変換周波数は、４倍オーバー
サンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）
の場合には１６ＭＨｚとなる。Ｉ／Ｑ信号、アンテナ毎
に対し、それぞれ１個のＡ／Ｄ変換器が必要になるが、
高速処理が可能であれば、時分割処理を行わせることで
１個のＡ／Ｄ変換器で足りることになる。
【００３２】メモリ部４は、制御部１０からの指示によ
り、Ａ／Ｄ変換器３で変換されたデジタル信号を少なく
とも１シンボル分以上であってシンボル単位で取り込ん
で保持し、それを順次シンボル単位で一斉に高速で読み
出すものである。書き込み速度は、チップ速度の１〜４
倍程度、読み出し速度は、その１０倍以上は必要であ
る。この処理で、いわゆる時間変換とバッファリングを
行う。具体的には、少なくとも４８シンボル〜１００シ
ンボル分のメモリ容量が必要である。
り、Ａ／Ｄ変換器３で変換されたデジタル信号を少なく
とも１シンボル分以上であってシンボル単位で取り込ん
で保持し、それを順次シンボル単位で一斉に高速で読み
出すものである。書き込み速度は、チップ速度の１〜４
倍程度、読み出し速度は、その１０倍以上は必要であ
る。この処理で、いわゆる時間変換とバッファリングを
行う。具体的には、少なくとも４８シンボル〜１００シ
ンボル分のメモリ容量が必要である。
【００３３】第１の高速ＭＦ５-1は、メモリ部４に保持
されているスペクトラム拡散された信号と拡散符号発生
器１１からの拡散符号を取り込み、その積和演算を１シ
ンボル単位に行う。チップレートに比べ高速動作が行わ
れる。高速動作をすることにより複数のメモリからの情
報を極めて高速に処理できるようになるので、干渉キャ
ンセラへの応用が可能になる。また、第２の高速ＭＦ５
-2も第１の高速コリレータ５-1と同様の動作を行うが、
第２の高速コリレータ５-2の演算結果はプロファイラ６
にも出力されるようになっている。ここで、第１の高速
ＭＦ５-1及び第２の高速ＭＦ５-2として、図１２で説明
した第２のマッチドフィルタを用いることになる。
されているスペクトラム拡散された信号と拡散符号発生
器１１からの拡散符号を取り込み、その積和演算を１シ
ンボル単位に行う。チップレートに比べ高速動作が行わ
れる。高速動作をすることにより複数のメモリからの情
報を極めて高速に処理できるようになるので、干渉キャ
ンセラへの応用が可能になる。また、第２の高速ＭＦ５
-2も第１の高速コリレータ５-1と同様の動作を行うが、
第２の高速コリレータ５-2の演算結果はプロファイラ６
にも出力されるようになっている。ここで、第１の高速
ＭＦ５-1及び第２の高速ＭＦ５-2として、図１２で説明
した第２のマッチドフィルタを用いることになる。
【００３４】拡散符号発生器１１は、制御部１０からの
指示により、指定された拡散符号を指定された位相で送
出する。尚、拡散符号発生器の替わりに拡散符号を格納
するレジスタであってもよい。
指示により、指定された拡散符号を指定された位相で送
出する。尚、拡散符号発生器の替わりに拡散符号を格納
するレジスタであってもよい。
【００３５】プロファイラ６は、第２の高速ＭＦ５-2か
らの出力を取り込み演算を行い、パスを特定する。これ
により初期同期の段階では、チップ同期、シンボル同
期、無線スロット同期、フレーム同期を取ることがで
き、基地局の特定が可能になる。また、接続先基地局が
決まった通信状態においては、パスの検出を行う。これ
らの情報は制御部１０に送られ、制御部１０から第１の
高速ＭＦ５-1、メモリ部４-1、拡散符号発生器１１に指
示が出力される。
らの出力を取り込み演算を行い、パスを特定する。これ
により初期同期の段階では、チップ同期、シンボル同
期、無線スロット同期、フレーム同期を取ることがで
き、基地局の特定が可能になる。また、接続先基地局が
決まった通信状態においては、パスの検出を行う。これ
らの情報は制御部１０に送られ、制御部１０から第１の
高速ＭＦ５-1、メモリ部４-1、拡散符号発生器１１に指
示が出力される。
【００３６】ＲＡＫＥ合成部８は、フィンガメモリ７に
取り込まれた第１の高速ＭＦ５-1からの相関出力を、パ
イロットシンボルを用いた位相補正を実施し、その後、
複数パスの合成（ＲＡＫＥ合成）を行うものである。ま
た、ＲＡＫＥ合成部８には、この他、受信信号と周波数
を合わせる為のＡＦＣ、受信信号と雑音（他信号からの
干渉を含む）の割合か現在どうなっているかを測定する
ＳＩＲ測定部などか含まれる。
取り込まれた第１の高速ＭＦ５-1からの相関出力を、パ
イロットシンボルを用いた位相補正を実施し、その後、
複数パスの合成（ＲＡＫＥ合成）を行うものである。ま
た、ＲＡＫＥ合成部８には、この他、受信信号と周波数
を合わせる為のＡＦＣ、受信信号と雑音（他信号からの
干渉を含む）の割合か現在どうなっているかを測定する
ＳＩＲ測定部などか含まれる。
【００３７】データ及び音声処理部９は、誤り訂正を行
うため送信側で実施した各種信号処理の逆変換（復調）
を行う。これにはデインタリーブ、ビタビ復号、ＣＲＣ
デコーダ、リードソロモン復号（又はターボ復号）、音
声ＣＯＤＥＣなとが存在する。
うため送信側で実施した各種信号処理の逆変換（復調）
を行う。これにはデインタリーブ、ビタビ復号、ＣＲＣ
デコーダ、リードソロモン復号（又はターボ復号）、音
声ＣＯＤＥＣなとが存在する。
【００３８】図１３に示した復調部において、スペクト
ラム拡散された受信信号を、Ａ／Ｄ変換器３において、
例えば１６ＭＨｚのクロックでＡ／Ｄ変換して、メモリ
部４に１シンボル分書き込み、１００〜１０００倍の
１．６ＧＨｚ〜１６ＧＨｚのクロックでシンボル単位に
データを複数回読み出すと共に、次の１シンボル分のデ
ータをメモリ部４に書き込みつつ、読み出した１シンボ
ル分のデータを高速ＭＦ５で高速演算処理を行うように
しているので、逆拡散処理すべきユーザ数又は信号数が
多くてもそれに対応するだけの構成素子を配置すること
なく、構成素子数を小規模にして低消費電力とし、相関
出力を短時間で得ることができるものである。
ラム拡散された受信信号を、Ａ／Ｄ変換器３において、
例えば１６ＭＨｚのクロックでＡ／Ｄ変換して、メモリ
部４に１シンボル分書き込み、１００〜１０００倍の
１．６ＧＨｚ〜１６ＧＨｚのクロックでシンボル単位に
データを複数回読み出すと共に、次の１シンボル分のデ
ータをメモリ部４に書き込みつつ、読み出した１シンボ
ル分のデータを高速ＭＦ５で高速演算処理を行うように
しているので、逆拡散処理すべきユーザ数又は信号数が
多くてもそれに対応するだけの構成素子を配置すること
なく、構成素子数を小規模にして低消費電力とし、相関
出力を短時間で得ることができるものである。
【００３９】現在ＩＭＴ２０００にＡＲＩＢより提案さ
れている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍ
ｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対
し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製
造プロセス（ＣＭＯＳ０．１８４ｍ）でのクロック周波
数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚ
が予想されている。すなわち、入力信号の周波数に比べ
はるかに高い処理が可能となるはずである。
れている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍ
ｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対
し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製
造プロセス（ＣＭＯＳ０．１８４ｍ）でのクロック周波
数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚ
が予想されている。すなわち、入力信号の周波数に比べ
はるかに高い処理が可能となるはずである。
【００４０】例えば、図１１で説明した入力信号のサン
プリング速度と積和演算部１０５の処理速度が等しい第
１のマッチドフィルタを用いると、４Ｍｃｐｓの入力信
号がＡ／Ｄ変換器３で１６Ｍｂｐｓのサンプリングクロ
ックで４倍オーバーサンプリングされ、拡散率２５６の
場合には、１０２４個のＳ／Ｈ回路で構成される入力信
号レジスタ１０１′に順次シフト入力され、１シンボル
分のデータが蓄積されて、乗算部１０３の各乗算器で拡
散符号レジスタ１０２からの拡散符号と乗算され、乗算
結果はその後に続く加算器段で加算されて、相関出力す
なわち復調信号を取り出す事が出来る。この演算は１ク
ロック毎に行うことが出来るので、１シンボル時間に１
０２４個の相関出力を得る事が可能である。復調すべき
ユーザーなどのデータのシンボル位相が分かっている場
合の復調処理においては、当該拡散符号と入力レジスタ
の１シンボル分の入力信号との乗算を１クロック時間
（パイプライン処理が可能なので）で行い、その後のク
ロックで加算演算を行うと、結果的に数クロック後には
そのシンボルの相関出力すなわち復調を行うことが出来
るので、１シンボル時間で最大１０２４個の復調を行う
ことが出来る。
プリング速度と積和演算部１０５の処理速度が等しい第
１のマッチドフィルタを用いると、４Ｍｃｐｓの入力信
号がＡ／Ｄ変換器３で１６Ｍｂｐｓのサンプリングクロ
ックで４倍オーバーサンプリングされ、拡散率２５６の
場合には、１０２４個のＳ／Ｈ回路で構成される入力信
号レジスタ１０１′に順次シフト入力され、１シンボル
分のデータが蓄積されて、乗算部１０３の各乗算器で拡
散符号レジスタ１０２からの拡散符号と乗算され、乗算
結果はその後に続く加算器段で加算されて、相関出力す
なわち復調信号を取り出す事が出来る。この演算は１ク
ロック毎に行うことが出来るので、１シンボル時間に１
０２４個の相関出力を得る事が可能である。復調すべき
ユーザーなどのデータのシンボル位相が分かっている場
合の復調処理においては、当該拡散符号と入力レジスタ
の１シンボル分の入力信号との乗算を１クロック時間
（パイプライン処理が可能なので）で行い、その後のク
ロックで加算演算を行うと、結果的に数クロック後には
そのシンボルの相関出力すなわち復調を行うことが出来
るので、１シンボル時間で最大１０２４個の復調を行う
ことが出来る。
【００４１】そして、更に図１２に示した第２のマッチ
ドフィルタで説明したように、乗算器及び加算器にて構
成される積和演算部のクロックの速度を速めれば、複数
のユーザーの復調、複数のパスの復調を行うことが出来
る。具体的に図１２の第２のマッチドフィルタでは、積
和演算部のクロック速度を４倍の６４ＭＨｚにし、拡散
符号レジスタを４本用意し、乗算する拡散符号を入れ替
えて上記積和演算を行えば、単位時間に４ユーザーの復
調を行うことが出来るものであった。これは、データの
拡散率を２５６とすれは、１実シンボル時間（チップレ
ートが３．８４Ｍｃｐｓの場合２６．０４１１ｓ）内に
２５６＊４＊４＝４０９６シンボル分の復調を実行する
ことが可能になる。
ドフィルタで説明したように、乗算器及び加算器にて構
成される積和演算部のクロックの速度を速めれば、複数
のユーザーの復調、複数のパスの復調を行うことが出来
る。具体的に図１２の第２のマッチドフィルタでは、積
和演算部のクロック速度を４倍の６４ＭＨｚにし、拡散
符号レジスタを４本用意し、乗算する拡散符号を入れ替
えて上記積和演算を行えば、単位時間に４ユーザーの復
調を行うことが出来るものであった。これは、データの
拡散率を２５６とすれは、１実シンボル時間（チップレ
ートが３．８４Ｍｃｐｓの場合２６．０４１１ｓ）内に
２５６＊４＊４＝４０９６シンボル分の復調を実行する
ことが可能になる。
【００４２】この事は基地局が復調機能として１ユーザ
ーあたり８パスを処理するとしても５１２ユーザーを１
つのＭＦにて対処できることを意味している。勿論ＭＦ
としては複素ＭＦ構成になっていなけれはならない。ま
たアンテナダイバーシティを取る為には、ユーザー数と
して上記半分にしなければならないことは言うまでもな
い。いずれにせよ標準的な１基地局のユーザー数である
１９２ユーザーを余裕を持って処理可能である。
ーあたり８パスを処理するとしても５１２ユーザーを１
つのＭＦにて対処できることを意味している。勿論ＭＦ
としては複素ＭＦ構成になっていなけれはならない。ま
たアンテナダイバーシティを取る為には、ユーザー数と
して上記半分にしなければならないことは言うまでもな
い。いずれにせよ標準的な１基地局のユーザー数である
１９２ユーザーを余裕を持って処理可能である。
【００４３】チップ速度が４Ｍｃｐｓであるとし、４倍
オーバーサンプリングでによって１６ＭＨｚで入力され
る入力信号を、マッチドフィルタにおけるクロック速度
として例えば１６０ＭＨｚが使用可能となれば、１０倍
の処理が可能となり、１２８０ユーザーを１つのＭＦで
対処できることになる。
オーバーサンプリングでによって１６ＭＨｚで入力され
る入力信号を、マッチドフィルタにおけるクロック速度
として例えば１６０ＭＨｚが使用可能となれば、１０倍
の処理が可能となり、１２８０ユーザーを１つのＭＦで
対処できることになる。
【００４４】また、図１２に示した高速マッチドフィル
タ１００をサーチャ用として用いる場合、図１２の構成
を２個用意する事により、８ユーザー分の位相検出を常
時行うことが出来る。１基地局として対処するユーザー
数が前にも述べたように１９２ユーザーであるとする
と、図１２の構成を２個用意したサーチャは、その約１
／２５の能力を有していることになる。位相検出は、そ
のユーザーと通信を開始する時に必要であり、位相検出
が完了して通信状態となれば必ずしも常時監視する必要
はないので、１／２５の能力で十分と考えられる。
タ１００をサーチャ用として用いる場合、図１２の構成
を２個用意する事により、８ユーザー分の位相検出を常
時行うことが出来る。１基地局として対処するユーザー
数が前にも述べたように１９２ユーザーであるとする
と、図１２の構成を２個用意したサーチャは、その約１
／２５の能力を有していることになる。位相検出は、そ
のユーザーと通信を開始する時に必要であり、位相検出
が完了して通信状態となれば必ずしも常時監視する必要
はないので、１／２５の能力で十分と考えられる。
【００４５】以上説明したように、図１２に示した第２
のマッチドフィルタを複数用いることにより、複数の高
速積和演算器ブロック（ＭＦ機能）と、複数の入力デー
タレジスタ、及び複数の拡散符号レジスタにより１基地
局の復調機能を達成でき、ハード規模を低減することが
できる。
のマッチドフィルタを複数用いることにより、複数の高
速積和演算器ブロック（ＭＦ機能）と、複数の入力デー
タレジスタ、及び複数の拡散符号レジスタにより１基地
局の復調機能を達成でき、ハード規模を低減することが
できる。
【００４６】
【発明が解決しようとする課題】しかしながら、上記従
来のスライディングコリレータを用いたスペクトル拡散
通信用相関回路では、相関出力が得られるまでに時間が
掛かってしまうという問題があり、また、従来のマッチ
ドフィルタを用いたスペクトル拡散通信用相関回路で
は、構成素子数が多大となり消費電力の増大をもたらす
という問題点があった。更に基地局では処理すべき信号
の本数が多く、それぞれにハードを用意したのでは規模
が増大し、結果的にコストの上昇をもたらす弊害があっ
た。
来のスライディングコリレータを用いたスペクトル拡散
通信用相関回路では、相関出力が得られるまでに時間が
掛かってしまうという問題があり、また、従来のマッチ
ドフィルタを用いたスペクトル拡散通信用相関回路で
は、構成素子数が多大となり消費電力の増大をもたらす
という問題点があった。更に基地局では処理すべき信号
の本数が多く、それぞれにハードを用意したのでは規模
が増大し、結果的にコストの上昇をもたらす弊害があっ
た。
【００４７】また、特開２０００−１９６４９９に提案
された従来のスペクトラム拡散通信用相関回路を用いた
復調部では、複数ユーザの復調位相が重なった場合、例
えば入力信号のサンプリングクロックに対して積和演算
のクロックが４倍の高速クロックであれば、４ユーザの
重なりまでは処理できるが、それ以上に重なった場合に
は処理できないという問題点があった。
された従来のスペクトラム拡散通信用相関回路を用いた
復調部では、複数ユーザの復調位相が重なった場合、例
えば入力信号のサンプリングクロックに対して積和演算
のクロックが４倍の高速クロックであれば、４ユーザの
重なりまでは処理できるが、それ以上に重なった場合に
は処理できないという問題点があった。
【００４８】本発明は上記事情に鑑みて為されたもの
で、複数ユーザの復調位相の重なりの度合いに応じて入
力レジスタへの書き込み速度を可変にすることによっ
て、構成を増大することなく復調位相の重なった多くの
ユーザの復調を可能にするスペクトル拡散通信用相関回
路を提供する事を目的としている。
で、複数ユーザの復調位相の重なりの度合いに応じて入
力レジスタへの書き込み速度を可変にすることによっ
て、構成を増大することなく復調位相の重なった多くの
ユーザの復調を可能にするスペクトル拡散通信用相関回
路を提供する事を目的としている。
【００４９】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、スペクトラム拡散された受信信
号から相関出力を得るスペクトラム拡散通信用相関回路
において、受信信号をアナログ信号からデジタル信号に
変換してサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換
器からの出力を記憶するメモリ部と、シフトの転送速度
が可変であり、メモリ部からの入力信号を特定の速度で
シフトさせつつ出力する入力信号レジスタと、必要なユ
ーザ数分用意され、生成された拡散符号をシフトさせつ
つ出力する拡散符号レジスタと、入力信号レジスタから
出力された入力信号と拡散符号レジスタから出力された
拡散符号とを、サンプリング速度の特定数倍で乗算して
加算する積和演算部と、メモリ部からの入力信号の同一
位相に複数ユーザが特定数より多く存在する場合に、積
和演算部における複数の全てのユーザに対する積和演算
が完了するのに十分な時間保持するよう、入力信号レジ
スタにおける１サンプルのシフトの転送速度を制御し、
その後１シンボル内で遅れた時間を補うまでの間、同一
位相にユーザが特定数より少なく存在する場合に、転送
速度を特定の速度より速くする制御を行い、同一位相の
ユーザ数に応じて積和演算部に出力される拡散符号を選
択する制御を行う制御部とを有するものであり、回路構
成を増大させることなく、位相の重なった多くのユーザ
の復調を可能とすることができる。
決するための本発明は、スペクトラム拡散された受信信
号から相関出力を得るスペクトラム拡散通信用相関回路
において、受信信号をアナログ信号からデジタル信号に
変換してサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換
器からの出力を記憶するメモリ部と、シフトの転送速度
が可変であり、メモリ部からの入力信号を特定の速度で
シフトさせつつ出力する入力信号レジスタと、必要なユ
ーザ数分用意され、生成された拡散符号をシフトさせつ
つ出力する拡散符号レジスタと、入力信号レジスタから
出力された入力信号と拡散符号レジスタから出力された
拡散符号とを、サンプリング速度の特定数倍で乗算して
加算する積和演算部と、メモリ部からの入力信号の同一
位相に複数ユーザが特定数より多く存在する場合に、積
和演算部における複数の全てのユーザに対する積和演算
が完了するのに十分な時間保持するよう、入力信号レジ
スタにおける１サンプルのシフトの転送速度を制御し、
その後１シンボル内で遅れた時間を補うまでの間、同一
位相にユーザが特定数より少なく存在する場合に、転送
速度を特定の速度より速くする制御を行い、同一位相の
ユーザ数に応じて積和演算部に出力される拡散符号を選
択する制御を行う制御部とを有するものであり、回路構
成を増大させることなく、位相の重なった多くのユーザ
の復調を可能とすることができる。
【００５０】本発明は、上記スペクトラム拡散通信用相
関回路において、複数のＡ／Ｄ変換器、メモリ部、入力
信号レジスタと、複数の入力信号レジスタからの出力を
選択するセレクタ部とを設け、積和演算部が、セレクタ
部で選択された入力信号と拡散符号レジスタから出力さ
れた拡散符号とをサンプリング速度の特定数倍で乗算し
て加算するものであり、複数の入力信号についても、回
路構成を増大させることなく、位相の重なった多くのユ
ーザの復調を可能とすることができる。
関回路において、複数のＡ／Ｄ変換器、メモリ部、入力
信号レジスタと、複数の入力信号レジスタからの出力を
選択するセレクタ部とを設け、積和演算部が、セレクタ
部で選択された入力信号と拡散符号レジスタから出力さ
れた拡散符号とをサンプリング速度の特定数倍で乗算し
て加算するものであり、複数の入力信号についても、回
路構成を増大させることなく、位相の重なった多くのユ
ーザの復調を可能とすることができる。
【００５１】本発明は、上記スペクトラム拡散通信用相
関回路において、制御部が、各入力信号レジスタにおけ
るシフトタイミングをずらすよう制御し、セレクタ部の
代わりに入力信号レジスタから異なったタイミングで出
力される入力信号を保持するレジスタを設け、積和演算
部が、レジスタに保持された入力信号と拡散符号レジス
タから出力された拡散符号とをサンプリング速度の特定
数倍で乗算して加算するものであり、セレクタ部の代わ
りにレジスタの構成にても実現可能である。
関回路において、制御部が、各入力信号レジスタにおけ
るシフトタイミングをずらすよう制御し、セレクタ部の
代わりに入力信号レジスタから異なったタイミングで出
力される入力信号を保持するレジスタを設け、積和演算
部が、レジスタに保持された入力信号と拡散符号レジス
タから出力された拡散符号とをサンプリング速度の特定
数倍で乗算して加算するものであり、セレクタ部の代わ
りにレジスタの構成にても実現可能である。
【００５２】本発明は、スペクトラム拡散された受信信
号から相関出力を得るスペクトラム拡散通信用相関回路
において、複数の受信信号をアナログ信号からデジタル
信号に変換してサンプリングする複数のＡ／Ｄ変換器
と、出力するタイミングの速度が可変であり、複数のＡ
／Ｄ変換器からの出力を記憶すると共に選択された入力
信号を特定のタイミングの速度で出力する入力信号用メ
モリと、複数種類の拡散符号を記憶すると共に選択され
た拡散符号を出力する拡散符号用メモリと、入力信号用
メモリで選択出力された入力信号と拡散符号用メモリで
選択出力された拡散符号とを、サンプリング速度の整数
倍で乗算して加算する積和演算部と、入力信号用メモリ
に記憶された入力信号と対応する拡散符号用メモリに記
憶された拡散符号とを積和演算部に出力するタイミング
を制御し、入力信号用メモリに入力される入力信号の同
一位相に複数ユーザが特定数より多く存在する場合に、
積和演算部における複数の全てのユーザに対する積和演
算が完了するのに十分な時間保持するよう、入力信号用
メモリからの出力タイミングの速度を制御し、その後１
シンボル内で遅れた時間を補うまでの間、同一位相にユ
ーザが特定数より少なく存在する場合に、入力信号用メ
モリからの出力タイミングの速度を特定のタイミングの
速度より速くする制御を行い、同一位相のユーザ数に応
じて積和演算部に出力される拡散符号を選択する制御を
行う制御部とを有するものであり、回路構成を増大させ
ることなく、位相の重なった多くのユーザの復調を可能
とすることができる。
号から相関出力を得るスペクトラム拡散通信用相関回路
において、複数の受信信号をアナログ信号からデジタル
信号に変換してサンプリングする複数のＡ／Ｄ変換器
と、出力するタイミングの速度が可変であり、複数のＡ
／Ｄ変換器からの出力を記憶すると共に選択された入力
信号を特定のタイミングの速度で出力する入力信号用メ
モリと、複数種類の拡散符号を記憶すると共に選択され
た拡散符号を出力する拡散符号用メモリと、入力信号用
メモリで選択出力された入力信号と拡散符号用メモリで
選択出力された拡散符号とを、サンプリング速度の整数
倍で乗算して加算する積和演算部と、入力信号用メモリ
に記憶された入力信号と対応する拡散符号用メモリに記
憶された拡散符号とを積和演算部に出力するタイミング
を制御し、入力信号用メモリに入力される入力信号の同
一位相に複数ユーザが特定数より多く存在する場合に、
積和演算部における複数の全てのユーザに対する積和演
算が完了するのに十分な時間保持するよう、入力信号用
メモリからの出力タイミングの速度を制御し、その後１
シンボル内で遅れた時間を補うまでの間、同一位相にユ
ーザが特定数より少なく存在する場合に、入力信号用メ
モリからの出力タイミングの速度を特定のタイミングの
速度より速くする制御を行い、同一位相のユーザ数に応
じて積和演算部に出力される拡散符号を選択する制御を
行う制御部とを有するものであり、回路構成を増大させ
ることなく、位相の重なった多くのユーザの復調を可能
とすることができる。
【００５３】本発明は、上記スペクトラム拡散通信用相
関回路において、入力信号レジスタが、データの書き込
み速度が可変であり、メモリ部からの入力信号を特定の
速度で順に書き込みながら出力し、拡散符号レジスタ
が、必要なユーザ数分用意され、生成された拡散符号を
巡回シフトさせつつ出力し、制御部が、入力信号レジス
タにおける書き込み位置に応じて拡散符号レジスタにお
ける巡回シフトを制御するものであり、入力信号レジス
タで入力信号をシフトさせるのではなく、拡散符号を巡
回シフトさせることで、回路における消費電力を抑える
ことができる。
関回路において、入力信号レジスタが、データの書き込
み速度が可変であり、メモリ部からの入力信号を特定の
速度で順に書き込みながら出力し、拡散符号レジスタ
が、必要なユーザ数分用意され、生成された拡散符号を
巡回シフトさせつつ出力し、制御部が、入力信号レジス
タにおける書き込み位置に応じて拡散符号レジスタにお
ける巡回シフトを制御するものであり、入力信号レジス
タで入力信号をシフトさせるのではなく、拡散符号を巡
回シフトさせることで、回路における消費電力を抑える
ことができる。
【００５４】本発明は、上記スペクトラム拡散通信用相
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する乗算部と、乗算結果を順次段階的に加算する
加算部とを備え、加算部における段階的加算途中の複数
の出力を部分相関出力として選択出力可能であり、制御
部が、拡散符号の拡散率に応じて加算部での部分相関出
力を選択するものであり、異なる拡散率にも対応でき
る。
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する乗算部と、乗算結果を順次段階的に加算する
加算部とを備え、加算部における段階的加算途中の複数
の出力を部分相関出力として選択出力可能であり、制御
部が、拡散符号の拡散率に応じて加算部での部分相関出
力を選択するものであり、異なる拡散率にも対応でき
る。
【００５５】本発明は、上記スペクトラム拡散通信用相
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する乗算部と、乗算結果を順次段階的に加算する
加算部とを備え、制御部が、拡散符号の拡散率に応じ
て、加算部における段階的加算を行う加算器に対してリ
セットを行うものであり、異なる拡散率にも対応でき
る。
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する乗算部と、乗算結果を順次段階的に加算する
加算部とを備え、制御部が、拡散符号の拡散率に応じ
て、加算部における段階的加算を行う加算器に対してリ
セットを行うものであり、異なる拡散率にも対応でき
る。
【００５６】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。
【００５７】一般的に、Ｗ−ＣＤＭＡ信号の基地局での
復調には、受信信号（遅延波を含め）の位相を検出する
サーチャとしての機能と、サーチャで検出された位相で
実際に受信信号から復調を行う復調機能の２つの機能を
満たすことが必要である。サーチャ機能を実現するスペ
クトル拡散通信用相関回路としては、当来受信信号とし
ては、ある程度その位相を予知可能なデータチャネル信
号と、ほとんどその位相を予知できないランダムアクセ
スチャネル信号との大きく分けて２種類が存在し、いず
れにせよ、遅延波成分の検出はその位相が予め予知でき
ないことから、スライディングコリレータ（ＳＣ）構成
では時間が掛かり、またＳＣの数を増やすことにより解
決しようとするとハード規模の増大を招いてしまうた
め、マッチドフィルタ（ＭＦ）を用いて構成することが
望まれる。
復調には、受信信号（遅延波を含め）の位相を検出する
サーチャとしての機能と、サーチャで検出された位相で
実際に受信信号から復調を行う復調機能の２つの機能を
満たすことが必要である。サーチャ機能を実現するスペ
クトル拡散通信用相関回路としては、当来受信信号とし
ては、ある程度その位相を予知可能なデータチャネル信
号と、ほとんどその位相を予知できないランダムアクセ
スチャネル信号との大きく分けて２種類が存在し、いず
れにせよ、遅延波成分の検出はその位相が予め予知でき
ないことから、スライディングコリレータ（ＳＣ）構成
では時間が掛かり、またＳＣの数を増やすことにより解
決しようとするとハード規模の増大を招いてしまうた
め、マッチドフィルタ（ＭＦ）を用いて構成することが
望まれる。
【００５８】また、復調機能を実現するスペクトル拡散
通信用相関回路としては、信号の位相（シンボル、無線
スロット、フレームのいずれも、及び複数の遅延波につ
いても）が予め判明しており、シンボルの先頭位置か
ら、ある程度正確に拡散符号との積和演算を実施し相関
出力を得るものなので、この機能だけを達成するには受
信信号の本数が少ない場合にはスライディングコリレー
タ（ＳＣ）構成でも実現可能である。
通信用相関回路としては、信号の位相（シンボル、無線
スロット、フレームのいずれも、及び複数の遅延波につ
いても）が予め判明しており、シンボルの先頭位置か
ら、ある程度正確に拡散符号との積和演算を実施し相関
出力を得るものなので、この機能だけを達成するには受
信信号の本数が少ない場合にはスライディングコリレー
タ（ＳＣ）構成でも実現可能である。
【００５９】上記２つの機能をそれぞれ実現するために
は、構成の簡素化を優先するか、処理速度及び処理能力
を優先するかで、最適な構成が異なるが、本発明では、
時分割では有るが１つの構成で上記２つの機能を達成可
能な構成を提案するものである。
は、構成の簡素化を優先するか、処理速度及び処理能力
を優先するかで、最適な構成が異なるが、本発明では、
時分割では有るが１つの構成で上記２つの機能を達成可
能な構成を提案するものである。
【００６０】本発明のスペクトル拡散通信用相関回路に
ついて説明する前に、本発明のスペクトル拡散通信用相
関回路を用いる復調回路について説明する。本発明のス
ペクトル拡散通信用相関回路を用いる復調回路は、図１
３に示した従来の復調回路と同様で、アンテナ１-1，１
-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1
Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッ
チドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６
と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ
及び音声処理部９と、制御部１０と、拡散符号発生器１
１とから基本的に構成されている。そして、本発明は、
この高速マッチドフィルタ（ＭＦ）５-1，５-2部分の発
明である。
ついて説明する前に、本発明のスペクトル拡散通信用相
関回路を用いる復調回路について説明する。本発明のス
ペクトル拡散通信用相関回路を用いる復調回路は、図１
３に示した従来の復調回路と同様で、アンテナ１-1，１
-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1
Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッ
チドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６
と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ
及び音声処理部９と、制御部１０と、拡散符号発生器１
１とから基本的に構成されている。そして、本発明は、
この高速マッチドフィルタ（ＭＦ）５-1，５-2部分の発
明である。
【００６１】まず、本発明の第１の実施の形態に係るス
ペクトル拡散通信用相関回路について説明する。本発明
の第１の実施の形態に係るスペクトル拡散通信用相関回
路によれば、入力信号のサンプリングクロック速度に比
べて積和演算部分の演算速度が高速で動作可能なマッチ
ドフィルタを用いて、従来一定速度で入力レジスタに書
き込み転送していた入力信号を、同一位相に重なるユー
ザー数の状況に応じ、入力レジスタへの書き込みあるい
は転送の速度を可変にして、同一位相に重なるユーザー
数が標準的に処理可能なユーザ数を上回っていても処理
可能にできるものである。
ペクトル拡散通信用相関回路について説明する。本発明
の第１の実施の形態に係るスペクトル拡散通信用相関回
路によれば、入力信号のサンプリングクロック速度に比
べて積和演算部分の演算速度が高速で動作可能なマッチ
ドフィルタを用いて、従来一定速度で入力レジスタに書
き込み転送していた入力信号を、同一位相に重なるユー
ザー数の状況に応じ、入力レジスタへの書き込みあるい
は転送の速度を可変にして、同一位相に重なるユーザー
数が標準的に処理可能なユーザ数を上回っていても処理
可能にできるものである。
【００６２】次に、本発明の第１の実施の形態にかかる
スペクトル拡散通信用相関回路の具体的な構成例（本発
明の第１のスペクトル拡散通信用相関回路）について、
図１を使って説明する。図１は、本発明の第１の実施の
形態にかかるスペクトル拡散通信用相関回路の構成ブロ
ック図である。尚、図１２と同様の構成をとる部分につ
いては同一の符号を付して説明する。本発明の第１のス
ペクトル拡散通信用相関回路は、図１に示すように、Ａ
／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ
１００と、拡散符号発生器１１と、制御部１０とから構
成されている。
スペクトル拡散通信用相関回路の具体的な構成例（本発
明の第１のスペクトル拡散通信用相関回路）について、
図１を使って説明する。図１は、本発明の第１の実施の
形態にかかるスペクトル拡散通信用相関回路の構成ブロ
ック図である。尚、図１２と同様の構成をとる部分につ
いては同一の符号を付して説明する。本発明の第１のス
ペクトル拡散通信用相関回路は、図１に示すように、Ａ
／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ
１００と、拡散符号発生器１１と、制御部１０とから構
成されている。
【００６３】本発明の第１のスペクトル拡散通信用相関
回路の各部について説明する。Ａ／Ｄ変換器３は、従来
と同様に符号分割多重（Code Division Multiple Acces
s：ＣＤＭＡ）変調されて送信され、アンテナ（図示せ
ず）で受信されたアナログ信号を、デジタル信号に変換
する高精度のアナログ／デジタル変換器である。変換ビ
ット数は４〜６ビット必要であり、変換周波数は、４倍
オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域Ｃ
ＤＭＡ）の場合には１６ＭＨｚとなる。メモリ部４は、
従来と同様に、制御部１０からの指示に従いＡ／Ｄ変換
器３で変換されたデジタル信号を少なくとも１シンボル
分以上であってシンボル単位で取り込んで保持し、それ
を順次シンボル単位で一斉に高速で読み出すものであ
る。
回路の各部について説明する。Ａ／Ｄ変換器３は、従来
と同様に符号分割多重（Code Division Multiple Acces
s：ＣＤＭＡ）変調されて送信され、アンテナ（図示せ
ず）で受信されたアナログ信号を、デジタル信号に変換
する高精度のアナログ／デジタル変換器である。変換ビ
ット数は４〜６ビット必要であり、変換周波数は、４倍
オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域Ｃ
ＤＭＡ）の場合には１６ＭＨｚとなる。メモリ部４は、
従来と同様に、制御部１０からの指示に従いＡ／Ｄ変換
器３で変換されたデジタル信号を少なくとも１シンボル
分以上であってシンボル単位で取り込んで保持し、それ
を順次シンボル単位で一斉に高速で読み出すものであ
る。
【００６４】拡散符号発生器１１は、従来と同様に、制
御部１０からの指示により、指定された拡散符号を指定
された位相で送出するものであり、本発明では、標準的
に処理可能なユーザ数（拡散符号数）の拡散符号発生器
１１-1〜１１-4に加え、更に標準的に同一位相で処理可
能なユーザ数（拡散符号数）よりも多くなった場合に拡
大可能とする数（図ではα）だけ、拡散符号発生器１１
を備えておく必要がある。
御部１０からの指示により、指定された拡散符号を指定
された位相で送出するものであり、本発明では、標準的
に処理可能なユーザ数（拡散符号数）の拡散符号発生器
１１-1〜１１-4に加え、更に標準的に同一位相で処理可
能なユーザ数（拡散符号数）よりも多くなった場合に拡
大可能とする数（図ではα）だけ、拡散符号発生器１１
を備えておく必要がある。
【００６５】高速マッチドフィルタ１００は、従来と同
様に、メモリ部４に保持されているスペクトラム拡散さ
れた信号と拡散符号発生器１１からの拡散符号を取り込
み、その積和演算を１シンボル単位に行って相関出力を
得るものであるが、積和演算速度がチップレートに比べ
高速動作が行われる点と、入力信号の転送速度制御方法
及び積和演算部で乗算される拡散符号の切り替え制御方
法が、従来とは異なっているものである。
様に、メモリ部４に保持されているスペクトラム拡散さ
れた信号と拡散符号発生器１１からの拡散符号を取り込
み、その積和演算を１シンボル単位に行って相関出力を
得るものであるが、積和演算速度がチップレートに比べ
高速動作が行われる点と、入力信号の転送速度制御方法
及び積和演算部で乗算される拡散符号の切り替え制御方
法が、従来とは異なっているものである。
【００６６】本発明の第１のスペクトル拡散通信用相関
回路で用いる高速マッチドフィルタ１００（第１の高速
マッチドフィルタ）の内部構成は、図１２に示した従来
のマッチドフィルタと同様の入力信号レジスタ１０１
と、複数の拡散符号レジスタ１０２と、乗算部１０３と
加算部１０４とを具備する積和演算部１０５とから構成
されている。
回路で用いる高速マッチドフィルタ１００（第１の高速
マッチドフィルタ）の内部構成は、図１２に示した従来
のマッチドフィルタと同様の入力信号レジスタ１０１
と、複数の拡散符号レジスタ１０２と、乗算部１０３と
加算部１０４とを具備する積和演算部１０５とから構成
されている。
【００６７】但し、従来の入力信号レジスタ１０１′
が、Ｓ／Ｈ回路へデータの転送速度が入力信号にあわせ
て固定であったのに対して、本発明の入力信号レジスタ
１０１は、制御部１０からの制御の元でＳ／Ｈ回路への
転送速度が可変になっている点が異なっている。
が、Ｓ／Ｈ回路へデータの転送速度が入力信号にあわせ
て固定であったのに対して、本発明の入力信号レジスタ
１０１は、制御部１０からの制御の元でＳ／Ｈ回路への
転送速度が可変になっている点が異なっている。
【００６８】また、本発明の制御部１０は、従来の制御
部１０″の機能に加えて、プロファイラ６で検出された
パスの位相情報、すなわち各ユーザの受信タイミング検
出結果を入力し、受信タイミングの比較を行って位相が
重なったユーザ数を検出し、検出されたユーザ数から入
力信号レジスタへのデータ転送速度及び拡散符号レジス
タ１０２-1に設定する拡散符号の切り替えを制御する機
能を有している。具体的には、位相が重なったユーザ数
が標準的に同一位相で処理可能なユーザ数（拡散符号
数）よりも多くなった場合には、入力信号レジスタへの
データ転送速度を落として遅くし、同一サンプリンデー
タ（入力信号レジスタ１０１に格納されているデータ）
で標準ユーザ数よりも多くのユーザ（拡散符号）との積
和演算を行い、その後データ転送速度を落とした影響を
キャンセルするために、位相が重なったユーザ数が標準
的に同一位相で処理可能なユーザ数（拡散符号数）より
も少なくなった状況下では、入力信号レジスタへのデー
タ転送速度を上げて速くするように制御している。
部１０″の機能に加えて、プロファイラ６で検出された
パスの位相情報、すなわち各ユーザの受信タイミング検
出結果を入力し、受信タイミングの比較を行って位相が
重なったユーザ数を検出し、検出されたユーザ数から入
力信号レジスタへのデータ転送速度及び拡散符号レジス
タ１０２-1に設定する拡散符号の切り替えを制御する機
能を有している。具体的には、位相が重なったユーザ数
が標準的に同一位相で処理可能なユーザ数（拡散符号
数）よりも多くなった場合には、入力信号レジスタへの
データ転送速度を落として遅くし、同一サンプリンデー
タ（入力信号レジスタ１０１に格納されているデータ）
で標準ユーザ数よりも多くのユーザ（拡散符号）との積
和演算を行い、その後データ転送速度を落とした影響を
キャンセルするために、位相が重なったユーザ数が標準
的に同一位相で処理可能なユーザ数（拡散符号数）より
も少なくなった状況下では、入力信号レジスタへのデー
タ転送速度を上げて速くするように制御している。
【００６９】本発明の第１のスペクトル拡散通信用相関
回路の動作について図１３，図１，図２の具体例を用い
て説明する。図２は、本発明の第１のスペクトル拡散通
信用相関回路における転送速度可変の具体例を示す説明
図である。ここで、受信信号は４Ｍｃｐｓ(chip/sec）
とし、４倍オーバーサンプリングされるため１６Ｍｂｐ
ｓ(bit/sec)でメモリ部４に入力されるものとする。ま
た、積和演算部１０５は６４ＭＨｚで動作し、拡散符号
発生器１１は４台＋α配置されているものとする。本発
明の第１のスペクトル拡散通信用相関回路では、具体的
には、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受
信信号がＡ／Ｄ変換器３で４倍オーバーサンプリングさ
れて１６Ｍｂｐｓ(bit/sec)で出力され、メモリ部４に
格納されていく。
回路の動作について図１３，図１，図２の具体例を用い
て説明する。図２は、本発明の第１のスペクトル拡散通
信用相関回路における転送速度可変の具体例を示す説明
図である。ここで、受信信号は４Ｍｃｐｓ(chip/sec）
とし、４倍オーバーサンプリングされるため１６Ｍｂｐ
ｓ(bit/sec)でメモリ部４に入力されるものとする。ま
た、積和演算部１０５は６４ＭＨｚで動作し、拡散符号
発生器１１は４台＋α配置されているものとする。本発
明の第１のスペクトル拡散通信用相関回路では、具体的
には、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受
信信号がＡ／Ｄ変換器３で４倍オーバーサンプリングさ
れて１６Ｍｂｐｓ(bit/sec)で出力され、メモリ部４に
格納されていく。
【００７０】以降まず、サーチャ用に用いられる第１の
高速マッチドフィルタ１００の動作について説明する。
メモリ部４に格納された受信信号は、標準転送速度であ
る１６ＭＨｚでメモリ部４から読み出されて、サーチャ
用の高速マッチドフィルタ１００、又はサーチャー機能
が動作する高速マッチドフィルタ１００の入力信号レジ
スタ１０１にシフトしながら格納されていき、積和演算
部１０５で積和演算が為されて相関値が出力され、プロ
ファイラ６でパス検出が行われ、検出されたパスの位相
情報、すなわち各ユーザの受信タイミング検出結果が制
御部１０に入力され、制御部１０で受信タイミングの比
較を行って位相が重なったユーザ数が検出される。
高速マッチドフィルタ１００の動作について説明する。
メモリ部４に格納された受信信号は、標準転送速度であ
る１６ＭＨｚでメモリ部４から読み出されて、サーチャ
用の高速マッチドフィルタ１００、又はサーチャー機能
が動作する高速マッチドフィルタ１００の入力信号レジ
スタ１０１にシフトしながら格納されていき、積和演算
部１０５で積和演算が為されて相関値が出力され、プロ
ファイラ６でパス検出が行われ、検出されたパスの位相
情報、すなわち各ユーザの受信タイミング検出結果が制
御部１０に入力され、制御部１０で受信タイミングの比
較を行って位相が重なったユーザ数が検出される。
【００７１】尚、サーチャー用に用いられる高速マッチ
ドフィルタ１００では、本発明の第１の実施の形態の基
本である入力信号レジスタの転送速度を可変にする必要
はなく、標準転送速度である１６ＭＨｚで動作すればよ
い。よって、サーチャー用に用いられる高速マッチドフ
ィルタ１００の前段には、メモリ部４がなくても構わな
い。また、図１の構成では、積和演算部１０５がサンプ
リング速度１６ＭＨｚの４倍の６４ＭＨｚで動作するの
で、４ユーザ分の位相と遅延波の位相を検出できる。更
に積和演算部１０５の動作速度を上げられれえば、その
分のユーザ分の位相と遅延波の位相検出処理が可能にな
る。
ドフィルタ１００では、本発明の第１の実施の形態の基
本である入力信号レジスタの転送速度を可変にする必要
はなく、標準転送速度である１６ＭＨｚで動作すればよ
い。よって、サーチャー用に用いられる高速マッチドフ
ィルタ１００の前段には、メモリ部４がなくても構わな
い。また、図１の構成では、積和演算部１０５がサンプ
リング速度１６ＭＨｚの４倍の６４ＭＨｚで動作するの
で、４ユーザ分の位相と遅延波の位相を検出できる。更
に積和演算部１０５の動作速度を上げられれえば、その
分のユーザ分の位相と遅延波の位相検出処理が可能にな
る。
【００７２】次に、復調用に用いられる第１の高速マッ
チドフィルタ１００の動作について説明する。復調用に
用いられる第１の高速マッチドフィルタ１００の場合、
制御部１０の制御で、位相が重なったユーザ数が４ユー
ザであったとすると、通常はそのまま標準転送速度の１
６ＭＨｚでメモリ部４から読み出すように設定されて、
メモリ部４に記憶されている受信信号が入力信号レジス
タ１０１に１シンボル分取り込まれ、まず、拡散符号発
生器１１-1で発生された拡散符号を拡散符号レジスタ１
０２-1から拡散符号レジスタ１０２-0に設定して、積和
演算部１０５で６４ＭＨｚで積和演算を行い、次に拡散
符号発生器１１-2で発生された拡散符号を拡散符号レジ
スタ１０２-2から拡散符号レジスタ１０２-0に設定し
て、積和演算部１０５で６４ＭＨｚで積和演算を行い、
同様に拡散符号発生器１１-3で発生された拡散符号の積
和演算、拡散符号発生器１１-4で発生された拡散符号の
積和演算を完了したなら、入力信号レジスタ１０１で入
力信号を１サンプル取り込みシフト、保持する。その結
果、図２（ａ）に示すように、１６ＭＨｚで動作する入
力信号レジスタ１０１における１回のシフト、保持の間
（標準時間Ｔ）に、４種類の拡散符号による６４ＭＨｚ
で動作する積和演算が行われ、６４ＭＨｚで相関出力が
行われることになる。すなわち、入力信号レジスタ１０
１に保持された特定タイミングにおけるサンプルに対す
る積和演算処理時間はＴである。
チドフィルタ１００の動作について説明する。復調用に
用いられる第１の高速マッチドフィルタ１００の場合、
制御部１０の制御で、位相が重なったユーザ数が４ユー
ザであったとすると、通常はそのまま標準転送速度の１
６ＭＨｚでメモリ部４から読み出すように設定されて、
メモリ部４に記憶されている受信信号が入力信号レジス
タ１０１に１シンボル分取り込まれ、まず、拡散符号発
生器１１-1で発生された拡散符号を拡散符号レジスタ１
０２-1から拡散符号レジスタ１０２-0に設定して、積和
演算部１０５で６４ＭＨｚで積和演算を行い、次に拡散
符号発生器１１-2で発生された拡散符号を拡散符号レジ
スタ１０２-2から拡散符号レジスタ１０２-0に設定し
て、積和演算部１０５で６４ＭＨｚで積和演算を行い、
同様に拡散符号発生器１１-3で発生された拡散符号の積
和演算、拡散符号発生器１１-4で発生された拡散符号の
積和演算を完了したなら、入力信号レジスタ１０１で入
力信号を１サンプル取り込みシフト、保持する。その結
果、図２（ａ）に示すように、１６ＭＨｚで動作する入
力信号レジスタ１０１における１回のシフト、保持の間
（標準時間Ｔ）に、４種類の拡散符号による６４ＭＨｚ
で動作する積和演算が行われ、６４ＭＨｚで相関出力が
行われることになる。すなわち、入力信号レジスタ１０
１に保持された特定タイミングにおけるサンプルに対す
る積和演算処理時間はＴである。
【００７３】そして、制御部１０で検出された位相が重
なったユーザ数が４ユーザを越え、例えば、重なりが６
ユーザー分（６個の復調）になった箇所が発生したら、
メモリ部４からの読み出し速度を標準転送速度１６ＭＨ
ｚの例えば半分の８ＭＨｚに落とし、入力信号レジスタ
１０１に留まる時間として６ユーザー（６個の相関取得
＝６個の復調）を処理するのに十分な時間（２＊Ｔ）を
提供するようにする。また、その時には、拡散符号レジ
スタ１０２-0にセットされる拡散符号を６種類切り替え
るように制御する。
なったユーザ数が４ユーザを越え、例えば、重なりが６
ユーザー分（６個の復調）になった箇所が発生したら、
メモリ部４からの読み出し速度を標準転送速度１６ＭＨ
ｚの例えば半分の８ＭＨｚに落とし、入力信号レジスタ
１０１に留まる時間として６ユーザー（６個の相関取得
＝６個の復調）を処理するのに十分な時間（２＊Ｔ）を
提供するようにする。また、その時には、拡散符号レジ
スタ１０２-0にセットされる拡散符号を６種類切り替え
るように制御する。
【００７４】その結果、図２（ｂ）に示すように、８Ｍ
Ｈｚで動作する入力信号レジスタ１０１における１回の
シフト、保持の間（２＊Ｔ）に、８種類の拡散符号によ
る６４ＭＨｚで動作する積和演算を行うことができ、６
４ＭＨｚで最大８ユーザ分の相関出力が得られることに
なる。すなわち、入力信号レジスタ１０１に保持された
特定タイミングにおけるサンプルに対する積和演算処理
時間は２＊Ｔで、その間に８ユーザ分を処理することに
なる。例では、６ユーザなので６種類の拡散符号につい
て積和演算を行う。
Ｈｚで動作する入力信号レジスタ１０１における１回の
シフト、保持の間（２＊Ｔ）に、８種類の拡散符号によ
る６４ＭＨｚで動作する積和演算を行うことができ、６
４ＭＨｚで最大８ユーザ分の相関出力が得られることに
なる。すなわち、入力信号レジスタ１０１に保持された
特定タイミングにおけるサンプルに対する積和演算処理
時間は２＊Ｔで、その間に８ユーザ分を処理することに
なる。例では、６ユーザなので６種類の拡散符号につい
て積和演算を行う。
【００７５】なお、重なるユーザー数が多く転送速度を
下げて１シンボルに対する処理時間の延長をした場合に
は、その影響を取り除くため、例えば、ユーザー数が０
（ゼロ）で相関出力の取得をする必要のない場合はメモ
リ部４からの読み出し速度（転送速度）を６４ＭＨｚに
速めて高速でシフトさせる。また、重なるユーザー数が
１ユーザー（１パスの復調）又は２ユーザー（２パスの
復調）の場合には、メモリ部４からの読み出し速度を標
準転送速度１６ＭＨｚの２倍の３２ＭＨｚに切り替え、
入力信号レジスタ１０１に留まる時間として２ユーザー
（２個の相関取得＝２個の復調）を処理するのに十分な
時間（Ｔ／２）を提供するようにする。その結果、図２
（ｂ）に示すように、３２ＭＨｚで動作する入力信号レ
ジスタ１０１における１回のシフト、保持の間（Ｔ／
２）に、２種類の拡散符号による６４ＭＨｚで動作する
積和演算を行うことができ、６４ＭＨｚで最大２ユーザ
分の相関出力が得られることになる。すなわち、入力信
号レジスタ１０１に保持された特定タイミングにおける
サンプルに対する積和演算処理時間はＴ／２で、その間
に２ユーザ分を処理することになる。
下げて１シンボルに対する処理時間の延長をした場合に
は、その影響を取り除くため、例えば、ユーザー数が０
（ゼロ）で相関出力の取得をする必要のない場合はメモ
リ部４からの読み出し速度（転送速度）を６４ＭＨｚに
速めて高速でシフトさせる。また、重なるユーザー数が
１ユーザー（１パスの復調）又は２ユーザー（２パスの
復調）の場合には、メモリ部４からの読み出し速度を標
準転送速度１６ＭＨｚの２倍の３２ＭＨｚに切り替え、
入力信号レジスタ１０１に留まる時間として２ユーザー
（２個の相関取得＝２個の復調）を処理するのに十分な
時間（Ｔ／２）を提供するようにする。その結果、図２
（ｂ）に示すように、３２ＭＨｚで動作する入力信号レ
ジスタ１０１における１回のシフト、保持の間（Ｔ／
２）に、２種類の拡散符号による６４ＭＨｚで動作する
積和演算を行うことができ、６４ＭＨｚで最大２ユーザ
分の相関出力が得られることになる。すなわち、入力信
号レジスタ１０１に保持された特定タイミングにおける
サンプルに対する積和演算処理時間はＴ／２で、その間
に２ユーザ分を処理することになる。
【００７６】そして、図２（ｂ）に示すように、１回
（１サンプルについて）４ユーザ以上を処理できるよう
に転送速度を下げたなら、その分の影響を取り除くため
に２回転送速度を上げて処理を行い、トータルとして１
シンボル分の時間が変化しないようにしている。図２
（ｂ）は、すぐ次のタイミングで重なるユーザ数が標準
ユーザ数を下回った場合であるが、１シンボル分の間で
あれば、どこで転送速度を上げても構わない。
（１サンプルについて）４ユーザ以上を処理できるよう
に転送速度を下げたなら、その分の影響を取り除くため
に２回転送速度を上げて処理を行い、トータルとして１
シンボル分の時間が変化しないようにしている。図２
（ｂ）は、すぐ次のタイミングで重なるユーザ数が標準
ユーザ数を下回った場合であるが、１シンボル分の間で
あれば、どこで転送速度を上げても構わない。
【００７７】尚、図１に示した高速マッチドフィルタ１
００の場合、１シンボル長（１０２４）×４（６４ＭＨ
ｚが１６ＭＨｚの４倍）＝４０９６で、全体としての処
理能力は、最高４０９６個の相関（８パスで５１２ユー
ザー分）を１シンボル時間内に取得する能力を有してい
るので、上記のように６ユーザが重なっている場合に、
最大８ユーザ処理できる転送速度に変更するように少々
無駄使いをしても、十分他のタイミングでその影響を取
り除くことができる。
００の場合、１シンボル長（１０２４）×４（６４ＭＨ
ｚが１６ＭＨｚの４倍）＝４０９６で、全体としての処
理能力は、最高４０９６個の相関（８パスで５１２ユー
ザー分）を１シンボル時間内に取得する能力を有してい
るので、上記のように６ユーザが重なっている場合に、
最大８ユーザ処理できる転送速度に変更するように少々
無駄使いをしても、十分他のタイミングでその影響を取
り除くことができる。
【００７８】なお、標準転送速度である１６ＭＨｚで入
力信号レジスタ１０１にデータを転送しているときに
は、上記前段のメモリ部４も同じ１６ＭＨｚで書き込み
読み出しをすればよいが、転送速度が１６ＭＨｚから８
ＭＨｚになったときには、書き込みは１６ＭＨｚで読み
出しを８ＭＨｚで行うことになる。この場合書き込みの
ほうが速くなるので、その分余分にメモリを用意する必
要が発生する。反対に転送速度が１６ＭＨｚから６４Ｍ
Ｈｚになった場合は、読み出しを６４ＭＨｚで行い、書
き込みは通常と同じ１６ＭＨｚで行えばよい。この場
合、メモリ内にデータが無くなっていれば、１６ＭＨｚ
で読み出し転送速度も１６ＭＨｚのクロックで行うこと
になる。従って、１シンボル内のスケジュールを予め行
う必要が有り、スケジューリングに必要な時間を確保す
るだけのメモリ容量が必要となる。メモリ部４のメモリ
容量は、ユーザの重なりの発生具合でも変化するが、最
悪ケースとしても１シンボル分有れば十分である。
力信号レジスタ１０１にデータを転送しているときに
は、上記前段のメモリ部４も同じ１６ＭＨｚで書き込み
読み出しをすればよいが、転送速度が１６ＭＨｚから８
ＭＨｚになったときには、書き込みは１６ＭＨｚで読み
出しを８ＭＨｚで行うことになる。この場合書き込みの
ほうが速くなるので、その分余分にメモリを用意する必
要が発生する。反対に転送速度が１６ＭＨｚから６４Ｍ
Ｈｚになった場合は、読み出しを６４ＭＨｚで行い、書
き込みは通常と同じ１６ＭＨｚで行えばよい。この場
合、メモリ内にデータが無くなっていれば、１６ＭＨｚ
で読み出し転送速度も１６ＭＨｚのクロックで行うこと
になる。従って、１シンボル内のスケジュールを予め行
う必要が有り、スケジューリングに必要な時間を確保す
るだけのメモリ容量が必要となる。メモリ部４のメモリ
容量は、ユーザの重なりの発生具合でも変化するが、最
悪ケースとしても１シンボル分有れば十分である。
【００７９】本発明の第１の実施の形態にかかるスペク
トル拡散通信用相関回路によれば、制御部１０において
プロファイラ６で検出されたパスの位相情報、すなわち
各ユーザの受信タイミング検出結果を入力し、受信タイ
ミングの比較を行って位相が重なったユーザ数を検出
し、検出されたユーザ数が標準のユーザ数よりも多い場
合には、復調機能を実現する高速マッチドフィルタにお
いて、入力信号レジスタへのデータ転送速度を遅くし
て、同一のサンプリング信号で積和演算を行う時間を長
くして標準よりも多くのユーザについて相関出力を得ら
れるようにするので、位相が重なるユーザ数に対応して
高速マッチドフィルタ部分の構成を増大することなく、
入力信号レジスタ１０１への転送速度を可変にして制御
することによって、効率よく相関出力を得ることができ
るものである。
トル拡散通信用相関回路によれば、制御部１０において
プロファイラ６で検出されたパスの位相情報、すなわち
各ユーザの受信タイミング検出結果を入力し、受信タイ
ミングの比較を行って位相が重なったユーザ数を検出
し、検出されたユーザ数が標準のユーザ数よりも多い場
合には、復調機能を実現する高速マッチドフィルタにお
いて、入力信号レジスタへのデータ転送速度を遅くし
て、同一のサンプリング信号で積和演算を行う時間を長
くして標準よりも多くのユーザについて相関出力を得ら
れるようにするので、位相が重なるユーザ数に対応して
高速マッチドフィルタ部分の構成を増大することなく、
入力信号レジスタ１０１への転送速度を可変にして制御
することによって、効率よく相関出力を得ることができ
るものである。
【００８０】また、上記スペクトル拡散通信用相関回路
によれば、位相が重なるユーザ数が標準のユーザ数より
も多く、入力信号レジスタへのデータ転送速度を遅くし
て、同一のサンプリング信号で積和演算を行う時間を長
くした場合には、その後のサンプリングタイミングにお
いて、位相が重なるユーザ数が標準のユーザ数よりも少
ないタイミングで、入力信号レジスタへのデータ転送速
度を速くして、同一のサンプリング信号で積和演算を行
う時間を短くして標準よりも少ないユーザについて相関
出力を得られるようにするので、重なったユーザ数が多
く転送速度を遅くした影響を、重なったユーザ数が少な
いタイミングでキャンセルして１シンボルの処理時間は
同一になるようにするので、周辺の構成要素へ影響を与
えることなく実現できるものである。
によれば、位相が重なるユーザ数が標準のユーザ数より
も多く、入力信号レジスタへのデータ転送速度を遅くし
て、同一のサンプリング信号で積和演算を行う時間を長
くした場合には、その後のサンプリングタイミングにお
いて、位相が重なるユーザ数が標準のユーザ数よりも少
ないタイミングで、入力信号レジスタへのデータ転送速
度を速くして、同一のサンプリング信号で積和演算を行
う時間を短くして標準よりも少ないユーザについて相関
出力を得られるようにするので、重なったユーザ数が多
く転送速度を遅くした影響を、重なったユーザ数が少な
いタイミングでキャンセルして１シンボルの処理時間は
同一になるようにするので、周辺の構成要素へ影響を与
えることなく実現できるものである。
【００８１】次に、第１の実施の形態の各種応用例につ
いて説明する。まず、第１の実施の形態において、２つ
の入力を１つの高速マッチドフィルタで処理する第２の
スペクトル拡散通信用相関回路（本発明の第２のスペク
トル拡散通信用相関回路）について、図３、図４を用い
て説明する。図３は、本発明の第１の実施の形態の２つ
の入力を処理するスペクトル拡散通信用相関回路のセレ
クタ部を用いた場合の構成ブロック図であり、図４は、
本発明の第１の実施の形態の２つの入力を処理するスペ
クトル拡散通信用相関回路の入力信号レジスタを用いた
場合の構成ブロック図である。尚、図１と同様の構成を
とる部分については同一の符号を付して説明する。本発
明の第２のスペクトル拡散通信用相関回路は、図３に示
すように、２つのＡ／Ｄ変換器３-1、３-2と、２つのメ
モリ部４-1、４-2と、高速マッチドフィルタ１００と、
拡散符号発生器１１と、制御部１０とから構成されてい
る。
いて説明する。まず、第１の実施の形態において、２つ
の入力を１つの高速マッチドフィルタで処理する第２の
スペクトル拡散通信用相関回路（本発明の第２のスペク
トル拡散通信用相関回路）について、図３、図４を用い
て説明する。図３は、本発明の第１の実施の形態の２つ
の入力を処理するスペクトル拡散通信用相関回路のセレ
クタ部を用いた場合の構成ブロック図であり、図４は、
本発明の第１の実施の形態の２つの入力を処理するスペ
クトル拡散通信用相関回路の入力信号レジスタを用いた
場合の構成ブロック図である。尚、図１と同様の構成を
とる部分については同一の符号を付して説明する。本発
明の第２のスペクトル拡散通信用相関回路は、図３に示
すように、２つのＡ／Ｄ変換器３-1、３-2と、２つのメ
モリ部４-1、４-2と、高速マッチドフィルタ１００と、
拡散符号発生器１１と、制御部１０とから構成されてい
る。
【００８２】本発明の第２のスペクトル拡散通信用相関
回路の各部は、第１のスペクトル拡散通信用相関回路の
各部と基本的には同様であり、但し、高速マッチドフィ
ルタ１００には、２つの入力を処理するための構成が設
けられている点が第１のスペクトル拡散通信用相関回路
と異なっているので、高速マッチドフィルタ１００を除
く部分については説明を省略する。
回路の各部は、第１のスペクトル拡散通信用相関回路の
各部と基本的には同様であり、但し、高速マッチドフィ
ルタ１００には、２つの入力を処理するための構成が設
けられている点が第１のスペクトル拡散通信用相関回路
と異なっているので、高速マッチドフィルタ１００を除
く部分については説明を省略する。
【００８３】本発明の第２のスペクトル拡散通信用相関
回路で用いる高速マッチドフィルタ１００（第２の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
高速マッチドフィルタと同様の構成である複数の拡散符
号レジスタ１０２と、乗算部１０３と加算部１０４とを
具備する積和演算部１０５とに加え、図３に示すよう
に、第２の高速マッチドフィルタ１００の特徴として転
送速度が可変である入力信号レジスタ１０１を２構成設
け（第１の入力信号レジスタ１０１-1，第２の入力信号
レジスタ１０１-2）、第１の入力信号レジスタ１０１-1
又は第２の入力信号レジスタ１０１-2からセレクトした
信号を積和演算部１０５に供給するセレクタ部１０８を
設けている。
回路で用いる高速マッチドフィルタ１００（第２の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
高速マッチドフィルタと同様の構成である複数の拡散符
号レジスタ１０２と、乗算部１０３と加算部１０４とを
具備する積和演算部１０５とに加え、図３に示すよう
に、第２の高速マッチドフィルタ１００の特徴として転
送速度が可変である入力信号レジスタ１０１を２構成設
け（第１の入力信号レジスタ１０１-1，第２の入力信号
レジスタ１０１-2）、第１の入力信号レジスタ１０１-1
又は第２の入力信号レジスタ１０１-2からセレクトした
信号を積和演算部１０５に供給するセレクタ部１０８を
設けている。
【００８４】また、別の構成例として、図４に示すよう
に、転送速度が可変である入力信号レジスタ１０１を２
構成設け（第１の入力信号レジスタ１０１-1，第２の入
力信号レジスタ１０１-2）、第１の入力信号レジスタ１
０１-1又は第２の入力信号レジスタ１０１-2から交互に
データがシフト／保持され積和演算部１０５に供給する
入力信号レジスタ１０９を設けた構成であっても構わな
い。
に、転送速度が可変である入力信号レジスタ１０１を２
構成設け（第１の入力信号レジスタ１０１-1，第２の入
力信号レジスタ１０１-2）、第１の入力信号レジスタ１
０１-1又は第２の入力信号レジスタ１０１-2から交互に
データがシフト／保持され積和演算部１０５に供給する
入力信号レジスタ１０９を設けた構成であっても構わな
い。
【００８５】本発明の第２のスペクトル拡散通信用相関
回路では、受信信号は４Ｍｃｐｓ(chip/sec）で各Ａ／
Ｄ変換器３に入力され、各Ａ／Ｄ変換器３において４倍
オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で
各メモリ部４に入力されるものとする。また、積和演算
部１０５が６４ＭＨｚで動作するものとすると、拡散符
号発生器１１は２台以上配置されているものとする。そ
して、通常動作では、各メモリ部４に格納された受信信
号は、標準転送速度である１６ＭＨｚで各メモリ部４か
ら読み出されて、第２の高速マッチドフィルタ１００の
入力信号レジスタ１０１-1及び入力信号レジスタ１０１
-2にシフトしながら格納されていく。そして、まず、第
１の入力信号レジスタ１０１-1の信号がセレクタ部１０
８でセレクトされるか（図３）、又は入力信号レジスタ
１０９に出力保持されて（図４）、第１の拡散符号レジ
スタ１０２の拡散符号と積和演算部１０５で積和演算が
為されて相関値が出力され、続いて、第２の入力信号レ
ジスタ１０１-2の信号がセレクタ部１０８でされるか
（図３）、又は入力信号レジスタ１０９に出力保持され
て（図４）、第１の拡散符号レジスタ１０２の拡散符号
と積和演算部１０５で積和演算が為されて相関値が出力
される。そして、次に、再度第１の入力信号レジスタ１
０１-1の信号がセレクタ部１０８でされるか（図３）、
又は入力信号レジスタ１０９に出力保持されて（図
４）、第２の拡散符号レジスタ１０２の拡散符号と積和
演算部１０５で積和演算が為されて相関値が出力され、
続いて、第２の入力信号レジスタ１０１-2の信号がセレ
クタ部１０８でされるか（図３）、又は入力信号レジス
タ１０９に出力保持されて（図４）、第２の拡散符号レ
ジスタ１０２の拡散符号と積和演算部１０５で積和演算
が為されて相関値が出力されるように制御部１０によっ
て、セレクタ部１０８及び拡散符号レジスタ１０２の動
作が制御されるようになっている。よって、図３に示す
ように、受信信号が４Ｍｃｐｓ(chip/sec）でＡ／Ｄ変
換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ
(bit/sec)でメモリ部４に格納され、積和演算部１０５
の動作速度が６４ＭＨｚである場合は、通常状態で２入
力について２ユーザの相関出力が得られることになる。
回路では、受信信号は４Ｍｃｐｓ(chip/sec）で各Ａ／
Ｄ変換器３に入力され、各Ａ／Ｄ変換器３において４倍
オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で
各メモリ部４に入力されるものとする。また、積和演算
部１０５が６４ＭＨｚで動作するものとすると、拡散符
号発生器１１は２台以上配置されているものとする。そ
して、通常動作では、各メモリ部４に格納された受信信
号は、標準転送速度である１６ＭＨｚで各メモリ部４か
ら読み出されて、第２の高速マッチドフィルタ１００の
入力信号レジスタ１０１-1及び入力信号レジスタ１０１
-2にシフトしながら格納されていく。そして、まず、第
１の入力信号レジスタ１０１-1の信号がセレクタ部１０
８でセレクトされるか（図３）、又は入力信号レジスタ
１０９に出力保持されて（図４）、第１の拡散符号レジ
スタ１０２の拡散符号と積和演算部１０５で積和演算が
為されて相関値が出力され、続いて、第２の入力信号レ
ジスタ１０１-2の信号がセレクタ部１０８でされるか
（図３）、又は入力信号レジスタ１０９に出力保持され
て（図４）、第１の拡散符号レジスタ１０２の拡散符号
と積和演算部１０５で積和演算が為されて相関値が出力
される。そして、次に、再度第１の入力信号レジスタ１
０１-1の信号がセレクタ部１０８でされるか（図３）、
又は入力信号レジスタ１０９に出力保持されて（図
４）、第２の拡散符号レジスタ１０２の拡散符号と積和
演算部１０５で積和演算が為されて相関値が出力され、
続いて、第２の入力信号レジスタ１０１-2の信号がセレ
クタ部１０８でされるか（図３）、又は入力信号レジス
タ１０９に出力保持されて（図４）、第２の拡散符号レ
ジスタ１０２の拡散符号と積和演算部１０５で積和演算
が為されて相関値が出力されるように制御部１０によっ
て、セレクタ部１０８及び拡散符号レジスタ１０２の動
作が制御されるようになっている。よって、図３に示す
ように、受信信号が４Ｍｃｐｓ(chip/sec）でＡ／Ｄ変
換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ
(bit/sec)でメモリ部４に格納され、積和演算部１０５
の動作速度が６４ＭＨｚである場合は、通常状態で２入
力について２ユーザの相関出力が得られることになる。
【００８６】この第２の高速マッチドフィルタ１００の
最も有効な適応例としては、図１３に示した復調部にお
ける１つのアンテナからの信号の直交検波後のＩ成分
（同相成分）とＱ成分（直交成分）について、それぞれ
を図３の入力とし、まずＩ成分（同相成分）について積
和演算を行って相関出力を取得し、次に、Ｑ成分（直交
成分）について積和演算を行って相関出力を取得する動
作を、２つのユーザ（２つの拡散符号）について繰り返
すことによって、１サンプル時間に２ユーザのＩ，Ｑ両
成分の相関出力を得ることができる。積和演算部１０５
の動作速度を更に上げることができれば、より多くのユ
ーザについてＩ，Ｑ両成分の相関出力を得ることができ
るものである。尚、図３又は図４における１つの入力を
関連しない２つの入力とした場合には、拡散符号発生器
１１は、４つ設けて乗算する拡散符号を切り替えるよう
にしても構わない。
最も有効な適応例としては、図１３に示した復調部にお
ける１つのアンテナからの信号の直交検波後のＩ成分
（同相成分）とＱ成分（直交成分）について、それぞれ
を図３の入力とし、まずＩ成分（同相成分）について積
和演算を行って相関出力を取得し、次に、Ｑ成分（直交
成分）について積和演算を行って相関出力を取得する動
作を、２つのユーザ（２つの拡散符号）について繰り返
すことによって、１サンプル時間に２ユーザのＩ，Ｑ両
成分の相関出力を得ることができる。積和演算部１０５
の動作速度を更に上げることができれば、より多くのユ
ーザについてＩ，Ｑ両成分の相関出力を得ることができ
るものである。尚、図３又は図４における１つの入力を
関連しない２つの入力とした場合には、拡散符号発生器
１１は、４つ設けて乗算する拡散符号を切り替えるよう
にしても構わない。
【００８７】そして、図３又は図４に示した構成におい
ても、第１のスペクトル拡散通信用相関回路で説明した
のと同様に、制御部１０においてプロファイラ６で検出
されたパスの位相情報、すなわち各ユーザの受信タイミ
ング検出結果を入力し、受信タイミングの比較を行って
位相が重なったユーザ数を検出し、検出されたユーザ数
から入力信号レジスタへのデータ転送速度及び拡散符号
レジスタ１０２-0に設定する拡散符号の切り替えを制御
する機能を実現すれば、位相が重なったユーザ数が増大
しても、高速マッチドフィルタ部分の構成を増大するこ
となく、入力信号レジスタ１０１への転送速度を可変に
して制御することによって、効率よく相関出力を得るこ
とができるものである。
ても、第１のスペクトル拡散通信用相関回路で説明した
のと同様に、制御部１０においてプロファイラ６で検出
されたパスの位相情報、すなわち各ユーザの受信タイミ
ング検出結果を入力し、受信タイミングの比較を行って
位相が重なったユーザ数を検出し、検出されたユーザ数
から入力信号レジスタへのデータ転送速度及び拡散符号
レジスタ１０２-0に設定する拡散符号の切り替えを制御
する機能を実現すれば、位相が重なったユーザ数が増大
しても、高速マッチドフィルタ部分の構成を増大するこ
となく、入力信号レジスタ１０１への転送速度を可変に
して制御することによって、効率よく相関出力を得るこ
とができるものである。
【００８８】尚、図３，図４に示した構成において、入
力信号レジスタ１０１の台数を更に増やし、セレクタ部
１０８の各セレクタ又は入力信号レジスタ１０９の各Ｓ
／Ｈへのタップ数を増やして時分割でセレクト又はシフ
ト保持することによって、Ｉ／Ｑ信号の多重処理のみな
らず、アンテナ数の多重処理等を時分割処理で行うこと
も可能である。
力信号レジスタ１０１の台数を更に増やし、セレクタ部
１０８の各セレクタ又は入力信号レジスタ１０９の各Ｓ
／Ｈへのタップ数を増やして時分割でセレクト又はシフ
ト保持することによって、Ｉ／Ｑ信号の多重処理のみな
らず、アンテナ数の多重処理等を時分割処理で行うこと
も可能である。
【００８９】次に、第１の実施の形態の複数入力処理の
応用例として、多数入力を１つの高速マッチドフィルタ
で処理する第３のスペクトル拡散通信用相関回路（本発
明の第３のスペクトル拡散通信用相関回路）について、
図５を用いて説明する。図５は、本発明の第１の実施の
形態の複数入力を処理するスペクトル拡散通信用相関回
路の構成ブロック図である。尚、図１と同様の構成をと
る部分については同一の符号を付して説明する。本発明
の第３のスペクトル拡散通信用相関回路は、図５に示す
ように、複数（図５では４つ）のＡ／Ｄ変換器３-1、３
-2、３-3、３-4と、高速マッチドフィルタ１００と、拡
散符号発生器１１と、制御部１０とから構成されてい
る。
応用例として、多数入力を１つの高速マッチドフィルタ
で処理する第３のスペクトル拡散通信用相関回路（本発
明の第３のスペクトル拡散通信用相関回路）について、
図５を用いて説明する。図５は、本発明の第１の実施の
形態の複数入力を処理するスペクトル拡散通信用相関回
路の構成ブロック図である。尚、図１と同様の構成をと
る部分については同一の符号を付して説明する。本発明
の第３のスペクトル拡散通信用相関回路は、図５に示す
ように、複数（図５では４つ）のＡ／Ｄ変換器３-1、３
-2、３-3、３-4と、高速マッチドフィルタ１００と、拡
散符号発生器１１と、制御部１０とから構成されてい
る。
【００９０】本発明の第３のスペクトル拡散通信用相関
回路の各部は、第１のスペクトル拡散通信用相関回路の
各部と基本的には同様であり、但し、高速マッチドフィ
ルタ１００には、複数の入力を処理するための構成が設
けられている点が第１のスペクトル拡散通信用相関回路
と異なっているので、高速マッチドフィルタ１００を除
く部分については説明を省略する。
回路の各部は、第１のスペクトル拡散通信用相関回路の
各部と基本的には同様であり、但し、高速マッチドフィ
ルタ１００には、複数の入力を処理するための構成が設
けられている点が第１のスペクトル拡散通信用相関回路
と異なっているので、高速マッチドフィルタ１００を除
く部分については説明を省略する。
【００９１】本発明の第３のスペクトル拡散通信用相関
回路で用いる高速マッチドフィルタ１００（第３の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
高速マッチドフィルタと同様の構成である乗算部１０３
と加算部１０４とを具備する積和演算部１０５に加え、
図５に示すように、第３の高速マッチドフィルタ１００
の特徴として複数入力に対するメモリ部４と拡散符号レ
ジスタ１０２とセレクタ部１０８又は入力信号レジスタ
１０９の機能を兼ね備えた入力信号用メモリ１１０と、
複数の拡散符号レジスタ１０２の機能を兼ね備えた拡散
符号用メモリ１１１を設けている。
回路で用いる高速マッチドフィルタ１００（第３の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
高速マッチドフィルタと同様の構成である乗算部１０３
と加算部１０４とを具備する積和演算部１０５に加え、
図５に示すように、第３の高速マッチドフィルタ１００
の特徴として複数入力に対するメモリ部４と拡散符号レ
ジスタ１０２とセレクタ部１０８又は入力信号レジスタ
１０９の機能を兼ね備えた入力信号用メモリ１１０と、
複数の拡散符号レジスタ１０２の機能を兼ね備えた拡散
符号用メモリ１１１を設けている。
【００９２】ここで、入力信号用メモリ１１０は、制御
部１０からの制御の元で各Ａ／Ｄ変換器３-1、３-2、３
-3、３-4からの信号を順次書き込んで記憶し、その中か
らセレクトされた信号を順に読み出して積和演算部１０
５に出力するメモリである。一方、拡散符号用メモリ１
１１は、制御部１０からの制御の元で拡散符号発生器１
１から発生される各種拡散符号を書き込んで記憶し、そ
の中からセレクトされた拡散符号を順に読み出して積和
演算部１０５に出力するメモリである。そして、制御部
１０は、入力信号用メモリ１１０への書き込みタイミン
グに加え書き込み位置（アドレス）をも制御し、また読
み込みタイミングに加え読み込み位置（アドレス）をも
制御する。同様に制御部１０は、拡散符号発生器１１に
おける発生拡散符号を指示し、その発生されたか拡散符
号を拡散符号用メモリ１１１に書き込む際の書き込みタ
イミング及び書き込み位置（アドレス）と、読み込みタ
イミング及び読み込み位置（アドレス）をも制御するよ
うになっている。
部１０からの制御の元で各Ａ／Ｄ変換器３-1、３-2、３
-3、３-4からの信号を順次書き込んで記憶し、その中か
らセレクトされた信号を順に読み出して積和演算部１０
５に出力するメモリである。一方、拡散符号用メモリ１
１１は、制御部１０からの制御の元で拡散符号発生器１
１から発生される各種拡散符号を書き込んで記憶し、そ
の中からセレクトされた拡散符号を順に読み出して積和
演算部１０５に出力するメモリである。そして、制御部
１０は、入力信号用メモリ１１０への書き込みタイミン
グに加え書き込み位置（アドレス）をも制御し、また読
み込みタイミングに加え読み込み位置（アドレス）をも
制御する。同様に制御部１０は、拡散符号発生器１１に
おける発生拡散符号を指示し、その発生されたか拡散符
号を拡散符号用メモリ１１１に書き込む際の書き込みタ
イミング及び書き込み位置（アドレス）と、読み込みタ
イミング及び読み込み位置（アドレス）をも制御するよ
うになっている。
【００９３】本発明の第３のスペクトル拡散通信用相関
回路では、受信信号サンプリング速度に比べて積和演算
部１０５の動作速度が高速であるとすると、拡散符号発
生器１１で複数の拡散符号を発生させて拡散符号用メモ
リ１１１に格納しておき制御部１０の制御でセレクトし
て読み出して出力し、各Ａ／Ｄ変換器３で変換されて入
力信号用メモリ１１０に格納された受信信号も制御部１
０の制御でセレクトして読み出して出力することによっ
て、積和演算部１０５の演算能力に応じて、複数の入力
に対して複数の拡散符号で積和演算を行い、相関出力を
得ることができるものである。また、図５のように、入
力信号レジスタ１０１の代わりに入力信号用メモリ１１
０、拡散符号レジスタ１０２の代わりに拡散符号用メモ
リ１１１を用いることによって、位相の重なるユーザー
数などの状況に応じて、柔軟に制御方法を変えて積和演
算処理を施すことができる効果がある。
回路では、受信信号サンプリング速度に比べて積和演算
部１０５の動作速度が高速であるとすると、拡散符号発
生器１１で複数の拡散符号を発生させて拡散符号用メモ
リ１１１に格納しておき制御部１０の制御でセレクトし
て読み出して出力し、各Ａ／Ｄ変換器３で変換されて入
力信号用メモリ１１０に格納された受信信号も制御部１
０の制御でセレクトして読み出して出力することによっ
て、積和演算部１０５の演算能力に応じて、複数の入力
に対して複数の拡散符号で積和演算を行い、相関出力を
得ることができるものである。また、図５のように、入
力信号レジスタ１０１の代わりに入力信号用メモリ１１
０、拡散符号レジスタ１０２の代わりに拡散符号用メモ
リ１１１を用いることによって、位相の重なるユーザー
数などの状況に応じて、柔軟に制御方法を変えて積和演
算処理を施すことができる効果がある。
【００９４】そして、図５に示した構成においても、第
１のスペクトル拡散通信用相関回路で説明したのと同様
に、制御部１０においてプロファイラ６で検出されたパ
スの位相情報、すなわち各ユーザの受信タイミング検出
結果を入力し、受信タイミングの比較を行って位相が重
なったユーザ数を検出し、検出されたユーザ数から入力
信号用メモリ１１０からのデータ読み込みタイミング
（データ読み込み速度、すなわち転送速度）及び拡散符
号レジスタ１０２-1に設定する拡散符号の切り替えを制
御する機能を実現すれば、位相が重なったユーザ数が増
大しても、高速マッチドフィルタ部分の構成を増大する
ことなく、入力信号レジスタ１０１への転送速度を可変
にして制御することによって、効率よく相関出力を得る
ことができるものである。
１のスペクトル拡散通信用相関回路で説明したのと同様
に、制御部１０においてプロファイラ６で検出されたパ
スの位相情報、すなわち各ユーザの受信タイミング検出
結果を入力し、受信タイミングの比較を行って位相が重
なったユーザ数を検出し、検出されたユーザ数から入力
信号用メモリ１１０からのデータ読み込みタイミング
（データ読み込み速度、すなわち転送速度）及び拡散符
号レジスタ１０２-1に設定する拡散符号の切り替えを制
御する機能を実現すれば、位相が重なったユーザ数が増
大しても、高速マッチドフィルタ部分の構成を増大する
ことなく、入力信号レジスタ１０１への転送速度を可変
にして制御することによって、効率よく相関出力を得る
ことができるものである。
【００９５】尚、拡散符号用メモリ１１１のメモリ容量
が十分大きくとれるのであれば、拡散符号は拡散符号発
生器１１で発生させるのではなく、全ての可能性を拡散
符号用メモリ１１１（ＲＯＭ）に予め格納して於いて、
復調に用いる拡散符号を読み出して積和演算部１０５に
出力するようにしても構わない。図５の構成を用いれ
ば、入力信号用メモリ１１０及び拡散符号用メモリ１１
１に十分な容量と読み出し速度を確保できれば、基地局
における復調部において、複数セクタ、２アンテナ、Ｉ
／Ｑの全ての入力信号を取り込んで、積和演算部の高速
動作で、全ての復調を１つの高速マッチドフィルタ１０
０で行うことも可能になる。
が十分大きくとれるのであれば、拡散符号は拡散符号発
生器１１で発生させるのではなく、全ての可能性を拡散
符号用メモリ１１１（ＲＯＭ）に予め格納して於いて、
復調に用いる拡散符号を読み出して積和演算部１０５に
出力するようにしても構わない。図５の構成を用いれ
ば、入力信号用メモリ１１０及び拡散符号用メモリ１１
１に十分な容量と読み出し速度を確保できれば、基地局
における復調部において、複数セクタ、２アンテナ、Ｉ
／Ｑの全ての入力信号を取り込んで、積和演算部の高速
動作で、全ての復調を１つの高速マッチドフィルタ１０
０で行うことも可能になる。
【００９６】本発明の第１の実施の形態にかかるスペク
トル拡散通信用相関回路では、入力信号のサンプリング
速度に対して、積和演算部分の演算速度が高速で動作可
能な高速マッチドフィルタ１００を用いて、制御部１０
の制御の元で、従来一定速度で入力信号レジスタ１０１
に入力信号を書き込み転送又は入力信号用メモリ１１０
からの読み出していたものを、プロファイラ６で検出さ
れたパスの位相情報から位相が重なったユーザ数を検出
し、位相が重なったユーザ数が標準的に同一位相で処理
可能なユーザ数（拡散符号数）よりも多くなった場合に
は、入力信号レジスタ１０１へのデータ転送速度又は入
力信号用メモリ１１０空の読み出し速度を落として遅く
して、位相が重なったユーザについて全て拡散符号との
積和演算を行って相関出力を取得するので、同一位相に
重なるユーザー数が標準的に処理可能なユーザ数を上回
っていても処理できる効果がある。
トル拡散通信用相関回路では、入力信号のサンプリング
速度に対して、積和演算部分の演算速度が高速で動作可
能な高速マッチドフィルタ１００を用いて、制御部１０
の制御の元で、従来一定速度で入力信号レジスタ１０１
に入力信号を書き込み転送又は入力信号用メモリ１１０
からの読み出していたものを、プロファイラ６で検出さ
れたパスの位相情報から位相が重なったユーザ数を検出
し、位相が重なったユーザ数が標準的に同一位相で処理
可能なユーザ数（拡散符号数）よりも多くなった場合に
は、入力信号レジスタ１０１へのデータ転送速度又は入
力信号用メモリ１１０空の読み出し速度を落として遅く
して、位相が重なったユーザについて全て拡散符号との
積和演算を行って相関出力を取得するので、同一位相に
重なるユーザー数が標準的に処理可能なユーザ数を上回
っていても処理できる効果がある。
【００９７】また、本発明の第１の実施の形態にかかる
スペクトル拡散通信用相関回路では、位相が重なったユ
ーザ数が標準的に同一位相で処理可能なユーザ数（拡散
符号数）よりも多くなって、入力信号レジスタ１０１へ
のデータ転送速度又は入力信号用メモリ１１０からの読
み出し速度を落として遅くした場合には、その後データ
転送速度を落とした影響をキャンセルするために、位相
が重なったユーザ数が標準的に同一位相で処理可能なユ
ーザ数（拡散符号数）よりも少なくなった状況（タイミ
ング）下では、入力信号レジスタ１０１へのデータ転送
速度又は入力信号用メモリ１１０からの読み出し速度を
上げて速くしているので、１シンボル分の相関出力を取
得する時間は変化しないように制御しているので、入力
信号レジスタ１０１への転送速度又は入力信号用メモリ
１１０からの読み出し速度を可変にしても、復調部の他
の構成要素には影響しないで実現できる効果がある。
スペクトル拡散通信用相関回路では、位相が重なったユ
ーザ数が標準的に同一位相で処理可能なユーザ数（拡散
符号数）よりも多くなって、入力信号レジスタ１０１へ
のデータ転送速度又は入力信号用メモリ１１０からの読
み出し速度を落として遅くした場合には、その後データ
転送速度を落とした影響をキャンセルするために、位相
が重なったユーザ数が標準的に同一位相で処理可能なユ
ーザ数（拡散符号数）よりも少なくなった状況（タイミ
ング）下では、入力信号レジスタ１０１へのデータ転送
速度又は入力信号用メモリ１１０からの読み出し速度を
上げて速くしているので、１シンボル分の相関出力を取
得する時間は変化しないように制御しているので、入力
信号レジスタ１０１への転送速度又は入力信号用メモリ
１１０からの読み出し速度を可変にしても、復調部の他
の構成要素には影響しないで実現できる効果がある。
【００９８】また、本発明の第１の実施の形態にかかる
スペクトル拡散通信用相関回路では、１シンボル時間に
最大限取得できる相関出力の数（最大相関値取得数）に
対して、実際に基地局の復調で用いられる相関出力数
は、かなり余裕があるので、１台の高速マッチドフィル
タを復調用とパス検出（サーチャー）用の両方に用いる
ことができる。また、パス検出用に用いた場合には、マ
ルチパス検出を同時に行う事ができるし、更にメインパ
スについてＥ．Ｍ．Ｌ．（Ｅａｒｌｙ、Ｍａｉｎ、Ｌａ
ｔｅ）での遅延波に関する相関出力をも取ることも可能
である。
スペクトル拡散通信用相関回路では、１シンボル時間に
最大限取得できる相関出力の数（最大相関値取得数）に
対して、実際に基地局の復調で用いられる相関出力数
は、かなり余裕があるので、１台の高速マッチドフィル
タを復調用とパス検出（サーチャー）用の両方に用いる
ことができる。また、パス検出用に用いた場合には、マ
ルチパス検出を同時に行う事ができるし、更にメインパ
スについてＥ．Ｍ．Ｌ．（Ｅａｒｌｙ、Ｍａｉｎ、Ｌａ
ｔｅ）での遅延波に関する相関出力をも取ることも可能
である。
【００９９】また、携帯電話などの移動機が、移動中に
基地局ゾーンをまたぐような場合等に、異なるセクタの
現在使用中とは異なるキャリアを受信してしまうような
場合に発生するコンプレスモードに対しても、第１の実
施の形態の秘術を利用して、シンボル分の転送時間を調
整することにより、他のキャリアを受信することが可能
になる。
基地局ゾーンをまたぐような場合等に、異なるセクタの
現在使用中とは異なるキャリアを受信してしまうような
場合に発生するコンプレスモードに対しても、第１の実
施の形態の秘術を利用して、シンボル分の転送時間を調
整することにより、他のキャリアを受信することが可能
になる。
【０１００】また、図１，図３，図４では、拡散符号レ
ジスタ１０２に対応する形で、拡散符号発生器１１を設
けているが、拡散符号発生器１１のクロック速度を４倍
にする事により、１台の拡散符号発生器１１で順に異な
る４ユーザーの拡散符号を発生させ、別々の入力信号レ
ジスタ１０１-1〜１０１-4に格納するようにすれば、拡
散符号発生器１１部分の回路規模を縮小できる。更に、
基地局の場合、拡散符号のロングコード部分は全てのユ
ーザーに共通であるので、ロングコード部分を共通のメ
モリ（ＲＡＭ、ＲＯＭ）等に蓄積しておく事も可能であ
り、拡散符号発生器１１部分又は拡散符号レジスタ１０
２部分の回路規模を縮小できる。
ジスタ１０２に対応する形で、拡散符号発生器１１を設
けているが、拡散符号発生器１１のクロック速度を４倍
にする事により、１台の拡散符号発生器１１で順に異な
る４ユーザーの拡散符号を発生させ、別々の入力信号レ
ジスタ１０１-1〜１０１-4に格納するようにすれば、拡
散符号発生器１１部分の回路規模を縮小できる。更に、
基地局の場合、拡散符号のロングコード部分は全てのユ
ーザーに共通であるので、ロングコード部分を共通のメ
モリ（ＲＡＭ、ＲＯＭ）等に蓄積しておく事も可能であ
り、拡散符号発生器１１部分又は拡散符号レジスタ１０
２部分の回路規模を縮小できる。
【０１０１】これまで説明してきた第１の実施の形態に
かかるスペクトル拡散通信用相関回路は、積和演算部１
０５の動作速度をサンプリング速度に比べて高速にする
ことにより、構成を増大することなく複数ユーザの信号
を復調できるようにするものであった。ここで、積和演
算部１０５の動作速度を高速化することにより、本発明
マッチドフィルタの消費電力はその分増加することにな
るが、従来に比べ設けなければならないマッチドフィル
タの台数を低滅できるものであるからして、復調装置全
体としては、消費電力の増加にはならないといえる。ま
た、マッチドフィルタの消費電力は入力信号レジスタ１
０１部分で多くを（構成によって異なるが３０％〜７０
％）消費しており、これは入力信号レジスタ１０１内部
に１シンボル数分のＳ／Ｈ回路を設け、しかも１６ＭＨ
ｚでシフト・保持の動作を行わせている事から生じてい
る。
かかるスペクトル拡散通信用相関回路は、積和演算部１
０５の動作速度をサンプリング速度に比べて高速にする
ことにより、構成を増大することなく複数ユーザの信号
を復調できるようにするものであった。ここで、積和演
算部１０５の動作速度を高速化することにより、本発明
マッチドフィルタの消費電力はその分増加することにな
るが、従来に比べ設けなければならないマッチドフィル
タの台数を低滅できるものであるからして、復調装置全
体としては、消費電力の増加にはならないといえる。ま
た、マッチドフィルタの消費電力は入力信号レジスタ１
０１部分で多くを（構成によって異なるが３０％〜７０
％）消費しており、これは入力信号レジスタ１０１内部
に１シンボル数分のＳ／Ｈ回路を設け、しかも１６ＭＨ
ｚでシフト・保持の動作を行わせている事から生じてい
る。
【０１０２】この対策として、既に公知例に有るよう
に、拡散符号レジスタを巡回可能な巡回符号レジスタと
し、サーチャ用に位相を順にずらしたり、復調用にシン
ボル位置をあわせるための動作を拡散符号レジスタの内
容を巡回させることによって行い、積和演算を行う方式
が考案されている。この場合、符号レジスタ入力信号レ
ジスタ１０１の内容の変更は１サンプルクロック毎にシ
フトしながら変更するのではなく、各サンプルクロック
毎に順に新しいデータでＳ／Ｈ回路の内容を更新してい
き、その都度シンボルの開始位置を合わせるために、巡
回符号レジスタで拡散符号の内容を回転させてから積和
演算を行うようになっている。この方式では、入力信号
レジスタの規模に比べて拡散符号レジスタは、数の点で
は、１／オーバサンプリング数であるし、また各Ｓ／Ｈ
回路自体も入力信号レジスタでは４から１０ビットのＦ
／Ｆ（フリップ／フロップ回路）であるのに対して、拡
散符号レジスタは１ビットであるから、シフト動作させ
る回路の回路規模も格段に小さいことになる。また入力
信号レジスタにおける消費電力はタップ数分の１、すな
わち約千分の一に低減されるので無視できる量になる。
に、拡散符号レジスタを巡回可能な巡回符号レジスタと
し、サーチャ用に位相を順にずらしたり、復調用にシン
ボル位置をあわせるための動作を拡散符号レジスタの内
容を巡回させることによって行い、積和演算を行う方式
が考案されている。この場合、符号レジスタ入力信号レ
ジスタ１０１の内容の変更は１サンプルクロック毎にシ
フトしながら変更するのではなく、各サンプルクロック
毎に順に新しいデータでＳ／Ｈ回路の内容を更新してい
き、その都度シンボルの開始位置を合わせるために、巡
回符号レジスタで拡散符号の内容を回転させてから積和
演算を行うようになっている。この方式では、入力信号
レジスタの規模に比べて拡散符号レジスタは、数の点で
は、１／オーバサンプリング数であるし、また各Ｓ／Ｈ
回路自体も入力信号レジスタでは４から１０ビットのＦ
／Ｆ（フリップ／フロップ回路）であるのに対して、拡
散符号レジスタは１ビットであるから、シフト動作させ
る回路の回路規模も格段に小さいことになる。また入力
信号レジスタにおける消費電力はタップ数分の１、すな
わち約千分の一に低減されるので無視できる量になる。
【０１０３】上記巡回符号レジスタを用いる方式を本発
明の第１の実施の形態に適用した第２の実施の形態につ
いて説明する。本発明の第２の実施の形態にかかるスペ
クトル拡散通信用相関回路は、入力信号レジスタ１０１
へのデータ格納をシフトレジスタではなく、各サンプル
クロック毎に順に新しいデータでＳ／Ｈ回路の内容を更
新し、その都度シンボルの開始位置を巡回符号レジスタ
により拡散符号をシフトさせて合わせてから、積和演算
部１０５の高速動作によって、複数の拡散符号について
積和演算を行うもので、制御部１０においてプロファイ
ラ６で検出されたパスの位相情報、すなわち各ユーザの
受信タイミング検出結果を入力し、受信タイミングの比
較を行って位相が重なったユーザ数を検出し、検出され
たユーザ数から入力信号レジスタへの更新用の新しいデ
ータの格納速度（データ転送速度）及び拡散符号レジス
タ１０２-0に設定する拡散符号の切り替えを制御する機
能を実現すれば、位相が重なったユーザ数が増大して
も、高速マッチドフィルタ部分の構成を増大することな
く、入力信号レジスタ１０１への転送速度を可変にして
制御することによって、消費電力を大幅に低減しなが
ら、効率よく相関出力を得ることができるものである。
明の第１の実施の形態に適用した第２の実施の形態につ
いて説明する。本発明の第２の実施の形態にかかるスペ
クトル拡散通信用相関回路は、入力信号レジスタ１０１
へのデータ格納をシフトレジスタではなく、各サンプル
クロック毎に順に新しいデータでＳ／Ｈ回路の内容を更
新し、その都度シンボルの開始位置を巡回符号レジスタ
により拡散符号をシフトさせて合わせてから、積和演算
部１０５の高速動作によって、複数の拡散符号について
積和演算を行うもので、制御部１０においてプロファイ
ラ６で検出されたパスの位相情報、すなわち各ユーザの
受信タイミング検出結果を入力し、受信タイミングの比
較を行って位相が重なったユーザ数を検出し、検出され
たユーザ数から入力信号レジスタへの更新用の新しいデ
ータの格納速度（データ転送速度）及び拡散符号レジス
タ１０２-0に設定する拡散符号の切り替えを制御する機
能を実現すれば、位相が重なったユーザ数が増大して
も、高速マッチドフィルタ部分の構成を増大することな
く、入力信号レジスタ１０１への転送速度を可変にして
制御することによって、消費電力を大幅に低減しなが
ら、効率よく相関出力を得ることができるものである。
【０１０４】次に、第２の実施の形態に係るスペクトル
拡散通信用相関回路（本発明の第４のスペクトル拡散通
信用相関回路）について、図６を用いて説明する。図６
は、本発明の第２の実施の形態に係るスペクトル拡散通
信用相関回路の構成ブロック図である。尚、図１と同様
の構成をとる部分については同一の符号を付して説明す
る。本発明の第４のスペクトル拡散通信用相関回路は、
図１に示した第１のスペクトル拡散通信用相関回路と同
様に、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチド
フィルタ１００と、拡散符号発生器１１と、制御部１０
とから構成されている。本発明の第４のスペクトル拡散
通信用相関回路の各部は、高速マッチドフィルタ１００
以外は第１のスペクトル拡散通信用相関回路と同様であ
るので、ここでは説明を省略する。
拡散通信用相関回路（本発明の第４のスペクトル拡散通
信用相関回路）について、図６を用いて説明する。図６
は、本発明の第２の実施の形態に係るスペクトル拡散通
信用相関回路の構成ブロック図である。尚、図１と同様
の構成をとる部分については同一の符号を付して説明す
る。本発明の第４のスペクトル拡散通信用相関回路は、
図１に示した第１のスペクトル拡散通信用相関回路と同
様に、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチド
フィルタ１００と、拡散符号発生器１１と、制御部１０
とから構成されている。本発明の第４のスペクトル拡散
通信用相関回路の各部は、高速マッチドフィルタ１００
以外は第１のスペクトル拡散通信用相関回路と同様であ
るので、ここでは説明を省略する。
【０１０５】本発明の第４のスペクトル拡散通信用相関
回路で用いる高速マッチドフィルタ１００（第４の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
マッチドフィルタと同様の乗算部１０３と加算部１０４
とを具備する積和演算部１０５と、拡散符号レジスタ１
０２と、第４の高速マッチドフィルタの特徴部分である
入力信号レジスタ１０１″と、複数の巡回符号レジスタ
１２０とから構成されている。
回路で用いる高速マッチドフィルタ１００（第４の高速
マッチドフィルタ）の内部構成は、図１に示した第１の
マッチドフィルタと同様の乗算部１０３と加算部１０４
とを具備する積和演算部１０５と、拡散符号レジスタ１
０２と、第４の高速マッチドフィルタの特徴部分である
入力信号レジスタ１０１″と、複数の巡回符号レジスタ
１２０とから構成されている。
【０１０６】第４の高速マッチドフィルタの入力信号レ
ジスタ１０１″は、複数（一般的には、拡散率×オーバ
ーサンプリング数）のＳ／Ｈ回路１３０で構成され、制
御部１０の制御の元に、メモリ部４から１データずつが
Ｓ／Ｈ回路１３０-1から順にＳ／Ｈ回路１３０-2、…Ｓ
／Ｈ回路１３０-mまで格納し、次は、Ｓ／Ｈ回路１３０
-1に戻ってサイクリックに格納していくものである。そ
して、第４の高速マッチドフィルタ１００の入力信号レ
ジスタ１０１″では、標準的には１サンプリングクロッ
ク毎にデータを更新するが、制御部１０で検出された位
相が重なったユーザ数に応じて、入力信号レジスタへの
更新用の新しいデータの格納速度（データ転送速度）を
可変にされるようになっている。
ジスタ１０１″は、複数（一般的には、拡散率×オーバ
ーサンプリング数）のＳ／Ｈ回路１３０で構成され、制
御部１０の制御の元に、メモリ部４から１データずつが
Ｓ／Ｈ回路１３０-1から順にＳ／Ｈ回路１３０-2、…Ｓ
／Ｈ回路１３０-mまで格納し、次は、Ｓ／Ｈ回路１３０
-1に戻ってサイクリックに格納していくものである。そ
して、第４の高速マッチドフィルタ１００の入力信号レ
ジスタ１０１″では、標準的には１サンプリングクロッ
ク毎にデータを更新するが、制御部１０で検出された位
相が重なったユーザ数に応じて、入力信号レジスタへの
更新用の新しいデータの格納速度（データ転送速度）を
可変にされるようになっている。
【０１０７】第４の高速マッチドフィルタの巡回符号レ
ジスタ１２０は、拡散符号を入力信号レジスタ１０１″
におけるシンボル開始位置に合わせて拡散符号レジスタ
１０２に出力するためのレジスタで、演算用巡回符号レ
ジスタ１２１とロード待ち符号シフトレジスタ１２２と
から構成されている。ロード待ち符号シフトレジスタ１
２２は、拡散符号発生器１１から出力される拡散符号を
シフトしながら保持し、１つの拡散符号について指示し
たなら、演算用巡回符号レジスタ１２１に出力（ロー
ド）されるのを待っている。演算用巡回符号レジスタ１
２１は、ロード待ち符号シフトレジスタ１２２からロー
ドされた拡散符号を制御部１０からの制御に従って巡回
させて、入力信号レジスタ１０１″におけるシンボルの
開始位置に合わせ、拡散符号レジスタ１０２に各々出力
するものである。
ジスタ１２０は、拡散符号を入力信号レジスタ１０１″
におけるシンボル開始位置に合わせて拡散符号レジスタ
１０２に出力するためのレジスタで、演算用巡回符号レ
ジスタ１２１とロード待ち符号シフトレジスタ１２２と
から構成されている。ロード待ち符号シフトレジスタ１
２２は、拡散符号発生器１１から出力される拡散符号を
シフトしながら保持し、１つの拡散符号について指示し
たなら、演算用巡回符号レジスタ１２１に出力（ロー
ド）されるのを待っている。演算用巡回符号レジスタ１
２１は、ロード待ち符号シフトレジスタ１２２からロー
ドされた拡散符号を制御部１０からの制御に従って巡回
させて、入力信号レジスタ１０１″におけるシンボルの
開始位置に合わせ、拡散符号レジスタ１０２に各々出力
するものである。
【０１０８】そして、第４のスペクトル拡散通信用相関
回路の制御部１０は、通常は、１サンプルクロック毎に
メモリ部４に記憶された入力データを入力信号レジスタ
１０１″のＳ／Ｈ回路１３０に順に格納するよう制御
し、シンボル開始位置に合わせて巡回符号レジスタ１２
０の演算用巡回符号レジスタ１２１を巡回させ、拡散符
号レジスタ１０２を介して積和演算部１０５で積和演算
を実行させる。そして、プロファイラ６で検出されたパ
スの位相情報から位相が重なったユーザ数を検出し、位
相が重なったユーザ数が標準的に同一位相で処理可能な
ユーザ数（拡散符号数）よりも多くなった場合には、入
力信号レジスタへの新しいデータの格納速度（データ転
送速度）を落として遅くし、その後データ転送速度を落
とした影響をキャンセルするために、位相が重なったユ
ーザ数が標準的に同一位相で処理可能なユーザ数（拡散
符号数）よりも少なくなった状況下では、入力信号レジ
スタへの新しいデータの格納速度（データ転送速度）を
上げて早くするように制御している。
回路の制御部１０は、通常は、１サンプルクロック毎に
メモリ部４に記憶された入力データを入力信号レジスタ
１０１″のＳ／Ｈ回路１３０に順に格納するよう制御
し、シンボル開始位置に合わせて巡回符号レジスタ１２
０の演算用巡回符号レジスタ１２１を巡回させ、拡散符
号レジスタ１０２を介して積和演算部１０５で積和演算
を実行させる。そして、プロファイラ６で検出されたパ
スの位相情報から位相が重なったユーザ数を検出し、位
相が重なったユーザ数が標準的に同一位相で処理可能な
ユーザ数（拡散符号数）よりも多くなった場合には、入
力信号レジスタへの新しいデータの格納速度（データ転
送速度）を落として遅くし、その後データ転送速度を落
とした影響をキャンセルするために、位相が重なったユ
ーザ数が標準的に同一位相で処理可能なユーザ数（拡散
符号数）よりも少なくなった状況下では、入力信号レジ
スタへの新しいデータの格納速度（データ転送速度）を
上げて早くするように制御している。
【０１０９】本発明の第４のスペクトル拡散通信用相関
回路の動作は、メモリ部４に格納された受信信号は、標
準転送速度である１６ＭＨｚでメモリ部４から読み出さ
れて、高速マッチドフィルタ１００の入力信号レジスタ
１０１″のＳ／Ｈ回路１３０-1から順に格納されてい
き、Ｓ／Ｈ回路１３０-mに格納された時点で、拡散符号
発生器１１からの拡散符号もロード待ち符号シフトレジ
スタ１２２に順にシフトしながら格納され、演算用巡回
符号レジスタ１２１にロードされるものとする。そし
て、その時点では、入力信号レジスタ１０１″に保持さ
れているデータと演算用巡回符号レジスタ１２１から拡
散符号レジスタ１０２を介して出力される拡散符号とが
積和演算部１０５で積和演算が為されて相関値が出力さ
れる。そして次のサンプルタイミングでは、新しい受信
データが、メモリ部４から読み出されて、高速マッチド
フィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回
路１３０-1に格納され、シンボルは、Ｓ／Ｈ回路１３０
-2〜Ｓ／Ｈ回路１３０-m、Ｓ／Ｈ回路１３０-1となり、
別の巡回符号レジスタ１２０の演算用巡回符号レジスタ
１２１で拡散符号が１つ巡回シフトされ、拡散符号レジ
スタ１０２を介して出力される拡散符号と入力信号レジ
スタ１０１″に保持されているデータとが積和演算部１
０５で積和演算が為されて相関値が出力される。
回路の動作は、メモリ部４に格納された受信信号は、標
準転送速度である１６ＭＨｚでメモリ部４から読み出さ
れて、高速マッチドフィルタ１００の入力信号レジスタ
１０１″のＳ／Ｈ回路１３０-1から順に格納されてい
き、Ｓ／Ｈ回路１３０-mに格納された時点で、拡散符号
発生器１１からの拡散符号もロード待ち符号シフトレジ
スタ１２２に順にシフトしながら格納され、演算用巡回
符号レジスタ１２１にロードされるものとする。そし
て、その時点では、入力信号レジスタ１０１″に保持さ
れているデータと演算用巡回符号レジスタ１２１から拡
散符号レジスタ１０２を介して出力される拡散符号とが
積和演算部１０５で積和演算が為されて相関値が出力さ
れる。そして次のサンプルタイミングでは、新しい受信
データが、メモリ部４から読み出されて、高速マッチド
フィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回
路１３０-1に格納され、シンボルは、Ｓ／Ｈ回路１３０
-2〜Ｓ／Ｈ回路１３０-m、Ｓ／Ｈ回路１３０-1となり、
別の巡回符号レジスタ１２０の演算用巡回符号レジスタ
１２１で拡散符号が１つ巡回シフトされ、拡散符号レジ
スタ１０２を介して出力される拡散符号と入力信号レジ
スタ１０１″に保持されているデータとが積和演算部１
０５で積和演算が為されて相関値が出力される。
【０１１０】そして、制御部１０で、プロファイラ６か
らの検出されたパスの位相情報によって位相が重なった
ユーザ数が検出され、位相が重なったユーザ数が標準的
に同一位相で処理可能なユーザ数（拡散符号数）よりも
多くなった場合には、入力信号レジスタへの新しいデー
タの格納速度（データ転送速度）を落として遅くし、位
相が重なったユーザ数分だけ積和演算を行ってから、次
の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１
３０に格納するように制御している。
らの検出されたパスの位相情報によって位相が重なった
ユーザ数が検出され、位相が重なったユーザ数が標準的
に同一位相で処理可能なユーザ数（拡散符号数）よりも
多くなった場合には、入力信号レジスタへの新しいデー
タの格納速度（データ転送速度）を落として遅くし、位
相が重なったユーザ数分だけ積和演算を行ってから、次
の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１
３０に格納するように制御している。
【０１１１】尚、図６は、第２の実施の形態の技術を図
１に示したスペクトル拡散通信用相関回路に適応した例
であるが、図３，図４，図５，図６に対しても同様に第
２の実施の形態の技術を適応可能である。
１に示したスペクトル拡散通信用相関回路に適応した例
であるが、図３，図４，図５，図６に対しても同様に第
２の実施の形態の技術を適応可能である。
【０１１２】本発明の第２の実施の形態にかかるスペク
トル拡散通信用相関回路によれば、入力信号レジスタ１
０１″におけるデータ書き換えは、１つのＳ／Ｈ回路ず
つにしてシンボル開始位置をずらし、このずれを巡回符
号レジスタ１２０内で拡散符号を巡回シフトすることに
よって合わせて、積和演算を行い、位相が重なったユー
ザ数が標準的に同一位相で処理可能なユーザ数（拡散符
号数）よりも多くなった場合には、入力信号レジスタへ
の新しいデータの格納速度（データ転送速度）をサンプ
リングクロックの速度よりも落として遅くし、位相が重
なったユーザ数分だけ積和演算を行ってから、次の受信
信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に
格納するので、位相が重なったユーザ数が増大しても、
高速マッチドフィルタ部分の構成を増大することなく、
入力信号レジスタ１０１への転送速度を可変にして制御
することによって、消費電力を大幅に低減しながら、効
率よく相関出力を得ることができる効果がある。
トル拡散通信用相関回路によれば、入力信号レジスタ１
０１″におけるデータ書き換えは、１つのＳ／Ｈ回路ず
つにしてシンボル開始位置をずらし、このずれを巡回符
号レジスタ１２０内で拡散符号を巡回シフトすることに
よって合わせて、積和演算を行い、位相が重なったユー
ザ数が標準的に同一位相で処理可能なユーザ数（拡散符
号数）よりも多くなった場合には、入力信号レジスタへ
の新しいデータの格納速度（データ転送速度）をサンプ
リングクロックの速度よりも落として遅くし、位相が重
なったユーザ数分だけ積和演算を行ってから、次の受信
信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に
格納するので、位相が重なったユーザ数が増大しても、
高速マッチドフィルタ部分の構成を増大することなく、
入力信号レジスタ１０１への転送速度を可変にして制御
することによって、消費電力を大幅に低減しながら、効
率よく相関出力を得ることができる効果がある。
【０１１３】これまで説明してきた第１、第２の実施の
形態のスペクトル拡散通信用相関回路では、拡散率を最
大の２５６として、最大の拡散率に対応できる構成であ
った。拡散率は３ＧＰＰの仕様書に有るように４〜２５
６迄であり、拡散率の違いに対応するためには、スライ
ディングコリレータ（ＳＣ）の場合は累積加算の回数を
変えるだけでハードは全く同じで対応出来た。
形態のスペクトル拡散通信用相関回路では、拡散率を最
大の２５６として、最大の拡散率に対応できる構成であ
った。拡散率は３ＧＰＰの仕様書に有るように４〜２５
６迄であり、拡散率の違いに対応するためには、スライ
ディングコリレータ（ＳＣ）の場合は累積加算の回数を
変えるだけでハードは全く同じで対応出来た。
【０１１４】マッチドフィルタの場合には、２通りの方
式にて対処可能である。最も簡単な第１の方法は、図１
に示したスペクトル拡散通信用相関回路において、拡散
符号レジスタ１０２の不要部分（拡散率６４で有れば残
りの１９２のデータ）は実質的にゼロにするか、又は入
力レジスタ１０１からの信号を不要部分では実質的にゼ
ロにして乗算器に入力する、あるいは不要な乗算器から
の出力を加算器に入れないかゼロにする等の対策であ
る。この場合、回路構成は図１と何ら変える必要は無く
実現できる。しかも相関出力の得られる場所は、常に１
カ所である。
式にて対処可能である。最も簡単な第１の方法は、図１
に示したスペクトル拡散通信用相関回路において、拡散
符号レジスタ１０２の不要部分（拡散率６４で有れば残
りの１９２のデータ）は実質的にゼロにするか、又は入
力レジスタ１０１からの信号を不要部分では実質的にゼ
ロにして乗算器に入力する、あるいは不要な乗算器から
の出力を加算器に入れないかゼロにする等の対策であ
る。この場合、回路構成は図１と何ら変える必要は無く
実現できる。しかも相関出力の得られる場所は、常に１
カ所である。
【０１１５】次に、各種拡散率に対応するための発明で
ある第３の実施の形態にかかるスペクトル拡散通信用相
関回路について説明する。本発明の第３の実施の形態に
かかるスペクトル拡散通信用相関回路は、複数の異なる
拡散率に対応するために、各乗算器の乗算結果を全て加
算して相関値とするのではなく、拡散率に応じて制限さ
れた乗算器の加算結果を持って相関値とすることによっ
て実現するスペクトル拡散通信用相関回路である。
ある第３の実施の形態にかかるスペクトル拡散通信用相
関回路について説明する。本発明の第３の実施の形態に
かかるスペクトル拡散通信用相関回路は、複数の異なる
拡散率に対応するために、各乗算器の乗算結果を全て加
算して相関値とするのではなく、拡散率に応じて制限さ
れた乗算器の加算結果を持って相関値とすることによっ
て実現するスペクトル拡散通信用相関回路である。
【０１１６】まず、本発明の第３の実施の形態にかかる
スペクトル拡散通信用相関回路の第１の構成例（第５の
スペクトル拡散通信用相関回路）について、図７を使っ
て説明する。図７は、本発明の第３の実施の形態に係る
スペクトル拡散通信用相関回路の第１の構成例を示すブ
ロック図である。尚、図１と同様の構成をとる部分につ
いては同一の符号を付して説明する。
スペクトル拡散通信用相関回路の第１の構成例（第５の
スペクトル拡散通信用相関回路）について、図７を使っ
て説明する。図７は、本発明の第３の実施の形態に係る
スペクトル拡散通信用相関回路の第１の構成例を示すブ
ロック図である。尚、図１と同様の構成をとる部分につ
いては同一の符号を付して説明する。
【０１１７】本発明の第３の実施の形態にかかるスペク
トル拡散通信用相関回路の第１の構成例（第５のスペク
トル拡散通信用相関回路）は、基本的な構成要素として
は、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、
高速マッチドフィルタ１００′と、拡散符号発生器１１
と、制御部１０′とから構成されている。本発明の第５
のスペクトル拡散通信用相関回路の各部は、高速マッチ
ドフィルタ１００′以外の部分は、第１のスペクトル拡
散通信用相関回路と同様であるので、説明を省略する。
本発明の第５のスペクトル拡散通信用相関回路で用いる
高速マッチドフィルタ１００′（第５の高速マッチドフ
ィルタ）の内部構成は、図１に示した第１のマッチドフ
ィルタと同様の入力信号レジスタ１０１と、複数の拡散
符号レジスタ１０２と、乗算部１０３と加算部１０４と
を具備する積和演算部１０５とに加えて、加算部１０４
における階段状になっている加算器の途中から出力を取
り出した部分相関出力を保持する積和演算出力保持部１
０６を有している。
トル拡散通信用相関回路の第１の構成例（第５のスペク
トル拡散通信用相関回路）は、基本的な構成要素として
は、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、
高速マッチドフィルタ１００′と、拡散符号発生器１１
と、制御部１０′とから構成されている。本発明の第５
のスペクトル拡散通信用相関回路の各部は、高速マッチ
ドフィルタ１００′以外の部分は、第１のスペクトル拡
散通信用相関回路と同様であるので、説明を省略する。
本発明の第５のスペクトル拡散通信用相関回路で用いる
高速マッチドフィルタ１００′（第５の高速マッチドフ
ィルタ）の内部構成は、図１に示した第１のマッチドフ
ィルタと同様の入力信号レジスタ１０１と、複数の拡散
符号レジスタ１０２と、乗算部１０３と加算部１０４と
を具備する積和演算部１０５とに加えて、加算部１０４
における階段状になっている加算器の途中から出力を取
り出した部分相関出力を保持する積和演算出力保持部１
０６を有している。
【０１１８】また、本発明の第５のスペクトル拡散通信
用相関回路の制御部１０′は、第１のスペクトル拡散通
信用相関回路の制御部１０の機能に加え、拡散率に応じ
て積和演算出力保持部１０６の何れかに保持された相関
値を相関出力とする制御を行うようになっている。
用相関回路の制御部１０′は、第１のスペクトル拡散通
信用相関回路の制御部１０の機能に加え、拡散率に応じ
て積和演算出力保持部１０６の何れかに保持された相関
値を相関出力とする制御を行うようになっている。
【０１１９】本発明の第５のスペクトル拡散通信用相関
回路の動作は、拡散率が最大の２５６の場合には、拡散
符号レジスタ１０２に拡散符号が設定されたなら、入力
信号レジスタ１０１のデータと拡散符号レジスタ１０２
の拡散符号の積和演算を行って通常通り加算部１０４に
おける最後の加算器からの出力を相関出力とする。そし
て、拡散率が２５６以外の場合、例えば、１２８の場合
には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路
のうち、例えば、右半分の１２８個に拡散符号が設定さ
れた段階で、入力信号レジスタ１０１の右半分のデータ
と拡散符号レジスタ１０２の右半分の拡散符号の積和演
算結果が必要で、加算部１０４における最後から２番目
の下の加算器からの出力を相関出力とすればよい。同様
に、拡散率が例えば、６４の場合には、拡散符号レジス
タ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１
／４の６４個に拡散符号が設定された段階で、入力信号
レジスタ１０１の右１／４のデータと拡散符号レジスタ
１０２の右１／４の拡散符号の積和演算結果が必要で、
加算部１０４における最後から３番目の最下の加算器か
らの出力を相関出力とすればよい。
回路の動作は、拡散率が最大の２５６の場合には、拡散
符号レジスタ１０２に拡散符号が設定されたなら、入力
信号レジスタ１０１のデータと拡散符号レジスタ１０２
の拡散符号の積和演算を行って通常通り加算部１０４に
おける最後の加算器からの出力を相関出力とする。そし
て、拡散率が２５６以外の場合、例えば、１２８の場合
には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路
のうち、例えば、右半分の１２８個に拡散符号が設定さ
れた段階で、入力信号レジスタ１０１の右半分のデータ
と拡散符号レジスタ１０２の右半分の拡散符号の積和演
算結果が必要で、加算部１０４における最後から２番目
の下の加算器からの出力を相関出力とすればよい。同様
に、拡散率が例えば、６４の場合には、拡散符号レジス
タ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１
／４の６４個に拡散符号が設定された段階で、入力信号
レジスタ１０１の右１／４のデータと拡散符号レジスタ
１０２の右１／４の拡散符号の積和演算結果が必要で、
加算部１０４における最後から３番目の最下の加算器か
らの出力を相関出力とすればよい。
【０１２０】図７に示したスペクトル拡散通信用相関回
路では、加算部１０４における各階段状になっている加
算器の途中からの出力を積和演算出力保持部１０６の各
Ｓ／Ｈ回路に格納し、拡散率に対応するＳ／Ｈに記憶さ
れた加算結果を相関値として採用したが、拡散率に応じ
て不要な加算結果をリセットする別の構成例について、
図８を使って説明する。図８は、本発明の第３の実施の
形態に係る第５のスペクトル拡散通信用相関回路の加算
部１０４の別の構成例を示すブロック図である。第５の
スペクトル拡散通信用相関回路の加算部１０４の別の構
成例として、図８に示すように、２段目の加算器にリセ
ット機能を設け、拡散率に基づく外部（制御部１０′）
からの指示で、必要のない部分の加算器の加算結果をリ
セットして、常に最終段の加算器からの出力を相関出力
として用いるものである。
路では、加算部１０４における各階段状になっている加
算器の途中からの出力を積和演算出力保持部１０６の各
Ｓ／Ｈ回路に格納し、拡散率に対応するＳ／Ｈに記憶さ
れた加算結果を相関値として採用したが、拡散率に応じ
て不要な加算結果をリセットする別の構成例について、
図８を使って説明する。図８は、本発明の第３の実施の
形態に係る第５のスペクトル拡散通信用相関回路の加算
部１０４の別の構成例を示すブロック図である。第５の
スペクトル拡散通信用相関回路の加算部１０４の別の構
成例として、図８に示すように、２段目の加算器にリセ
ット機能を設け、拡散率に基づく外部（制御部１０′）
からの指示で、必要のない部分の加算器の加算結果をリ
セットして、常に最終段の加算器からの出力を相関出力
として用いるものである。
【０１２１】例えば、拡散率が１２８であるとすると、
拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のう
ち、例えば、右半分の１２８個に拡散符号が設定された
段階で、入力信号レジスタ１０１の右半分のデータと拡
散符号レジスタ１０２の右半分の拡散符号の積和演算結
果が必要で、図８における上半分の加算器における加算
結果は不要であるので、上半分をリセットするリセット
線でリセットを行い、最終段の加算器からの出力を相関
出力とすればよい。同様に、拡散率が６４であるとする
と、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路の
うち、例えば、右１／４の６４個に拡散符号が設定され
た段階で、入力信号レジスタ１０１の右１／４のデータ
と拡散符号レジスタ１０２の１／４の拡散符号の積和演
算結果が必要で、図８における上３／４の加算器におけ
る加算結果は不要であるので、上３／４をリセットする
リセット線でリセットを行い、最終段の加算器からの出
力を相関出力とすればよい。
拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のう
ち、例えば、右半分の１２８個に拡散符号が設定された
段階で、入力信号レジスタ１０１の右半分のデータと拡
散符号レジスタ１０２の右半分の拡散符号の積和演算結
果が必要で、図８における上半分の加算器における加算
結果は不要であるので、上半分をリセットするリセット
線でリセットを行い、最終段の加算器からの出力を相関
出力とすればよい。同様に、拡散率が６４であるとする
と、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路の
うち、例えば、右１／４の６４個に拡散符号が設定され
た段階で、入力信号レジスタ１０１の右１／４のデータ
と拡散符号レジスタ１０２の１／４の拡散符号の積和演
算結果が必要で、図８における上３／４の加算器におけ
る加算結果は不要であるので、上３／４をリセットする
リセット線でリセットを行い、最終段の加算器からの出
力を相関出力とすればよい。
【０１２２】次に、本発明の第３の実施の形態にかかる
スペクトル拡散通信用相関回路の別の構成例（第６のス
ペクトル拡散通信用相関回路）について、図９を使って
説明する。図９は、本発明の第３の実施の形態に係るス
ペクトル拡散通信用相関回路の第３の構成例を示すブロ
ック図である。尚、図１と同様の構成をとる部分につい
ては同一の符号を付して説明する。
スペクトル拡散通信用相関回路の別の構成例（第６のス
ペクトル拡散通信用相関回路）について、図９を使って
説明する。図９は、本発明の第３の実施の形態に係るス
ペクトル拡散通信用相関回路の第３の構成例を示すブロ
ック図である。尚、図１と同様の構成をとる部分につい
ては同一の符号を付して説明する。
【０１２３】本発明の第３の実施の形態にかかるスペク
トル拡散通信用相関回路の第３の構成例（第６のスペク
トル拡散通信用相関回路）は、図９に示すように、基本
的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３
と、メモリ部４と、高速マッチドフィルタ１００′と、
拡散符号発生器１１と、制御部１０′とから構成されて
いる。本発明の第６のスペクトル拡散通信用相関回路の
各部は、高速マッチドフィルタ１００′以外の部分は、
第１のスペクトル拡散通信用相関回路と同様であるの
で、説明を省略する。本発明の第６のスペクトル拡散通
信用相関回路で用いる高速マッチドフィルタ１００′
（第６の高速マッチドフィルタ）の内部構成は、基本的
には、図１に示した第１のマッチドフィルタと同様で、
入力信号レジスタ１０１と、複数の拡散符号レジスタ１
０２と、積和演算部１０５′とから構成されている。但
し、積和演算部１０５′の内部が、複数（具体的には、
最大拡散率数）の乗算器で構成される乗算部１０３と、
特定数の乗算器出力を２つずつ階段状に加算して部分相
関出力を出力する複数のブロック加算部１０７と、更に
複数のブロック加算部１０７からの出力を選択加算する
加算器（図示せず）で構成されている。図９に示した例
では、最大拡散率２５６に対応して設計された高速マッ
チドフィルタ１００′において、１６個の乗算器の出力
を２つずつ階段状に加算していく１６個のブロック加算
部１０７を設けた構成である（ｎ＝１６）。
トル拡散通信用相関回路の第３の構成例（第６のスペク
トル拡散通信用相関回路）は、図９に示すように、基本
的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３
と、メモリ部４と、高速マッチドフィルタ１００′と、
拡散符号発生器１１と、制御部１０′とから構成されて
いる。本発明の第６のスペクトル拡散通信用相関回路の
各部は、高速マッチドフィルタ１００′以外の部分は、
第１のスペクトル拡散通信用相関回路と同様であるの
で、説明を省略する。本発明の第６のスペクトル拡散通
信用相関回路で用いる高速マッチドフィルタ１００′
（第６の高速マッチドフィルタ）の内部構成は、基本的
には、図１に示した第１のマッチドフィルタと同様で、
入力信号レジスタ１０１と、複数の拡散符号レジスタ１
０２と、積和演算部１０５′とから構成されている。但
し、積和演算部１０５′の内部が、複数（具体的には、
最大拡散率数）の乗算器で構成される乗算部１０３と、
特定数の乗算器出力を２つずつ階段状に加算して部分相
関出力を出力する複数のブロック加算部１０７と、更に
複数のブロック加算部１０７からの出力を選択加算する
加算器（図示せず）で構成されている。図９に示した例
では、最大拡散率２５６に対応して設計された高速マッ
チドフィルタ１００′において、１６個の乗算器の出力
を２つずつ階段状に加算していく１６個のブロック加算
部１０７を設けた構成である（ｎ＝１６）。
【０１２４】そして、本発明の第６のスペクトル拡散通
信用相関回路の制御部１０′は、第１のスペクトル拡散
通信用相関回路の制御部１０の機能に加え、拡散率に応
じてブロック加算部１０７から出力される部分相関出力
値を拡散率に応じて選択的に加算して相関出力とする制
御を行うようになっている。
信用相関回路の制御部１０′は、第１のスペクトル拡散
通信用相関回路の制御部１０の機能に加え、拡散率に応
じてブロック加算部１０７から出力される部分相関出力
値を拡散率に応じて選択的に加算して相関出力とする制
御を行うようになっている。
【０１２５】本発明の第６のスペクトル拡散通信用相関
回路の動作は、拡散率が最大の２５６の場合には、拡散
符号レジスタ１０２に拡散符号が設定されたなら、入力
信号レジスタ１０１のデータと拡散符号レジスタ１０２
の拡散符号の積和演算を行って、１６個のブロック加算
部１０７から出力される１６部分相関出力を全て加算し
て相関出力とする。そして、拡散率が２５６以外の場
合、例えば、１２８の場合には、拡散符号レジスタ１０
２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１
２８個に拡散符号が設定された段階で、入力信号レジス
タ１０１の右半分のデータと拡散符号レジスタ１０２の
右半分の拡散符号の積和演算結果が必要で、右半分の８
個のブロック加算部１０７から出力される１６部分相関
出力を加算して相関出力とする。同様に、拡散率が例え
ば、１６の場合には、拡散符号レジスタ１０２の２５６
個のＳ／Ｈ回路のうち、例えば、右１／１６の１６個に
拡散符号が設定された段階で、入力信号レジスタ１０１
の右１／１６のデータと拡散符号レジスタ１０２の右１
／１６の拡散符号の積和演算結果が必要で、際右側のブ
ロック加算部１０７から出力される１６部分相関出力を
相関出力とする。
回路の動作は、拡散率が最大の２５６の場合には、拡散
符号レジスタ１０２に拡散符号が設定されたなら、入力
信号レジスタ１０１のデータと拡散符号レジスタ１０２
の拡散符号の積和演算を行って、１６個のブロック加算
部１０７から出力される１６部分相関出力を全て加算し
て相関出力とする。そして、拡散率が２５６以外の場
合、例えば、１２８の場合には、拡散符号レジスタ１０
２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１
２８個に拡散符号が設定された段階で、入力信号レジス
タ１０１の右半分のデータと拡散符号レジスタ１０２の
右半分の拡散符号の積和演算結果が必要で、右半分の８
個のブロック加算部１０７から出力される１６部分相関
出力を加算して相関出力とする。同様に、拡散率が例え
ば、１６の場合には、拡散符号レジスタ１０２の２５６
個のＳ／Ｈ回路のうち、例えば、右１／１６の１６個に
拡散符号が設定された段階で、入力信号レジスタ１０１
の右１／１６のデータと拡散符号レジスタ１０２の右１
／１６の拡散符号の積和演算結果が必要で、際右側のブ
ロック加算部１０７から出力される１６部分相関出力を
相関出力とする。
【０１２６】図９の構成において、もし拡散率が１６よ
り小さい場合、例えば拡散率８と４の場合には、拡散符
号レジスタの不要部分を０としておけば、最右側のブロ
ック加算部１０７から出力される１６部分相関出力を全
体相関出力としても問題ないことになる。
り小さい場合、例えば拡散率８と４の場合には、拡散符
号レジスタの不要部分を０としておけば、最右側のブロ
ック加算部１０７から出力される１６部分相関出力を全
体相関出力としても問題ないことになる。
【０１２７】従って、図９では、１６個の乗算器による
１６部分相関出力としたが、３２部分相関出力を出力す
るブロック加算部１０７を８個設けてもよいし、６４部
分相関出力を出力するブロック加算部１０７を４個設け
てもよいし、１２８部分相関出力を出力するブロック加
算部１０７を２個設けても良い。また、図９に示したス
ペクトル拡散通信用相関回路を応用し、積和演算部１０
５′内がより高速に動作可能となれば、例えば、乗算部
１０３内を１６個の乗算器で構成し、ブロック加算部１
０７-1で１６個の乗算結果を加算して１６部分相関出力
を行う構成として、入力信号レジスタ１０１及び拡散符
号レジスタ１０２の各データを１６個ずつセレクタなど
で切り替えて入力し、拡散率に応じた数だけ１６部分相
関出力を加算して最終的な相関出力を取得するようにも
できる。
１６部分相関出力としたが、３２部分相関出力を出力す
るブロック加算部１０７を８個設けてもよいし、６４部
分相関出力を出力するブロック加算部１０７を４個設け
てもよいし、１２８部分相関出力を出力するブロック加
算部１０７を２個設けても良い。また、図９に示したス
ペクトル拡散通信用相関回路を応用し、積和演算部１０
５′内がより高速に動作可能となれば、例えば、乗算部
１０３内を１６個の乗算器で構成し、ブロック加算部１
０７-1で１６個の乗算結果を加算して１６部分相関出力
を行う構成として、入力信号レジスタ１０１及び拡散符
号レジスタ１０２の各データを１６個ずつセレクタなど
で切り替えて入力し、拡散率に応じた数だけ１６部分相
関出力を加算して最終的な相関出力を取得するようにも
できる。
【０１２８】なお拡散率が１２８の場合は、実質的に２
５６の拡散率のチャネル（ユーザー）を２本使うことに
なり、全体のチャネル数は減少する。これは、拡散符号
が、拡散率に応じたツリー構造の系列体系を持ってお
り、例えば、２５６の拡散率の符号は、１２８の拡散率
の符号を単に２個並べて生成するからである。従って２
５６のチャネルと１２８のチャネルを同系列で同時に形
成しようとすると、区別が付かなくなる。（別体系の符
号を使えば、２５６と１２８は区別できるので、混在可
能）従って、今まで２５６で送信していたユーザが、同
系列の１２８で送信しようとすると、もう一人の２５６
で送信していたユーザの１２８と同様であるので、直交
性が保てなくなって通信できなくなる。この結果総合と
して、高速データ通信のために拡散率の少ないチャネル
を使用しようとすると、対応できるユーザ数（チャネル
数）が減少することになる。従って、拡散率の少ないチ
ャネル（ユーザ）が増えることは、復調すべきチャネル
が減少することを意味し、本発明のスペクトル拡散通信
用相関回路における余裕度を更に大きくする方向に働く
ことになる。
５６の拡散率のチャネル（ユーザー）を２本使うことに
なり、全体のチャネル数は減少する。これは、拡散符号
が、拡散率に応じたツリー構造の系列体系を持ってお
り、例えば、２５６の拡散率の符号は、１２８の拡散率
の符号を単に２個並べて生成するからである。従って２
５６のチャネルと１２８のチャネルを同系列で同時に形
成しようとすると、区別が付かなくなる。（別体系の符
号を使えば、２５６と１２８は区別できるので、混在可
能）従って、今まで２５６で送信していたユーザが、同
系列の１２８で送信しようとすると、もう一人の２５６
で送信していたユーザの１２８と同様であるので、直交
性が保てなくなって通信できなくなる。この結果総合と
して、高速データ通信のために拡散率の少ないチャネル
を使用しようとすると、対応できるユーザ数（チャネル
数）が減少することになる。従って、拡散率の少ないチ
ャネル（ユーザ）が増えることは、復調すべきチャネル
が減少することを意味し、本発明のスペクトル拡散通信
用相関回路における余裕度を更に大きくする方向に働く
ことになる。
【０１２９】尚、本発明の第３の実施の形態にかかるス
ペクトル拡散通信用相関回路において、図７又は図９の
ように構成すれば、同一クロックにて拡散率が２５６よ
り小さい（例えば１２８）異なった符号系列のユーザ
ー、パスが重なった場合、同一拡散符号発生器１１から
複数系列の拡散符号（１２８の拡散符号２種類）を発生
させるようにすれば、同一タイミングの積和演算による
各部分相関出力（１２８の場合には２つ）で、異なるユ
ーザの復調を同時に実行可能なメリットを有することに
なる。
ペクトル拡散通信用相関回路において、図７又は図９の
ように構成すれば、同一クロックにて拡散率が２５６よ
り小さい（例えば１２８）異なった符号系列のユーザ
ー、パスが重なった場合、同一拡散符号発生器１１から
複数系列の拡散符号（１２８の拡散符号２種類）を発生
させるようにすれば、同一タイミングの積和演算による
各部分相関出力（１２８の場合には２つ）で、異なるユ
ーザの復調を同時に実行可能なメリットを有することに
なる。
【０１３０】また、図７又は図９のスペクトル拡散通信
用相関回路では、復調の際に拡散率が１２８である時
に、拡散符号発生器１１から拡散率１２８の同一符号を
２回発生させて拡散符号レジスタ１０２に格納すれば、
入力信号レジスタ１０１に１０２４個のデータが格納さ
れた状態で、一斉に全ての乗算器で受信データと拡散符
号との乗算を行えば、加算部１０４における最後から２
番目の、下の加算器からの出力と上の加算器からの出力
をそれぞれ相関出力として取り出せば、２回分の相関
（復調）が１度に行うことができる。
用相関回路では、復調の際に拡散率が１２８である時
に、拡散符号発生器１１から拡散率１２８の同一符号を
２回発生させて拡散符号レジスタ１０２に格納すれば、
入力信号レジスタ１０１に１０２４個のデータが格納さ
れた状態で、一斉に全ての乗算器で受信データと拡散符
号との乗算を行えば、加算部１０４における最後から２
番目の、下の加算器からの出力と上の加算器からの出力
をそれぞれ相関出力として取り出せば、２回分の相関
（復調）が１度に行うことができる。
【０１３１】上記説明した本発明のスペクトル拡散通信
用相関回路によれば、制御部１０又は制御部１０′が、
１シンボル時間内に全ての復調処理とパスサーチ動作を
行えるようなスケジュールを設定して、入力信号の入力
信号レジスタ１０１への転送速度の可変制御、前段メモ
リの制御、拡散符号レジスタの切り替え制御、乗算器の
制御、部分相関出力の制御を行うので、制御回路の仕事
量は増加するが、ＤＳＰ等で実現すれば、構成を増大す
ることなく、複雑な制御動作も実現できる効果がある。
用相関回路によれば、制御部１０又は制御部１０′が、
１シンボル時間内に全ての復調処理とパスサーチ動作を
行えるようなスケジュールを設定して、入力信号の入力
信号レジスタ１０１への転送速度の可変制御、前段メモ
リの制御、拡散符号レジスタの切り替え制御、乗算器の
制御、部分相関出力の制御を行うので、制御回路の仕事
量は増加するが、ＤＳＰ等で実現すれば、構成を増大す
ることなく、複雑な制御動作も実現できる効果がある。
【０１３２】また、上記説明では主に、入力信号レジス
タ１０１レジスタとしてＦ／Ｆ構成のＳ／Ｈを用いる場
合を示したが、図５のように本格メモリ（ＳＲＡＭ、Ｄ
ＲＡＭ）を使用することが可能であるので、大幅にハー
ド規模（ＬＳＩの占有面積）を低減可能である。また、
将来ＬＳＩの演算速度が高速になればなるほど、ほぼ同
じハード規模で積和演算部分の処理量を増大する事がで
きる。
タ１０１レジスタとしてＦ／Ｆ構成のＳ／Ｈを用いる場
合を示したが、図５のように本格メモリ（ＳＲＡＭ、Ｄ
ＲＡＭ）を使用することが可能であるので、大幅にハー
ド規模（ＬＳＩの占有面積）を低減可能である。また、
将来ＬＳＩの演算速度が高速になればなるほど、ほぼ同
じハード規模で積和演算部分の処理量を増大する事がで
きる。
【０１３３】また、以上詳細に説明したようなスペクト
ル拡散通信用相関回路を実現し、少ないゲート規模でＣ
ＤＭＡの復調回路を構成できれば、近い将来の移動体端
末用のＬＳＩを開発することも可能となる。
ル拡散通信用相関回路を実現し、少ないゲート規模でＣ
ＤＭＡの復調回路を構成できれば、近い将来の移動体端
末用のＬＳＩを開発することも可能となる。
【０１３４】
【発明の効果】本発明によれば、制御部が、メモリ部か
らの入力信号の同一位相に複数ユーザが特定数より多く
存在する場合に、積和演算部における複数の全てのユー
ザに対する積和演算が完了するのに十分な時間保持する
よう、入力信号レジスタにおける１サンプルのシフトの
転送速度を制御し、その後１シンボル内で遅れた時間を
補うまでの間、同一位相にユーザが特定数より少なく存
在する場合に、転送速度を特定の速度より速くする制御
を行い、同一位相のユーザ数に応じて積和演算部に出力
される拡散符号を選択する制御を行うスペクトラム拡散
通信用相関回路としているので、回路構成を増大させる
ことなく、位相の重なった多くのユーザの復調を可能と
することができる効果がある。
らの入力信号の同一位相に複数ユーザが特定数より多く
存在する場合に、積和演算部における複数の全てのユー
ザに対する積和演算が完了するのに十分な時間保持する
よう、入力信号レジスタにおける１サンプルのシフトの
転送速度を制御し、その後１シンボル内で遅れた時間を
補うまでの間、同一位相にユーザが特定数より少なく存
在する場合に、転送速度を特定の速度より速くする制御
を行い、同一位相のユーザ数に応じて積和演算部に出力
される拡散符号を選択する制御を行うスペクトラム拡散
通信用相関回路としているので、回路構成を増大させる
ことなく、位相の重なった多くのユーザの復調を可能と
することができる効果がある。
【０１３５】本発明によれば、複数のＡ／Ｄ変換器、メ
モリ部、入力信号レジスタと、複数の入力信号レジスタ
からの出力を選択するセレクタ部とを設け、積和演算部
が、セレクタ部で選択された入力信号と拡散符号レジス
タから出力された拡散符号とをサンプリング速度の特定
数倍で乗算して加算する上記スペクトラム拡散通信用相
関回路としているので、複数の入力信号についても、回
路構成を増大させることなく、位相の重なった多くのユ
ーザの復調を可能とすることができる効果がある。
モリ部、入力信号レジスタと、複数の入力信号レジスタ
からの出力を選択するセレクタ部とを設け、積和演算部
が、セレクタ部で選択された入力信号と拡散符号レジス
タから出力された拡散符号とをサンプリング速度の特定
数倍で乗算して加算する上記スペクトラム拡散通信用相
関回路としているので、複数の入力信号についても、回
路構成を増大させることなく、位相の重なった多くのユ
ーザの復調を可能とすることができる効果がある。
【０１３６】本発明によれば、制御部が、各入力信号レ
ジスタにおけるシフトタイミングをずらすよう制御し、
セレクタ部の代わりに入力信号レジスタから異なったタ
イミングで出力される入力信号を保持するレジスタを設
け、積和演算部が、レジスタに保持された入力信号と拡
散符号レジスタから出力された拡散符号とをサンプリン
グ速度の特定数倍で乗算して加算する上記スペクトラム
拡散通信用相関回路としているので、セレクタ部の代わ
りにレジスタの構成にても実現できる効果がある。
ジスタにおけるシフトタイミングをずらすよう制御し、
セレクタ部の代わりに入力信号レジスタから異なったタ
イミングで出力される入力信号を保持するレジスタを設
け、積和演算部が、レジスタに保持された入力信号と拡
散符号レジスタから出力された拡散符号とをサンプリン
グ速度の特定数倍で乗算して加算する上記スペクトラム
拡散通信用相関回路としているので、セレクタ部の代わ
りにレジスタの構成にても実現できる効果がある。
【０１３７】本発明によれば、制御部が、入力信号用メ
モリに記憶された入力信号と対応する拡散符号用メモリ
に記憶された拡散符号とを積和演算部に出力するタイミ
ングを制御し、入力信号用メモリに入力される入力信号
の同一位相に複数ユーザが特定数より多く存在する場合
に、積和演算部における複数の全てのユーザに対する積
和演算が完了するのに十分な時間保持するよう、入力信
号用メモリからの出力タイミングの速度を制御し、その
後１シンボル内で遅れた時間を補うまでの間、同一位相
にユーザが特定数より少なく存在する場合に、入力信号
用メモリからの出力タイミングの速度を特定のタイミン
グの速度より速くする制御を行い、同一位相のユーザ数
に応じて積和演算部に出力される拡散符号を選択する制
御を行うスペクトラム拡散通信用相関回路としているの
で、回路構成を増大させることなく、位相の重なった多
くのユーザの復調を可能とすることができる効果があ
る。
モリに記憶された入力信号と対応する拡散符号用メモリ
に記憶された拡散符号とを積和演算部に出力するタイミ
ングを制御し、入力信号用メモリに入力される入力信号
の同一位相に複数ユーザが特定数より多く存在する場合
に、積和演算部における複数の全てのユーザに対する積
和演算が完了するのに十分な時間保持するよう、入力信
号用メモリからの出力タイミングの速度を制御し、その
後１シンボル内で遅れた時間を補うまでの間、同一位相
にユーザが特定数より少なく存在する場合に、入力信号
用メモリからの出力タイミングの速度を特定のタイミン
グの速度より速くする制御を行い、同一位相のユーザ数
に応じて積和演算部に出力される拡散符号を選択する制
御を行うスペクトラム拡散通信用相関回路としているの
で、回路構成を増大させることなく、位相の重なった多
くのユーザの復調を可能とすることができる効果があ
る。
【０１３８】本発明は、上記スペクトラム拡散通信用相
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する複数の乗算器で構成される乗算部と、乗算部
における特定数の乗算器を単位として加算した部分相関
を出力するブロック加算部を複数設け、制御部が、拡散
符号の拡散率に応じてブロック加算部からの部分相関出
力を選択し、選択された部分相関出力が複数ある場合に
は、選択された部分相関出力を加算するものであり、異
なる拡散率にも対応できる。
関回路において、積和演算部が、入力信号と拡散符号と
を乗算する複数の乗算器で構成される乗算部と、乗算部
における特定数の乗算器を単位として加算した部分相関
を出力するブロック加算部を複数設け、制御部が、拡散
符号の拡散率に応じてブロック加算部からの部分相関出
力を選択し、選択された部分相関出力が複数ある場合に
は、選択された部分相関出力を加算するものであり、異
なる拡散率にも対応できる。
【０１３９】本発明によれば、入力信号レジスタが、デ
ータの書き込み速度が可変であり、メモリ部からの入力
信号を特定の速度で順に書き込みながら出力し、拡散符
号レジスタが、必要なユーザ数分用意され、生成された
拡散符号を巡回シフトさせつつ出力し、制御部が、入力
信号レジスタにおける書き込み位置に応じて拡散符号レ
ジスタにおける巡回シフトを制御する上記スペクトラム
拡散通信用相関回路としているので、入力信号レジスタ
で入力信号をシフトさせるのではなく、拡散符号を巡回
シフトさせることで、回路における消費電力を抑えるこ
とができる効果がある。
ータの書き込み速度が可変であり、メモリ部からの入力
信号を特定の速度で順に書き込みながら出力し、拡散符
号レジスタが、必要なユーザ数分用意され、生成された
拡散符号を巡回シフトさせつつ出力し、制御部が、入力
信号レジスタにおける書き込み位置に応じて拡散符号レ
ジスタにおける巡回シフトを制御する上記スペクトラム
拡散通信用相関回路としているので、入力信号レジスタ
で入力信号をシフトさせるのではなく、拡散符号を巡回
シフトさせることで、回路における消費電力を抑えるこ
とができる効果がある。
【０１４０】本発明によれば、積和演算部が、入力信号
と拡散符号とを乗算する乗算部と、乗算結果を順次段階
的に加算する加算部とを備え、加算部における段階的加
算途中の複数の出力を部分相関出力として選択出力可能
であり、制御部が、拡散符号の拡散率に応じて加算部で
の部分相関出力を選択する上記スペクトラム拡散通信用
相関回路としているので、異なる拡散率にも対応できる
効果がある。
と拡散符号とを乗算する乗算部と、乗算結果を順次段階
的に加算する加算部とを備え、加算部における段階的加
算途中の複数の出力を部分相関出力として選択出力可能
であり、制御部が、拡散符号の拡散率に応じて加算部で
の部分相関出力を選択する上記スペクトラム拡散通信用
相関回路としているので、異なる拡散率にも対応できる
効果がある。
【０１４１】本発明によれば、積和演算部が、入力信号
と拡散符号とを乗算する乗算部と、乗算結果を順次段階
的に加算する加算部とを備え、制御部が、拡散符号の拡
散率に応じて、加算部における段階的加算を行う加算器
に対してリセットを行う上記スペクトラム拡散通信用相
関回路としているので、異なる拡散率にも対応できる効
果がある。
と拡散符号とを乗算する乗算部と、乗算結果を順次段階
的に加算する加算部とを備え、制御部が、拡散符号の拡
散率に応じて、加算部における段階的加算を行う加算器
に対してリセットを行う上記スペクトラム拡散通信用相
関回路としているので、異なる拡散率にも対応できる効
果がある。
【０１４２】本発明によれば、積和演算部が、入力信号
と拡散符号とを乗算する複数の乗算器で構成される乗算
部と、乗算部における特定数の乗算器を単位として加算
した部分相関を出力するブロック加算部を複数設け、制
御部が、拡散符号の拡散率に応じてブロック加算部から
の部分相関出力を選択し、選択された部分相関出力が複
数ある場合には、選択された部分相関出力を加算する上
記スペクトラム拡散通信用相関回路としているので、異
なる拡散率にも対応できる効果がある。
と拡散符号とを乗算する複数の乗算器で構成される乗算
部と、乗算部における特定数の乗算器を単位として加算
した部分相関を出力するブロック加算部を複数設け、制
御部が、拡散符号の拡散率に応じてブロック加算部から
の部分相関出力を選択し、選択された部分相関出力が複
数ある場合には、選択された部分相関出力を加算する上
記スペクトラム拡散通信用相関回路としているので、異
なる拡散率にも対応できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるスペクトル
拡散通信用相関回路の構成ブロック図である。
拡散通信用相関回路の構成ブロック図である。
【図２】本発明の第１のスペクトル拡散通信用相関回路
における転送速度可変の具体例を示す説明図である。
における転送速度可変の具体例を示す説明図である。
【図３】本発明の第１の実施の形態の２つの入力を処理
するスペクトル拡散通信用相関回路のセレクタ部を用い
た場合の構成ブロック図である。
するスペクトル拡散通信用相関回路のセレクタ部を用い
た場合の構成ブロック図である。
【図４】本発明の第１の実施の形態の２つの入力を処理
するスペクトル拡散通信用相関回路の入力信号レジスタ
を用いた場合の構成ブロック図である。
するスペクトル拡散通信用相関回路の入力信号レジスタ
を用いた場合の構成ブロック図である。
【図５】本発明の第１の実施の形態の複数入力を処理す
るスペクトル拡散通信用相関回路の構成ブロック図であ
る。
るスペクトル拡散通信用相関回路の構成ブロック図であ
る。
【図６】本発明の第２の実施の形態に係るスペクトル拡
散通信用相関回路の構成ブロック図である。
散通信用相関回路の構成ブロック図である。
【図７】本発明の第３の実施の形態に係るスペクトル拡
散通信用相関回路の第１の構成例を示すブロック図であ
る。
散通信用相関回路の第１の構成例を示すブロック図であ
る。
【図８】本発明の第３の実施の形態に係る第５のスペク
トル拡散通信用相関回路の加算部１０４の別の構成例を
示すブロック図である。
トル拡散通信用相関回路の加算部１０４の別の構成例を
示すブロック図である。
【図９】本発明の第３の実施の形態に係るスペクトル拡
散通信用相関回路の第３の構成例を示すブロック図であ
る。
散通信用相関回路の第３の構成例を示すブロック図であ
る。
【図１０】従来のスライディングコリレータの一部分の
構成ブロック図である。
構成ブロック図である。
【図１１】従来のマッチドフィルタ及びその周辺の構成
例を示すブロック図である。
例を示すブロック図である。
【図１２】従来の複数の拡散符号に対処するためマッチ
ドフィルタ（従来の第２のマッチドフィルタ）及びその
周辺の構成例を示すブロック図である。
ドフィルタ（従来の第２のマッチドフィルタ）及びその
周辺の構成例を示すブロック図である。
【図１３】従来のスペクトラム拡散通信用相関回路を用
いた復調部の具体的構成ブロック図である。
いた復調部の具体的構成ブロック図である。
１…アンテナ、 ２…ＲＦ部、 ３…Ａ／Ｄ変換器、
４…メモリ部、 ５…高速マッチドフィルタ、 ６…プ
ロファイラ、 ７…フィンガメモリ、 ８…ＲＡＫＥ合
成部、 ９…データ及び音声処理部、 １０，１０′…
制御部、 １１…拡散符号発生器、 ３１…Ａ／Ｄ変換
器、 ３２…乗算器、 ３３…ＰＮコードレジスタ、
３４…加算器、 ３５…遅延回路、 １００、１００′
…高速マッチドフィルタ、 １０１…入力信号レジス
タ、 １０２…拡散符号レジスタ、１０３…乗算部、
１０４…加算部、 １０５…積和演算部、 １０６…積
和演算出力保持部１０６、 １０７…加算部、 １０８
…セレクタ部、 １０９…入力信号レジスタ、 １１０
…入力信号用メモリ、 １１１…拡散符号用メモリ、
１２０…巡回符号レジスタ、 １２１…演算用巡回符号
レジスタ、 １２２…ロード待ち符号シフトレジスタ１
２２、 １３０…Ｓ／Ｈ回路
４…メモリ部、 ５…高速マッチドフィルタ、 ６…プ
ロファイラ、 ７…フィンガメモリ、 ８…ＲＡＫＥ合
成部、 ９…データ及び音声処理部、 １０，１０′…
制御部、 １１…拡散符号発生器、 ３１…Ａ／Ｄ変換
器、 ３２…乗算器、 ３３…ＰＮコードレジスタ、
３４…加算器、 ３５…遅延回路、 １００、１００′
…高速マッチドフィルタ、 １０１…入力信号レジス
タ、 １０２…拡散符号レジスタ、１０３…乗算部、
１０４…加算部、 １０５…積和演算部、 １０６…積
和演算出力保持部１０６、 １０７…加算部、 １０８
…セレクタ部、 １０９…入力信号レジスタ、 １１０
…入力信号用メモリ、 １１１…拡散符号用メモリ、
１２０…巡回符号レジスタ、 １２１…演算用巡回符号
レジスタ、 １２２…ロード待ち符号シフトレジスタ１
２２、 １３０…Ｓ／Ｈ回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年６月２５日（２００１．６．２
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】現在ＩＭＴ２０００にＡＲＩＢより提案さ
れている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍ
ｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対
し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製
造プロセス（ＣＭＯＳ０．１８μｍ）でのクロック周波
数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚ
が予想されている。すなわち、入力信号の周波数に比べ
はるかに高い処理が可能となるはずである。
れている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍ
ｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対
し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製
造プロセス（ＣＭＯＳ０．１８μｍ）でのクロック周波
数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚ
が予想されている。すなわち、入力信号の周波数に比べ
はるかに高い処理が可能となるはずである。
Claims (8)
- 【請求項１】 スペクトラム拡散された受信信号から相
関出力を得るスペクトラム拡散通信用相関回路におい
て、 前記受信信号をアナログ信号からデジタル信号に変換し
てサンプリングするＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器からの出力を記憶するメモリ部と、 シフトの転送速度が可変であり、前記メモリ部からの入
力信号を特定の速度でシフトさせつつ出力する入力信号
レジスタと、 必要なユーザ数分用意され、生成された拡散符号をシフ
トさせつつ出力する拡散符号レジスタと、 前記入力信号レジスタから出力された入力信号と前記拡
散符号レジスタから出力された拡散符号とを、前記サン
プリング速度の特定数倍で乗算して加算する積和演算部
と、 前記メモリ部からの入力信号の同一位相に複数ユーザが
前記特定数より多く存在する場合に、前記積和演算部に
おける前記複数の全てのユーザに対する積和演算が完了
するのに十分な時間保持するよう、前記入力信号レジス
タにおける１サンプルのシフトの転送速度を制御し、そ
の後１シンボル内で遅れた時間を補うまでの間、同一位
相にユーザが前記特定数より少なく存在する場合に、前
記転送速度を前記特定の速度より速くする制御を行い、
同一位相のユーザ数に応じて前記積和演算部に出力され
る拡散符号を選択する制御を行う制御部とを有すること
を特徴とするスペクトラム拡散通信用相関回路。 - 【請求項２】 Ａ／Ｄ変換器が、複数の入力信号に対応
して複数設けられ、 メモリ部が、前記複数のＡ／Ｄ変換器に対応して複数設
けられ、 入力信号レジスタが、前記複数のメモリ部に対応して複
数設けられ、 前記複数の入力信号レジスタからの出力を選択するセレ
クタ部を設け、 積和演算部が、前記セレクタ部で選択された入力信号と
拡散符号レジスタから出力された拡散符号とをサンプリ
ング速度の特定数倍で乗算して加算することを特徴とす
る請求項１記載のスペクトラム拡散通信用相関回路。 - 【請求項３】 制御部が、各入力信号レジスタにおける
シフトタイミングをずらすよう制御し、 セレクタ部の代わりに前記入力信号レジスタから異なっ
たタイミングで出力される入力信号を保持するレジスタ
を設け、 積和演算部が、前記レジスタに保持された入力信号と拡
散符号レジスタから出力された拡散符号とをサンプリン
グ速度の特定数倍で乗算して加算することを特徴とする
請求項２記載のスペクトラム拡散通信用相関回路。 - 【請求項４】 スペクトラム拡散された受信信号から相
関出力を得るスペクトラム拡散通信用相関回路におい
て、 前記複数の受信信号をアナログ信号からデジタル信号に
変換してサンプリングする複数のＡ／Ｄ変換器と、 出力するタイミングの速度が可変であり、前記複数のＡ
／Ｄ変換器からの出力を記憶すると共に選択された入力
信号を特定のタイミングの速度で出力する入力信号用メ
モリと、 複数種類の拡散符号を記憶すると共に選択された拡散符
号を出力する拡散符号用メモリと、 前記入力信号用メモリで選択出力された入力信号と前記
拡散符号用メモリで選択出力された拡散符号とを、前記
サンプリング速度の整数倍で乗算して加算する積和演算
部と、 前記入力信号用メモリに記憶された入力信号と対応する
前記拡散符号用メモリに記憶された拡散符号とを前記積
和演算部に出力するタイミングを制御し、前記入力信号
用メモリに入力される入力信号の同一位相に複数ユーザ
が前記特定数より多く存在する場合に、前記積和演算部
における前記複数の全てのユーザに対する積和演算が完
了するのに十分な時間保持するよう、前記入力信号用メ
モリからの出力タイミングの速度を制御し、その後１シ
ンボル内で遅れた時間を補うまでの間、同一位相にユー
ザが前記特定数より少なく存在する場合に、前記入力信
号用メモリからの出力タイミングの速度を前記特定のタ
イミングの速度より速くする制御を行い、同一位相のユ
ーザ数に応じて前記積和演算部に出力される拡散符号を
選択する制御を行う制御部とを有することを特徴とする
スペクトラム拡散通信用相関回路。 - 【請求項５】 入力信号レジスタが、データの書き込み
速度が可変であり、前記メモリ部からの入力信号を特定
の速度で順に書き込みながら出力し、 拡散符号レジスタが、必要なユーザ数分用意され、生成
された拡散符号を巡回シフトさせつつ出力し、 制御部が、入力信号レジスタにおける書き込み位置に応
じて前記拡散符号レジスタにおける巡回シフトを制御す
ることを特徴とする請求項１記載のスペクトラム拡散通
信用相関回路。 - 【請求項６】 積和演算部が、入力信号と拡散符号とを
乗算する乗算部と、乗算結果を順次段階的に加算する加
算部とを備え、 前記加算部における段階的加算途中の複数の出力を部分
相関出力として選択出力可能であり、 制御部が、前記拡散符号の拡散率に応じて前記加算部で
の部分相関出力を選択することを特徴とする請求項１乃
至４記載のスペクトラム拡散通信用相関回路。 - 【請求項７】 積和演算部が、入力信号と拡散符号とを
乗算する乗算部と、乗算結果を順次段階的に加算する加
算部とを備え、 制御部が、拡散符号の拡散率に応じて、加算部における
段階的加算を行う加算器に対してリセットを行うことを
特徴とする請求項１乃至４記載のスペクトラム拡散通信
用相関回路。 - 【請求項８】 積和演算部が、入力信号と拡散符号とを
乗算する複数の乗算器で構成される乗算部と、前記乗算
部における特定数の乗算器を単位として加算した部分相
関を出力するブロック加算部を複数設け、 制御部が、前記拡散符号の拡散率に応じて前記ブロック
加算部からの部分相関出力を選択し、選択された部分相
関出力が複数ある場合には、前記選択された部分相関出
力を加算することを特徴とする請求項１乃至４記載のス
ペクトラム拡散通信用相関回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104288A JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
| US09/966,100 US6891885B2 (en) | 2001-04-03 | 2001-10-01 | Correlation circuit for spread spectrum communication |
| EP20010124806 EP1248381A3 (en) | 2001-04-03 | 2001-10-17 | Correlation circuit for spread spectrum communications systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104288A JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300083A true JP2002300083A (ja) | 2002-10-11 |
| JP4642264B2 JP4642264B2 (ja) | 2011-03-02 |
Family
ID=18957173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001104288A Expired - Fee Related JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6891885B2 (ja) |
| EP (1) | EP1248381A3 (ja) |
| JP (1) | JP4642264B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007139119A1 (ja) * | 2006-06-01 | 2007-12-06 | Naoki Suehiro | マルチパス特性推定方法及び装置、受信方法並びに受信信号補正方法及び装置 |
| JP2008172332A (ja) * | 2007-01-09 | 2008-07-24 | Hitachi Kokusai Electric Inc | パス制御装置及びパス制御方法 |
| JP2008228255A (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Ltd | Ｃｄｍａ方式の基地局の受信装置及び受信方法 |
| JP2009278271A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Ltd | Ｒａｋｅ受信機、基地局装置、受信制御方法および受信制御プログラム |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US8843928B2 (en) | 2010-01-21 | 2014-09-23 | Qst Holdings, Llc | Method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) * | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| JP2005130283A (ja) * | 2003-10-24 | 2005-05-19 | Matsushita Electric Ind Co Ltd | マッチトフィルタ回路および相関演算方法 |
| US7027243B2 (en) * | 2004-03-29 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization |
| EP1591102A1 (en) * | 2004-04-30 | 2005-11-02 | The Procter & Gamble Company | Process and kit-of-parts for improved hair conditioning after coloring, bleaching or perming |
| US7027245B2 (en) * | 2004-04-30 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization using gain loops |
| FR2894100B1 (fr) * | 2005-11-29 | 2008-04-18 | Stmicroelectronics Sas Soc Par | Dispositif de reception numerique pour signaux codes dsss |
| US7528751B2 (en) * | 2006-07-28 | 2009-05-05 | Samsung Electro-Mechanics | Systems, methods, and apparatuses for a long delay generation technique for spectrum-sensing of cognitive radios |
| WO2008030482A2 (en) * | 2006-09-06 | 2008-03-13 | Innurvation Inc | System and method for acoustic information exchange involving an ingestible low power capsule |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000209124A (ja) * | 1999-01-13 | 2000-07-28 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路 |
| JP2000244378A (ja) * | 1999-02-24 | 2000-09-08 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144649A (en) | 1997-02-27 | 2000-11-07 | Motorola, Inc. | Method and apparatus for acquiring a pilot signal in a CDMA receiver |
| EP0936748A3 (en) | 1998-02-12 | 2003-07-23 | Yozan Inc. | Matched filter bank CDMA communication |
| US6130906A (en) | 1998-05-22 | 2000-10-10 | Golden Bridge Technology, Inc. | Parallel code matched filter |
| US6678313B1 (en) * | 1998-12-25 | 2004-01-13 | Kokusai Electric Co., Ltd. | Correlation circuit for spread spectrum communication |
| JP3652152B2 (ja) | 1998-12-25 | 2005-05-25 | 株式会社日立国際電気 | スペクトラム拡散通信用相関回路 |
-
2001
- 2001-04-03 JP JP2001104288A patent/JP4642264B2/ja not_active Expired - Fee Related
- 2001-10-01 US US09/966,100 patent/US6891885B2/en not_active Expired - Lifetime
- 2001-10-17 EP EP20010124806 patent/EP1248381A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000209124A (ja) * | 1999-01-13 | 2000-07-28 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路 |
| JP2000244378A (ja) * | 1999-02-24 | 2000-09-08 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007139119A1 (ja) * | 2006-06-01 | 2007-12-06 | Naoki Suehiro | マルチパス特性推定方法及び装置、受信方法並びに受信信号補正方法及び装置 |
| JP5261173B2 (ja) * | 2006-06-01 | 2013-08-14 | 直樹 末広 | マルチパス特性推定方法及び装置、受信方法並びに受信信号補正方法及び装置 |
| JP2008172332A (ja) * | 2007-01-09 | 2008-07-24 | Hitachi Kokusai Electric Inc | パス制御装置及びパス制御方法 |
| JP4619370B2 (ja) * | 2007-01-09 | 2011-01-26 | 株式会社日立国際電気 | パス制御装置及びパス制御方法 |
| JP2008228255A (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Ltd | Ｃｄｍａ方式の基地局の受信装置及び受信方法 |
| JP2009278271A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Ltd | Ｒａｋｅ受信機、基地局装置、受信制御方法および受信制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1248381A3 (en) | 2004-02-11 |
| JP4642264B2 (ja) | 2011-03-02 |
| US20020141489A1 (en) | 2002-10-03 |
| US6891885B2 (en) | 2005-05-10 |
| EP1248381A2 (en) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3678023B2 (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
| AU767051B2 (en) | Programmable matched filter searcher | |
| US7616680B2 (en) | Method for processing data in a spread spectrum system | |
| JP3680592B2 (ja) | 通信装置 | |
| JPH10247869A (ja) | ダイバーシティ回路 | |
| JP2005524284A (ja) | Ｃｄｍａ通信システムにおける柔軟な相関と待ち行列 | |
| WO2005076493A1 (en) | Post despreading interpolation in cdma systems | |
| van Berkel et al. | VECTOR PROCESSING AS AN ENABLER FOR SOFTW ARE-DEFINED RADIO IN HANDSETS FROM 3G+ W LAN ONW ARDS | |
| US6678313B1 (en) | Correlation circuit for spread spectrum communication | |
| EP1133067B1 (en) | Spreading code generation apparatus and CDMA receiver | |
| JP3777475B2 (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| US7050486B2 (en) | Path searcher for spread spectrum receiver | |
| JP2004072418A (ja) | 遅延プロファイル作成方法および遅延プロファイル作成装置 | |
| JP2002305466A (ja) | レイク受信装置 | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| US7903722B2 (en) | Hardware-efficient searcher architecture for code division multiple access (CDMA) cellular receivers | |
| JP2002290273A (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| US6965635B2 (en) | Matched filter and method for determining correlation | |
| JP3691723B2 (ja) | 基地局 | |
| JP2000312166A (ja) | Ｃｄｍａ通信方式における相関器及び復調回路 | |
| JPH1155160A (ja) | スペクトル拡散受信機 | |
| JP2000196499A (ja) | スペクトラム拡散通信用相関回路 | |
| JP2000286768A (ja) | Ｃｄｍａ移動局装置 | |
| JP2001257623A (ja) | 遅延プロファイル生成回路及びｃｄｍａ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |