JP2000244378A - スペクトラム拡散通信用相関回路及び復調回路及び受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のスペクトラム拡散通信用相関回路で
は、スライディングコリレータを用いると時間がかか
り、マッチドフィルタを用いると回路規模及び消費電力
の増大をもたらすという問題点があったが、本発明は、
構成素子数を小規模にし、消費電力を低減できるスペク
トラム拡散通信用相関回路を提供する。 【解決手段】 スペクトラム拡散された受信信号をＡ／
Ｄ変換してデータメモリ部１４にシンボル単位で蓄積し
ておき、データ速度を変換し、高速ＭＦ１６で積和演算
処理を高速に行って相関出力を得るスペクトラム拡散通
信用相関回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信や無線
ＬＡＮ等におけるスペクトラム拡散通信システムの受信
機側で用いられるスペクトラム拡散通信用相関回路に係
り、特に、簡単且つ小規模な構成で、更に消費電力を低
減できるスペクトラム拡散通信用相関回路及び復調回路
及び受信装置に関する。

【０００２】

【従来の技術】一般に移動体通信又は無線ＬＡＮ（Loca
l Area Network）等に用いられるスペクトラム拡散（Sp
read Spectrum:ＳＳ）通信システムでは、送信側で送信
データに対して狭帯域変調（１次変調）を行い、更に拡
散変調（２次変調）を行う、２段階の変調を行ってデー
タを送信し、受信側では、受信データに対して逆拡散を
行って１次変調に戻してから、通常の検波回路でベース
バンド信号の再生を行うようになっている。

【０００３】そして、従来、スぺクトラム拡散された受
信信号の復調を行うための相関を出力するスペクトラム
拡散通信用相関回路は、逆拡散回路、符号分割多重変調
波の復調回路で構成され、具体的に、スペクトラム拡散
通信用相関回路は、同期捕捉を行い、以降検出された同
期位相で相関を取るために、論理回路で構成されたスラ
イディングコリレータ（ＳＣ）が用いられている。

【０００４】スライディングコリレータは、相関回路を
用いて局発符号系列（拡散符号）を１ビットづつシフト
させ、毎回受信の符号系列との相関を求めるものであ
り、符号系列長だけのビット数について相関を求めれ
ば、相関がピークとなる同期位相が求められ、同期捕捉
が行われるものである。

【０００５】ここで、従来の逆拡散回路の１つであるス
ライディングコリレータについて図４を用いて説明す
る。図４は、従来のスライディングコリレータの一部分
の構成ブロック図である。従来のスライディングコリレ
ータにおける相関出力を取得する部分は、Ａ／Ｄ変換器
３１と、乗算器３２と、ＰＮコードレジスタ３３と、加
算器３４と、遅延回路３５とから構成されている。

【０００６】上記従来のスライディングコリレータの各
部を説明する。Ａ／Ｄ変換器３１は、符号分割多重（Co
de Division Multiple Access：ＣＤＭＡ）変調されて
送信され、アンテナ（図示せず）で受信されたアナログ
信号を、デジタル信号に変換する高精度のアナログ／デ
ジタル変換器である。ＰＮコードレジスタ３３は、送信
側でＣＤＭＡ変調に用いられたのと同じ拡散符号である
ＰＮ（Pseudo Random Noise ）符号コードを出力するレ
ジスタである。

【０００７】乗算器３２は、Ａ／Ｄ変換器３１から出力
されるデジタルの受信データに、ＰＮコードレジスタ３
３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延回路３５は、乗算器３２から出力され
る乗算結果を、１シンボル期間累積加算してその積分値
を相関出力として出力するものである。

【０００８】従来のスライディングコリレータの動作
は、アンテナで受信された受信データのアナログ信号
が、Ａ／Ｄ変換器３１でデジタル信号に変換され、この
変換されたデジタル信号とＰＮコードレジスタ３３から
出力されるＰＮコードとが乗算器３２で乗算され、加算
器３４と遅延回路３５で累積加算されて、１シンボル分
の加算結果が相関出力として出力される。そして、乗算
器３２における乗算のタイミングを１チップずらして位
相を変化させながら乗算、累積加算が繰り返され、相関
出力がピークとなる同期位相が検出されるようになって
いる。

【０００９】この逆拡散回路としてスライディングコリ
レータを用いる構成は、比較的簡易でゲート数も少な
く、そのため消費電力も少ないが、同期捕捉を行うまで
の時間は一般的には、１シンボル分の時間×１シンボル
内のチップ数分だけかかるため、相関出力を出力するま
での時間がかかるという問題がある。

【００１０】相関出力を出力するまでに時間がかかると
いう問題点を解決するために、スライディングコリレー
タの替わりに、マッチドフィルタ（整合フィルタ、若し
くはMatched Filter ：ＭＦ）をスペクトラム拡散通信
用相関回路に用いることが考えられている。マッチドフ
ィルタは、位相をずらした場合の相関を一斉に取ること
により、１シンボル時間内に同期捕捉を行うものであ
る。

【００１１】ここで、従来の逆拡散回路の別の例である
マッチドフィルタについて、図５を用いて説明する。図
５は、従来のマッチドフィルタの構成例を示すブロック
図である。従来のマッチドフィルタは、Ａ／Ｄ変換器４
１と、乗算器４２と、ＰＮコードレジスタ４３と、加算
器４４と、サンプルホールド（Ｓ／Ｈ）回路４５とから
構成されている。

【００１２】上記従来のマッチドフィルタの各部を説明
する。Ａ／Ｄ変換器４１は、ＣＤＭＡ変調されているア
ナログの入力信号をデジタル信号に変換する変換器であ
る。サンプルホールド（Ｓ／Ｈ）回路４５は、複数個設
けられており、Ａ／Ｄ変換器４１からのデジタル信号を
順次取り込んで保持する回路である。

【００１３】ＰＮコードレジスタ４３は、拡散符号であ
るＰＮ符号（コード）を出力するレジスタである。乗算
器４２は、各サンプルホールド回路４５で保持されたデ
ジタル信号に対してＰＮコードレジスタ４３からのＰＮ
符号を乗算する乗算器である。加算器４４は、乗算器４
２からの出力を一斉に加算する加算器である。

【００１４】従来のマッチドフィルタの動作は、Ａ／Ｄ
変換器４１でデジタル変換された入力信号が複数のＳ／
Ｈ回路４５に順次保持され、そのＳ／Ｈ回路４５からの
出力とＰＮコードレジスタ４３から出力されるＰＮ符号
とが乗算器４２で乗算され、更に乗算器４２での乗算結
果を加算器４４で一斉に加算して、加算結果が出力され
る。その加算結果から相関出力を出力するようになって
いる。

【００１５】しかしながら、一般的なマッチドフィルタ
では、一斉に位相をずらした場合の相関を取るため、例
えば上記説明したスライディングコリレータに対して、
１シンボル内のチップ数倍のゲート数が必要となり、ゲ
ート規模が増大し、ＬＳＩ価格の増大と消費電力の増大
を招き、移動端末の受信機に用いるには事実上因難とな
っている。

【００１６】また、Ｗ−ＣＤＭＡ（広帯域CDMA）の基地
局は、一般にセクタを有しており、周囲３６０度を６セ
クタに分割して送受信するようになっている。アダプテ
イブアンテナを使用しない場合には各セクタ毎に２つの
アンテナが存在し、従って基地局として受信し、復調し
なければならない信号の本数は、６セクタ、２アンテ
ナ、複素信号Ｉ／Ｑ、更にキャリア周波数が複数（通常
は４波）有るので、その倍数となり、合計６×２×２×
４＝９６にもなる。

【００１７】これらの同期を保持する為に、あるいは遅
延波の検出の為に、更に復調の為に、それぞれマッチド
フィルタ（ＭＦ）若しくはスライディングコリレータ
（ＳＣ）を設けることはハード規模の増大を更に増すこ
とになってしまう。

【００１８】尚、従来のスライディングコリレータとマ
ッチドフィルタに関連する記述は、平成９年（１９９７
年）７月３１日公開の特開平９−２００１７９号公報
「マルチユーザ復調方法および装置」（出願人：国際電
気株式会社、株式会社鷹山、発明者：占部健三他）があ
る。この技術は、干渉キャンセラを用いることなく、同
期に関する問題を解消し得る方法及び装置となってい
る。

【００１９】

【発明が解決しようとする課題】このように、従来のス
ライディングコリレータでは、相関出力が得られるまで
の時間が掛かるという問題があり、また、従来のマッチ
ドフィルタでは、ゲート数が多くなり、ＬＳＩ価格の増
大と消費電力の増大をもたらすという問題点があった。

【００２０】更に、基地局では処理すべき信号の本数が
多く、それぞれにハードを用意したのでは規模が増大
し、結果的にコストの上昇をもたらすという問題点があ
った。尚、基地局として対応するユーザ数はその規模に
より異なるが、最も一般的な基地局は、１セクタ当たり
３２ユーザ（正確には、搬送波当たり３２チャネルで、
搬送波は全部で４波）であるので、１基地局の合計は１
９２ユーザ（正確には、１９２チャネル）となる。但
し、処理すべき信号は、搬送波毎に処理すれば良く、搬
送波４波に亘って処理する必要は今のところ無いと考え
る。つまり、移動局が通信中搬送波を時間的に取り替え
ることは考えないものとする。この場合１９２ユーザを
一括して処理する為の信号の本数は、前述したように６
セクタ×２アンテナ×Ｉ／Ｑ２信号の合計２４本であ
る。

【００２１】本発明は上記実情に鑑みて為されたもの
で、構成素子数を小規模にし、しかも消費電力を低減で
きるスペクトラム拡散通信用相関回路を提供することを
目的とする。

【００２２】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、スペクトラム拡散された受信信
号を一旦デジタル信号に変換して少なくとも１シンボル
以上のデータ単位で蓄積しておき、蓄積されたデータを
シンボル単位で高速に読み出す速度変換を行い、高速に
読み出されたデータを高速に取り込まれた拡散符号と乗
算し、それを一斉に加算する積和演算処理を高速に行っ
て相関出力を出力するスペクトラム拡散通信用相関回路
としており、積和演算を高速に処理する手段を用いるこ
とにより回路規模を小規模化し、消費電力を低減できる
ものである。

【００２３】また、本発明は、スペクトラム拡散された
アナログの受信信号をデジタル信号に変換するＡ／Ｄ変
換手段と、デジタル信号を少なくとも１シンボル以上の
データ単位で複数蓄積する記憶手段と、記憶手段から１
シンボル分のデータを入力すると共に高速にて出力する
データ速度変換手段と、拡散符号を発生させ、高速に出
力する符号発生手段と、データ速度変換手段からのデー
タと符号発生手段からの拡散符号とを乗算し、当該乗算
結果を一斉に加算する積和演算を高速にて処理して相関
出力を出力する高速積和演算手段とを有するスペクトラ
ム拡散通信用相関回路としており、積和演算を高速に処
理する高速積和演算手段を用いることにより、回路規模
を小規模化し、消費電力を低減できるものである。

【００２４】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。

【００２５】本発明の実施の形態について説明する前
に、本発明の原理について説明する。Ｗ−ＣＤＭＡ信号
の基地局での受信装置における復調には、以下の機能を
満たすことが必要である。復調は、信号の位相（シンボ
ル、無線スロット、フレームのいずれも、及び複数の遅
延波についても）が予め判明している必要がある。これ
により、シンボルの先頭位置から、ある程度正確に拡散
符号との積和演算を実施し相関出力を出力することがで
きる。この相関出力を出力するという機能だけを達成す
るには、受信信号の本数が少ない場合、スライディング
コリレータ（ＳＣ）の構成で十分である。

【００２６】次の機能としては、遅延波を含めた受信信
号の位相を検出する機能である。基地局の受信信号とし
て、大きく分けて２種類存在し、１つ目はある程度その
位相を予知可能なデータチャネル信号、２つ目はほとん
どその位相を予知できないランダムアクセスチャネル信
号である。

【００２７】いずれにせよ、遅延波成分の検出は、その
位相が予め予知できないことから、マッチドフィルタ
（ＭＦ）を必要とする。つまり、スライディングコリレ
ータ（ＳＣ）の構成では位相の検出に時間が掛かりすぎ
ることになり、この時間短縮を図るためにスライディン
グコリレータ（ＳＣ）の数を増やすことになると、マッ
チドフィルタ（ＭＦ）の構成よりハード規模の増大を招
いてしまうことになる。

【００２８】本発明は１つの構成で上記２つの機能を、
時分割では有るが、達成可能とするもので、上位概念的
に説明すれば、本発明に係るスペクトラム拡散通信用相
関回路は、スペクトラム拡散された受信信号を一旦デジ
タル信号に変換して少なくとも１シンボル以上のデータ
単位で蓄積しておき、蓄積されたデータをシンボル単位
で高速に読み出す速度変換を行い、高速に読み出された
データを高速に取り込まれた拡散符号と乗算し、それを
一斉に加算する積和演算処理を高速に行って相関出力を
出力するものであり、回路規模を小規模化し、消費電力
を低減できるものである。

【００２９】また、機能実現手段で説明すれば、本発明
に係るスペクトラム拡散通信用相関回路は、スペクトラ
ム拡散されたアナログの受信信号をデジタル信号に変換
するＡ／Ｄ変換手段と、デジタル信号をシンボル毎に複
数蓄積する記憶手段と、記憶手段から１シンボル分のデ
ータを入力すると共に高速にて出力するデータ速度変換
手段と、拡散符号を発生させ、高速に出力する符号発生
手段と、データ速度変換手段からのデータと符号発生手
段からの拡散符号とを乗算し、当該乗算結果を一斉に加
算する積和演算を高速にて処理して相関出力を出力する
高速積和演算手段とを有するものであり、積和演算を高
速に処理する高速積和演算手段を用いることにより、回
路規模を小規模化し、消費電力を低減できるものであ
る。

【００３０】上記発明において、Ａ／Ｄ変換手段は下記
のＡ／Ｄ変換器１１と制御部１２が相当し、記憶手段は
下記のデータメモリ部１４と制御部１２が相当し、デー
タ速度変換手段は下記の多タップＦ／Ｆ１５と制御部１
２が相当し、符号発生手段は下記の符号発生器１３と制
御部１２が相当し、高速積和演算手段は下記の高速ＭＦ
１６と制御部１２が相当している。また、上記発明のス
ペクトラム拡散通信用相関回路を、復調回路及び受信装
置に応用すれば、回路規模の小規模化を実現し、消費電
力の低減を図ることができ、有効である。

【００３１】次に、本発明の実施の形態に係るスペクト
ラム拡散通信用相関回路について図１を用いて説明す
る。図１は、本発明の実施の形態に係るスペクトラム拡
散通信相関回路の構成ブロック図である。本発明の実施
の形態に係るスペクトラム拡散通信用相関回路（本回
路）は、図１に示すように、拡散符号により変調された
スペクトラム拡散信号を入力し、そのアナログ信号をデ
ジタル信号に変換するＡ／Ｄ変換器１１と、各部の動作
タイミングを制御する制御部１２と、拡散符号を発生さ
せる符号発生器１３と、デジタル信号に変換されたデー
タを複数単位で格納するデータメモリ部１４と、データ
メモリ部１４からデータを読み込んで保持する多タップ
Ｆ／Ｆ１５と、多タップＦ／Ｆ１５からの出力と符号発
生器１３から出力される拡散符号とを高速に積和演算処
理する高速ＭＦ１６とから構成されている。尚、データ
メモリ部１４と多タップＦ／Ｆ１５は必ずしも必要では
なく、そのどちらか１つが存在し、同一の機能を保有し
ていれば、回路構成上問題ではない。

【００３２】次に、本発明の実施の形態に係るスペクト
ラム拡散通信用相関回路（本回路）の各部を具体的に説
明する。Ａ／Ｄ変換器１１は、スペクトラム拡散された
受信信号を入力し、アナログ信号からデジタル信号に変
換してデータメモリ部１４に出力するものである。尚、
図１の例では、入力速度は４ＭＨｚのクロックの動作速
度であり、４倍オーバサンプリングしているため出力速
度は１６ＭＨｚのクロックの動作速度となっている。制
御部１２は、各部に対してデータの入出力タイミングを
制御するものであり、特に多タップＦ／Ｆ１５からの高
速出力及び符号発生器１３からの拡散符号高速出力及び
高速ＭＦ１６での高速処理等のタイミングを制御するも
のである。

【００３３】符号発生器１３は、時系列の拡散符号（Ｐ
Ｎコード）を発生し、高速に高速ＭＦ１６に拡散符号を
出力する発生器である。拡散符号の出力タイミングは、
高速ＭＦ１６で積和演算処理が為される速度に応じたも
のとなっている。尚、この符号発生器１３の替わりに予
め複数の拡散符号を記憶する符号メモリ又は符号レジス
タであってもよい。符号メモリの場合を「符号メモリ
部」と称する。

【００３４】データメモリ部１４は、Ａ／Ｄ変換された
デジタル信号をシンボル単位で蓄積するものであり、シ
ンボル単位に複数のメモリから構成されるようになって
いる。例えば、図１では、入力速度及び出力速度は共に
１６ＭＨｚのクロックの動作速度となっている。多タッ
プＦ／Ｆ（フリップ／フロップ）１５は、データメモリ
部１４からデータを読み込み、速度変換（時間変換）を
行って高速ＭＦ１６に出力するものである。例えば、デ
ータメモリ部１４からデータを１６ＭＨｚのクロックの
動作速度で入力して一時保持し、１６０ＭＨｚのクロッ
クの動作速度でデータを高速ＭＦ１６に出力している。

【００３５】高速ＭＦ（マッチドフィルタ）１６は、多
タップＦ／Ｆ１５からデータを高速に入力すると共に、
符号発生器（又は符号メモリ部）１３から拡散符号を高
速に入力し、データと拡散符号との乗算と、乗算結果の
一斉加算とを行う積和演算処理を高速に行って、相関出
力を出力するマッチドフィルタである。例えば、図１で
は、多タップＦ／Ｆ１５からのデータを１６０ＭＨｚの
クロックの動作速度で入力し、１６０ＭＨｚのクロック
で積和演算処理を行って、１６０ＭＨｚのクロックで相
関出力を出力するものである。

【００３６】本回路における動作の概要を説明する。受
信部（図示せず）から送出されてくるスペクトラム拡散
された信号はいわゆるチップ時間間隔で拡散符号で処理
されているが、それを積和演算する時には高速ＭＦ１６
を用いて高速で処理する。その時間変換は、スペクトラ
ム拡散された信号を少なくとも１シンボル分以上データ
メモリ部１４に蓄積し、それを結果的に高速で読み出す
ことにより実行するものである。従って、データメモリ
部１４が存在しなくても、Ａ／Ｄ変換器１１からのデー
タを直接多タップＦ／Ｆ１５に蓄積し、そこから高速に
読み出し、高速ＭＦ１６即ち積和演算部に入力してもよ
い。また、直接データメモリ部１４から高速ＭＦ１６に
高速にデータ転送してもよい。

【００３７】現在、ＩＭＴ２０００にＡＲＩＢ（社団法
人電波産業会）より提案されている、いわゆるＷ−ＣＤ
ＭＡ（広帯域ＣＤＭＡ）のチップ速度は４Ｍｃｐｓであ
る。これに対し、Ｗ−ＣＤＭＡが実用化される２００１
年のＬＳＩ製造プロセス（ＣＭＯＳ ０．１８μｍ）で
のクロック周波数はこれよりはるかに高い５００ＭＨｚ
から２ＧＨｚが予想されている。すなわち、入力信号の
周波数に比べはるかに高い処理が可能となる。チップ速
度が４Ｍｃｐｓであるので、信号処理上からこの４倍程
度のサンプリングで信号を刻み、拡散符号とのマッチン
グをより精密に観察する必要が有るが、それでもクロッ
クは１６ＭＨｚで処理することになり、クロック速度と
して例えば現状のＣＭＯＳ ０．３５μｍプロセス／デ
バイスでも十分可能な１６０ＭＨｚを使用すれば１０倍
の処理が可能となる。

【００３８】次に、本回路における具体的動作を図２を
用いて説明する。図２は、本発明の実施の形態に係るス
ペクトラム拡散通信用相関回路における動作を示す説明
図である。尚、ここでは、遅延波成分の位相分かってい
るものとする。複数のメモリから成るデータメモリ部１
４にそれぞれ１シンボル分のデータを蓄積する。この時
遅延波成分も位相が分かっているので、その先頭から１
シンボル分蓄積する。このようにしておいて、図２に示
すように、先ずデータメモリ部１４内の１つのメモリ
（メモリ１）から１シンボル分一括して１番目のクロッ
ク（クロック［１］）で高速ＭＦ１６に読み出しを行
う。

【００３９】次のクロック（クロック［２］）にて高速
ＭＦ１６はデータと拡散符号の乗算及び加算を高速で行
う。データのシンボル位相が分かっているのでパイプラ
イン処理が可能となるため、当該拡散符号と積和演算を
１クロック時間で行うことができ、結果的に数クロック
後には）そのシンボルの相関出力、すなわち復調を行う
ことができるものである。

【００４０】その次のクロック（クロック［３］）にて
別のメモリ（メモリ２）から高速ＭＦ１６に１シンボル
分一括してデータを読み出すと共に、必要であれば拡散
符号についても一括して新たな符号を高速ＭＦ１６のレ
ジスタに書き込みを行う。

【００４１】更に、次のクロック（クロック［４］）に
て、そのデータと拡散符号の積和演算を行う。これを次
々に繰り返えせば、２クロック置きに次々と復調をする
ことができる。つまり、奇数クロックでデータの読み出
しを行い、偶数クロックで積和演算を行うものである。
図２では、メモリ１〜メモリｎを用いて説明したが、メ
モリ１とメモリ２の２個のメモリを用い、これらを交互
に使用するようにしても構わない。メモリ１にＩ信号成
分を、メモリ２にＱ信号成分を蓄積し、それらを交互に
高速ＭＦ１６にて４回積和演算し、更に和と差を演算す
れば複素ＭＦを構成できる。具体的には、拡散符号との
積和演算（Ｉ×ｉ，Ｉ×ｑ，Ｑ×ｉ，Ｑ×ｑ）を行い、
和Ｉｑ＋Ｑｉ、差Ｉｉ＋Ｑｑを演算するものである。こ
れにより、通常は４つのＭＦが必要となるが、１つのＭ
Ｆ＋加減算器で複素型に対応でき、ハード規模（ゲート
数）の低減が達成可能となる。

【００４２】ここで、クロックの速度を１０倍にし、デ
ータの拡散率を１２８とすれば、１実シンボル時間（チ
ップレートが４．０９６Ｍｃｐｓの場合３１．２５μ
ｓ）内に１２８×４×１０／２＝２５６０シンボル分の
復調を実行することが可能になる。このことは基地局が
復調機能として２５６０ユーザを１つの高速ＭＦにて対
処できることを意味している。勿論、この場合には高速
ＭＦとしては複素ＭＦ構成になっていなければならな
い。またアンテナダイバーシテイを取る為には、ユーザ
数として上記半分にしなければならないことは言うまで
もない。いずれにせよ、標準的な１基地局のユーザ数で
ある１９２ユーザを遅延波パス分必要最大数６パスを含
め処理可能である。尚、データの拡散率が２５６の場合
には更にこの２倍が可能になる。

【００４３】クロック速度を更に向上できれば、例えば
１００倍の１．６ＧＨｚであれば、更に１０倍の処理を
１つの高速ＭＦで対処できることになる。いずれにせ
よ、従来最適と考えられていたスライディングコリレー
タ（ＳＣ）をユーザ数分並べるよりは上記方式の方がハ
ード規模を小規模にできるものである。具体的な数値を
以下に記載する。

【００４４】高速ＭＦを用いた場合の条件として、複素
ＭＦ１個当たりのゲート数は６００ｋゲート、タップ数
は１０２４タップ（拡散率２５６の４倍オーバサンプリ
ング、入力６ビット、出力１２ビット、データレジスタ
２本、拡散符号レジスタ２本）とする。また、スライデ
ィングコリレータ（ＳＣ）を用いた場合の条件として、
複素ＳＣの１個当たりのゲート数は６００ゲート、入力
６ビット、出力１２ビットとする。

【００４５】また、メモリとして使用するＦ／Ｆ１個当
たりのゲート数は１０ゲート／ビットとする。但し、本
発明のＬＳＩにおいてはＳＲＡＭ、ＤＲＡＭを使用する
ことになるので、本計算ゲート数に比べＬＳＩ内の占有
面積及び消費電力は大幅に減少可能となるものである。

【００４６】次に、比較のために本発明に係る高速ＭＦ
と従来のＳＣとの構成について簡単に説明する。高速Ｍ
Ｆは、サーチャ用としてＭＦを２個、復調用としてＭＦ
を１個とする。サーチャとしての必要性については、後
述する。ゲート数を計算すると、６００ｋゲート×３＝
１８００ｋゲート また、メモリ部のゲート数を計算すると、一括処理する
ための信号の本数は、２４本（６セクタ×アンテナ２本
×Ｉ／Ｑ２信号）であり、Ｆ／Ｆのゲート数は６０ゲー
ト（１０ゲート／ビット×入力６ビット）であるので、 ６０ゲート×１０２４タップ×２４本×２シンボル分＝
２９４９ｋゲート 従って、高速ＭＦとメモリ部の合計ゲート数は、４７４
９ｋゲートとなる。

【００４７】次に、従来方式であるスライディングコリ
レータ（ＳＣ）とサーチャとを組み合わせた構成では、
ＳＣ部が１基地局として１９２チャネル必要であるた
め、ＳＣ部のゲート数は、６００ゲート×１９２本×６
（遅延波分）＝６９０ｋゲートとなる。また、サーチャ
部は、６セクタ×２アンテナ×６００ｋゲート＝７２０
０ｋゲートとなる。この場合、サーチャの能力は１ユー
ザ／セクタとしている。従って、従来方式では合計ゲー
ト数は、７８９０ｋゲートとなる。

【００４８】従って、メモリ部をＦ／Ｆにて構成したと
してゲート数を算定しても、従来の方式に比べ４０％回
路規模を低減可能になる。尚、上記ＭＦは、機能とし
て、フルＭＦ（完全機能のＭＦ）としてゲート規模等見
積もってあるが、必ずしもフルＭＦを用いる必要はな
い。例えば、ＭＦはデータを蓄積及び移動するいわゆる
サンプル／ホールド部、符号レジスタ部、積和演算部に
分けられるが、そのうち積和演算部のみあれば機能実現
可能である。従って、メモリからのデータ（受信信号及
び符号）を直接積和演算部に供給しても同じ動作が可能
である。また、その積和演算部のハード構成を、本出願
人自ら出願している特願平１０−３４５７３８号「相関
方法及びマッチドフィルタ及び携帯端末」のように構成
することもでき、更にハード規模（ゲート数）の低減が
可能である。

【００４９】次に、受信信号の位相検出機能について、
２つの方式を説明する。基地局としてユーザからの信号
の位相を先ず検出する必要がある。その後或いはそれと
同時に、同一ユーザからの信号のマルチパスを検出しな
ければならない。このためにはマッチドフィルタと同一
の機能が必要になる。第１の方式は、マッチドフィルタ
と同一の機能をマルチパス検出に使用する場合、例えば
通常行われているように１６ＭＨｚのクロック刻みでメ
モリに情報を蓄積し、それを例えば１６０ＭＨｚで読み
出し、マッチドフィルタにて積和演算をすれば１０倍の
速度であるので、１シンボルの相関（１シンボル内の遅
延波（すなわちマルチパス）成分をすべて）を通常動作
速度のマッチドフィルタの１０分の１の時間で取ること
ができる。

【００５０】この場合、拡散コードは１シンボル分変化
させないが、スペクトラム拡散された信号は最大で２シ
ンボル分必要で、メモリとしては最低２シンボル分用意
しておく必要がある。ここで、遅延波として１シンボル
区間を報えない場合、通常は遅延波として、数分の１シ
ンボル以内を検出すれば十分と考えられるので（より正
確には数十チップ時間以内で十分と考えられる）、２シ
ンボル分よりはるかに１シンボル分に近いデータにな
る。

【００５１】この動作により１ユーザからの信号の位相
とそのマルチパスの位相を１シンボル時間の１／１０の
時間で取得できるものである。厳密には、アンテナ２本
に対応するため１／２ユーザ分である。従って、１シン
ボルの実時間内に５ユーザ分の位相情報を１つの高速Ｍ
Ｆと複数のデータメモリ及び複数のユーザコードメモリ
により取得できることになる。このサーチャとしての高
速ＭＦを２個用意することにより、１０ユーザ分の位相
検出を常時行うことができる。

【００５２】１基地局として、上述したが、１９２ユー
ザであり、サーチャとしてはその約１／２０の能力を有
している。位相検出は、そのユーザと通信を開始する時
に必要であり、通信状態となれば必ずしも常時監視する
必要はないので、１／２０の能力で十分と考えられる。
従来方式においてもサーチャ機能は６ユーザ分としてあ
る。これを時分割で使用する点は同じである。第２の方
式は、複数ユーザに対し、複数ユーザが同一アンテナ内
に存在する場合、ユーザ毎の拡散コードを高速に取り替
え、メモリからのデータとの積和演算を高速に実行する
ことにより達成可能であり、複数のアンテナに対して行
う場合には、複数のデータを高速に取り替えることを更
に行えば（ユーザ毎の拡散コードも取り替えるものとす
る）、達成可能である。この場合、必ずしもデータを高
速に変化させる必要はなくなる利点がある。

【００５３】以上説明したように、本回路を用いること
により、高速処理の複数（３つ）の高速ＭＦと、複数の
データメモリ、複数の符号メモリにより、１基地局での
復調機能を達成でき、ハード規模を低減することができ
る。メモリとしてＦ／Ｆ構成でゲート数を計算したが、
ＳＲＡＭ、ＤＲＡＭ等のメモリを使用することが可能で
あるので、上記計算より大幅にハード規模（ＬＳＩの占
有面積）を低減可能となる。但し、上記ＳＲＡＭ、ＤＲ
ＡＭ等のメモリをデータメモリに使用する場合には、書
き込み速度、読み出し速度とも１６ＭＨｚで行うことが
できるようにデータメモリと高速ＭＦの間に時間変換用
の多タップＦ／Ｆを用意する必要があるが、近い将来、
メモリとしても１６０ＭＨｚでの読み出しが可能になる
と思われる。その場合には、多タップＦ／Ｆは不要とな
る。また、上記にて説明したように、比較した従来方式
に比べその能力は勝っているものである。

【００５４】次に、本回路における具体的動作について
説明する。先ず比較的動作が単純な、シンボル同期、無
線スロット同期、フレーム同期が確立した後の動作（通
常通信時）について図１を用いて説明する。時系列の拡
散符号（ＰＮ符号）により変調されたスペクトラム拡散
信号を入力し、その信号をデジタル信号にＡ／Ｄ変換器
１１で変換する。そして、そのデジタル信号を複数のメ
モリから成るデータメモリ部１４で保持し、保持された
データと拡散符号とを高速ＭＦ１６で高速に積和演算処
理する。

【００５５】データメモリ部１４は、制御部１２の指示
により、信号の１シンボル分を先頭サンプルから順次取
り込む。シンボル同期、無線スロット同期、フレーム同
期が確立しているので、どの位相に特定のシンボルの先
頭サンプルが存在するかは分かっている。そして、１シ
ンボル分を（例えば拡散率１２８の場合、４倍オーバー
サンプリングであれば５１２サンプル）に取り込むと、
制御部１２はデータメモリ部１４に対し、今までの取り
込み速度の１０倍、すなわちサンプル速度の１０倍で一
括読み出しを指示する。ここで、通常の４倍オーバーサ
ンプリングであれば約１６ＭＨｚ（正確には４．０９６
ＭＨｚの４倍）の１０倍の１６０ＭＨｚで一括読み出し
を指示することになる。

【００５６】但し、データメモリ部１４の読み出し速度
が１０倍にならない場合には１０列の多タップＦ／Ｆ１
５を用意し、そこで１０倍の時間変換を行うようにすれ
ばよい。すなわち、個々のメモリからの読み出しは１６
ＭＨｚで行い、Ｆ／Ｆ列からの読み出しは順々に１０倍
の１６０ＭＨｚで行うことにより達成できる。

【００５７】その出力を受けて高速ＭＦ１６は１６０Ｍ
Ｈｚのクロックで積和演算を行う。この時、符号発生器
１３より拡散符号を受け取る。この拡散符号の読み出し
も同じ制御部１２より指示される。この結果１シンボル
の書き込みに要した時間の１／１０の１／５１２時間毎
に１ユーザからの信号（１パス分）の積和演算を完了
し、相関出力を出力することができる。従って、データ
メモリ部１４に別のシンボルを格納しておけば順次その
相関も高速ＭＦ１６にて出力することができる。

【００５８】基地局の場合、メモリの本数は、最大でセ
クタユーザ６、アンテナ２本／セクタ、Ｉ／Ｑ信号／ア
ンテナの２４（６×２×２）本が必要になる。これにキ
ャリア周波数の差も個別に対応することとすれば、更に
この４倍になる。

【００５９】次に、同期捕捉時（信号の位相の取得）に
ついて説明する。基地局では各ユーザからの信号の位相
とそのマルチパス（遅延波成分の位相）の取得を行い、
その位相情報を元にシンボル毎の復調を上述のように行
う。データメモリ部１４は、制御部１２の指示により、
信号の２シンボル分を順次取り込む。２シンボル分を
（例えば拡散率１２８の場合４倍オーバーサンプリング
であれば５１２サンプル）取り込むと、制御部１２はデ
ータメモリ部１４に対し、今までの取り込み速度の１０
倍すなわちサンプル速度の１０倍で読み出しを指示す
る。通常の４倍オーバーサンプリングであれば約１６Ｍ
Ｈｚ（正確には４．０９６ＭＨｚの４倍）の１０倍の１
６０ＭＨｚで読み出しを指示する。

【００６０】但し、メモリの読み出し速度が１０倍にな
らない場合には１０列の多タップＦ／Ｆ１５を用意し、
そこで１０倍の時間変換を行うようにすればよい。すな
わち、個々のメモリからの読み出しは１６ＭＨｚで行
い、Ｆ／Ｆ列からの読み出しは順々に１０倍の１６０Ｍ
Ｈｚで行うことにより達成できる。

【００６１】そして、その出力を受けて高速ＭＦ１６は
１６０ＭＨｚのクロックで積和演算を行う。高速ＭＦ１
６のサンプルホールド（Ｓ／Ｈ）部には最初一括して１
シンボル分のデータが読み込まれようにする。この時、
符号発生部１３より拡散符号を受け取る。この符号の読
み出しも同じ制御部１２より指示される。この結果１シ
ンボルの書き込みに要した時間の１／１０の時間で１ユ
ーザからの信号の１シンボル分の積和演算を完了し、相
関出力を出力することができる。従ってデータメモリ部
１４に別のシンボルを格納しておけば順次その相関も高
速ＭＦ１６にて出力することができる。

【００６２】１つの高速ＭＦ１６にて１０ユーザの対応
が可能であり、１基地局当たり１９２ユーザが最大存在
可能なので、時分割対応で２０分の１の能力を有するも
のである。データメモリ部１４におけるメモリとして
は、基地局の場合、セクタ６、アンテナ２本／セクタ、
Ｉ／Ｑ信号／アンテナの２４本のメモリが必要になる。
これにキャリア周波数の差も個別に対応するものとすれ
ば更にこの４倍になる。

【００６３】

【実施例】本発明の実施の形態に係るスペクトラム拡散
通信用相関回路の具体的構成について、図３を用いて説
明する。図３は、本発明の実施の形態に係るスペクトラ
ム拡散通信用相関回路の具体的構成ブロック図である。
具体的スペクトラム拡散通信用相関回路は、図３に示す
ように、アンテナ５１と、ＲＦ部５２と、Ａ／Ｄ変換器
５３と、メモリ部５４と、第１の高速ＭＦ５５と、拡散
符号発生器５６と、プロファイラ５７と、第２の高速Ｍ
Ｆ５８と、ＲＡＫＥ合成部５９と、データ及び音声処理
部６０と、制御部６１と、フィンガメモリ６２と、多タ
ップＦ／Ｆ６３とから構成されている。

【００６４】以下、上記回路の各部を具体的に説明す
る。アンテナ５１は、セクタ当たり通常２本でダイバー
シテイ受信を行う。セクタは基地局当たり通常６セクタ
存在する。ダイバーシテイ受信とは、２本のアンテナで
同一送信信号を受信し、復調した結果を合成し受信感度
の向上を図るものである。ＲＦ部５２は、アンテナに到
来したアナログ信号の周波数変換、帯域制限、直交検波
の無線処理を行う受信部を有し、直交検波されたＩ，Ｑ
のベース信号を復調する復調部とを含むものである。

【００６５】Ａ／Ｄ変換器５３は、ＲＦ部５２からのＢ
Ｂアナログ信号をデジタル信号に変換する。変換ビット
数は４〜６ビットは必要である。変換周波数は、４倍オ
ーバーサンプリングであればＷ−ＣＤＭＡの場合には１
６ＭＨｚとなる。Ａ／Ｄ変換器５３は、Ｉ／Ｑ信号、ア
ンテナ毎に対し、各１個必要になるが、高速処理が可能
であれば、時分割処理にて１個でも構わない。

【００６６】メモリ部５４は、図１のデータメモリ部１
４に相当し、上記デジタル信号を少なくとも１シンボル
分以上シンボル単位で記憶し、それを高速で読み出す。
書き込み速度はチップ速度の１〜４倍程度、読み出し速
度はその１０倍以上は必要である。この処理で、いわゆ
る時間変換を行う。少なくとも４８シンボル〜１００シ
ンボル分のメモリ容量が必要である。上記ＭＦ方式の場
合は、シンボル単位での一斉読み出しが要求される。

【００６７】拡散符号発生器５６は、拡散符号を格納す
るレジスタでもよく、制御部６１からの指示により、指
定された拡散符号を指定された位相で送出する。プロフ
ァイラ５７は、第２の高速ＭＦ５８からの出力を取り込
み演算を行い、パスの特定をする。これによりチップ同
期、シンボル同期、無線スロット同期、フレーム同期を
取ることができ、パスの検出を行うものである。これら
の情報は制御部６１に送られ、制御部６１から、拡散符
号発生器５６に指示が為される。

【００６８】高速ＭＦ５５，５８は、スペクトラム拡散
された信号と拡散符号を取り込み、その積和演算を１シ
ンボル単位で行う。従って、高速ＭＦ５５，５８は、チ
ップレートに比べ高速動作が要求されるが、高速動作を
することにより複数のメモリからの情報を極めて高速に
処理できるようになる。

【００６９】フィンガメモリ６２は、高速ＭＦからの相
関出力を複数受け、パイロットシンボルを用いた位相補
正を実施し、ＲＡＫＥ合成部５９に出力するものであ
る。ＲＡＫＥ合成部５９は、フィンガメモリ６２からの
入力に従って複数パスの合成を行うものである。

【００７０】この他、受信信号と周波数を合わせる為の
ＡＦＣ、受信信号と雑音（他信号からの干渉を含む）の
割合が現在どうなっているかを測定するＳＩＲ測定部な
どが含まれる。

【００７１】データ及び音声処理部６０は、誤り訂正の
ため送信側で実施した各種信号処理の逆変換（復調）を
行う。これにはデインタリーブ、ビタビ復号、ＣＲＣデ
コーダ、リードソロモン復号（又はターボ復号）、音声
ＣＯＤＥＣなどがある。

【００７２】本発明の実施の形態に係るスペクトラム拡
散通信用相関回路によれば、スペクトラム拡散された受
信信号をＡ／Ｄ変換してデータメモリ部１４にシンボル
単位に蓄積し、多タップＦ／Ｆ１５で読み出し速度を高
速化して高速積和演算処理する高速ＭＦ１６にデータを
出力し、高速ＭＦ１６でそのデータと符号発生器１３か
らの拡散符号との積和演算を高速処理して相関出力を出
力するようにしているので、従来の方式に比べて論理ゲ
ート数を格段に減少させることができ、従って、消費電
力も低減できる効果がある。

【００７３】また、本発明の実施の形態に係るスペクト
ラム拡散通信用相関回路を用いれば、少ないゲート規模
でＣＤＭＡの復調回路を構成でき、基地局用のＬＳＩと
して小規模化及び省電力化を図ることができる効果があ
る。

【００７４】

【発明の効果】本発明によれば、スペクトラム拡散され
た受信信号を一旦デジタル信号に変換して少なくとも１
シンボル以上のデータ単位で蓄積しておき、蓄積された
データをシンボル単位で高速に読み出す速度変換を行
い、高速に読み出されたデータを高速に取り込まれた拡
散符号と乗算し、それを一斉に加算する積和演算処理を
高速に行って相関出力を出力するスペクトラム拡散通信
用相関回路としているので、積和演算を高速に処理する
手段を用いることにより回路規模を小規模化し、消費電
力を低減できる効果がある。

【００７５】本発明によれば、スペクトラム拡散された
アナログの受信信号をデジタル信号に変換するＡ／Ｄ変
換手段と、デジタル信号を少なくとも１シンボル以上の
データ単位で複数蓄積する記憶手段と、記憶手段から１
シンボル分のデータを入力すると共に高速にて出力する
データ速度変換手段と、拡散符号を発生させ、高速に出
力する符号発生手段と、データ速度変換手段からのデー
タと符号発生手段からの拡散符号とを乗算し、当該乗算
結果を一斉に加算する積和演算を高速にて処理して相関
出力を出力する高速積和演算手段とを有するスペクトラ
ム拡散通信用相関回路としているので、積和演算を高速
に処理する高速積和演算手段を用いることにより、回路
規模を小規模化し、消費電力を低減できる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るスペクトラム拡散通
信相関回路の構成ブロック図である。

【図２】本発明の実施の形態に係るスペクトラム拡散通
信用相関回路における動作を示す説明図である。

【図３】本発明の実施の形態に係るスペクトラム拡散通
信用相関回路の具体的構成ブロック図である。

【図４】従来のスライディングコリレータの一部分の構
成ブロック図である。

【図５】従来のマッチドフィルタの構成例を示すブロッ
ク図である。

【符号の説明】

１１…Ａ／Ｄ変換器、 １２…制御部、 １３…符号発
生器、 １４…データメモリ部、 １５…多タップＦ／
Ｆ、 １６…高速ＭＦ、 ５１…アンテナ、５２…ＲＦ
部、 ５３…Ａ／Ｄ変換器、 ５４…メモリ部、 ５５
…第１の高速ＭＦ、 ５６…拡散符号発生器、 ５７…
プロファイラ、 ５８…第２の高速ＭＦ、 ５９…ＲＡ
ＫＥ合成部、 ６０…データ及び音声処理部、 ６１…
制御部、 ６２…フィンガメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安成 健次郎 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5K022 EE02 EE33 EE36 5K047 AA02 AA16 BB01 GG34 HH15 LL01 MM12 MM24 MM28 MM33 MM45 5K059 DD31 DD33 DD39 EE02

Claims (8)

【特許請求の範囲】
1. 【請求項１】 スペクトラム拡散された受信信号を一旦
   デジタル信号に変換して少なくとも１シンボル以上のデ
   ータ単位で蓄積しておき、蓄積されたデータをシンボル
   単位で高速に読み出す速度変換を行い、高速に読み出さ
   れたデータを高速に取り込まれた拡散符号と乗算し、前
   記乗算結果を一斉に加算する積和演算処理を高速に行っ
   て相関出力を出力することを特徴とするスペクトラム拡
   散通信用相関回路。
2. 【請求項２】 スペクトラム拡散された受信信号を一旦
   デジタル信号に変換する変換手段と、前記変換されたデ
   ジタル信号を少なくとも１シンボル以上のデータ単位で
   蓄積する複数の記憶手段と、前記記憶手段に蓄積された
   データをシンボル単位で高速に読み出す速度変換を行う
   速度変換手段と、高速に読み出されたデータを高速に取
   り込まれた拡散符号と乗算し、前記乗算結果を一斉に加
   算する積和演算処理を高速に行って相関出力を出力する
   高速積和演算手段とを有することを特徴とするスペクト
   ラム拡散通信用相関回路。
3. 【請求項３】 スペクトラム拡散されたアナログの受信
   信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記
   デジタル信号を少なくとも１シンボル以上のデータ単位
   で複数蓄積する記憶手段と、前記記憶手段から１シンボ
   ル分のデータを入力すると共に高速にて出力するデータ
   速度変換手段と、拡散符号を発生させ、高速に出力する
   符号発生手段と、前記データ速度変換手段からのデータ
   と前記符号発生手段からの拡散符号とを乗算し、当該乗
   算結果を一斉に加算する積和演算を高速にて処理して相
   関出力を出力する高速積和演算手段とを有することを特
   徴とするスペクトラム拡散通信用相関回路。
4. 【請求項４】 スペクトラム拡散されたアナログの受信
   信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デ
   ジタル信号を少なくとも１シンボル以上のデータ単位で
   複数蓄積するデータメモリ部と、前記データメモリ部か
   ら１シンボル分のデータを入力すると共に高速にて出力
   する多タップＦ／Ｆと、拡散符号を発生させ、高速に出
   力する符号発生器と、前記多タップＦ／Ｆから高速に入
   力されたデータと前記符号発生器から高速に入力された
   拡散符号とを乗算し、当該乗算結果を一斉に加算する積
   和演算を高速にて処理して相関出力を出力する高速マッ
   チドフィルタと、前記各部における動作タイミングを制
   御する制御部とを有することを特徴とするスペクトラム
   拡散通信用相関回路。
5. 【請求項５】 奇数クロックで、多タップＦ／Ｆは、デ
   ータメモリ部から１シンボル分のデータを順次読み出し
   て高速マッチドフィルタに出力し、偶数クロックで、前
   記高速マッチドフィルタは、前記入力された１シンボル
   分のデータについて積和演算を行うよう制御部にて制御
   されることを特徴とする請求項４記載のスペクトラム拡
   散通信用相関回路。
6. 【請求項６】 Ａ／Ｄ変換器では４ＭＨｚの動作クロッ
   クで受信信号を入力し、データメモリ部では１６ＭＨｚ
   の動作クロックでデータの入出力を行い、多タップＦ／
   Ｆで１６０ＭＨｚの動作クロックでデータを出力し、高
   速マッチドフィルタでは１６０ＭＨｚの動作クロックで
   積和演算処理して出力を行うことを特徴とする請求項４
   記載のスペクトラム拡散通信用相関回路。
7. 【請求項７】 請求項４記載のスペクトラム拡散通信用
   相関回路を復調用として備え、前記スペクトラム拡散通
   信用相関回路をマルチパス検出のサーチャ用として備え
   ることを特徴とする復調回路。
8. 【請求項８】 スペクトラム拡散されたアナログ高周波
   信号を各セクタをカバーする複数のアンテナで受信し、
   当該受信信号の検波を行い、ベースバンド信号に変換す
   る復調処理を行う複数のＲＦ部と、 前記ＲＦ部から出力されるＩ，Ｑのベースバンドアナロ
   グ信号をデジタル信号に変換する複数のＡ／Ｄ変換器
   と、 前記Ａ／Ｄ変換器からのデジタル信号が少なくとも１シ
   ンボル以上分のデータ単位に記憶される複数のメモリ部
   と、 前記メモリ部から１シンボル分のデジタル信号を、前記
   メモリ部への入力デジタル信号の速度より高速にて受け
   取る高速ＭＦと、 拡散符号を発生させる符号発生器と、 前記各部における動作タイミングを制御する制御部とを
   有し、 前記高速ＭＦが、前記符号発生器から入力される拡散符
   号と前記メモリ部から受け取ったデジタル信号とを乗算
   し、当該乗算結果を一斉に加算する積和演算処理を高速
   にて処理して相関出力を出力する高速ＭＦである、スペ
   クトラム拡散通信用相関回路を備えることを特徴とする
   受信装置。