JP2002228756A - 電磁放射を検出する検出器 - Google Patents
電磁放射を検出する検出器Info
- Publication number
- JP2002228756A JP2002228756A JP2001385130A JP2001385130A JP2002228756A JP 2002228756 A JP2002228756 A JP 2002228756A JP 2001385130 A JP2001385130 A JP 2001385130A JP 2001385130 A JP2001385130 A JP 2001385130A JP 2002228756 A JP2002228756 A JP 2002228756A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- detector
- cmos chip
- scintillator
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
- G01T1/2006—Measuring radiation intensity with scintillation detectors using a combination of a scintillator and photodetector which measures the means radiation intensity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Abstract
容可能な費用で大量生産できる一つ以上の中間層を具備
する検出器を提供することを目的とする。 【解決手段】 本発明は、電磁放射を検出する検出器に
係わり、この検出器は、少なくとも一つのシンチレータ
(6)、少なくとも一つのCMOSチップ(3)、及
び、セラミックベース素子(4)を含み、泡を有さず、
ギャップの幅に関して定められる各中間層(2)はシン
チレータ(6)とCMOSチップ(3)との間、及び、
CMOSチップ(3)とセラミックベース素子(4)と
の間にいつも設けられ、上記中間層(2)は異なるコン
システンシーの少なくとも2つの接着剤(A,B)及び
スペーサ(5)を有する。
Description
シンチレータ、少なくとも一つのCMOSチップ、及び
一つのセラミックベース素子を含み、各中間層がシンチ
レータとCMOSチップとの間、CMOSチップとセラ
ミックベース素子との間にいつも設けられる、電磁放射
を検出する検出器に関わる。本発明の更なる面は、泡の
無い中間層の製造、及び、このような中間層を具備する
検出器の製造に関わる。
装置においてX線を可視範囲の放射線に変換するために
使用される。
チレータ、CMOSチップ、及びセラミックベース素子
と組み合わせて従来では構成され、シンチレータによっ
て発せられる光はCMOSチップ上に設けられる感光装
置によって検出される。
記中間層のギャップの幅が均一であることは、検出器の
検出の正確さ、従って、X線検査装置の全体的な画像の
質に著しい効果をもたらす。中間層中に空気を含むこと
は、検出器の検出の正確さに負の効果をもたらす。
の領域と感光装置の領域との間に硬化された接着剤から
成る透明な中間層が設けられるX線検出器を開示する。
て定められ、特に、ギャップの幅の均一性を高めるため
に接着テープが使用される。本発明の好ましい実施例で
は、シンチレータの領域及び感光装置の領域は、互いに
対して垂直方向に延在するよう位置決めされ、毛管効果
及び重力を利用して接着剤が上から入れられ、スペーサ
はギャップの底端に設けられる。このように直角にして
位置決めすることは、この種類の製造処理が水平面にお
いて経済的に行われているため技術的工業製造の観点か
ら非常に難しい。上記の通り接着テープがギャップの底
端に設けられるとき、完全に入れるために必要な毛管効
果は部分的に制限され、所望の完全な排気が可能となら
ない。毛管力は、オープンシステムにおいてだけ定期的
に見られ、これは、説明した配置におけるギャップの底
端において条件付きでだけ生ずる。説明したスペーサの
取り扱いは、マイクロメートル範囲の寸法の環境におい
て接着テープを適用することにおいて特に問題となる。
一度のギャップの幅を実現し、許容可能な費用で大量生
産され得る一つ以上の中間層を具備する検出器を実現す
ることを目的とする。本発明は、上記中間層を製造する
方法を提供し、上記方法を用いて許容可能な費用で検出
器を工業的に製造する方法を提供することを更なる目的
とする。
検出する検出器が少なくとも一つのシンチレータ、少な
くとも一つのCMOSチップ、及び、一つのセラミック
ベース素子を含み、ギャップの幅に関して定められる各
中間層がシンチレータとCMOSチップとの間、CMO
Sチップとセラミックベース素子との間にいつも配置さ
れ、上記中間層が異なるコンシステンシーの接着剤
(A、B)を少なくとも2つ含むことで実現される。
(CT装置)用の検出器として特に使用される検出器
は、特に接着剤として実現される中間層を含む。中間層
に接着剤を使用することは、機械的にも熱的にも安定し
た信頼性のある接合を得ることを確実にする。
にスペーサを適当に選択することを通じて得られる。本
発明においてスペーサは、ワイヤのような所望の間隔を
実現するのに機能する構成要素、又は、CMOSチップ
上に存在するバンプのような別の情況では機能的に必要
であり、寸法がこの目的のために特別に選択される構成
要素である。所望の各ギャップの幅は、スペーサの寸法
を適当に選択することによって簡単に実現され得る。一
方で、円形の断面を有する市販のワイヤを使用すること
が好ましい。この種類のワイヤは、低コストで、Au及
びAlSilのような好ましい材料で15乃至75μm
の標準サイズで容易に購入できる。他方で、バンプは、
所望の高さを考慮するよう従来の方法を用いて実現さ
れ、従って、所望の寸法的な正確さを技術的に簡単に実
現することを可能にする。スペーサ又は接着剤(A)用
の接合点は、検出器の機能に本質的に影響を及ぼさない
域、例えば、CMOSチップ上の光学的に不活性な領域
に設けられることが好ましい。非常に少量の接着剤
(A)を上記配置し、且つ、使用するために追加の表面
域は必要でないにも関わらず接着剤(A)を使用するこ
との主な目的は達成される。この接着剤は、この目的の
ために最小限の量の材料を利用して所望の均一なギャッ
プの幅を速く固定する機能を果たす。
エポキシ樹脂、シアノアクリレート接着剤、又は、アク
リレート接着剤が本発明によるこの適用法のために接着
剤(A)として使用され得る。
Sチップの後部から電荷を放散することを可能にする。
ために、特に接着点上の少なくともある量の接着剤(A
1)がCMOSチップの後表面並びにセラミックベース
素子に直接的に塗布される。この場合、複数のスペーサ
がCMOSチップの表面とセラミックベース素子の表面
との間に、つまり、ある量の接着剤(A1)がそれらと
接触すること無く直接的に配置される。
がシンチレータの表面並びにCMOSチップ上のバンプ
に塗布される。
1.5であり、450乃至550nmの波長範囲におけ
る光の低損失な透過を可能にする、好ましくはエポキシ
樹脂ベースの、低粘度の2成分接着剤である。中間層に
おける接着力の主な部分となるこの接着剤(B)は、電
磁照射の影響下で、長期間にわたってさえも著しく古く
はならない。完全な泡を有しない信頼性のある充填物を
保証するよう適切な流れ挙動が特に要求される。接着剤
(B)の硬化は、接触パートナーの熱負荷率に有利に適
合され得る。
ックベース素子との間に中間層を形成する方法を用いて
も実現され、このとき第1の段階中、スペーサ及びある
量の接着剤(A1)がセラミックベース素子の表面に塗
布され、このとき接着剤(A1)がスペーサから飛び
出、その後CMOSチップは、上記ある量の接着剤の上
におかれ、スペーサ及びある量の接着剤(A1)の上に
おかれたまま接合され、固定され、第2の段階中、CM
OSチップとセラミックベース素子との間に残るギャッ
プは、水平方向の位置におけるCMOSチップの一つの
側に塗布され、毛管力の影響下でギャップの中に入り、
その後硬化される接着剤(B)で完全に充填される。
チップとの間に中間層を形成する方法を用いても実現さ
れ、このとき第1の段階中、CMOSチップの表面の光
学的に不活性な領域に設けられるバンプに少なくともあ
る量の接着剤(A2)が塗布され、その後シンチレータ
は、バンプの上に配置され、バンプ及びある量の接着剤
(A2)の上におかれたまま接合され、固定され、第2
の段階中、シンチレータとCMOSチップとの間に残る
ギャップは水平方向の位置におけるCMOSチップの一
つの側に塗布され、毛管力の影響下でギャップに入り、
その後硬化される接着剤(B)で完全に充填される。
一つの検出器、少なくとも一つのシンチレータ、少なく
とも一つのCMOSチップ及び一つのセラミックベース
素子を含むX線検査装置に係わり、ギャップの幅に関し
て定められる各中間層は、シンチレータとCMOSチッ
プとの間、及び、CMOSチップとセラミックベース素
子との間にいつも適用され、上記中間層は異なるコンシ
ステンシーの少なくとも2つの接着剤(A,B)及びス
ペーサを含む。
て以下に詳細に説明する。
ース素子4との間に設けられる種類の中間層2を製造す
る方法の実行を完了した後のこの中間層を具備する検出
器1の一部を示す。この結果は、工業製造処理の一部を
成す以下の段階を用いて実現される。
するスペーサ5は、従来の標準的な技法を用いて、Ag
Ptのような結合可能な材料からなるセラミックベース
材料4の表面上に配置される。接着剤(B)の流れの方
向に対して平行に延在するこれら2つのワイヤに隣接し
て4つのある量の接着剤(A1)がワイヤに接触するこ
と無く堆積され、上記接着剤はこの場合、比較的速く硬
化する伝導性の2成分エポキシ樹脂接着剤であり、上記
堆積は市販のディスペンサーを用いて実施される。ある
量の接着剤(A1)は、セラミックベース素子4の表面
から約40μm突出する小滴である。CMOSチップ3
は、セラミックベース素子4上の所望の、正確に定めら
れた位置に移動され、従来の測定及び位置決め手段を特
に利用する半自動の位置決め装置及びデータ技法を用い
て水平方向に位置決めされる。
(A1)の表面と接触する位置決め後、CMOSチップ
3は、重力の影響下でだけスペーサ5上におかれる。セ
ラミックベース素子4並びにCMOSチップ3と接触す
る小滴の接着剤(A1)はこの位置で硬化される。
うに好ましくは熱の影響下で硬化された後、約30μm
のギャップの幅を有する所望の正確に定められたギャッ
プが機械的に安定した方法で得られる。
泡無しでギャップの中にディスペンサーを用いて、つま
り、CMOSチップ3の片側からだけ導入され、組立体
全体、つまり、特にCMOSチップ3とセラミックベー
ス素子4の中間層2の成分が予め80℃に加熱される。
要求される流れ挙動に粘度が適合された接着剤(B)
は、毛管力の影響下でギャップを(空気を含むこと無
く)完全に充填する。接着剤(B)は、ギャップの他の
3つの開口部において夫々のメニスカスを形成するがそ
こからは出ない。ギャップ及びスペーサ中に存在する硬
化した小滴の接着剤(A1)は、夫々の小さい寸法のた
め、流れ挙動及び空気を含むものの形成に対して著しい
効果を有さない。少量の熱を与えて、つまり、2.5時
間にわたって60℃で接着剤(B)を硬化した後、必要
な長期の安定性を確実にする安定した中間層2が得られ
る。
6との間に存在する種類の中間層2を形成する方法の実
行を完了した後のこの中間層を含む検出器1の一部を示
す。この結果は、工業製造処理の一部を成す以下の段階
を用いて得られる。
域において、約30μmの高さのスペーサ5が設けら
れ、これらスペーサはバンプと呼ばれ、この場合NiA
uから形成される。従来の技法を用いて、これらバンプ
は高さに関して正確に釣り合いが取られ、中間層2のギ
ャップの所望の高さが得られる。小滴の接着剤(A2)
は、約40×40μmの表面積を規則正しく占有する個
々のバンプの先端だけに塗布される。接着剤(A)は、
市販のディスペンサーを用いて容易に堆積され得る比較
的速く硬化する接着剤である。シンチレータ6は、CM
OSチップ3上の所望の正確に定められた位置に移動さ
れ半自動の位置決め装置を用いて水平方向に位置決めさ
れる。シンチレータ6が最初に小滴の接着剤(A2)の
表面と接触する位置決め後、シンチレータ6は、スペー
サ5上に専ら重力下で水平方向におかれる。シンチレー
タ6並びにバンプと接触する小滴の接着剤(A2)は、
この位置で硬化される。結合器において行われるように
熱の影響下で硬化された後、約30μmのギャップの幅
を有する所望の正確に定められたギャップが機械的に安
定した方法で実現される。その後、接着剤(B)は、横
方向に且つ気泡を有さずにギャップの中にディスペンサ
ーを用いて、つまり、CMOSチップ3の片側からだけ
導入される。要求される流れ挙動に粘度が適合される接
着剤(B)は、毛管力の影響下でギャップ(空気を含む
ことなく)完全に充填する。接着剤(B)は、ギャップ
の他の3つの側において夫々のメニスカスを形成するが
そこからは出ない。ギャップ中に存在するスペーサ5
は、その小さい寸法のため、流れ挙動及び空気を含むも
の形成に対して著しく影響を及ぼさない。ギャップの高
さが50μm未満となる場合、100×100μmより
大きい表面積を占有するスペーサ5又は硬化したある量
の接着剤(A2)は、空気が含まれたものを望ましくな
く形成するリスクを生じさせることなく回避され得な
い。少量の熱、つまり、約2.5時間にわたって60℃
を与えて接着剤(B)を硬化した後、必要な長期の安定
性を確実にする安定した中間層2が得られる。
ス素子4との間に設けられる検出器1の一部の側面図で
ある。
との間に設けられる検出器1の一部の側面図である。
Claims (12)
- 【請求項1】 少なくとも一つのシンチレータ、少なく
とも一つのCMOSチップ、及び、少なくとも一つのセ
ラミックベース素子を含み、電磁放射を検出する検出器
であって、 ギャップの幅に関して定められる各中間層は、上記シン
チレータと上記CMOSチップとの間、及び、上記CM
OSチップと上記セラミックベース素子との間にいつも
配置され、 上記中間層は、異なるコンシステンシーの少なくとも2
つの接着剤及びスペーサを含む、検出器。 - 【請求項2】 上記中間層の上記ギャップの幅は、ある
量の接着剤及び複数のスペーサによって決定されること
を特徴とする請求項1記載の検出器。 - 【請求項3】 上記接着剤は、急速に硬化されるエポキ
シ樹脂、シアノアクリレート接着剤、又は、アクリレー
ト接着剤であることを特徴とする請求項1及び2記載の
検出器。 - 【請求項4】 少なくともある量の接着剤が上記CMO
Sチップの後表面及び上記セラミックベース素子に直接
的に塗布され、 複数のスペーサが上記CMOSチップの表面と上記セラ
ミックベース素子の表面との間に配置されることを特徴
とする請求項3記載の検出器。 - 【請求項5】 上記スペーサは、特にAu及びAlSi
lの材料から成るワイヤであることを特徴とする請求項
4記載の検出器。 - 【請求項6】 少なくともある量の接着剤が上記CMO
Sチップに面する上記シンチレータの表面、及び、上記
CMOSチップ上のバンプに塗布されることを特徴とす
る請求項3記載の検出器。 - 【請求項7】 上記接着剤は、特にエポキシ樹脂ベース
の低粘度の接着剤であることを特徴とする請求項1記載
の検出器。 - 【請求項8】 上記セラミックベース素子は酸化アルミ
ニウムに基づくことを特徴とする請求項1記載の検出
器。 - 【請求項9】 CMOSチップとセラミック素子との間
に中間層を形成する方法であって、 第1の段階中、ある量の接着剤及びスペーサが上記セラ
ミックベース素子の表面に塗布され、このとき塗布され
る上記ある量の接着剤はスペーサから飛び出、その後上
記CMOSチップは、上記ある量の接着剤の上に配置さ
れ、上記スペーサ及び上記ある量の接着剤の上におかれ
たまま接合され、固定され、 第2の段階中、上記CMOSチップと上記セラミックベ
ース素子との間に残るギャップは、水平方向の位置にお
ける上記CMOSチップの一つの側に塗布され、毛管力
の影響下で上記ギャップに入り、その後硬化される接着
剤で完全に充填される、方法。 - 【請求項10】 シンチレータとCMOSチップとの間
に中間層を形成する方法であって、 第1の段階中、上記CMOSチップの表面の光学的に不
活性な領域に設けられるバンプにある量の接着剤が塗布
され、その後、上記シンチレータは、上記バンプの上に
配置され、上記バンプ及び上記ある量の接着剤の上にお
かれたまま接合され、固定され、 第2の段階中、上記シンチレータと上記CMOSチップ
との間に残るギャップは水平方向の位置における上記シ
ンチレータの一つの側に塗布され、毛管力の影響下で上
記ギャップに入り、その後硬化される接着剤で完全に充
填される、方法。 - 【請求項11】 最初に請求項9に従って中間層がCM
OSチップとセラミックベース素子との間に形成され、
その後、請求項10に従って中間層がシンチレータとC
MOSチップとの間に形成される、請求項1記載の電磁
放射を検出する検出器を形成する方法。 - 【請求項12】 請求項1乃至8のうちいずれか一項記
載の検出器を少なくとも一つ含むX線検査装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10063907A DE10063907A1 (de) | 2000-12-21 | 2000-12-21 | Detektor zum Detektieren von elektromagnetischer Strahlung |
DE10063907.0 | 2000-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002228756A true JP2002228756A (ja) | 2002-08-14 |
JP4202017B2 JP4202017B2 (ja) | 2008-12-24 |
Family
ID=7668225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385130A Expired - Fee Related JP4202017B2 (ja) | 2000-12-21 | 2001-12-18 | 電磁放射線を検出する検出器、その形成方法及びx線検査装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7326934B2 (ja) |
EP (1) | EP1217387A3 (ja) |
JP (1) | JP4202017B2 (ja) |
DE (1) | DE10063907A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019049421A (ja) * | 2017-09-08 | 2019-03-28 | キヤノンメディカルシステムズ株式会社 | 検出器パック、x線検出器、x線ct装置及び検出器パックの製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038211B2 (en) * | 2002-12-03 | 2006-05-02 | Universities Research Association, Inc. | Systems and methods for detecting x-rays |
US7067079B2 (en) * | 2002-12-03 | 2006-06-27 | Universities Research Association, Inc. | Extruded plastic scintillator including inorganic powders |
US6927397B2 (en) | 2002-12-03 | 2005-08-09 | Universities Research Association, Inc. | Systems and methods for detecting neutrons |
US6909098B2 (en) * | 2002-12-03 | 2005-06-21 | Universities Research Association Inc. | Systems and methods for detecting nuclear radiation in the presence of backgrounds |
US8390131B2 (en) * | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
US20080258067A1 (en) * | 2004-08-20 | 2008-10-23 | Koninklijke Philips Electronics N.V. | Microelectronic System with a Passivation Layer |
US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
US20070281149A1 (en) * | 2006-06-06 | 2007-12-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
GB2446185A (en) * | 2006-10-30 | 2008-08-06 | Sensl Technologies Ltd | Optical assembly and method of assembly |
US7605374B2 (en) * | 2007-03-27 | 2009-10-20 | General Electric Company | X-ray detector fabrication methods and apparatus therefrom |
US8558185B2 (en) * | 2010-12-21 | 2013-10-15 | Carestream Health, Inc. | Digital radiographic detector array including spacers and methods for same |
US8569704B2 (en) * | 2010-12-21 | 2013-10-29 | Carestream Health, Inc. | Digital radiographic detector array including spacers and methods for same |
JP2012202831A (ja) * | 2011-03-25 | 2012-10-22 | Fujifilm Corp | 放射線画像検出装置及び放射線画像検出装置の製造方法 |
WO2012137160A2 (en) | 2011-04-06 | 2012-10-11 | Koninklijke Philips Electronics N.V. | Imaging detector |
US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
US9971970B1 (en) | 2015-04-27 | 2018-05-15 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with VIAS and methods for making the same |
US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220170A (en) * | 1985-12-11 | 1993-06-15 | General Imaging Corporation | X-ray imaging system and solid state detector therefor |
JPH0394188A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Medical Corp | 多素子放射線検出器 |
GB9115259D0 (en) * | 1991-07-15 | 1991-08-28 | Philips Electronic Associated | An image detector |
US5436503A (en) * | 1992-11-18 | 1995-07-25 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP3340793B2 (ja) * | 1993-05-27 | 2002-11-05 | 株式会社日立メディコ | 放射線検出器 |
EP0644587B1 (en) * | 1993-09-01 | 2002-07-24 | Kabushiki Kaisha Toshiba | Semiconductor package and fabrication method |
US5770706A (en) * | 1995-06-07 | 1998-06-23 | National Starch And Chemical Investment Holding Corporation | Snap-cure epoxy adhesives |
JPH0954162A (ja) | 1995-08-17 | 1997-02-25 | Ge Yokogawa Medical Syst Ltd | X線検出器およびその製造方法 |
JP3332200B2 (ja) * | 1995-11-29 | 2002-10-07 | 日立金属株式会社 | X線ct用放射線検出器 |
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JPH1020042A (ja) * | 1996-06-28 | 1998-01-23 | Shimadzu Corp | X線ct用固体検出器 |
TW422874B (en) * | 1996-10-08 | 2001-02-21 | Hitachi Chemical Co Ltd | Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film |
JP2924830B2 (ja) * | 1996-11-15 | 1999-07-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
DE19710958C1 (de) * | 1997-03-17 | 1998-08-20 | Siemens Ag | Strahlungsempfindlicher Wandler |
DE19723067C1 (de) * | 1997-06-02 | 1998-12-24 | Siemens Ag | Verfahren zum einfachen Herstellen großer Kristallkörper |
US5912942A (en) * | 1997-06-06 | 1999-06-15 | Schick Technologies, Inc. | X-ray detection system using active pixel sensors |
US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
JP3789646B2 (ja) * | 1998-06-19 | 2006-06-28 | 浜松ホトニクス株式会社 | 放射線イメージセンサ |
WO2000025149A1 (en) * | 1998-10-28 | 2000-05-04 | Koninklijke Philips Electronics N.V. | Computer tomograph detector |
JP2001074847A (ja) * | 1999-07-08 | 2001-03-23 | Canon Inc | 放射線撮像装置および放射線撮像システム |
DE19934768A1 (de) * | 1999-07-23 | 2001-01-25 | Philips Corp Intellectual Pty | Detektor zur Detektion von elektromagnetischer Strahlung |
US6362481B1 (en) * | 1999-10-07 | 2002-03-26 | General Electric Company | X-ray detector apparatus with reduced thermal expansivity |
JP3625268B2 (ja) * | 2000-02-23 | 2005-03-02 | 富士通株式会社 | 半導体装置の実装方法 |
US6717150B2 (en) * | 2000-12-12 | 2004-04-06 | Ge Medical Systems Global Technology Company, Llc | Solid-state CT detector modules with improved scintillator/diode coupling |
-
2000
- 2000-12-21 DE DE10063907A patent/DE10063907A1/de not_active Withdrawn
-
2001
- 2001-12-18 JP JP2001385130A patent/JP4202017B2/ja not_active Expired - Fee Related
- 2001-12-18 US US10/023,168 patent/US7326934B2/en not_active Expired - Fee Related
- 2001-12-19 EP EP01000770A patent/EP1217387A3/de not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019049421A (ja) * | 2017-09-08 | 2019-03-28 | キヤノンメディカルシステムズ株式会社 | 検出器パック、x線検出器、x線ct装置及び検出器パックの製造方法 |
JP7118610B2 (ja) | 2017-09-08 | 2022-08-16 | キヤノンメディカルシステムズ株式会社 | 検出器パック、x線検出器、x線ct装置及び検出器パックの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1217387A2 (de) | 2002-06-26 |
JP4202017B2 (ja) | 2008-12-24 |
EP1217387A3 (de) | 2006-11-15 |
US7326934B2 (en) | 2008-02-05 |
DE10063907A1 (de) | 2002-07-04 |
US20020079459A1 (en) | 2002-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002228756A (ja) | 電磁放射を検出する検出器 | |
TW543124B (en) | Techniques for joining an opto-electronic module to a semiconductor package | |
JP5014853B2 (ja) | 半導体装置の製造方法 | |
CN102637675B (zh) | 薄tim无核高密度无凸点封装的形成方法和由此形成的结构 | |
JP4880006B2 (ja) | 流れ防止用ダムを備えたプリント基板の製造方法 | |
JP6395600B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
TWI353045B (ja) | ||
JP4871629B2 (ja) | 放射線撮像装置の製造方法及び放射線撮像システム | |
US7433555B2 (en) | Optoelectronic device chip having a composite spacer structure and method making same | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
JP2004207306A (ja) | 半導体装置およびその製造方法 | |
TWI255466B (en) | Polymer-matrix conductive film and method for fabricating the same | |
JP2017168567A (ja) | 固体撮像装置、及び、固体撮像装置の製造方法 | |
JP2012060129A (ja) | ワイヤ挿入溝を備えるチップ素子 | |
US11929332B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH04303946A (ja) | 半導体装置 | |
TW201232676A (en) | Injection molding system and method of chip package | |
JP4587431B2 (ja) | 蛍光板の製造方法および放射線検出装置の製造方法 | |
TW200532819A (en) | A wafer level semiconductor package, with build-up layer and manufacturing method thereof | |
TWI344218B (en) | Method of packaging an optical sensor | |
WO2010058503A1 (ja) | 半導体装置およびその製造方法 | |
JP2008047665A (ja) | 固体撮像装置の製造方法、及び固体撮像装置 | |
JP5775707B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW466652B (en) | Wafer level package and its process thereof | |
TWI250633B (en) | Wafer level process for manufacturing leadframe and device from the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |