JPH04303946A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04303946A
JPH04303946A JP3093482A JP9348291A JPH04303946A JP H04303946 A JPH04303946 A JP H04303946A JP 3093482 A JP3093482 A JP 3093482A JP 9348291 A JP9348291 A JP 9348291A JP H04303946 A JPH04303946 A JP H04303946A
Authority
JP
Japan
Prior art keywords
lid
adhesive
semiconductor package
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3093482A
Other languages
English (en)
Inventor
Shinsuke Nagayoshi
永吉　晋輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3093482A priority Critical patent/JPH04303946A/ja
Priority to US07/857,249 priority patent/US5477081A/en
Priority to EP19920302755 priority patent/EP0506480A3/en
Publication of JPH04303946A publication Critical patent/JPH04303946A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にそのフタに信頼性よく冷却器を取りつけることのでき
る半導体装置に関するものである。
【０００２】
【従来の技術】一般的に光電効果を利用する量子型の赤
外線検出器は液体窒素温度（７７Ｋ）のような極低温で
使用される。そのため半導体パッケージに実装された赤
外線検出器は外部より何らかの方法で冷却されなければ
ならない。
【０００３】図３は上記冷却の手段としてクーラヘッド
を用いた従来の赤外線検出器の構造を示す断面図である
。図において、３１は赤外線検出器であり、酸化アルミ
（　Ａｌ２　Ｏ　）等の材質からなる大きさ１５〜１６
ｍｍ角の半導体パッケージ３２に装着されている。赤外
線検出器３１とパッケージ３２とはワイヤ３３により電
気的に結合されている。そして上記半導体パッケージ３
２には接着剤３６を介してセラミック等の材質からなる
上記パッケージと同一角、すなわち１５〜１６ｍｍ角で
厚さ０．５ｍｍ程度のフタ３５が設けられ、その表面に
は該フタ３５と熱膨張率が同等でかつ熱伝導性に優れた
例えばコパール等の材質を用いて形成された直径１１〜
１２ｍｍ程度の円筒形のクーラヘッドが接着剤３７を用
いて接着されている。また上記半導体パッケージ３２に
搭載された赤外線検出器３１とフタ３５との間は中空に
なっておりフタ３５に空気出入口３５ａが設けられてい
る（以降の図面においては空気出入口は省略する）。
【０００４】なお図３（ｂ）　に示すように、上部のみ
がフタ３５と同様な四角形状をした略円筒状のクーラヘ
ッド３４´が接着されたものもある。
【０００５】また上記赤外線検出器３１は、図３（ｃ）
　に示すように、大きさ１２×１６ｍｍのシリコンから
なる基板３１１の一主面上にＰｔ等の金属のシリサイド
膜（ＰｔＳｉ）３１２が形成され、上記主面上にはその
表面に、アルミ等を用いて形成された反射膜３１３を有
するシリコン酸化層３１４が配置され、シリコン窒化膜
からなる保護膜３１５は、シリコン酸化膜層３１４上に
配置される。また３１６はシリサイド膜３１２と電気的
接触をとり光電流をチップ外部に取り出すためのパッド
であり、保護膜３１５から露出した部分でワイヤ３３と
接続されている。赤外線検出器３１の基板３１１裏面側
から入射した赤外線３１７はシリサイド膜３１２のショ
ットキ面で光電変換され、また赤外線３１８のように一
旦反射面３１３で反射されてシリサイド膜３１２のショ
ットキ面に到達し光電変換され、その光電流がパッド部
３１６を介してワイヤ３３に伝わりチップ外部に取り出
される。
【０００６】また上記動作においてショットキ面におけ
る光電変換特性を向上させるために赤外線検出器３１を
冷却する必要がある。これは上記図３（ａ）　，（ｂ）
　で示したように冷却用のクーラヘッド３４により、該
ヘッド３４からフタ３５を経てパッケージ３２を冷却す
ることにより行う。またこの際の冷却ヘッド３４の冷却
方法としては、冷却ヘッド３４に液体窒素を接触させた
り公知のＳＣクーラ等を用いてヘッドを冷却する等の方
法が用いられている。
【０００７】次にこのような半導体装置の製造方法につ
いて説明する。図４（ａ）　は半導体パッケージ３２と
フタ３５を接着するときの状態を示す図であり、図４（
ｂ）　は図４（ａ）　の接着した部分の加熱固着（以後
、キュアと呼ぶ）後の拡大図である。図において、４１
は半導体パッケージ３２とフタ３５とを接着時の位置合
わせのためのガイド治具、４２は接着後のキュアによっ
て半導体パッケージ３２およびフタ３５と貼合わせ治具
４１との間に染み込んで薄く広がった接着剤である。
【０００８】接着に際しては、まず半導体パッケージ３
２及びフタ３５両方の所定部分に接着用の接着剤３６を
塗布する。次に、接着剤３６を塗布したフタ３５を塗布
面を上にして貼合わせ治具４１の凹部に置く。続いて、
半導体パッケージ３２をフタ３５の上へ配置する（図４
（ａ）　参照）。次いで接着部分を硬化させて半導体パ
ッケージ３２とフタ３５を固着するために、上記の状態
の半導体パッケージ３２の上部からおもり等で加重を行
いキュアを行う。キュアが完了すればフタの接着は終了
である。そしてこの後に、クーラヘッド３４をフタ３５
に接着するために、フタ３５表面にテンプレート等を用
いて接着剤３７を所望の形にパターニング塗布してクー
ラヘッド３４を取り付ける。
【０００９】ところで、接着時にパッケージ３２から外
へはみ出した一部の接着剤はキュア中に熱により一旦粘
度が低下して柔らかくなり、図４（ｂ）　に示すように
貼合わせ治具４２との隙間に薄く広がってしまい、フタ
３５の表面に付着したまま硬化することとなる。なお貼
合わせ治具４２のフタ３５との接触面にはテフロン加工
等が施されており、はみ出した接着剤４２により治具４
２とフタ３５とが固着することはない。
【００１０】そしてこのようにしてフタ３５表面に接着
剤４２が付着しているとクーラヘッド３４への接着のた
めの、テンプレートによる接着剤の所望のパターンが得
られなくなり、またクーラヘッド３４への接着に接着剤
の代わりにロウ材等を用いる場合等においても、はみ出
した接着剤４２が障害となり精度よくロウ付けを行うこ
とができず、特に図３（ｂ）　のようなフタ表面全面に
クーラヘッドが接する構造においては影響が大きく、い
ずれの場合もはみ出した接着剤４２をスクレーパー等で
削る等して除去しなければならず、除去の際にフタ３５
表面に削り傷ができ、この傷に熱応力が加わるとフタ３
５にクラックが生じたりして装置の信頼性の低下を招く
こととなる。また除去しきれない接着剤が発塵の原因と
なりやはり信頼性の低下を引き起こすこととなる。
【００１１】さらにはみ出した接着剤４２がフタ３５の
表面までは及ばずフタ３５の側面に付着した場合におい
ても、図５に示すように、複数のチップを用いてモジュ
ール化しようとした場合、フタ３５側面にはみ出した接
着剤が隣接するチップＴとの間に空隙ｄを生じることと
なり、位置合わせをする際のアライメント取りが正確行
えない等の問題点が生じることとなる。
【００１２】
【発明が解決しようとする課題】従来の半導体パッケー
ジに接着剤を用いてフタが取りつけられた半導体装置は
以上のように構成されており、フタ３５の表面等に接着
剤４２が付着してしまい、フタ３５表面にクーラヘッド
３４を接着するときに障害となったり、素子の信頼性の
低下を招くことになるという問題点があった。
【００１３】この発明は上記のような問題点を解消する
ためになされたもので、フタ表面等への接着剤の付着を
なくし、容易にフタ表面に冷却器を取りつけることがで
き、信頼性高い半導体装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体パッケージに接着するフタのサイズを半導
体パッケージよりも大きくして、パッケージとフタとの
接着面がフタの外周部より内側に位置するようにしたも
のである。
【００１５】また、フタのサイズを半導体パッケージよ
りも大きくしてパッケージとフタとの接着面がフタの外
周部より内側に位置させるとともに、フタの外周部に接
着面方向の凸部を設けたものである。
【００１６】
【作用】この発明においては、フタのサイズを半導体パ
ッケージより大きくすることにより、フタとパッケージ
との接合部から接着剤の一部が外へはみ出してもフタの
側面や表面に付着することがない。
【００１７】またフタのサイズを半導体パッケージより
も大きくするとともに、フタの外周部にパッケージとの
接着面方向の凸部を設けたから、はみ出した接着剤がフ
タの側面や表面に付着するのをさらに確実に防止するこ
とができる。
【００１８】
【実施例】以下、この発明の一実施例を図について説明
する。図１（ａ）　は半導体パッケージとフタの接着状
態を示す図、図１（ｂ）　は接着部分のキュア後の拡大
図である。図において、図４と同一符号は同一または相
当部分を示し、１１は半導体パッケージ３２に比べサイ
ズが大きい、例えば１６〜１７ｍｍ角のフタであり、従
来と比べ半導体パッケージ３２の外周よりも０．５〜１
ｍｍ程度はみ出したものとなっている。また１２は半導
体パッケージ３２とフタ１１との位置合わせを行うため
のガイドであり、１３は接着時にはみ出したままキュア
され硬化した接着剤である。
【００１９】装置自体の動作は従来と同じであるためこ
こではその説明は省略し、接着の方法について説明する
。まず半導体パッケージ３２及びフタ１１の両部材の所
定部分に接着剤３６を塗布する。そして接着剤３６を塗
布したフタ１１を貼合わせ治具４１に塗布面を上にして
置く。続いて半導体パッケージ３２をガイド１２に沿わ
せてフタ１１上に置く。この状態で上部よりおもり等で
加重しながらキュアを行う。
【００２０】そして図１（ｂ）　に示すように、キュア
前に少しはみ出した接着剤１３はキュアを行う際に一旦
柔らかくなり流動性が増しさらに外側へ広がろうとする
。しかしフタ１１がパッケージ３２より大きいため、接
着剤１３が少々外へ広がってもフタ１１の側面や表面へ
廻り込んで付着することはない。
【００２１】次に本発明の他の実施例について説明する
。図２に示すようにフタ２１はパッケージ３２よりも大
きく形成されるとともに、その周辺部が接着剤塗布面方
向へ例えば０．２〜０．３ｍｍ程度折り曲がる断面Ｌ字
型の折り返し部２１ａが凸部として形成されたものであ
る。このようにすることで、はみ出した接着剤２２の量
が多少多くても接着剤２２はフタ２１の外周部分で止ま
ることとなりフタ２１の側面及び表面へ廻り込むのを確
実に防止することができる。なお折り返し部２１ａの形
状はＬ字型のものに限られるものではなく、パッケージ
３２とフタ２１との接着面方向に凸型の形状を有するも
のであれば他の形のものてもよい。
【００２２】なお上記各実施例におけるフタ１１及び１
２のサイズは上記したものに限られるものではなく、チ
ップのサイズや用いられる接着剤の流動性に応じて適宜
変更されるものであることは言うまでもない。
【００２３】また、上記実施例では赤外線検出装置を例
として説明したが、本発明が適用される装置はこれに限
られるものではなく、半導体パッケージにフタを接着し
、フタの上に冷却器が搭載される装置、例えば高出力ト
ランジスタ等の装置であってもよい。
【００２４】さらに、上記実施例では接着するために貼
合わせ治具に凹部を用いたが、これに変えてアライメン
ト用のピンを立てて接着するようにしてもよい。
【００２５】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、半導体パッケージに接着するフタのサイズ
を半導体パッケージよりも大きくしたもので、パッケー
ジとフタとの接着面がフタ外周部よりも内側に位置する
こととなり、接着剤がフタの側面及び表面へ付着するこ
とがなく、容易にフタ表面に冷却器を取りつけることが
でき、ひいては信頼性高い半導体装置を得ることができ
、また複数のチップを用いてモジュール化をするときに
も容易にアライメント合わせを行うことができるという
効果がある。
【００２６】またフタのサイズを半導体パッケージより
も大きくするとともに、フタの外周部にパッケージとの
接着面方向の凸部を形成したので、より確実に接着剤の
フタ側面及び表面への付着を防止することができるとい
う効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の接着状
態を説明するための図。
【図２】この発明の他の実施例による半導体装置の接着
状態を説明するための図。
【図３】従来の赤外線検出装置をクーラヘッドに装着し
た半導体装置の構成を示す断面図。
【図４】従来の半導体装置の接着状態を説明するための
図。
【図５】従来の半導体装置を複数用いてモジュール化し
ようとした時の問題点を説明するための図。
【符号の説明】
１１　　　　フタ １２　　　　ガイド １３　　　　はみ出した接着剤 ２１　　　　外周を曲げたフタ ２１ａ　　凸部 ２２　　　　多量にはみ出した接着剤 ３１　　　　赤外線検出器 ３２　　　　半導体パッケージ ３３　　　　ワイヤ ３４　　　　クーラヘッド ３４´　　クーラヘッド ３５　　　　フタ ３６　　　　接着剤 ４１　　　　貼合わせ治具 ４２　　　　はみ出した接着剤

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　その内部に半導体チップが収納された
    半導体パッケージに接着剤を用いてフタが接着され、該
    フタの表面に冷却器が取りつけられる半導体装置におい
    て、上記半導体パッケージの上記フタとの接着面はフタ
    の外周部より所定距離内側に位置していることを特徴と
    する半導体装置。
  2. 【請求項２】　　上記フタの外周部に、半導体パッケー
    ジとの接着面方向の凸部を設けたことを特徴とする請求
    項第１項記載の半導体装置。
JP3093482A 1991-03-29 1991-03-29 半導体装置 Pending JPH04303946A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3093482A JPH04303946A (ja) 1991-03-29 1991-03-29 半導体装置
US07/857,249 US5477081A (en) 1991-03-29 1992-03-25 Semiconductor device package
EP19920302755 EP0506480A3 (en) 1991-03-29 1992-03-27 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3093482A JPH04303946A (ja) 1991-03-29 1991-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH04303946A true JPH04303946A (ja) 1992-10-27

Family

ID=14083567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3093482A Pending JPH04303946A (ja) 1991-03-29 1991-03-29 半導体装置

Country Status (3)

Country Link
US (1) US5477081A (ja)
EP (1) EP0506480A3 (ja)
JP (1) JPH04303946A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294717A (ja) * 2006-04-26 2007-11-08 Mitsubishi Electric Corp 半導体ウエハ分離装置及び分離方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
US5731542A (en) * 1996-05-23 1998-03-24 Motorola, Inc. Apparatus and method for mounting an electronic component to a substrate and method for spray-cooling an electronic component mounted to a substrate
US5949138A (en) * 1996-10-31 1999-09-07 Texas Instruments Incorporated Heat spreader
US5942796A (en) * 1997-11-17 1999-08-24 Advanced Packaging Concepts, Inc. Package structure for high-power surface-mounted electronic devices
US7012315B1 (en) * 2000-11-01 2006-03-14 Micron Technology, Inc. Frame scale package using contact lines through the elements
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
US20040217451A1 (en) * 2002-11-14 2004-11-04 Sai-Mun Lee Semiconductor packaging structure
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
EP2428486B1 (en) 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US20080165257A1 (en) * 2007-01-05 2008-07-10 Micron Technology, Inc. Configurable pixel array system and method
US7812869B2 (en) * 2007-05-11 2010-10-12 Aptina Imaging Corporation Configurable pixel array system and method
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740920A (en) * 1971-05-26 1973-06-26 Us Air Force Method for packaging hybrid circuits
JPS60160146A (ja) * 1984-01-30 1985-08-21 Nec Ic Microcomput Syst Ltd 半導体装置
JPS60213047A (ja) * 1984-04-06 1985-10-25 Nec Corp チツプキヤリア
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
JPS61256746A (ja) * 1985-05-10 1986-11-14 Hitachi Ltd 半導体装置
DE3604882A1 (de) * 1986-02-15 1987-08-20 Bbc Brown Boveri & Cie Leistungshalbleitermodul und verfahren zur herstellung des moduls
JPS62219949A (ja) * 1986-03-22 1987-09-28 Nec Kansai Ltd ロウ付け方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294717A (ja) * 2006-04-26 2007-11-08 Mitsubishi Electric Corp 半導体ウエハ分離装置及び分離方法
JP4668833B2 (ja) * 2006-04-26 2011-04-13 三菱電機株式会社 半導体ウエハ分離装置及び分離方法

Also Published As

Publication number Publication date
EP0506480A2 (en) 1992-09-30
EP0506480A3 (en) 1993-02-03
US5477081A (en) 1995-12-19

Similar Documents

Publication Publication Date Title
JPH04303946A (ja) 半導体装置
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
JP2005158948A (ja) 固体撮像装置及びその製造方法
KR20100066383A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
JP3262728B2 (ja) 半導体装置及びその製造方法
JP3811567B2 (ja) 半導体装置の製造方法
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
US20220315413A1 (en) Sensing device and method for manufacturing sensing device
JPH09246325A (ja) 半導体素子の実装構造及びその製造方法
JP3319455B2 (ja) 半導体装置の製造方法
JP3149631B2 (ja) 半導体装置及びその実装装置及びその実装方法
JPH05129509A (ja) 非接触型リードとそのパツケージ
JPH10256441A (ja) 半導体装置
JP2785722B2 (ja) 樹脂封止型半導体装置
JPS6313337A (ja) 半導体素子の実装方法
TW502344B (en) Chip scale package structure and its manufacturing method
JP2504465B2 (ja) 半導体装置
JP3060100U (ja) 懸吊式チップパッケージ
EP0758146A3 (en) Flip chip semiconductor device
JP2935301B2 (ja) 半導体装置の製造方法
JPH05291421A (ja) 半導体装置
US20080096322A1 (en) Manufacturing method of semiconductor chip
JPH0541469A (ja) 樹脂封止型半導体装置
TWI232563B (en) Method and structure for packaging an optical chip by chip-on-film technique
JPH0661232A (ja) ベアチップの構造