JP2002203875A - 半導体装置用テープキャリア - Google Patents
半導体装置用テープキャリアInfo
- Publication number
- JP2002203875A JP2002203875A JP2000404666A JP2000404666A JP2002203875A JP 2002203875 A JP2002203875 A JP 2002203875A JP 2000404666 A JP2000404666 A JP 2000404666A JP 2000404666 A JP2000404666 A JP 2000404666A JP 2002203875 A JP2002203875 A JP 2002203875A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- plating layer
- tape carrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
ともに、高い信頼性を有する無電解錫めっきを施した半
導体装置用テープキャリアを提供すること。 【解決手段】ポリイミド樹脂フィルム1上にニッケルス
パッタ層2を介して施された銅箔3の導体パターン上に
銅めっき層4を形成し、その銅めっき層4の上層に無電
解錫めっき層5を形成する。
Description
るテープキャリア、特に半導体素子搭載用配線テープを
作成するのに適した半導体装置用テープキャリアの構造
に関するものである。
造は、図3に示すように、ポリイミド樹脂フィルム1に
接着剤層8を介して貼り合わせた銅箔3から成る導体パ
ターン上に、その銅リードに安定した接合性を与えるべ
く無電解錫めっき層5を形成するか、下地層として銅め
っき層4を施した上に無電解錫めっき層5を形成する構
造である。
ップ)への実装作業は、例えば、テープキャリアに設け
たデバイスホール内に位置するように半導体素子を配置
し、その半導体素子の電極と、上記導体パターンの一部
としてデバイスホールに突出したインナーリード先端と
を上下に位置合わせした後、両者をボンディングツール
により圧着する。
ており、加熱された状態で銅リードに圧着されると、錫
めっきが溶融し、金−錫合金が形成されて電極とインナ
ーリードが接合される。
技術の高密度化、微細ピッチ化、軽量化の観点から、図
4に示すように、ポリイミド樹脂フィルム1上にニッケ
ルスパッタ層2を施した後、電解法により銅箔3を形成
した材料が開発され、テープ材の薄型化が達成されるよ
うになってきた。具体的には、密着性向上のため、フィ
ルムと銅層との間にNi層をスパッタリングした2層T
ABテープである。
ンを形成する場合、該銅箔の上にレジストマスクを形成
した後、銅箔及びニッケルスパッタ層を同時にエッチン
グするのが一般である。このエッチングは銅箔から溶解
していくため、銅箔の下に位置するニッケルスパッタ層
のエッチングが必然的に遅れることになる。このエッチ
ングの遅れを原因として、図5に示すように、ニッケル
スパッタ層は、銅箔からなる導体パターンの側面からは
み出した状態となる。
っきを施すと、リードの側面のニッケルスパッタ層2と
銅箔3の界面において、錫の異常析出が出現し、隣接す
るリードに接触し短絡を生じる場合があることが判っ
た。
銅との置換で析出するが、この場合ニッケルスパッタ層
2があるため、銅とニッケルの界面で析出時に電位差が
生じ、異常な反応を引き起こすためと思われる。またこ
の部分に発生した錫めっきは、インナーリードボンディ
ング時に錫が溶融せず、金−錫接合が不十分となり、接
合不良を引き起こす場合もあった。
し、リード側面における錫の過剰析出を防止するととも
に、高い信頼性を有する無電解錫めっきを施した半導体
装置用テープキャリアを提供することにある。
ープキャリアは、ポリイミド樹脂フィルム上にニッケル
スパッタ層を介して施された銅箔の導体パターン上に銅
めっき層を形成し、その銅めっき層の上層に無電解錫め
っき層を形成したことを特徴とする(請求項1)。
層と銅の界面で発生する過剰な無電解錫めっきを防止す
る方法として、図1の如く、ポリイミド樹脂フィルム1
上にニッケルスパッタ層2を介して施された銅箔3の導
体パターン上に、下地層として銅めっき層4を形成し、
その銅下地層の上層に無電解錫めっき層5を形成するも
のである。このように、下地に銅めっき層を設けること
で、リード側面に残存しているニッケルスパッタ層を被
覆し、錫の異常反応を抑制することが可能である。
電解法により設けることができる(請求項2)。
0.1μm以上であれば、リード側面における錫の異常
析出を防止するのに十分である(請求項3)。
基づいて説明する。
ム1上にニッケルスパッタ層2を介して施された銅箔3
の導体パターン上に、下地層として電解法または無電解
法により銅めっき層4を形成し、その銅めっき層4の上
層に無電解錫めっき層5を形成して、半導体装置用テー
プキャリアを構成する。
線テープとして用いる実装形態の一例を、図2に示す。
図中、3a、3bはインナーリードであり、本半導体装
置用テープキャリアにおける銅箔3の導体パターンの一
部として形成される。そのインナーリード3a、3bの
先端上方には、半導体素子(ICチップ)6が配置され
る。半導体素子6の下面には素子電極が形成されてお
り、インナーリード3a、3bの先端と上下に位置合わ
せされた後、両者をボンディングツールにより圧着す
る。半導体素子の電極には金バンプ7が形成されてお
り、加熱された状態で銅リードに圧着されると、錫めっ
きが溶融し、金−錫合金が形成されて素子電極とインナ
ーリードが接合される。
ム1上にニッケルスパッタ層2を介して施された銅箔3
の導体パターン(図4の構造)上に、無電解錫めっき層
5を形成しただけでは、ニッケルスパッタ層2と無電解
錫めっき層5との電位差が大きいことから、リード側面
のニッケルスパッタ層2と銅箔3の界面に、錫の異常析
出(過剰な錫めっき)が発生する。
ィルム1上にニッケルスパッタ層2を介して施された銅
箔3の導体パターン上に、下地層として銅めっき層4を
形成し、その銅めっき層4の上層に無電解錫めっき層5
を形成すると、リード側面に残存しているニッケルスパ
ッタ層2が下地の銅めっき層4で被覆されるため、錫の
異常反応を抑制することができる。
1上にニッケルスパッタ層2を介して電解銅めっきによ
り銅箔3を形成したテープキャリアに、所定のレジスト
を塗布して乾燥させた後に、所定の配線リードパターン
を有するフォトマスクを通して露光、現像させた後、エ
ッチングを行うことにより、リードパターンを作製し
た。その後、銅表面を脱脂、酸洗により清浄化させ、電
気めっき法により銅めっき層4を約0μm(未処理)、
0.1μm、0.2μm、0.5μm、1μm、2μm
と施したものを用意した。その後、これらのものの銅め
っき層4上に、無電解錫めっき層5を0.5μm施し、
水洗、湯洗、乾燥後、130℃×90分の加熱処理を行
った。
l、KCN100g/l、ロッセル塩20g/lの組成
のものを用い、電流密度2A/dm2 、液温40℃、処
理時間0s、7s、14s、35s、70s、140s
で処理した。また、無電解錫めっきには石原薬品製58
0Mを用い、液温70℃、処理時間3分40秒で処理し
た。
プキャリアを、走査型電子顕微鏡(SEM)によりリー
ド側面の観察を行い、異常析出の有無を確認すると共
に、析出部の長さを測定した。
めっき異常析出性)を表1に示す。異常析出有無の判定
は、リード全面に異常析出無し:○、リード一部有り:
△、リード全面異常析出有り:×とした。
なくとも0.1μm以上であれば、リード側面に錫の異
常析出は発生しない。
合、下地層として銅めっき層4を施すことで、ニッケル
スパッタ層2が銅めっき層4により被覆され、無電解錫
めっき層5の形成時にリード側面に発生する異常析出を
防止するためである。これにより錫めっきの溶融不良に
よるインナリードボンディング時の接合不良を低減させ
ることが可能である。
を用いて銅めっき層4を形成し、実施例1と同様に、そ
の上に無電解錫めっき層5を形成した場合について、異
常析出性を評価した。銅めっき層4の銅めっき液組成に
は硫酸銅240g/l、硫酸50ml/l、を用い、電
流密度2A/dm2 、液温25℃、処理時間0s、14
s、28s、70s、140s、280sで処理した。
このように作製したTABテープ材の異常析出性評価結
果(硫酸銅めっき条件と異常析出性)を表2に示す。
っき層4の銅めっき厚さが少なくとも0.1μm以上で
あれば、リード側面に錫の異常析出は発生しない。
リイミド樹脂フィルム1上にニッケルスパッタ層を介し
て施された銅箔の導体パターン上に、下地層として銅め
っき層を形成し、その銅めっき層の上層に無電解錫めっ
き層を形成するため、リード側面に残存しているニッケ
ルスパッタ層が下地の銅めっき層で被覆され、錫の異常
反応が抑制される。これにより錫めっきの溶融不良によ
るインナリードボンディング時の接合不良を低減させる
ことが可能である。
示す断面図である。
ップを搭載して半導体装置を構成した組立図である。
す断面図である。
を示す断面図である。
Claims (3)
- 【請求項1】ポリイミド樹脂フィルム上にニッケルスパ
ッタ層を介して施された銅箔の導体パターン上に銅めっ
き層を形成し、その銅めっき層の上層に無電解錫めっき
層を形成したことを特徴とする半導体装置用テープキャ
リア。 - 【請求項2】前記銅めっき層は電解法または無電解法に
より設けたことを特徴とする請求項1記載の半導体装置
用テープキャリア。 - 【請求項3】前記銅めっき層の厚さが0.1μm以上で
あることを特徴とする請求項1又は2記載の半導体装置
用テープキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000404666A JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000404666A JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002203875A true JP2002203875A (ja) | 2002-07-19 |
JP4038985B2 JP4038985B2 (ja) | 2008-01-30 |
Family
ID=18868589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000404666A Expired - Fee Related JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4038985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101341159B1 (ko) | 2011-09-16 | 2013-12-13 | 서울시립대학교 산학협력단 | 고반사율을 갖는 led 리드프레임 도금 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104894537B (zh) * | 2015-07-01 | 2018-04-06 | 常德鑫睿新材料有限公司 | 一种单面导电的聚酰亚胺复合材料及其制备方法 |
-
2000
- 2000-12-28 JP JP2000404666A patent/JP4038985B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101341159B1 (ko) | 2011-09-16 | 2013-12-13 | 서울시립대학교 산학협력단 | 고반사율을 갖는 led 리드프레임 도금 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4038985B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
KR100503940B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3076342B1 (ja) | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 | |
KR20050010976A (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
JP4038985B2 (ja) | 半導体装置用テープキャリア | |
JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
JPH07183304A (ja) | 半導体装置の製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
JPH0137876B2 (ja) | ||
JPH0574778A (ja) | バンプおよびその形成方法 | |
JP3642034B2 (ja) | 半導体装置用テープキャリア及びその製造方法 | |
JP2004103706A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002280422A (ja) | 半導体装置用テープキャリア | |
JP2001352005A (ja) | 配線基板および半導体装置 | |
JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
TW571372B (en) | Substrate with plated metal layer over pads thereon, and method for fabricating the same | |
KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
JPH04318935A (ja) | 電極およびその製造方法およびその接続方法 | |
JPH0582524A (ja) | 電極の製造方法およびその接続方法 | |
JP5013183B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JPH0645407A (ja) | 2層めっきtab用テープキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060120 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |