JP2002175981A - 半導体装置のパターン形成方法 - Google Patents
半導体装置のパターン形成方法Info
- Publication number
- JP2002175981A JP2002175981A JP2001287009A JP2001287009A JP2002175981A JP 2002175981 A JP2002175981 A JP 2002175981A JP 2001287009 A JP2001287009 A JP 2001287009A JP 2001287009 A JP2001287009 A JP 2001287009A JP 2002175981 A JP2002175981 A JP 2002175981A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hard mask
- layer
- mask layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims 6
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置のパターン形成方法を提供する。
【解決手段】 半導体基板上に被エッチング層及びハー
ドマスク層を順次に形成する。ハードマスク層上に第１
フォトレジストパターンを形成する。第１フォトレジス
トパターンを用いて、ハードマスク層をエッチングして
第１ハードマスク層パターンを形成する。第１フォトレ
ジストパターンを除去した後、結果物上に第２フォトレ
ジストパターンを形成する。第２フォトレジストパター
ンを用いて、第１ハードマスク層パターンをエッチング
して、第２ハードマスク層パターンを形成する。第２フ
ォトレジストパターンを除去した後、第２ハードマスク
層パターンを用いて、被エッチング層をエッチングす
る。二度のリソグラフィー工程によりラインエッジにラ
ウンディングが発生しないパターン１０２ａを具現する
ことができる。
ドマスク層を順次に形成する。ハードマスク層上に第１
フォトレジストパターンを形成する。第１フォトレジス
トパターンを用いて、ハードマスク層をエッチングして
第１ハードマスク層パターンを形成する。第１フォトレ
ジストパターンを除去した後、結果物上に第２フォトレ
ジストパターンを形成する。第２フォトレジストパター
ンを用いて、第１ハードマスク層パターンをエッチング
して、第２ハードマスク層パターンを形成する。第２フ
ォトレジストパターンを除去した後、第２ハードマスク
層パターンを用いて、被エッチング層をエッチングす
る。二度のリソグラフィー工程によりラインエッジにラ
ウンディングが発生しないパターン１０２ａを具現する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。より詳細には、パターンのライン末端部
（即ち、ラインエッジ）がラウンディングされることを
防止することができるパターン形成方法に関する。
方法に関する。より詳細には、パターンのライン末端部
（即ち、ラインエッジ）がラウンディングされることを
防止することができるパターン形成方法に関する。
【０００２】
【従来の技術】半導体装置の各種パターンは、リソグラ
フィー（Ｌｉｔｈｏｇｒａｐｈｙ）技術により形成され
る。リソグラフィー技術は、絶縁層や導電層上にフォト
レジスト膜を形成する段階（ａ）と、このフォトレジス
ト膜の所定部分にＸ線や紫外線を照射して、その部位の
溶解度を変化させる段階（ｂ）と、露光されたフォトレ
ジスト膜を現像して高い溶解度を有する部位を除去する
ことにより、フォトレジストパターンを形成する段階
（ｃ）と、パターンが形成される層の露出された部位を
エッチングして、配線や電極などの各種パターンを形成
する段階（ｄ）とを具備する。
フィー（Ｌｉｔｈｏｇｒａｐｈｙ）技術により形成され
る。リソグラフィー技術は、絶縁層や導電層上にフォト
レジスト膜を形成する段階（ａ）と、このフォトレジス
ト膜の所定部分にＸ線や紫外線を照射して、その部位の
溶解度を変化させる段階（ｂ）と、露光されたフォトレ
ジスト膜を現像して高い溶解度を有する部位を除去する
ことにより、フォトレジストパターンを形成する段階
（ｃ）と、パターンが形成される層の露出された部位を
エッチングして、配線や電極などの各種パターンを形成
する段階（ｄ）とを具備する。
【０００３】図１及び図２は、従来のリソグラフィー工
程による半導体装置のパターン形成方法を説明するため
の平面図である。
程による半導体装置のパターン形成方法を説明するため
の平面図である。
【０００４】図１は、半導体基板上に直四角形のアイラ
ンド（ｉｓｌａｎｄ）形パターンを形成するために使用
されるフォトマスクを部分的に図示した平面図として、
透明なマスク基板１０上に直四角形のアイランド形パタ
ーンを有する遮光膜パターン１２が形成されている。
ンド（ｉｓｌａｎｄ）形パターンを形成するために使用
されるフォトマスクを部分的に図示した平面図として、
透明なマスク基板１０上に直四角形のアイランド形パタ
ーンを有する遮光膜パターン１２が形成されている。
【０００５】従来のパターン形成方法によると、フォト
マスクを露光させ、ウェーハ（即ち、半導体基板）上に
塗布されているフォトレジスト膜の溶解度を変化させた
後、このフォトレジスト膜を現像して所定のパターンを
形成する。
マスクを露光させ、ウェーハ（即ち、半導体基板）上に
塗布されているフォトレジスト膜の溶解度を変化させた
後、このフォトレジスト膜を現像して所定のパターンを
形成する。
【０００６】しかし、前記露光のときに、遮光膜パター
ンの末端部又はラインエッジ１２ａで３次元的光学回折
現象が発生する。これにより、図２に図示したように、
半導体基板２０上には具現しようとする直四角形のパタ
ーン２４が形成されず、末端部又はラインエッジがラウ
ンドされたフォトレジストパターン２２となる。
ンの末端部又はラインエッジ１２ａで３次元的光学回折
現象が発生する。これにより、図２に図示したように、
半導体基板２０上には具現しようとする直四角形のパタ
ーン２４が形成されず、末端部又はラインエッジがラウ
ンドされたフォトレジストパターン２２となる。
【０００７】このような３−Ｄ現象を光近接効果（Ｏｐ
ｔｉｃａｌ ｐｒｏｘｉｍｉｔｙｅｆｆｅｃｔ）という
が、ライン／スペース（以下、“Ｌ／Ｓ”とする）パタ
ーンのような周期的なグレーンタイプのパターンでは、
光近接効果の影響が激しくない。しかし、ダイナミック
ランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏ
ｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＤＲＡＭ）装置のキ
ャパシタの電極やスタティックランダムアクセスメモリ
（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍ
ｏｒｙ；ＳＲＡＭ）装置のゲート電極のようなアイラン
ド形パターンでは、光近接効果によるパターンのライン
エッジのラウンディングが回路動作に激しい影響を及ぼ
す。
ｔｉｃａｌ ｐｒｏｘｉｍｉｔｙｅｆｆｅｃｔ）という
が、ライン／スペース（以下、“Ｌ／Ｓ”とする）パタ
ーンのような周期的なグレーンタイプのパターンでは、
光近接効果の影響が激しくない。しかし、ダイナミック
ランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏ
ｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＤＲＡＭ）装置のキ
ャパシタの電極やスタティックランダムアクセスメモリ
（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍ
ｏｒｙ；ＳＲＡＭ）装置のゲート電極のようなアイラン
ド形パターンでは、光近接効果によるパターンのライン
エッジのラウンディングが回路動作に激しい影響を及ぼ
す。
【０００８】特に、素子のデザインルールが減少するに
つれて、このようなラウンディングが激しく発生し、そ
の結果パターンサイズが減少し、工程マージンが急激に
減少される。例えば、ＳＲＡＭ装置のゲート電極の場
合、ラインエッジのラウンディングが約７０ｎｍである
とき、その下層である活性領域に対する拡張マージンが
約３０ｎｍ程度で相当に小さくなる。従って、ゲート電
極の活性領域に対するオーバーラップマージンが足りな
く、工程マージンが低下され、リーク電流が増加する。
つれて、このようなラウンディングが激しく発生し、そ
の結果パターンサイズが減少し、工程マージンが急激に
減少される。例えば、ＳＲＡＭ装置のゲート電極の場
合、ラインエッジのラウンディングが約７０ｎｍである
とき、その下層である活性領域に対する拡張マージンが
約３０ｎｍ程度で相当に小さくなる。従って、ゲート電
極の活性領域に対するオーバーラップマージンが足りな
く、工程マージンが低下され、リーク電流が増加する。
【０００９】上述したパターンのラインエッジラウンデ
ィングを防止するために、従来は入射光の位相を反転さ
せる位相反転マスク（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓ
ｋ；ＰＳＭ）を使用したり、フォトマスクの遮光膜パタ
ーンのうち、ラウンディング現象が発生する部分に棒形
補助パターンを形成するフィード（ｆｅｅｄ）形光近接
補正方法を使用したりしている。
ィングを防止するために、従来は入射光の位相を反転さ
せる位相反転マスク（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓ
ｋ；ＰＳＭ）を使用したり、フォトマスクの遮光膜パタ
ーンのうち、ラウンディング現象が発生する部分に棒形
補助パターンを形成するフィード（ｆｅｅｄ）形光近接
補正方法を使用したりしている。
【００１０】位相反転マスクの場合は、位相反転膜を通
過した光と残り部位を通過した光が互いに逆位相である
ために、光の回折特性を利用してパターンイメージのコ
ントラストを増加させることができる反面、パターンの
ラインエッジラウンディングは完全に除去されない。
過した光と残り部位を通過した光が互いに逆位相である
ために、光の回折特性を利用してパターンイメージのコ
ントラストを増加させることができる反面、パターンの
ラインエッジラウンディングは完全に除去されない。
【００１１】フィード形光近接補正方法の場合は、０．
１５μｍデザインルールのパターンに適用する際は、ラ
ウンディングが３０〜４０ｎｍ程度で改善されオーバー
ラップマージンが増加されるが、０．１２μｍのデザイ
ンルールを有するパターンでは、ラウンディングの改善
に限界を示す。
１５μｍデザインルールのパターンに適用する際は、ラ
ウンディングが３０〜４０ｎｍ程度で改善されオーバー
ラップマージンが増加されるが、０．１２μｍのデザイ
ンルールを有するパターンでは、ラウンディングの改善
に限界を示す。
【００１２】従って、パターンのラインエッジラウンデ
ィングを改善するために、２枚のフォトマスクを使用す
る二重露光方法によりパターンを形成する方法が開発さ
れた。
ィングを改善するために、２枚のフォトマスクを使用す
る二重露光方法によりパターンを形成する方法が開発さ
れた。
【００１３】図３乃至図６は、韓国特許第９７−３７５
８８号に開示されている従来の二重露光方法による半導
体装置のパターン形成方法を説明するための断面図及び
平面図である。
８８号に開示されている従来の二重露光方法による半導
体装置のパターン形成方法を説明するための断面図及び
平面図である。
【００１４】図３は、パターンを具現する被エッチング
層５２が形成されている半導体基板５０上に塗布された
フォトレジスト層５４の断面図である。
層５２が形成されている半導体基板５０上に塗布された
フォトレジスト層５４の断面図である。
【００１５】図４は、縦方向に延びるパターン５４ａが
形成されている第１フォトマスクを通じて露光されたフ
ォトレジスト層５４の平面図である。
形成されている第１フォトマスクを通じて露光されたフ
ォトレジスト層５４の平面図である。
【００１６】図５は、横方向に延びるパターン５４ｂが
形成されている第２フォトマスクを通じて露光されたフ
ォトレジスト層５４の平面図である。
形成されている第２フォトマスクを通じて露光されたフ
ォトレジスト層５４の平面図である。
【００１７】図６は、図５の切断線２−２による断面図
であり、前記フォトレジスト層５４を現像して得られた
フォトレジストパターン５４ｃを示す。このようにして
形成されたフォトレジストパターン５４ｃをエッチング
マスクに利用して、前記被エッチング層５２をエッチン
グすることにより半導体基板５０上に所望する所定パタ
ーンを形成する。
であり、前記フォトレジスト層５４を現像して得られた
フォトレジストパターン５４ｃを示す。このようにして
形成されたフォトレジストパターン５４ｃをエッチング
マスクに利用して、前記被エッチング層５２をエッチン
グすることにより半導体基板５０上に所望する所定パタ
ーンを形成する。
【００１８】しかしながら、上述した従来の二重露光方
法は、光学回折現象を防止することができるが、二度の
露光工程の間に２次露光パターン５４ｂと１次露光パタ
ーン５４ａが互いに交差される領域で、潜在イメージ
（ｌａｔｅｎｔ ｉｍａｇｅ）が重畳されるために、パ
ターンのラウンディングが発生する。
法は、光学回折現象を防止することができるが、二度の
露光工程の間に２次露光パターン５４ｂと１次露光パタ
ーン５４ａが互いに交差される領域で、潜在イメージ
（ｌａｔｅｎｔ ｉｍａｇｅ）が重畳されるために、パ
ターンのラウンディングが発生する。
【００１９】
【発明が解決しようとする課題】従って、本発明の第１
目的は、パターンのラインエッジラウンディングを防止
することができる半導体装置のパターン形成方法を提供
することである。
目的は、パターンのラインエッジラウンディングを防止
することができる半導体装置のパターン形成方法を提供
することである。
【００２０】本発明の第２目的は、ライン／スペースパ
ターンとアイランド形パターンにより同時にパターニン
グされるパターンを形成する場合において、前記パター
ンのラインエッジにラウンディングが発生することを防
止することができる半導体装置のパターン形成方法を提
供することである。
ターンとアイランド形パターンにより同時にパターニン
グされるパターンを形成する場合において、前記パター
ンのラインエッジにラウンディングが発生することを防
止することができる半導体装置のパターン形成方法を提
供することである。
【００２１】
【課題を解決するための手段】前記した第１目的を達成
するための本発明は、半導体基板上に所定パターンを形
成する被エッチング層を形成する段階と、被エッチング
層上にハードマスク層を形成する段階と、ハードマスク
層をパターニングして所定パターンの第１方向の第１外
郭を限定する第１ハードマスク層パターンを形成する段
階と、第１ハードマスク層パターンをパターニングし
て、所定パターンの第１方向及び第２方向で第１外郭及
び第２外郭を限定し、所定パターンと同一な第２ハード
マスク層パターンを形成する段階と、第２ハードマスク
層パターンを用いて被エッチング層をエッチングして、
所定パターンを形成する段階とを具備することを特徴と
する半導体装置のパターン形成方法により達成すること
ができる。
するための本発明は、半導体基板上に所定パターンを形
成する被エッチング層を形成する段階と、被エッチング
層上にハードマスク層を形成する段階と、ハードマスク
層をパターニングして所定パターンの第１方向の第１外
郭を限定する第１ハードマスク層パターンを形成する段
階と、第１ハードマスク層パターンをパターニングし
て、所定パターンの第１方向及び第２方向で第１外郭及
び第２外郭を限定し、所定パターンと同一な第２ハード
マスク層パターンを形成する段階と、第２ハードマスク
層パターンを用いて被エッチング層をエッチングして、
所定パターンを形成する段階とを具備することを特徴と
する半導体装置のパターン形成方法により達成すること
ができる。
【００２２】前記第１ハードマスク層パターンは、ハー
ドマスク層上に所定パターンの第１方向の第１外郭を限
定する第１フォトレジストパターンを形成し、第１フォ
トレジストパターンを用いて、ハードマスク層をエッチ
ングして形成する。
ドマスク層上に所定パターンの第１方向の第１外郭を限
定する第１フォトレジストパターンを形成し、第１フォ
トレジストパターンを用いて、ハードマスク層をエッチ
ングして形成する。
【００２３】前記第２ハードマスク層パターンは、第１
ハードマスク層パターンが形成されている半導体基板上
に、所定パターンの第２方向の第２外郭を限定する第２
フォトレジストパターンを形成した後、第２フォトレジ
ストパターンをマスクに用いて、第１ハードマスク層パ
ターンをエッチングして第２ハードマスク層パターンを
形成する。
ハードマスク層パターンが形成されている半導体基板上
に、所定パターンの第２方向の第２外郭を限定する第２
フォトレジストパターンを形成した後、第２フォトレジ
ストパターンをマスクに用いて、第１ハードマスク層パ
ターンをエッチングして第２ハードマスク層パターンを
形成する。
【００２４】望ましくは、ハードマスク層は、任意のエ
ッチング工程に対して、被エッチング層より高いエッチ
ング選択比を有する物質で形成する。
ッチング工程に対して、被エッチング層より高いエッチ
ング選択比を有する物質で形成する。
【００２５】また、本発明の第１目的は、半導体基板上
に所定パターンを形成する被エッチング層を形成する段
階と、被エッチング層上にハードマスク層を形成する段
階と、ハードマスク層上に第１フォトレジスト層を塗布
する段階と、第１方向に延びる第１遮光膜パターンが形
成された第１フォトマスクを用いて、第１フォトレジス
ト層を露光及び現像して第１フォトレジストパターンを
形成する段階と、第１フォトレジストパターンをマスク
に用いて、ハードマスク層をエッチングして、第１ハー
ドマスク層パターンを形成する段階と、第１フォトレジ
ストパターンを除去する段階と、第１ハードマスク層パ
ターンが形成された半導体基板上に、第２フォトレジス
ト層を塗布する段階と、第１方向と垂直である第２方向
に延びる第２遮光膜パターンが形成された第２フォトマ
スクを用いて、第２フォトレジスト層を露光及び現像し
て第２フォトレジストパターンを形成する段階と、第２
フォトレジストパターンをマスクに用いて第１ハードマ
スク層パターンをエッチングして、所定パターンと同一
な第２ハードマスク層パターンを形成する段階と、第２
フォトレジストパターンを除去する段階と、第２ハード
マスク層パターンを用いて被エッチング層をエッチング
して、前記所定パターンを形成する段階とを具備するこ
とを特徴とする半導体装置のパターン形成方法により達
成することができる。
に所定パターンを形成する被エッチング層を形成する段
階と、被エッチング層上にハードマスク層を形成する段
階と、ハードマスク層上に第１フォトレジスト層を塗布
する段階と、第１方向に延びる第１遮光膜パターンが形
成された第１フォトマスクを用いて、第１フォトレジス
ト層を露光及び現像して第１フォトレジストパターンを
形成する段階と、第１フォトレジストパターンをマスク
に用いて、ハードマスク層をエッチングして、第１ハー
ドマスク層パターンを形成する段階と、第１フォトレジ
ストパターンを除去する段階と、第１ハードマスク層パ
ターンが形成された半導体基板上に、第２フォトレジス
ト層を塗布する段階と、第１方向と垂直である第２方向
に延びる第２遮光膜パターンが形成された第２フォトマ
スクを用いて、第２フォトレジスト層を露光及び現像し
て第２フォトレジストパターンを形成する段階と、第２
フォトレジストパターンをマスクに用いて第１ハードマ
スク層パターンをエッチングして、所定パターンと同一
な第２ハードマスク層パターンを形成する段階と、第２
フォトレジストパターンを除去する段階と、第２ハード
マスク層パターンを用いて被エッチング層をエッチング
して、前記所定パターンを形成する段階とを具備するこ
とを特徴とする半導体装置のパターン形成方法により達
成することができる。
【００２６】前記第２目的を達成するための本発明は、
ライン／スペースパターン及びアイランド形パターンに
より同時にパターニングされる所定パターンを形成する
方法において、半導体基板上に所定パターンを形成する
被エッチング層を形成する段階と、被エッチング層上に
ハードマスク層を形成する段階と、ハードマスク層上
に、ライン／スペースパターンが形成される第１領域で
は、ライン／スペースパターンによりパターニングされ
ながら、アイランド形パターンが形成される第２領域で
は第１方向に延びる第１フォトレジストパターンを形成
する段階と、第１フォトレジストパターンをマスクに用
いて、ハードマスク層をエッチングして第１ハードマス
ク層パターンを形成する段階と、第１フォトレジストパ
ターンを除去する段階と、第１ハードマスク層パターン
が形成された半導体基板上に、第１領域ではライン／ス
ペースパターンによりパターニングされながら、第２領
域では第１方向と垂直である第２方向に延びる第２フォ
トレジストパターンを形成する段階と、第２フォトレジ
ストパターンをマスクに用いて、第１ハードマスク層パ
ターンをエッチングして、所定パターンと同一な第２ハ
ードマスク層パターンを形成する段階と、第２フォトレ
ジストパターンを除去する段階と、第２ハードマスク層
パターンを用いて、被エッチング層をエッチングして、
所定パターンを形成する段階とを具備することを特徴と
する半導体装置のパターン形成方法により達成すること
ができる。
ライン／スペースパターン及びアイランド形パターンに
より同時にパターニングされる所定パターンを形成する
方法において、半導体基板上に所定パターンを形成する
被エッチング層を形成する段階と、被エッチング層上に
ハードマスク層を形成する段階と、ハードマスク層上
に、ライン／スペースパターンが形成される第１領域で
は、ライン／スペースパターンによりパターニングされ
ながら、アイランド形パターンが形成される第２領域で
は第１方向に延びる第１フォトレジストパターンを形成
する段階と、第１フォトレジストパターンをマスクに用
いて、ハードマスク層をエッチングして第１ハードマス
ク層パターンを形成する段階と、第１フォトレジストパ
ターンを除去する段階と、第１ハードマスク層パターン
が形成された半導体基板上に、第１領域ではライン／ス
ペースパターンによりパターニングされながら、第２領
域では第１方向と垂直である第２方向に延びる第２フォ
トレジストパターンを形成する段階と、第２フォトレジ
ストパターンをマスクに用いて、第１ハードマスク層パ
ターンをエッチングして、所定パターンと同一な第２ハ
ードマスク層パターンを形成する段階と、第２フォトレ
ジストパターンを除去する段階と、第２ハードマスク層
パターンを用いて、被エッチング層をエッチングして、
所定パターンを形成する段階とを具備することを特徴と
する半導体装置のパターン形成方法により達成すること
ができる。
【００２７】本発明によると、一番目のリソグラフィー
工程によりハードマスク層を１次エッチングして、第１
ハードマスク層パターンを形成した後、二番目のリソグ
ラフィー工程によりハードマスク層を２次エッチングし
て、第２ハードマスク層パターンを形成する。従って、
二度のリソグラフィー工程によりパターンのラウンディ
ングが発生する領域がカッティングされ、第１フォトレ
ジストパターンを除去した後、第２フォトレジストパタ
ーンを形成するために、１次及び２次潜在イメージが重
畳されない。
工程によりハードマスク層を１次エッチングして、第１
ハードマスク層パターンを形成した後、二番目のリソグ
ラフィー工程によりハードマスク層を２次エッチングし
て、第２ハードマスク層パターンを形成する。従って、
二度のリソグラフィー工程によりパターンのラウンディ
ングが発生する領域がカッティングされ、第１フォトレ
ジストパターンを除去した後、第２フォトレジストパタ
ーンを形成するために、１次及び２次潜在イメージが重
畳されない。
【００２８】特に、本発明は、被エッチング層により形
成する所定パターンとして、０．１５μｍ以下のデザイ
ンルールのパターン、さらには０．１２μｍ以下のデザ
インルールを有する微細なパターンにおいて好適であ
り、このようなデザインルールにおけるパターンにおい
てラインエッジのラウンディングが発生することを防止
することができる。
成する所定パターンとして、０．１５μｍ以下のデザイ
ンルールのパターン、さらには０．１２μｍ以下のデザ
インルールを有する微細なパターンにおいて好適であ
り、このようなデザインルールにおけるパターンにおい
てラインエッジのラウンディングが発生することを防止
することができる。
【００２９】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施の形態をより詳細に説明する。
ましい実施の形態をより詳細に説明する。
【００３０】図７乃至図２５は、本発明による半導体装
置のパターン形成方法を説明するための断面図及び平面
図である。
置のパターン形成方法を説明するための断面図及び平面
図である。
【００３１】図７は、第１フォトレジスト層を塗布する
段階を図示した断面図である。
段階を図示した断面図である。
【００３２】まず、半導体基板１００上に所定パターン
を形成するための被エッチング層１０２を形成した後、
被エッチング層１０２上にハードマスク層１０４を約１
０００Åの厚さで形成する。
を形成するための被エッチング層１０２を形成した後、
被エッチング層１０２上にハードマスク層１０４を約１
０００Åの厚さで形成する。
【００３３】ハードマスク層１０４は、任意のエッチン
グ工程に対して、被エッチング層１０２より高いエッチ
ング選択比を有する物質で形成する。例えば、被エッチ
ング層１０２をポリシリコン又はメタルシリサイドで形
成する場合、ハードマスク層１０４はシリコンオキサイ
ド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、シ
リコンオキシナイトライド（ＳｉＯｘＮｙ）で形成す
る。
グ工程に対して、被エッチング層１０２より高いエッチ
ング選択比を有する物質で形成する。例えば、被エッチ
ング層１０２をポリシリコン又はメタルシリサイドで形
成する場合、ハードマスク層１０４はシリコンオキサイ
ド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、シ
リコンオキシナイトライド（ＳｉＯｘＮｙ）で形成す
る。
【００３４】続いて、ハードマスク層１０４上に第１フ
ォトレジスト層１０６をスピンコーティング方により塗
布する。
ォトレジスト層１０６をスピンコーティング方により塗
布する。
【００３５】続いて、図８〜図１０に示すように、第１
フォトレジスト層１０６を露光及び現像して第１フォト
レジストパターン１０６ａを得る。なお、図８は、第１
フォトレジストパターン１０６ａの平面図であり、図９
及び図１０は、各々図８の切断線４−４及び４′−４′
による断面図である。
フォトレジスト層１０６を露光及び現像して第１フォト
レジストパターン１０６ａを得る。なお、図８は、第１
フォトレジストパターン１０６ａの平面図であり、図９
及び図１０は、各々図８の切断線４−４及び４′−４′
による断面図である。
【００３６】この工程は、図１１に示すように、形成す
る所定パターンの第１方向の第１外郭を限定するため
に、第１方向、例えば、横方向（即ち、ｘ方向）に延び
る第１遮光膜パターン１５２を有する第１フォトマスク
１５０を利用して、第１フォトレジスト層１０６を露光
し、続いて、現像工程として、第１フォトレジスト層１
０６の露光された領域を除去すると、図８に図示したよ
うに、第１方向に延びる第１フォトレジストパターン１
０６ａが形成される。
る所定パターンの第１方向の第１外郭を限定するため
に、第１方向、例えば、横方向（即ち、ｘ方向）に延び
る第１遮光膜パターン１５２を有する第１フォトマスク
１５０を利用して、第１フォトレジスト層１０６を露光
し、続いて、現像工程として、第１フォトレジスト層１
０６の露光された領域を除去すると、図８に図示したよ
うに、第１方向に延びる第１フォトレジストパターン１
０６ａが形成される。
【００３７】望ましくは、第１フォトマスク１５０の第
１遮光膜パターン１５２は、半導体基板１００上に形成
されるパターン（図２４の参照符号１０２ａ）のｙ方向
（即ち、縦方向）の長さに該当する幅を有する。また、
第１フォトマスク１５０の第１遮光膜パターン１５２は
半導体基板１００上に形成されるパターンのｘ方向の幅
よりさらに長い長さを有し、パターンを中心としてｘ方
向に沿って左右に長く延びるストライプ形状で形成され
る。
１遮光膜パターン１５２は、半導体基板１００上に形成
されるパターン（図２４の参照符号１０２ａ）のｙ方向
（即ち、縦方向）の長さに該当する幅を有する。また、
第１フォトマスク１５０の第１遮光膜パターン１５２は
半導体基板１００上に形成されるパターンのｘ方向の幅
よりさらに長い長さを有し、パターンを中心としてｘ方
向に沿って左右に長く延びるストライプ形状で形成され
る。
【００３８】図１２は、ハードマスク層１０４を１次エ
ッチングした後の平面図であり、図１３及び図１４は、
各々図１２の切断線５−５及び５′−５′による断面図
である。
ッチングした後の平面図であり、図１３及び図１４は、
各々図１２の切断線５−５及び５′−５′による断面図
である。
【００３９】第１フォトレジストパターン１０６ａをエ
ッチングマスクに用いて、ハードマスク層１０４を１次
エッチングすることにより、第１ハードマスク層パター
ン１０４ａを形成する。続いて、第１フォトレジストパ
ターン１０６ａをエッシング及びストリップ工程により
除去する。第１ハードマスク層パターン１０４ａは所定
パターンの第１方向の第１外郭を限定し、第１方向即
ち、横方向に延びる。
ッチングマスクに用いて、ハードマスク層１０４を１次
エッチングすることにより、第１ハードマスク層パター
ン１０４ａを形成する。続いて、第１フォトレジストパ
ターン１０６ａをエッシング及びストリップ工程により
除去する。第１ハードマスク層パターン１０４ａは所定
パターンの第１方向の第１外郭を限定し、第１方向即
ち、横方向に延びる。
【００４０】上述したように、第１フォトレジストパタ
ーン１０６ａを除去した後、この結果物である半導体基
板上に、例えば、スピンコーティング方式により第２フ
ォトレジスト層１０８を塗布する。
ーン１０６ａを除去した後、この結果物である半導体基
板上に、例えば、スピンコーティング方式により第２フ
ォトレジスト層１０８を塗布する。
【００４１】図１５は、第２フォトレジスト層１０８が
塗布された結果物である半導体基板を示した平面図であ
る。図１６及び図１７は、各々図１５の切断線６−６及
び６′−６′による断面図である。
塗布された結果物である半導体基板を示した平面図であ
る。図１６及び図１７は、各々図１５の切断線６−６及
び６′−６′による断面図である。
【００４２】図１８は、第２フォトレジスト層１０８を
露光及び現像した後の平面図であり、図１９及び図２０
は各々図１８の切断線７−７及び７′−７′による断面
図である。
露光及び現像した後の平面図であり、図１９及び図２０
は各々図１８の切断線７−７及び７′−７′による断面
図である。
【００４３】この工程は、図２１に示すように、所定パ
ターンの第２方向への第２外郭を限定するために、第１
方向に対して垂直である第２方向、例えば、横方向又は
ｙ方向に延びる第２遮光膜パターン１６２が形成されて
いる第２フォトマスク１６０を利用して、第２フォトレ
ジスト層１０８を露光する。
ターンの第２方向への第２外郭を限定するために、第１
方向に対して垂直である第２方向、例えば、横方向又は
ｙ方向に延びる第２遮光膜パターン１６２が形成されて
いる第２フォトマスク１６０を利用して、第２フォトレ
ジスト層１０８を露光する。
【００４４】この時、第１フォトマスク１５０及び第２
フォトマスク１６０は相異するマスクでありうるし、同
一なマスクでありうる。第１フォトマスク１５０と第２
フォトマスク１６０に同一なマスクを使用する場合は、
第１フォトマスク１５０を９０°回転させ、第２遮光膜
パターン１６２を有する第２フォトマスク１６０を得る
ことができる。従って、第２遮光膜パターン１６２は第
１フォトマスク１５０の第１遮光膜パターン１５２に垂
直する。望ましくは、第２フォトマスク１６０の第２遮
光膜パターン１６２は半導体基板１００上に形成される
パターン（図２４の参照符号１０２ａ）のｘ方向の長さ
に該当する幅と、パターンのｘ方向の幅よりさらに長い
長さを有し、パターンを中心にｙ方向で上下へ長く延び
るストライプ形状で形成される。
フォトマスク１６０は相異するマスクでありうるし、同
一なマスクでありうる。第１フォトマスク１５０と第２
フォトマスク１６０に同一なマスクを使用する場合は、
第１フォトマスク１５０を９０°回転させ、第２遮光膜
パターン１６２を有する第２フォトマスク１６０を得る
ことができる。従って、第２遮光膜パターン１６２は第
１フォトマスク１５０の第１遮光膜パターン１５２に垂
直する。望ましくは、第２フォトマスク１６０の第２遮
光膜パターン１６２は半導体基板１００上に形成される
パターン（図２４の参照符号１０２ａ）のｘ方向の長さ
に該当する幅と、パターンのｘ方向の幅よりさらに長い
長さを有し、パターンを中心にｙ方向で上下へ長く延び
るストライプ形状で形成される。
【００４５】続いて、現像工程により第２フォトレジス
ト層１０８の露光された領域を除去すると、図１８に図
示したように、前記第２方向に延びる第２フォトレジス
トパターン１０８ａが形成され、所定パターンの第２方
向の第２外郭を限定する。本発明では、第１フォトレジ
ストパターン１０６ａを除去した後、第２フォトレジス
トパターン１０８ａを形成するために、１次露光ときに
発生した潜在イメージが第２フォトレジストパターン１
０８ａと重畳されない。
ト層１０８の露光された領域を除去すると、図１８に図
示したように、前記第２方向に延びる第２フォトレジス
トパターン１０８ａが形成され、所定パターンの第２方
向の第２外郭を限定する。本発明では、第１フォトレジ
ストパターン１０６ａを除去した後、第２フォトレジス
トパターン１０８ａを形成するために、１次露光ときに
発生した潜在イメージが第２フォトレジストパターン１
０８ａと重畳されない。
【００４６】図２２は、ハードマスク層１０４を２次エ
ッチングした後の平面図であり、図２３は、図２２の切
断線８−８による断面図である。
ッチングした後の平面図であり、図２３は、図２２の切
断線８−８による断面図である。
【００４７】第２フォトレジストパターン１０８ａをエ
ッチングマスクに用いて、第１ハードマスク層パターン
１０４ａを２次エッチングする。そうすると、図２２に
示したように所定パターンと同一な直四角形の第２ハー
ドマスク層パターン１０４ｂが形成される。
ッチングマスクに用いて、第１ハードマスク層パターン
１０４ａを２次エッチングする。そうすると、図２２に
示したように所定パターンと同一な直四角形の第２ハー
ドマスク層パターン１０４ｂが形成される。
【００４８】一般的に、ライン／スペースパターンのよ
うにストライプが周期的に形成されるパターンでは、ラ
インエッジのラウンディングが発生しない。アイランド
形パターンの場合、第１ハードマスク層パターン１０４
ａで一番目リソグラフィー工程を通じて、ラウンディン
グが発生した部分を第２フォトレジストパターン１０８
ａがカッティングする。従って、第２フォトレジストパ
ターン１０８ａをエッチングマスクに用いて形成される
第２ハードマスク層パターン１０４ｂのラインエッジに
はラウンディングが発生しない。
うにストライプが周期的に形成されるパターンでは、ラ
インエッジのラウンディングが発生しない。アイランド
形パターンの場合、第１ハードマスク層パターン１０４
ａで一番目リソグラフィー工程を通じて、ラウンディン
グが発生した部分を第２フォトレジストパターン１０８
ａがカッティングする。従って、第２フォトレジストパ
ターン１０８ａをエッチングマスクに用いて形成される
第２ハードマスク層パターン１０４ｂのラインエッジに
はラウンディングが発生しない。
【００４９】上述したように、本実施の形態は、第２ハ
ードマスク層パターン１０４ｂを形成した後、第２フォ
トレジストパターン１０８ａをエッシング及びストリッ
プ工程により除去する。続いて、第２ハードマスク層パ
ターン１０４ｂをエッチングマスクに用いて、被エッチ
ング層１０２をエッチングした後の、第２ハードマスク
層パターン１０４ｂを除去する。これにより、図２４お
よび２５に示すように、被エッチング層１０２をエッチ
ングした後の直四角形パターン１０２ａにはラウンディ
ングが発生しない。なお、図２４は被エッチング層１０
２をエッチングした後、直四角形パターン１０２ａが形
成された結果物の平面図であり、図２５は図２４の切断
線９−９による断面図である。
ードマスク層パターン１０４ｂを形成した後、第２フォ
トレジストパターン１０８ａをエッシング及びストリッ
プ工程により除去する。続いて、第２ハードマスク層パ
ターン１０４ｂをエッチングマスクに用いて、被エッチ
ング層１０２をエッチングした後の、第２ハードマスク
層パターン１０４ｂを除去する。これにより、図２４お
よび２５に示すように、被エッチング層１０２をエッチ
ングした後の直四角形パターン１０２ａにはラウンディ
ングが発生しない。なお、図２４は被エッチング層１０
２をエッチングした後、直四角形パターン１０２ａが形
成された結果物の平面図であり、図２５は図２４の切断
線９−９による断面図である。
【００５０】図２６乃至図２８は、本発明の望ましい実
施の形態によるＳＲＡＭ装置のゲート形成方法を説明す
るための平面図である。
施の形態によるＳＲＡＭ装置のゲート形成方法を説明す
るための平面図である。
【００５１】図２６は、一番目のリソグラフィー工程で
形成される第１フォトレジストパターン２００を図示し
た平面図である。図２７は、二番目リソグラフィー工程
で形成される第２フォトレジストパターン２０２を図示
した平面図である。また、図２８は、第１フォトレジス
トパターン２００と第２フォトレジストパターン２０２
をエッチングマスクに用いて最終的で形成されるゲート
パターン２０４を図示した平面図である。
形成される第１フォトレジストパターン２００を図示し
た平面図である。図２７は、二番目リソグラフィー工程
で形成される第２フォトレジストパターン２０２を図示
した平面図である。また、図２８は、第１フォトレジス
トパターン２００と第２フォトレジストパターン２０２
をエッチングマスクに用いて最終的で形成されるゲート
パターン２０４を図示した平面図である。
【００５２】図２８に図示すように、ＳＲＡＭ装置のゲ
ートパターン２０４は、一部の領域がライン／スペース
パターン（Ｄ）で形成され、他の領域がアイランド形パ
ターン（Ｅ）で形成される。
ートパターン２０４は、一部の領域がライン／スペース
パターン（Ｄ）で形成され、他の領域がアイランド形パ
ターン（Ｅ）で形成される。
【００５３】第１フォトレジストパターン２００と第２
フォトレジストパターン２０２は、光近接効果の影響を
及ぼさないライン／スペースパターンが形成される領域
ではライン／スペースパターンによりパターニングされ
る。また、第１フォトレジストパターン２００と第２フ
ォトレジストパターン２０２は、アイランド形パターン
が形成される領域では、互いに垂直したパターンにより
パターニングされる。その結果、ラウンディングが発生
しないラインエッジ（図２８のＦ参照）を有するアイラ
ンド形パターン（Ｅ）が形成され、ライン／スペースパ
ターン（Ｄ）とアイランド形パターン（Ｅ）のゲートパ
ターンが得ることができる。
フォトレジストパターン２０２は、光近接効果の影響を
及ぼさないライン／スペースパターンが形成される領域
ではライン／スペースパターンによりパターニングされ
る。また、第１フォトレジストパターン２００と第２フ
ォトレジストパターン２０２は、アイランド形パターン
が形成される領域では、互いに垂直したパターンにより
パターニングされる。その結果、ラウンディングが発生
しないラインエッジ（図２８のＦ参照）を有するアイラ
ンド形パターン（Ｅ）が形成され、ライン／スペースパ
ターン（Ｄ）とアイランド形パターン（Ｅ）のゲートパ
ターンが得ることができる。
【００５４】以上、本発明の実施の形態を詳細に説明し
たが、本発明はこれに限定されず、本発明が属する技術
分野において通常の知識を有するものであれば本発明の
思想と精神を離れることなく、本発明を修正または変更
できるであろう。
たが、本発明はこれに限定されず、本発明が属する技術
分野において通常の知識を有するものであれば本発明の
思想と精神を離れることなく、本発明を修正または変更
できるであろう。
【００５５】
【発明の効果】本発明によると、一番目のリソグラフィ
ー工程によりハードマスク層を１次エッチングして、第
１ハードマスク層パターンを形成した後、二番目のリソ
グラフィー工程によりハードマスク層を２次エッチング
して、第２ハードマスク層パターンを形成する。従っ
て、二度のリソグラフィー工程によりパターンのラウン
ディングが発生する領域がカッティングされ、第１フォ
トレジストパターンを除去した後、第２フォトレジスト
パターンを形成するために、１次露光による潜在イメー
ジが第２フォトレジストパターンと重畳することがな
い。これにより、ラインエッジにラウンディングが発生
しない所定のパターンを具現することができる。
ー工程によりハードマスク層を１次エッチングして、第
１ハードマスク層パターンを形成した後、二番目のリソ
グラフィー工程によりハードマスク層を２次エッチング
して、第２ハードマスク層パターンを形成する。従っ
て、二度のリソグラフィー工程によりパターンのラウン
ディングが発生する領域がカッティングされ、第１フォ
トレジストパターンを除去した後、第２フォトレジスト
パターンを形成するために、１次露光による潜在イメー
ジが第２フォトレジストパターンと重畳することがな
い。これにより、ラインエッジにラウンディングが発生
しない所定のパターンを具現することができる。
【図１】 従来のリソグラフィー工程による半導体装置
のパターン形成方法を説明するための平面図である。
のパターン形成方法を説明するための平面図である。
【図２】 従来のリソグラフィー工程による半導体装置
のパターン形成方法を説明するための平面図である。
のパターン形成方法を説明するための平面図である。
【図３】 従来の二重露光方法による半導体装置のパタ
ーン形成方法を説明するための断面図である。
ーン形成方法を説明するための断面図である。
【図４】 従来の二重露光方法による半導体装置のパタ
ーン形成方法を説明するための平面図である。
ーン形成方法を説明するための平面図である。
【図５】 従来の二重露光方法による半導体装置のパタ
ーン形成方法を説明するための平面図である。
ーン形成方法を説明するための平面図である。
【図６】 従来の二重露光方法による半導体装置のパタ
ーン形成方法を説明するための断面図である。
ーン形成方法を説明するための断面図である。
【図７】 本発明による半導体装置のパターン形成方法
を説明するための断面図である。
を説明するための断面図である。
【図８】 本発明による半導体装置のパターン形成方法
を説明するための平面図である。
を説明するための平面図である。
【図９】 本発明による半導体装置のパターン形成方法
を説明するための断面図である。
を説明するための断面図である。
【図１０】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図１１】 本発明による半導体装置のパターン形成方
法を説明するためにフォトマスクを示す図である。
法を説明するためにフォトマスクを示す図である。
【図１２】 本発明による半導体装置のパターン形成方
法を説明するための平面図である。
法を説明するための平面図である。
【図１３】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図１４】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図１５】 本発明による半導体装置のパターン形成方
法を説明するための平面図である。
法を説明するための平面図である。
【図１６】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図１７】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図１８】 本発明による半導体装置のパターン形成方
法を説明するための平面図である。
法を説明するための平面図である。
【図１９】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２０】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２１】 本発明による半導体装置のパターン形成方
法を説明するためにフォトマスクを示すである。
法を説明するためにフォトマスクを示すである。
【図２２】 本発明による半導体装置のパターン形成方
法を説明するための平面図である。
法を説明するための平面図である。
【図２３】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２４】 本発明による半導体装置のパターン形成方
法を説明するための平面図である。
法を説明するための平面図である。
【図２５】 本発明による半導体装置のパターン形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２６】 本発明の望ましい実施の形態によるＳＲＡ
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
【図２７】 本発明の望ましい実施の形態によるＳＲＡ
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
【図２８】 本発明の望ましい実施の形態によるＳＲＡ
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
Ｍ装置のゲート形成方法を説明するための平面図であ
る。
１００ 半導体装置 １０２ 被エッチング層 １０４ ハードマスク層 １０６ 第１フォトレジスト層 １０８ 第２フォトレジスト層 １５０ 第１フォトマスク １５２ 第１遮光膜パターン １６０ 第２フォトマスク １６２ 第２遮光膜パターン ２００ 第１フォトレジストパターン ２０２ 第２フォトレジストパターン ２０４ ゲートパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/302 Ｊ 21/88 Ｃ (72)発明者 李 庭 佑 大韓民国京畿道水原市八達区霊通洞 東保 アパート622棟402号 (72)発明者 李 大 ▲よう▼ 大韓民国京畿道軍浦市衿井洞699−１番地 Ｆターム(参考） 2H096 AA25 HA07 HA14 JA04 5F004 AA04 DB00 DB02 EA03 EA06 EA07 5F033 HH04 HH25 QQ08 QQ09 QQ10 QQ28 RR04 RR06 RR08 VV06 VV16 XX00 XX03 5F046 AA13 AA25 NA07 NA19
Claims (13)
- 【請求項１】 半導体基板上に所定パターンを形成する
被エッチング層を形成する段階と、 前記被エッチング層上にハードマスク層を形成する段階
と、 前記ハードマスク層をパターニングして前記所定パター
ンの第１方向の第１外郭を限定する第１ハードマスク層
パターンを形成する段階と、 前記第１ハードマスク層パターンをパターニングして、
前記所定パターンの第１方向及び第２方向へ前記第１外
郭及び第２外郭を限定し、前記所定パターンと同一な第
２ハードマスク層パターンを形成する段階と、 前記第２ハードマスク層パターンを用いて前記被エッチ
ング層をエッチングして、前記所定パターンを形成する
段階と、を具備することを特徴とする半導体装置のパタ
ーン形成方法。 - 【請求項２】 前記第１ハードマスク層パターンを形成
する段階は、 前記ハードマスク層上に前記所定パターンの第１方向の
第１外郭を限定する第１フォトレジストパターンを形成
する段階と、 前記第１フォトレジストパターンをマスクに用いて、前
記ハードマスク層をエッチングする段階と、を具備する
ことを特徴とする請求項１に記載の半導体装置のパター
ン形成方法。 - 【請求項３】 前記第２ハードマスク層パターンを形成
する段階は、 前記第１ハードマスク層パターンを含む前記半導体基板
上に、前記所定パターンの第２方向の第２外郭を限定す
る第２フォトレジストパターンを形成する段階と、 前記第２フォトレジストパターンをマスクに用いて、前
記第１ハードマスク層パターンをエッチングする段階
と、を具備することを特徴とする請求項１に記載の半導
体装置のパターン形成方法。 - 【請求項４】 前記ハードマスク層は、任意のエッチン
グ工程に対して、前記被エッチング層より高いエッチン
グ選択比を有する物質で形成することを特徴とする請求
項１に記載の半導体装置のパターン形成方法。 - 【請求項５】 前記ハードマスク層は、シリコンオキサ
イド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、
シリコンオキシナイトライド（ＳｉＯｘＮｙ）よりなる
群から選択されたいずれか一つで形成し、前記被エッチ
ング層は、ポリシリコン又はメタルシリサイドで形成す
ることを特徴とする請求項４に記載の半導体装置のパタ
ーン形成方法。 - 【請求項６】 前記第２方向は、前記第１方向に対して
垂直であることを特徴とする請求項１に記載の半導体装
置のパターン形成方法。 - 【請求項７】 半導体基板上に所定パターンを形成する
被エッチング層を形成する段階と、 前記被エッチング層上にハードマスク層を形成する段階
と、 前記ハードマスク層上に第１フォトレジスト層を塗布す
る段階と、 第１方向に延びる第１遮光膜パターンが形成された第１
フォトマスクを用いて、前記第１フォトレジスト層を露
光及び現像して第１フォトレジストパターンを形成する
段階と、 前記第１フォトレジストパターンをマスクに用いて前記
ハードマスク層をエッチングして、第１ハードマスク層
パターンを形成する段階と、 前記第１フォトレジストパターンを除去する段階と、 前記第１ハードマスク層パターンが形成された前記半導
体基板上に第２フォトレジスト層を塗布する段階と、 前記第１方向と垂直である第２方向に延びる第２遮光膜
パターンが形成された第２フォトマスクを用いて、前記
第２フォトレジスト層を露光及び現像して第２フォトレ
ジストパターンを形成する段階と、 前記第２フォトレジストパターンをマスクに用いて前記
第１ハードマスク層パターンをエッチングして、前記所
定パターンと同一な第２ハードマスク層パターンを形成
する段階と、 前記第２フォトレジストパターンを除去する段階と、 前記第２ハードマスク層パターンを用いて前記被エッチ
ング層をエッチングして、前記所定パターンを形成する
段階と、を具備することを特徴とする半導体装置のパタ
ーン形成方法。 - 【請求項８】 前記ハードマスク層は、任意のエッチン
グ工程に対して、前記被エッチング層より高いエッチン
グ選択比を有する物質で形成することを特徴とする請求
項７に記載の半導体装置のパターン形成方法。 - 【請求項９】 前記ハードマスク層は、シリコンオキサ
イド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、
シリコンオキシナイトライド（ＳｉＯｘＮｙ）よりなる
群から選択されたいずれか一つで形成し、前記被エッチ
ング層は、ポリシリコン又はメタルシリサイドで形成す
ることを特徴とする請求項８に記載の半導体装置のパタ
ーン形成方法。 - 【請求項１０】 前記第１フォトマスクと第２フォトマ
スクは、互いに同一なマスクとして、前記第２フォトマ
スクは前記第１フォトマスクを９０°回転させたことを
特徴とする請求項７に記載の半導体装置のパターン形成
方法。 - 【請求項１１】 ライン／スペースパターン及びアイラ
ンド形パターンにより同時にパターニングされる所定パ
ターンを形成する方法において、 半導体基板上に所定パターンを形成する被エッチング層
を形成する段階と、 前記被エッチング層上にハードマスク層を形成する段階
と、 前記ハードマスク層上に、前記ライン／スペースパター
ンが形成される第１領域では、ライン／スペースパター
ンによりパターニングされながら、前記アイランド形パ
ターンが形成される第２領域では第１方向に延びる第１
フォトレジストパターンを形成する段階と、 前記第１フォトレジストパターンをマスクに用いて、前
記ハードマスク層をエッチングして第１ハードマスク層
パターンを形成する段階と、 前記第１フォトレジストパターンを除去する段階と、 前記第１ハードマスク層パターンが形成された前記半導
体基板上に、前記第１領域では前記ライン／スペースパ
ターンによりパターニングされながら、前記第２領域で
は前記第１方向と垂直である第２方向に延びる第２フォ
トレジストパターンを形成する段階と、 前記第２フォトレジストパターンをマスクに用いて、前
記第１ハードマスク層パターンをエッチングして、前記
所定パターンと同一な第２ハードマスク層パターンを形
成する段階と、 前記第２フォトレジストパターンを除去する段階と、 前記第２ハードマスク層パターンを用いて、前記被エッ
チング層をエッチングして、前記所定パターンを形成す
る段階と、を具備することを特徴とする半導体装置のパ
ターン形成方法。 - 【請求項１２】 前記ハードマスク層は任意のエッチン
グ工程に対して、前記被エッチング層より高いエッチン
グ選択比を有する物質で形成することを特徴とする請求
項１１に記載の半導体装置のパターン形成方法。 - 【請求項１３】 前記ハードマスク層は、シリコンオキ
サイド（ＳｉＯ2）、シリコンナイトライド（Ｓｉ
Ｎ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）よ
りなる群から選択されたいずれか一つで形成し、前記被
エッチング層はポリシリコン又はメタルシリサイドで形
成することを特徴とする請求項１２に記載の半導体装置
のパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000067079A KR100669862B1 (ko) | 2000-11-13 | 2000-11-13 | 반도체 장치의 미세패턴 형성방법 |
| KR2000P67079 | 2000-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175981A true JP2002175981A (ja) | 2002-06-21 |
| JP3884934B2 JP3884934B2 (ja) | 2007-02-21 |
Family
ID=19698575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287009A Expired - Fee Related JP3884934B2 (ja) | 2000-11-13 | 2001-09-20 | 半導体装置のパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6571384B2 (ja) |
| JP (1) | JP3884934B2 (ja) |
| KR (1) | KR100669862B1 (ja) |
| TW (1) | TW535209B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210923A (ja) * | 2005-01-26 | 2006-08-10 | Taiwan Semiconductor Manufacturing Co Ltd | 基板上にパターンを製作するシステムおよびその方法 |
| JP2007510289A (ja) * | 2003-10-17 | 2007-04-19 | インテル コーポレイション | パターニングされた素子の繰り返しアレイに不規則性を導入する多段階処理 |
| JP2007123342A (ja) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | 半導体装置の製造方法。 |
| WO2008038602A1 (fr) * | 2006-09-29 | 2008-04-03 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif |
| JP2008089710A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2008258562A (ja) * | 2007-02-08 | 2008-10-23 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP2008257170A (ja) * | 2007-03-13 | 2008-10-23 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| US7462566B2 (en) | 2006-10-05 | 2008-12-09 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
| JP2009076677A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及びフォトマスクの設計方法 |
| JP2009094146A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | パターン形成方法 |
| JP2011514662A (ja) * | 2008-01-29 | 2011-05-06 | ブルーワー サイエンス アイ エヌ シー． | 多重暗視野露光によるハードマスクのパターン形成のためのオントラックプロセス |
| US8652955B2 (en) | 2011-03-22 | 2014-02-18 | Renesas Electronics Corporation | Manufacturing method of semiconductor integrated circuit device |
| JP2017520908A (ja) * | 2014-06-13 | 2017-07-27 | インテル・コーポレーション | 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造処理 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776813B2 (ja) * | 2001-06-12 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100470723B1 (ko) * | 2002-11-23 | 2005-03-10 | 삼성전자주식회사 | 메모리 셀의 도전성 패턴 형성 방법 |
| US7071121B2 (en) * | 2003-10-28 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Patterned ceramic films and method for producing the same |
| US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| KR100685897B1 (ko) * | 2005-07-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴 형성방법 |
| US7910289B2 (en) * | 2006-01-06 | 2011-03-22 | Texas Instruments Incorporated | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach |
| KR100767399B1 (ko) * | 2006-07-03 | 2007-10-17 | 삼성전자주식회사 | 핀-펫을 포함하는 반도체 장치의 제조 방법 |
| KR100968414B1 (ko) * | 2008-08-29 | 2010-07-07 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| JP4891962B2 (ja) * | 2008-09-17 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US8563410B2 (en) * | 2009-11-25 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | End-cut first approach for critical dimension control |
| US8741776B2 (en) * | 2012-02-07 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning process for fin-like field effect transistor (finFET) device |
| KR101907693B1 (ko) * | 2012-02-24 | 2018-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치, 메모리 시스템 및 반도체 장치 제조 방법 |
| JP2014127566A (ja) * | 2012-12-26 | 2014-07-07 | Panasonic Corp | 不揮発性記憶装置の製造方法および不揮発性記憶装置 |
| US8993217B1 (en) | 2013-04-04 | 2015-03-31 | Western Digital (Fremont), Llc | Double exposure technique for high resolution disk imaging |
| KR102519190B1 (ko) * | 2015-11-19 | 2023-04-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN106803494B (zh) * | 2016-12-28 | 2019-11-22 | 上海集成电路研发中心有限公司 | 一种鳍式场效应晶体管金属图案的制备方法 |
| CN107578987A (zh) * | 2017-08-16 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极双重曝光图案化方法 |
| CN109920730B (zh) | 2017-12-13 | 2021-04-20 | 联华电子股份有限公司 | 一种图案化方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| KR100237751B1 (ko) * | 1997-06-26 | 2000-01-15 | 김영환 | 반도체 장치의 미세구조 형성 방법 |
| KR19990015462A (ko) | 1997-08-06 | 1999-03-05 | 윤종용 | 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 |
| US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
| US5998069A (en) * | 1998-02-27 | 1999-12-07 | Micron Technology, Inc. | Electrically programmable photolithography mask |
| JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| TW415060B (en) * | 1998-08-31 | 2000-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned via hole in the multilevel interconnects |
| JP3775078B2 (ja) * | 1998-11-17 | 2006-05-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR20000053479A (ko) * | 1999-01-13 | 2000-08-25 | 루센트 테크놀러지스 인크 | 이중 다마신 공정에서 비아 규정 |
| US6287732B1 (en) * | 1999-07-19 | 2001-09-11 | Marc David Levenson | Generic phase shift masks |
| US6312855B1 (en) * | 1999-11-22 | 2001-11-06 | United Microelectronics Corp. | Three-phase phase shift mask |
| TW436933B (en) * | 1999-12-30 | 2001-05-28 | Taiwan Semiconductor Mfg | Method for defining a pattern |
| US6294295B1 (en) * | 2000-03-06 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company | Variable transmittance phase shifter to compensate for side lobe problem on rim type attenuating phase shifting masks |
| JP2002023342A (ja) * | 2000-07-13 | 2002-01-23 | Shin Etsu Chem Co Ltd | 位相シフトマスクブランク、位相シフトマスク及びこれらの製造方法 |
| JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US6395636B1 (en) * | 2001-01-09 | 2002-05-28 | Honeywell International Inc. | Methods for improved planarization post CMP processing |
-
2000
- 2000-11-13 KR KR1020000067079A patent/KR100669862B1/ko not_active IP Right Cessation
- 2000-12-12 TW TW089126478A patent/TW535209B/zh not_active IP Right Cessation
-
2001
- 2001-05-03 US US09/847,290 patent/US6571384B2/en not_active Expired - Fee Related
- 2001-09-20 JP JP2001287009A patent/JP3884934B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110345B2 (en) | 2002-12-04 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High resolution lithography system and method |
| JP2007510289A (ja) * | 2003-10-17 | 2007-04-19 | インテル コーポレイション | パターニングされた素子の繰り返しアレイに不規則性を導入する多段階処理 |
| JP4495679B2 (ja) * | 2005-01-26 | 2010-07-07 | 台湾積體電路製造股▲ふん▼有限公司 | 基板上にパターンを製作するシステムおよびその方法 |
| JP2006210923A (ja) * | 2005-01-26 | 2006-08-10 | Taiwan Semiconductor Manufacturing Co Ltd | 基板上にパターンを製作するシステムおよびその方法 |
| JP2007123342A (ja) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | 半導体装置の製造方法。 |
| WO2008038602A1 (fr) * | 2006-09-29 | 2008-04-03 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation d'un motif |
| JP2008089710A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2008089711A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| US8178284B2 (en) | 2006-09-29 | 2012-05-15 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming pattern |
| US7462566B2 (en) | 2006-10-05 | 2008-12-09 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
| JP2008258562A (ja) * | 2007-02-08 | 2008-10-23 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP2008257170A (ja) * | 2007-03-13 | 2008-10-23 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP2009076677A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及びフォトマスクの設計方法 |
| JP2009094146A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | パターン形成方法 |
| JP2011514662A (ja) * | 2008-01-29 | 2011-05-06 | ブルーワー サイエンス アイ エヌ シー． | 多重暗視野露光によるハードマスクのパターン形成のためのオントラックプロセス |
| US8652955B2 (en) | 2011-03-22 | 2014-02-18 | Renesas Electronics Corporation | Manufacturing method of semiconductor integrated circuit device |
| JP2017520908A (ja) * | 2014-06-13 | 2017-07-27 | インテル・コーポレーション | 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造処理 |
| US10361090B2 (en) | 2014-06-13 | 2019-07-23 | Intel Corporation | Vertical channel transistors fabrication process by selective subtraction of a regular grid |
Also Published As
| Publication number | Publication date |
|---|---|
| US6571384B2 (en) | 2003-05-27 |
| KR100669862B1 (ko) | 2007-01-17 |
| US20020059557A1 (en) | 2002-05-16 |
| JP3884934B2 (ja) | 2007-02-21 |
| KR20020037096A (ko) | 2002-05-18 |
| TW535209B (en) | 2003-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002175981A (ja) | 半導体装置のパターン形成方法 | |
| US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
| TWI523074B (zh) | 製造半導體結構的方法 | |
| US20050142497A1 (en) | Method of forming a pattern in a semiconductor device and method of forming a gate using the same | |
| JP5167563B2 (ja) | 処理マージンの向上のための複式露光半導体処理 | |
| KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US6905899B2 (en) | Methods for forming a photoresist pattern using an anti-optical proximity effect | |
| US6569605B1 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
| US20010005619A1 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| US6440613B1 (en) | Method of fabricating attenuated phase shift mask | |
| JP2002055432A (ja) | フォトマスク装置及びパターン形成方法 | |
| US7018747B2 (en) | Photomask having line end phase anchors | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR100801738B1 (ko) | 포토마스크 및 그 형성방법 | |
| JP7214815B2 (ja) | フォトマスク及びその製造方法 | |
| TW582057B (en) | A method of improving the non-uniformity of critical dimensions | |
| KR100573469B1 (ko) | 전자빔을 이용하는 포토마스크의 다중 노광방법 | |
| CN112946995A (zh) | 掩膜版以及半导体结构的形成方法 | |
| TW417042B (en) | Method of making attenuated phase shift mask | |
| US20090297957A1 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| JPH0567559A (ja) | 微細パターンの形成方法 | |
| TW550440B (en) | Method of transferring photomask patterns | |
| CN115981094A (zh) | 光罩、光罩的制作方法及使用该光罩的图案形成方法 | |
| KR0138279B1 (ko) | 노광방법 및 이에 사용되는 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |