JP2002055432A - フォトマスク装置及びパターン形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 スペース部の寸法の拡大を招くことなくライ
ン部の幅寸法を低減できるようにする。 【解決手段】 電極及び配線を有する複数の回路パター
ンのうちライン幅が所定値以下である第１の回路パター
ンＡのみが描かれた第１のフォトマスク１１と、複数の
回路パターンのうちライン幅が所定値よりも大きい第２
の回路パターンＢのみが描かれた第２のフォトマスク１
２と作成する。導電膜に対して、第１のフォトマスク１
１を用いて形成された第１のマスクパターンと、第２の
フォトマスク１２を用いて形成された第２のマスクパタ
ーンとをマスクにしてエッチングを行なって、導電膜か
らなる電極及び配線を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイス又
は液晶デバイスの製造工程で用いられるパターン形成方
法及び該パターン形成方法に用いられるフォトマスク装
置に関する。

【０００２】

【従来の技術】近年、大規模集積回路（ＬＳＩ）の微細
化が進展した結果、ＬＳＩの製造工程の１つであるリソ
グラフィ工程において、パターン寸法の微細化が進み、
パターン寸法は、露光光の波長λ及び露光装置の開口数
ＮＡで定義される解像限界（０．３５×λ／ＮＡ）にま
で達してきている。特にゲート長（ゲート電極のライン
幅）は、トランジスタの高速化に伴って、露光光の波長
のほぼ半分以下の寸法が要求されるようになってきた。
また、ゲート電極のライン幅に僅かな寸法変動が発生し
ても、トランジスタ特性が大きく変動するため、ゲート
電極のライン幅には厳しい寸法制御が要求される。

【０００３】ところで、図１７（ａ）に示すようにライ
ン幅がＬである微細な孤立パターンを形成する場合に
は、以下のようにしてレジストパターンが形成される。
すなわち、導電膜の上に塗布されたポジ型のレジスト膜
に対して、所望の回路パターンが描かれたフォトマスク
を介して露光することにより、レジスト膜に回路パター
ンと相似的な形状の光強度分布を投影した（レジスト膜
に回路パターンを転写した）後、レジスト膜を現像して
レジストパターンを形成する。

【０００４】ところが、ライン幅Ｌが解像限界以下にな
ると、回路パターンと相似的な形状を有するレジストパ
ターンを精度良く形成できなくなる。これは、ライン幅
Ｌが解像限界以下になると、露光光がフォトマスクを通
過するときの回折現象により、回路パターンの裏側に回
り込む露光光が多くなって、回路パターンが十分に遮光
できなくなるからである。

【０００５】図１７（ｂ）、（ｃ）は、図１７（ａ）に
示す孤立ラインパターンをレジスト膜に転写したとき
の、Ｘ−Ｘ’線における光強度分布を示しており、図１
７（ｂ）はライン幅Ｌが０．３１×λ／ＮＡの場合であ
り、図１７（ｃ）はライン幅Ｌが０．５×λ／ＮＡの場
合である。

【０００６】ライン幅が比較的大きい図１７（ｃ）に示
す場合では、フォトマスクの回路パターン直下の部分の
光強度は小さくなっているが、ライン幅が比較的小さい
図１７（ｂ）に示す場合には、回路パターン直下の部分
の光強度は大きくなっている。

【０００７】図１８は、λ／ＮＡで規格化されたライン
幅とマスク直下の光強度との関係を示している。図１８
から分かるように、通常の露光では、パターンライン幅
が０.３５×λ／ＮＡ以下の場合には、パターンの形成
は非常に困難である。

【０００８】特に、孤立パターンを形成する場合には、
デフォーカスによってマスクの遮光性が大きく劣化する
ため、寸法制御が難しくなる。

【０００９】そこで、ライン幅が０．３５×λ／ＮＡ以
下である微細なパターンを精度良く形成するために、所
望のライン幅よりも大きいライン幅を持つレジストパタ
ーンを形成しておき、エッチング工程においてレジスト
パターンのライン幅を小さくする方法（シュリンクプロ
セス）が用いられている。

【００１０】以下、シュリンクプロセスを用いて、０．
３５×λ／ＮＡ以下のライン幅を持つゲート電極を含む
回路パターンを形成するためのパタ−ン形成方法につい
て、図１９（ａ）〜（ｄ）を参照しながら説明する。
尚、図１９（ａ）〜（ｄ）において、左側の図面は平面
構造を示し、右側の図面は断面構造を示している。

【００１１】まず、図１９（ａ）に示すように、半導体
基板１の上にポリシリコン膜２及びシリコン酸窒化膜３
を順次堆積した後、シリコン酸窒化膜３の上にポジ型の
レジスト膜４を塗布し、その後、レジスト膜４に、ゲー
ト電極を含む回路パターンからなるマスクパターン５を
転写する。シリコン酸窒化膜３は、ポリシリコン膜２か
らの反射光を抑制する機能を有する。

【００１２】フォトマスクのゲート電極部における遮光
性を向上させるため、マスクパターン５のライン幅は所
望のライン幅よりも大きい寸法Ｌｍに設定しておく。
尚、マスクパターン５同士の間に形成されるスペース部
の寸法はＳｍになっている。

【００１３】次に、レジスト膜４を現像して、図１９
（ｂ）に示すように、レジストパターン４Ｐを形成す
る。この場合、レジストパターン４Ｐのライン幅は所望
のライン幅よりも大きい寸法Ｌｒであると共に、スペー
ス部の寸法はＳｒになっている。

【００１４】次に、シリコン酸窒化膜３に対してレジス
トパターン４Ｐをマスクにしてエッチングを行なって、
図１９（ｃ）に示すように、ハードマスク３Ｐを形成す
る。この場合、シリコン酸窒化膜３に対してオーバーエ
ッチングを行なって、ハードマスク３Ｐのライン幅をＬ
ｈに縮小する。ライン幅の縮小に伴って、ハードマスク
３Ｐ同士の間に形成されるスペース部の幅寸法はＳｈに
拡大されている。

【００１５】次に、ポリシリコン膜２に対してハードマ
スク３Ｐをマスクにしてエッチングを行なって、図１９
（ｄ）に示すように、ゲート電極及び配線からなるポリ
シリコンパターン２Ｐを形成する。この場合、ポリシリ
コンパターン２Ｐのライン幅はＬｐになると共に、スペ
ース部の大きさはＳｐになっている。

【００１６】前述したシュリンクプロセスによると、シ
リコン酸窒化膜３に対するオーバーエッチングのばらつ
きを制御できるならば、オーバーエッチングによるシュ
リンク量を所定値に設定することによって、ポリシリコ
ンパターン２Ｐのライン幅Ｌｐを所望のライン幅と同じ
寸法にすることができ、これにより、解像度限界以下の
ライン幅を持つ回路パターンを形成することができる。

【００１７】

【発明が解決しようとする課題】ところで、前述したシ
ュリンクプロセスにおいて、シュリンク量をＸとする
と、マスクパターン５のスペース幅Ｓｍは、ポリシリコ
ンパターン２Ｐのスペース幅Ｓｐから２Ｘを減じた値に
なる。言い換えると、ポリシリコンパターン２Ｐのスペ
ース幅Ｓｐは、マスクパターン５Ｐのスペース幅Ｓｍに
２Ｘを加えた値になる。

【００１８】従って、マスクパターン５のスペース幅Ｓ
ｍを解像可能な最小スペース幅Ｓｍ _min に設定したとし
ても、ポリシリコンパターン２Ｐにおける形成可能な最
小スペース幅Ｓｐ_min はＳｍ_min ＋２Ｘになる。すなわ
ち、ポリシリコンパターン２Ｐにおける形成可能な最小
スペース幅Ｓｐ_min を、解像可能な最小スペース幅Ｓｍ
_min にシュリンク量Ｘの２倍を加えた寸法よりも小さく
することは不可能である。

【００１９】ところで、レジストパターンを形成するた
めの露光工程においては、回路パターンを構成するライ
ン部を形成するのに適した露光装置の照明条件と、回路
パターンを構成するスペース部を形成するのに適した照
明条件とは異なるので、ライン部を形成するのに適した
露光条件で露光を行なうと、スペース部のコントラスト
が低下するという問題がある。

【００２０】また、ポジ型のレジスト膜における孤立ラ
イン部に隣接するスペース部は、側方から入射する光の
量が多いため、オーバー露光になって現像液に溶解し難
くくなるので、レジスト膜における他の部分と比べて解
像度が劣化する傾向がある。

【００２１】以上の理由により、ポリシリコンパターン
２Ｐのライン幅Ｌｐを小さくすることは非常に困難であ
ると共に、ライン幅を小さくするためにシュリンク量を
大きくすればするほど、ポリシリコンパターン２Ｐのス
ペース幅Ｓｐは大きくなってしまう。

【００２２】また、ポリシリコンパターン２Ｐのスペー
ス幅Ｓｐは、レイアウト上、パターンの集積度に大きく
関与する。すなわち、一般に、ＬＳＩの世代が進むごと
にトランジスタの数が増えるため、スペース幅Ｓｐが前
世代と同じであるか又は前世代よりも拡大すると、ＬＳ
Ｉのチップサイズが大きくなり、コストの増大又は歩留
まりの低下を招くという問題がある。

【００２３】前記に鑑み、本発明は、スペース部の寸法
の拡大を招くことなくライン部の幅寸法を低減できるよ
うにすることを目的とする。

【００２４】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係るフォトマスク装置は、電極及び配線を
有する複数の回路パターンのうちライン幅が所定値以下
である第１の回路パターンのみが描かれた第１のフォト
マスクと、複数の回路パターンのうちライン幅が所定値
よりも大きい第２の回路パターンのみが描かれた第２の
フォトマスクとを備えている。

【００２５】本発明に係るフォトマスク装置によると、
ライン幅が所定値以下である第１の回路パターンのみが
描かれた第１のフォトマスクと、ライン幅が所定値より
も大きい第２の回路パターンのみが描かれた第２のフォ
トマスクとを備えているため、第１及び第２のフォトマ
スクの各透過率及び各マスクリサイズ値をライン幅に応
じてそれぞれ最適化することができる。

【００２６】本発明に係るフォトマスク装置において、
所定値は０．３５×λ／ＮＡ（但し、λは露光光の波長
であり、ＮＡは露光装置の開口数である）であることが
好ましい。

【００２７】このようにすると、第１のフォトマスクの
透過率及びマスクリサイズ値を最適化することにより、
解像限界以下のライン幅を持つ第１の回路パターンを精
度良く形成することができる。

【００２８】本発明に係るフォトマスク装置において、
第１の回路パターンはゲート電極のパターンであり、第
２の回路パターンはゲート電極以外のパターンであるこ
とが好ましい。

【００２９】このようにすると、ゲート電極のライン幅
が解像限界以下であっても、ゲート電極を確実に形成す
ることができる。

【００３０】本発明に係る第１のパターン形成方法は、
電極及び配線を有する複数の回路パターンのうちライン
幅が所定値以下である第１の回路パターンのみが描かれ
た第１のフォトマスクと、複数の回路パターンのうちラ
イン幅が所定値よりも大きい第２の回路パターンのみが
描かれた第２のフォトマスクとを作成する工程と、導電
膜に対して、第１のフォトマスクを用いて形成された第
１のマスクパターンと、第２のフォトマスクを用いて形
成された第２のマスクパターンとをマスクにしてエッチ
ングを行なって、導電膜からなる電極及び配線を形成す
る工程とを備えている。

【００３１】第１のパターン形成方法によると、ライン
幅が所定値以下である第１の回路パターンのみが描かれ
た第１のフォトマスクを用いて形成された第１のマスク
パターンと、ライン幅が所定値よりも大きい第２の回路
パターンのみが描かれた第２のフォトマスクを用いて形
成された第２のマスクパターンとをマスクにしてエッチ
ングを行なって、導電膜からなる電極及び配線を形成す
るため、第１及び第２のフォトマスクの各透過率及び各
マスクリサイズ値をライン幅に応じてそれぞれ最適化す
ることにより、スペース部の寸法の拡大を招くことな
く、ライン部の幅寸法を低減することができる。

【００３２】本発明に係る第２のパターン形成方法は、
電極及び配線を有する複数の回路パターンのうちライン
幅が所定値以下である第１の回路パターンのみが描かれ
た第１のフォトマスクと、複数の回路パターンのうちラ
イン幅が所定値よりも大きい第２の回路パターンのみが
描かれた第２のフォトマスクとを作成する工程と、導電
膜の上に絶縁膜を堆積する工程と、絶縁膜の上にポジ型
の第１のレジスト膜を塗布する工程と、第１のレジスト
膜に第１のフォトマスクを介して第１の露光光を照射し
て第１のレジスト膜に第１の回路パターンを転写した
後、第１のレジスト膜を現像して第１のレジストパター
ンを形成する工程と、絶縁膜に対して第１のレジストパ
ターンをマスクにしてエッチングを行なって、絶縁膜か
らなるハードマスクを形成する工程と、導電膜の上にポ
ジ型の第２のレジスト膜を塗布する工程と、第２のレジ
スト膜に第２のフォトマスクを介して第２の露光光を照
射して第２のレジスト膜に第２の回路パターンを転写し
た後、第２のレジスト膜を現像して第２のレジストパタ
ーンを形成する工程と、導電膜に対して、ハードマスク
及び第２のレジストパターンをマスクにしてエッチング
を行なって、導電膜からなる電極及び配線を形成する工
程とを備えている。

【００３３】第２のパターン形成方法によると、ライン
幅が所定値以下である第１の回路パターンのみが描かれ
た第１のフォトマスクを用いて形成されたハードマスク
と、ライン幅が所定値よりも大きい第２の回路パターン
のみが描かれた第２のフォトマスクを用いて形成された
第２のレジストパターンとをマスクにしてエッチングを
行なって、導電膜からなる電極及び配線を形成するた
め、第１及び第２のフォトマスクの各透過率及び各マス
クリサイズ値をライン幅に応じてそれぞれ最適化するこ
とにより、スペース部の寸法の拡大を招くことなく、ラ
イン部の幅寸法を低減することができる。

【００３４】本発明に係る第３のパターン形成方法は、
電極及び配線を有する複数の回路パターンのうちライン
幅が所定値以下である第１の回路パターンのみが描かれ
た第１のフォトマスクと、複数の回路パターンのうちラ
イン幅が所定値よりも大きい第２の回路パターンのみが
描かれた第２のフォトマスクとを作成する工程と、導電
膜の上に絶縁膜を堆積する工程と、絶縁膜の上にポジ型
の第１のレジスト膜を塗布する工程と、第１のレジスト
膜に第２のフォトマスクを介して第１の露光光を照射し
て第１のレジスト膜に第２の回路パターンを転写した
後、第１のレジスト膜を現像して第１のレジストパター
ンを形成する工程と、絶縁膜に対して第１のレジストパ
ターンをマスクにしてエッチングを行なって、絶縁膜か
らなるハードマスクを形成する工程と、導電膜の上にポ
ジ型の第２のレジスト膜を塗布する工程と、第２のレジ
スト膜に第１のフォトマスクを介して第２の露光光を照
射して第２のレジスト膜に第１の回路パターンを転写し
た後、第２のレジスト膜を現像して第２のレジストパタ
ーンを形成する工程と、導電膜に対して、ハードマスク
及び第２のレジストパターンをマスクにしてエッチング
を行なって、導電膜からなる電極及び配線を形成する工
程とを備えている。

【００３５】第３のパターン形成方法によると、ライン
幅が所定値よりも大きい第２の回路パターンのみが描か
れた第２のフォトマスクを用いて形成されたハードマス
クと、ライン幅が所定値以下である第２の回路パターン
のみが描かれた第１のフォトマスクを用いて形成された
第２のレジストパターンとをマスクにしてエッチングを
行なって、導電膜からなる電極及び配線を形成するた
め、第１及び第２のフォトマスクの各透過率及び各マス
クリサイズ値をライン幅に応じてそれぞれ最適化するこ
とにより、スペース部の寸法の拡大を招くことなく、ラ
イン部の幅寸法を低減することができる。

【００３６】第１〜第３のパターン形成方法において、
所定値は０．３５×λ／ＮＡ（但し、λは露光光の波長
であり、ＮＡは露光装置の開口数である）であることが
好ましい。

【００３７】このようにすると、第１のフォトマスクの
透過率及びマスクリサイズ値を最適化することにより、
解像限界以下のライン幅を持つ第１の回路パターンを精
度良く形成することができる。

【００３８】第１〜第３のパターン形成方法において、
第１の回路パターンはゲート電極のパターンであり、第
２の回路パターンはゲート電極以外のパターンであるこ
とが好ましい。

【００３９】このようにすると、ゲート電極のライン幅
が解像限界以下であっても、ゲート電極を確実に形成す
ることができる。

【００４０】第１〜第３のパターン形成方法において、
第１の回路パターンは、第２の回路パターンと隣接する
部位に第２の回路パターンと重なるように延びるオーバ
ーラップ部を有していることが好ましい。

【００４１】このようにすると、第１のフォトマスクと
第２のフォトマスクとが位置ずれを起こしても、第１の
回路パターンと第２の回路パターンとが互いに隣接する
部位に隙間ができる事態を防止することができる。

【００４２】第１〜第３のパターン形成方法において、
第１のフォトマスクはハーフトーン型位相シフトマスク
であることが好ましい。

【００４３】このようにすると、第１のフォトマスクの
遮光部の光透過率を大きくすることができるので、光コ
ントラストを向上させることができる。

【００４４】この場合、ハーフトーン型位相シフトマス
クの遮光部の光透過率は１０％以上であることが好まし
い。

【００４５】このようにすると、光コントラストを４．
５以上に向上させることができる。

【００４６】第１〜第３のパターン形成方法において、
第１の回路パターンはプラスのマスクリサイズ値を有し
ていることが好ましい。

【００４７】このようにすると、導電膜からなるパター
ンのライン幅が解像限界以下であっても、第１のフォト
マスクのライン幅を解像限界よりも大きくできるため、
露光光が第１のフォトマスクの遮光部の裏側に回り込む
事態を抑制できるので、解像限界以下の微細なライン幅
を持つ回路パターンを良好に形成することができる。

【００４８】第２のパターン形成方法において、絶縁膜
は第１の露光光に対して反射防止効果を有していること
が好ましい。

【００４９】このようにすると、反射防止膜を形成する
必要がなくなるので、プロセスコストの削減を図ること
ができる。

【００５０】第２のパターン形成方法は、ハードマスク
を形成する工程と第２のレジスト膜を塗布する工程との
間に、ウエットエッチングによりハードマスクのライン
幅を縮小する工程を備えていることが好ましい。

【００５１】このようにすると、解像限界よりも一層微
細なライン幅を持つ第１の回路パターンを良好に形成す
ることができる。

【００５２】第３のパターン形成方法において、第２の
レジスト膜を塗布する工程は、導電膜の上に反射防止膜
を介して第２のレジスト膜を塗布する工程を含み、第２
のレジストパターンを形成する工程と導電膜に対してエ
ッチングを行なう工程との間に、反射防止膜に対して第
２のレジストパターンをマスクにしてオーバーエッチン
グを行なって、第２のレジストパターンのライン幅より
も小さいライン幅を持つ反射防止膜パターンを形成する
工程を備え、導電膜に対してエッチングを行なう工程
は、ハードマスク、第２のレジストパターン及び反射防
止膜パターンをマスクにしてエッチングを行なう工程を
含むことが好ましい。

【００５３】このようにすると、解像限界よりも一層微
細なライン幅を持つ第１の回路パターンを良好に形成す
ることができる。

【００５４】

【発明の実施の形態】以下、本発明の各実施形態に係る
パターン形成方法に用いるフォトマスク装置について、
図１及び図２（ａ）、（ｂ）を参照しながら説明する。

【００５５】まず、図１に示す回路パターンを、所定値
（例えば０．１２μｍ）以下のライン幅を持つ第１の回
路パターンＡと、所定値（例えば０．１２μｍ）よりも
大きいライン幅を持つ第２の回路パターンＢとに分類す
る。

【００５６】次に、第１の回路パターンＡを形成するた
めに、ハーフトーン位相シフトマスクからなり、図２
（ａ）に示す第１のフォトマスク１１を作成すると共
に、第２の回路パターンＢを形成するために、バイナリ
マスクからなり、図２（ｂ）に示す第２のフォトマスク
１２を形成する。

【００５７】図２（ａ）に示すように、第１のフォトマ
スク１１は、第１の回路パターンＡと同じ長さを持つ第
１の遮光部１１ａと、該第１の遮光部１１ａから第２の
回路パターンＢとオーバーラップするように延びる第２
の遮光部１１ｂと、第１の遮光部１１ａ及び第２の遮光
部１１ｂの各端部からライン長さ方向にそれぞれ延びる
第３の遮光部１１ｃとを有しており、第１の遮光部１１
ａ、第２の遮光部１１ｂ及び第３の遮光部１１ｃによっ
て、ゲート電極部が構成されている。尚、第１のフォト
マスク１１が、第１の遮光部１１ａのほかに、第２の遮
光部１１ｂ及び第３の遮光部１１ｃを有している理由に
ついては後述する。

【００５８】図２（ｂ）に示すように、第２のフォトマ
スク１２は、パッド部と対応する第１の遮光部１２ａと
配線部と対応する第２の遮光部１２ｂとを有している。

【００５９】（第１の実施形態）以下、第１のフォトマ
スク１１及び第２のフォトマスク１２を用いて行なう第
１の実施形態に係るパターン形成方法について、図３
（ａ）〜（ｂ）、図４（ａ）、（ｂ）、図５（ａ）、
（ｂ）、図６（ａ）、（ｂ）及び図７（ａ）、（ｂ）を
参照しながら説明する。尚、図３〜図７の各（ａ）は、
図１における中央部（Ｙ−Ｙ’線で示す部分）と対応す
る部分の断面構造を示しており、図３〜図７の各（ｂ）
は、図１における中央部（Ｙ−Ｙ’線で示す部分）と対
応する部分の平面構造を示している。

【００６０】まず、図３（ａ）に示すように、半導体基
板１００の上に、導電膜としてのポリシリコン膜１０１
と絶縁膜としてのシリコン酸窒化膜１０２を順次堆積し
た後、シリコン酸窒化膜１０２の上にポジ型の第１のレ
ジスト膜１０３を塗布する。シリコン酸窒化膜１０２
は、露光光の屈折率及び反射係数を調整して、露光光の
反射率を５％以内に抑制する機能を有し、反射防止膜と
しての働きをする。

【００６１】次に、第１のレジスト膜１０３に対して、
第１のフォトマスク１１を介してＫｒＦエキシマレーザ
（波長：２４８ｎｍ）１０４を照射する第１回目の露光
を行なって、図３（ｂ）に示すように、第１のレジスト
膜１０３に第１のマスクパターン１０５を形成する。第
１回目の露光は、ＮＡ＝０．６５に設定された四重極照
明により行なう。

【００６２】第１のマスクパターン１０５は、第１のパ
ターン部１０５ａ、第２のパターン部１０５ｂ及び第３
のパターン部１０５ｃ（各ライン幅＝Ｌｍ）を有してお
り、第１のパターン部１０５ａは第１のフォトマスク１
１の第１の遮光部１１ａと対応し、第２のパターン部１
０５ｂは第１のフォトマスク１１の第２の遮光部１１ｂ
と対応し、第３のパターン部１０５ｃは第１のフォトマ
スク１１の第３の遮光部１１ｃと対応する。

【００６３】次に、第１のレジスト膜１０３を現像し
て、図４（ａ）、（ｂ）に示すように、第１のマスクパ
ターン１０５と対応する形状を持つ第１のレジストパタ
ーン１０３Ｐ（ライン幅＝Ｌｒ）を形成した後、該第１
のレジストパターン１０３Ｐをマスクとしてシリコン酸
窒化膜１０２に対してエッチングを行なって、シリコン
酸窒化膜１０２からなるハードマスク１０２Ｐ（ライン
幅＝Ｌｈ＝Ｌｒ）を形成する。その後、第１のレジスト
パターン１０３Ｐをアッシングにより除去した後、ポリ
シリコン膜１０１の表面を洗浄する。尚、ハードマスク
１０２Ｐは第１のレジストパターン１０３Ｐの下側に位
置するため、図４（ｂ）においてはハードマスク１０２
Ｐは図示されていない。

【００６４】次に、図５（ａ）、（ｂ）に示すように、
ハードマスク１０２Ｐ及びポリシリコン膜１０１の上に
全面に亘って、ポジ型の第２のレジスト膜１０６を塗布
した後、該第２のレジスト膜１０６に対して、第２のフ
ォトマスク１２を介してＫｒＦエキシマレーザ１０７を
照射する第２回目の露光を行なって、図５（ｂ）に示す
ように、第２のレジスト膜１０６に第２のマスクパター
ン１０８を形成する。第２回目の露光は、ＮＡ＝０．６
０に設定された四重極照明により、通常と同じく、σ＝
０．７の照明条件で行なう。このような露光条件を用い
る理由は、第２回目の露光においては、第１回目の露光
に比べて、パターンのライン幅が大きいこと及びスペー
ス部を優先する必要があるためである。

【００６５】次に、第２のレジスト膜１０６を現像し
て、図６（ａ）、（ｂ）に示すように、第２のレジスト
パターン１０６Ｐを形成する。尚、第２のレジスト膜１
０６に対して現像を行なうと、図６（ｂ）に示すよう
に、ハードマスク１０２Ｐが露出する。

【００６６】次に、ハードマスク１０２Ｐ及び第２のレ
ジストパターン１０６Ｐをマスクとしてポリシリコン膜
１０１に対してエッチングを行なって、図７（ａ）、
（ｂ）に示すように、ポリシリコンパターン１０１Ｐ
（ライン幅＝Ｌｐ）を形成する。

【００６７】以下、第１のフォトマスク１１の第１、第
２及び第３の遮光部１１ａ、１１ｂ、１１ｃの遮光率、
並びに第１のフォトマスク１１の第１、第２及び第３の
遮光部１１ａ、１１ｂ、１１ｃと第１のマスクパターン
１０５の第１、第２及び第３のパターン部１０５ａ、１
０５ｂ、１０５ｃとの関係について説明する。

【００６８】図８（ａ）、（ｂ）は、孤立ラインパター
ンの光強度をシミュレーションした結果を示しており、
図８（ａ）は、ハーフトーン位相シフトマスクを用いた
ときのマスク遮光部の光透過率と、孤立パターンのフォ
ーカスを０．２μｍに設定したときの光コントラストと
の関係（コントラストの透過率依存性）を示し、図８
（ｂ）は、マスク遮光部の光透過率を１６％に設定する
と共にマスク遮光部のライン幅を０．１２μｍに設定し
たときの、片側のマスクリサイズ量と焦点深度（ＤＯ
Ｆ）との関係（焦点深度の片側マスクリサイズ値依存
性）を示している。尚、シミュレーションの条件として
は、露光光の波長λを２４８ｎｍに設定し、露光装置の
開口数ＮＡを０．６５に設定し、四重極照明（ｘ、ｙ＝
（±０．５，±０．５）、ｒ＝０．２を用いるとした。
図９は、四重極照明の照明分布図及び該分布図における
ｘ、ｙ及びｒ（ＮＡ及びλにより規格化された値）を示
している。

【００６９】図８（ａ）から、マスク遮光部の光透過率
が大きくなればなるほど光コントラストが高くなること
が分かると共に、マスク遮光部の光透過率が０〜１６％
の範囲内では、光透過率が大きくなれば光コントラスト
が急激に高くなることが分かる。また、図８（ａ）か
ら、四重極の照明条件でハーフトーン位相シフトマスク
を用いる場合に、４．５以上のコントラストを得るため
には１０％以上の光透過率が必要であることが分かる。
このため、第１の実施形態においては、第１のフォトマ
スク１１の遮光部の光透過率が２０％であるハーフトー
ン位相シフトマスクを用いる。

【００７０】図８（ｂ）から、片側マスクリサイズ値が
＋０．０２μｍのときに焦点深度が最も大きくなること
が分かる。このため、第１の実施形態においては、片側
マスクリサイズ値を０．０２μｍに設定する。

【００７１】従って、第１のフォトマスク１１の第１、
第２及び第３の遮光部１１ａ、１１ｂ、１１ｃの各ライ
ン幅を０．１６μｍ（ポリシリコンパターン１０１Ｐの
所望のライン幅（＝０．１２μｍ）に片側マスクリサイ
ズ値（０．０２μｍ）の２倍を加えた値）に設定してお
くと共に、図３（ｂ）に示したＫｒＦエキシマレーザ１
０４の照射（第１回目の露光）をオーバー露光に設定
し、第１のレジスト膜１０３に転写された第１のマスク
パターン１０５のライン幅Ｌｍがポリシリコンパターン
１０１のライン幅Ｌｐと等しくなるようにする。

【００７２】このように、第１のフォトマスク１１の第
１、第２及び第３の遮光部１１ａ、１１ｂ、１１ｃの各
ライン幅を、ポリシリコンパターン１０１のライン幅Ｌ
ｍにプラスのマスクリサイズ値を加えた値に設定する
と、ポリシリコンパターン１０１のライン幅Ｌｍが解像
限界（０．３５×λ／ＮＡ）以下であっても、第１のレ
ジスト膜１０３に第１のマスクパターン１０５を良好に
転写することができる。そして、第１回目の露光をオー
バー露光に設定して、第１のマスクパターン１０５のラ
イン幅Ｌｍがポリシリコンパターン１０１のライン幅Ｌ
ｐと等しくなるようにするため、ポリシリコンパターン
１０１Ｐは所定のライン幅Ｌｐを有する。

【００７３】一方、所定値よりも大きいライン幅を持つ
パターンが形成された第２のフォトマスク１２として
は、バイナリマスク（クロム：透過率０）を用いると共
に、片側マスクリサイズ値を−０．０１μｍに設定す
る。このようにバイナリマスクを用いると、面積の大き
いパターン部においてもサイドローブの影響を殆ど受け
ることなく第２回目の露光を行なうことができる。ま
た、片側マスクリサイズ値をマイナスに設定するため、
スペース部に露光光が入射し易くなるので、スペース部
を安定して形成することができる。

【００７４】第１の実施形態によると、図１に示す回路
パターンを、所定値以下のライン幅を持つ第１の回路パ
ターンＡが描かれた第１のフォトマスク１１と、所定値
よりも大きいライン幅を持つ第２の回路パターンＢが描
かれた第２のフォトマスク１２とに分離したため、フォ
トマスクの透過率及びマスクリサイズ値をライン幅に応
じてそれぞれ最適化することができる。

【００７５】所定値以下のライン幅を持つ第１の回路パ
ターンＡにおいては、第１のフォトマスク１１の第１、
第２及び第３の遮光部１１ａ、１１ｂ、１１ｃのマスク
リサイズ値をプラスに設定すると共にオーバー露光を行
なって、第１、第２及び第３の遮光部１１ａ、１１ｂ、
１１ｃよりも小さいライン幅を有する第１のマスクパタ
ーン１０５の第１、第２及び第３のパターン部１０５
ａ、１０５ｂ、１０５ｃを形成することにより、微細な
ライン幅を持つゲート電極を形成することができる。す
なわち、ポリシリコンパターン１０１Ｐのライン幅Ｌｐ
が解像限界（０．３５×λ／ＮＡ）以下になっても、第
１のフォトマスク１１の第１、第２及び第３の遮光部１
１ａ、１１ｂ、１１ｃのライン幅はポリシリコンパター
ン１０１Ｐのライン幅Ｌｐよりも大きいため、露光光が
第１のフォトマスク１１の第１、第２及び第３の遮光部
１１ａ、１１ｂ、１１ｃの裏側に回り込む事態を抑制で
き、第１、第２及び第３の遮光部１１ａ、１１ｂ、１１
ｃは露光光を確実に遮光するので、解像限界以下の微細
なライン幅を持つポリシリコンパターン１０１Ｐからな
るゲート電極を確実に形成することができる。

【００７６】一方、所定値よりも大きいライン幅を持つ
第２の回路パターンＢにおいては、第２のフォトマスク
１２の第１及び第２の遮光部１２ａ、１２ｂのマスクリ
サイズ値をマイナスに設定すると共にアンダー露光を行
なって、第１及び第２の遮光部１２ａ、１２ｂよりも大
きいライン幅を有する第２のマスクパターンを形成する
ことにより、微細なスペースを有するスペース部を形成
することができる。

【００７７】また、第２の回路パターンＢは、バイナリ
マスクからなる第２のフォトマスク１２を用いて形成す
るため、サイドローブの影響を受け難いので、微細なス
ペースを有するスペース部を形成することができる。

【００７８】従って、第１の実施形態によると、０．１
２μｍのライン幅を持つゲート電極を確実に形成するこ
とができると共に、ゲート電極と配線との間に０．１８
μｍのスペース幅を持つスペース部を形成することがで
きた。

【００７９】ところで、第１のフォトマスク１１を用い
て形成されたハードマスク１０２Ｐと、第２のフォトマ
スク１２を用いて形成された第２のレジストパターン１
０６Ｐとをマスクにしてポリシリコン膜１０１に対して
エッチングを行なって、ポリシリコンパターン１０１Ｐ
を形成するため、第１のフォトマスク１１と第２のフォ
トマスク１２とが位置ずれして、第１のマスクパターン
１０５のゲート電極部と、第２のマスクパターン１０８
のパッド部（第２のフォトマスク１２の第１の遮光部１
２ａと対応する部分）との間に隙間が形成されてしまう
事態を防止するため、第１のフォトマスク１１には、第
１の遮光部１１ａから第２の回路パターンＢの第１の遮
光部１２ａとオーバーラップするように延びる第２の遮
光部１１ｂが設けられている。

【００８０】従って、図６（ａ）、（ｂ）に示すよう
に、第２のレジストパターン１０６Ｐを形成すると、ゲ
ート電極におけるパッド側の領域において、第２のレジ
ストパターン１０６Ｐの端部とハードマスク１０２Ｐの
端部とが重なる。

【００８１】ところで、微細なライン幅を持つパターン
が形成された第１のマスクパターン１０５においては、
実際の露光を行なったときにライン端部が大きく後退す
るのが通常である。

【００８２】従って、第１のフォトマスク１１には、第
１のマスクパターン１０５のライン端部の後退量と等し
い長さを持つ第３の遮光部１１ｃが第１の遮光部１１ａ
及び第２の遮光部１１ｂの各端部にそれぞれ付加するＯ
ＰＣ（Optical Proximity Correction）処理を行なって
いる。

【００８３】ところで、四重極照明によると、ラインが
垂直方向に交わるパターン（Ｔ字型のパターン）におい
ては、パターン同士の干渉性が高いため、パッド部と接
続するゲート電極部ではライン幅の光強度分布にばらつ
きが生じるという問題がある。

【００８４】ところが、第１の実施形態のように、ライ
ン幅に応じて異なるフォトマスクを用いると、パッド部
とゲート電極部とは異なるフォトマスクを用いて露光さ
れるため、パターン同士の干渉が避けられるので、ライ
ン幅の寸法均一性を向上させることができる。

【００８５】（第２の実施形態）以下、第２の実施形態
に係るパターン形成方法について図１０（ａ）〜（ｃ）
及び図１１（ａ）〜（ｃ）を参照しながら説明する。

【００８６】第２の実施形態においては、所定値（例え
ば０．１２μｍ）以下のライン幅を持つ第１の回路パタ
ーンＡが描かれたハーフトーン型位相シフトマスクから
なる第１のフォトマスク１１と、所定値（例えば０．１
２μｍ）よりも大きいライン幅を持つ第２の回路パター
ンＢが描かれたハーフトーン型位相シフトマスクからな
る第２のフォトマスク１２とを用いる。

【００８７】まず、図１０（ａ）に示すように、半導体
基板２００の上にポリシリコン膜２０１及びシリコン酸
化膜２０２を順次堆積した後、シリコン酸化膜２０２の
上に第１の反射防止膜２０３を介してポジ型の第１のレ
ジスト膜２０４を塗布する。その後、第１の実施形態と
同様、第１のレジスト膜２０４に対して、第１のフォト
マスク１１を介してＫｒＦエキシマレーザ（波長：２４
８ｎｍ）２０５を照射する第１回目の露光を行なう。

【００８８】次に、第１のレジスト膜２０４を現像し
て、図１０（ｂ）に示すように、０.１２μｍのライン
幅を有する第１のレジストパターン２０４Ｐを形成した
後、該第１のレジストパターン２０４Ｐをマスクとして
シリコン酸化膜２０２及び第１の反射防止膜２０３に対
して順次エッチングを行なって、０．１２μｍのライン
幅を有する第１の反射防止膜パターン２０３Ｐ及びハー
ドマスク２０２Ｐを形成する。

【００８９】次に、第１のレジストパターン２０４Ｐ及
び第１の反射防止膜パターン２０３Ｐをアッシングによ
り除去した後、図１０（ｃ）に示すように、ハードマス
ク２０２Ｐに対してフッ酸２０６を用いるウエットエッ
チングを行なう。この際、ウエットエッチングの時間を
調整することにより、ハードマスク２０２Ｐのライン幅
を０．１０μｍに縮小する。

【００９０】次に、図１１（ａ）に示すように、ハード
マスク２０２Ｐ及びポリシリコン膜２０１の上に、第２
の反射防止膜２０７を介してポジ型の第２のレジスト膜
２０８を塗布した後、第１の実施形態と同様、第２のレ
ジスト膜２０８に対して、第２のフォトマスク１２を介
してＫｒＦエキシマレーザ２０９を照射する第２回目の
露光を行なう。

【００９１】次に、第２のレジスト膜２０８を現像し
て、図１１（ｂ）に示すように、第２のレジストパター
ン２０８Ｐを形成した後、該第２のレジストパターン２
０８Ｐをマスクとして第２の反射防止膜２０７にエッチ
ングを行なって第２の反射防止膜パターン２０７Ｐを形
成する。このようにすると、ハードマスク２０２Ｐが露
出する。

【００９２】次に、ハードマスク２０２Ｐ及び第２のレ
ジストパターン２０８Ｐをマスクとしてポリシリコン膜
２０１に対してエッチングを行なって、図１１（ｃ）に
示すように、ポリシリコンパターン２０１Ｐを形成す
る。

【００９３】第２の実施形態においては、シリコン酸化
膜２０２に対して第１のレジストパターン２０４Ｐをマ
スクとしてドライエッチングを行なって、０．１２μｍ
のライン幅を有するハードマスク２０２Ｐを形成した
後、該ハードマスク２０２Ｐに対してウエットエッチン
グを行なってハードマスク２０２Ｐのライン幅を縮小す
るため、第１のレジストパターン２０４Ｐに比べてより
微細なライン幅を持つハードマスク２０２Ｐを形成する
ことができる。

【００９４】尚、ハードマスク２０２Ｐがウエットエッ
チングにより縮小されるため、第１のフォトマスク１１
と第２のフォトマスク１２とのオーバーラップ量は０．
３０μｍ程度に設定する。

【００９５】第２の実施形態によると、ゲート電極を形
成するためのマスクとなるハードマスク２０２Ｐのみを
単独で縮小することができるので、パッド部及び配線の
寸法を考慮することなく、微細なライン幅を持つゲート
電極を形成することができる。

【００９６】第２の実施形態においては、第２のフォト
マスク１２として、透過率が３％のハーフトーン型位相
シフトマスクを用いると共に、第１及び第２の遮光部１
２ａ、１２ｂの片側マスクリサイズ値を−０．０２μｍ
に設定した。また、第２回目の露光は、ＮＡ＝０．６５
に設定された四重極照明により、σ＝０．５の照明条件
で行なう。

【００９７】このようにすることにより、微細なスペー
ス幅を有するスペース部に光が入射し易くなるので、解
像度及び露光マージンが向上する。従って、クロムマス
クを用いる第１の実施形態に比べて、光コントラストが
向上するので、第２のレジストパターン２０８Ｐを安定
して形成することができると共に、より微細なスペース
幅を有するスペース部を形成することができる。

【００９８】従って、第２の実施形態によると、０．１
０μｍのライン幅を有するポリシリコンパターン２０１
Ｐからなるゲート電極を形成することができると共に、
ゲート電極と配線との間に０．１５μｍのスペース幅を
有するスペース部を形成することができた。尚、ゲート
電極部と配線部とは異なる露光工程により形成されるた
め、ゲート電極と配線との間のスペース部としては、位
置合わせ用のマージンだけの寸法があればよいので、
０．１５μｍよりも縮小することは可能である。

【００９９】尚、第２の実施形態においては、ウエット
エッチングによってハードマスク２０２Ｐを縮小した
が、これに代えて、第１のレジストパターン２０４Ｐを
マスクとしてシリコン酸化膜２０２及び第１の反射防止
膜２０３に対してドライエッチングを行なう際にオーバ
ーエッチングを行なって、ハードマスク２０２Ｐのライ
ン幅を小さくしたり又は第１の反射防止膜パターン２０
３Ｐのライン幅を小さくしたりしてもよい。

【０１００】（第３の実施形態）以下、第３の実施形態
に係るパターン形成方法について、図１２（ａ）、
（ｂ）、図１３（ａ）、（ｂ）、図１４（ａ）、
（ｂ）、図１５（ａ）、（ｂ）及び図１６（ａ）、
（ｂ）を参照しながら説明する。

【０１０１】第３の実施形態においては、所定値（例え
ば０．１２μｍ）以下のライン幅を持つ第１の回路パタ
ーンＡが描かれたバイナリマスクからなる第１のフォト
マスク１１と、所定値（例えば０．１２μｍ）よりも大
きいライン幅を持つ第２の回路パターンＢが描かれたバ
イナリマスクからなる第２のフォトマスク１２とを用い
る。

【０１０２】まず、図１２（ａ）に示すように、半導体
基板３００の上にポリシリコン膜３０１及びシリコン酸
窒化膜３０２を順次堆積した後、シリコン酸窒化膜３０
２の上に第１の反射防止膜３０３を介してポジ型の第１
のレジスト膜３０４を塗布する。

【０１０３】次に、第１のレジスト膜３０４に対して、
第２のフォトマスク１２を介してＫｒＦエキシマレーザ
３０５を照射する第１回目の露光を行なって、図１２
（ｂ）に示すように、第１のレジスト膜３０４に第１の
マスクパターン３０６を形成する。

【０１０４】次に、図１３（ａ）、（ｂ）に示すよう
に、第１のレジスト膜３０４を現像して第１のレジスト
パターン３０４Ｐを形成した後、第１のレジストパター
ン３０４Ｐをマスクとして第１の反射防止膜３０３にエ
ッチングを行なって第１の反射防止膜パターン３０３Ｐ
を形成する。次に、シリコン酸窒化膜３０２に対して第
１のレジストパターン３０４Ｐをマスクにしてエッチン
グを行なって、ハードマスク３０２Ｐを形成する。その
後、第１のレジストパターン３０４Ｐ及び第１の反射防
止膜パターン３０３Ｐをアッシングにより除去した後、
ポリシリコン膜３０１の表面を洗浄する。

【０１０５】次に、図１４（ａ）に示すように、ハード
マスク３０２Ｐ及びポリシリコン膜３０１の上に、第２
の反射防止膜３０７を介してポジ型の第２のレジスト膜
３０８を塗布した後、該第２のレジスト膜３０８に対し
て、第１のフォトマスク１１を介してＫｒＦエキシマレ
ーザ３０９を照射する第２回目の露光を行なって、図１
４（ｂ）に示すように、第２のレジスト膜３０８に第２
のマスクパターン３１０を形成する。

【０１０６】次に、第２のレジスト膜３０８を現像し
て、図１５（ａ）、（ｂ）に示すように、第２のレジス
トパターン３０８Ｐ（ライン幅＝Ｌｒ）を形成した後、
第２の反射防止膜３０７に対して、第２のレジストパタ
ーン３０８Ｐをマスクにしてオーバーエッチングを行な
って、第２のレジストパターン３０８Ｐのライン幅を縮
小すると共に、ライン幅が縮小された第２のレジストパ
ターン３０８Ｐと同じライン幅を有する第２の反射防止
膜パターン３０７Ｐを形成する。このようにすると、ハ
ードマスク３０２Ｐが露出する。

【０１０７】次に、ポリシリコン膜３０１に対して、ハ
ードマスク３０２Ｐ、第２のレジストパターン３０８Ｐ
及び第２の反射防止膜パターン３０７Ｐをマスクとして
エッチングを行なって、図１６（ａ）、（ｂ）に示すよ
うに、ポリシリコンパターン３０１Ｐを形成する。

【０１０８】第３の実施形態によると、第２の反射防止
膜パターン３０７Ｐを形成する際にオーバーエッチング
を行なって、第２のレジストパターン３０８Ｐ及び第２
の反射防止膜パターン３０７Ｐのライン幅を縮小するの
で、０．１μｍのライン幅を有するポリシリコンパター
ン３０１Ｐからなるゲート電極を形成することができ
る。

【０１０９】ところで、シリコン酸窒化膜３０２からな
るハードマスク３０２Ｐはエッチングによりライン幅を
太くすることが容易である。従って、第３の実施形態に
よると、通常の露光により解像できるスペース幅よりも
微細なスペース幅（Ｓｐ＝０．２０μｍ）を有するスペ
ース部を形成することができる。

【０１１０】第３の実施形態によると、第２のフォトマ
スク１２を用いてハードマスク３０２Ｐを形成すると共
に、第１のフォトマスク１１を用いて第２のレジストパ
ターン３０８Ｐを形成するため、ドライエッチングの負
担を少なくして微細ラインと微細スペースとの両立を図
ることができる。

【０１１１】尚、第１及び第３の実施形態においては、
ハードマスクを形成するための絶縁膜としてシリコン酸
窒化膜を用い、第２の実施形態においては、ハードマス
クを形成するための絶縁膜としてシリコン酸化膜を用い
たが、これに代えて、下地となる被加工膜例えばポリシ
リコン膜に対して選択性を有する膜を適宜用いることが
できる。

【０１１２】

【発明の効果】本発明に係るフォトマスク装置及びパタ
ーン形成方法によると、第１及び第２のフォトマスクの
各透過率及び各マスクリサイズ値をライン幅に応じてそ
れぞれ最適化することにより、スペース部の寸法の拡大
を招くことなく、ライン部の幅寸法を低減することがで
きる。

【図面の簡単な説明】

【図１】（ａ）は、本発明の各実施形態に係るパターン
形成方法により形成される回路パターンの平面図であ
る。

【図２】（ａ）は第１のフォトマスクの遮光部を示す平
面図であり、（ｂ）は第２のフォトマスクの遮光部を示
す平面図である。

【図３】（ａ）、（ｂ）は第１の実施形態に係るパター
ン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図４】（ａ）、（ｂ）は第１の実施形態に係るパター
ン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図５】（ａ）、（ｂ）は第１の実施形態に係るパター
ン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図６】（ａ）、（ｂ）は第１の実施形態に係るパター
ン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図７】（ａ）、（ｂ）は第１の実施形態に係るパター
ン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図８】（ａ）は、孤立ラインパターンの光強度をシミ
ュレーションすることにより得られたコントラストの透
過率依存性を示す特性図であり、（ｂ）は孤立ラインパ
ターンの光強度をシミュレーションすることにより得ら
れた焦点深度の片側マスクリサイズ値依存性を示す特性
図である。

【図９】四重極照明の照明分布図におけるｘ、ｙ及びｒ
を説明する平面図である。

【図１０】（ａ）〜（ｃ）は第２の実施形態に係るパタ
ーン形成方法の各工程を示す断面図である。

【図１１】（ａ）〜（ｃ）は第２の実施形態に係るパタ
ーン形成方法の各工程を示す断面図である。

【図１２】（ａ）、（ｂ）は第３の実施形態に係るパタ
ーン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図１３】（ａ）、（ｂ）は第３の実施形態に係るパタ
ーン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図１４】（ａ）、（ｂ）は第３の実施形態に係るパタ
ーン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図１５】（ａ）、（ｂ）は第３の実施形態に係るパタ
ーン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図１６】（ａ）、（ｂ）は第３の実施形態に係るパタ
ーン形成方法の一工程を示し、（ａ）は断面図であり、
（ｂ）は平面図である。

【図１７】（ａ）は孤立ラインパターンのライン幅を説
明する図であり、（ｂ）及び（ｃ）は、（ａ）に示す孤
立ラインパターンをレジスト膜に転写したときの光強度
分布を示し、（ｂ）はライン幅Ｌが０．３１×λ／ＮＡ
の場合であり、（ｃ）はライン幅Ｌが０．５×λ／ＮＡ
の場合である。

【図１８】λ／ＮＡで規格化されたライン幅とマスク直
下の光強度との関係を示す図である。

【図１９】（ａ）〜（ｄ）は従来のパターン形成方法の
各工程を示す図であり、左側の図面は平面図であり、右
側の図面は断面図である。

【符号の説明】

Ａ 第１の回路パターン Ｂ 第２の回路パターン １１ 第１のフォトマスク １１ａ 第１の遮光部 １１ｂ 第２の遮光部 １１ｃ 第３の遮光部 １２ 第２のフォトマスク １２ａ 第１の遮光部 １２ｂ 第２の遮光部 １００ 半導体基板 １０１ ポリシリコン膜 １０１Ｐ ポリシリコンパターン １０２ シリコン酸窒化膜 １０２Ｐ ハードマスク １０３ 第１のレジスト膜 １０３Ｐ 第１のレジストパターン １０４ ＫｒＦエキシマレーザ １０５ 第１のマスクパターン １０５ａ 第１のパターン部 １０５ｂ 第２のパターン部 １０５ｃ 第３のパターン部 １０６ 第２のレジスト膜 １０６Ｐ 第２のレジストパターン １０７ ＫｒＦエキシマレーザ １０８ 第２のマスクパターン ２００ 半導体基板 ２０１ ポリシリコン膜 ２０１Ｐ ポリシリコンパターン ２０２ シリコン酸化膜 ２０２Ｐ ハードマスク ２０３ 第１の反射防止膜 ２０３Ｐ 第１の反射防止膜パターン ２０４ 第１のレジスト膜 ２０４Ｐ 第１のレジストパターン ２０５ ＫｒＦエキシマレーザ ２０６ フッ酸 ２０７ 第２の反射防止膜 ２０７Ｐ 第２の反射防止膜パターン ２０８ 第２のレジスト膜 ２０８Ｐ 第２のレジストパターン ２０９ ＫｒＦエキシマレーザ ３００ 半導体基板 ３０１ ポリシリコン膜 ３０１Ｐ ポリシリコンパターン ３０２ シリコン酸窒化膜 ３０２Ｐ ハードマスク ３０３ 第１の反射防止膜 ３０３Ｐ 第１の反射防止膜パターン ３０４ 第１のレジスト膜 ３０４Ｐ 第１のレジストパターン ３０５ ＫｒＦエキシマレーザ ３０６ 第１のマスクパターン ３０７ 第２の反射防止膜 ３０７Ｐ 第２の反射防止膜パターン ３０８ 第２のレジスト膜 ３０８Ｐ 第２のレジストパターン ３０９ ＫｒＦエキシマレーザ ３１０ 第２のマスクパターン

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/302 Ｊ 21/88 Ｂ Ｆターム(参考） 2H095 BA05 BA12 BB02 BB03 BB14 BB36 BC08 4M104 BB01 CC05 DD62 DD64 DD71 GG09 GG14 HH14 5F004 DB02 EA00 EA01 EA06 EA07 EA09 EA10 EA22 EB02 5F033 HH04 QQ01 QQ04 QQ08 QQ19 QQ28 VV06 XX03 5F046 AA13 AA25 BA03 BA08 CA04 CB17 CB23 PA04

Claims (15)

【特許請求の範囲】
1. 【請求項１】 電極及び配線を有する複数の回路パター
   ンのうちライン幅が所定値以下である第１の回路パター
   ンのみが描かれた第１のフォトマスクと、 前記複数の回路パターンのうちライン幅が所定値よりも
   大きい第２の回路パターンのみが描かれた第２のフォト
   マスクとを備えていることを特徴とするフォトマスク装
   置。
2. 【請求項２】 前記所定値は、０．３５×λ／ＮＡ（但
   し、λは露光光の波長であり、ＮＡは露光装置の開口数
   である）であることを特徴とする請求項１に記載のフォ
   トマスク装置。
3. 【請求項３】 前記第１の回路パターンはゲート電極の
   パターンであり、前記第２の回路パターンはゲート電極
   以外のパターンであることを特徴とする請求項１に記載
   のフォトマスク装置。
4. 【請求項４】 電極及び配線を有する複数の回路パター
   ンのうちライン幅が所定値以下である第１の回路パター
   ンのみが描かれた第１のフォトマスクと、前記複数の回
   路パターンのうちライン幅が所定値よりも大きい第２の
   回路パターンのみが描かれた第２のフォトマスクとを作
   成する工程と、 導電膜に対して、前記第１のフォトマスクを用いて形成
   された第１のマスクパターンと、前記第２のフォトマス
   クを用いて形成された第２のマスクパターンとをマスク
   にしてエッチングを行なって、前記導電膜からなる電極
   及び配線を形成する工程とを備えていることを特徴とす
   るパターン形成方法。
5. 【請求項５】 電極及び配線を有する複数の回路パター
   ンのうちライン幅が所定値以下である第１の回路パター
   ンのみが描かれた第１のフォトマスクと、前記複数の回
   路パターンのうちライン幅が所定値よりも大きい第２の
   回路パターンのみが描かれた第２のフォトマスクとを作
   成する工程と、 導電膜の上に絶縁膜を堆積する工程と、 前記絶縁膜の上にポジ型の第１のレジスト膜を塗布する
   工程と、 前記第１のレジスト膜に前記第１のフォトマスクを介し
   て第１の露光光を照射して前記第１のレジスト膜に前記
   第１の回路パターンを転写した後、前記第１のレジスト
   膜を現像して第１のレジストパターンを形成する工程
   と、 前記絶縁膜に対して前記第１のレジストパターンをマス
   クにしてエッチングを行なって、前記絶縁膜からなるハ
   ードマスクを形成する工程と、 前記導電膜の上にポジ型の第２のレジスト膜を塗布する
   工程と、 前記第２のレジスト膜に前記第２のフォトマスクを介し
   て第２の露光光を照射して前記第２のレジスト膜に前記
   第２の回路パターンを転写した後、前記第２のレジスト
   膜を現像して第２のレジストパターンを形成する工程
   と、 前記導電膜に対して、前記ハードマスク及び前記第２の
   レジストパターンをマスクにしてエッチングを行なっ
   て、前記導電膜からなる電極及び配線を形成する工程と
   を備えていることを特徴とするパターン形成方法。
6. 【請求項６】 電極及び配線を有する複数の回路パター
   ンのうちライン幅が所定値以下である第１の回路パター
   ンのみが描かれた第１のフォトマスクと、前記複数の回
   路パターンのうちライン幅が所定値よりも大きい第２の
   回路パターンのみが描かれた第２のフォトマスクとを作
   成する工程と、 導電膜の上に絶縁膜を堆積する工程と、 前記絶縁膜の上にポジ型の第１のレジスト膜を塗布する
   工程と、 前記第１のレジスト膜に前記第２のフォトマスクを介し
   て第１の露光光を照射して前記第１のレジスト膜に前記
   第２の回路パターンを転写した後、前記第１のレジスト
   膜を現像して第１のレジストパターンを形成する工程
   と、 前記絶縁膜に対して前記第１のレジストパターンをマス
   クにしてエッチングを行なって、前記絶縁膜からなるハ
   ードマスクを形成する工程と、 前記導電膜の上にポジ型の第２のレジスト膜を塗布する
   工程と、 前記第２のレジスト膜に前記第１のフォトマスクを介し
   て第２の露光光を照射して前記第２のレジスト膜に前記
   第１の回路パターンを転写した後、前記第２のレジスト
   膜を現像して第２のレジストパターンを形成する工程
   と、 前記導電膜に対して、前記ハードマスク及び前記第２の
   レジストパターンをマスクにしてエッチングを行なっ
   て、前記導電膜からなる電極及び配線を形成する工程と
   を備えていることを特徴とするパターン形成方法。
7. 【請求項７】 前記所定値は、０．３５×λ／ＮＡ（但
   し、λは露光光の波長であり、ＮＡは露光装置の開口数
   である）であることを特徴とする請求項４〜６のいずれ
   か１項に記載のパターン形成方法。
8. 【請求項８】 前記第１の回路パターンはゲート電極の
   パターンであり、前記第２の回路パターンはゲート電極
   以外のパターンであることを特徴とする請求項４〜６の
   いずれか１項に記載のパターン形成方法。
9. 【請求項９】 前記第１の回路パターンは、前記第２の
   回路パターンと隣接する部位に前記第２の回路パターン
   と重なるように延びるオーバーラップ部を有しているこ
   とを特徴とする請求項４〜６のいずれか１項に記載のパ
   ターン形成方法。
10. 【請求項１０】 前記第１のフォトマスクはハーフトー
    ン型位相シフトマスクであることを特徴とする請求項４
    〜６のいずれか１項に記載のパターン形成方法。
11. 【請求項１１】 前記ハーフトーン型位相シフトマスク
    の遮光部の光透過率は１０％以上であることを特徴とす
    る請求項１０に記載のパターン形成方法。
12. 【請求項１２】 前記第１の回路パターンはプラスのマ
    スクリサイズ値を有していることを特徴とする請求項４
    〜６のいずれか１項に記載のパターン形成方法。
13. 【請求項１３】 前記絶縁膜は前記第１の露光光に対し
    て反射防止効果を有していることを特徴とする請求項５
    に記載のパターン形成方法。
14. 【請求項１４】 前記ハードマスクを形成する工程と前
    記第２のレジスト膜を塗布する工程との間に、ウエット
    エッチングにより前記ハードマスクのライン幅を縮小す
    る工程を備えていることを特徴とする請求項５に記載の
    パターン形成方法。
15. 【請求項１５】 前記第２のレジスト膜を塗布する工程
    は、前記導電膜の上に反射防止膜を介して前記第２のレ
    ジスト膜を塗布する工程を含み、前記第２のレジストパ
    ターンを形成する工程と前記導電膜に対してエッチング
    を行なう工程との間に、前記反射防止膜に対して前記第
    ２のレジストパターンをマスクにしてオーバーエッチン
    グを行なって、前記第２のレジストパターンのライン幅
    よりも小さいライン幅を持つ反射防止膜パターンを形成
    する工程を備え、前記導電膜に対してエッチングを行な
    う工程は、前記ハードマスク、前記第２のレジストパタ
    ーン及び前記反射防止膜パターンをマスクにしてエッチ
    ングを行なう工程を含むことを特徴とする請求項７に記
    載のパターン形成方法。