CN107578987A - 一种栅极双重曝光图案化方法 - Google Patents
一种栅极双重曝光图案化方法 Download PDFInfo
- Publication number
- CN107578987A CN107578987A CN201710701161.7A CN201710701161A CN107578987A CN 107578987 A CN107578987 A CN 107578987A CN 201710701161 A CN201710701161 A CN 201710701161A CN 107578987 A CN107578987 A CN 107578987A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- grid
- mask layer
- double exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种栅极双重曝光图案化方法，包括：利用具有第一光刻图案的第一光阻层对第一平坦化层和硬掩膜层进行刻蚀以将第一光刻图案转移至硬掩膜层，第一光刻图案对应切线；去除第一平坦化层后于硬掩膜层的上方形成第二平坦化层；利用具有第二光刻图案的第二光阻层对第二平坦化层和硬掩膜层进行刻蚀以将第二光刻图案转移至硬掩膜层，第二光刻图案对应栅氧线；去除第二平坦化层；利用硬掩膜层对栅极层进行刻蚀以形成栅极。本发明的有益效果：解决多晶硅栅极的尺寸以及均匀性难控制的问题以及切线致刻蚀工艺难控制的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种栅极双重曝光图案化方法。
背景技术
在32nm/28nm及以下节点的高阶半导体制造工艺中，由于多晶硅栅极关键尺寸越来越小，已超出单次曝光的工艺极限，所以开始引入双重曝光多晶硅栅极图案化工艺整合方案，即第一次曝光工艺只定义对应栅氧线的线型图案，随后的刻蚀工艺把图案转移到记忆层；然后第二次曝光工艺定义对应切线的切线图案，随后的刻蚀工艺把记忆层的线型图案切断，再一齐刻蚀多晶硅薄膜形成多晶硅栅极。
现有的后切线双重曝光多晶硅栅极图案化工艺整合方案
先形成栅氧线(通过第一步形成的线型图案)，再通过形成切线得到最终的栅极(通过第二步形成的切线图案)，在实际的应用中有两个问题：第一个问题是经过第一步后的多晶硅硬掩膜的线型图案具有一长边，该长边会受到第一步和第二步两次刻蚀的影响，导致比较难控制多晶硅栅极的尺寸以及均匀性，严重影响器件性能和良率；第二个问题是由于切线位置处薄膜结构复杂，导致刻蚀工艺以及工艺控制很困难。
发明内容
针对现有技术中存在的问题，本发明提供了一种能够大大增加双重曝光多晶硅栅极图案化工艺段的健壮性和工艺窗口，提升器件性能、可靠性和良率的栅极双重曝光图案化方法。
本发明采用如下技术方案：
一种栅极双重曝光图案化方法，适用于对一复合结构进行处理以得到栅极，所述复合结构包括由下至上依次设置的衬底、栅极层、硬掩膜层及第一平坦化层；所述方法包括：
步骤S1、利用具有第一光刻图案的第一光阻层对所述第一平坦化层和所述硬掩膜层进行刻蚀以将所述第一光刻图案转移至所述硬掩膜层，所述第一光刻图案对应切线；
步骤S2、去除所述第一平坦化层后于所述硬掩膜层的上方形成第二平坦化层；
步骤S3、利用具有第二光刻图案的第二光阻层对所述第二平坦化层和所述硬掩膜层进行刻蚀以将所述第二光刻图案转移至所述硬掩膜层，所述第二光刻图案对应栅氧线；
步骤S4、去除所述第二平坦化层；
步骤S5、利用所述硬掩膜层对所述栅极层进行刻蚀以形成栅极。
优选的，所述栅极层的材质为多晶硅或非晶态的硅。
优选的，所述硬掩膜层为单层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤a1、利用化学气相沉积方法于所述栅极层的上方沉积二氧化硅或氮氧化硅以形成所述硬掩膜层。
优选的，所述硬掩膜层为双层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤b1、利用化学气相沉积方法于所述栅极层的上方依次沉积二氧化硅及氮氧化硅以形成所述硬掩膜层。
优选的，所述硬掩膜层为三层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤c1、利用化学气相沉积方法于所述栅极层的上方依次沉积二氧化硅、氮氧化硅、二氧化硅以形成所述硬掩膜层。
优选的，所述硬掩膜层为三层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤d1、利用化学气相沉积方法于所述栅极层的上方依次沉积氮氧化硅、二氧化硅、氮氧化硅以形成所述硬掩膜层。
优选的，所述第一平坦层为无定型碳薄膜或旋涂有机绝缘层或旋涂非晶碳层。
优选的，所述第二平坦层为无定型碳薄膜或旋涂有机绝缘层或旋涂非晶碳层。
优选的，所述步骤S1中，采用193nm浸润式光刻工艺或EUV光刻工艺或eBEAM光刻工艺进行刻蚀。
优选的，所述步骤S2中，采用193nm浸润式光刻工艺或极紫外光刻工艺或纳米压印光刻工艺进行刻蚀。
本发明的有益效果：第一次曝光工艺只定义对应切线的第一光刻图案(切线图案)，随后的刻蚀工艺把图案转移到硬掩膜层；然后第二次曝光工艺定义对应栅氧线的第二光刻图案(线型图案)，随后的刻蚀工艺把硬掩膜层的线型图案切断，再一齐刻蚀栅极层形成栅极，长边只经过一次刻蚀，解决多晶硅栅极的尺寸以及均匀性难控制的问题以及切线致刻蚀工艺难控制的问题。
附图说明
图1为本发明的一种优选实施例中，一种栅极双重曝光图案化方法的流程图；
图2-6为本发明的一种优选实施例中，一种栅极双重曝光图案化方法的示意图；
图7为本发明的一种优选实施例中，经过栅极双重曝光图案化后的栅极的扫描电镜图之一；
图8为本发明的一种优选实施例中，硬掩膜层为单层薄膜结构时，硬掩膜层的形成方法的流程图；
图9为本发明的一种优选实施例中，硬掩膜层为双层薄膜结构时，硬掩膜层的形成方法的流程图；
图10为本发明的一种优选实施例中，硬掩膜层为三层薄膜结构时，硬掩膜层的形成方法的流程图之一；
图11为本发明的一种优选实施例中，硬掩膜层为三层薄膜结构时，硬掩膜层的形成方法的流程图之二；
图12为本发明的一种优选实施例中，经过栅极双重曝光图案化后的栅极的扫描电镜图之二；
图13为本发明的一种优选实施例中，经过栅极双重曝光图案化后的栅极的扫描电镜图之三。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1-7所示，一种栅极10双重曝光图案化方法，适用于对一复合结构进行处理以得到栅极10，上述复合结构包括由下至上依次设置的衬底1、栅极10栅极10层2、硬掩膜层3及第一平坦化层4；其特征在于，上述方法包括：
步骤S1、利用具有第一光刻图案6的第一光阻层5对上述第一平坦化层4和上述硬掩膜层3进行刻蚀以将上述第一光刻图案6转移至上述硬掩膜层3，上述第一光刻图案6对应切线；
步骤S2、去除上述第一平坦化层4后于上述硬掩膜层3的上方形成第二平坦化层7；
步骤S3、利用具有第二光刻图案8的第二光阻层9对上述第二平坦化层7和上述硬掩膜层3进行刻蚀以将上述第二光刻图案8转移至上述硬掩膜层3，上述第二光刻图案8对应栅氧线；
步骤S4、去除上述第二平坦化层7；
步骤S5、利用上述硬掩膜层3对上述栅极10栅极10层2进行刻蚀以形成栅极10。
在本实施例中，第一次曝光工艺只定义对应切线的第一光刻图案6(切线图案)，随后的刻蚀工艺把图案转移到硬掩膜层3；然后第二次曝光工艺定义对应栅氧线的第二光刻图案8(线型图案)，随后的刻蚀工艺把硬掩膜层3的线型图案切断，再一齐刻蚀栅极10栅极10层2形成栅极10，长边只经过一次刻蚀，解决多晶硅栅极10的尺寸以及均匀性难控制的问题以及切线致刻蚀工艺难控制的问题。
本发明较佳的实施例中，上述栅极10栅极10层2的材质为多晶硅或非晶态的硅。
如图9所示，本发明较佳的实施例中，上述硬掩膜层3为单层薄膜结构，上述硬掩膜层3的形成方法具体包括：
步骤a1、利用化学气相沉积方法于上述栅极10栅极10层2的上方沉积二氧化硅或氮氧化硅以形成上述硬掩膜层3。
如图10所示，本发明较佳的实施例中，上述硬掩膜层3为双层薄膜结构，上述硬掩膜层3的形成方法具体包括：
步骤b1、利用化学气相沉积方法于上述栅极10栅极10层2的上方依次沉积二氧化硅及氮氧化硅以形成上述硬掩膜层3。
如图11所示，本发明较佳的实施例中，上述硬掩膜层3为三层薄膜结构，上述硬掩膜层3的形成方法具体包括：
步骤c1、利用化学气相沉积方法于上述栅极10栅极10层2的上方依次沉积二氧化硅、氮氧化硅、二氧化硅以形成上述硬掩膜层3。
如图12所示，本发明较佳的实施例中，上述硬掩膜层3为三层薄膜结构，上述硬掩膜层3的形成方法具体包括：
步骤d1、利用化学气相沉积方法于上述栅极10栅极10层2的上方依次沉积氮氧化硅、二氧化硅、氮氧化硅以形成上述硬掩膜层3。
本发明较佳的实施例中，上述第一平坦层为无定型碳薄膜或旋涂有机绝缘层(Organic dielectric layer，ODL)或旋涂非晶碳层(spin on carbon，SOC)。
本发明较佳的实施例中，上述第二平坦层为无定型碳薄膜或旋涂有机绝缘层或旋涂非晶碳层。
本发明较佳的实施例中，上述步骤S1中，采用193nm浸润式光刻工艺或极紫外光刻工艺(Extreme Ultraviolet Lithography，EUV)或纳米压印光刻工艺(eBEAM)进行刻蚀。
本发明较佳的实施例中，上述步骤S2中，采用193nm浸润式光刻工艺或极紫外光刻工艺或纳米压印光刻工艺进行刻蚀。
本发明较佳的实施例中，进行第一次切线工艺的薄膜结构可以入下表所示，
| Film stack | HL 28nm proposal |
| Resist | 900A |
| BARC | 260A |
| Oxide Cap | 50A |
| n-free DARC | 250A |
| APF550 | APFx 1000A |
| HTO | PETEOS 250A |
| PESIN | PESION 350A |
| SiO2 | 25A |
| Poly | 700A |
| Gate Oxide | 17-20A |
本发明较佳的实施例中，进行第一次切线工艺的薄膜结构可以入下表所示，
图7、12-13为经过栅极双重曝光图案化后的栅极的扫描电镜图。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种栅极双重曝光图案化方法，适用于对一复合结构进行处理以得到栅极，所述复合结构包括由下至上依次设置的衬底、栅极层、硬掩膜层及第一平坦化层；其特征在于，所述方法包括：
步骤S1、利用具有第一光刻图案的第一光阻层对所述第一平坦化层和所述硬掩膜层进行刻蚀以将所述第一光刻图案转移至所述硬掩膜层，所述第一光刻图案对应切线；
步骤S2、去除所述第一平坦化层后于所述硬掩膜层的上方形成第二平坦化层；
步骤S3、利用具有第二光刻图案的第二光阻层对所述第二平坦化层和所述硬掩膜层进行刻蚀以将所述第二光刻图案转移至所述硬掩膜层，所述第二光刻图案对应栅氧线；
步骤S4、去除所述第二平坦化层；
步骤S5、利用所述硬掩膜层对所述栅极层进行刻蚀以形成栅极。
2.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述栅极层的材质为多晶硅或非晶态的硅。
3.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述硬掩膜层为单层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤a1、利用化学气相沉积方法于所述栅极层的上方沉积二氧化硅或氮氧化硅以形成所述硬掩膜层。
4.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述硬掩膜层为双层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤b1、利用化学气相沉积方法于所述栅极层的上方依次沉积二氧化硅及氮氧化硅以形成所述硬掩膜层。
5.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述硬掩膜层为三层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤c1、利用化学气相沉积方法于所述栅极层的上方依次沉积二氧化硅、氮氧化硅、二氧化硅以形成所述硬掩膜层。
6.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述硬掩膜层为三层薄膜结构，所述硬掩膜层的形成方法具体包括：
步骤d1、利用化学气相沉积方法于所述栅极层的上方依次沉积氮氧化硅、二氧化硅、氮氧化硅以形成所述硬掩膜层。
7.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述第一平坦层为无定型碳薄膜或旋涂有机绝缘层或旋涂非晶碳层。
8.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述第二平坦层为无定型碳薄膜或旋涂有机绝缘层或旋涂非晶碳层。
9.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述步骤S1中，采用193nm浸润式光刻工艺或极紫外光刻工艺或纳米压印光刻工艺进行刻蚀。
10.根据权利要求1所述的栅极双重曝光图案化方法，其特征在于，所述步骤S2中，采用193nm浸润式光刻工艺或极紫外光刻工艺或纳米压印光刻工艺进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710701161.7A CN107578987A (zh) | 2017-08-16 | 2017-08-16 | 一种栅极双重曝光图案化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710701161.7A CN107578987A (zh) | 2017-08-16 | 2017-08-16 | 一种栅极双重曝光图案化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107578987A true CN107578987A (zh) | 2018-01-12 |
Family
ID=61034428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710701161.7A Pending CN107578987A (zh) | 2017-08-16 | 2017-08-16 | 一种栅极双重曝光图案化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107578987A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108415219A (zh) * | 2018-03-07 | 2018-08-17 | 京东方科技集团股份有限公司 | 功能膜层图形、显示基板及其制作方法、显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6571384B2 (en) * | 2000-11-13 | 2003-05-27 | Samsung Electronics Co., Ltd. | Method of forming fine patterns on semiconductor device |
| US20090081882A1 (en) * | 2007-09-20 | 2009-03-26 | Fujitsu Microelectronics Limited | Method for manufacturing semiconductor device and method for designing photomask pattern |
| CN102074459A (zh) * | 2009-11-25 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN102651312A (zh) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
| CN102683191A (zh) * | 2011-03-17 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极图案的方法以及半导体装置 |
| CN103400753A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 双重曝光制作高均匀度栅极线条的方法 |
-
2017
- 2017-08-16 CN CN201710701161.7A patent/CN107578987A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6571384B2 (en) * | 2000-11-13 | 2003-05-27 | Samsung Electronics Co., Ltd. | Method of forming fine patterns on semiconductor device |
| US20090081882A1 (en) * | 2007-09-20 | 2009-03-26 | Fujitsu Microelectronics Limited | Method for manufacturing semiconductor device and method for designing photomask pattern |
| CN102074459A (zh) * | 2009-11-25 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN102651312A (zh) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
| CN102683191A (zh) * | 2011-03-17 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极图案的方法以及半导体装置 |
| CN103400753A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 双重曝光制作高均匀度栅极线条的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108415219A (zh) * | 2018-03-07 | 2018-08-17 | 京东方科技集团股份有限公司 | 功能膜层图形、显示基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450833B2 (en) | Spacer double patterning that prints multiple CD in front-end-of-line | |
| TWI505323B (zh) | 使用多重間隙壁罩幕的自我對準柱狀圖案化方法 | |
| US20080286449A1 (en) | Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same | |
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| US20150031201A1 (en) | Trench patterning with block first sidewall image transfer | |
| CN104124137B (zh) | 半导体器件的形成方法 | |
| US20130164657A1 (en) | EUV Photoresist Encapsulation | |
| TW201719755A (zh) | 特徵尺寸縮減技術（二） | |
| US20120108068A1 (en) | Method for Patterning Sublithographic Features | |
| TW201101370A (en) | Selective self-aligned double patterning of regions in an integrated circuit device | |
| EP3557637B1 (en) | Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60 nm mram devices | |
| TWI301296B (en) | Method for fabricating a hard mask polysilicon gate | |
| CN107578987A (zh) | 一种栅极双重曝光图案化方法 | |
| CN104425228B (zh) | 多晶硅栅极的形成方法 | |
| CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
| CN105161409B (zh) | U形栅极的形成方法 | |
| CN108807164B (zh) | 晶体管栅极的制造方法 | |
| CN110534415A (zh) | 一种多尺寸栅极及其制造方法 | |
| CN109003937B (zh) | 半导体存储器件的制作方法 | |
| CN102969235B (zh) | 一种小尺寸线端间距的形成方法 | |
| CN106553993A (zh) | 与cmos工艺兼容的纳米结构制备方法 | |
| CN110957262A (zh) | 一种半导体结构及通孔的形成方法 | |
| US20230005751A1 (en) | Tip-to-tip graphic preparation method | |
| CN109494149A (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |