JP2002083903A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002083903A
JP2002083903A JP2000269464A JP2000269464A JP2002083903A JP 2002083903 A JP2002083903 A JP 2002083903A JP 2000269464 A JP2000269464 A JP 2000269464A JP 2000269464 A JP2000269464 A JP 2000269464A JP 2002083903 A JP2002083903 A JP 2002083903A
Authority
JP
Japan
Prior art keywords
semiconductor element
pad
semiconductor device
conductive
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000269464A
Other languages
English (en)
Other versions
JP3945968B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000269464A priority Critical patent/JP3945968B2/ja
Priority to CNB011045523A priority patent/CN1266765C/zh
Priority to TW90103576A priority patent/TW511399B/zh
Priority to KR10-2001-0009508A priority patent/KR100404061B1/ko
Priority to US09/809,923 priority patent/US6963126B2/en
Priority to EP20010302535 priority patent/EP1187205A3/en
Publication of JP2002083903A publication Critical patent/JP2002083903A/ja
Application granted granted Critical
Publication of JP3945968B2 publication Critical patent/JP3945968B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として半導体素子が実装されたＢ
ＧＡ型の半導体装置がある。しかしこれらの支持基板
は、本来必要でなく余分な材料であり、支持基板の厚み
が、半導体装置を大型化にし、中に組み込まれた半導体
素子の熱が放熱されにくい構造となっている。 【解決手段】 導電パターン１１Ａ〜１１Ｄが絶縁性樹
脂１０に埋め込まれて形成され、しかも導電箔２０がハ
ーフエッチングされて形成されるため、充分にその厚み
を薄く形成できる。また放熱用の電極１１Ｄが設けられ
るため、放熱性に優れた半導体装置が提供できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に半導体素子からの熱を良好に
放出できる半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】近年、ＩＣパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
【０００３】図１０は、フレキシブルシート５０をイン
ターポーザー基板として採用するもので、このフレキシ
ブルシート５０の上には、接着剤を介して銅箔パターン
５１が貼り合わされ、更にＩＣチップ５２が固着されて
いる。そして、この導電パターン５１として、このＩＣ
チップ５２の周囲に形成されたボンディング用パッド５
３がある。またこのボンディング用パッド５３と一体で
形成される配線５１Ｂを介して半田ボール接続用パッド
５４が形成されている。
【０００４】そして半田ボール接続用パッド５４の裏側
は、フレキシブルシートが開口された開口部５６が設け
られており、この開口部５６を介して半田ボール５５が
形成されている。そしてフレキシブルシート５０を基板
にして全体が絶縁性樹脂５８で封止されている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＩＣチ
ップ５２の裏面に設けられたフレキシブルシート５０は
非常に高価であり、コスト上昇を来す問題、パッケージ
の厚みが厚くなる問題、重量増の問題があった。
【０００６】また支持基板は、金属以外の材料から成る
ため、ＩＣチップ裏面からパッケージの裏面に渡る熱抵
抗を大きくする問題があった。前記支持基板としては、
フレキシブルシート、セラミック基板またはプリント基
板である。また熱伝導良好な材料より成る熱伝導パス
は、金属細線５７、銅箔パターン５１および半田ボール
５５であり、駆動時に十分な放熱ができない構造であっ
た。よって、駆動時、ＩＣチップが温度上昇し、駆動電
流を十分流せない問題があった。
【０００７】
【課題を解決するための手段】本発明は、前述した課題
に鑑みて成され、第１に、半導体素子のボンディング電
極と対応して設けられたパッドと、前記半導体素子の配
置領域に設けられた放熱用の電極と、前記パッドとフェ
イスダウンで電気的に接続された前記半導体素子と、少
なくとも前記半導体素子の下面に設けられたアンダーフ
ィル材と、前記パッドの裏面および前記アンダーフィル
材の裏面を露出して一体化するように前記半導体素子を
封止する絶縁性樹脂とを有することで解決するものであ
る。
【０００８】第２に、半導体素子のボンディング電極と
対応して設けられたパッドと、前記半導体素子の配置領
域に設けられた放熱用の電極と、前記パッドとフェイス
ダウンで電気的に接続された前記半導体素子と、少なく
とも前記半導体素子の下面に設けられ、前記パッドの裏
面を露出して一体化するように封止するアンダーフィル
材とを有することで解決するものである。
【０００９】第３に、前記アンダーフィル材は、半導体
素子の側面を吹上がり、隣接する前記パッドの間の分離
溝、前記パッドと前記放熱用の電極との間の分離溝に充
填されることで解決するものである。
【００１０】第４に、半導体素子のボンディング電極と
対応して設けられたパッドと、前記パッドと一体の配線
に設けられた外部接続電極と、前記外部接続電極に囲ま
れて設けられた放熱用の電極と、前記パッドとフェイス
ダウンで電気的に接続された前記半導体素子と、少なく
とも前記半導体素子の下面に設けられたアンダーフィル
材と、前記外部接続電極の裏面および前記アンダーフィ
ル材の裏面を露出して一体化するように前記半導体素子
を封止する絶縁性樹脂とを有することで解決するもので
ある。
【００１１】第５に、半導体素子のボンディング電極と
対応して設けられたパッドと、前記パッドと一体の配線
に設けられた外部接続電極と、前記外部接続電極に囲ま
れて設けられた放熱用の電極と、前記パッドとフェイス
ダウンで電気的に接続された前記半導体素子と、少なく
とも前記半導体素子の下面に設けられ、前記外部接続電
極の裏面を露出して一体化するように封止するアンダー
フィル材とを有することで解決するものである。
【００１２】第６に、前記アンダーフィル材は、半導体
素子の側面を吹上がり、隣接する前記パッドの間の分離
溝、隣接する前記配線の間の分離溝、前記外部接続電極
と前記放熱用の電極との間の分離溝に充填されることで
解決するものである。
【００１３】第７に、前記半導体素子と前記パッドとを
接続する接続手段は、ロウ材、導電ペーストまたは異方
性導電性樹脂であることで解決するものである。
【００１４】第８に、前記パッドの側面は、湾曲構造で
成ることで解決するものである。
【００１５】第９に、前記パッド、前記パッドと一体の
配線、前記配線と一体の外部接続電極の側面は、湾曲構
造で成ることで解決するものである。
【００１６】第１０に、導電箔を用意し、導電パターン
が凸状に形成されるようにハーフエッチングし、前記導
電パターンと半導体素子をフェイスダウンで接続し、少
なくとも前記半導体素子と前記導電箔の間にアンダーフ
ィル材を浸入させ、前記半導体素子、前記導電パターン
を封止するように前記導電箔に絶縁性樹脂を設け、前記
アンダーフィル材の裏面が露出し、導電パターンとして
分離されるように前記導電箔の裏面を取り除くことで解
決するものである。
【００１７】第１１に、導電箔を用意し、導電パターン
が凸状に形成されるようにハーフエッチングし、前記導
電パターンと半導体素子をフェイスダウンで接続し、少
なくとも前記半導体素子と前記導電箔の間にアンダーフ
ィル材を浸入させ、前記アンダーフィル材の裏面が露出
し、導電パターンとして分離されるように前記導電箔の
裏面を取り除くことで解決するものである。
【００１８】第１２に、前記導電パターンを分離した
後、ダイシングで分離することで解決するものである。
【００１９】第１３に、前記導電箔には、ユニットと成
る導電パターンがマトリックス状に形成され、それぞれ
のユニットに前記半導体素子が設けられることで解決す
るものである。
【００２０】第１４に、前記導電パターンを分離した
後、前記ユニットと前記ユニットとの間をダイシングで
分離することで解決するものである。
【００２１】本半導体装置を提供することにより、半導
体素子の熱を放熱用の電極に伝えることが可能となる。
またこの放熱用の電極を含む導電パターンは、支持基板
を採用することなく形成できるため、コストを下げ、半
導体装置の厚みを薄くすることが可能となる。
【００２２】
【発明の実施の形態】半導体装置を説明する第１の実施
の形態 まず本発明の半導体装置について図１を参照しながら説
明する。尚、図１Ａは半導体装置の平面図であり、図１
Ｂは、Ａ−Ａ線の断面図である。
【００２３】図１には、絶縁性樹脂１０に以下の構成要
素が埋め込まれている。つまりパッド１１…と、このパ
ッド１１Ａ…と一体の配線１１Ｂと、配線１１Ｂと一体
で成り、この配線１１Ｂの他端に設けられた外部接続電
極１１Ｃが埋め込まれている。更にはこの導電パターン
１１Ａ〜１１Ｃに囲まれた一領域に設けられた放熱用の
電極１１Ｄと、この放熱用の電極１１Ｄの上に設けられ
た半導体素子１２が埋め込まれている。尚、半導体素子
１２は、アンダーフィル材ＡＦを介して前記放熱用の電
極１１Ｄと固着され、図１Ａでは、点線で示されてい
る。
【００２４】また半導体素子１２のボンディング電極１
３とパッド１１Ａは、半導体素子１２がフェイスダウン
で実装されるため、半田等のロウ材ＳＤ、Ａｇペースト
等の導電ペースト、異方性導電性樹脂を介して電気的に
接続されている。
【００２５】また前記導電パターン１１Ａ〜１１Ｄの側
面は、非異方性でエッチングされ、ここではウェットエ
ッチンクで形成されるため湾曲構造を有し、この湾曲構
造によりアンカー効果を発生している。
【００２６】本構造は、半導体素子１２と、複数の導電
パターン１１Ａ〜１１Ｃ、放熱用の電極１１Ｄと、アン
ダーフィル材ＡＦ、これらを埋め込む絶縁性樹脂１０の
４つの材料で構成される。特に半導体素子１２の配置領
域に於いて、導電パターン１１Ａ〜１１Ｄの上およびこ
れらの間の分離溝１４には、前記アンダーフィル材ＡＦ
が形成され、特に分離溝１４に充填されるアンダーフィ
ル材ＡＦの裏面が露出された状態で絶縁性樹脂１０で封
止されパッケージと成っている。そして絶縁性樹脂１０
やアンダーフィル材ＡＦにより前記パッド１１Ａ…、半
導体素子１２が支持されている。
【００２７】アンダーフィル材ＡＦとしては、狭い隙間
に浸透可能な絶縁材料から成り、図４に示すように半導
体素子１２の側面にまで吹上がるような材料がが好まし
い。また半導体素子１２の裏面に薄くアンダーフィル材
ＡＦが形成され、これを絶縁性樹脂１０で封止しても良
い。
【００２８】一方、後の製造方法（図７）により明らか
になるが、半導体素子１２の裏面にもアンダーフィル材
ＡＦが形成される様にし、絶縁性樹脂１０を省略して半
導体装置としても良い。
【００２９】また絶縁性樹脂としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。また
絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗
布をして被覆できる樹脂であれば、全ての樹脂が採用で
きる。
【００３０】また導電パターン１１Ａ〜１１Ｄとして
は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導
電箔、またはＦｅ−Ｎｉ合金、Ａｌ−Ｃｕの積層体、Ａ
ｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もち
ろん、他の導電材料でも可能であり、特にエッチングで
きる導電材、レーザで蒸発する導電材が好ましい。また
ハーフエッチング性、メッキの形成性、熱応力を考慮す
ると圧延で形成されたＣｕを主材料とする導電材料が好
ましい。
【００３１】本発明に於いて、図１Ｂでは、絶縁性樹脂
１０とアンダーフィル材ＡＦが前記分離溝１５にも充填
され、図７では、アンダーフィル材ＡＦが前記分離溝１
５にも充填されるため、導電パターンの抜けを防止でき
る特徴を有する。またエッチングとしてドライエッチン
グ、あるいはウェットエッチングを採用して非異方性的
なエッチングを施すことにより、パッド１１Ａ…の側
面、配線１１Ｂ…の側面、外部接続電極１１Ｃ…の側
面、放熱用の電極１１Ｄの側面を湾曲構造とし、アンカ
ー効果を発生させることもできる。その結果、導電パタ
ーン１１Ａ〜１１Ｄが絶縁性樹脂１０から抜けない構造
を実現できる。
【００３２】しかも導電パターン１１Ａ〜１１Ｄの裏面
は、絶縁性樹脂１０の裏面に露出している。図１Ｂで
は、絶縁被膜１６が形成されているが、この絶縁被膜１
６を省略して、放熱用の電極１１Ｄの裏面と、実装基板
上の電極を直接固着しても良い。この構造により、半導
体素子１２から発生する熱は、実装基板上の電極に放熱
でき、半導体素子１２の温度上昇を防止でき、その分半
導体素子１２の駆動電流を増大させることができる。ま
た放熱用の電極１１Ｃと半導体素子１２が電気的に接続
されても良い。
【００３３】本半導体装置は、導電パターン１１Ａ〜１
１Ｄを封止樹脂である絶縁性樹脂１０で支持しているた
め、支持基板が不要となる。この構成は、本発明の特徴
である。従来の技術の欄でも説明したように、従来の半
導体装置の導電路は、支持基板（フレキシブルシート、
プリント基板またはセラミック基板）で支持されていた
り、リードフレームで支持されているため、本来不要に
しても良い構成が付加されている。しかし、本回路装置
は、必要最小限の構成要素で構成され、支持基板を不要
としているため、薄型・軽量となり、しかも材料費がか
からないため安価となる特徴を有する。
【００３４】また、パッケージの裏面は、導電パターン
１１Ａ〜１１Ｄが露出している。この領域に例えば半田
等のロウ材を被覆すると、放熱用の電極１１Ｄの方が面
積が広いため、ロウ材が厚く濡れる。そのため、実装基
板上に固着させる場合、外部接続電極１１Ｃ裏面のロウ
材が実装基板上の電極に濡れず、接続不良になってしま
う場合が想定される。
【００３５】これを解決するために、半導体装置１５の
裏面に絶縁被膜１６を形成して解決している。図１Ａで
示した点線の○は、絶縁被膜１６から露出した外部接続
電極１１Ｃ…、放熱用の電極１１Ｄを示すものである。
つまりこの○以外は絶縁被膜１６で覆われ、○の部分の
サイズが実質同一サイズであるため、ここに形成された
ロウ材の厚みは実質同一になる。これは、半田印刷後、
リフロー後でも同様である。またＡｇ、Ａｕ、Ａｇ−Ｐ
ｄ等の導電ペーストでも同様のことが言える。この構造
により、電気的接続不良も抑制できる。また放熱用の電
極１１Ｄの露出部１７は、半導体素子の放熱性が考慮さ
れ、外部接続電極１１Ｃの露出サイズよりも大きく形成
されても良い。また外部接続電極１１Ｃ…は全てが実質
同一サイズであるため、外部接続電極１１Ｃ…は全領域
に渡り露出され、放熱用の電極１１Ｄの裏面の一部が実
質同一サイズで絶縁被膜１１６から露出されても良い。
【００３６】また絶縁被膜１６を設けることにより、実
装基板に設けられる配線を本半導体装置の裏面に延在さ
せることができる。一般に、実装基板側に設けられた配
線は、前記半導体装置の固着領域を迂回して配置される
が、前記絶縁被膜１８の形成により迂回せずに配置でき
る。しかも絶縁性樹脂１０、アンダーフィル材ＡＦが導
電パターンよりも飛び出しているため、実装基板側の配
線と導電パターンとの間に隙間を形成でき、短絡を防止
することができる。
【００３７】半導体装置の製造方法を説明する第２の実
施の形態 本製造方法は、図１の半導体装置１５の製造方法を示す
ものであり、図２から図６は、図１ＡのＡ−Ａ線に対応
する断面図である。
【００３８】まず図２の様に導電箔２０を用意する。厚
さは、１０μｍ〜３００μｍ程度が好ましく、ここでは
７０μｍの圧延銅箔を採用した。続いてこの導電箔２０
の表面に、耐エッチングマスクとして導電被膜２１また
はホトレジストを形成する。尚、このパターンは、図１
Ａのパッド１１Ａ…、配線１１Ｂ…、外部接続電極１１
Ｃ…、放熱用の電極１１Ｄ…と同一パターンである。ま
た導電被膜２１の代わりにホトレジストを採用する場
合、ホトレジストの下層には、少なくともパッドに対応
する部分にＡｕ、Ａｇ、ＰｄまたはＮｉ等の導電被膜が
形成される。これは、Ｃｕの酸化防止とロウ材の接続を
可能にしている。（以上図２を参照）続いて、前記導電
被膜２１またはホトレジストを介して導電箔２０をハー
フエッチングする。エッチング深さは、導電箔２０の厚
みよりも浅ければよい。尚、エッチングの深さが浅けれ
ば浅いほど、微細パターンの形成が可能である。
【００３９】そしてハーフエッチングすることにより、
導電パターン１１Ａ〜１１Ｄが導電箔２０の表面に凸状
に現れる。尚、導電箔２０は、前述したように、ここで
は圧延で形成されたＣｕを主材料とするＣｕ箔を採用し
た。しかしＡｌから成る導電箔、Ｆｅ−Ｎｉ合金から成
る導電箔、Ｃｕ−Ａｌの積層体、Ａｌ−Ｃｕ−Ａｌの積
層体でも良い。特に、Ａｌ−Ｃｕ−Ａｌの積層体は、熱
膨張係数の差により発生する反りを防止できる。また圧
延の銅箔を用いると良い。圧延の銅箔は、Ｚ軸方向より
もＸ軸、ｙ軸方向の結晶の成長が大きく、耐屈曲性に強
いからである。特に、配線１１Ｂが長く形成されると、
この配線に加わる応力が大きくなるが、この圧延の銅箔
を採用することで前記応力に対する耐性が向上する。
（以上図３を参照） そしてボンディング電極１３とパッド１１Ａが面対向配
置されるように配置され、例えばロウ材ＳＤを介して固
着される。
【００４０】例えば、半田ボールが設けられた半導体素
子１２を用意し、パッド１１Ａの上には、ロウ材から成
るペーストが塗布される。このペーストは、焼成される
前の粘性が、半導体素子１２の仮接着を可能とする。そ
してこの仮接着の状態で炉に投入され、ロウ材が溶融さ
れて半導体素子１２とパッドが電気的に接続される。
【００４１】一方、ロウ材で一定の隙間を構成する部分
には、アンダーフィル材ＡＦが形成される。このアンダ
ーフィル材ＡＦは、半導体素子１２と導電パターンとの
間の隙間に浸入しやすい材料であり、またその量をコン
トロールする事で、半導体素子１２の側面にまで、また
は半導体素子の裏面にまで形成される。このアンダーフ
ィル材ＡＦは、絶縁性樹脂１０との接着性、導電パター
ンとの接着性が考慮されて選択される。
【００４２】よって、アンダーフィル材ＡＦは、放熱用
の電極１１Ｄと外部接続電極１１Ｃの分離溝１４、パッ
ド１１Ａ〜外部接続電極１１Ｃで構成される導電パター
ンの間の分離溝１４、およびこれらの上に設けられる。
以上支持基板を採用することなく半導体素子を実装で
き、半導体素子１２の高さは、フェイスダウンで実装さ
れる分、低く配置される。よって後述するパッケージ外
形の厚さを薄くすることが出来る。（以上図４を参照） そしてハーフエッチングされて形成された導電パターン
１１Ａ〜１１Ｄ…、半導体素子１２、および金属細線１
４を覆うように絶縁性樹脂１０が形成される。絶縁性樹
脂としては、熱可塑性、熱硬化性のどちらでも良い。
【００４３】また、トランスファーモールド、インジェ
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
【００４４】本実施の形態では、絶縁性樹脂の厚さは、
金属細線１４の頂部から上に約１００μｍが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
【００４５】尚、樹脂注入に於いて、導電パターン１１
Ａ〜１１Ｄは、シート状の導電箔２０と一体で成るた
め、導電箔２０のずれが無い限り、導電パターン１１Ａ
〜１１Ｄの位置ずれは全くない。
【００４６】以上、絶縁性樹脂１０、アンダーフィル材
ＡＦには、凸部として形成された導電パターン１１Ａ〜
１１Ｄ、半導体素子１２が埋め込まれ、凸部よりも下方
の導電箔２０が裏面に露出されている。（以上図５を参
照） 続いて、前記絶縁性樹脂１０の裏面に露出している導電
箔２０を取り除き、導電パターン１１Ａ〜１１Ｄを個々
に分離する。
【００４７】ここの分離工程は、色々な方法が考えら
れ、裏面をエッチングにより取り除いて分離しても良い
し、研磨や研削で削り込んでも分離しても良い。また、
両方を採用しても良い。例えば、絶縁性樹脂１０が露出
するまで削り込んでいくと、導電箔２０の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂１０や
アンダーフィル材ＡＦに食い込んでしまう問題がある。
そのため、エッチングによりパッド１１…を分離すれ
ば、導電パターン１１Ａ〜１１Ｄの間に位置する絶縁性
樹脂１０やアンダーフィル材ＡＦの表面に、導電箔２０
の金属が食い込むこと無く形成できる。これにより、微
細間隔の導電パターン１１Ａ〜１１Ｄ同士の短絡を防止
することができる。
【００４８】また半導体装置１５と成る１ユニットが複
数形成されている場合は、この分離の工程の後に、ダイ
シング工程が追加される。
【００４９】ここではダイシング装置を採用して個々に
分離しているが、チョコレートブレークでも、プレスや
カットでも可能である。
【００５０】ここでは、分離され裏面に露出した導電パ
ターン１１Ａ〜１１Ｄに絶縁被膜１６を形成し、図１Ａ
の点線の丸で示した部分が露出されるように絶縁被膜１
６がパターニングされる。そしてこの後、矢印で示す部
分でダイシングされ半導体装置となる。
【００５１】尚、半田２１は、ダイシングされる前、ま
たはダイシングされた後に形成されても良い。
【００５２】以上の製造方法により導電パターン、半導
体素子が絶縁性樹脂に埋め込まれた軽薄短小のパッケー
ジが実現できる。図７は、図１の改良された半導体装置
であり、絶縁性樹脂１０を省略したものである。図４の
工程に於いて、半導体素子１２の裏面にまでアンダーフ
ィル材ＡＦが形成されるように塗布し、固化した後に、
絶縁性樹脂１０の形成を省略し、ダイシングしたもので
ある。尚、図７に於いて、半導体素子１２の裏面を露出
を露出させても良い。また平面図は、図１Ａと同じにな
るため、省略した。本発明は、全実施例に於いて、ロウ
材ＳＤが流れないように流れ防止膜を形成している。例
えば、半田を例に取れば、図１Ｂに示すように導電パタ
ーン１１Ａ〜１１Ｃの少なくとも一部に流れ防止膜ＤＭ
を形成し、半田の流れを阻止している。流れ防止膜とし
ては、半田との濡れ性が悪い膜、例えば高分子膜または
Ｎｉの膜の上に形成された酸化膜等である。
【００５３】また流れ防止膜の平面形状を、図８に示し
た。尚、図面の都合で放熱用の電極を省略してある。
【００５４】図８には、Ａ〜Ｅの５つのパターンが形成
されているが、これらの一つが選択される。Ａに示すパ
ターンは、パッド１１Ａと配線１１Ｂの境界に流れ防止
膜ＤＭが設けられ、パッド１１Ａの実質全域に電気的接
続手段が形成されるものである。また配線１１Ｂの全域
または外部接続電極１１Ｃも含めて流れ防止膜ＤＭが形
成されても良い。Ｂは、パッドに流れ防止膜ＤＭが形成
され、電気的接続手段が設けられる部分が取り除かれて
いるものである。Ｃは、タイプＢの形成領域に加え配線
１１Ｂ、外部接続電極１１Ｃも流れ防止膜ＤＭが形成さ
れているものである。Ｄは、タイプＣの開口部が矩形か
ら円形になったものである。更にＥは、パッドの上に、
リング状に流れ防止膜ＤＭが形成されたものである。
尚、パッド１１Ａは、矩形で示されているが、円形でも
良い。この流れ防止膜ＤＭは、半田等のロウ材、Ａｇペ
ースト等の導電ペースト、導電性樹脂の流れを防止する
ものであり、これらの電気的接続手段に対して濡れ性が
悪いものである。例えば、半田がタイプＤに設けられた
場合、半田が溶けた際、流れ防止膜ＤＭで堰き止めら
れ、表面張力によりきれいな半球が形成される。またこ
の半田が付く半導体素子のボンディング電極１３の周囲
は、パシベーション膜が形成されるため、ボンディング
電極にだけで濡れる。よって半導体素子とパッドを半田
を介して接続すると、貝柱状に一定の高さを維持して固
着できる。また半田の量でこの高さも調整可能なので、
半導体素子と導電パターンの間に一定の隙間を設けるこ
とができ、この間に洗浄液を浸入させることも可能とな
る。またアンダーフィル材ＡＦの様な粘性の低い接着剤
も浸入させることが可能となる。更に、接続領域以外を
全て流れ防止膜ＤＭで被覆することにより、絶縁性樹脂
１０との接着性を向上させることも可能となる。次に、
以上の製造方法により発生する効果を説明する。
【００５５】まず第１に、導電パターンは、ハーフエッ
チングされ、導電箔と一体となって支持されているた
め、従来支持用に用いた基板を無くすことができる。
【００５６】第２に、導電箔には、ハーフエッチングさ
れて凸部となったパッドが形成されるため、パッドの微
細化が可能となる。従って幅、間隔を狭くすることがで
き、より平面サイズの小さいパッケージが形成できる。
【００５７】第３に、導電パターン、半導体素子、接続
手段および封止材で構成されるため、必要最小限で構成
でき、極力無駄な材料を無くすことができ、コストを大
幅に抑えた薄型の半導体装置が実現できる。
【００５８】第４に、パッドは、ハーフエッチングで凸
部と成って形成され、個別分離は封止の後に行われるた
め、タイバー、吊りリードは不要となる。よって、タイ
バー（吊りリード）の形成、タイバー（吊りリード）の
カットは、本発明では全く不要となる。
【００５９】第５に、凸部となった導電パターンが絶縁
性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔
を取り除いて、導電パターンを分離しているため、従来
のリードフレームのように、リードとリードの間に発生
する樹脂バリを無くすことができる。
【００６０】第６に、半導体素子は、アンダーフィル材
を介して放熱用の電極と固着され、この放熱用の電極が
裏面から露出するので、本半導体装置から発生する熱
を、本半導体装置の裏面から効率よく放出することがで
きる。更には、絶縁性接着手段にＳｉ酸化膜や酸化アル
ミニウム等のフィラーが混入されることで更にその放熱
性が向上される。またフィラーサイズを統一すれば、半
導体素子１２と導電パターンとの隙間を一定に保つこと
が出来る。 半導体装置を説明する第３の実施の形態 図９に本半導体装置４０を示す。図９Ａは、その平面図
であり、図９Ｂは、Ａ−Ａ線に於ける断面図である。
【００６１】図１では、パッド１１Ａには、配線１１
Ｂ、外部接続電極１１Ｃが一体で形成されていたが、こ
こではパッド１１Ａの裏面が外部接続電極と成ってい
る。
【００６２】またパッド１１Ａの裏面が矩形で成ってい
るため、絶縁被膜１６から露出するパターンも前記矩形
と同一パターンで形成されている。またアンダーフィル
材ＡＦの固着性が考慮されて、放熱用の電極１１Ｄが複
数に分割されるように溝４３が形成されている。
【００６３】
【発明の効果】以上の説明から明らかなように、本発明
では、支持基板を採用しなくても、アイランド状に形成
された導電パターンが厚みを持った導電箔（または導電
箔）で絶縁性接着手段および絶縁性樹脂に埋め込まれて
構成される。また半導体素子の裏面に位置する放熱用の
電極が露出しているため、半導体素子の放熱を改善する
ことが出来る。しかも支持基板を採用しないため、薄型
で軽量なパッケージが実現できる。
【００６４】また導電パターン、半導体素子、アンダー
フィル材および絶縁性樹脂の必要最小限で構成され、資
源に無駄のない回路装置となる。よって完成するまで余
分な構成要素が無く、コストを大幅に低減できる半導体
装置を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図である。
【図２】本発明の半導体装置の製造方法を説明する図で
ある。
【図３】本発明の半導体装置の製造方法を説明する図で
ある。
【図４】本発明の半導体装置の製造方法を説明する図で
ある。
【図５】本発明の半導体装置の製造方法を説明する図で
ある。
【図６】本発明の半導体装置の製造方法を説明する図で
ある。
【図７】本発明の半導体装置を説明する図である。
【図８】本発明の半導体装置に採用する導電パターンを
説明する図である。
【図９】本発明の半導体装置を説明する図である。
【図１０】従来の半導体装置を説明する図である。
【符号の説明】
１０ 絶縁性樹脂 １１Ａ パッド １１Ｂ 配線 １１Ｃ 外部接続電極 １１Ｄ 放熱用の電極 １２ 半導体素子 １３ ボンディング電極 １４ 分離溝 １６ 絶縁被膜 １７ 露出部 ＡＦ アンダーフィル材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 AA02 BA07 CA05 CA07 CA10 CA21 DB04 DB15 GA05 5F036 AA01 BA04 BB18 BE01 5F044 KK11 LL11 RR10 RR18 RR19 5F061 AA01 AA02 BA07 CA05 CA07 CA10 CA21 CB02 CB13 FA05

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のボンディング電極と対応し
    て設けられたパッドと、前記半導体素子の配置領域に設
    けられた放熱用の電極と、前記パッドとフェイスダウン
    で電気的に接続された前記半導体素子と、少なくとも前
    記半導体素子の下面に設けられたアンダーフィル材と、
    前記パッドの裏面および前記アンダーフィル材の裏面を
    露出して一体化するように前記半導体素子を封止する絶
    縁性樹脂とを有することを特徴とした半導体装置。
  2. 【請求項２】 半導体素子のボンディング電極と対応し
    て設けられたパッドと、前記半導体素子の配置領域に設
    けられた放熱用の電極と、前記パッドとフェイスダウン
    で電気的に接続された前記半導体素子と、少なくとも前
    記半導体素子の下面に設けられ、前記パッドの裏面を露
    出して一体化するように封止するアンダーフィル材とを
    有することを特徴とした半導体装置。
  3. 【請求項３】 前記アンダーフィル材は、半導体素子の
    側面を吹上がり、隣接する前記パッドの間の分離溝、前
    記パッドと前記放熱用の電極との間の分離溝に充填され
    ることを特徴とした請求項１または請求項２に記載の半
    導体装置。
  4. 【請求項４】 半導体素子のボンディング電極と対応し
    て設けられたパッドと、前記パッドと一体の配線に設け
    られた外部接続電極と、前記外部接続電極に囲まれて設
    けられた放熱用の電極と、前記パッドとフェイスダウン
    で電気的に接続された前記半導体素子と、少なくとも前
    記半導体素子の下面に設けられたアンダーフィル材と、
    前記外部接続電極の裏面および前記アンダーフィル材の
    裏面を露出して一体化するように前記半導体素子を封止
    する絶縁性樹脂とを有することを特徴とした半導体装
    置。
  5. 【請求項５】 半導体素子のボンディング電極と対応し
    て設けられたパッドと、前記パッドと一体の配線に設け
    られた外部接続電極と、前記外部接続電極に囲まれて設
    けられた放熱用の電極と、前記パッドとフェイスダウン
    で電気的に接続された前記半導体素子と、少なくとも前
    記半導体素子の下面に設けられ、前記外部接続電極の裏
    面を露出して一体化するように封止するアンダーフィル
    材とを有することを特徴とした半導体装置。
  6. 【請求項６】 前記アンダーフィル材は、半導体素子の
    側面を吹上がり、隣接する前記パッドの間の分離溝、隣
    接する前記配線の間の分離溝、前記外部接続電極と前記
    放熱用の電極との間の分離溝に充填されることを特徴と
    した請求項４または請求項５に記載の半導体装置。
  7. 【請求項７】 前記半導体素子と前記パッドとを接続す
    る接続手段は、ロウ材、導電ペーストまたは異方性導電
    性樹脂であることを特徴とした請求項１から請求項６の
    いずれかに記載の半導体装置。
  8. 【請求項８】 前記パッドの側面は、湾曲構造で成るこ
    とを特徴とした請求項１から請求項３のいずれかに記載
    の半導体装置。
  9. 【請求項９】 前記パッド、前記パッドと一体の配線、
    前記配線と一体の外部接続電極の側面は、湾曲構造で成
    ることを特徴とした請求項４から請求項６のいずれかに
    記載の半導体装置。
  10. 【請求項１０】 導電箔を用意し、導電パターンが凸状
    に形成されるようにハーフエッチングし、 前記導電パターンと半導体素子をフェイスダウンで接続
    し、 少なくとも前記半導体素子と前記導電箔の間にアンダー
    フィル材を浸入させ、 前記半導体素子、前記導電パターンを封止するように前
    記導電箔に絶縁性樹脂を設け、 前記アンダーフィル材の裏面が露出し、導電パターンと
    して分離されるように前記導電箔の裏面を取り除くこと
    を特徴とした半導体装置の製造方法。
  11. 【請求項１１】 導電箔を用意し、導電パターンが凸状
    に形成されるようにハーフエッチングし、 前記導電パターンと半導体素子をフェイスダウンで接続
    し、 少なくとも前記半導体素子と前記導電箔の間にアンダー
    フィル材を浸入させ、前記アンダーフィル材の裏面が露
    出し、導電パターンとして分離されるように前記導電箔
    の裏面を取り除くことを特徴とした半導体装置の製造方
    法。
  12. 【請求項１２】 前記導電パターンを分離した後、ダイ
    シングで分離することを特徴とした請求項１０または請
    求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記導電箔には、ユニットと成る導電
    パターンがマトリックス状に形成され、それぞれのユニ
    ットに前記半導体素子が設けられることを特徴とした請
    求項１０または請求項１１に記載の半導体装置の製造方
    法。
  14. 【請求項１４】 前記導電パターンを分離した後、前記
    ユニットと前記ユニットとの間をダイシングで分離する
    ことを特徴とした請求項１３に記載の半導体装置の製造
    方法。
JP2000269464A 2000-09-06 2000-09-06 半導体装置およびその製造方法 Expired - Lifetime JP3945968B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000269464A JP3945968B2 (ja) 2000-09-06 2000-09-06 半導体装置およびその製造方法
CNB011045523A CN1266765C (zh) 2000-09-06 2001-02-15 半导体装置及其制造方法
TW90103576A TW511399B (en) 2000-09-06 2001-02-16 Semiconductor device and its manufacture method
KR10-2001-0009508A KR100404061B1 (ko) 2000-09-06 2001-02-24 반도체 장치 및 그 제조 방법
US09/809,923 US6963126B2 (en) 2000-09-06 2001-03-16 Semiconductor device with under-fill material below a surface of a semiconductor chip
EP20010302535 EP1187205A3 (en) 2000-09-06 2001-03-20 Chip scale package with thermally and electrically conductive pad and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000269464A JP3945968B2 (ja) 2000-09-06 2000-09-06 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006285713A Division JP4863836B2 (ja) 2006-10-20 2006-10-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2002083903A true JP2002083903A (ja) 2002-03-22
JP3945968B2 JP3945968B2 (ja) 2007-07-18

Family

ID=18756066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000269464A Expired - Lifetime JP3945968B2 (ja) 2000-09-06 2000-09-06 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US6963126B2 (ja)
EP (1) EP1187205A3 (ja)
JP (1) JP3945968B2 (ja)
KR (1) KR100404061B1 (ja)
CN (1) CN1266765C (ja)
TW (1) TW511399B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522861A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイスの製造方法
JP2005535138A (ja) * 2002-08-05 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子製品、本体、および製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
EP1500136A1 (en) 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
EP1500135A1 (en) * 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device, and electronic device
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
JP3730644B2 (ja) * 2003-09-11 2006-01-05 ローム株式会社 半導体装置
JP2005109225A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 回路装置
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
DE102005007643A1 (de) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
CN101911271B (zh) * 2008-01-17 2012-05-30 株式会社村田制作所 电子部件
CN103682043A (zh) * 2013-11-28 2014-03-26 天津金玛光电有限公司 一种水平式led芯片的固晶方法及采用该方法制备的led光源
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
DE19532755C1 (de) 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH10256417A (ja) 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JPH10303336A (ja) 1997-04-30 1998-11-13 Nec Corp フリップチップ型半導体素子の樹脂封止構造
JPH11163024A (ja) 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
KR100510316B1 (ko) * 1998-09-30 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3436159B2 (ja) 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US6383846B1 (en) * 2000-03-20 2002-05-07 Chi-Chih Shen Method and apparatus for molding a flip chip semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522861A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイスの製造方法
JP2005535138A (ja) * 2002-08-05 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子製品、本体、および製造方法

Also Published As

Publication number Publication date
TW511399B (en) 2002-11-21
US6963126B2 (en) 2005-11-08
JP3945968B2 (ja) 2007-07-18
EP1187205A3 (en) 2004-06-23
KR20020020170A (ko) 2002-03-14
CN1266765C (zh) 2006-07-26
KR100404061B1 (ko) 2003-11-03
CN1341963A (zh) 2002-03-27
EP1187205A2 (en) 2002-03-13
US20020048828A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
JP3650001B2 (ja) 半導体装置およびその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
US6791199B2 (en) Heat radiating semiconductor device
US20050056916A1 (en) Circuit device and manufacturing method of circuit device
JPH11204720A (ja) 半導体装置及びその製造方法
JP2002083903A (ja) 半導体装置およびその製造方法
KR100404407B1 (ko) 반도체 장치 및 반도체 모듈
JP2002093847A (ja) 半導体装置および半導体モジュール
JP3634735B2 (ja) 半導体装置および半導体モジュール
KR100433438B1 (ko) 반도체 장치 및 반도체 모듈
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール
JP4863836B2 (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JP4856821B2 (ja) 半導体装置
JP2001237364A (ja) 回路装置および実装基板
JP3963914B2 (ja) 半導体装置
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JP4393503B2 (ja) 半導体装置
JP4393526B2 (ja) 半導体装置の製造方法
JP2008270511A (ja) 電子装置
JP2001352010A (ja) 半導体装置および混成集積回路装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250