JP4856821B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4856821B2
JP4856821B2 JP2001240541A JP2001240541A JP4856821B2 JP 4856821 B2 JP4856821 B2 JP 4856821B2 JP 2001240541 A JP2001240541 A JP 2001240541A JP 2001240541 A JP2001240541 A JP 2001240541A JP 4856821 B2 JP4856821 B2 JP 4856821B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
semiconductor element
solder
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001240541A
Other languages
English (en)
Other versions
JP2002158310A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
幸夫 岡田
優助 五十嵐
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001240541A priority Critical patent/JP4856821B2/ja
Publication of JP2002158310A publication Critical patent/JP2002158310A/ja
Application granted granted Critical
Publication of JP4856821B2 publication Critical patent/JP4856821B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に半導体素子からの熱を良好に放出でき、且つ半田電極に作用する応力を緩衝する半導体装置および半導体モジュールに関するものである。
【0002】
【従来の技術】
近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば電子材料(1998年9月号22頁〜)の特集「CSP技術とそれを支える実装材料・装置」で述べられている。
【0003】
図17は、フレキシブルシート50をインターポーザー基板として採用するもので、このフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされ、更にICチップ52が固着されている。そして、この導電パターン51として、このICチップ52の周囲に形成されたボンディング用パッド53がある。またこのボンディング用パッド53と一体で形成される配線51Bを介して半田ボール接続用パッド54が形成されている。
【0004】
そして半田ボール接続用パッド54の裏側は、フレキシブルシートが開口された開口部56が設けられており、この開口部56を介して半田ボール55が形成されている。そしてフレキシブルシート50を基板にして全体が絶縁性樹脂58で封止されている。尚、符号57は、金属細線である。
【0005】
一方、図18に、ICチップ52をフェイスダウンで実装した半導体装置を示す。これは、金属細線57の代わりに半田ボール60を採用し、半導体装置全体の厚みを薄くしたものである。
【0006】
【発明が解決しようとする課題】
しかしながら、ICチップ52の下方に設けられたフレキシブルシート50は非常に高価であり、コスト上昇を来す問題、パッケージの厚みが厚くなる問題、重量が増す等の問題があった。
【0007】
また支持基板は、金属以外の材料から成るため、ICチップからパッケージの外部に渡る熱抵抗が大きい問題があった。前記支持基板としては、フレキシブルシート、セラミック基板またはプリント基板である。また熱伝導良好な材料より成る熱伝導パスは、太線矢印で示すように、銅箔パターン51を介して半田ボール55に至るパスであり、ICチップの熱を十分に放出できない構造であった。よって、駆動時、ICチップが温度上昇し、駆動電流を十分流せない問題があった。
【0008】
本発明の半導体装置は、半導体素子のボンディング電極と対向して設けられたパッドと、前記パッドと電気的に接続された配線に設けられた外部接続電極と、前記パッドと電気的接続手段を介してフェイスダウンで接続された前記半導体素子と、前記外部接続電極の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂と、前記半導体素子の裏面側に設けられた放熱手段とを有し、前記パッドの上面には、異なる材料より成る導電被膜が設けられ、前記導電被膜から成るひさしが設けられることを特徴とする。
【0032】
【発明の実施の形態】
半導体装置を説明する第1の実施の形態
まず本発明の半導体装置について図1および図2を参照しながら説明する。尚、図1は、放熱手段RDが設けられた半導体モジュールを示し、図2Aは、図1に用いられた半導体装置15の平面図であり、図1Bは、A−A線の断面図である。
【0033】
まず放熱手段RDが取り付けられる半導体装置15を図2を参照しながら説明する。図に示す絶縁性樹脂10に以下の構成要素が埋め込まれている。つまりパッド11A…と、このパッド11A…と一体の配線11B…と、配線11B…と一体で成り、この配線11B…の他端に設けられた外部接続電極11C…が埋め込まれている。更にこの導電パターン11A〜11Cに囲まれた領域には、放熱用の電極11Dが設けられ、この放熱用の電極11Dと、この上に設けられた半導体素子12とが埋め込まれている。尚、半導体素子12は、絶縁性接着手段、ここではアンダーフィル材AFを介して固着されている。尚、半導体素子12は、図2Aでは、点線で示している。
【0034】
また半導体素子12のボンディング電極13とパッド11Aは、半田等のロウ材、導電ペースト、異方性導電性樹脂等の電気的接続手段SDを介して電気的に接続されている。
【0035】
また、電気的接続手段SDの流れを防止するために、導電パターンには流れ防止膜DMが設けられている。例えば、電気的接続手段SDとして半田を例にあげれば、図2Bに示すように導電パターン11A〜11Cの少なくとも一部に流れ防止膜DMを形成し、半田の流れを阻止している。流れ防止膜としては、半田との濡れ性が悪い膜、例えば高分子膜(半田レジスト)またはNi等である。
【0036】
この流れ防止膜の平面形状を、図8に示した。図8は、放熱用の電極11Dが省略された別の実施の形態であるが、導電パターン上への形成方法は、同一であるので、この図を使って説明する。
【0037】
図8には、図面の都合からA〜Eの5つのパターンが形成されているが、実際はこれらの一つが選択され、全ての導電パターンに形成される。Aに示すパターンは、パッド11Aと配線11Bの境界に流れ防止膜DMが設けられ、パッド11Aの実質全域に電気的接続手段が形成されるものである。また配線11Bの全域または外部接続電極11Cも含めて流れ防止膜DMが形成されても良い。Bは、パッドに流れ防止膜DMが形成され、電気的接続手段が設けられる部分に対応するパッドが露出されたものである。Cは、タイプBの形成領域に加え配線11B、外部接続電極11Cにも流れ防止膜DMを形成したものである。Dは、タイプCの開口部が矩形から円形になったものである。更にEは、パッドの上に、リング状に流れ防止膜DMが形成されたものである。尚、パッド11Aは、矩形で示されているが、円形でも良い。この流れ防止膜DMは、半田等のロウ材、Agペースト等の導電ペースト、導電性樹脂の流れを防止するものであり、これらの電気的接続手段に対して濡れ性が悪いものである。例えば、半田がタイプDに設けられた場合、半田が溶けた際、流れ防止膜DMで堰き止められ、表面張力によりきれいな半球の半田が形成される。またこの半田が付く半導体素子のボンディング電極13の周囲は、パシベーション膜が形成されるため、ボンディング電極だけに半田が濡れる。よって半導体素子とパッドを半田を介して接続すると、半田は貝柱状に一定の高さで維持される。また半田の量でこの高さも調整可能なので、半導体素子と導電パターンの間に一定の隙間を設けることができ、この間に洗浄液を浸入させたり、また粘性の低い接着剤(ここではアンダーフィル材)も浸入させることが可能となる。更に、接続領域以外を全て流れ防止膜DMで被覆することにより、絶縁性接着手段AFとの接着性を向上させることも可能となる。また流れ防止膜DMとし絶縁材料を採用した場合、図8の接続部を除いて導電箔21の全域に流れ防止膜DMを形成しても良い。
【0038】
導電パターン11A〜11Dの側面は、図2に示すように、非異方性でエッチングされ、ここではウェットエッチンクで形成され、湾曲構造を有し、この湾曲構造によりアンカー効果を発生している。
【0039】
本構造は、半導体素子12と、複数の導電パターン11A〜11C、放熱用の電極11Dと、絶縁性接着手段AF、これらを埋め込む絶縁性樹脂10の4つの材料で構成される。また前述したように半導体素子12の配置領域に於いて、導電パターン11A〜11Dの上およびこれらの間には、前記絶縁性接着手段AFが充填され、特にエッチングにより形成された分離溝14に前記絶縁性接着手段AFが充填され、これらを含む全てが絶縁性樹脂10で封止されている。そして絶縁性樹脂10や絶縁性接着手段AFにより前記導電パターン11A〜11D、半導体素子12が支持されている。
【0040】
絶縁性接着手段AFとしては、絶縁材料から成る接着剤、アンダーフィル材が好ましい。アンダーフィル材は、半導体素子と導電パターンの隙間に浸透できる材料が好ましく、更にはスペーサとして機能するフィラーが混入されても良い。
【0041】
また絶縁性樹脂10としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂10は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電パターン11A〜11Dとしては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni合金、Al−Cuの積層体、Al−Cu−Alの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。またハーフエッチング性、メッキの形成性、熱応力を考慮すると圧延で形成されたCuを主材料とする導電材料が好ましい。これは、結晶構造が、Z軸方向よりもX、Y軸方向に大きく成長しているため、機械的強度、屈曲性、外部からの汚染物質の浸入に対して優れるからである。また配線11Bが延在されるが、ここに加わる応力に対して、圧延のCu箔は強度を有し、しかもその配線抵抗が小さくなるメリットも有する。
【0042】
本発明では、絶縁性樹脂10および絶縁性接着手段AFが前記分離溝14にも充填されているために、前記アンカー効果により導電パターンの抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、パッド11A…の側面を湾曲構造にできる。その結果、導電パターン11A〜11Dがパッケージから抜けない構造を実現できる。
【0043】
しかも導電パターン11A〜11Dの裏面は、絶縁性樹脂10から露出している。特に、放熱用の電極11Dの裏面は、実装基板上の第2の回路パターン12Bと固着できる。この構造により、半導体素子12から発生する熱を実装基板上の第2の回路パターン12Bに放熱でき、半導体素子12の温度上昇を防止でき、その分半導体素子12の駆動電流を増大させることができる。尚、放熱性が考慮されない場合、放熱用の電極11Cを省略し、図8の様なパターンにしても良い。この時は、実装基板の第2の回路パターンは、省略される。
【0044】
本半導体装置は、導電パターン11A〜11Dを封止樹脂である絶縁性樹脂10や絶縁性接着手段AFで支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の銅箔パターンは、支持基板(フレキシブルシート、プリント基板またはセラミック基板)で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費がかからないため安価となる特徴を有する。
【0045】
また、絶縁性樹脂10から露出している導電パターン11A〜11Dに半田等のロウ材を被覆すると、放熱用の電極11Dの面積の方が広いため、ロウ材が厚く濡れる場合がある。そのため、実装基板18上に固着させる場合、外部接続電極11C裏面のロウ材23が実装基板18上の第1の回路パターン19Aに濡れず、接続不良になってしまう事が想定される。
【0046】
これを解決するために、半導体装置15の裏面には絶縁被膜16が形成されている。図2Aの外部接続電極、放熱用の電極に示した点線の○は、絶縁被膜16から露出した外部接続電極11C…、放熱用の電極11Dを示すものである。つまりこの○以外は絶縁被膜16で覆われ、且つ○の部分のサイズを実質同一サイズとし、ここに形成されるロウ材の厚みを実質同一にしている。
【0047】
また放熱用の電極11Dの露出部17は、半導体素子の放熱性が考慮され、外部接続電極11Cの露出サイズより大きく形成されても良い。
【0048】
また絶縁被膜16を設けることにより、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる。一般に、実装基板側に設けられた配線は、前記半導体装置の固着領域を迂回して配置されるが、前記絶縁被膜16の形成により迂回せずに配置できる。以上、半導体装置15について説明した。
【0049】
従来は、図17、図18に示すように半田ボール55を介したパスが放熱に寄与していた。しかし本半導体装置15は、図1に示すように、外部接続電極11Cを介した第1の放熱パス、放熱手段RD介した第2の放熱パスおよび/または放熱用の電極11Dを介した第3の放熱パスを有し、これらにより半導体素子の駆動能力をより向上できるものである。尚、第1の放熱パスは、二点鎖線の矢印で、第2の放熱パスは一点鎖線の矢印で、第3の放熱パスは、実線の矢印で示した。
【0050】
図1に於いて、外部接続電極11Cは、実装基板18に形成された第1の回路パターン19Aと電気的に接続され、放熱用の電極11Dは、実装基板18に形成された第2の回路パターン19Bと接続されている。ここでは外部接続手段23としてロウ材を用いたため、放熱用の電極11Dと第2の回路パターン19Bは、ロウ材を介して熱的に結合されている。また放熱手段RDとして一般の放熱フィンを採用した。特に半導体素子と放熱手段RDとの間は、絶縁性樹脂10の厚みをコントロールでき、更にはこの絶縁性樹脂10にフィラーを混入させることもでき、半導体素子の熱を効率よく放出することができる。また半導体素子の裏面を露出させることもできる。この場合、放熱手段RDと半導体素子の絶縁が考慮され、その間に熱伝導の優れた絶縁材料が設けられる。
【0051】
また図8に示した導電パターンPTNのように、放熱用の電極11Dを省略しても良い。
半導体装置の製造方法を説明する第2の実施の形態
本製造方法は、図2の半導体装置15の製造方法を示すものであり、図3から図7は、図2AのA−A線に対応する断面図である。
【0052】
まず図3の様に導電箔20を用意する。厚さは、10μm〜300μm程度が好ましく、ここでは70μmの圧延銅箔を採用した。続いてこの導電箔20の表面に、耐エッチングマスクとして導電被膜21またはホトレジストを形成する。尚、このパターンは、図2Aのパッド11A…、配線11B…、外部接続電極11C…、放熱用の電極11D…と同一パターンである。また導電被膜21の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともパッドに対応する部分にAu、Ag、PdまたはNi等の導電被膜が形成されてもよい。これは、Cuの表面が酸化し易く、半田不良を発生する可能性があるからである。これらの膜は、Cuの酸化を考えずに半田接続を可能とするものである。(以上図3を参照)
続いて、パターン化された導電被膜21の上に流れ防止膜DMを形成し、ハーフエッチングをする。この場合、パターニングされたホトレジストを介してエッチングされ、エッチング深さは、導電箔20の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。また導電被膜21をマスクにしてハーフエッチングし、この後に流れ防止膜DMを形成しても良い。
【0053】
そしてハーフエッチングすることにより、導電パターン11A〜11Dが導電箔20の表面に凸状に現れる。尚、導電箔20は、前述したように、圧延で形成されたCuを主材料とするCu箔を採用した。しかしAlから成る導電箔、Fe−Ni合金から成る導電箔、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる。(以上、図4を参照)
続いて半導体素子12をフェイスダウンで固着し、半導体素子12のボンディング電極13とパッド11Aを電気的に接続し、その後アンダーフィル材AFを設ける。ここでは、流れ防止膜DMが形成されるため、ロウ材SDの流れを防止することができる。特にロウ材を採用する場合、ロウ材と濡れ性の良くない流れ防止膜DMを採用すると、配線11Bの方にロウ材が流れず、固着後も半田の厚みを維持することができる。
【0054】
次に、半田の固着方法について説明する。一般には、ボンディング電極13側に半田ボールを付けた半導体素子12を用意し、パッド11A側に半田ペーストを設け、この半田ペーストの粘着力で半導体素子12を仮接着する。そして炉に入れて半田溶融させる。流れ防止膜DMが形成されているので、半田が流れず所望の厚みで維持される。
【0055】
また流れ防止膜DMが形成されているので、パッド11A側に半球状のロウ材を固着形成してから、半田ボールの形成されていない半導体素子12を搭載し、固着しても良い。
【0056】
またこの逆も可能である。つまり半田ボールの形成された半導体素子15を用意し、炉に入れて半田固着する方法である。
【0057】
この様に半田固着された後、半導体素子12と導電箔20の間を洗浄し、前記アンダーフィル材AFを塗布し、半導体素子12と導電パターン11A〜11Dの間に浸透させる。半田SDが所望の厚みに形成されるため、前記洗浄液の浸透性が改善され、更にアンダーフィル材の浸透性も間然される。これにより、半導体素子12の固着、パシベーションが可能となる。
【0058】
本工程のポイントは、支持基板を採用することなく半導体素子を実装でき、しかもフェイスダウンで実装でき、金属細線の持ち上がりが無い分、絶縁性樹脂の厚さを薄くできるものである。(以上図5を参照)
そして全体を覆うように絶縁性樹脂10が形成される。絶縁性樹脂10としては、熱可塑性、熱硬化性のどちらでも良い。
【0059】
また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0060】
特に、半田の厚みが調整でき、所望の厚みに形成できる特徴から、半導体素子と導電パターンの間に溶融された注入樹脂が入りやすくなり、空孔のない封止が可能となる。
【0061】
本実施の形態では、絶縁性樹脂の厚さは、半導体素子の裏面から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度や放熱性を考慮して厚くすることも、薄くすることも可能である。
【0062】
また半導体素子の裏面と金型を当接すれば、半導体素子の裏面をパッケージから露出させることも可能である。特に半導体素子の裏面に形成される絶縁性樹脂10を薄くしたり、または半導体素子の裏面を露出させ、ここの部分に放熱板RDを配置することにより、更に半導体素子の熱を放出できる構造が取れる。
【0063】
図6Bに於いて、半導体素子15裏面の露出方法を示した。D1は上金型、D2は下金型、SHは、緩衝用のシートである。一般に、半導体素子15が実装された導電箔20を金型に配置し、半導体素子15の裏面が上金型に当接されれば、半導体素子15の裏面が絶縁性樹脂10から露出する。しかし裏面への樹脂の浸入を防止するには、かなりの圧力が加わり、チップや半田に外力が加わる恐れがある。よってここでは、緩衝用のシートSHを半導体素子15の裏面に配置し、外力の緩和を実現している。
【0064】
尚、樹脂注入に於いて、導電パターン11A〜11Dは、シート状の導電箔20と一体で成るため、導電箔20のずれが無い限り、導電パターン11A〜11Dの位置ずれは全くない。
【0065】
以上、絶縁性樹脂10には、凸部として形成された導電パターン11A〜11D、半導体素子12が埋め込まれ、凸部よりも下方の導電箔20が裏面に露出されている。(以上図6を参照)
続いて、前記絶縁性樹脂10の裏面に露出している導電箔20を取り除き、導電パターン11A〜11Dを個々に分離する。
【0066】
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いて分離しても良いし、研磨や研削で削り込んで分離しても良い。また、両方を採用しても良い。例えば、絶縁性樹脂10が露出するまで削り込んでいくと、導電箔20の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂10や絶縁性接着手段AFに食い込んでしまう問題がある。そのため、絶縁性樹脂10や絶縁性接着手段AFが露出する手前で、削り込みを停止し、その後、エッチングによりパッド11…を分離すれば、絶縁性樹脂10や絶縁性接着手段AFの表面に導電箔20の金属が食い込むことなく形成できる。これにより、微細間隔の導電パターン11A〜11D同士の短絡を防止することができる。また分離溝14の底部よりも導電パターン裏面が内側になるようにエッチングすれば、分離溝14に充填された樹脂が飛び出し、その分延面距離を長く取れ、耐圧向上が可能となる。
【0067】
また半導体装置15と成る1ユニットが複数形成されている場合は、この分離の工程の後に、ダイシング工程が追加される。
【0068】
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。
【0069】
またここでは、分離され裏面に露出した導電パターン11A〜11Dに絶縁被膜16を形成し、図2Aの点線の丸で示した部分が露出されるようにパターニングされ、この後、矢印で示す部分でダイシングされ半導体装置となる。
【0070】
尚、半田23は、ダイシングされる前、またはダイシングされた後、どちらで形成しても良い。特に、ダイシングする前に、スクリーン印刷でロウ材を形成し、これを溶融するすれば、複数の半導体装置に一度に半田を形成することがてきる。尚、外部接続手段23がロウ材SDで接続される場合、電気的接続手段SDの融点を高くした方が良い。
【0071】
図7Bには、マトリックス状に半導体素子12が封止された一体物PKを示す。図に示すように、導電パターン11A〜11Dが分離されても、複数の半導体素子12は絶縁性樹脂で一体となっている。そのため、絶縁被膜16の形成、外部接続手段23の形成がまとめて形成でき、この後でダイシングすることにより半導体装置15が個別分離できる。尚、手間がかかるが、ダイシング後に絶縁被膜16、外部接続手段23を形成しても良い。
【0072】
以上の製造方法により導電パターン、半導体素子が絶縁性樹脂に埋め込まれた軽薄短小のパッケージが実現できる。
次に、以上の製造方法により発生する効果を説明する。
【0073】
まず第1に、導電パターンは、ハーフエッチングされ、導電箔と一体となって支持されているため、従来支持用に用いた支持基板を無くすことができる。
【0074】
第2に、導電箔には、ハーフエッチングされて凸部となったパッドが形成されるため、パッドの微細化が可能となる。従って幅、間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【0075】
第3に、導電パターン、半導体素子、接続手段および封止材で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。
【0076】
第4に、パッドは、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。
【0077】
第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔を取り除いて、導電パターンを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。
【0078】
第6に、半導体素子12の裏面が露出できたり、この裏面に薄く絶縁性樹脂10が形成できる。そのため、半導体素子12の裏面側に放熱フィン等の放熱手段RDを配置でき、半導体素子12の熱を効率よく放出することができる。
【0079】
第7に、半導体素子は、絶縁性接着手段を介して放熱用の電極と固着され、この放熱用の電極が裏面から露出する。よって図1に示す様に、実装基板18の第2の回路パターン19Bと放熱用の電極11Dが熱的に固着でき、第2の回路パターン19Bを介して熱を放出することができる。更には、絶縁性接着手段にSi酸化膜や酸化アルミニウム等のフィラーが混入されることで更にその放熱性が向上される。またフィラーを混入させ、実質そのサイズを統一させれば、スペーサとしての機能を持たせることが出来る。
半導体モジュールを説明する第3の実施の形態
図9に半導体モジュールを示す。図10Aは、このモジュールに実装される半導体装置40の平面図であり、図10Bは、A−A線に於ける断面図である。
【0080】
図2では、パッド11Aには、配線11B、外部接続電極11Cが一体で形成されていたが、ここではパッド11Aの裏面が外部接続電極と成っている。
【0081】
またパッド11Aの裏面が矩形で成っているため、絶縁被膜16から露出するパターンも前記矩形と同一パターンで形成されている。また絶縁性接着手段AFの固着性が考慮されて、放熱用の電極11Dが複数に分割されるように溝43が形成されている。
【0082】
尚、放熱用の電極11Dが省略されても良いし、半導体素子12の裏面が露出されても良い。また製造方法は、前述した製造方法と実質同一であるため、その説明は省略する。
【0083】
以上、放熱手段RDおよび/または放熱用の電極11Dが採用されるため、半導体素子から発生する熱を外部に放出できる特徴を有する。よって、メモリ、マイコンまたはCPU等の発熱を嫌う半導体素子に適用することにより、その能力を十分に発揮することができる。
半導体装置を説明する第4の実施の形態
本実施の形態に係る半導体装置を図11に示す。図11Aはその平面図であり、図11Bは半導体装置50を実装基板42に実装した際のA−A線に於ける断面図である。
【0084】
前述の説明では、半導体素子12の領域の裏面に設けられる電極は、放熱作用を高めるために設けられていた。しかし、これらの電極は放熱作用を有すると共に、半導体装置の周辺部に設けられた外部接続電極11Cに作用する応力を緩衝する働きも有する。
【0085】
図11に示す如く、この半導体装置50の特徴は、外部接続電極11Cに囲まれた電極11Dの裏面に、裏面全域を覆うように応力緩衝用の電極11Eが設けられていることである。つまり、外部接続電極11Cよりも大きいサイズの半田電極11Eが設けられている。また、このサイズは半導体素子と同等、あるいはそれ以上でも良い。また若干小さくても良い。このことによる作用を以下に説明する。なお、この11Cは、半田、半田バンプ、導電性接着剤、でも良い。
【0086】
本発明に係る半導体装置50は、絶縁性樹脂10で装置全体が支持されている。実装基板43と絶縁性樹脂10の熱膨張係数は違うことが多いので、なるべくその差を小さくするが、同一にすることは非常に難しいので両者の熱膨張係数はどうしても異なってしまう。従って、半導体装置50と実装基板43の両方の温度が上昇すると、両者を接続する半田電極11Cに応力が作用する。例えば、外部接続電極のみで半導体装置が半田固着された図18のような場合、この応力の大きさはパッケージサイズが大きくなる程、大きくなる。具体的には、半導体素子の中央から半導体装置の周辺までの距離に比例する。
【0087】
本願は、応力緩衝用の電極11Eを半導体素子12と実質同等のサイズにすることで、前述した応力の緩和が可能となる。応力緩衝用の電極11Eによってその領域は実装基板と強固に固定される。従って、外部接続電極11Cに作用する応力は、応力緩衝用の電極11E周辺から外部接続電極11Cの中央までの距離に比例することになる。応力シミュレーションの結果では、25〜30%程の外部接続電極11Cに加わる最大応力が低減される。よって、外部接続電極11Cにクラックが発生するのを防止することができる。尚、この応力緩衝用の電極は、半導体素子12よりも若干大きいか、若干小さくても良い。
【0088】
図16は、ヒートサイクル試験によるサイクル数(横軸)とクラック発生率(縦軸)の関係を示したグラフである。ここで、ヒートサイクル試験の手法を説明する。先ず、半田電極を介して実装基板に実装した半導体装置を気相に晒す。次に、その気相の温度を変化させ、温度変化により半田電極にクラックが発生した半導体装置の個数を計測する。以上の作業を行うことにより、半田電極の温度変化に対する寿命を評価することができる。なお、気相の温度変化の範囲は−40℃〜125℃であり、1サイクルの時間は、約1時間である。
【0089】
以下に図16のケース1およびケース2の構造について説明する。
【0090】
ケース1:図10の半導体装置の裏面に設けられた半田構造で、絶縁被膜を介して露出したボンディングパッド裏面と放熱用電極の大きさが同じものである。従って、放熱用電極の露出部には、半田が多数設けられ、この半田電極が実装基板に実装された構造になる。
【0091】
ケース2:ケース1に於いて、放熱用電極の裏面が実質全域に渡り露出し、この放熱電極と実装基板の電極が全面で固着されたものである。つまり、図11に示す実装構造である。
【0092】
ケース1の場合は、サイクル数が250回を越えた時点からクラック発生率が上昇し、サイクル数が400回になった時点でクラック発生率が100%になった。つまり、サイクル数が400回になった時点で全ての半導体装置の半田電極にクラックが発生したことになる。
【0093】
ケース2の場合は、サイクル数が450回を越えた時点からクラック発生率が上昇し、サイクル数が600回になった時点でクラック発生率は100%と成った。
【0094】
このことから、ケース2の半導体装置がケース1の半導体装置よりも半田クラックが発生しにくい構造であると言える。従って、応力緩衝用の電極としては、チップと実質同程度のサイズの大型の半田電極を用いたほうが効果的である。これは、前述した様に半田電極の離間距離が短縮されたからである。
【0095】
ここで半田電極は、半田材料から成るが、ここの材料は、一般に言われるロウ材、Ag、金等の導電ペースト、導電性接着剤でも良い。また放熱用電極と実装基板とを固着する材料は、放熱電極11Dがチップ裏面と電気的に接続されなければ、絶縁性接着剤でも良い。
半導体装置を説明する第5の実施の形態
本実施の形態に係る半導体装置を図12に示す。図12Aはその平面図であり、図12Bは半導体装置51を実装基板43に実装した際のA−A線に於ける断面図である。
【0096】
図12Aおよび図12Bに示す如く、この半導体装置51の特徴は、溝44で分割された放熱用の電極11Dに、応力緩和用の電極11Fが設けられていることである。つまり、応力緩衝用の電極11Fを介して半導体装置51の裏面と実装基板43が強固に結合される。従って、外部接続半田電極11Cに作用する応力は、応力緩衝用の電極11Dの周辺から外部接続電極11Cの中央部までの距離に比例することにある。このことから、半導体装置51が熱膨張した際に、外部接続電極11Cに作用する応力を緩衝することができ、外部接続電極11Cにクラックが発生するのを防止することができる。
【0097】
更に、溝44を設けることにより、絶縁性接着手段ADと放熱用の電極11Dとの接着力を向上させることができる。
【0098】
なお、この構造のサイクル試験は実施していないが、図11の構造と同等の効果が発生すると思われる。応力緩衝用の電極11Fの分割数はせいぜい2〜8分割程度である。この分割を行うことにより、全面ベタで固着される構造に比べ、塗布した半田の量(厚み)が薄くなり、実装性が向上する。
半導体装置を説明する第6の実施の形態
本実施の形態に係る半導体装置を図13に示す。図13Aはその平面図であり、図13Bは半導体装置52を実装基板43に実装した際のA−A線に於ける断面図である。
【0099】
図13Aに示す如く、この半導体装置の特徴は、外部接続電極13Cが細長の形状を有していることである。ここでも応力の緩衝の原因は2つある。
1つ目は外部接続電極11Cの接着面積が大きくなったこと、
2つ目はクラックの発生箇所CKが、半田の外周部で且つ半導体素子側に発生するため、その発生箇所CKの離間距離を短くしたことである。
【0100】
また、電極間の半田ブリッジの防止を考えると、放熱用の電極11Dとボンディングパッド11Aとの離間距離は0.3m程度が必要である。また、図面ではボンディングパッド11Aの数が少ないので、正方形でも可能となるが、200ピンを超えるボンディングパッドが必要となる場合、ボンデイングパッドの幅が狭くする必要がある。よってボンディングパッド11Aの形状は必然的に細長の形状となる。
【0101】
このことにより、接着面積が増加すると同時にクラックの発生箇所が内側になり、クラックの発生が抑制されることになる。
半導体装置を説明する第7の実施の形態
本実施の形態に係る半導体装置を図14および図15に示す。図14Aはその平面図であり、図14Bは半導体装置53を実装基板43に実装した際のA−A線に於ける断面図である。図15A〜図15Cは外部接続電極11Cの構造を示す。
【0102】
図15A、Bに示す如く、半導体装置53の特徴は、外部接続電極11Cの構造にある。問題となる点は、図15Cに示すように、半田延面に絶縁性被膜16が当たり、くびれNKを形成しないことである。外部接続電極11CがくびれNKを有さない構造であれば、図15A、図15Bの如き構造でも良い。
【0103】
このくびれNKは応力が集中し易く、従ってクラックも発生しやすいことが判った。また、厚さが0.5mm以下の薄型パッケージでは、薄型故に半導体装置の構成材料に対して絶縁性樹脂の構成比率が少なく、極端ではあるが半導体素子12を直づけにした様なものである。半導体素子12の材料であるシリコンと、実装基板の熱膨張率は大きく異なるので、両者を接続する半田電極11Cに作用する応力は大きくなる。従って、全ての発明の実施の形態で半田延面はくびれの無いスムーズな曲面を有することが重要である。
【0104】
次に、ヒートサイクル試験の結果を図16を用いて説明する。先ず、ケース3とケース4の試験に用いた半導体装置の構造を説明する。
【0105】
ケース3とケース4の両方の半導体装置の外部接続電極も、くびれを有しない構造である。両者の違いは、応力緩衝用の電極の構造にある。ケース3の半導体装置の応力緩衝用の電極は、外部接続電極と同じ大きさの電極が複数設けられている。ケース4の半導体装置の応力緩衝用の電極は、半導体素子と同程度の大きさである。
【0106】
ケース3の場合は、現在試験中であるが、サイクル数が750回を超えても半田クラックは発生していない。
【0107】
ケース4の場合は、サイクル数が1400回になった時点でもクラック発生率は0%である。つまり、サイクル数が1400回になっても半田電極にクラックが全く発生しないことになる。
【0108】
次に、ケース1〜ケース4の構造の違いについて説明する。
【0109】
ケース1とケース2の構造の違いは、応力緩衝用の電極の形状にある。ケース1の応力緩衝用の電極は、外部接続電極11Cと同じ大きさである。それに対して、ケース2の応力緩衝用の電極は、半導体素子とほぼ同じ大きさを有している。つまり、ケース2の応力緩衝用の電極の方がケース1のものよりも大きい。
【0110】
ケース1とケース3の構造の違いは、外部接続電極の形状にある。ケース1の外部接続電極は、円形で且つくびれを有する構造である。それに対して、ケース2の外部接続電極は、細長で且つくびれを有さない構造である。
【0111】
ケース2とケース4の構造の違いは、両者ともに半導体素子とほぼ同等の大きさの応力緩衝用の電極を有しているが、外部接続電極の形状にある。ケース2の外部接続電極は、円形で且つくびれを有する構造である。それに対して、ケース4の外部接続電極は、細長で且つくびれを有さない構造である。
【0112】
このことから、応力緩衝用の電極の形状の特徴と、外部接続電極の形状の特徴の2つの特徴を組み合わせることにより半田クラックを防止できることが判る。つまり、応力緩衝用の電極の大きさを半導体素子と同じ程度の大きさとし、外部接続電極の形状を細長にし、且つくびれのない形状にすることである。
【0113】
以上、説明したように、本発明の特徴は本来放熱用の電極として有効であった放熱用電極11Dが、半田を介して実装基板にベタ付けで強固に固着されることで、外部接続電極のクラック防止に有効であることが判った。
【0114】
また、外部接続電極をくびれを有さない構造にすることにより、外部接続電極の強度を向上させることができることが判った。
【0115】
それにより、薄型パッケージの実装性の著しい向上を実現し、軽薄短小のパッケージの実用化に大きく寄与する。
【0116】
なお、上記した全ての実施例では、半導体素子12と放熱用の電極11Dとの接着手段として絶縁性接着手段ADを用いた。しかし、この接着手段は絶縁性のものに限られない。半導体装置の裏面電極がショートしなければ、導電性の接着手段をもちいてもよい。
【0117】
【発明の効果】
以上の説明から明らかなように、本発明では、半導体素子をフェイスダウンで実装し、放熱手段や放熱用の電極を採用することにより、半導体素子の能力を向上させることができる。
【0118】
特に、放熱用の電極を実装基板の第2の回路パターンに接続すれば、この第2の回路パターンを介して放出できる。よって、半導体モジュール全体の熱も低下でき、このモジュールに別途取り付けられている他の素子の能力も向上できる。
【0119】
また導電パターンの上に流れ防止膜を形成することにより、電気的接続手段が導電パターンに沿って流れず、電気的接続手段の形状、その厚みを制御することができる。よって電気的接続手段を介して半導体素子と導電パターンが接続された後、その間の洗浄が可能となる。また隙間が狭くならないため、流動性を有する絶縁性樹脂の浸入を可能とする。
【0120】
また導電パターン、半導体素子および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる半導体装置およびモジュールが実現できる。
【0121】
更に、本発明の半導体装置は、中央部のパッドの裏面に、半導体素子と同等の大きさを有する応力緩衝用の電極を設けることによって、外部接続電極に作用するストレスを小さくすることができる。このことにより、半田クラックが発生するのを防止することができる。
【0122】
更に、本発明の半導体装置は、外部接続電極を細長の形状にし、且つくびれを有さない構造にすることにより、半田電極に作用する応力を緩衝できると同時に、半田電極自体の強度を向上させることができる。従って、半田クラックを防止することができる。
【図面の簡単な説明】
【図1】本発明の半導体モジュールを説明する図である。
【図2】図1に用いた半導体装置を説明する図である。
【図3】本発明の半導体装置の製造方法を説明する図である。
【図4】本発明の半導体装置の製造方法を説明する図である。
【図5】本発明の半導体装置の製造方法を説明する図である。
【図6】本発明の半導体装置の製造方法を説明する図である。
【図7】本発明の半導体装置の製造方法を説明する図である。
【図8】本発明の半導体装置に採用する導電パターンを説明する図である。
【図9】本発明の半導体モジュールを説明する図である。
【図10】図9に用いた半導体装置を説明する図である。
【図11】本発明の半導体装置の実装構造を説明する図である。
【図12】本発明の半導体装置の実装構造を説明する図である。
【図13】本発明の半導体装置の実装構造を説明する図である。
【図14】本発明の半導体装置の実装構造を説明する図である。
【図15】本発明の半導体装置の外部接続電極の形状を説明する図である。
【図16】本発明の半導体装置を用いたヒートサイクルの試験結果を説明する図である。
【図17】従来の半導体装置を説明する図である。
【図18】従来の半導体装置を説明する図である。
【符号の説明】
10 絶縁性樹脂
11A パッド
11B 配線
11C 外部接続電極
11D 放熱用の電極
12 半導体素子
13 ボンディング電極
15 半導体装置
16 絶縁被膜
17 露出部
18 実装基板
19 回路パターン
AF 絶縁性接着手段
DM 流れ防止膜
SD 外部接続手段
RD 放熱手段

Claims (5)

  1. 半導体素子のボンディング電極と対向して設けられたパッドと、前記パッドと電気的に接続された配線に設けられた外部接続電極と、前記パッドと電気的接続手段を介してフェイスダウンで接続された前記半導体素子と、前記外部接続電極の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂と、前記半導体素子の裏面側に設けられた放熱手段とを有し、
    前記パッドの上面には、異なる材料より成る導電被膜が設けられ、前記導電被膜から成るひさしが設けられることを特徴とした半導体装置。
  2. 前記パッドで囲まれた領域で、半導体素子の下に放熱用の電極が配置される請求項1に記載の半導体装置。
  3. 前記半導体素子の裏面が絶縁性樹脂から露出し、前記放熱手段は、半導体素子の裏面と直接または絶縁されて取り付けられる請求項1または請求項2に記載の半導体装置。
  4. 前記電気的接続手段は、ロウ材から成ることを特徴とした請求項1から請求項3のいずれかに記載の半導体装置。
  5. 前記導電被膜はニッケル、銀、金またはパラジウムで構成される事を特徴とする請求項1から請求項4のいずれかに記載の半導体装置。
JP2001240541A 2000-09-06 2001-08-08 半導体装置 Expired - Fee Related JP4856821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001240541A JP4856821B2 (ja) 2000-09-06 2001-08-08 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000269465 2000-09-06
JP2000269465 2000-09-06
JP2000-269465 2000-09-06
JP2001240541A JP4856821B2 (ja) 2000-09-06 2001-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2002158310A JP2002158310A (ja) 2002-05-31
JP4856821B2 true JP4856821B2 (ja) 2012-01-18

Family

ID=26599316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240541A Expired - Fee Related JP4856821B2 (ja) 2000-09-06 2001-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JP4856821B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG115753A1 (en) 2004-03-15 2005-10-28 Yamaha Corp Semiconductor element and wafer level chip size package therefor
JP4894361B2 (ja) * 2006-06-08 2012-03-14 三菱マテリアル株式会社 サージアブソーバ
KR102076044B1 (ko) * 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH10173086A (ja) * 1996-12-06 1998-06-26 Hitachi Ltd 配線基板
JPH10321670A (ja) * 1997-05-21 1998-12-04 Hitachi Ltd 半導体装置
JPH1187403A (ja) * 1997-09-09 1999-03-30 Hitachi Ltd 半導体装置およびその製造方法
KR100283252B1 (ko) * 1997-11-28 2001-06-01 마이클 디. 오브라이언 볼그리드어레이반도체패키지
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
JP2997255B1 (ja) * 1998-10-21 2000-01-11 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2002158310A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
JP3650001B2 (ja) 半導体装置およびその製造方法
JP3706533B2 (ja) 半導体装置および半導体モジュール
JP2002083904A (ja) 半導体装置およびその製造方法
KR20020020169A (ko) 반도체 장치 및 그 제조 방법
JP3945968B2 (ja) 半導体装置およびその製造方法
JP2005064479A (ja) 回路モジュール
JP3070473B2 (ja) 半導体装置の実装方法及び構造
JP2006261519A (ja) 半導体装置及びその製造方法
JP3668101B2 (ja) 半導体装置
JP4856821B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JP4863836B2 (ja) 半導体装置
JP4921645B2 (ja) ウエハレベルcsp
JP2002083890A (ja) 半導体モジュール
JP2006073554A (ja) 回路装置およびその製造方法
JP2004007022A (ja) 半導体装置
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP4817548B2 (ja) 半導体装置およびその接続構造
JP2004071906A (ja) 半導体装置
JP2003209213A (ja) リードフレームおよび半導体装置の製造方法
JP4744071B2 (ja) 半導体モジュール
JP4744070B2 (ja) 半導体装置
JP2004048063A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees