JP2001237364A

JP2001237364A - 回路装置および実装基板

Info

Publication number: JP2001237364A
Application number: JP2000044442A
Authority: JP
Inventors: Noriaki Sakamoto; 則明坂本; Yoshiyuki Kobayashi; 義幸小林; Junji Sakamoto; 純次阪本; Shigeaki Mashita; 茂明真下; Katsumi Okawa; 克実大川; Eiju Maehara; 栄寿前原; Yukitsugu Takahashi; 幸嗣高橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-02-22
Filing date: 2000-02-22
Publication date: 2001-08-31
Anticipated expiration: 2020-02-22
Also published as: JP3634709B2

Abstract

(57)【要約】【課題】プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。【解決手段】導電箔６０に分離溝５４を形成した後、
回路素子を実装し、この導電箔６０を支持基板として絶
縁性樹脂５０を被着し、反転した後、今度は絶縁性樹脂
５０を支持基板として導電箔を研磨して導電路として分
離している。従って支持基板を採用することなく、導電
路５１、回路素子５２が絶縁性樹脂５０に支持された薄
型の回路装置が実現できる。また導電路が露出している
ため外付け回路素子１も実装できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路装置および実
装基板に関し、特に支持基板を不要にした薄型の回路装
置および実装基板に関するものである。

【０００２】

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。

【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２６のように、
プリント基板ＰＳに実装される。

【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。

【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。

【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。

【０００７】図２７は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。

【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。

【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。

【００１０】また前記ＣＳＰ６は、図２６のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。

【００１１】そしてこのプリント基板モジュールで構成
された回路は、色々なセットの中に取り付けられる。

【００１２】つぎに、このＣＳＰ６の製造方法を図２８
および図２９を参照しながら説明する。尚、図２９で
は、中央のガラエポ／フレキ基板と題するフロー図を参
照する。

【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２８Ａを参照）続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１に対応す
るＣｕ箔２０、２１に耐エッチング性のレジスト２２を
被覆し、Ｃｕ箔２０、２１をエッチングによりパターニ
ングする。尚、パターニングは、表と裏で別々にしても
良い（以上図２８Ｂを参照）続いて、レジストを除去した後、ドリルやレーザを利用
してスルーホールＴＨのための孔を前記ガラスエポキシ
基板５に形成し、この孔にメッキを施し、スルーホール
ＴＨを形成する。このスルーホールＴＨにより第１の電
極７と第１の裏面電極１０、第２の電極８と第２の裏面
電極１１が電気的に接続される。（以上図２８Ｃを参
照）更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。

【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２８Ｄを参照）そして必要により、ダイシングして個々の電気素子とし
て分離している。図２８では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。

【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。

【００１６】一方、セラミック基板を採用した製造方法
を図２９左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２８の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。

【００１７】

【発明が解決しようとする課題】図２７に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。

【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。そのため、このガラスエポキシ基板５を
採用することによって、コストが上昇し、更にはガラス
エポキシ基板５が厚いために、回路素子として厚くな
り、小型化、薄型化、軽量化に限界があった。

【００１９】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。

【００２０】また図２６の如く、前記ＣＳＰ６をプリン
ト基板ＰＳに実装すると、プリント基板ＰＳの厚みとＣ
ＳＰ６の支持基板の厚みが足し合わされ、プリント基板
モジュールは、厚みのあるものに成ってしまう。まして
やプリント基板ＰＳの裏面にも回路素子１、チップコン
デンサＣＣを実装すると、実装された回路素子の厚みも
足し合わされ、更に厚いプリント基板モジュールになっ
てしまう。従って前記プリント基板モジュールが実装さ
れたセット（電子機器）の大型化を招いてしまう問題が
あった。

【００２１】

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、分離溝で電気的に分離
された複数の導電路と、所望の該導電路上に固着された
回路素子と、該回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面を露出して一体に
支持する絶縁性樹脂と、前記導電路の裏面に固着された
外付け回路素子とを具備することで解決するものであ
る。

【００２２】第２に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された回路素子
と、該回路素子の電極と他の前記導電路とを接続する接
続手段と、前記回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面を露出して一体に
支持する絶縁性樹脂と、前記導電路の裏面に固着された
外付け回路素子とを具備することで解決するものであ
る。

【００２３】第３に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された複数の回路
素子と、該回路素子の所望の電極と他の前記導電路とを
接続する接続手段と、前記回路素子を被覆し且つ前記導
電路間の前記分離溝に充填され前記導電路の裏面を露出
して一体に支持する絶縁性樹脂と、前記導電路の裏面に
固着された外付け回路素子とを具備することで解決する
ものである。

【００２４】この外付け部品を除いた回路素子は、構成
要素を最小限にでき、しかも裏面に導電路が露出してい
るため、外付け部品により機能を更に付加した回路装置
を実現できるものである。

【００２５】第４に、前記回路素子は半導体ベアチッ
プ、チップ回路部品、パッケージ型半導体装置またはＣ
ＳＰのいずれかあるいは両方で成ることで解決するもの
である。

【００２６】第５に、前記接続手段はボンディング細線
またはロウ材で構成されることで解決するものである。

【００２７】第６に、前記導電路の裏面と前記分離溝間
に充填された絶縁性樹脂の裏面とを実質的に平坦にする
ことで解決するものである。

【００２８】導電路と絶縁性樹脂で同一面を形成するた
め、実装された外付け回路素子は、導電路の側面に当た
ることなくずらすことができる。特に、本回路装置を実
装基板として用いた場合、位置ずれして実装された外付
け回路素子を水平方向にずらして配置し直すことができ
る。また外付け回路素子の実装後、ロウ材が溶けていれ
ば、ずれて実装された外付け回路素子は、溶けたロウ材
の表面張力により、導電路上部に自ら戻ろうとし、外付
け回路素子自身による再配置が成される。

【００２９】第７に、前記導電路は電極、ボンディング
パッド、ダイパッド、配線またはコネクタとして用いら
れることで解決するものである。

【００３０】第８に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路裏面に固着された回路素子
と、該回路素子を被覆し且つ前記導電路間の前記分離溝
に充填され前記導電路の表面を露出して一体に支持する
絶縁性樹脂とから成る前記回路素子が埋め込まれた実装
基板であり、前記導電路の表面に固着された外付け回路
素子とを具備することで解決するものである。

【００３１】本構成により、回路素子が埋め込まれた機
能内蔵型の実装基板として活用できる。例えば標準回路
を実装基板の中に内蔵し、ユーザ側では、実装基板上に
ユーザ独自の機能を追加するための外付け部品を実装で
きる。

【００３２】第９に、前記導電路の表面と前記分離溝間
に充填された絶縁性樹脂の表面とを実質的に平坦にする
ことで解決するものである。

【００３３】前述したように外付け部品を簡単にずらす
ことができ、位置調整が容易に実現できる。

【００３４】第１０に、前記導電路の表面をボンディン
グパッドまたは外部接続用パッドとすることで解決する
ものである。

【００３５】第１１に、前記実装基板の中で用いられる
ロウ材の融点は、前記導電路表面で用いられるロウ材の
融点よりも高いことで解決するものである。

【００３６】外付け部品をロウ材により実現する場合で
も、実装基板内のロウ材が溶けず、実装基板内の回路が
不良とならない。

【００３７】

【発明の実施の形態】回路装置を説明する第１の実施の
形態まず本発明の回路装置について図１を参照しながらその
構造について説明する。

【００３８】図１Ａには、絶縁性樹脂５０に導電路５１
が埋め込まれ、前記導電路５１上には回路素子５２Ａ、
５２Ｂが固着され、前記絶縁性樹脂５０で導電路５１を
支持して成る回路装置５３が示され、更には外付け部品
１が裏面に実装されている。ここで回路素子は、一つで
も良く、また複数の回路素子が実装されても良い。また
複数の回路素子は、導電路の一つである配線も含めて一
つのＩＣ回路が構成されても良い。

【００３９】本構造は、符号５２Ａ、５２Ｂで示す回路
素子、符号５１Ａ、５１Ｂ、５１Ｃで示す複数の導電
路、前記回路素子５２Ａ、５２Ｂおよび導電路５１Ａ、
５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つで構成
され、導電路５１間には、この絶縁性樹脂５０で充填さ
れた分離溝５４が設けられる。そして絶縁性樹脂５０に
より前記導電路５１が支持されている。

【００４０】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。

【００４１】また回路素子５２の接続手段は、金属細線
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等があ
る。そしてこれら接続手段は、回路素子５２の種類、回
路素子５２の実装形態により選択される。例えば、ベア
の半導体素子であれば、半導体素子表面の電極と導電路
５１との接続は、金属細線が選択され、ＣＳＰであれば
半田ボールや半田バンプが選択される。またチップ抵
抗、チップコンデンサは、半田５５Ｂが選択される。ま
たパッケージされた回路素子、例えばＢＧＡ等を導電路
５１に実装しても問題はなく、これを採用する場合、接
続手段は半田が選択される。

【００４２】また回路素子と導電路５１Ａとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでこの導電被膜は、少なくとも一層あればよ
い。

【００４３】この導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは導電ペーストの焼結等により被覆される。

【００４４】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜を導電路５１Ａ
に被覆することによってチップを熱圧着でき、また半田
等のロウ材を介してチップを固着できる。ここで、前記
導電被膜は複数層に積層された導電被膜の最上層に形成
されても良い。例えば、Ｃｕの導電路５１Ａの上には、
Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ
被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたも
の、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが
形成できる。尚、これら導電被膜の種類、積層構造は、
これ以外にも多数あるが、ここでは省略をする。

【００４５】本回路装置は、導電路５１を封止樹脂であ
る絶縁性樹脂５０で支持しているため、支持基板が不要
となり、導電路５１、回路素子５２および絶縁性樹脂５
０で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。

【００４６】また前記構成の他に、回路素子５２を被覆
し且つ前記導電路５１間の前記分離溝５４に充填されて
一体に支持する絶縁性樹脂５０を有している。

【００４７】また導電路５１間は、分離溝５４となり、
ここに絶縁性樹脂５０が充填されることで、お互いの絶
縁がはかれるメリットを有する。

【００４８】また、回路素子５２を被覆し且つ導電路５
１間の分離溝５４に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。

【００４９】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２４の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。

【００５０】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接導電路５１に固着されている場
合、導電路５１の裏面が露出されているため、回路素子
５２Ａから発生する熱を導電路５１Ａを外部に放出する
ことができる。特に放熱により、駆動電流の上昇等の特
性改善が可能となる半導体チップに有効である。しかも
導電路の裏面が露出しているため外部接続用電極として
活用できる。例えば外部リードＥＬ１、薄膜のリードが
被着されたフレキシブルシート、コネクタ等を導電路５
１Ｂの裏面に実装できる。またそのまま導電路５１Ｂを
オス型のコネクタとし、実装基板に取り付けられたメス
型のコネクターに挿入することもできる。

【００５１】また本回路装置に於いて、分離溝５４の表
面と導電路５１の表面は、実質一致している構造となっ
ている。本構造は、本発明の特徴であり、図２７に示す
如く、裏面電極１０、１１の段差が設けられないため、
外付け回路素子１をそのまま水平に移動できる特徴を有
する。特に回路装置５３がプリント基板の如くある程度
の大きさであれば、導電路５１上には、外付け回路素子
を実装できる。これはＩＣ回路が埋め込まれたプリント
基板の様なものである。一方、図１Ｂで、別の外部接続
構造を説明する。図１Ｂは、図１Ａと実質同一であり、
外部接続用電極ＥＬ２が絶縁性樹脂５０から露出してい
るものである。この構造に依れば、導電路５１Ｂの表面
を介して外部との接続が可能である。例えば金属細線ま
たはロウ材を介して本回路装置を取り付ける実装基板と
電気的に接続することも可能であり、外部リードの接続
も可能である。回路装置を説明する第２の実施の形態次に図８Ａに示された回路装置５６を説明する。

【００５２】本構造は、導電路５１の表面に導電被膜５
７が形成されており、それ以外は、図１Ａの構造と実質
同一である。よってこの導電被膜５７について説明す
る。

【００５３】第１の特徴は、導電路や回路装置の反りを
防止するするために導電被膜５７を設ける点である。

【００５４】一般に、絶縁性樹脂と導電路材料（以下第
１の材料と呼ぶ。）の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路５１の方が先に温度上昇
して膨張する。そのため、第１の材料よりも熱膨張係数
の小さい第２の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第１の材料としてＣｕを採用した場合、第２の材料
としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率
は、１６．７×１０−６（１０のマイナス６乗）で、Ａ
ｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、
Ｐｔは、８．９×１０−６である。

【００５５】第２の特徴は、第２の材料によりアンカー
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１の抜けを防止できる構造とな
る。特に絶縁性樹脂の中にＩＣ回路を形成する場合、細
く曲折した配線が設けられる。しかしこの配線にもひさ
しが設けられるため、配線の抜けを防止できる。

【００５６】また図１Ａと同様に、導電路の裏面が露出
しているため外部接続用電極として活用できる。例えば
外部リードＥＬ１、コネクター用のフレキシブルシー
ト、コネクタ等を実装できる。またそのまま導電路５１
Ｂをメス型のコネクターに挿入することもできる。

【００５７】一方、図８Ｂはに別の外部接続構造を説明
する。図８Ｂは、図１Ｂと実質同一であり、ひさし５８
が形成されている点のみ異なるものである。またひさし
の効果については、図８Ａと同様なのでその説明は省略
する。本構造に依れば、外部接続用電極ＥＬ２が絶縁性
樹脂５０から露出しているものである。この構造に依
り、導電路５１Ｂの表面を介して外部との接続が可能で
ある。例えば金属細線やロウ材を介して実装基板と電気
的に接続することも可能であり、外部リードの接続も可
能である。以上、回路装置としてトランジスタチップ５
２Ａと受動素子５２Ｂが実装された回路装置で説明して
きたが、本発明は、一つの半導体チップが封止されて構
成された回路装置、図２２の如く、ＣＳＰ等のフェイス
ダウン型の素子が実装された回路装置、または図２３の
如くチップ抵抗、チップコンデンサ等の受動素子が封止
された回路装置でも実施できる。更には、複数の回路素
子、これらを電気的に接続する配線等でＩＣ回路を構成
しても良い。

【００５８】また外付け回路素子としてパッケージ型半
導体装置１を取り付けてあるが、その他の半導体装置、
チップコンデンサ、チップ抵抗、ＣＳＰ、ＢＧＡ等の回
路素子（電気部品）も実装可能である。またその数は、
回路装置の大きさにより限定されるが、少なくとも一つ
実装される。回路装置の製造方法を説明する第１の実施の形態次に図２〜図７および図１を使って回路装置５３の製造
方法について説明する。

【００５９】まず図２の如く、シート状の導電箔６０を
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、例えば、Ｃｕを主材料とした導電箔、Ａ
ｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から
成る導電箔等が採用される。

【００６０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。

【００６１】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、少なくとも導電路５１となる領域を除いた導電箔
６０を、導電箔６０の厚みよりも薄く除去する工程があ
る。そしてこの除去工程により形成された分離溝６１お
よび導電箔６０に絶縁性樹脂５０を被覆する工程があ
る。

【００６２】まず、Ｃｕ箔６０の上に、ホトレジスト
（耐エッチングマスク）ＰＲを形成し、導電路５１とな
る領域を除いた導電箔６０が露出するようにホトレジス
トＰＲをパターニングする（以上図３を参照）。そし
て、前記ホトレジストＰＲを介してエッチングすればよ
い（以上図４を参照）。

【００６３】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０と導電路との接着性が向上され
る。

【００６４】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。

【００６５】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。よってファインパターンの導電路が実現でき
る。

【００６６】またレーザでは、直接レーザ光を当てて分
離溝を形成でき、この場合は、どちらかといえば分離溝
６１の側面はストレートに形成される。

【００６７】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。

【００６８】尚、図３に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、例えばＡｇ、Ａｕ、
ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被
膜は、ダイパッド、ボンディングパッドとしてそのまま
活用できる特徴を有する。

【００６９】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。

【００７０】続いて、図５の如く、分離溝６１が形成さ
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。

【００７１】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。

【００７２】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、金属
細線５５Ａを介して接続される。方法としては、熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンディング等である。また５２Ｂは、チップコンデ
ンサまたは受動素子であり、半田等のロウ材または導電
ペースト５５Ｂで固着される。

【００７３】更に、図６に示すように、前記導電箔６０
および分離溝６１に絶縁性樹脂５０を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、ディッピングまたは塗布により実現でき
る。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂
がトランスファーモールドで実現でき、ポリイミド樹
脂、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。

【００７４】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
１００μｍ程度が被覆されるように調整されている。
尚、この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。

【００７５】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２８の様に、本来必要とし
ない支持基板５を採用して導電路７〜１１を形成してい
るが、本発明では、支持基板となる導電箔６０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。

【００７６】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。

【００７７】続いて、導電箔６０の裏面を化学的および
／または物理的に除き、導電路５１として分離する工程
がある。ここでこの除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。

【００７８】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図６では点線で
示している。その結果、約４０μｍの厚さの導電路５１
となって分離される。また絶縁性樹脂５０が露出する手
前まで、導電箔６０を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、裏面から絶
縁性樹脂５０を露出させても良い。

【００７９】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。この結果、分離溝６１が加
工され、図１の分離溝５４となる。（以上図６参照）最
後に、必要によって露出した導電路５１に半田等の導電
材を被着し、図７の如く、回路装置５３を反転し、外付
け回路素子１を実装する。回路装置５３は、実質平坦で
あるため、チップマウンター等の部品実装装置に載置で
きる。また半田リフロー装置にも流すことができる。ま
た外付け回路素子をロウ材を介して固着する場合は、絶
縁性樹脂５０の中に設けられるロウ材の融点を高くする
必要がある。こうすることにより例えば半田リフロー工
程に於いて、ロウ材５５Ｂが溶けず、断線等の防止が可
能となる。

【００８０】尚、導電路５１の裏面に導電被膜を被着す
る場合、図２の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。この場合、研磨をせずにエッチングだけ
で導電路５１として分離できる。

【００８１】尚、本製造方法では、絶縁性樹脂５０の中
にトランジスタとチップ抵抗が一組だけ実装されている
が、これを１単位としてマトリックス状に配置しても良
いし、どちらか一方の回路素子を１単位としてマトリッ
クス状に配置しても良い。更には複数の回路素子から成
るＩＣ回路を一単位としてマトリックス状に配置しても
良い。この場合は、後述するようにダイシング装置で個
々に分離される。

【００８２】以上の製造方法によって、絶縁性樹脂５０
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する平坦な回路装置５６が実現で
きる。

【００８３】本製造方法の特徴は、絶縁性樹脂５０を支
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２８の従来の製造方法のよ
うに、不要な支持基板５を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。

【００８４】尚、導電路５１表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
５６としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μ
ｍの導電路５１と回路素子が埋め込まれた回路装置にな
る。（以上図１を参照）回路装置の製造方法を説明する第２の実施の形態次に図９〜図１４、図８を使ってひさし５８を有する回
路装置５６の製造方法について説明する。尚、ひさしと
なる第２の材料７０が被着される以外は、第１の実施の
形態と実質同一であるため、詳細な説明は省略する。

【００８５】まず図９の如く、第１の材料から成る導電
箔６０上にエッチングレートの小さい第２の材料７０が
被覆された導電箔６０を用意する。

【００８６】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし５
８と成って形成されるため好適である。太い実線がＮｉ
から成る導電被膜７０であり、その膜厚は１〜１０μｍ
程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８
が形成されやすい。

【００８７】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る導電膜をエッチングすればひさし５８が
形成できるからである。第２の材料としては、Ａｌ、Ａ
ｇ、Ａｕ等が考えられる。

【００８８】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く取
り除く工程がある。

【００８９】図１０の様に、Ｎｉ７０の上に、ホトレジ
ストＰＲを形成し、導電路５１となる領域を除いたＮｉ
７０が露出するようにホトレジストＰＲをパターニング
し、図１１の様に前記ホトレジストを介してエッチング
すればよい。

【００９０】前述したように塩化第二鉄、塩化第二銅等
のエッチャントを採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。

【００９１】尚、前記分離溝６１が形成された導電箔６
０に回路素子５２を実装する工程（図１２）、前記導電
箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導
電箔６０の裏面を化学的および／または物理的に除き、
導電路５１として分離する工程（図１３）、導電路裏面
に導電被膜を形成し、回路装置５６を反転する工程（図
１４）、および外付け回路素子１を実装して完成までの
工程（図８）は、前製造方法と同一であるためその説明
は省略する。回路素子の製造方法を説明する第３の実施の形態続いて、複数の回路素子を一単位としてマトリックス状
に配置し、封止後に個別分離して、ディスクリート素
子、ＩＣ素子とする製造方法を図１５〜図２１を参照し
て説明する。尚、本製造方法は、第１の実施の形態と殆
どが同じであるため、同一の部分は簡単に述べる。

【００９２】まず図１５の如く、シート状の導電箔６０
を用意する。

【００９３】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。

【００９４】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。

【００９５】まず、図１６の如く、Ｃｕ箔６０の上に、
ホトレジストＰＲを形成し、導電路５１となる領域を除
いた導電箔６０が露出するようにホトレジストＰＲをパ
ターニングする。そして、図１７の如く、前記ホトレジ
ストＰＲを介してエッチングすればよい。

【００９６】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。

【００９７】またここの分離溝６１の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。（詳細は、第１の実施の形態を参照）尚、図１６
に於いて、ホトレジストＰＲの代わりにエッチング液に
対して耐食性のある導電被膜を選択的に被覆しても良
い。導電路と成る部分に選択的に被着すれば、この導電
被膜がエッチング保護膜となり、レジストを採用するこ
となく分離溝をエッチングできる。

【００９８】続いて、図１８の如く、分離溝６１が形成
された導電箔６０に回路素子５２を電気的に接続して実
装する工程がある。

【００９９】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。

【０１００】図では、ベアのトランジスタチップ５２Ａ
が導電路５１Ａにダイボンディングされ、エミッタ電極
と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線
５５Ａを介して接続され、チップコンデンサ５２Ｂが半
田を介して接続されている。

【０１０１】更に、図１９に示すように、前記導電箔６
０および分離溝６１に絶縁性樹脂５０を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。

【０１０２】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。

【０１０３】本工程の特徴は、絶縁性樹脂５０を被覆す
る際、導電路５１となる導電箔６０が支持基板となるこ
とである。従来では、図２８の様に、本来必要としない
支持基板５を採用して導電路７〜１１を形成している
が、本発明では、支持基板となる導電箔６０は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。

【０１０４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。

【０１０５】続いて、導電箔６０の裏面を化学的および
／または物理的に除き、導電路５１として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。

【０１０６】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。この露出される面を図１９では点線で示している。
その結果、約４０μｍの厚さの導電路５１となって分離
される。また絶縁性樹脂５０が露出する手前まで、導電
箔６０を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂５０を露出させ
ても良い。

【０１０７】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。

【０１０８】更に、図２０の如く、露出した導電路５１
に半田等の導電材を被着する。

【０１０９】更に、図２１の如く、回路素子毎に分離す
る工程がある。

【０１１０】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。

【０１１１】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常に小さいサ
イズに分離可能であるため、好適である。

【０１１２】そして図２１で完成した回路装置を反転
し、外付け回路素子を実装して完成する。図２９の右側
には、本発明を簡単にまとめたフローが示されている。
Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッ
チング、ダイボンド、ワイヤーボンデイング、トランス
ファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理お
よびダイシングの９工程で回路装置が実現できる。しか
も支持基板をメーカーから供給することなく、全ての工
程を内作する事ができる。回路装置の種類およびこれら
の実装方法を説明する実施の形態。

【０１１３】図２２は、フェイスダウン型の回路素子８
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また図２３は、チップ抵
抗やチップ抵抗等の受動素子８２が実装された回路装置
８３を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。

【０１１４】図２４は、実層構造について説明するもの
である。プリント基板や金属基板、セラミック基板等の
実装基板８４に形成された導電路８５に今まで説明して
きた本発明の回路装置５３、８１、８３が実装されたも
のである。

【０１１５】特に、半導体チップ５２の裏面が固着され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、前記導電路８５を介して放熱させ
ることができる。また実装基板８４として金属基板を採
用すると、金属基板の高熱伝導率も手伝って更に半導体
チップ５２の温度を低下させることができる。そのた
め、半導体チップの駆動能力を向上させることができ
る。

【０１１６】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。

【０１１７】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。

【０１１８】また図２５は、本発明の回路装置を実装基
板９０として用い、この上に本発明の回路装置９１、お
よび受動素子９２を実装したものである。実装基板９０
と回路装置９１の間は、導電路の露出面が平坦であるた
め、短絡防止用に絶縁性樹脂９３が被覆されている。こ
の絶縁性樹脂９３は、プリント基板に採用される半田レ
ジストと同様に、接続部分のみが露出されている。この
構造に依れば、プリント基板を採用することなく回路素
子を埋め込んだ実装基板モジュールが可能となる。

【０１１９】更に、図３０を使い本回路装置のメリット
を述べる。従来の実装方法に於いて、半導体メーカー
は、パッケージ型半導体装置、フリップチップを形成
し、セットメーカーは、半導体メーカーから供給された
半導体装置と部品メーカーから供給された受動素子等を
プリント基板に実装し、これをセットに組み込んで電子
機器としていた。しかし本回路装置では、自身を実装基
板として採用できるため、半導体メーカーは、実装基板
モジュールとしてセットメーカーに供給できる。従っ
て、セットメーカーは、プリント基板への素子実装を省
くことができる。

【０１２０】

【発明の効果】以上の説明から明らかなように、本発明
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを選択することにより、非常に小型
化、薄型化および軽量化された回路装置を実現できる。

【０１２１】また導電路の裏面のみを絶縁性樹脂から露
出しているため、外付け回路素子を実装することがで
き、全体の回路機能を更に高めることも可能となる。ま
た導電路の表面または裏面が直ちに外部接続用電極に供
することができ、図２７の如き従来構造の裏面電極およ
びスルーホールを不要にできる利点を有する。

【０１２２】しかも、導電路の裏面が露出されるため、
回路素子から発生する熱を導電路を介して外部に伝える
ことができる。特にこの放熱により、パワー素子の実装
も可能となる。

【０１２３】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチＱＦＰ実装時には回路装置自身を
そのまま水平に移動できるので、リードずれの修正が極
めて容易となる。

【０１２４】また導電路の表側に第２の材料を形成して
いるため、熱膨張係数の違いにより実装基板の反り、特
に細長い配線の反りまたは剥離を抑制することができ
る。

【０１２５】また導電路の表面に第２の材料から成る被
膜を形成することにより、導電路に被着されたひさしが
形成できる。よってアンカー効果を発生させることがで
き、導電路の反り、抜けを防止することができる。

【０１２６】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、分離溝の形成時あるいは回路素子の実装、絶縁性樹
脂の被着時までは導電箔で全体を支持し、また導電箔を
各導電路として分離する時、外付け回路素子を実装する
時は、絶縁性樹脂を支持基板にして機能させている。従
って、回路素子、導電箔、絶縁性樹脂の必要最小限で製
造できる。従来例で説明した如く、本来回路装置を構成
する上で支持基板が要らなくなり、コスト的にも安価に
できる。また支持基板が不要であること、導電路が絶縁
性樹脂に埋め込まれていること、更には絶縁性樹脂と導
電箔の厚みの調整が可能であることにより、非常に薄い
回路装置が形成できるメリットもある。

【０１２７】また図２９から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、製造工程を大幅に短縮でき、
しかも全行程を内作できる利点を有する。またフレーム
金型も一切不要であり、極めて短納期となる製造方法で
ある。

【０１２８】次に導電箔の厚みよりも薄く取り除く工程
（例えばハーフエッチング）までは、導電路を個々に分
離せずに取り扱えるため、後の回路素子の実装工程、絶
縁性樹脂の被覆工程に於いて、作業性が向上する特徴も
有する。

【０１２９】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された外付け回路素子は、回路装置裏面の
導電路側面に当たることなくずらすことができる。特に
位置ずれして実装された外付け回路素子を水平方向にず
らして配置し直すことができる。また外付け回路素子の
実装後、ロウ材が溶けていれば、ずれて実装された外付
け回路素子は、溶けたロウ材の表面張力により、導電路
上部に自ら戻ろうとし、外付け回路素子自身による再配
置が可能となる。

【０１３０】更に、半導体装置自身を実装基板として採
用できるため、半導体メーカーが、プリント基板モジュ
ールとしてセットメーカーに供給でき、セットメーカー
は、プリント基板への素子実装を省くことができる。

【図面の簡単な説明】

【図１】本発明の回路装置を説明する図である。

【図２】本発明の回路装置の製造方法を説明する図であ
る。

【図３】本発明の回路装置の製造方法を説明する図であ
る。

【図４】本発明の回路装置の製造方法を説明する図であ
る。

【図５】本発明の回路装置の製造方法を説明する図であ
る。

【図６】本発明の回路装置の製造方法を説明する図であ
る。

【図７】本発明の回路装置の製造方法を説明する図であ
る。

【図８】本発明の回路装置の製造方法を説明する図であ
る。

【図９】本発明の回路装置の製造方法を説明する図であ
る。

【図１０】本発明の回路装置の製造方法を説明する図で
ある。

【図１１】本発明の回路装置の製造方法を説明する図で
ある。

【図１２】本発明の回路装置の製造方法を説明する図で
ある。

【図１３】本発明の回路装置の製造方法を説明する図で
ある。

【図１４】本発明の回路装置の製造方法を説明する図で
ある。

【図１５】本発明の回路装置の製造方法を説明する図で
ある。

【図１６】本発明の回路装置の製造方法を説明する図で
ある。

【図１７】本発明の回路装置の製造方法を説明する図で
ある。

【図１８】本発明の回路装置の製造方法を説明する図で
ある。

【図１９】本発明の回路装置の製造方法を説明する図で
ある。

【図２０】本発明の回路装置の製造方法を説明する図で
ある。

【図２１】本発明の回路装置の製造方法を説明する図で
ある。

【図２２】本発明の回路装置を説明する図である。

【図２３】本発明の回路装置を説明する図である。

【図２４】本発明の回路装置の実装方法を説明する図で
ある。

【図２５】本発明の回路装置の実装方法を説明する図で
ある。

【図２６】従来の回路装置の実装構造を説明する図であ
る。

【図２７】従来の回路装置を説明する図である。

【図２８】従来の回路装置の製造方法を説明する図であ
る。

【図２９】従来と本発明の回路装置の製造方法を説明す
る図である。

【図３０】セット組立までの従来の方法と本発明の方法
を説明する図である。

【符号の説明】

１外付け回路素子５０絶縁性樹脂５１導電路５２回路素子５３回路装置５４分離溝５８ひさし

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 3/28 (72)発明者阪本純次大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者真下茂明大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者前原栄寿大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者高橋幸嗣群馬県伊勢崎市喜多町29番地関東三洋電子株式会社内Ｆターム(参考） 5E314 AA24 FF05 FF16 FF21 5E336 AA04 AA08 BB01 CC55 EE05 EE08 5F061 AA01 BA07 CA07 CA21 CB13 FA02

Claims

【特許請求の範囲】

【請求項１】分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された回路素子と、該回
路素子を被覆し且つ前記導電路間の前記分離溝に充填さ
れ前記導電路の裏面を露出して一体に支持する絶縁性樹
脂と、前記導電路の裏面に固着された外付け回路素子と
を具備することを特徴とする回路装置。
【請求項２】分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された回路素子と、該回
路素子の電極と他の前記導電路とを接続する接続手段
と、前記回路素子を被覆し且つ前記導電路間の前記分離
溝に充填され前記導電路の裏面を露出して一体に支持す
る絶縁性樹脂と、前記導電路の裏面に固着された外付け
回路素子とを具備することを特徴とする回路装置。
【請求項３】分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された複数の回路素子
と、該回路素子の所望の電極と他の前記導電路とを接続
する接続手段と、前記回路素子を被覆し且つ前記導電路
間の前記分離溝に充填され前記導電路の裏面を露出して
一体に支持する絶縁性樹脂と、前記導電路の裏面に固着
された外付け回路素子とを具備することを特徴とする回
路装置。
【請求項４】前記回路素子は半導体ベアチップ、チッ
プ回路部品、パッケージ型半導体装置およびＣＳＰのい
ずれかあるいは両方であることを特徴とする請求項１か
ら請求項３のいずれかに記載された回路装置。
【請求項５】前記接続手段はボンディング細線または
ロウ材で構成されることを特徴とする請求項２または請
求項３に記載された回路装置。
【請求項６】前記導電路の裏面と前記分離溝間に充填
された絶縁性樹脂の裏面とを実質的に平坦にすることを
特徴とする請求項１から請求項３のいずれかに記載され
た回路装置。
【請求項７】前記導電路は電極、ボンディングパッ
ド、ダイパッド、配線またはコネクタとして用いられる
ことを特徴とした請求項１から請求項３のいずれかに記
載された回路装置。
【請求項８】分離溝で電気的に分離された複数の導電
路と、所望の該導電路裏面に固着された回路素子と、該
回路素子を被覆し且つ前記導電路間の前記分離溝に充填
され前記導電路の表面を露出して一体に支持する絶縁性
樹脂とから成る前記回路素子が埋め込まれた実装基板で
あり、前記導電路の表面に固着された外付け回路素子と
を具備する実装基板。
【請求項９】前記導電路の表面と前記分離溝間に充填
された絶縁性樹脂の表面とを実質的に平坦にすることを
特徴とする請求項８に記載された実装基板
【請求項１０】前記導電路の表面をボンディングパッ
ドまたは外部接続用パッドとすることを特徴とする請求
項８または請求項９に記載された実装基板。
【請求項１１】前記実装基板の中で用いられるロウ材
の融点は、前記導電路表面で用いられるロウ材の融点よ
りも高いことを特徴とする請求項８に記載の実装基板。