JP3668101B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3668101B2
JP3668101B2 JP2000203370A JP2000203370A JP3668101B2 JP 3668101 B2 JP3668101 B2 JP 3668101B2 JP 2000203370 A JP2000203370 A JP 2000203370A JP 2000203370 A JP2000203370 A JP 2000203370A JP 3668101 B2 JP3668101 B2 JP 3668101B2
Authority
JP
Japan
Prior art keywords
semiconductor device
back surface
semiconductor
external connection
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000203370A
Other languages
English (en)
Other versions
JP2002026186A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
茂明 真下
克実 大川
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000203370A priority Critical patent/JP3668101B2/ja
Publication of JP2002026186A publication Critical patent/JP2002026186A/ja
Application granted granted Critical
Publication of JP3668101B2 publication Critical patent/JP3668101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にフェイスダウン型の半導体装置に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば電子材料（１９９８年９月号２２頁〜）の特集「ＣＳＰ技術とそれを支える実装材料・装置」で述べられている。
【０００３】
図２２は、フレキシブルシート５０をインターポーザー基板として採用するもので、このフレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされ、更にＩＣチップ５２が固着されている。そして、この導電パターン５１として、このＩＣチップ５２の周囲に形成されたボンディング用パッド５３がある。またこのボンディング用パッド５３と一体で形成される配線５１Ｂを介して半田ボール接続用パッド５４が形成されている。
【０００４】
そして半田ボール接続用パッド５４の裏側は、フレキシブルシートが開口された開口部５６が設けられており、この開口部５６を介して半田ボール５５が形成されている。そしてフレキシブルシート５０を基板にして全体が絶縁性樹脂５８で封止されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣチップ５２の裏面に設けられたフレキシブルシート５０は非常に高価であり、コスト上昇を来す問題、パッケージの厚みが厚くなる問題、重量増の問題があった。
【０００６】
またボンディングパッド５３の真下を外部接続電極として活用するには、ボンディングパッド真下にスルーホールを形成する必要があり、実質不可能であった。
【０００７】
また支持基板は、金属以外の材料から成るため、ＩＣチップ裏面からパッケージの裏面に渡る熱抵抗を大きくする問題があった。前記支持基板としては、フレキシブルシート、セラミック基板またはプリント基板である。また熱伝導良好な材料より成る熱伝導パスは、金属細線５７、銅箔パターン５１および半田ボール５５であり、駆動時に十分な放熱ができない構造であった。よって、駆動時、ＩＣチップが温度上昇し、駆動電流を十分流せない問題があった。
【０００８】
【課題を解決するための手段】
本発明は、前述した課題に鑑みて成され、第１に、一領域を囲むように設けられた複数のボンディングパッドと、前記一領域に配置された半導体ＩＣチップと、前記半導体ＩＣチップ上のボンディング電極と前記ボンディングパッドを接続する金属細線と、前記半導体ＩＣチップ、前記ボンディングパッドおよび前記金属細線を被覆し且つ前記ボンディングパッドの裏面を露出する絶縁性樹脂とを備えた半導体装置であり、
前記ボンディングパッドの裏面を外部接続電極としたことで解決するものである。
【０００９】
第２に、一領域を囲むように設けられた複数のボンディングパッドと、前記一領域に配置された半導体ＩＣチップと、前記半導体ＩＣチップ上のボンディング電極と前記ボンディングパッドを接続する金属細線と、前記半導体ＩＣチップ、前記ボンディングパッドおよび前記金属細線を被覆し且つ前記ボンディングパッドの裏面を露出する絶縁性樹脂とを備えた半導体装置であり、
前記ボンディングパッドと一体で延在される配線を介して前記半導体ＩＣチップの裏面に設けられた外部接続電極とを有することで解決するものである。
【００１０】
第３に、一領域を囲むように設けられた複数のボンディングパッドと、前記一領域に配置された半導体ＩＣチップと、前記半導体ＩＣチップ上のボンディング電極と前記ボンディングパッドを接続する金属細線と、前記半導体ＩＣチップ、前記ボンディングパッドおよび前記金属細線を被覆し且つ前記ボンディングパッドの裏面を露出する絶縁性樹脂とを備えた半導体装置であり、
前記ボンディングパッドと一体で延在される配線を介して前記半導体ＩＣチップの裏面に設けられた外部接続電極とを有し、
前記半導体ＩＣチップの搭載領域に対応する配線および外部接続電極の上面は、ボンディングパッドの上面よりも低く形成されることで解決するものである。
【００１１】
本半導体装置を提供することにより、支持基板を採用しなくても、アイランド状に形成されたボンディングパッドが厚みを持った導電箔（または導電箔）で絶縁性樹脂に埋め込まれて成るため、ボンディングパッド裏面を外部接続電極として活用することが出来る。そのため配線を採用することなく半導体ＩＣチップを実装することが出来る。また半導体ＩＣチップに配線が延在されず、支持基板を採用しないため、半導体ＩＣチップの裏面、半導体ＩＣチップに形成された導電被膜を絶縁性樹脂から露出させることが出来るため、半導体ＩＣチップの放熱を改善することができる。
【００１２】
【発明の実施の形態】
半導体装置を説明する第１の実施の形態
まず本発明の半導体装置について図１を参照しながら説明する。尚、図１Ａは、半導体装置の平面図であり、図１Ｂ〜図１Ｄは、Ａ−Ａ線の断面図である。
【００１３】
図１には、絶縁性樹脂１０に埋め込まれたボンディングパッド１１…を有し、このボンディングパッド１１…に囲まれた一領域には、半導体ＩＣチップ１２が配置されている。また半導体ＩＣチップ１２のボンディング電極１３とボンディングパッド１１は、金属細線１４を介して電気的に接続されている。
【００１４】
また前記ボンディングパッド１１…の側面は、ウェットエッチンクで形成されるため湾曲構造を有し、この湾曲構造によりアンカー効果を発生している。
【００１５】
本構造は、半導体ＩＣチップ１２、複数のボンディングパッド１１…と、このボンディングパッド１１…および半導体ＩＣチップ１２を埋め込む絶縁性樹脂１０の３つの材料で構成され、ボンディングパッド…間には、この絶縁性樹脂１０で充填され、エッチングにより形成された分離溝１５が設けられる。そして絶縁性樹脂１０により前記ボンディングパッド１１…、半導体ＩＣチップ１２が支持されている。
【００１６】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。またボンディングパッド１１…としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ合金、Ａｌ−Ｃｕの積層体、Ａｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００１７】
本発明では、絶縁性樹脂１０が前記分離溝１５にも充填され、絶縁性樹脂１０で前記ボンディングパッド１１…が支持されているために、ボンディングパッド１１…の抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、ボンディングパッド１１…の側面を湾曲構造とし、アンカー効果を発生させることもできる。その結果、ボンディングパッド１１…が絶縁性樹脂１０から抜けない構造を実現できる。
【００１８】
しかもボンディングパッド１１…、半導体ＩＣチップ１２の裏面は、絶縁性樹脂１０から成るパッケージの裏面に露出している。よって、半導体ＩＣチップ１２の裏面に、ＡｕやＡｇ等の導電被膜から成る固着層１６を被覆しておけば、この固着層１６を実装基板上の電極と固着でき、この構造により、半導体ＩＣチップ１２から発生する熱は、固着層１６を介して実装基板上の電極に放熱でき、半導体ＩＣチップ１２の温度上昇を防止でき、その分半導体ＩＣチップ１２の駆動電流を増大させることができる。半導体ＩＣチップの裏面は、固着層が設けられず、そのままシリコン基板が露出しても良い。
【００１９】
本半導体装置は、ボンディングパッド１１…を封止樹脂である絶縁性樹脂１０で支持しているため、支持基板が不要となり、ボンディングパッド１１…、半導体チップ１２、接続手段および絶縁性樹脂１０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板（フレキシブルシート、プリント基板またはセラミック基板）で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費がかからないため安価となる特徴を有する。
【００２０】
また前述したように、絶縁性樹脂１０の裏面は、ボンディングパッド１１…が露出し、固着層１６も露出している。この領域に例えば半田等のロウ材を被覆すると、固着層１６の方が面積が広いため、ロウ材が厚く濡れる。そのため、実装基板上に固着させる場合、ボンディングパッド１１…裏面が実装基板上の電極に濡れず、接続不良になってしまう場合が想定される。
【００２１】
図１Ｃは、前述した問題を解決するもので、半導体装置１７の裏面に絶縁被膜１８を形成することで解決している。図１Ａで示した点線の○は、絶縁被膜１７から露出したボンディングパッド１１…、半導体ＩＣチップ１２を示すものである。つまりこの○以外は絶縁被膜１８で覆われ、○の部分のサイズが実質同一サイズであるため、ロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またＡｇ、Ａｕ、Ａｇ−Ｐｄ等の導電ペーストでも同様のことが言える。この構造により、半田の接続不良も抑制できる。また半導体ＩＣチップ１２の露出部１８は、半導体ＩＣチップの放熱性が考慮され、ボンディングパッドの露出サイズよりも大きく形成されても良い。またボンディングパッド１１…は全て同一サイズであるため、ボンディングパッド１１…は全領域に渡り露出され、半導体ＩＣチップ１２裏面の一部が絶縁被膜１８から露出されても良い。
【００２２】
また絶縁被膜１８を設けることにより、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる。一般に、実装基板側に設けられた配線は、前記半導体装置の固着領域を迂回して配置されるが、前記絶縁被膜１８の形成により迂回せずに配置できる。
【００２３】
更に図１Ｄに、ボンディングパッド１１…の裏面に凸部１９を設けた例を示す。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットを有する。例えば、図１Ｂ、図１Ｃの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、半導体装置１７が浮き、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、ダストによる浮きが無くなり、この問題が解決される。
【００２４】
半導体装置の製造方法を説明する第２の実施の形態
本製造方法は、図１の製造方法であり、図２から図７は、図１ＡのＡ−Ａ線に対応する断面図である。
【００２５】
まず図２の様に導電箔２０を用意する。厚さは、１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍの銅箔を採用した。続いてこの導電箔２０の表面に、耐エッチングマスクとして導電被膜２１またはホトレジストを形成する。尚、このパターンは、図１Ａのボンディングパッド１１…である。また導電被膜２１の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともボンディングパッドに対応する部分にＡｕ、Ａｇ、ＰｄまたはＮｉ等の導電被膜が形成される。これは、ボンディングやダイボンディングを可能とするために設けられるものである。
【００２６】
続いて、前記導電被膜２１またはホトレジストを介して導電箔２０をハーフエッチングする。エッチング深さは、導電箔２０の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
【００２７】
そしてハーフエッチングすることにより、導電パターンが導電箔２０の表面に凸状に現れる。尚、導電箔２０は、Ａｌから成る導電箔、Ｆｅ−Ｎｉ合金から成る導電箔、Ｃｕ−Ａｌの積層体、Ａｌ−Ｃｕ−Ａｌの積層体でも良い。特に、Ａｌ−Ｃｕ−Ａｌの積層体は、熱膨張係数の差により発生する反りを防止できる。（以上図２を参照）
続いてボンディングパッド１１…で囲まれた一領域に半導体ＩＣチップ１２を固着し、半導体ＩＣチップ１２のボンディング電極１３とボンディングパッド１１を電気的に接続する。図面では、半導体ＩＣチップ１２がフェィスアップで実装されるため、接続手段として金属細線１４が採用される。
【００２８】
このボンデイングに於いて、ボンディングパッド１１…は導電箔２０と一体であり、しかも導電箔２０の裏面は、フラットであるため、ボンディングマシーンのテーブルに面で当接される。従って導電箔２０がボンディングテーブルに完全に固定されれば、ボンディングパッド１１…の位置ずれもなく、ボンディングエネルギーを効率よく金属細線１４とボンディングパッド１１…に伝えることができる。よって、金属細線の固着強度を向上させて接続することができる。ボンディングテーブルの固定は、例えばテーブル全面に複数の真空吸引孔を設けることで可能となる。また上から導電箔２１を押さえても良い。
【００２９】
また、図２で説明したように、導電箔２０のハーフエッチングにより、ボンディングパッド１１…を囲むように分離溝１５が形成されている。この分離溝１５に半導体ＩＣチップ１２を固着するため、半導体ＩＣチップ１２の高さは、その分低く配置される。よって金属細線１４の頂部も低くなり、後述する被覆樹脂の厚さを薄くすることが出来る。（以上図３を参照）
そして前記ボンディングパッド１１…、半導体ＩＣチップ１２、および金属細線１４を覆うように絶縁性樹脂１０が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
【００３０】
また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００３１】
本実施の形態では、絶縁性樹脂の厚さは、金属細線１４の頂部から上に約１００μｍが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
【００３２】
尚、樹脂注入に於いて、導電パターンは、シート状の導電箔２０と一体で成るため、導電箔２０のずれが無い限り、導電パターンの位置ずれは全くない。
ここでも下金型と導電箔２０裏面の固定は、真空吸引で実現できる。
【００３３】
以上、絶縁性樹脂１０には、凸部として形成されたボンディングパッド１１…、半導体ＩＣチップ１２が埋め込まれ、凸部よりも下方の導電箔２０が裏面に露出されている。（以上図４を参照）
続いて、前記絶縁性樹脂１０の裏面に露出している導電箔２０を取り除き、ボンディングパッド１１…を個々に分離する。
【００３４】
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いて分離しても良いし、研磨や研削で削り込んでも分離しても良い。また、両方を採用しても良い。例えば、絶縁性樹脂１０が露出するまで削り込んでいくと、導電箔２０の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂１０に食い込んでしまう問題がある。そのため、絶縁性樹脂１０が露出する手前で、削り込みを停止し、その後は、エッチングによりボンディングパッド１１…を分離すれば、ボンディングパッド１１…の間に位置する絶縁性樹脂表面に導電箔２０の金属が食い込むこと無く形成できる。これにより、微細間隔のボンディングパッド１１…同士の短絡を防止することができる。
【００３５】
また半導体装置１７と成る１ユニットが複数形成されている場合は、この分離の工程の後に、ダイシング工程が追加される。ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。以上の製造方法により複数のボンディングパッド、半導体ＩＣチップ１２および絶縁性樹脂１０の３要素で、軽薄短小のパッケージが実現できる。
【００３６】
図６は、図１Ｃを示すものであり、図５の工程でボンディングパッド１１…、半導体ＩＣチップ１２の裏面が露出された後に以下の工程を付して製造されたものである。つまり半導体装置１７の裏面に絶縁被膜１８を被覆し、ボンディングパッド１１…の一部が露出するように、絶縁被膜１８をパターニングする。この絶縁被膜１８のパターニングが終了した後、ダイシング工程が付加される。個々に分離された後、絶縁被膜１８をエッチングすると、取り扱いに手間がかかるからである。
【００３７】
図７は、図１Ｄを示すものであり、図４の工程の後に以下の工程を付して製造されたものである。つまり導電箔２０の裏面に耐エッチングマスクを形成し、凸部に対応する領域以外が露出されるように前記マスクをパターニングする。そして裏面全面をエッチングしていくことで前記凸部１９が形成される。
【００３８】
尚、ここでは、この凸部が形成された後に、絶縁被膜１８を塗布し、絶縁被膜１８から凸部１９の裏面を露出している。次に、以上の製造方法により発生する効果を説明する。まず第１に、ボンディングパッドは、ハーフエッチングされ、導電箔と一体となって支持されているため、従来支持用に用いた基板を無くすことができる。
【００３９】
第２に、導電箔には、ハーフエッチングされて凸部となったボンディングパッドが形成されるため、ボンディングパッドの微細化が可能となる。従って幅、間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【００４０】
第３に、前記３要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。第４に、ボンディングパッドは、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー（吊りリード）の形成、タイバー（吊りリード）のカットは、本発明では全く不要となる。
【００４１】
第５に、凸部となったボンディングパッドが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔を取り除いて、ボンディングパッドを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。
【００４２】
第６に、半導体ＩＣチップの裏面が絶縁性樹脂の裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の裏面から効率よく放出することができる。
半導体装置を説明する第３の実施の形態
図８に本半導体装置３０の図を示す。図８Ａは、その平面図であり、図８Ｂ〜図８Ｄは、Ａ−Ａ線に於ける断面図である。
【００４３】
図１では、導電箔２０で加工されたボンディングパッド１１…のみが設けられている。しかし本実施の形態では、ボンディングパッド１１から配線３１が一体で設けられ、配線３１の他端には外部接続電極３２が一体で設けられている。この外部接続電極３２…は、ボンディングパッド１１…で囲まれた領域にマトリックス状に分散されるため、配線の長いものと、短いものが形成されている。
【００４４】
また半導体装置３０の裏面には、図８Ｂで示すように、ボンディングパッド１１…、配線３１…、外部接続電極３２…が露出される。また配線３１…、外部接続電極３２…が半導体ＩＣチップ１２の裏面に延在されるため、半導体ＩＣチップ１２は、絶縁性接着剤３３を介して固着されている。半導体ＩＣチップ１２の裏面は、前記絶縁性接着剤３３、配線３１、外部接続電極３２が有るため、半導体ＩＣチップ１２の裏面は露出されない。よって絶縁性接着剤３３は、一般的には熱抵抗が大きいため、放熱性に劣るが、外部接続電極３２をマトリックス状に分散できるので、外部接続電極３２…と実装基板上の電極との接続不良、特にロウ材の応力の分散が可能となり、半田不良を抑制することが出来る。
【００４５】
また図８Ｂに於いて、ボンディングパッド１１、配線３１および外部接続電極３２で成る導電路をオーバーエッチングして、絶縁性樹脂１０、絶縁性接着剤３３の裏面よりも凹まして構成しても良い。
【００４６】
図８Ｃは、図１Ｃに対応するものであり、図８Ａの点線で示す○の部分が絶縁被膜１８から露出されているものである。当然ボンディングパッド１１…、配線は絶縁被膜１８で覆われる。この絶縁被膜は、半田レジストが簡単でよいが、絶縁耐圧を考えるとエポキシ樹脂等が好ましい。
【００４７】
図８Ｄは、図１Ｄに対応するものであり、凸部１９が形成されるものである。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットを有する。例えば、図８Ｂ、図８Ｃの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、この問題が解決される。
半導体装置３０の製造方法を説明する第４の実施の形態
本製造方法は、図８の製造方法であり、図９から図１４は、図８ＡのＡ−Ａ線に対応する断面図である。また図２〜図７の製造方法と実質同一であり、詳細な説明は省略する。
【００４８】
まず図９の様に導電箔２０を用意し、表面に耐エッチングマスクとして導電被膜２１またはホトレジストを形成する。尚、このパターンは、図８Ａに示すボンディングパッド１１…、配線３１、外部接続電極３２である。そして前記導電被膜２１またはホトレジストを介して導電箔２０をハーフエッチングする。（以上図９を参照）
続いてボンディングパッド１１…で囲まれた一領域で、配線３１、外部接続電極３２が延在される領域に絶縁性接着剤３３を介して半導体ＩＣチップ１２を固着し、半導体ＩＣチップ１２のボンディング電極１３とボンディングパッド１１を電気的に接続する。（以上図１０を参照）
そして前記ボンディングパッド１１…、配線３１…、外部接続電極３２…、半導体ＩＣチップ１２、および金属細線１４を覆うように絶縁性樹脂１０が塗布される。絶縁性樹脂１０には、凸部として形成されたボンディングパッド１１…、配線３１…、外部接続電極３２…、半導体ＩＣチップ１２が埋め込まれ、凸部よりも下方の導電箔２０が裏面に露出されている。（以上図１１を参照）
続いて、前記絶縁性樹脂１０の裏面に露出している導電箔２０を取り除き、ボンディングパッド１１…、配線３１…、外部接続電極３２…を個々に分離する。
【００４９】
また半導体装置３０と成る１ユニットが複数形成されている場合は、この分離の工程の後に、ダイシングする工程が付加される。
【００５０】
図１３は、図８Ｃを示すものであり、図１２の工程でボンディングパッド１１…、半導体ＩＣチップ１２の裏面が露出された後に以下の工程を付して製造されたものである。
【００５１】
つまり半導体装置３０の裏面に絶縁被膜１８を被覆し、外部接続電極３２…の一部が露出するように、絶縁被膜１８をパターニングする工程が付加される。尚、この絶縁被膜１８のパターニングが終了した後、ダイシングした方が良い。
【００５２】
図１４は、図８Ｄを示すものであり、図１１の工程の後に以下の工程を付して製造されたものである。
【００５３】
まず導電箔２０の裏面に耐エッチングマスクを形成し、凸部に対応する領域以外が露出されるように前記マスクをパターニングする。そして裏面全面をエッチングしていくことで前記凸部１９が形成される。
【００５４】
尚、ここでは、この凸部が形成された後に、絶縁被膜１８を塗布し、絶縁被膜１８から凸部１９の裏面を露出している。
図１５の半導体装置４０を説明する第５の実施の形態
図１５に本半導体装置４０を示す。図１５Ａは、その平面図であり、図１５Ｂ〜図１５Ｄは、Ａ−Ａ線に於ける断面図である。
【００５５】
図８では、ボンディングパッド１１…、配線３１、外部接続電極３２の厚みは、実質全て同じである。本発明は、半導体チップの固着位置を下げるために、半導体ＩＣチップ１２の搭載領域がハーフエッチングされ、半導体装置の厚みを薄くしたものである。また半導体装置４０の裏面は、図１５Ｂに示すとおり、ボンディングパッド１１…、配線３１、外部接続電極３２の裏面、絶縁性樹脂１０および絶縁性接着剤の裏面と実質一致している。
【００５６】
また図１５Ｂに於いて、ボンディングパッド１１、配線３１および外部接続電極３２で成る導電路をオーバーエッチングして、絶縁性樹脂１０、絶縁性接着剤３３の裏面から凹ましても良い。
【００５７】
図１５Ｃは、図８Ｃに対応するものであり、図１５Ａの点線で示す○の部分が絶縁被膜１８から露出されているものである。
【００５８】
図１５Ｄは、図８Ｄに対応するものであり、凸部１９が形成されるものである。
図１５の半導体装置４０を説明する第６の実施の形態
本製造方法は、図１５の製造方法であり、図１６から図２２は、図１５ＡのＡ−Ａ線に対応する断面図である。
【００５９】
まず図１６の様に導電箔２０を用意し、表面に耐エッチングマスクとして導電被膜２１またはホトレジストを形成する。尚、このパターンは、図１５Ａに示すボンディングパッド１１…である。そして前記導電被膜２１またはホトレジストを介して導電箔２０をハーフエッチングする。（以上図１６を参照）
続いて、ボンディングパッド１１…、配線３１、外部接続電極３２に対応する領域に前記耐エッチングマスクＭＳＫを付け直し、ハーフエッチングする。このエッチング工程により、半導体ＩＣチップ１２の搭載領域ＲＧＮがボンディングパッド１１の表面よりも下がって形成される。（以上図１７を参照）
続いてボンディングパッド１１…で囲まれた搭載領域ＲＧＮに絶縁性接着剤３３を介して半導体ＩＣチップ１２を固着し、半導体ＩＣチップ１２のボンディング電極１３とボンディングパッド１１を電気的に接続し、その後、絶縁性樹脂１０が塗布される。（以上図１８を参照）
続いて、前記絶縁性樹脂１０の裏面に露出している導電箔２０を取り除き、ボンディングパッド１１…、配線３１…、外部接続電極３２…を個々に分離する。
【００６０】
また半導体装置３０と成る１ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置３０…として分離されるようにダイシングする工程が付加される。（以上図１９を参照）
図２０は、図１５Ｃを示すものであり、図１９の工程の後に以下の工程を付して製造されたものである。
【００６１】
つまり半導体装置３０の裏面に絶縁被膜１８を被覆し、外部接続電極３２…の一部が露出するように、絶縁被膜１８をパターニングし、この絶縁被膜１８のパターニングが終了した後、ダイシングを行い完成されたものである。
【００６２】
図２１は、図１５Ｄを示すものであり、図１８の工程の後に以下の工程を付して製造されたものである。
【００６３】
まず導電箔２０の裏面に耐エッチングマスクを形成し、凸部に対応する領域以外が露出されるように前記マスクをパターニングする。そして裏面全面をエッチングしていくことで前記凸部１９が形成される。
【００６４】
尚、ここでは、この凸部が形成された後に、絶縁被膜１８を塗布し、絶縁被膜１８から凸部１９の裏面を露出している。
【００６５】
【発明の効果】
以上の説明から明らかなように、本発明では、支持基板を採用しなくても、アイランド状に形成されたボンディングパッドが厚みを持った導電箔（または導電箔）で絶縁性樹脂に埋め込まれて成るため、ボンディングパッド裏面の機械的強度を確保でき、外部接続電極として活用することが出来る。また半導体ＩＣチップに配線が延在されず、支持基板を採用しないため、半導体ＩＣチップの裏面、半導体ＩＣチップに形成された導電被膜を絶縁性樹脂から露出させることが出来るため、半導体ＩＣチップの放熱を改善することが出来る。しかも支持基板を採用せず、配線、外部接続電極を形成しないため、半導体チップの裏面を絶縁性樹脂の裏面と一致させることが出来る。よって薄型で軽量なパッケージが実現できる。
【００６６】
また配線を活用して絶縁性樹脂の裏面にマトリックス状に外部接続電極を分散させることにより、外部接続電極に形成されたロウ材の応力を緩和でき、接続不良を抑制することが出来る。
【００６７】
更には、ボンディングパッド表面よりも、配線、外部接続電極の表面を下方に配置するように形成したため、半導体ＩＣチップの固着位置が低下し、パッケージの厚みを薄くすることが出来る。
【００６８】
また導電路、接続手段および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる半導体装置を実現できる。
【００６９】
また本半導体装置に於いて、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となる場合、半導体装置自身をそのまま水平に移動できるので、半導体装置ずれの修正が極めて容易となる。
【００７０】
また導電路の側面に湾曲構造を形成した場合、アンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図である。
【図２】本発明の半導体装置の製造方法を説明する図である。
【図３】本発明の半導体装置の製造方法を説明する図である。
【図４】本発明の半導体装置の製造方法を説明する図である。
【図５】本発明の半導体装置の製造方法を説明する図である。
【図６】本発明の半導体装置の製造方法を説明する図である。
【図７】本発明の半導体装置の製造方法を説明する図である。
【図８】本発明の半導体装置を説明する図である。
【図９】本発明の半導体装置の製造方法を説明する図である。
【図１０】本発明の半導体装置の製造方法を説明する図である。
【図１１】本発明の半導体装置の製造方法を説明する図である。
【図１２】本発明の半導体装置の製造方法を説明する図である。
【図１３】本発明の半導体装置の製造方法を説明する図である。
【図１４】本発明の半導体装置の製造方法を説明する図である。
【図１５】本発明の半導体装置を説明する図である。
【図１６】本発明の半導体装置の製造方法を説明する図である。
【図１７】本発明の半導体装置の製造方法を説明する図である。
【図１８】本発明の半導体装置の製造方法を説明する図である。
【図１９】本発明の半導体装置の製造方法を説明する図である。
【図２０】本発明の半導体装置の製造方法を説明する図である。
【図２１】本発明の半導体装置の製造方法を説明する図である。
【図２２】従来の半導体装置を説明する図である。
【符号の説明】
１０ 絶縁性樹脂
１１ ボンディングパッド
１２ 半導体ＩＣチップ
１３ ボンディング電極
１４ 金属細線
１５ 分離溝
１６ 固着層
１８ 絶縁被膜
１９ 凸部

Claims (17)

  1. 一領域を囲むように設けられた複数のボンディングパッドと、前記一領域に配置された半導体ＩＣチップと、前記半導体ＩＣチップ上のボンディング電極と前記ボンディングパッドを接続する金属細線と、前記半導体ＩＣチップ、前記ボンディングパッドおよび前記金属細線を被覆し且つ前記ボンディングパッドの裏面を露出する絶縁性樹脂とを備えた半導体装置であり、
    前記ボンディングパッドと一体で延在される配線を介して前記半導体ＩＣチップの裏面に外部接続電極を延在し、前記半導体ＩＣチップの搭載領域に対応する配線および外部接続電極の上面は、ボンディングパッドの上面よりも低く形成されることを特徴とする半導体装置。
  2. 前記外部接続電極は、前記一領域に分散されて配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記ボンディングパッドの裏面、配線の裏面、外部接続電極の裏面が前記絶縁性樹脂から露出されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記複数のボンディングパッドの裏面、配線の裏面、外部接続電極の裏面は、絶縁被膜で覆われ、
    前記絶縁被膜に実質均一の大きさの開口部を複数個設け、
    前記開口部から前記外部接続電極の裏面を露出させることを特徴とする請求項１記載の回路装置。
  5. 前記外部接続電極の裏面が突出していることを特徴とする請求項１記載の半導体装置。
  6. 前記半導体ＩＣチップの裏面は、絶縁性接着剤で固着されることを特徴とする請求項１記載の半導体装置。
  7. 前記ボンディングパッド、配線および外部接続電極は、銅を主材料としたもの、アルミニウムを主材料としたものまたは鉄−ニッケルを主材料とした合金で構成されることを特徴とする請求項１記載の半導体装置。
  8. 前記ボンディングパッドの上面には、異なる材料より成る導電被膜が設けられ、前記導電被膜から成るひさしが設けられることを特徴とする請求項１記載の半導体装置。
  9. 前記導電被膜はニッケル、銀、金またはパラジウムで構成される事を特徴とする請求項８記載の半導体装置。
  10. 前記ボンディングパッドの側面、配線の側面および外部接続電極の側面は、湾曲構造で成ることを特徴とする請求項１記載の半導体装置。
  11. 導電箔を用意する工程と、
    前記導電箔の表面に分離溝を設けることにより、半導体素子が載置される予定の領域を囲むように設けられた複数のボンディングパッドと、前記領域に設けられた外部接続電極と、前記ボンディングパッドと前記外部接続電極とを一体化して接続する配線とを含む導電路を形成する工程と、
    前記分離溝に充填されて前記導電路を被覆するように形成された絶縁材料を介して前記半導体素子を固着する工程と、
    前記半導体素子が被覆されて前記分離溝が充填されるように絶縁性樹脂を形成する工程と、
    前記分離溝に充填された前記絶縁材料および前記絶縁性樹脂が露出するように前記導電箔の裏面を除去する工程を具備することを特徴とする半導体装置の製造方法。
  12. 表面から分離溝を設けることにより、半導体素子が載置される予定の領域を囲むように設けられた複数のボンディングパッドと、前記領域に設けられた外部接続電極と、前記ボンディングパッドと前記外部接続電極とを一体化して接続する配線とを含む導電路が形成された導電箔を用意する工程と、
    前記分離溝に充填されて前記導電路を被覆するように形成された絶縁材料を介して前記半導体素子を固着する工程と、
    前記半導体素子が被覆されて前記分離溝が充填されるように絶縁性樹脂を形成する工程と、
    前記分離溝に充填された前記絶縁材料および前記絶縁性樹脂が露出するように前記導電箔の裏面を除去する工程を具備することを特徴とする半導体装置の製造方法。
  13. 分離溝を設けることにより、半導体素子が載置される予定の領域を囲むように設けられた複数のボンディングパッドと、前記領域に設けられた外部接続電極と、前記ボンディングパッドと前記外部接続電極とを一体化して接続する配線とを含む導電路が形成され、前記分離溝が充填されて前記導電路が覆われるように絶縁材料が形成された導電箔を用意する工程と、
    絶縁材料に前記半導体素子を固着する工程と、
    前記半導体素子が被覆されて前記分離溝が充填されるように絶縁性樹脂を形成する工程と、
    前記分離溝に充填された前記絶縁材料および前記絶縁性樹脂が露出するように前記導電箔の裏面を除去する工程を具備することを特徴とする半導体装置の製造方法。
  14. 前記絶縁材料により、前記半導体素子とその下方の前記導電路とを絶縁することを特徴とする請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法。
  15. 前記半導体素子と前記導電路とを金属細線により電気的に接続することを特徴とする請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法。
  16. 前記ボンディングパッドの裏面、配線の裏面、外部接続電極の裏面は、絶縁被膜で覆われ、
    前記絶縁被膜に実質均一の大きさの開口部を複数個設け、
    前記開口部から前記外部接続電極の裏面を露出させることを特徴とする請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法。
  17. 前記絶縁性材料は絶縁性接着剤であることを特徴とする請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法。
JP2000203370A 2000-07-05 2000-07-05 半導体装置 Expired - Fee Related JP3668101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203370A JP3668101B2 (ja) 2000-07-05 2000-07-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203370A JP3668101B2 (ja) 2000-07-05 2000-07-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2002026186A JP2002026186A (ja) 2002-01-25
JP3668101B2 true JP3668101B2 (ja) 2005-07-06

Family

ID=18700788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203370A Expired - Fee Related JP3668101B2 (ja) 2000-07-05 2000-07-05 半導体装置

Country Status (1)

Country Link
JP (1) JP3668101B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP2006128501A (ja) * 2004-10-29 2006-05-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008282853A (ja) * 2007-05-08 2008-11-20 Spansion Llc 半導体装置及びその製造方法
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP5215980B2 (ja) * 2009-10-30 2013-06-19 株式会社三井ハイテック 半導体装置の製造方法
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
JP5776968B2 (ja) * 2011-03-29 2015-09-09 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP2018514947A (ja) * 2015-05-04 2018-06-07 イーオープレックス リミテッド ダイ取り付けパッドがないリードキャリア構造およびそれに形成されたパッケージ

Also Published As

Publication number Publication date
JP2002026186A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
JP3650001B2 (ja) 半導体装置およびその製造方法
US6596564B2 (en) Semiconductor device and method of manufacturing the same
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3679687B2 (ja) 混成集積回路装置
US6791199B2 (en) Heat radiating semiconductor device
JP3945968B2 (ja) 半導体装置およびその製造方法
JP3634735B2 (ja) 半導体装置および半導体モジュール
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JP3634709B2 (ja) 半導体モジュール
JP3574025B2 (ja) 回路装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3510839B2 (ja) 半導体装置およびその製造方法
JP3963914B2 (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JP4856821B2 (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール
JP4863836B2 (ja) 半導体装置
JP4439459B2 (ja) 半導体装置
JP3863816B2 (ja) 回路装置
JP4393503B2 (ja) 半導体装置
JP4393526B2 (ja) 半導体装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP3778783B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees