JPH09312355A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH09312355A
JPH09312355A JP8150260A JP15026096A JPH09312355A JP H09312355 A JPH09312355 A JP H09312355A JP 8150260 A JP8150260 A JP 8150260A JP 15026096 A JP15026096 A JP 15026096A JP H09312355 A JPH09312355 A JP H09312355A
Authority
JP
Japan
Prior art keywords
lead
stage
semiconductor device
insulating material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8150260A
Other languages
English (en)
Inventor
Yasuharu Nakamura
安治 中村
Akinao Nakamura
晄尚 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8150260A priority Critical patent/JPH09312355A/ja
Priority to US08/858,846 priority patent/US5847458A/en
Priority to KR1019970019230A priority patent/KR100250560B1/ko
Publication of JPH09312355A publication Critical patent/JPH09312355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡタイプの半導体装置に代わる製造の容
易な半導体装置を得る。 【解決手段】 複数本のリード１０と、半導体チップ６
０が搭載されたステージ２０とを、所定間隔ずつあけて
並べて配列する。リード１０下面の所定部位には、端子
部１２を突出形成する。半導体チップ６０の電極とリー
ド上面の端子部１４とは、ワイヤ７０で電気的に接続す
る。複数本のリード１０の上面及び側面とステージ２０
の上面及び側面とには、絶縁材３０を連続して層状に被
着する。そして、その絶縁材３０を介して、複数本のリ
ード１０とステージ２０とを一連に結合する。それと共
に、絶縁材３０内部に半導体チップ６０を封入し、リー
ド下面の端子部１２を絶縁材３０の間に露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップが内
蔵された半導体装置と、該装置を形成するための半導体
装置の製造方法とに関する。
【０００２】
【従来の技術】従来より、半導体チップが内蔵されたＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導
体装置がある。この半導体装置は、その下面に電子回路
接続用の複数の端子が格子状に並べて備えられている。
端子には、ほぼ半球状をしたはんだバンプが形成されて
いる。
【０００３】このＢＧＡタイプの半導体装置では、その
下面の端子を、該端子に形成されたはんだバンプを用い
て、半導体装置実装用のボード（以下、ボードという）
表面に形成された電子回路の端子部に、はんだ付け接続
できる。そして、その半導体装置をボードに表面実装で
きる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記Ｂ
ＧＡタイプの半導体装置の製造に際しては、その半導体
チップ実装用の基板にスルーホールを穿設して、該ホー
ル内周面に、無電解めっき法と電解めっき法とを用い
て、導体層を複数回形成し、該導体層を介して、基板上
面に形成された回路パターンを基板下面に形成された端
子に電気的に接続する必要等があって、その製造に多大
な手数と時間を要した。
【０００５】本発明は、このような課題に鑑みてなされ
たもので、ＢＧＡタイプの半導体装置に代わる、製造の
容易な半導体装置と、該装置を形成するための半導体装
置の製造方法とを提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体装置は、複数本のリードと半
導体チップが搭載されたステージとが所定間隔ずつあけ
て並べて配列され、前記リード下面の所定部位に端子部
が突出形成され、前記半導体チップの電極と前記リード
上面の端子部とが電気的に接続され、前記複数本のリー
ドの上面及び側面とステージの上面及び側面とに絶縁材
が連続して被着されて、該絶縁材を介して前記複数本の
リードとステージとが一連に結合されると共に、前記絶
縁材内部に前記半導体チップが封入され、前記リード下
面の端子部が前記絶縁材の間に露出されてなることを特
徴としている。
【０００７】本発明の第２の半導体装置は、複数本のリ
ードが所定間隔ずつあけて並べて配列され、前記リード
下面の所定部位に端子部が突出形成され、前記リードの
上方に半導体チップが配置されて、該チップの電極が前
記リード上面の端子部に電気的に接続され、前記複数本
のリードの上面及び側面に絶縁材が連続して被着され
て、該絶縁材を介して前記複数本のリードが一連に結合
されると共に、前記絶縁材内部に前記半導体チップが封
入され、前記リード下面の端子部が前記絶縁材の間に露
出されてなることを特徴としている。
【０００８】この第１又は第２の半導体装置において
は、リード上面の端子部とリード下面の端子部とが、リ
ードを介して一連に電気的に接続されている。
【０００９】そのため、基板に該当する、絶縁材にスル
ーホールを穿設して、該ホール内周面に無電解めっき法
と電解めっき法とを用いて導体層を複数回形成し、該導
体層を介して、リード上面の端子部とリード下面の端子
部とを電気的に接続する必要をなくすことができる。
【００１０】また、複数本のリードの間、又はそれに加
えて、リードとステージとの間を、それらの間に介在さ
せた絶縁材により、電気的に絶縁できる。
【００１１】また、リード下面の所定部位に突出形成さ
れた端子部であって、絶縁材の間に露出されたリード下
面の端子部を、ボード表面に形成された電子回路の端子
部にはんだ付け接続して、半導体装置をボードに表面実
装できる。
【００１２】その際には、リード下面に突出形成された
端子部をスタンドオフに用いて、半導体装置下面を、ボ
ード表面の上方にリード下面に突出形成された端子部の
丈分、浮かせることができる。
【００１３】また、半導体チップが、絶縁材内部に封入
されているため、半導体チップに塵埃や湿気が付着し
て、半導体チップが動作不良を起こすのを防ぐことがで
きる。
【００１４】本発明の第１又は第２の半導体装置におい
ては、リード上面の端子部、又はそれに加えて、ステー
ジの上面に、ボンディング用のめっきが施された構造と
することを好適としている。
【００１５】この半導体装置にあっては、ボンディング
用のめっきが施されたリード上面の端子部に、半導体チ
ップの電極をリードに電気的に接続するためのワイヤ等
を容易かつ確実にボンディングしたり、半導体チップの
電極を容易かつ確実にフリップチップボンディングした
りできる。又はそれに加えて、ボンディング用のめっき
が施されたステージの上面に、半導体チップを容易かつ
確実にボンディングできる。
【００１６】本発明の第１又は第２の半導体装置におい
ては、リード下面に突出形成された端子部、又はそれに
加えて、ステージの下面に、はんだバンプが形成された
構造とすることを好適としている。
【００１７】この半導体装置にあっては、リード下面の
端子部に形成されたはんだバンプを用いて、リード下面
の端子部を、ボード表面に形成された電子回路の端子部
に容易かつ確実にはんだ付け接続できる。又はそれに加
えて、ステージの下面に形成されたはんだバンプを用い
て、ステージの下面を、ボード表面に形成された金属製
のステージ接合部に容易かつ確実にはんだ付け接続でき
る。
【００１８】本発明の第２の半導体装置においては、半
導体チップの背面が絶縁材の間に露出されて、該チップ
の背面にヒートスプレッダーが被着された構造とするこ
とを好適としている。
【００１９】この半導体装置にあっては、半導体チップ
が発する熱を、該チップの背面に被着されたヒートスプ
レッダーを通して、半導体装置外部に効率良く放散させ
ることができる。
【００２０】本発明の第１の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．金属板上面の所定部位をエッチング処理して、該金
属板上面に輪郭盲溝を所定パターンに形成し、前記金属
板に前記輪郭盲溝で区切られた複数本のリード形成部と
ステージ形成部とを並べて形成する工程。 ｂ．前記ステージ形成部の上面に半導体チップをボンデ
ィングして、該チップの電極と前記リード形成部上面の
端子部とを電気的に接続する工程。 ｃ．前記複数本のリード形成部の上面及び側面とステー
ジ形成部の上面及び側面とそれらの間の前記輪郭盲溝の
内側面とに絶縁材を連続して被着して、該絶縁材を介し
て前記複数本のリード形成部とステージ形成部とを一連
に結合すると共に、前記絶縁材内部に前記半導体チップ
を封入する工程。 ｄ．前記金属板下面の所定部位をエッチング処理して、
前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間及びリー
ド形成部とステージ形成部との間を分離して、複数本の
リードとステージとを所定間隔ずつあけて並べて形成す
ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
記リード下面の所定部位に端子部を突出形成する工程。
【００２１】本発明の第２の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．金属板上面の所定部位をエッチング処理して、該金
属板上面に輪郭盲溝を所定パターンに形成し、前記金属
板に前記輪郭盲溝で区切られた複数本のリード形成部を
並べて形成する工程。 ｂ．前記リード形成部の上方に半導体チップを配置し
て、該チップの電極を前記リード形成部上面の端子部に
電気的に接続する工程。 ｃ．前記複数本のリード形成部の上面及び側面とそれら
の間の前記輪郭盲溝の内側面とに絶縁材を連続して被着
して、該絶縁材を介して前記複数本のリード形成部を一
連に結合すると共に、前記絶縁材内部に前記半導体チッ
プを封入する工程。 ｄ．前記金属板下面の所定部位をエッチング処理して、
前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間を分離し
て、複数本のリードを所定間隔ずつあけて並べて形成す
ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
記リード下面の所定部位に端子部を突出形成する工程。
【００２２】この第１又は第２の半導体装置の製造方法
においては、金属板の上下面の所定部位をエッチング処
理して、複数本のリード、又はそれに加えて、ステージ
を、所定間隔ずつあけて並べて形成できる。それと共
に、リード下面の所定部位に、端子部を突出形成でき
る。
【００２３】また、金属板の上下面の所定部位をエッチ
ング処理して形成した、複数本のリードとステージと
を、絶縁材を介して、一連に結合できる。それと共に、
複数本のリードの間、又はそれに加えて、リードとステ
ージとの間を、それらの間に介在させた絶縁材により、
電気的に絶縁できる。
【００２４】また、リード上面の端子部を、リード下面
に突出形成した端子部に、リードを介して電気的に接続
できる。そして、基板に該当する、絶縁材にスルーホー
ルを穿設して、該ホール内周面に無電解めっき法と電解
めっき法とを用いて導体層を複数回形成し、該導体層を
介して、リード上面の端子部をリード下面に突出形成し
た端子部に電気的に接続する必要をなくすことができ
る。
【００２５】また、半導体チップを、絶縁材内部に封入
して、半導体チップに塵埃や湿気が付着するのを防ぐこ
とができる。
【００２６】本発明の第１又は第２半導体装置の製造方
法においては、リード形成部上面の端子部、又はそれに
加えて、ステージ形成部の上面に、ボンディング用のめ
っきを施す工程を含むことを好適としている。
【００２７】この半導体装置の製造方法にあっては、ボ
ンディング用のめっきを施したリード上面の端子部に、
半導体チップの電極をリードに電気的に接続するための
ワイヤ等を容易かつ確実にボンディングしたり、半導体
チップの電極を容易かつ確実にフリップチップボンディ
ングしたりできる。又はそれに加えて、ボンディング用
のめっきを施したステージの上面に、半導体チップを容
易かつ確実にボンディングできる。
【００２８】本発明の第１又は第２の半導体装置の製造
方法においては、リード下面に突出形成した端子部、又
はそれに加えて、ステージの下面に、はんだバンプを形
成する工程を含むことを好適としている。
【００２９】この半導体装置の製造方法にあっては、リ
ード下面の端子部に形成したはんだバンプを用いて、リ
ード下面の端子部をボード表面に形成された電子回路の
端子部に容易かつ確実にはんだ付け接続可能な、半導体
装置を形成できる。又はそれに加えて、ステージの下面
に形成したはんだバンプを用いて、ステージの下面をボ
ード表面に形成された金属製のステージ接合部に容易か
つ確実にはんだ付け接続可能な、半導体装置を形成でき
る。
【００３０】本発明の第２の半導体装置の製造方法にお
いては、半導体チップの背面を絶縁材の間に露出させ
て、該チップの背面にヒートスプレッダーを被着する工
程を含むことを好適としている。
【００３１】この半導体装置の製造方法にあっては、半
導体チップが発する熱を、該チップの背面に被着したヒ
ートスプレッダーを通して、半導体装置外部に効率良く
放散させることの可能な、半導体装置を形成できる。
【００３２】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１と図２は本発明の第１の半導体装
置の好適な実施の形態を示し、図１はその断面図、図２
はその底面図である。以下に、この第１の半導体装置を
説明する。
【００３３】図において、１０は、細帯状をしたリード
であって、複数本並べて配列されている。
【００３４】２０は、方形板状をしたステージであっ
て、複数本並べて配列されたリード１０のほぼ中央に配
列されている。
【００３５】複数本のリード１０と、ステージ２０と
は、所定間隔ずつあけて、平面状に並べて配列されてい
る。複数本のリード１０と、ステージ２０とは、銅、銅
合金、鉄―ニッケル合金、鉄―ニッケル―コバルト合金
等からなる金属板を用いて形成されている。
【００３６】リード１０下面の所定部位には、ボード表
面に形成された電子回路の端子部にはんだ付け接続する
ための端子部１２が、凸状に突出形成されている。そし
て、複数本の各リード１０下面に突出形成された端子部
１２が、図２に示したように、ボード表面に形成された
電子回路の各端子部の配列に倣って格子状等に配列され
ている。
【００３７】リード上面の端子部１４には、ボンディン
グ用の銀めっき等のめっき５０が施されている。同様
に、ステージの上面２２にも、ボンディング用の銀めっ
き等のめっき４０が施されている。
【００３８】ボンディング用のめっき４０が施されたス
テージの上面２２には、半導体チップ６０がボンディン
グされている。そして、ステージ２０に半導体チップ６
０が搭載されている。
【００３９】半導体チップ６０の電極と、ボンディング
用のめっき５０が施されたリード上面の端子部１４と
は、ワイヤ７０を介して、電気的に接続されている。
【００４０】所定間隔ずつあけて並べて配列された複数
本のリード１０の上面及び側面と、ステージ２０の上面
及び側面とには、エポキシ樹脂、ポリイミド樹脂等の絶
縁材３０が連続して層状に被着されている。そして、複
数本のリード１０とステージ２０とが、絶縁材３０を介
して、一連に結合されている。それと共に、絶縁材３０
内部に、半導体チップ６０及びワイヤ７０が封入されて
いる。そして、半導体チップ６０やワイヤ７０に塵埃や
湿気が付着するのが防止されている。
【００４１】複数本のリード１０の間、及びリード１０
とステージ２０との間には、絶縁材３０が介在されてい
て、該絶縁材３０により、複数本のリード１０の間、及
びリード１０とステージ２０との間が、電気的に絶縁さ
れている。
【００４２】リード１０下面に突出形成された端子部１
２は、絶縁材３０の間に露出されている。
【００４３】ステージ２０は、リード１０下面に突出形
成された端子部１２と同じ丈分、厚く形成されている。
そして、ステージ２０が、その下面をボード表面に形成
された金属製のステージ接合部にはんだ付け接続可能な
構造に形成されている。
【００４４】リード下面の端子部１２と、ステージ２０
の下面とには、はんだバンプ９０、１００が形成されて
いる。
【００４５】図１と図２に示した第１の半導体装置は、
以上のように構成されていて、この第１の半導体装置に
おいては、リード下面の端子部１２に形成されたはんだ
バンプ９０を用いて、リード下面の端子部１２を、ボー
ド表面に形成された電子回路の端子部にはんだ付け接続
できる。そして、その第１の半導体装置をボードに表面
実装できる。
【００４６】その際には、ステージ２０の下面に形成さ
れたはんだバンプ１００を用いて、ステージ２０の下面
を、ボード表面に形成された金属製のステージ接合部に
はんだ付け接続できる。そして、半導体チップ６０が発
する熱を、ステージ２０を通して、ボードに効率良く放
散させることができる。
【００４７】次に、図１と図２に示した第１の半導体装
置の製造方法であって、本発明の第１の半導体装置の製
造方法の好適な実施の形態を説明する。
【００４８】図３ないし図９は本発明の第１の半導体装
置の製造方法の好適な実施の形態を示し、詳しくはその
製造工程説明図である。以下に、この第１の半導体装置
の製造方法を説明する。
【００４９】図の第１の半導体装置の製造方法では、図
３に示したように、銅、銅合金、鉄―ニッケル合金、鉄
―ニッケル―コバルト合金等からなる金属板１１０上面
の所定部位をエッチング処理して、金属板１１０上面に
断面がほぼＵ字状をした輪郭盲溝１２０を所定パターン
に形成している。そして、金属板１１０に、輪郭盲溝１
２０で区切られた複数本のリード形成部１０ａと、ステ
ージ形成部２０ａとを並べて形成している。
【００５０】具体的には、図４に示したように、金属板
１１０上面にレジスト層１３０を所定パターンに形成し
ている。また、それ以外の金属板１１０下面とその側面
等にも、レジスト層１３０を形成している。そして、そ
れらのレジスト層１３０を形成した金属板１１０をエッ
チング処理浴槽内に浸漬して、レジスト層１３０の間に
露出した金属板１１０上面の所定部位をエッチング処理
している。そして、金属板１１０上面に輪郭盲溝１２０
を所定パターンに形成している。その後、レジスト層１
３０を、金属板１１０表面から剥離している。
【００５１】次いで、図５に示したように、リード形成
部上面の端子部１４ａに、ボンディング用の銀めっき等
のめっき５０を施している。同様に、ステージ形成部の
上面２２ａにも、ボンディング用の銀めっき等のめっき
４０を施している。
【００５２】具体的には、リード形成部上面の端子部１
４ａと、ステージ形成部の上面２２ａと、それらの間の
輪郭盲溝１２０の内側面とを除いた、その他の金属板１
１０の上面部分をゴムマスク（図示せず）で覆って、リ
ード形成部上面の端子部１４ａと、ステージ形成部の上
面２２ａと、それらの間の輪郭盲溝１２０の内側面と
に、銀めっき等のめっき４０、５０を連続して施してい
る。
【００５３】次いで、図６に示したように、ボンディン
グ用のめっき４０を施したステージ形成部の上面２２ａ
に、半導体チップ６０をボンディングしている。そし
て、半導体チップ６０をステージ形成部２０ａに搭載し
ている。
【００５４】半導体チップ６０の電極は、ボンディング
用のめっき５０を施したリード形成部上面の端子部１４
ａに、ワイヤボンディング装置等を用いて、ワイヤ７０
を介して、電気的に接続している。
【００５５】次いで、図７に示したように、複数本のリ
ード形成部１０ａの上面及び側面と、ステージ形成部２
０ａの上面及び側面と、それらの間の輪郭盲溝１２０の
内側面とに、トランスファーモールド法、ポッティング
法等により、エポキシ樹脂、ポリイミド樹脂等の絶縁材
３０を連続して層状に被着している。そして、該絶縁材
３０を介して、複数本のリード形成部１０ａとステージ
形成部２０ａとを、一連に結合している。それと共に、
絶縁材３０内部に、半導体チップ６０及びワイヤ７０を
封入している。そして、半導体チップ６０やワイヤ７０
に塵埃や湿気が付着するのを防いでいる。
【００５６】次いで、図８に示したように、金属板１１
０下面の所定部位をエッチング処理して、輪郭盲溝１２
０直下の金属板１１０下面部分に、断面がほぼＵ字状等
をした輪郭溝１４０を形成している。そして、該輪郭溝
１４０により、複数本のリード形成部１０ａの間、及び
リード形成部１０ａとステージ形成部２０ａとの間を、
分離している。そして、複数本のリード１０とステージ
２０とを、所定間隔ずつあけて平面状に並べて形成して
いる。それと共に、輪郭溝１４０の間に、絶縁材３０を
露出させ、リード１０下面の所定部位に、端子部１２を
凸状に突出形成している。
【００５７】具体的には、図７に示したように、金属板
１１０下面に、レジスト層１５０を所定パターンに形成
している。また、それ以外の金属板１１０側面等にも、
レジスト層（図示せず）を形成している。そして、それ
らのレジスト層１５０を形成した金属板１１０をエッチ
ング処理浴槽内に浸漬して、レジスト層１５０の間に露
出した金属板１１０下面部分をエッチング処理してい
る。そして、輪郭盲溝１２０直下の金属板１１０下面部
分に、輪郭溝１４０を形成している。その後、図９に示
したように、レジスト層１５０を、金属板１１０表面か
ら剥離している。
【００５８】次いで、リード１０下面に突出形成した端
子部１２と、ステージ２０の下面とを、はんだ浴槽内に
浸漬している。そして、図１に示したように、リード１
０の下面に突出形成した端子部１２と、ステージ２０の
下面とに、はんだバンプ９０、１００を形成している。
そして、図１と図２に示したような、第１の半導体装置
を形成している。
【００５９】図３ないし図９に示した第１の半導体装置
の製造方法は、以上の工程からなる。
【００６０】図１０は本発明の第２の半導体装置の好適
な実施の形態を示し、詳しくはその断面図である。以下
に、この第２の半導体装置を説明する。
【００６１】図の第２の半導体装置では、ステージ２０
がリード１０と並べて配列されずに、複数本のリード１
０のみが、所定間隔ずつあけて平面状に並べて配列され
ている。
【００６２】リード１０下面の所定部位には、端子部１
２が凸状に突出形成されている。
【００６３】リード１０の上方には、半導体チップ６０
が配置されている。そして、半導体チップ６０の電極
が、その直下のリード上面の端子部１４に、フリップチ
ップボンディングされて、電気的に接続されている。
【００６４】複数本のリード１０の上面及び側面には、
絶縁材３０が連続して層状に被着されている。そして、
複数本のリード１０が、絶縁材３０を介して、一連に結
合されている。それと共に、絶縁材３０内部に、半導体
チップ６０が封入されている。そして、半導体チップ６
０に塵埃や湿気が付着するのが防止されている。
【００６５】その他は、前述図１と図２に示した第１の
半導体装置と同様に構成されていて、その使用例並びに
その作用も、前述図１と図２に示した第１の半導体装置
と同様である。
【００６６】次に、この第２の半導体装置の製造方法で
あって、本発明の第２の半導体装置の製造方法を説明す
る。
【００６７】図１１ないし図１５は本発明の第２の半導
体装置の製造方法の好適な実施の形態を示し、詳しくは
その製造工程説明図である。以下に、この第２の半導体
装置の製造方法を説明する。
【００６８】図の第２の半導体装置の製造方法では、図
１１に示したように、金属板１１０上面の所定部位をエ
ッチング処理して、金属板１１０上面に輪郭盲溝１２０
を所定パターンに形成している。そして、金属板１１０
に、輪郭盲溝１２０で区切られた複数本のリード形成部
１０ａを、並べて形成している。
【００６９】次いで、図１２に示したように、リード形
成部上面の端子部１４ａに、ボンディング用の銀めっき
等のめっき５０を施している。
【００７０】次いで、図１３に示したように、リード形
成部１０ａの上方に、半導体チップ６０を配置してい
る。そして、その半導体チップ６０の電極を、その直下
のリード形成部上面の端子部１４ａに、フリップチップ
ボンディングして、電気的に接続している。
【００７１】次いで、図１４に示したように、複数本の
リード形成部１０ａの上面及び側面と、それらの間の輪
郭盲溝１２０の内側面とに、絶縁材３０を連続して層状
に被着している。そして、該絶縁材３０を介して、複数
本のリード形成部１０ａを一連に結合している。それと
共に、絶縁材３０内部に、半導体チップ６０を封入して
いる。そして、半導体チップ６０に塵埃や湿気が付着す
るのを防いでいる。
【００７２】次いで、図１５に示したように、金属板１
１０下面の所定部位をエッチング処理して、輪郭盲溝１
２０直下の金属板１１０下面部分に、輪郭溝１４０を形
成している。そして、該輪郭溝１４０により、複数本の
リード形成部１０ａの間を分離している。そして、複数
本のリード１０を、所定間隔ずつあけて平面状に並べて
形成している。それと共に、輪郭溝１４０の間に、絶縁
材３０を露出させ、リード１０下面の所定部位に、端子
部１２を凸状に突出形成している。
【００７３】次いで、リード１０下面に突出形成した端
子部１２に、はんだバンプ９０を形成している。そし
て、図１０に示したような、第２の半導体装置を形成し
ている。
【００７４】図１１ないし図１５に示した第２の半導体
装置の製造方法は、以上の工程からなる。
【００７５】なお、上述第１又は第２の半導体装置及び
半導体装置の製造方法においては、図１６に示したよう
に、リード下面の端子部１２の下端をほぼ逆Ｙ字状に形
成したり、図１７に示したように、リード下面の端子部
１２の下部をほぼ球状に膨出形成したりして、リード下
面の端子部１２の周囲面積を広げると良い。そして、リ
ード下面の端子部１２にはんだバンプ９０を的確に形成
したり、リード下面の端子部１２をボード表面に形成さ
れた電子回路の端子部に的確にはんだ付け接続したりで
きるようにすると良い。
【００７６】また、リード下面の端子部１２にはんだバ
ンプ９０を形成したり、ステージ２０の下面にはんだバ
ンプ１００を形成したりせずに、ボード表面に形成され
た電子回路の端子部やステージ接合部に塗布されたはん
だペーストを用いて、リード下面の端子部１２をボード
表面に形成された電子回路の端子部にはんだ付け接続し
たり、ステージ２０の下面をボード表面に形成された金
属製のステージ接合部にはんだ付け接続したりしても良
い。
【００７７】また、リード下面の端子部１２にはんだバ
ンプ９０を形成したり、ステージ２０の下面にはんだバ
ンプ１００を形成したりする際には、リード下面の端子
部１２の周囲面やステージ２０の下面に錫めっき等のめ
っきを施して、それらの面のはんだの濡れ性を向上させ
ると良い。そして、それらの面にはんだバンプ９０、１
００を容易かつ的確に形成できるようにすると良い。
【００７８】また、リード上面の端子部１４、又はリー
ド形成部上面の端子部１４ａ、又はそれに加えて、ステ
ージの上面２２、又はステージ形成部の上面２２ａに、
ボンディング用のめっき４０、５０を施さずに、リード
１０又はリード形成部１０ａやワイヤ７０をボンディン
グ性に優れた金属部材で形成して、ワイヤ７０や半導体
チップ６０の電極を、リード上面の端子部１４又はリー
ド形成部上面の端子部１４ａの素地に直接にボンディン
グしたり、半導体チップ６０をステージの上面２２又は
ステージ形成部の上面２２ａに接着剤等を用いてボンデ
ィングしたりしても良い。
【００７９】また、複数本のリード１０又は複数本のリ
ード形成部１０ａ、又はそれに加えて、ステージ２０又
はステージ形成部２０ａは、平面状でなく、段差を持た
せて、並べて配列しても良く、そのようにしても、上述
第１又は第２の半導体装置と同様な作用を持つ半導体装
置を提供したり形成したりできる。
【００８０】また、上述第１又は第２の半導体装置の製
造方法においては、金属板１１０に、リードフレーム形
成用等の長尺の金属帯板を用いて、その金属帯板に、第
１又は第２の半導体装置形成用の、輪郭盲溝１２０で区
切られた、複数本のリード形成部１０ａ、又はそれに加
えて、ステージ形成部２０ａを、複数組所定ピッチで並
べて形成すると良い。そして、その金属帯板を用いて、
複数組の第１又は第２の半導体装置を手数をかけずに同
時形成できるようにすると良い。
【００８１】また、上述第２の半導体装置においては、
図１８に示したように、半導体チップ６０の背面を絶縁
材３０の間に露出させて、該チップの背面に高熱放散性
の金属製等のヒートスプレッダー１６０を被着した構造
とすると良い。また、上述第２の半導体装置の製造方法
においても、半導体チップ６０の背面を絶縁材３０の間
に露出させて、該チップの背面に高熱放散性の金属製等
のヒートスプレッダー１６０を被着する工程を含ませる
と良い。そして、半導体チップ６０が発する熱を、ヒー
トスプレッダー１６０を通して、半導体装置外部に効率
良く放散可能な半導体装置を提供したり形成したりでき
るようにすると良い。
【００８２】
【発明の効果】以上説明したように、本発明の第１又は
第２の半導体装置と該装置の製造方法によれば、ＢＧＡ
タイプの半導体装置に代わる、製造の容易な半導体装置
と、該装置を形成するための製造の容易な半導体装置の
製造方法とを提供できる。
【図面の簡単な説明】
【図１】本発明の第１の半導体装置の断面図である。
【図２】本発明の第１の半導体装置の底面図である。
【図３】本発明の第１の半導体装置の製造方法の説明図
である。
【図４】本発明の第１の半導体装置の製造方法の説明図
である。
【図５】本発明の第１の半導体装置の製造方法の説明図
である。
【図６】本発明の第１の半導体装置の製造方法の説明図
である。
【図７】本発明の第１の半導体装置の製造方法の説明図
である。
【図８】本発明の第１の半導体装置の製造方法の説明図
である。
【図９】本発明の第１の半導体装置の製造方法の説明図
である。
【図１０】本発明の第２の半導体装置の断面図である。
【図１１】本発明の第２の半導体装置の製造方法の説明
図である。
【図１２】本発明の第２の半導体装置の製造方法の説明
図である。
【図１３】本発明の第２の半導体装置の製造方法の説明
図である。
【図１４】本発明の第２の半導体装置の製造方法の説明
図である。
【図１５】本発明の第２の半導体装置の製造方法の説明
図である。
【図１６】本発明の第１又は第２の半導体装置のリード
下面の端子部の拡大断面図である。
【図１７】本発明の第１又は第２の半導体装置のリード
下面の端子部の拡大断面図である。
【図１８】本発明の第２の半導体装置の断面図である。
【符号の説明】
１０ リード １０ａ リード形成部 １２ リード下面の端子部 １４ リード上面の端子部 １４ａ リード形成部上面の端子部 ２０ ステージ ２０ａ ステージ形成部 ２２ ステージの上面 ２２ａ ステージ形成部の上面 ３０ 絶縁材 ４０、５０ めっき ６０ 半導体チップ ７０ ワイヤ ９０、１００ はんだバンプ １１０ 金属板 １２０ 輪郭盲溝 １４０ 輪郭溝 １３０、１５０ レジスト層 １６０ ヒートスプレッダー

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数本のリードと半導体チップが搭載さ
    れたステージとが所定間隔ずつあけて並べて配列され、
    前記リード下面の所定部位に端子部が突出形成され、前
    記半導体チップの電極と前記リード上面の端子部とが電
    気的に接続され、前記複数本のリードの上面及び側面と
    ステージの上面及び側面とに絶縁材が連続して被着され
    て、該絶縁材を介して前記複数本のリードとステージと
    が一連に結合されると共に、前記絶縁材内部に前記半導
    体チップが封入され、前記リード下面の端子部が前記絶
    縁材の間に露出されてなることを特徴とする半導体装
    置。
  2. 【請求項２】 複数本のリードが所定間隔ずつあけて並
    べて配列され、前記リード下面の所定部位に端子部が突
    出形成され、前記リードの上方に半導体チップが配置さ
    れて、該チップの電極が前記リード上面の端子部に電気
    的に接続され、前記複数本のリードの上面及び側面に絶
    縁材が連続して被着されて、該絶縁材を介して前記複数
    本のリードが一連に結合されると共に、前記絶縁材内部
    に前記半導体チップが封入され、前記リード下面の端子
    部が前記絶縁材の間に露出されてなることを特徴とする
    半導体装置。
  3. 【請求項３】 リード上面の端子部、又はそれに加え
    て、ステージの上面に、ボンディング用のめっきが施さ
    れた請求項１又は２記載の半導体装置。
  4. 【請求項４】 リード下面に突出形成された端子部、又
    はそれに加えて、ステージの下面に、はんだバンプが形
    成された請求項１又は２記載の半導体装置。
  5. 【請求項５】 半導体チップの背面が絶縁材の間に露出
    されて、該チップの背面にヒートスプレッダーが被着さ
    れた請求項２記載の半導体装置。
  6. 【請求項６】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 ａ．金属板上面の所定部位をエッチング処理して、該金
    属板上面に輪郭盲溝を所定パターンに形成し、前記金属
    板に前記輪郭盲溝で区切られた複数本のリード形成部と
    ステージ形成部とを並べて形成する工程。 ｂ．前記ステージ形成部の上面に半導体チップをボンデ
    ィングして、該チップの電極と前記リード形成部上面の
    端子部とを電気的に接続する工程。 ｃ．前記複数本のリード形成部の上面及び側面とステー
    ジ形成部の上面及び側面とそれらの間の前記輪郭盲溝の
    内側面とに絶縁材を連続して被着して、該絶縁材を介し
    て前記複数本のリード形成部とステージ形成部とを一連
    に結合すると共に、前記絶縁材内部に前記半導体チップ
    を封入する工程。 ｄ．前記金属板下面の所定部位をエッチング処理して、
    前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間及びリー
    ド形成部とステージ形成部との間を分離して、複数本の
    リードとステージとを所定間隔ずつあけて並べて形成す
    ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
    記リード下面の所定部位に端子部を突出形成する工程。
  7. 【請求項７】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 ａ．金属板上面の所定部位をエッチング処理して、該金
    属板上面に輪郭盲溝を所定パターンに形成し、前記金属
    板に前記輪郭盲溝で区切られた複数本のリード形成部を
    並べて形成する工程。 ｂ．前記リード形成部の上方に半導体チップを配置し
    て、該チップの電極を前記リード形成部上面の端子部に
    電気的に接続する工程。 ｃ．前記複数本のリード形成部の上面及び側面とそれら
    の間の前記輪郭盲溝の内側面とに絶縁材を連続して被着
    して、該絶縁材を介して前記複数本のリード形成部を一
    連に結合すると共に、前記絶縁材内部に前記半導体チッ
    プを封入する工程。 ｄ．前記金属板下面の所定部位をエッチング処理して、
    前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間を分離し
    て、複数本のリードを所定間隔ずつあけて並べて形成す
    ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
    記リード下面の所定部位に端子部を突出形成する工程。
  8. 【請求項８】 リード形成部上面の端子部、又はそれに
    加えて、ステージ形成部の上面に、ボンディング用のめ
    っきを施す工程を含む請求項６又は７記載の半導体装置
    の製造方法。
  9. 【請求項９】 リード下面に突出形成した端子部、又は
    それに加えて、ステージの下面に、はんだバンプを形成
    する工程を含む請求項６又は７記載の半導体装置の製造
    方法。
  10. 【請求項１０】 半導体チップの背面を絶縁材の間に露
    出させて、該チップの背面にヒートスプレッダーを被着
    する工程を含む請求項７記載の半導体装置の製造方法。
JP8150260A 1996-05-21 1996-05-21 半導体装置とその製造方法 Pending JPH09312355A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8150260A JPH09312355A (ja) 1996-05-21 1996-05-21 半導体装置とその製造方法
US08/858,846 US5847458A (en) 1996-05-21 1997-05-19 Semiconductor package and device having heads coupled with insulating material
KR1019970019230A KR100250560B1 (ko) 1996-05-21 1997-05-19 반도체장치와그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8150260A JPH09312355A (ja) 1996-05-21 1996-05-21 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH09312355A true JPH09312355A (ja) 1997-12-02

Family

ID=15493060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8150260A Pending JPH09312355A (ja) 1996-05-21 1996-05-21 半導体装置とその製造方法

Country Status (2)

Country Link
JP (1) JPH09312355A (ja)
KR (1) KR100250560B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308249A (ja) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd リードフレーム用中間体、およびその製造方法
JP2002158310A (ja) * 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
KR100404061B1 (ko) * 2000-09-06 2003-11-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR100404062B1 (ko) * 2000-05-24 2003-11-03 산요덴키가부시키가이샤 판상체 및 반도체 장치의 제조 방법
KR100407595B1 (ko) * 2000-09-06 2003-12-01 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR100433438B1 (ko) * 2000-10-05 2004-05-31 산요덴키가부시키가이샤 반도체 장치 및 반도체 모듈
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2010278382A (ja) * 2009-06-01 2010-12-09 Seiko Epson Corp リードフレーム、半導体装置及びそれらの製造方法
CN103107145A (zh) * 2011-11-15 2013-05-15 矽品精密工业股份有限公司 半导体封装件、预制导线架及其制法
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
JP2014049718A (ja) * 2012-09-04 2014-03-17 Sumitomo Metal Mining Co Ltd 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308249A (ja) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd リードフレーム用中間体、およびその製造方法
KR100404062B1 (ko) * 2000-05-24 2003-11-03 산요덴키가부시키가이샤 판상체 및 반도체 장치의 제조 방법
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100404061B1 (ko) * 2000-09-06 2003-11-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR100407595B1 (ko) * 2000-09-06 2003-12-01 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
JP2002158310A (ja) * 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
KR100433438B1 (ko) * 2000-10-05 2004-05-31 산요덴키가부시키가이샤 반도체 장치 및 반도체 모듈
US6967401B2 (en) 2000-10-05 2005-11-22 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module and hard disk
JP2010278382A (ja) * 2009-06-01 2010-12-09 Seiko Epson Corp リードフレーム、半導体装置及びそれらの製造方法
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
CN103107145A (zh) * 2011-11-15 2013-05-15 矽品精密工业股份有限公司 半导体封装件、预制导线架及其制法
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
JP2014049718A (ja) * 2012-09-04 2014-03-17 Sumitomo Metal Mining Co Ltd 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法

Also Published As

Publication number Publication date
KR970077584A (ko) 1997-12-12
KR100250560B1 (ko) 2000-04-01

Similar Documents

Publication Publication Date Title
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR950001181B1 (ko) 칩 지지체 장치
JP3526788B2 (ja) 半導体装置の製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US20040012099A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JPH09312355A (ja) 半導体装置とその製造方法
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3912445B2 (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
TW201832298A (zh) 電子封裝構件及其製作方法
KR20030081549A (ko) 반도체소자 패키지 제조방법
US20040232566A1 (en) Semiconductor device and method of manufacturing the same
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100891652B1 (ko) 반도체 칩 실장용 기판
JPH10154768A (ja) 半導体装置及びその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
US11810840B2 (en) Semiconductor device
JP3136274B2 (ja) 半導体装置
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JPH07226454A (ja) 半導体装置