JP2002073584A - サイクリック自動通信による複数局メモリデータ共有システム - Google Patents
サイクリック自動通信による複数局メモリデータ共有システムInfo
- Publication number
- JP2002073584A JP2002073584A JP2000265396A JP2000265396A JP2002073584A JP 2002073584 A JP2002073584 A JP 2002073584A JP 2000265396 A JP2000265396 A JP 2000265396A JP 2000265396 A JP2000265396 A JP 2000265396A JP 2002073584 A JP2002073584 A JP 2002073584A
- Authority
- JP
- Japan
- Prior art keywords
- station
- data
- memory
- state machine
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Abstract
守が簡単で、且つ運用上の確実性、信頼性、高速性が高
いデータ共有方法の提供。 【解決手段】 送信ステートマシーン及び受信ステート
マシーンと、マイクロプロセッサ・インターフェースか
らのリードライト及び送信並びに受信ステートマシーン
により享受されるデータのリードライトの調停機能を備
えたメモリと、内部時計と、局装置が共通通信路を介し
て複数接続された装置とからなり、送信ステートマシー
ンは、自局アドレスに応じた時刻に、自局アドレスと該
自局アドレスに応じた領域のメモリデータを共通通信路
に送信し、受信ステートマシーンは、他局からのデータ
受信時に、送信元局アドレスに応じた自局のメモリ領域
に受信データを格納し、自局の内部時計を、送信所要時
間を考慮した時刻に校正させるように構成する。
Description
マイクロプロセッサを個別に搭載した機能部分(以下
「局」という)が複数存在し、各局が相互にデータを享
受しつつ有機的且つ総合的に構成された制御システムに
おいて、各制御対象要素である局に有するマイクロプロ
セッサ間のデータの伝送を担う部分をマイクロプロセッ
サを使用しないステートマシーン(順序論理回路)によ
り、メモリにサイクリックにデータ享受を自動的に行う
仮想データ共有の「サイクリック自動通信による複数局
メモリデータ共有システム」に関する。尚、仮想データ
共有とは、従来の分散化されたマイクロプロセッサ間の
通信における「プログラムされたプロトコルによる通
信」に相対する新しい概念であり、「各制御対象要素と
なる局に個別に実在しているメモリのデータを、全ての
局に対して同一にする事で、あたかも1つの共有メモリ
が存在するかのごとく、メモリの読み書き行為だけで、
データを享受する通信システム」を構築する事を意味す
る。
ックターミナルの物流仕分けシステム等の大型制御シス
テムでは、比較的近距離な範囲を1つのマイクロプロセ
ッサによる管轄制御を一単位とした局を多数個設ける。
そして、この多数の局のそれぞれをデータ通信用回線で
接続し、各局が相互にデータを享受しつつ有機的且つ総
合的に動作の連携を行わせる構成で1つのシステムを成
立させる、所謂、分散処理手法が採用されている。
繊細な動作を要求されるコンピューター制御装置におい
ては、制御対象要素毎にマイクロプロセッサを個別に搭
載した機能部分となる局を配置し、各局が相互にデータ
を享受しつつ有機的且つ総合的に動作の連携を行わせる
構成にして1つのシステムを成立させる、所謂、分散処
理手法が採用されている。
受信によるデータ享受方法は、一般にデータ通信であ
り、局の制御を司るマイクロプロセッサに、「データ通
信処理」も行えるようにプログラミングしたものが一般
的な手法である。
信を行ってしまうと、通信回線上でパケット同士の衝突
や混合が生じ、「通信データの化け」、「通信途絶」、
「システム動作の許容を超えるデータ転送時間の消費」
等が発生することとなり、その結果、総合的なシステム
の要求仕様を満たせなくなる。従って、安定したデータ
の送受信が行えるための「プロトコルの管理運用を伴う
通信処理」が行えるようにプログラミングする事が必須
要件として要求される。各局は、プログラムによる「プ
ロトコルの管理運用を伴う通信処理」を行い通信の秩序
を保ちつつ、尚且つ本来の局の使命として与えられた制
御動作を行わなければならないのである。
て、「プロトコルの管理運用を伴う通信処理」は、時と
して「通信処理による負担」が増大し、本質的な使命で
ある制御にも悪影響を及ぼしかねない場合が生じたり、
或いはその能力の許容範囲内で、システムの全体性能が
抑圧される場合もある。これらから、多数の局をデータ
通信で接続し、各局が相互にデータを享受しつつ有機的
且つ総合的に動作の連携を行わせる構成の「分散処理シ
ステムの構築」には、多大な労力と高度な技術力が必要
とされている。
本来の使命である制御にのみ専念できる本質的な分散処
理システムを構築する必要に迫られた時、上記した従来
の方法では、欠点を解決しえない問題点を有する。図1
6に、分散処理システムを意図した人型歩行ロボットの
制御を例として、従来技術の解決しえない欠点を説明す
る。
付け根、Dは腕の付け根、Eは肘の関節、Fは手首の関
節、Gは歩行時の重心移動を前後左右に行うバランスウ
エイトの移動であり、この各部位はそれぞれ分散処理シ
ステムの局として、モーター駆動、軸座標管理、重力検
出の制御処理を行うマイクロプロセッサが搭載されてい
る。この人型ロボットの歩行動作の一部のプロセスは、
(1)右Aの関節を水平に保ちつつ、(2)右Bの膝を
徐々に屈曲させながら、(3)右Cの足の付け根から右
足全体を持ち上げる。右足を上げる事で重心が前方へ移
動する事から、(4)右Dの腕の付け根が右腕を後方に
徐々に持ちあげつつ、(5)右Eの肘も屈曲させる。
(6)左Dの腕の付け根が左腕を前方に徐々に持ちあげ
つつ、(7)左Eの肘も屈曲させる。この時Gのバラン
スウエイトは、(8)ロボットが倒れないように重心の
移動を行う。
な詳細動作司令を受けて受動的に動作するものではな
く、個々の分散された動作機能の制御目的を、自ら能動
的に他状態の情報収集をし、自らを最適な状態に保ちつ
つ目的達成を図る、本質的な分散処理思想に基づいて動
作するものとする。
に、「プロトコルの管理運用を伴う通信処理」も行える
ようにプログラムした、従来の一般的方法での各局間デ
ータ享受の方法は次のようになる。13個所の制御要素
となる各局は、図17のトポロジーで1本の通信回線に
て通信によるデータ享受を行う。存在する全ての局が、
1つの通信回線に任意且つ無秩序にデータ通信を行って
しまうと、通信回線上でパケット同士の衝突や混合が生
じ、自局の制御状態データを送信した局は、全ての他局
にその状態データを認識してもらえたかも判明しない状
況になる。勿論他局からの状態データも取得しえない。
よって図18のごとく新たな14番目の通信管理専用局
Hを増設する。図19のタイムテーブルに示すごとく各
局は、H局からの指示によりH局に対して自局の制御状
態データを送信する。H局は全ての局からの制御状態デ
ータが揃った時点で、各局に個別に配信し、正しく受け
取られたかを配信の都度、了解を受ける。
32ビットで表現されるアスキー文字表現8バイトの数
値であって、9600BPS汎用調歩同期通信を使用
し、一般的なプロトコル処理を用いて、通信によるデー
タ享受を運用した場合の通信手順と必要時間を示す。こ
の場合、H局が全ての局のデータを収集し、全ての局に
配信が終わる、1回のデータ享受に必要な時間は、通信
回線をパケットが通過している時間だけを見ても約1.
8秒、各マイクロプロセッサ内部でのプロトコル処理速
度も加味すると、1回のデータ享受に必要な時間は早く
とも2秒程度となる。この手法では、人型ロボットは到
底スムーズな歩行は期待できず、転倒してしまうであろ
う。この方式によるシステム構築は、通信線が最小であ
る点に優れている。しかし、解決しえない欠点として、
データ享受に時間がかかり過ぎる点と、各局は「プロト
コルの管理運用を伴う通信処理」も行わなければならな
い点が顕著である。
ジーでシステムを構成した場合、データ享受のタイムテ
ーブルは図21となり、1回の全てのデータ享受が完了
する必要時間が短縮できる点で優れている。前記同様の
データ量とパケット形態を実例として算出した場合、1
回のデータ享受に必要な時間は、通信回線をパケットが
通過している時間で約0.15秒、1秒間に6回強の制
御動作を実行できるので、人型ロボットは転倒を免れる
であろう。しかしながら1秒間に6回程度の制御の動作
では、人型ロボットにスムーズな歩行を期待する事は未
だ出来ない。この場合の解決しえない欠点として、
(1)制御要素局が制御の実際と「プロトコルの管理運
用を伴う通信処理」をプログラムによって平行して行う
ため、データ享受の時間短縮に限界があり必要充分な速
度まで高速化できない点、(2)H局に、専用通信回線
の本数に対する累乗的な通信管理・処理能力が求めら
れ、H局から放射状に接続する専用回線の上限数が少量
ですぐに処理能力限界に達する点、(3)物理的な通信
ケーブルの敷設量が増加する点がある。本システム例に
よらず、制御要素局がさらに多数のシステムになると、
上記した(2)及び(3)の欠点要素から、そのシステ
ムの実現性は低下する。
号「自動通信機能付メモリシステム」において、各局の
負担となる「プロトコルの管理運用を伴う通信処理」を
廃絶し、自局のメモリへのデータの読み書きアクセスだ
けで、データ享受先局との間を、あたかもデュアルポー
トRAMで接続された共有メモリが存在するが如く、
「仮想データ共有」により、局間でのデータ享受が行え
るシステムを開示している。又、特許第1897280
号「自動通信機能付メモリシステム」では、プログラム
による通信管理も廃絶しているため、通信回線上の転送
レートを、通信媒体の能力限界まで、例えば通信ケーブ
ルが許容する転送レート上限まで、高速にすることがで
きることを開示している。
図22の全て1対1接続のトポロジーで通信線が接続さ
れる。この方法では、次の点で優れたシステム構成を可
能にする。(1)各制御要素局はプログラムによる「プ
ロトコルの管理運用を伴う通信処理」から解放されるた
め本来の使命となる制御そのものに専念でき、本質的な
分散処理システムが構築可能となる。(2)前出例の通
信管理局Hを増設する必要もない。(3)データ享受の
速度が格段に改善される。この方法によるところの人型
ロボットはスムーズな歩行も実現できるであろう。
0号「自動通信機能付メモリシステム」は、デュアルポ
ートRAMと等価な仮想メモリ共有を実現するものであ
り、データ享受可能な対象は1対1の接続に限られる。
このことから、図22のトポロジーでも示される通り、
通信ケーブルの敷設本数が局数に対し累乗的に増大する
点が解決しえない欠点となる。人型ロボットのシステム
例によらず、制御要素局がさらに多数のシステムになる
と、通信ケーブルの敷設量が累乗的に増大する点におい
て、そのシステムの実現性がより低下することになる。
号「サイクリック自動通信による電子配線システム」に
おいて、図23の「見かけ上の分散処理システムを構築
する中央一括制御」に示す構成で、制御対象局にマイク
ロプロセッサを搭載しない物理的に分散された局が、あ
たかも分散処理されているかの如く中央のマイクロプロ
セッサに接続される「仮想データ共有」を実現するメモ
リを介して、一括制御を可能とする1局対N局のデータ
享受方式によるシステムを開示している。
ク自動通信による電子配線システム」では、「サイクリ
ック自動通信」の概念をもって、マイクロプロセッサを
搭載していない多数の端末局が存在する通信システムで
あっても、中央のマイクロプロセッサの「プログラムに
よるプロトコルの管理運用を伴う通信処理」を廃絶した
上で、図23に示す共通な1つの通信路の敷設で、通信
の秩序を保ち運用できることを開示している。
システムを構築する中央一括制御」は、通信ケーブルの
増大も伴わずシステム構築を容易にし且つ経済性にも優
れている。しかしながら、人型ロボットの例に代表され
るが如く、制御要素局自体が個別のマイクロプロセッサ
を持って能動的に他制御要素の状態を全て聴取するとい
った、本質的分散処理の欲求を満たすものではなく、本
質的分散処理の構築手段としては不適合である。
ム全体を単位とした高速且つ繊細な動作を行えるコンピ
ューター制御システムの必要性の要求が急速に増加する
傾向にあり、人型ロボットの例に代表される様な本質的
な分散処理システムにおいて、1つの共通した通信路の
敷設のみで実現でき、しかも開発、制作、保守が簡易で
経済的であり、且つ運用上の確実性、信頼性、高速性が
高い、データ共有方法が求められている。
望に監み、特許第1897280号及び特許第2994
589号の発明の延長としてなされたものであって、複
数の局から構成される制御システムの各局間のデータ享
受を、自由で簡易、確実かつ高速に行うサイクリック自
動通信により、複数局メモリ共有を1つの共通な通信路
によって行える事を目的とした、「サイクリック自動通
信による複数局メモリデータ共有システム」を簡易に構
築するための、部品素子又は新機能デバイスに課題を有
する。
に、本発明に係る「サイクリック自動通信による複数局
メモリデータ共有システム」は、次に示す構成にしたこ
とである。
通信制御に基づかないで回路の駆動で制御する送信ステ
ートマシーン及び受信ステートマシーンと、マイクロプ
ロセッサ・インターフェースと、該マイクロプロセッサ
・インターフェースからのリードライトおよび上記送信
ステートマシーン並びに上記受信ステートマシーンによ
り享受されるデータのリードライトの調停機能を備えた
メモリと、通信秩序を保持する内部時計と、局アドレス
設定を備えた局装置が共通な通信路を介して複数接続さ
れた装置とからなり、上記送信ステートマシーンは、自
局アドレスに応じた上記内部時計の時刻に、自局アドレ
スと該自局アドレスに応じた領域のメモリデータを共通
な通信路に送信するように構成され、上記受信ステート
マシーンは、他局からの送信データを受信した際に、送
信元局アドレスに応じた自局のメモリ領域に受信データ
を格納し、自局の内部時計を、送信所要時間を考慮した
時刻に校正させるように構成され、全局が同一な内部時
計の進行が行えるように機能し、サイクリックな自動通
信が秩序を保ちつつ巡回することで、全局のメモリ内デ
ータが同一となり、それぞれの局装置と装置内のメモリ
データをリードライトするマイクロプロセッサが、共通
な通信路を隔てた遠隔に存在していても、あたかも1つ
のメモリを共有しているが如くデータを相互に享受でき
るようにしたことを特徴とするサイクリック自動通信に
よる複数局メモリデータ共有システム。 (2)上記送信ステートマシーン並びに上記受信ステー
トマシーンで扱うパケット内データ長が固定で、局装置
に局アドレス占有幅の設定を有し、自局アドレスの時刻
から占有幅で設定された回数を連続して送信することに
より、複数局分のメモリアドレス幅を1つの局装置で占
有できるようにしたことを特徴とする(1)に記載のサ
イクリック自動通信による複数局メモリデータ共有シス
テム。 (3)上記送信ステートマシーン並びに上記受信ステー
トマシーンで扱うパケット内データ長が可変で且つパケ
ット内にデータ長の情報も付加されるように構成され、
局装置に局アドレス占有幅の設定を有し、自局アドレス
の時刻から占有幅で設定されたデータ長のパケットを送
信することで、複数局分のメモリアドレス幅を1つの局
装置で占有できるようにしたことを特徴とする(1)に
記載のサイクリック自動通信による複数局メモリデータ
共有システム。 (4)通信のハンドシェイク状態を管理する管理レジス
タを備え、且つ上記送信ステートマシン並びに上記受信
ステートマシーンで扱うパケット内に他局からの受信完
了情報が付加されるように構成すると共に、該受信完了
情報に基づく1サイクル毎のハンドシェイク状態又は通
信回線状態を上記管理レジスタで管理可能となるように
したことを特徴とする(1)、(2)又は(3)に記載
のサイクリック自動通信による複数局メモリデータ共有
システム。 (5)上記局装置が上記マイクロプロセッサ・インター
フェースを保有せず、メモリに見立てたIOポートを保
有し、上記受信ステートマシーンで受信したパケット内
データをIOポートに出力する構成と、IOポートから
取込んだデータを上記送信ステートマシーンで送信する
パケット内データに埋め込む構成との、両方あるいは片
方を上記局装置に装備したことを特徴とする(1)、
(2)、(3)又は(4)に記載のサイクリック自動通
信による複数局メモリデータ共有システム。 (6)上記局装置はICチップで形成したことを特徴と
する(1)、(2)、(3)、(4)又は(5)に記載
のサイクリック自動通信による複数局メモリデータ共有
システム。
モリデータ共有システムについて、基本動作概念を図2
4〜図27に示す局装置が4つ存在する場合の例で説明
する。各局装置には局アドレス0から3がそれぞれ付与
されており、本例では局装置内メモリ4バイトを単位と
するメモリアドレスと局アドレスが一意的に対応付けさ
れている。局装置内の内部時計は0時刻から3時刻まで
を巡回する。初期の状態では、各局の内部時計はそれぞ
れ異なった時刻を示していて、メモリ内部のデータもそ
れぞれ異なっている(図24)。
刻になった時、メモリ・アドレス0から3番地のデータ
を1つのパケットとして共通な通信路に対して送信する
(図25)。
トを受信した局アドレス1から3の3つの局装置は、内
部メモリのアドレス0から3番地に受信したデータを格
納する。各局の内部時計は、内部時計が示す時刻に対し
て、受信した局の通信パケット所要時間を加味した時刻
とが、許容される誤差内に入っていない時に、自動的に
自局内の内部時計を校正する。これにより、初期0局か
らの送信パケットを受信し終えた時には、全ての局の時
計は許容誤差時間内で一致する(図26)。
1の局装置からメモリ・アドレス4から7番地のデータ
が1つのパケットとして共通な通信路に対して送信さ
れ、内部時計が2時刻になった時、局アドレス2の局装
置からメモリ・アドレス8からB番地のデータが1つの
パケットとして送信され、内部時計が3時刻になった
時、局アドレス3の局装置からメモリ・アドレスCから
F番地のデータが1つのパケットとして送信される。
は、それを受信した局のメモリに格納され、内部時計が
一巡した段階では、全ての局装置内部のメモリのデータ
は、一致する事になる(図27)。
計の校正がパケット受信によって行われる事によって、
本例の4つの局装置の内部時計は、常に同一な時刻を指
し示せる作用を生む。これにより、共通な通信路上のパ
ケット送信の秩序が保たれ、パケット同士の衝突や混合
と言った通信障害の原因を一掃できる。
ロプロセッサが、メモリアドレス0から3番地に任意に
書き込んだデータは、内部時計が”0”を指し示した時
に起こる局アドレス0装置からの送信によって、局アド
レス1から3の局装置の内部のメモリアドレス0から3
番地に到達し格納される。同様に、局アドレス1の局装
置に接続されたマイクロプロセッサが、メモリアドレス
4から7番地に任意に書き込んだデータは、内部時計
が”1”を指し示した時に起こる局アドレス1装置から
の送信によって、局アドレス0及び2と3の局装置の内
部のメモリアドレス4から7番地に到達し格納される。
局アドレス2の局装置に接続されたマイクロプロセッサ
が任意に書き込んだメモリアドレス8からB番地のデー
タ、局アドレス3の局装置に接続されたマイクロプロセ
ッサが任意に書き込んだメモリアドレスCからF番地の
データも、前記同様、他局装置内のメモリに到着し格納
される。
ロプロセッサが、メモリアドレス4から7番地のデータ
を読み取る事により、局アドレス1に接続されたマイク
ロプロセッサが任意に書き込んだデータを認識すること
ができる。同様に、メモリアドレス8からB番地のデー
タを読み取る事により局アドレス2に接続されたマイク
ロプロセッサが任意に書き込んだデータを、メモリアド
レスCからF番地のデータを読み取る事により局アドレ
ス3に接続されたマイクロプロセッサが任意に書き込ん
だデータを、それぞれ認識する事ができる。
ロプロセッサが、局アドレス1から3に接続されたマイ
クロプロセッサで任意に書き込んだデータを全てメモリ
の読出し行為で認識できると同様に、局アドレス1の局
装置に接続されたマイクロプロセッサも、局アドレス2
の局装置に接続されたマイクロプロセッサも、局アドレ
ス3の局装置に接続されたマイクロプロセッサも、他の
局装置に接続されたマイクロプロセッサが任意に書き込
んだデータを、全てメモリの読出し行為で認識できる。
又、これら各局装置に接続されたマイクロプロセッサが
読み取りで認識しうるデータは、全ての局で同一のデー
タである。
が、「プロトコルの管理運用を伴う通信処理」を担わず
に、且つ、局装置内の送受信動作は回路の駆動で制御さ
れるステートマシーンで構成されている所以から、共通
な通信路の媒体能力の上限最大まで、通信速度を高速に
する事が出来る。
の共有は、0時刻から3時刻を刻む内部時計が一周回す
ることにより実現される。更にこの作用効果はサイクリ
ックに自動的に継続され、その時間的速度つまりはデー
タの共有応答速度は、パケットを構成するデータ量と通
信路媒体の転送能力限界から算出される理論的上限値ま
で高速にしうる。図24〜図27の構成で実用的数値の
適用として10MBPSを例とした時、1パケットは7
バイト(8ビット×7=56ビット)なので、4つのパ
ケット巡回所要時間は、0.1μ秒×56ビット×4パ
ケット=22.4μ秒となり、通信路の伝送遅延時間マ
ージンを加味しても、時計の一周回時間は25μ秒程度
でシステムを実現できる。
タの共用応答速度が、本来のシステム仕様が必要とする
データ享受の速度よりも充分に高速である場合、例えば
図24〜図27の構成例での25μ秒は、一般的制御で
は充分に高速である事から、全局で共有されるデータの
応答速度を見かけ上のゼロタイムとして扱える。
いは全ての局の局装置内メモリを介して読み書きされる
メモリデータは、全ての局が周期的且つ自動的に結合さ
れ、且つ、そのデータ応答速度も見かけ上のゼロタイム
が実現できる事から、あたかも空間的距離を超越して存
在する1つのメモリを、全局が共有する見掛け上の作用
効果を生む。これ即ち「サイクリック自動通信による複
数局メモリデータ共有システム」と呼称する所以である
(図28)。
に依らない多数の局装置数が存在するシステムであって
も、いずれも共通な通信路によって接続されるものであ
り、通信ケーブル敷設量の余分な増大も伴わない。上述
した人型ロボットに適用した本発明では、図29に示す
理想的接続での人型ロボットの分散処理システムで、1
0MBPSの32ビット状態データの共有で0.1μ秒
×56ビット×13パケット=72.8μ秒となり、通
信路の伝送遅延時間マージンを加味しても全データ共有
時間は80μ秒程度であって、1秒間12500回の制
御を行える事から、本質的な分散処理制御が実現可能と
なる。よって本発明は、従来技術で解決しえなかった問
題の全てを、一括して解決しえる。
自動通信による複数局メモリデータ共有システムの種々
の実施の形態について図面を参照して説明する。
動通信による複数局メモリデータ共有システム。 第1の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、図1に示すように、局装置
1とマイクロプロセッサ・インターフェース2で接続さ
れるマイクロプロセッサ或いはパソコン等のコンピュー
ター装置PCで構成される複数の分散処理要素局Q1〜
QNと、これら複数の分散処理要素局Q1〜QNを1本
の共通な通信路3で接続した構成のコンピューター制御
システムに適用された、所謂、サイクリック自動通信に
よる複数局メモリデータ共有システムである。
に示すように、局装置1の通信路信号6をRS−485
規格等のマルチドロップ方式で接続する。マルチドロッ
プ方式は、従来通信技法として周知の技術である。又、
図示しないが、局装置1の通信路信号6を接続する共通
な通信路3は、半二重通信可能な光ファイバー網や無線
などのマルチドロップ概念での接続を可能とする伝送路
媒体であっても良い。
プロセッサ・インターフェース2、メモリ4、内部時計
5、通信路信号6、調停回路10、送信ステートマシー
ン11、受信ステートマシーン12、許容時刻誤差判定
13、局時刻一致判定14、上限時刻一致判定15、局
アドレス入力16を有し、動作上の定数として局アドレ
ス値21、時刻上限値22、メモリ領域幅値23を持
つ。これら全ての回路は、クロック源からの回路駆動ク
ロックで動作する論理回路により構成されている。
ンターフェース2を介した、マイクロプロセッサ或いは
パソコン等のコンピューター装置PCからのメモリ4の
リードライトと、受信ステートマシーン12からの受信
データ格納のためのメモリ4へのライト、送信ステート
マシーン11からの送信パケット生成のためのメモリ4
のリードが、競合しないように調停する機能を有する。
これにより、マイクロプロセッサ或いはパソコン等のコ
ンピューター装置PCは、マイクロプロセッサ・インタ
ーフェース2を介して、任意にメモリ4へのリードライ
トが行える。
1は、同一の構成を持つが、図1に示すように、それぞ
れに局アドレス入力16に個別な局アドレスが付与され
ており、この局アドレスにより識別される。
メモリアドレス幅で示されるメモリ領域幅値23で区切
られる領域毎に、局アドレス値21と一意的に関連付け
されている。上述の作用の項目で記述した説明になぞっ
た例では、メモリ領域幅値23の数値は”4”で、メモ
リアドレス0〜3が局アドレス0の領域、メモリアドレ
ス4〜7が局アドレス1の領域と言う具合に、関連定義
されている。
算カウンター回路で構成され、上限時刻一致判定15
で”0”の値に引き戻される0値から時刻上限値までを
常に周回する時計で、許容時刻誤差判定13からの時刻
校正信号と校正時刻値によって、他局からのパケットを
受信し終えた直後に、時刻の校正を行える機能を備えて
いる。また、内部時計5の刻む1時刻は、メモリ領域幅
値23の値から想定されるパケット所要時間を包括でき
る時間幅である。
判定14からの送信開始信号をトリガーとして、自局の
局アドレス値21に対応したメモリ4の領域からデータ
を読み出し、送信パケットのデータに埋め込み、局アド
レス値21を送信元局アドレスとして送信パケットに埋
め込み、スタートパターンと検定コードを生成して、1
つのパケットとして、共通な通信路3に送信を行う。
ットは、図4に示すように、少なくともスタートパター
ン(コード)、送信元局アドレス(局番号)、データ、
検定コード(BCC)を備えたフォーマットを持つ。図
4に示すデータ幅は、作用の項目で記述した説明或いは
上述した図25になぞって、メモリ領域幅値23の値が
4バイトである場合を示したものである。メモリ領域幅
値23の値は、図1で示される全ての局装置で統一に固
定的に定めるので、図示しないがパケット内のデータバ
イト数もそれに準ずる。
パケットを受信し、受信パケットの検定コード等から正
当性の検定を行う。受信パケットが検定に合格した場
合、受信ステートマシーン12は、受信パケット中のデ
ータを、自局のメモリ4の受信パケット中の送信元局ア
ドレスで示される領域に書き込みを行い、同時に受信ス
テートマシーン12は、許容時刻誤差判定13に対し
て、送信元局アドレスと受信完了信号を伝える。
ケット中の送信元局アドレスで示される時刻に、メモリ
領域幅値23の値から算出されるパケットの所要時間を
加算した時刻と、内部時計5がその時に示している時刻
を比較し、その差が許容を超えていた場合に、内部時計
5に対して校正時刻値と時刻校正信号を与える。
ドレス値21、時刻上限値22、メモリ領域幅値23
は、図示しないが、局装置1内部にレジスタを保有さ
せ、マイクロプロセッサ・インターフェース2から値を
設定させる構成であっても良い。この場合、局アドレス
値21のレジスタには分散処理要素局Q1〜QNでそれ
ぞれ個別な値を、時刻上限値22、メモリ領域幅値23
のレジスタには分散処理要素局Q1〜QNに統一した値
をシステム運用の初期に設定させる。
になぞって、局装置1の動作による本実施形態でのメモ
リ共有動作を解説する。 (1)各局の内部時計は当初、任意な時刻を指し、全て
の局は同じ速さで、時刻の経過が進行する。(2)局ア
ドレスと同一な時刻が到来した局は、局時刻一致判定1
4からの送信開始信号によって、自局のアドレスと、局
アドレスに対応したメモリ4のデータを、1つのパケッ
トとして、共通な通信路3に送信する。(3)これを受
信した各局の受信ステートマシーン12は、受信したデ
ータを送信元局アドレスに対応したメモリ4の領域に書
き込み、同時に受信完了信号と送信元局アドレスを許容
時刻誤差判定13に渡す。(4)許容時刻誤差判定13
の判定結果により、内部時計5が校正される事で、分散
処理要素局Q1〜QNの全ての局装置1の内部時計5
は、同一な時刻に校正される。(5)以後(2)〜
(4)の動作を繰り返しつつ、内部時計が1周回する
と、全ての局のメモリデータは同一のデータが蓄積され
る。(6)内部時計5は常に周回するため、マイクロプ
ロセッサあるいはパソコン等のコンピューター装置PC
が、マイクロプロセッサ・インターフェース2を介して
自局の局アドレスに対応したメモリ領域にデータを書き
込む事で、共通な通信路3に接続された全ての分散処理
要素局Q1〜QNのメモリ4の同一領域に、同一データ
が自動的に配信される。又、他局において同様に書き込
まれたデータも、全ての分散処理要素局Q1〜QNの局
アドレスに対応した同一領域に同一データとして自動配
信され、これらデータはどの局でも読み出す事ができ
る。
クロプロセッサ・インターフェース2を介して読み書き
されるメモリは、全ての局が周期的且つ自動的に結合さ
れ、あたかも空間的距離を超越して存在する1つのメモ
リであるが如き、見掛け上の作用効果を生み、「サイク
リック自動通信による複数局メモリデータ共有システ
ム」を成し得る。本実施形態で構成された分散処理要素
局Q1〜QNからなるコンピューター制御システムは、
「プロトコルの管理運用を伴う通信処理」を廃絶した上
で、共通な通信路3を媒体として、各分散処理要素局が
相互にデータを享受しつつ有機的且つ総合的に動作の連
携を行わせる事が、経済的且つ簡易且つ高速に実現でき
うる。
通信による複数局メモリデータ共有システム。 第2の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、第1の実施形態で採用した
図3の局装置1と比較することができる図5に示す様
に、局アドレス占有幅入力31と、占有幅値32が増設
された構成の局装置とから構成されており、図6に示す
コンピューター制御システムに適用された「サイクリッ
ク自動通信による複数局メモリデータ共有システム」で
ある。
刻到来時から、時刻が進む都度、占有幅値32に設定さ
れた回数の送信開始信号と送信局アドレスを送信ステー
トマシーン11にトリガーする。
時に、メモリ4からのデータ読み出しと、パケットに埋
め込む送信元局アドレスを、送信局アドレスの値に応じ
て行う。
ス占有幅入力31のみ、”2”の数値設定がなされてい
て、他局は”1”の数値設定となっている。又、局アド
レス入力16の値に”2”を持つ分散処理要素局は存在
しない。このシステムでは、分散処理要素局Q2が”
1”と”2”の時刻に、連続して2回のパケット送信を
行う。
た説明になぞって、メモリ領域幅値23の値が4バイト
である場合、第1の実施形態の分散処理要素局が他の分
散処理要素局に配信できるデータが4バイトに固定され
ていたものが、第2の実施形態では、分散処理要素局Q
2から他局に配信できるデータが8バイトに拡張できう
る。
つシステムでは、上記説明に限らず個々の分散処理要素
局が、局アドレス値と占有幅値の設定を、同一の時刻に
重複するパケットの送信が起こらない値を選択する限
り、任意に設定し、他局にデータ配信でき、メモリの領
域の占有を広げることができる。又、図示しないが、占
有幅値32は、局装置1内部にレジスタを保有させ、マ
イクロプロセッサ・インターフェース2から値を設定さ
せる構成であっても良い。
通信による複数局メモリデータ共有システム。 第3の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、第2の実施形態同様に個別
の分散処理要素局が、局アドレス占有幅入力を持って他
局に配信できるデータ領域の拡張占有を可能とする、も
う一つの方法を適用した局装置から構成され、図6のコ
ンピューター制御システムに適用された「サイクリック
自動通信による複数局メモリデータ共有システム」であ
る。
致判定14から送信開始信号を受けた送信ステートマシ
ーン11が、局アドレス値と占有幅値で算出される読み
出し位置と量に応じて、メモリ4からのデータ読み出し
を行った後、図8に示すパケット内に局アドレス値を送
信局アドレスとして、また占有幅に応じた量のデータを
埋め込み、さらに占有幅値も埋め込みパケットを送信す
る。
変長となったパケットを受信した受信ステートマシーン
12は、受信パケット中のデータを、受信占有幅値に応
じたサイズ分、自局のメモリ4の送信元局アドレスで示
される領域を先頭位置とする位置に書き込みを行い、同
時に許容時刻誤差判定13に対して、送信元局アドレス
と受信完了信号の他に、受信占有幅値も伝える。
ケット中の送信元局アドレスで示される時刻に、受信占
有幅値とメモリ領域幅値23の値から算出されるパケッ
トの所要時間を加算した時刻と、内部時計5がその時に
示している時刻を比較し、その差が許容を超えていた場
合に、内部時計5に対して校正時刻値と時刻校正信号を
与える。
伝播するパケットが、固定長から可変長の異なるフォー
マットとなった点を除くと、利用面での機能は第2の実
施形態と同じである。
通信による複数局メモリデータ共有システム。 第4の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、局装置1内部に受信状態管
理レジスタ41を増設し、分散処理要素局Q1〜QN同
士のメモリ共有状態を把握できる機能を装備した図9の
局装置1から構成され、図1のコンピューター制御シス
テムに適用された「サイクリック自動通信による複数局
メモリデータ共有システム」である。
り易くするため、作用の項目で記述した説明になぞっ
て、データ4バイト、4つの分散処理要素局の例で説明
する。受信状態管理レジスタ41は時刻上限値22の示
す値のビット個数からなる2種のフラグレジスタで、こ
の場合4ビットのフラグレジスタA種とB種の2つが存
在する。
理レジスタ41のA種のフラグ状態を送信アンサーコー
ドとして受け取り、図10の示すアンサーコード(AC
K)を含んだパケットに埋め込み送信する。図10では
1つのフラグに1バイトのコードを割り当てている。全
ての分散処理要素局Q1〜QNも同じパケットのフォー
マットで送信が行われる。
素局Q2にのみ着眼し説明を進める。図11のaに示す
通り、分散処理要素局Q2がパケットを送信し終える
と、送信ステートマシーン11からの送信完了信号で、
受信状態管理レジスタ41のフラグを全てOFF(0)
とする。
えた時、それを受信したQ2の受信ステートマシーン1
2から、受信状態管理レジスタ41に対して、受信完了
信号と送信元局アドレスおよび受信したパケット内のア
ンサーコードであった受信アンサーコードが引き渡され
る。
スタ41は、A種のフラグレジスタの送信元局アドレス
で示されるビットをON(1)する。同時に受信状態管
理レジスタ41は、他局から届く他局の保有しているA
種フラグ状態に基づいた受信アンサーコード中の自局の
位置のコードを抽出し、それがONであったならば、B
種のフラグレジスタの送信元局アドレスで示されるビッ
トをONする。
4発行のパケットを受信し終えた時、分散処理要素局Q
2は受信ステートマシーン12からの信号で上記同様に
2種のフラグをセットする。
1発行のパケットを受信し終えた時、分散処理要素局Q
2は受信ステートマシーン12からの信号で上記同様に
2種のフラグをセットする。
レジスタは、受信できた相手のビットがONとなる情
報、B種フラグレジスタは、他局から届く他局の保有し
ているA種フラグ状態に基づいた「自局のデータが正し
く相手に届いていたことを確認できて、しかも相手のデ
ータも受けられた」情報を示している意味を持つことに
なる。図11のdでは、自局以外の局アドレス0・2・
3の受信が出来ていて、そのどれともデータ享受が正常
である事が把握できる。
いる状態でのフラグの推移を示す。図12のdでは、自
局以外の局アドレス0・3の受信とデータ享受が正常で
あり、局アドレス2とはデータ享受が出来ていないこと
が把握できる。
送信中に共通な通信路3に外来からのインパルスノイズ
等による一瞬の突発的障害があって、他局にパケットが
受信されなかった場合のフラグの推移を示したものであ
る。図13のdでは、A種レジスタは他局からの受信が
正常に行えたことを示しているが、B種レジスタは他局
へのデータ配信が出来なかったことを示している。又、
一瞬の突発的障害に起因して異常であったため、図13
のeでは正常に復帰している。
く相手に届いていたことを確認できて、しかも相手のデ
ータも受けられた」と言う定義が成立している。これは
まさしく通信技法でいうところの「ハンドシェィク確立
状態の把握」に値する。
フラグレジスタは、時刻の周回に応じて常に更新される
と共に、自局が送信完了した時にリセットされるので、
図示はしないが、リセット直前の状態を一時的に保持さ
せるラッチを受信状態管理レジスタ41内に設ける等し
て、マイクロプロセッサ・インターフェース2から参照
し易くする事もできる。
レジスタ41の動作を説明したが、受信状態管理レジス
タ41の振る舞いは全ての分散処理要素局Q1〜QNで
同様であるので、全ての分散処理要素局Q1〜QNで、
全ての分散処理要素局Q1〜QNとのハンドシェィク確
立状態の把握を行える。
用的管理は、分散処理要素局Q1〜QN上のマイクロプ
ロセッサ或いはパソコン等のコンピューター装置PCが
必要とするものであり、コンピュータ装置PCは「プロ
トコルの管理運用を伴う通信処理」に類似する処理も廃
絶して受信状態管理レジスタ41を参照することのみ
で、それを成し得る。又、局装置内の受信状態管理レジ
スタによって状態を把握できる構成を持てることも、サ
イクリック自動通信による複数局のデータ共有手法の一
環として実現されるものである。
通信による複数局メモリデータ共有システム。 第5の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、図14に示すように、局装
置1とマイクロプロセッサ・インターフェース2で接続
されるマイクロプロセッサ或いはパソコン等のコンピュ
ーター装置PCで構成され、複数の分散処理要素局Q1
〜QNと、マイクロプロセッサ・インターフェースを保
有しないで代わりにIOポートとを備えた局装置51で
構成される複数のIO端末局T1〜T2が、1本の共通
な通信路3で接続される構成のコンピューター制御シス
テムに適用された「サイクリック自動通信による複数局
メモリデータ共有システム」である。
態で採用した図3の局装置1と比較することができ、共
有となるメモリ、マイクロプロセッサ・インターフェー
ス及び調停回路を保有せず、共有となるメモリの代わり
に出力アドレス設定52、アドレス一致判定53、出力
ポートデータ保持54、IO端子出力ポート55、IO
端子入力ポート56を備えた構成からなる。
は、パケット生成時にIO端子入力ポート56の状態を
パケットのデータ部分に埋め込む。
了した場合、本来メモリに書き込む想定のアドレスとデ
ータが、それぞれアドレス一致判定53と出力ポートデ
ータ保持54に渡される。この時、メモリに書き込む想
定のアドレスがアドレス一致判定53で、出力アドレス
設定52の値と一致判定されると、メモリに書き込む想
定のデータを、出力ポートデータ保持54に保持させ
る。出力ポートデータ保持54の出力は、IO端子出力
ポート55に出力され、次のアドレスの一致する受信成
立まで固定される。
2のIO端子入力ポート56の状態は、全ての分散処理
要素局Q1〜QNで、局アドレス1のメモリ領域と局ア
ドレス2のメモリ領域から読み出すことができる。
52を局アドレス0のメモリ領域に設定すると、IO端
子出力ポート55には、分散処理要素局Q1が配信して
いるデータを出力させることができる。又、IO端末局
T2の出力アドレス設定52を局アドレス(N−1)の
メモリ領域に設定すると、IO端子出力ポート55に
は、分散処理要素局QNが配信しているデータを出力さ
せる事ができる。
1で構成されるIO端末局を混在させて1本の共通な通
信路3で接続させる構成のコンピューター制御システム
では、特にマイクロプロセッサを搭載させる必要に迫ら
れない程度の部位となる遠隔位置のIO制御も、共有メ
モリの扱いに準じてマイクロプロセッサを搭載した分散
処理要素局内メモリへのデータのリードライトのみで
「プロトコルの管理運用を伴う通信処理」を伴わずに簡
易且つ高速に制御できうる。
る複数局メモリデータ共有システムは、図29のトポロ
ジーに示すような1つの共通な通信路の敷設のみで、且
つ通信管理の専用局を設ける必要もなく、且つ個別局が
「プロトコルの管理運用を伴う通信処理」を搭載せずと
も、全ての分散処理要素局でメモリデータ共有を高速に
実現できる。
かった、本質的且つ理想的な機能分割、分散処理のシス
テムを構築できる。これにより、個別の分散処理要素局
あるいはシステム全体での開発、制作、保守が簡易で経
済的であり、且つ運用上の確実性、信頼性、高速性の高
い、良質且つ理想的なシステム構成をも創作しえるとい
う効果がある。
要求である、多数・複数のマイクロプロセッサを有機的
且つ効率的に統合させる制御システム全体で高速且つ繊
細な動作を行えるコンピューター制御システム構築の必
要性の欲求を、実用的に満たすことができる、新規性に
富んだ作用効果を提供する。
動通信による複数局メモリデータ共有システムの構成図
である。
のである。
構成図である。
示したブロック図である。
動通信による複数局メモリデータ共有システムの構成図
である。
示したブロック図である。
示したブロック図である。
の推移を示した時系列表である。
ジスタ内フラグの推移を示した時系列表である。
レジスタ内フラグの推移を示した時系列表である。
自動通信による複数局メモリデータ共有システムの構成
図である。
明図である。
ポロジーを示した説明図である。
専用局を増設した様子を示した説明図である。
ある。
を示した説明図である。
ある。
ーを示した説明図である。
構築する中央一括制御の様子を示した説明図である。
ある。
テムを示した説明図である。
ス、3;共通な通信路、4;メモリ、5;内部時計、
6;通信路信号、10;調停回路、11;送信ステート
マシーン、12;受信ステートマシーン、13;許容時
刻誤差判定、14;局時刻一致判定、15;上限時刻一
致判定、16;局アドレス入力、21;局アドレス値、
22;時刻上限値、23;メモリ領域幅値、31;局ア
ドレス占有幅入力、32;占有幅値、41;受信状態管
理レジスタ、51;局装置、52;出力アドレス設定、
53;アドレス一致判定、54;出力ポートデータ保
持、55;IO端子出力ポート、56;IO端子入力ポ
ート
Claims (6)
- 【請求項1】データの送受信をプログラムによる通信制
御に基づかないで回路の駆動で制御する送信ステートマ
シーン及び受信ステートマシーンと、マイクロプロセッ
サ・インターフェースと、該マイクロプロセッサ・イン
ターフェースからのリードライトおよび上記送信ステー
トマシーン並びに上記受信ステートマシーンにより享受
されるデータのリードライトの調停機能を備えたメモリ
と、通信秩序を保持する内部時計と、局アドレス設定を
備えた局装置が共通な通信路を介して複数接続された装
置とからなり、 上記送信ステートマシーンは、自局アドレスに応じた上
記内部時計の時刻に、自局アドレスと該自局アドレスに
応じた領域のメモリデータを共通な通信路に送信するよ
うに構成され、 上記受信ステートマシーンは、他局からの送信データを
受信した際に、送信元局アドレスに応じた自局のメモリ
領域に受信データを格納し、自局の内部時計を、送信所
要時間を考慮した時刻に校正させるように構成され、全
局が同一な内部時計の進行が行えるように機能し、 サイクリックな自動通信が秩序を保ちつつ巡回すること
で、全局のメモリ内データが同一となり、それぞれの局
装置と装置内のメモリデータをリードライトするマイク
ロプロセッサが、共通な通信路を隔てた遠隔に存在して
いても、あたかも1つのメモリを共有しているが如くデ
ータを相互に享受できるようにしたことを特徴とするサ
イクリック自動通信による複数局メモリデータ共有シス
テム。 - 【請求項2】上記送信ステートマシーン並びに上記受信
ステートマシーンで扱うパケット内データ長が固定で、
局装置に局アドレス占有幅の設定を有し、自局アドレス
の時刻から占有幅で設定された回数を連続して送信する
ことにより、複数局分のメモリアドレス幅を1つの局装
置で占有できるようにしたことを特徴とする請求項1に
記載のサイクリック自動通信による複数局メモリデータ
共有システム。 - 【請求項3】上記送信ステートマシーン並びに上記受信
ステートマシーンで扱うパケット内データ長が可変で且
つパケット内にデータ長の情報も付加されるように構成
され、局装置に局アドレス占有幅の設定を有し、自局ア
ドレスの時刻から占有幅で設定されたデータ長のパケッ
トを送信することで、複数局分のメモリアドレス幅を1
つの局装置で占有できるようにしたことを特徴とする請
求項1に記載のサイクリック自動通信による複数局メモ
リデータ共有システム。 - 【請求項4】通信のハンドシェイク状態を管理する管理
レジスタを備え、且つ上記送信ステートマシン並びに上
記受信ステートマシーンで扱うパケット内に他局からの
受信完了情報が付加されるように構成すると共に、該受
信完了情報に基づく1サイクル毎のハンドシェイク状態
又は通信回線状態を上記管理レジスタで管理可能となる
ようにしたことを特徴とする請求項1、2又は3に記載
のサイクリック自動通信による複数局メモリデータ共有
システム。 - 【請求項5】上記局装置が上記マイクロプロセッサ・イ
ンターフェースを保有せず、メモリに見立てたIOポー
トを保有し、上記受信ステートマシーンで受信したパケ
ット内データをIOポートに出力する構成と、IOポー
トから取込んだデータを上記送信ステートマシーンで送
信するパケット内データに埋め込む構成との、両方ある
いは片方を上記局装置に装備したことを特徴とする請求
項1、2、3又は4に記載のサイクリック自動通信によ
る複数局メモリデータ共有システム。 - 【請求項6】上記局装置はICチップで形成したことを
特徴とする請求項1、2、3、4又は5に記載のサイク
リック自動通信による複数局メモリデータ共有システ
ム。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000265396A JP3659484B2 (ja) | 2000-09-01 | 2000-09-01 | サイクリック自動通信による複数局メモリデータ共有システム |
CNB2004100346773A CN1315301C (zh) | 2000-09-01 | 2001-08-30 | 分组通信方法和存储数据共有*** |
DE60132069T DE60132069T2 (de) | 2000-09-01 | 2001-08-30 | System zur gemeinsamen nutzung von daten eines speichers mehracher stationen |
KR10-2002-7005565A KR100445735B1 (ko) | 2000-09-01 | 2001-08-30 | 복수국 메모리데이터 공유시스템 |
US10/129,173 US7032080B2 (en) | 2000-09-01 | 2001-08-30 | Plural station memory data sharing system |
EP01961210A EP1255375B1 (en) | 2000-09-01 | 2001-08-30 | Plural station memory data sharing system |
PCT/JP2001/007483 WO2002021775A1 (fr) | 2000-09-01 | 2001-08-30 | Système de partage de données mémoire de plusieurs stations |
CNB018026249A CN1152524C (zh) | 2000-09-01 | 2001-08-30 | 多台存储数据共有*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000265396A JP3659484B2 (ja) | 2000-09-01 | 2000-09-01 | サイクリック自動通信による複数局メモリデータ共有システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002073584A true JP2002073584A (ja) | 2002-03-12 |
JP3659484B2 JP3659484B2 (ja) | 2005-06-15 |
Family
ID=18752668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000265396A Expired - Fee Related JP3659484B2 (ja) | 2000-09-01 | 2000-09-01 | サイクリック自動通信による複数局メモリデータ共有システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US7032080B2 (ja) |
EP (1) | EP1255375B1 (ja) |
JP (1) | JP3659484B2 (ja) |
KR (1) | KR100445735B1 (ja) |
CN (2) | CN1315301C (ja) |
DE (1) | DE60132069T2 (ja) |
WO (1) | WO2002021775A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231953A (ja) * | 2008-03-19 | 2009-10-08 | Toshiba Corp | 情報処理装置 |
US8151159B2 (en) | 2007-02-01 | 2012-04-03 | Hitachi, Ltd. | Data communications system and data communications method between distributed controllers connected by serial bus |
JP6207768B1 (ja) * | 2016-05-26 | 2017-10-04 | 三菱電機株式会社 | 定周期データ伝送方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006115374A1 (en) * | 2005-04-25 | 2006-11-02 | Lg Electronics Inc. | Reader control system |
CN101246538A (zh) * | 2007-02-14 | 2008-08-20 | 日电(中国)有限公司 | 射频识别***和方法 |
US9178916B2 (en) | 2007-06-28 | 2015-11-03 | Voxer Ip Llc | Real-time messaging method and apparatus |
US8180029B2 (en) | 2007-06-28 | 2012-05-15 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
US20110019662A1 (en) | 2007-06-28 | 2011-01-27 | Rebelvox Llc | Method for downloading and using a communication application through a web browser |
US11095583B2 (en) | 2007-06-28 | 2021-08-17 | Voxer Ip Llc | Real-time messaging method and apparatus |
JP2015207170A (ja) * | 2014-04-21 | 2015-11-19 | 株式会社東芝 | 監視制御システム、監視制御装置、およびコントローラ装置 |
KR102221756B1 (ko) * | 2014-07-18 | 2021-03-02 | 삼성전자주식회사 | 배터리의 상태를 추정하는 방법 및 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US954804A (en) * | 1906-11-20 | 1910-04-12 | Karl Albert Fredrik Hiorth | Induction-furnace. |
US4209840A (en) * | 1978-06-28 | 1980-06-24 | Honeywell Inc. | Data processing protocol system |
US4232294A (en) * | 1979-04-30 | 1980-11-04 | Control Data Corporation | Method and apparatus for rotating priorities between stations sharing a communication channel |
US4513370A (en) * | 1982-07-19 | 1985-04-23 | Amdahl Corporation | Data transfer control system and method for a plurality of linked stations |
EP0194674B1 (en) * | 1985-03-12 | 1992-06-24 | Honda Giken Kogyo Kabushiki Kaisha | Multiplex transmission system |
US4754451A (en) * | 1986-08-06 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system with variable length packets |
JPH0225904A (ja) * | 1988-07-15 | 1990-01-29 | Koyo Electron Ind Co Ltd | プログラマブルコントローラのリンクシステム |
US5383181A (en) * | 1991-10-31 | 1995-01-17 | Nec Corporation | Packet switching system capable of reducing a delay time for each packet |
US5428645A (en) * | 1992-11-03 | 1995-06-27 | International Business Machines Corporation | Anonymous time synchronization method |
US5594738A (en) * | 1993-10-18 | 1997-01-14 | Motorola, Inc. | Time slot allocation method |
JPH07182293A (ja) * | 1993-12-22 | 1995-07-21 | Hitachi Ltd | 分散型処理システムおよびデータ転送制御方式 |
US5666358A (en) * | 1995-10-16 | 1997-09-09 | General Instrument Corporation Of Delaware | Method and apparatus for supporting TDMA operating over hybrid fiber coaxial (HFC) or other channels |
US5710765A (en) * | 1995-11-06 | 1998-01-20 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for increasing the system efficiency of a TDMA system by reducing time slot guard time |
JPH09162861A (ja) * | 1995-12-07 | 1997-06-20 | Olympus Optical Co Ltd | 通信制御装置 |
US5945944A (en) * | 1996-03-08 | 1999-08-31 | Snaptrack, Inc. | Method and apparatus for determining time for GPS receivers |
JP2994589B2 (ja) * | 1996-06-07 | 1999-12-27 | 株式会社ステップテクニカ | サイクリック自動通信による電子配線システム |
JP3228708B2 (ja) * | 1998-04-03 | 2001-11-12 | パイオニア株式会社 | 伝送システムにおける受信インターフェース装置 |
-
2000
- 2000-09-01 JP JP2000265396A patent/JP3659484B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-30 WO PCT/JP2001/007483 patent/WO2002021775A1/ja active IP Right Grant
- 2001-08-30 CN CNB2004100346773A patent/CN1315301C/zh not_active Expired - Fee Related
- 2001-08-30 US US10/129,173 patent/US7032080B2/en not_active Expired - Fee Related
- 2001-08-30 KR KR10-2002-7005565A patent/KR100445735B1/ko not_active IP Right Cessation
- 2001-08-30 DE DE60132069T patent/DE60132069T2/de not_active Expired - Lifetime
- 2001-08-30 CN CNB018026249A patent/CN1152524C/zh not_active Expired - Fee Related
- 2001-08-30 EP EP01961210A patent/EP1255375B1/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151159B2 (en) | 2007-02-01 | 2012-04-03 | Hitachi, Ltd. | Data communications system and data communications method between distributed controllers connected by serial bus |
JP2009231953A (ja) * | 2008-03-19 | 2009-10-08 | Toshiba Corp | 情報処理装置 |
JP6207768B1 (ja) * | 2016-05-26 | 2017-10-04 | 三菱電機株式会社 | 定周期データ伝送方法 |
WO2017203651A1 (ja) * | 2016-05-26 | 2017-11-30 | 三菱電機株式会社 | 定周期データ伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2002021775A1 (fr) | 2002-03-14 |
CN1389049A (zh) | 2003-01-01 |
KR100445735B1 (ko) | 2004-08-25 |
US7032080B2 (en) | 2006-04-18 |
KR20020059662A (ko) | 2002-07-13 |
DE60132069T2 (de) | 2008-12-18 |
CN1534939A (zh) | 2004-10-06 |
DE60132069D1 (de) | 2008-02-07 |
CN1152524C (zh) | 2004-06-02 |
EP1255375A1 (en) | 2002-11-06 |
EP1255375A4 (en) | 2006-08-30 |
US20030172233A1 (en) | 2003-09-11 |
CN1315301C (zh) | 2007-05-09 |
EP1255375B1 (en) | 2007-12-26 |
JP3659484B2 (ja) | 2005-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4888726A (en) | Distributed processing in a cluster of industrial controls linked by a communications network | |
CN101341450B (zh) | 数据周期性传输的方法、通信网络及控制单元 | |
CN101111807B (zh) | 具有多个空间分布站的控制***和在所述控制***中传送数据的方法 | |
US7024250B2 (en) | Method and apparatus for the synchronous control of manipulations | |
JPS6346839A (ja) | 改良されたト−クン受渡しネットワ−ク | |
US20050114577A1 (en) | Data transmission method serial bus system and switch-on unit for a passive station | |
JPH1049507A (ja) | 並列計算機 | |
CN102360206A (zh) | 具有多个空间分布站的控制***和在所述控制***中传送数据的方法 | |
JPH03235544A (ja) | データ伝送装置並びに受信データ処理方法 | |
JP2002073584A (ja) | サイクリック自動通信による複数局メモリデータ共有システム | |
EP0435037B1 (en) | Master slave industrial token passing network | |
KR20070039580A (ko) | 통신 구성 요소의 메시지 메모리의 데이터에 대한 액세스를제어하기 위한 메시지 관리자 및 제어 방법 | |
JP4154853B2 (ja) | 制御データを等値化する冗長化プログラマブルコントローラ及び等値化方法。 | |
EP3547049B1 (en) | Safety control system and safety control unit | |
CN209560543U (zh) | 大数据运算芯片 | |
US9160661B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
CN100450061C (zh) | 用于高性能通信***的用户设备 | |
CN102255784A (zh) | 使用虚拟串列现场总线埠的现场总线闸道器及其资料传递方法 | |
CN209543343U (zh) | 大数据运算加速*** | |
JP2566733B2 (ja) | Lanシステムのデータ相互伝送方法 | |
CN1636373B (zh) | 对数据网络的命令单元进行访问的方法 | |
KR100288158B1 (ko) | 표준 엘에이엔을 이용하는 필드버스 통신 시스템 및 통신 제어방법 | |
JP2006171833A (ja) | Plcのデータ交換システム、及びplcのデータ交換システムの制御方法 | |
US11489697B2 (en) | Transmission of data on a local bus | |
US7600041B2 (en) | Industrial or domestic local network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040817 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050310 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |