JP2002073584A - サイクリック自動通信による複数局メモリデータ共有システム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 分散処理システムにおいて、開発、制作、保
守が簡単で、且つ運用上の確実性、信頼性、高速性が高
いデータ共有方法の提供。 【解決手段】 送信ステートマシーン及び受信ステート
マシーンと、マイクロプロセッサ・インターフェースか
らのリードライト及び送信並びに受信ステートマシーン
により享受されるデータのリードライトの調停機能を備
えたメモリと、内部時計と、局装置が共通通信路を介し
て複数接続された装置とからなり、送信ステートマシー
ンは、自局アドレスに応じた時刻に、自局アドレスと該
自局アドレスに応じた領域のメモリデータを共通通信路
に送信し、受信ステートマシーンは、他局からのデータ
受信時に、送信元局アドレスに応じた自局のメモリ領域
に受信データを格納し、自局の内部時計を、送信所要時
間を考慮した時刻に校正させるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御対象要素毎に
マイクロプロセッサを個別に搭載した機能部分（以下
「局」という）が複数存在し、各局が相互にデータを享
受しつつ有機的且つ総合的に構成された制御システムに
おいて、各制御対象要素である局に有するマイクロプロ
セッサ間のデータの伝送を担う部分をマイクロプロセッ
サを使用しないステートマシーン（順序論理回路）によ
り、メモリにサイクリックにデータ享受を自動的に行う
仮想データ共有の「サイクリック自動通信による複数局
メモリデータ共有システム」に関する。尚、仮想データ
共有とは、従来の分散化されたマイクロプロセッサ間の
通信における「プログラムされたプロトコルによる通
信」に相対する新しい概念であり、「各制御対象要素と
なる局に個別に実在しているメモリのデータを、全ての
局に対して同一にする事で、あたかも１つの共有メモリ
が存在するかのごとく、メモリの読み書き行為だけで、
データを享受する通信システム」を構築する事を意味す
る。

【０００２】

【従来の技術】従来技術における、プラント制御やトラ
ックターミナルの物流仕分けシステム等の大型制御シス
テムでは、比較的近距離な範囲を１つのマイクロプロセ
ッサによる管轄制御を一単位とした局を多数個設ける。
そして、この多数の局のそれぞれをデータ通信用回線で
接続し、各局が相互にデータを享受しつつ有機的且つ総
合的に動作の連携を行わせる構成で１つのシステムを成
立させる、所謂、分散処理手法が採用されている。

【０００３】又、ロボットや工作機械等の機能要素毎に
繊細な動作を要求されるコンピューター制御装置におい
ては、制御対象要素毎にマイクロプロセッサを個別に搭
載した機能部分となる局を配置し、各局が相互にデータ
を享受しつつ有機的且つ総合的に動作の連携を行わせる
構成にして１つのシステムを成立させる、所謂、分散処
理手法が採用されている。

【０００４】上記分散処理手法による各局間のデータ送
受信によるデータ享受方法は、一般にデータ通信であ
り、局の制御を司るマイクロプロセッサに、「データ通
信処理」も行えるようにプログラミングしたものが一般
的な手法である。

【０００５】ここで、各局が任意且つ無秩序にデータ通
信を行ってしまうと、通信回線上でパケット同士の衝突
や混合が生じ、「通信データの化け」、「通信途絶」、
「システム動作の許容を超えるデータ転送時間の消費」
等が発生することとなり、その結果、総合的なシステム
の要求仕様を満たせなくなる。従って、安定したデータ
の送受信が行えるための「プロトコルの管理運用を伴う
通信処理」が行えるようにプログラミングする事が必須
要件として要求される。各局は、プログラムによる「プ
ロトコルの管理運用を伴う通信処理」を行い通信の秩序
を保ちつつ、尚且つ本来の局の使命として与えられた制
御動作を行わなければならないのである。

【０００６】又、制御が本質的な使命である各局にとっ
て、「プロトコルの管理運用を伴う通信処理」は、時と
して「通信処理による負担」が増大し、本質的な使命で
ある制御にも悪影響を及ぼしかねない場合が生じたり、
或いはその能力の許容範囲内で、システムの全体性能が
抑圧される場合もある。これらから、多数の局をデータ
通信で接続し、各局が相互にデータを享受しつつ有機的
且つ総合的に動作の連携を行わせる構成の「分散処理シ
ステムの構築」には、多大な労力と高度な技術力が必要
とされている。

【０００７】

【発明が解決しようとする課題】しかしながら、各局が
本来の使命である制御にのみ専念できる本質的な分散処
理システムを構築する必要に迫られた時、上記した従来
の方法では、欠点を解決しえない問題点を有する。図１
６に、分散処理システムを意図した人型歩行ロボットの
制御を例として、従来技術の解決しえない欠点を説明す
る。

【０００８】Ａは足首の関節、Ｂは膝の関節、Ｃは足の
付け根、Ｄは腕の付け根、Ｅは肘の関節、Ｆは手首の関
節、Ｇは歩行時の重心移動を前後左右に行うバランスウ
エイトの移動であり、この各部位はそれぞれ分散処理シ
ステムの局として、モーター駆動、軸座標管理、重力検
出の制御処理を行うマイクロプロセッサが搭載されてい
る。この人型ロボットの歩行動作の一部のプロセスは、
（１）右Ａの関節を水平に保ちつつ、（２）右Ｂの膝を
徐々に屈曲させながら、（３）右Ｃの足の付け根から右
足全体を持ち上げる。右足を上げる事で重心が前方へ移
動する事から、（４）右Ｄの腕の付け根が右腕を後方に
徐々に持ちあげつつ、（５）右Ｅの肘も屈曲させる。
（６）左Ｄの腕の付け根が左腕を前方に徐々に持ちあげ
つつ、（７）左Ｅの肘も屈曲させる。この時Ｇのバラン
スウエイトは、（８）ロボットが倒れないように重心の
移動を行う。

【０００９】これら個々の制御局は、特定の局から随時
な詳細動作司令を受けて受動的に動作するものではな
く、個々の分散された動作機能の制御目的を、自ら能動
的に他状態の情報収集をし、自らを最適な状態に保ちつ
つ目的達成を図る、本質的な分散処理思想に基づいて動
作するものとする。

【００１０】各部位の制御を司るマイクロプロセッサ
に、「プロトコルの管理運用を伴う通信処理」も行える
ようにプログラムした、従来の一般的方法での各局間デ
ータ享受の方法は次のようになる。１３個所の制御要素
となる各局は、図１７のトポロジーで１本の通信回線に
て通信によるデータ享受を行う。存在する全ての局が、
１つの通信回線に任意且つ無秩序にデータ通信を行って
しまうと、通信回線上でパケット同士の衝突や混合が生
じ、自局の制御状態データを送信した局は、全ての他局
にその状態データを認識してもらえたかも判明しない状
況になる。勿論他局からの状態データも取得しえない。
よって図１８のごとく新たな１４番目の通信管理専用局
Ｈを増設する。図１９のタイムテーブルに示すごとく各
局は、Ｈ局からの指示によりＨ局に対して自局の制御状
態データを送信する。Ｈ局は全ての局からの制御状態デ
ータが揃った時点で、各局に個別に配信し、正しく受け
取られたかを配信の都度、了解を受ける。

【００１１】図１９のタイムテーブルに、状態データが
３２ビットで表現されるアスキー文字表現８バイトの数
値であって、９６００ＢＰＳ汎用調歩同期通信を使用
し、一般的なプロトコル処理を用いて、通信によるデー
タ享受を運用した場合の通信手順と必要時間を示す。こ
の場合、Ｈ局が全ての局のデータを収集し、全ての局に
配信が終わる、１回のデータ享受に必要な時間は、通信
回線をパケットが通過している時間だけを見ても約１．
８秒、各マイクロプロセッサ内部でのプロトコル処理速
度も加味すると、１回のデータ享受に必要な時間は早く
とも２秒程度となる。この手法では、人型ロボットは到
底スムーズな歩行は期待できず、転倒してしまうであろ
う。この方式によるシステム構築は、通信線が最小であ
る点に優れている。しかし、解決しえない欠点として、
データ享受に時間がかかり過ぎる点と、各局は「プロト
コルの管理運用を伴う通信処理」も行わなければならな
い点が顕著である。

【００１２】次に、図２０の専用通信回線敷設のトポロ
ジーでシステムを構成した場合、データ享受のタイムテ
ーブルは図２１となり、１回の全てのデータ享受が完了
する必要時間が短縮できる点で優れている。前記同様の
データ量とパケット形態を実例として算出した場合、１
回のデータ享受に必要な時間は、通信回線をパケットが
通過している時間で約０．１５秒、１秒間に６回強の制
御動作を実行できるので、人型ロボットは転倒を免れる
であろう。しかしながら１秒間に６回程度の制御の動作
では、人型ロボットにスムーズな歩行を期待する事は未
だ出来ない。この場合の解決しえない欠点として、
（１）制御要素局が制御の実際と「プロトコルの管理運
用を伴う通信処理」をプログラムによって平行して行う
ため、データ享受の時間短縮に限界があり必要充分な速
度まで高速化できない点、（２）Ｈ局に、専用通信回線
の本数に対する累乗的な通信管理・処理能力が求めら
れ、Ｈ局から放射状に接続する専用回線の上限数が少量
ですぐに処理能力限界に達する点、（３）物理的な通信
ケーブルの敷設量が増加する点がある。本システム例に
よらず、制御要素局がさらに多数のシステムになると、
上記した（２）及び（３）の欠点要素から、そのシステ
ムの実現性は低下する。

【００１３】又、同一出願人は、特許第１８９７２８０
号「自動通信機能付メモリシステム」において、各局の
負担となる「プロトコルの管理運用を伴う通信処理」を
廃絶し、自局のメモリへのデータの読み書きアクセスだ
けで、データ享受先局との間を、あたかもデュアルポー
トＲＡＭで接続された共有メモリが存在するが如く、
「仮想データ共有」により、局間でのデータ享受が行え
るシステムを開示している。又、特許第１８９７２８０
号「自動通信機能付メモリシステム」では、プログラム
による通信管理も廃絶しているため、通信回線上の転送
レートを、通信媒体の能力限界まで、例えば通信ケーブ
ルが許容する転送レート上限まで、高速にすることがで
きることを開示している。

【００１４】この方法によるところの人型ロボットは、
図２２の全て１対１接続のトポロジーで通信線が接続さ
れる。この方法では、次の点で優れたシステム構成を可
能にする。（１）各制御要素局はプログラムによる「プ
ロトコルの管理運用を伴う通信処理」から解放されるた
め本来の使命となる制御そのものに専念でき、本質的な
分散処理システムが構築可能となる。（２）前出例の通
信管理局Ｈを増設する必要もない。（３）データ享受の
速度が格段に改善される。この方法によるところの人型
ロボットはスムーズな歩行も実現できるであろう。

【００１５】しかしながら、上述の特許第１８９７２８
０号「自動通信機能付メモリシステム」は、デュアルポ
ートＲＡＭと等価な仮想メモリ共有を実現するものであ
り、データ享受可能な対象は１対１の接続に限られる。
このことから、図２２のトポロジーでも示される通り、
通信ケーブルの敷設本数が局数に対し累乗的に増大する
点が解決しえない欠点となる。人型ロボットのシステム
例によらず、制御要素局がさらに多数のシステムになる
と、通信ケーブルの敷設量が累乗的に増大する点におい
て、そのシステムの実現性がより低下することになる。

【００１６】同一出願人はまた、特許第２９９４５８９
号「サイクリック自動通信による電子配線システム」に
おいて、図２３の「見かけ上の分散処理システムを構築
する中央一括制御」に示す構成で、制御対象局にマイク
ロプロセッサを搭載しない物理的に分散された局が、あ
たかも分散処理されているかの如く中央のマイクロプロ
セッサに接続される「仮想データ共有」を実現するメモ
リを介して、一括制御を可能とする１局対Ｎ局のデータ
享受方式によるシステムを開示している。

【００１７】この特許第２９９４５８９号「サイクリッ
ク自動通信による電子配線システム」では、「サイクリ
ック自動通信」の概念をもって、マイクロプロセッサを
搭載していない多数の端末局が存在する通信システムで
あっても、中央のマイクロプロセッサの「プログラムに
よるプロトコルの管理運用を伴う通信処理」を廃絶した
上で、図２３に示す共通な１つの通信路の敷設で、通信
の秩序を保ち運用できることを開示している。

【００１８】この方法による所の「見かけ上の分散処理
システムを構築する中央一括制御」は、通信ケーブルの
増大も伴わずシステム構築を容易にし且つ経済性にも優
れている。しかしながら、人型ロボットの例に代表され
るが如く、制御要素局自体が個別のマイクロプロセッサ
を持って能動的に他制御要素の状態を全て聴取するとい
った、本質的分散処理の欲求を満たすものではなく、本
質的分散処理の構築手段としては不適合である。

【００１９】最近における産業社会全体として、システ
ム全体を単位とした高速且つ繊細な動作を行えるコンピ
ューター制御システムの必要性の要求が急速に増加する
傾向にあり、人型ロボットの例に代表される様な本質的
な分散処理システムにおいて、１つの共通した通信路の
敷設のみで実現でき、しかも開発、制作、保守が簡易で
経済的であり、且つ運用上の確実性、信頼性、高速性が
高い、データ共有方法が求められている。

【００２０】従って本発明は、上記従来の問題点及び要
望に監み、特許第１８９７２８０号及び特許第２９９４
５８９号の発明の延長としてなされたものであって、複
数の局から構成される制御システムの各局間のデータ享
受を、自由で簡易、確実かつ高速に行うサイクリック自
動通信により、複数局メモリ共有を１つの共通な通信路
によって行える事を目的とした、「サイクリック自動通
信による複数局メモリデータ共有システム」を簡易に構
築するための、部品素子又は新機能デバイスに課題を有
する。

【００２１】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る「サイクリック自動通信による複数局
メモリデータ共有システム」は、次に示す構成にしたこ
とである。

【００２２】（１）データの送受信をプログラムによる
通信制御に基づかないで回路の駆動で制御する送信ステ
ートマシーン及び受信ステートマシーンと、マイクロプ
ロセッサ・インターフェースと、該マイクロプロセッサ
・インターフェースからのリードライトおよび上記送信
ステートマシーン並びに上記受信ステートマシーンによ
り享受されるデータのリードライトの調停機能を備えた
メモリと、通信秩序を保持する内部時計と、局アドレス
設定を備えた局装置が共通な通信路を介して複数接続さ
れた装置とからなり、上記送信ステートマシーンは、自
局アドレスに応じた上記内部時計の時刻に、自局アドレ
スと該自局アドレスに応じた領域のメモリデータを共通
な通信路に送信するように構成され、上記受信ステート
マシーンは、他局からの送信データを受信した際に、送
信元局アドレスに応じた自局のメモリ領域に受信データ
を格納し、自局の内部時計を、送信所要時間を考慮した
時刻に校正させるように構成され、全局が同一な内部時
計の進行が行えるように機能し、サイクリックな自動通
信が秩序を保ちつつ巡回することで、全局のメモリ内デ
ータが同一となり、それぞれの局装置と装置内のメモリ
データをリードライトするマイクロプロセッサが、共通
な通信路を隔てた遠隔に存在していても、あたかも１つ
のメモリを共有しているが如くデータを相互に享受でき
るようにしたことを特徴とするサイクリック自動通信に
よる複数局メモリデータ共有システム。 （２）上記送信ステートマシーン並びに上記受信ステー
トマシーンで扱うパケット内データ長が固定で、局装置
に局アドレス占有幅の設定を有し、自局アドレスの時刻
から占有幅で設定された回数を連続して送信することに
より、複数局分のメモリアドレス幅を１つの局装置で占
有できるようにしたことを特徴とする（１）に記載のサ
イクリック自動通信による複数局メモリデータ共有シス
テム。 （３）上記送信ステートマシーン並びに上記受信ステー
トマシーンで扱うパケット内データ長が可変で且つパケ
ット内にデータ長の情報も付加されるように構成され、
局装置に局アドレス占有幅の設定を有し、自局アドレス
の時刻から占有幅で設定されたデータ長のパケットを送
信することで、複数局分のメモリアドレス幅を１つの局
装置で占有できるようにしたことを特徴とする（１）に
記載のサイクリック自動通信による複数局メモリデータ
共有システム。 （４）通信のハンドシェイク状態を管理する管理レジス
タを備え、且つ上記送信ステートマシン並びに上記受信
ステートマシーンで扱うパケット内に他局からの受信完
了情報が付加されるように構成すると共に、該受信完了
情報に基づく１サイクル毎のハンドシェイク状態又は通
信回線状態を上記管理レジスタで管理可能となるように
したことを特徴とする（１）、（２）又は（３）に記載
のサイクリック自動通信による複数局メモリデータ共有
システム。 （５）上記局装置が上記マイクロプロセッサ・インター
フェースを保有せず、メモリに見立てたＩＯポートを保
有し、上記受信ステートマシーンで受信したパケット内
データをＩＯポートに出力する構成と、ＩＯポートから
取込んだデータを上記送信ステートマシーンで送信する
パケット内データに埋め込む構成との、両方あるいは片
方を上記局装置に装備したことを特徴とする（１）、
（２）、（３）又は（４）に記載のサイクリック自動通
信による複数局メモリデータ共有システム。 （６）上記局装置はＩＣチップで形成したことを特徴と
する（１）、（２）、（３）、（４）又は（５）に記載
のサイクリック自動通信による複数局メモリデータ共有
システム。

【００２３】（作用）このような構成からなる複数局メ
モリデータ共有システムについて、基本動作概念を図２
４〜図２７に示す局装置が４つ存在する場合の例で説明
する。各局装置には局アドレス０から３がそれぞれ付与
されており、本例では局装置内メモリ４バイトを単位と
するメモリアドレスと局アドレスが一意的に対応付けさ
れている。局装置内の内部時計は０時刻から３時刻まで
を巡回する。初期の状態では、各局の内部時計はそれぞ
れ異なった時刻を示していて、メモリ内部のデータもそ
れぞれ異なっている（図２４）。

【００２４】局アドレス０の局装置は、内部時計が０時
刻になった時、メモリ・アドレス０から３番地のデータ
を１つのパケットとして共通な通信路に対して送信する
（図２５）。

【００２５】局アドレス０の装置から送信されたパケッ
トを受信した局アドレス１から３の３つの局装置は、内
部メモリのアドレス０から３番地に受信したデータを格
納する。各局の内部時計は、内部時計が示す時刻に対し
て、受信した局の通信パケット所要時間を加味した時刻
とが、許容される誤差内に入っていない時に、自動的に
自局内の内部時計を校正する。これにより、初期０局か
らの送信パケットを受信し終えた時には、全ての局の時
計は許容誤差時間内で一致する（図２６）。

【００２６】内部時計が１時刻になった時、局アドレス
１の局装置からメモリ・アドレス４から７番地のデータ
が１つのパケットとして共通な通信路に対して送信さ
れ、内部時計が２時刻になった時、局アドレス２の局装
置からメモリ・アドレス８からＢ番地のデータが１つの
パケットとして送信され、内部時計が３時刻になった
時、局アドレス３の局装置からメモリ・アドレスＣから
Ｆ番地のデータが１つのパケットとして送信される。

【００２７】それぞれの局装置から送信されたデータ
は、それを受信した局のメモリに格納され、内部時計が
一巡した段階では、全ての局装置内部のメモリのデータ
は、一致する事になる（図２７）。

【００２８】内部時計は常に巡回するため、また内部時
計の校正がパケット受信によって行われる事によって、
本例の４つの局装置の内部時計は、常に同一な時刻を指
し示せる作用を生む。これにより、共通な通信路上のパ
ケット送信の秩序が保たれ、パケット同士の衝突や混合
と言った通信障害の原因を一掃できる。

【００２９】局アドレス０の局装置に接続されたマイク
ロプロセッサが、メモリアドレス０から３番地に任意に
書き込んだデータは、内部時計が”０”を指し示した時
に起こる局アドレス０装置からの送信によって、局アド
レス１から３の局装置の内部のメモリアドレス０から３
番地に到達し格納される。同様に、局アドレス１の局装
置に接続されたマイクロプロセッサが、メモリアドレス
４から７番地に任意に書き込んだデータは、内部時計
が”１”を指し示した時に起こる局アドレス１装置から
の送信によって、局アドレス０及び２と３の局装置の内
部のメモリアドレス４から７番地に到達し格納される。
局アドレス２の局装置に接続されたマイクロプロセッサ
が任意に書き込んだメモリアドレス８からＢ番地のデー
タ、局アドレス３の局装置に接続されたマイクロプロセ
ッサが任意に書き込んだメモリアドレスＣからＦ番地の
データも、前記同様、他局装置内のメモリに到着し格納
される。

【００３０】局アドレス０の局装置に接続されたマイク
ロプロセッサが、メモリアドレス４から７番地のデータ
を読み取る事により、局アドレス１に接続されたマイク
ロプロセッサが任意に書き込んだデータを認識すること
ができる。同様に、メモリアドレス８からＢ番地のデー
タを読み取る事により局アドレス２に接続されたマイク
ロプロセッサが任意に書き込んだデータを、メモリアド
レスＣからＦ番地のデータを読み取る事により局アドレ
ス３に接続されたマイクロプロセッサが任意に書き込ん
だデータを、それぞれ認識する事ができる。

【００３１】局アドレス０の局装置に接続されたマイク
ロプロセッサが、局アドレス１から３に接続されたマイ
クロプロセッサで任意に書き込んだデータを全てメモリ
の読出し行為で認識できると同様に、局アドレス１の局
装置に接続されたマイクロプロセッサも、局アドレス２
の局装置に接続されたマイクロプロセッサも、局アドレ
ス３の局装置に接続されたマイクロプロセッサも、他の
局装置に接続されたマイクロプロセッサが任意に書き込
んだデータを、全てメモリの読出し行為で認識できる。
又、これら各局装置に接続されたマイクロプロセッサが
読み取りで認識しうるデータは、全ての局で同一のデー
タである。

【００３２】局装置に接続されたマイクロプロセッサ
が、「プロトコルの管理運用を伴う通信処理」を担わず
に、且つ、局装置内の送受信動作は回路の駆動で制御さ
れるステートマシーンで構成されている所以から、共通
な通信路の媒体能力の上限最大まで、通信速度を高速に
する事が出来る。

【００３３】本例にあげた４つの局装置におけるデータ
の共有は、０時刻から３時刻を刻む内部時計が一周回す
ることにより実現される。更にこの作用効果はサイクリ
ックに自動的に継続され、その時間的速度つまりはデー
タの共有応答速度は、パケットを構成するデータ量と通
信路媒体の転送能力限界から算出される理論的上限値ま
で高速にしうる。図２４〜図２７の構成で実用的数値の
適用として１０ＭＢＰＳを例とした時、１パケットは７
バイト（8ビット×７＝５６ビット）なので、４つのパ
ケット巡回所要時間は、０．１μ秒×５６ビット×４パ
ケット＝２２．４μ秒となり、通信路の伝送遅延時間マ
ージンを加味しても、時計の一周回時間は２５μ秒程度
でシステムを実現できる。

【００３４】通信路媒体の転送能力限界まで高めたデー
タの共用応答速度が、本来のシステム仕様が必要とする
データ享受の速度よりも充分に高速である場合、例えば
図２４〜図２７の構成例での２５μ秒は、一般的制御で
は充分に高速である事から、全局で共有されるデータの
応答速度を見かけ上のゼロタイムとして扱える。

【００３５】上記例により説明する所の、個々の局ある
いは全ての局の局装置内メモリを介して読み書きされる
メモリデータは、全ての局が周期的且つ自動的に結合さ
れ、且つ、そのデータ応答速度も見かけ上のゼロタイム
が実現できる事から、あたかも空間的距離を超越して存
在する１つのメモリを、全局が共有する見掛け上の作用
効果を生む。これ即ち「サイクリック自動通信による複
数局メモリデータ共有システム」と呼称する所以である
（図２８）。

【００３６】本例にあげた４つの局装置、あるいは本例
に依らない多数の局装置数が存在するシステムであって
も、いずれも共通な通信路によって接続されるものであ
り、通信ケーブル敷設量の余分な増大も伴わない。上述
した人型ロボットに適用した本発明では、図２９に示す
理想的接続での人型ロボットの分散処理システムで、１
０ＭＢＰＳの３２ビット状態データの共有で０．１μ秒
×５６ビット×１３パケット＝７２．８μ秒となり、通
信路の伝送遅延時間マージンを加味しても全データ共有
時間は８０μ秒程度であって、１秒間１２５００回の制
御を行える事から、本質的な分散処理制御が実現可能と
なる。よって本発明は、従来技術で解決しえなかった問
題の全てを、一括して解決しえる。

【００３７】

【発明の実施の形態】次に、本発明に係るサイクリック
自動通信による複数局メモリデータ共有システムの種々
の実施の形態について図面を参照して説明する。

【００３８】［１］ 第１の実施形態のサイクリック自
動通信による複数局メモリデータ共有システム。 第１の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、図１に示すように、局装置
１とマイクロプロセッサ・インターフェース２で接続さ
れるマイクロプロセッサ或いはパソコン等のコンピュー
ター装置ＰＣで構成される複数の分散処理要素局Ｑ１〜
ＱＮと、これら複数の分散処理要素局Ｑ１〜ＱＮを１本
の共通な通信路３で接続した構成のコンピューター制御
システムに適用された、所謂、サイクリック自動通信に
よる複数局メモリデータ共有システムである。

【００３９】個々の分散処理要素局Ｑ１〜ＱＮは、図２
に示すように、局装置１の通信路信号６をＲＳ−４８５
規格等のマルチドロップ方式で接続する。マルチドロッ
プ方式は、従来通信技法として周知の技術である。又、
図示しないが、局装置１の通信路信号６を接続する共通
な通信路３は、半二重通信可能な光ファイバー網や無線
などのマルチドロップ概念での接続を可能とする伝送路
媒体であっても良い。

【００４０】局装置１は、図３に示すように、マイクロ
プロセッサ・インターフェース２、メモリ４、内部時計
５、通信路信号６、調停回路１０、送信ステートマシー
ン１１、受信ステートマシーン１２、許容時刻誤差判定
１３、局時刻一致判定１４、上限時刻一致判定１５、局
アドレス入力１６を有し、動作上の定数として局アドレ
ス値２１、時刻上限値２２、メモリ領域幅値２３を持
つ。これら全ての回路は、クロック源からの回路駆動ク
ロックで動作する論理回路により構成されている。

【００４１】調停回路１０は、マイクロプロセッサ・イ
ンターフェース２を介した、マイクロプロセッサ或いは
パソコン等のコンピューター装置ＰＣからのメモリ４の
リードライトと、受信ステートマシーン１２からの受信
データ格納のためのメモリ４へのライト、送信ステート
マシーン１１からの送信パケット生成のためのメモリ４
のリードが、競合しないように調停する機能を有する。
これにより、マイクロプロセッサ或いはパソコン等のコ
ンピューター装置ＰＣは、マイクロプロセッサ・インタ
ーフェース２を介して、任意にメモリ４へのリードライ
トが行える。

【００４２】全ての分散処理要素局Ｑ１〜ＱＮの局装置
１は、同一の構成を持つが、図１に示すように、それぞ
れに局アドレス入力１６に個別な局アドレスが付与され
ており、この局アドレスにより識別される。

【００４３】メモリ４のメモリ領域は、予め固定された
メモリアドレス幅で示されるメモリ領域幅値２３で区切
られる領域毎に、局アドレス値２１と一意的に関連付け
されている。上述の作用の項目で記述した説明になぞっ
た例では、メモリ領域幅値２３の数値は”４”で、メモ
リアドレス０〜３が局アドレス０の領域、メモリアドレ
ス４〜７が局アドレス１の領域と言う具合に、関連定義
されている。

【００４４】内部時計５は、”０”から値の増加する加
算カウンター回路で構成され、上限時刻一致判定１５
で”０”の値に引き戻される０値から時刻上限値までを
常に周回する時計で、許容時刻誤差判定１３からの時刻
校正信号と校正時刻値によって、他局からのパケットを
受信し終えた直後に、時刻の校正を行える機能を備えて
いる。また、内部時計５の刻む１時刻は、メモリ領域幅
値２３の値から想定されるパケット所要時間を包括でき
る時間幅である。

【００４５】送信ステートマシーン１１は、局時刻一致
判定１４からの送信開始信号をトリガーとして、自局の
局アドレス値２１に対応したメモリ４の領域からデータ
を読み出し、送信パケットのデータに埋め込み、局アド
レス値２１を送信元局アドレスとして送信パケットに埋
め込み、スタートパターンと検定コードを生成して、１
つのパケットとして、共通な通信路３に送信を行う。

【００４６】送信ステートマシーン１１が生成するパケ
ットは、図４に示すように、少なくともスタートパター
ン（コード）、送信元局アドレス（局番号）、データ、
検定コード（ＢＣＣ）を備えたフォーマットを持つ。図
４に示すデータ幅は、作用の項目で記述した説明或いは
上述した図２５になぞって、メモリ領域幅値２３の値が
４バイトである場合を示したものである。メモリ領域幅
値２３の値は、図１で示される全ての局装置で統一に固
定的に定めるので、図示しないがパケット内のデータバ
イト数もそれに準ずる。

【００４７】受信ステートマシーン１２は、他局からの
パケットを受信し、受信パケットの検定コード等から正
当性の検定を行う。受信パケットが検定に合格した場
合、受信ステートマシーン１２は、受信パケット中のデ
ータを、自局のメモリ４の受信パケット中の送信元局ア
ドレスで示される領域に書き込みを行い、同時に受信ス
テートマシーン１２は、許容時刻誤差判定１３に対し
て、送信元局アドレスと受信完了信号を伝える。

【００４８】許容時刻誤差判定１３は、受信完了したパ
ケット中の送信元局アドレスで示される時刻に、メモリ
領域幅値２３の値から算出されるパケットの所要時間を
加算した時刻と、内部時計５がその時に示している時刻
を比較し、その差が許容を超えていた場合に、内部時計
５に対して校正時刻値と時刻校正信号を与える。

【００４９】局装置１の動作上必要となる定数の、局ア
ドレス値２１、時刻上限値２２、メモリ領域幅値２３
は、図示しないが、局装置１内部にレジスタを保有さ
せ、マイクロプロセッサ・インターフェース２から値を
設定させる構成であっても良い。この場合、局アドレス
値２１のレジスタには分散処理要素局Ｑ１〜ＱＮでそれ
ぞれ個別な値を、時刻上限値２２、メモリ領域幅値２３
のレジスタには分散処理要素局Ｑ１〜ＱＮに統一した値
をシステム運用の初期に設定させる。

【００５０】以下、上述した作用の項目で記述した説明
になぞって、局装置１の動作による本実施形態でのメモ
リ共有動作を解説する。 （１）各局の内部時計は当初、任意な時刻を指し、全て
の局は同じ速さで、時刻の経過が進行する。（２）局ア
ドレスと同一な時刻が到来した局は、局時刻一致判定１
４からの送信開始信号によって、自局のアドレスと、局
アドレスに対応したメモリ４のデータを、１つのパケッ
トとして、共通な通信路３に送信する。（３）これを受
信した各局の受信ステートマシーン１２は、受信したデ
ータを送信元局アドレスに対応したメモリ４の領域に書
き込み、同時に受信完了信号と送信元局アドレスを許容
時刻誤差判定１３に渡す。（４）許容時刻誤差判定１３
の判定結果により、内部時計５が校正される事で、分散
処理要素局Ｑ１〜ＱＮの全ての局装置１の内部時計５
は、同一な時刻に校正される。（５）以後（２）〜
（４）の動作を繰り返しつつ、内部時計が１周回する
と、全ての局のメモリデータは同一のデータが蓄積され
る。（６）内部時計５は常に周回するため、マイクロプ
ロセッサあるいはパソコン等のコンピューター装置ＰＣ
が、マイクロプロセッサ・インターフェース２を介して
自局の局アドレスに対応したメモリ領域にデータを書き
込む事で、共通な通信路３に接続された全ての分散処理
要素局Ｑ１〜ＱＮのメモリ４の同一領域に、同一データ
が自動的に配信される。又、他局において同様に書き込
まれたデータも、全ての分散処理要素局Ｑ１〜ＱＮの局
アドレスに対応した同一領域に同一データとして自動配
信され、これらデータはどの局でも読み出す事ができ
る。

【００５１】従って、個々の局あるいは全ての局のマイ
クロプロセッサ・インターフェース２を介して読み書き
されるメモリは、全ての局が周期的且つ自動的に結合さ
れ、あたかも空間的距離を超越して存在する１つのメモ
リであるが如き、見掛け上の作用効果を生み、「サイク
リック自動通信による複数局メモリデータ共有システ
ム」を成し得る。本実施形態で構成された分散処理要素
局Ｑ１〜ＱＮからなるコンピューター制御システムは、
「プロトコルの管理運用を伴う通信処理」を廃絶した上
で、共通な通信路３を媒体として、各分散処理要素局が
相互にデータを享受しつつ有機的且つ総合的に動作の連
携を行わせる事が、経済的且つ簡易且つ高速に実現でき
うる。

【００５２】［２］第２の実施形態のサイクリック自動
通信による複数局メモリデータ共有システム。 第２の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、第１の実施形態で採用した
図３の局装置１と比較することができる図５に示す様
に、局アドレス占有幅入力３１と、占有幅値３２が増設
された構成の局装置とから構成されており、図６に示す
コンピューター制御システムに適用された「サイクリッ
ク自動通信による複数局メモリデータ共有システム」で
ある。

【００５３】局時刻一致判定１４は、局アドレス値の時
刻到来時から、時刻が進む都度、占有幅値３２に設定さ
れた回数の送信開始信号と送信局アドレスを送信ステー
トマシーン１１にトリガーする。

【００５４】送信ステートマシーン１１はパケット生成
時に、メモリ４からのデータ読み出しと、パケットに埋
め込む送信元局アドレスを、送信局アドレスの値に応じ
て行う。

【００５５】図６では、分散処理要素局Ｑ２の局アドレ
ス占有幅入力３１のみ、”２”の数値設定がなされてい
て、他局は”１”の数値設定となっている。又、局アド
レス入力１６の値に”２”を持つ分散処理要素局は存在
しない。このシステムでは、分散処理要素局Ｑ２が”
１”と”２”の時刻に、連続して２回のパケット送信を
行う。

【００５６】これにより、上述した作用の項目で記述し
た説明になぞって、メモリ領域幅値２３の値が４バイト
である場合、第１の実施形態の分散処理要素局が他の分
散処理要素局に配信できるデータが４バイトに固定され
ていたものが、第２の実施形態では、分散処理要素局Ｑ
２から他局に配信できるデータが８バイトに拡張できう
る。

【００５７】第２の実施形態によるところの局装置を持
つシステムでは、上記説明に限らず個々の分散処理要素
局が、局アドレス値と占有幅値の設定を、同一の時刻に
重複するパケットの送信が起こらない値を選択する限
り、任意に設定し、他局にデータ配信でき、メモリの領
域の占有を広げることができる。又、図示しないが、占
有幅値３２は、局装置１内部にレジスタを保有させ、マ
イクロプロセッサ・インターフェース２から値を設定さ
せる構成であっても良い。

【００５８】［３］第３の実施形態のサイクリック自動
通信による複数局メモリデータ共有システム。 第３の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、第２の実施形態同様に個別
の分散処理要素局が、局アドレス占有幅入力を持って他
局に配信できるデータ領域の拡張占有を可能とする、も
う一つの方法を適用した局装置から構成され、図６のコ
ンピューター制御システムに適用された「サイクリック
自動通信による複数局メモリデータ共有システム」であ
る。

【００５９】図７に示す構成の局装置１では、局時刻一
致判定１４から送信開始信号を受けた送信ステートマシ
ーン１１が、局アドレス値と占有幅値で算出される読み
出し位置と量に応じて、メモリ４からのデータ読み出し
を行った後、図８に示すパケット内に局アドレス値を送
信局アドレスとして、また占有幅に応じた量のデータを
埋め込み、さらに占有幅値も埋め込みパケットを送信す
る。

【００６０】図８の占有幅情報を含みデータサイズが可
変長となったパケットを受信した受信ステートマシーン
１２は、受信パケット中のデータを、受信占有幅値に応
じたサイズ分、自局のメモリ４の送信元局アドレスで示
される領域を先頭位置とする位置に書き込みを行い、同
時に許容時刻誤差判定１３に対して、送信元局アドレス
と受信完了信号の他に、受信占有幅値も伝える。

【００６１】許容時刻誤差判定１３は、受信完了したパ
ケット中の送信元局アドレスで示される時刻に、受信占
有幅値とメモリ領域幅値２３の値から算出されるパケッ
トの所要時間を加算した時刻と、内部時計５がその時に
示している時刻を比較し、その差が許容を超えていた場
合に、内部時計５に対して校正時刻値と時刻校正信号を
与える。

【００６２】第３の実施形態では、共通な通信路３上を
伝播するパケットが、固定長から可変長の異なるフォー
マットとなった点を除くと、利用面での機能は第２の実
施形態と同じである。

【００６３】［４］第４の実施形態のサイクリック自動
通信による複数局メモリデータ共有システム。 第４の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、局装置１内部に受信状態管
理レジスタ４１を増設し、分散処理要素局Ｑ１〜ＱＮ同
士のメモリ共有状態を把握できる機能を装備した図９の
局装置１から構成され、図１のコンピューター制御シス
テムに適用された「サイクリック自動通信による複数局
メモリデータ共有システム」である。

【００６４】受信状態管理レジスタ４１の動作説明を解
り易くするため、作用の項目で記述した説明になぞっ
て、データ４バイト、４つの分散処理要素局の例で説明
する。受信状態管理レジスタ４１は時刻上限値２２の示
す値のビット個数からなる２種のフラグレジスタで、こ
の場合４ビットのフラグレジスタＡ種とＢ種の２つが存
在する。

【００６５】送信ステートマシーン１１は、受信状態管
理レジスタ４１のＡ種のフラグ状態を送信アンサーコー
ドとして受け取り、図１０の示すアンサーコード（ＡＣ
Ｋ）を含んだパケットに埋め込み送信する。図１０では
１つのフラグに１バイトのコードを割り当てている。全
ての分散処理要素局Ｑ１〜ＱＮも同じパケットのフォー
マットで送信が行われる。

【００６６】以下、説明を解り易くするため分散処理要
素局Ｑ２にのみ着眼し説明を進める。図１１のａに示す
通り、分散処理要素局Ｑ２がパケットを送信し終える
と、送信ステートマシーン１１からの送信完了信号で、
受信状態管理レジスタ４１のフラグを全てＯＦＦ（０）
とする。

【００６７】分散処理要素局Ｑ３がパケットを送信し終
えた時、それを受信したＱ２の受信ステートマシーン１
２から、受信状態管理レジスタ４１に対して、受信完了
信号と送信元局アドレスおよび受信したパケット内のア
ンサーコードであった受信アンサーコードが引き渡され
る。

【００６８】図１１のｂに示す通り、受信状態管理レジ
スタ４１は、Ａ種のフラグレジスタの送信元局アドレス
で示されるビットをＯＮ（１）する。同時に受信状態管
理レジスタ４１は、他局から届く他局の保有しているＡ
種フラグ状態に基づいた受信アンサーコード中の自局の
位置のコードを抽出し、それがＯＮであったならば、Ｂ
種のフラグレジスタの送信元局アドレスで示されるビッ
トをＯＮする。

【００６９】図１１のｃに示す通り、分散処理要素局Ｑ
４発行のパケットを受信し終えた時、分散処理要素局Ｑ
２は受信ステートマシーン１２からの信号で上記同様に
２種のフラグをセットする。

【００７０】図１１のｄに示す通り、分散処理要素局Ｑ
１発行のパケットを受信し終えた時、分散処理要素局Ｑ
２は受信ステートマシーン１２からの信号で上記同様に
２種のフラグをセットする。

【００７１】受信状態管理レジスタ４１内のＡ種フラグ
レジスタは、受信できた相手のビットがＯＮとなる情
報、Ｂ種フラグレジスタは、他局から届く他局の保有し
ているＡ種フラグ状態に基づいた「自局のデータが正し
く相手に届いていたことを確認できて、しかも相手のデ
ータも受けられた」情報を示している意味を持つことに
なる。図１１のｄでは、自局以外の局アドレス０・２・
３の受信が出来ていて、そのどれともデータ享受が正常
である事が把握できる。

【００７２】図１２は、分散処理要素局Ｑ３が欠落して
いる状態でのフラグの推移を示す。図１２のｄでは、自
局以外の局アドレス０・３の受信とデータ享受が正常で
あり、局アドレス２とはデータ享受が出来ていないこと
が把握できる。

【００７３】図１３は、分散処理要素局Ｑ２がパケット
送信中に共通な通信路３に外来からのインパルスノイズ
等による一瞬の突発的障害があって、他局にパケットが
受信されなかった場合のフラグの推移を示したものであ
る。図１３のｄでは、Ａ種レジスタは他局からの受信が
正常に行えたことを示しているが、Ｂ種レジスタは他局
へのデータ配信が出来なかったことを示している。又、
一瞬の突発的障害に起因して異常であったため、図１３
のｅでは正常に復帰している。

【００７４】Ｂ種フラグの状態は「自局のデータが正し
く相手に届いていたことを確認できて、しかも相手のデ
ータも受けられた」と言う定義が成立している。これは
まさしく通信技法でいうところの「ハンドシェィク確立
状態の把握」に値する。

【００７５】受信状態管理レジスタ４１内のＡ種、Ｂ種
フラグレジスタは、時刻の周回に応じて常に更新される
と共に、自局が送信完了した時にリセットされるので、
図示はしないが、リセット直前の状態を一時的に保持さ
せるラッチを受信状態管理レジスタ４１内に設ける等し
て、マイクロプロセッサ・インターフェース２から参照
し易くする事もできる。

【００７６】分散処理要素局Ｑ２に着眼し受信状態管理
レジスタ４１の動作を説明したが、受信状態管理レジス
タ４１の振る舞いは全ての分散処理要素局Ｑ１〜ＱＮで
同様であるので、全ての分散処理要素局Ｑ１〜ＱＮで、
全ての分散処理要素局Ｑ１〜ＱＮとのハンドシェィク確
立状態の把握を行える。

【００７７】通常、ハンドシェィク確立状態の把握や運
用的管理は、分散処理要素局Ｑ１〜ＱＮ上のマイクロプ
ロセッサ或いはパソコン等のコンピューター装置ＰＣが
必要とするものであり、コンピュータ装置ＰＣは「プロ
トコルの管理運用を伴う通信処理」に類似する処理も廃
絶して受信状態管理レジスタ４１を参照することのみ
で、それを成し得る。又、局装置内の受信状態管理レジ
スタによって状態を把握できる構成を持てることも、サ
イクリック自動通信による複数局のデータ共有手法の一
環として実現されるものである。

【００７８】［５］第５の実施形態のサイクリック自動
通信による複数局メモリデータ共有システム。 第５の実施形態のサイクリック自動通信による複数局メ
モリデータ共有システムは、図１４に示すように、局装
置１とマイクロプロセッサ・インターフェース２で接続
されるマイクロプロセッサ或いはパソコン等のコンピュ
ーター装置ＰＣで構成され、複数の分散処理要素局Ｑ１
〜ＱＮと、マイクロプロセッサ・インターフェースを保
有しないで代わりにＩＯポートとを備えた局装置５１で
構成される複数のＩＯ端末局Ｔ１〜Ｔ２が、１本の共通
な通信路３で接続される構成のコンピューター制御シス
テムに適用された「サイクリック自動通信による複数局
メモリデータ共有システム」である。

【００７９】図１５に示す局装置５１は、第１の実施形
態で採用した図３の局装置１と比較することができ、共
有となるメモリ、マイクロプロセッサ・インターフェー
ス及び調停回路を保有せず、共有となるメモリの代わり
に出力アドレス設定５２、アドレス一致判定５３、出力
ポートデータ保持５４、ＩＯ端子出力ポート５５、ＩＯ
端子入力ポート５６を備えた構成からなる。

【００８０】局装置５１の送信ステートマシーン１１
は、パケット生成時にＩＯ端子入力ポート５６の状態を
パケットのデータ部分に埋め込む。

【００８１】局装置５１が他局からのパケットを受信完
了した場合、本来メモリに書き込む想定のアドレスとデ
ータが、それぞれアドレス一致判定５３と出力ポートデ
ータ保持５４に渡される。この時、メモリに書き込む想
定のアドレスがアドレス一致判定５３で、出力アドレス
設定５２の値と一致判定されると、メモリに書き込む想
定のデータを、出力ポートデータ保持５４に保持させ
る。出力ポートデータ保持５４の出力は、ＩＯ端子出力
ポート５５に出力され、次のアドレスの一致する受信成
立まで固定される。

【００８２】上記説明の動作をするＩＯ端末局Ｔ１〜Ｔ
２のＩＯ端子入力ポート５６の状態は、全ての分散処理
要素局Ｑ１〜ＱＮで、局アドレス１のメモリ領域と局ア
ドレス２のメモリ領域から読み出すことができる。

【００８３】ＩＯ端末局Ｔ１〜Ｔ２の出力アドレス設定
５２を局アドレス０のメモリ領域に設定すると、ＩＯ端
子出力ポート５５には、分散処理要素局Ｑ１が配信して
いるデータを出力させることができる。又、ＩＯ端末局
Ｔ２の出力アドレス設定５２を局アドレス（Ｎ−１）の
メモリ領域に設定すると、ＩＯ端子出力ポート５５に
は、分散処理要素局ＱＮが配信しているデータを出力さ
せる事ができる。

【００８４】図１４に示す、分散処理要素局と局装置５
１で構成されるＩＯ端末局を混在させて１本の共通な通
信路３で接続させる構成のコンピューター制御システム
では、特にマイクロプロセッサを搭載させる必要に迫ら
れない程度の部位となる遠隔位置のＩＯ制御も、共有メ
モリの扱いに準じてマイクロプロセッサを搭載した分散
処理要素局内メモリへのデータのリードライトのみで
「プロトコルの管理運用を伴う通信処理」を伴わずに簡
易且つ高速に制御できうる。

【００８５】

【発明の効果】本発明に係るサイクリック自動通信によ
る複数局メモリデータ共有システムは、図２９のトポロ
ジーに示すような１つの共通な通信路の敷設のみで、且
つ通信管理の専用局を設ける必要もなく、且つ個別局が
「プロトコルの管理運用を伴う通信処理」を搭載せずと
も、全ての分散処理要素局でメモリデータ共有を高速に
実現できる。

【００８６】よって、従来技術では実用的に実現しえな
かった、本質的且つ理想的な機能分割、分散処理のシス
テムを構築できる。これにより、個別の分散処理要素局
あるいはシステム全体での開発、制作、保守が簡易で経
済的であり、且つ運用上の確実性、信頼性、高速性の高
い、良質且つ理想的なシステム構成をも創作しえるとい
う効果がある。

【００８７】これは最近における産業社会全体としての
要求である、多数・複数のマイクロプロセッサを有機的
且つ効率的に統合させる制御システム全体で高速且つ繊
細な動作を行えるコンピューター制御システム構築の必
要性の欲求を、実用的に満たすことができる、新規性に
富んだ作用効果を提供する。

【図面の簡単な説明】

【図１】本発明に係る第１の実施形態のサイクリック自
動通信による複数局メモリデータ共有システムの構成図
である。

【図２】同個々の分散処理要素局の接続形態を示したも
のである。

【図３】同局装置の構成を示したブロック図である。

【図４】同送信ステートマシーンが生成するパケットの
構成図である。

【図５】本発明に係る第２の実施形態の局装置の構成を
示したブロック図である。

【図６】本発明に係る第２の実施形態のサイクリック自
動通信による複数局メモリデータ共有システムの構成図
である。

【図７】本発明に係る第３の実施形態の局装置の構成を
示したブロック図である。

【図８】同パケットの構成を示したものである。

【図９】本発明に係る第４の実施形態の局装置の構成を
示したブロック図である。

【図１０】同パケットの構成を示したものである。

【図１１】同分散処理要素局におけるレジスタ内フラグ
の推移を示した時系列表である。

【図１２】同分散処理要素局が欠落している状態でのレ
ジスタ内フラグの推移を示した時系列表である。

【図１３】同他局にパケットが受信されなかった場合の
レジスタ内フラグの推移を示した時系列表である。

【図１４】本発明に係る第５の実施形態のサイクリック
自動通信による複数局メモリデータ共有システムの構成
図である。

【図１５】同局装置の構成を示したブロック図である。

【図１６】分散処理を意図した人型ロボットを示した説
明図である。

【図１７】人型ロボットでの１本の通信ケーブル利用ト
ポロジーを示した説明図である。

【図１８】人型ロボットでの新たな１４番目の通信管理
専用局を増設した様子を示した説明図である。

【図１９】人型ロボットでの通信手順タイムテーブルで
ある。

【図２０】人型ロボットでの専用回線敷設のトポロジー
を示した説明図である。

【図２１】人型ロボットでの通信手順タイムテーブルで
ある。

【図２２】人型ロボットでの全て１対１接続のトポロジ
ーを示した説明図である。

【図２３】人型ロボットでの見かけ上の分散システムを
構築する中央一括制御の様子を示した説明図である。

【図２４】局装置間の基本動作概念図である。

【図２５】局装置間の基本動作概念図である。

【図２６】局装置間の基本動作概念図である。

【図２７】局装置間の基本動作概念図である。

【図２８】空間的距離を超越した共有メモリの概念図で
ある。

【図２９】理想的接続での人型ロボットの分散処理シス
テムを示した説明図である。

【符号の説明】

１：局装置、２；マイクロプロセッサ・インターフェー
ス、３；共通な通信路、４；メモリ、５；内部時計、
６；通信路信号、１０；調停回路、１１；送信ステート
マシーン、１２；受信ステートマシーン、１３；許容時
刻誤差判定、１４；局時刻一致判定、１５；上限時刻一
致判定、１６；局アドレス入力、２１；局アドレス値、
２２；時刻上限値、２３；メモリ領域幅値、３１；局ア
ドレス占有幅入力、３２；占有幅値、４１；受信状態管
理レジスタ、５１；局装置、５２；出力アドレス設定、
５３；アドレス一致判定、５４；出力ポートデータ保
持、５５；ＩＯ端子出力ポート、５６；ＩＯ端子入力ポ
ート

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 12/40 Ｈ０４Ｌ 11/00 ３２０ (72)発明者 麦谷 富浩 埼玉県入間市大字下藤沢474−１ Ｆターム(参考） 5B045 AA05 BB02 BB12 BB28 BB30 BB32 BB47 CC09 DD02 DD17 GG07 5B089 GA02 GB01 JA11 KA12 KB11 KC29 KE02 KE03 KE10 5K032 CC12 CD01

Claims (6)

【特許請求の範囲】
1. 【請求項１】データの送受信をプログラムによる通信制
   御に基づかないで回路の駆動で制御する送信ステートマ
   シーン及び受信ステートマシーンと、マイクロプロセッ
   サ・インターフェースと、該マイクロプロセッサ・イン
   ターフェースからのリードライトおよび上記送信ステー
   トマシーン並びに上記受信ステートマシーンにより享受
   されるデータのリードライトの調停機能を備えたメモリ
   と、通信秩序を保持する内部時計と、局アドレス設定を
   備えた局装置が共通な通信路を介して複数接続された装
   置とからなり、 上記送信ステートマシーンは、自局アドレスに応じた上
   記内部時計の時刻に、自局アドレスと該自局アドレスに
   応じた領域のメモリデータを共通な通信路に送信するよ
   うに構成され、 上記受信ステートマシーンは、他局からの送信データを
   受信した際に、送信元局アドレスに応じた自局のメモリ
   領域に受信データを格納し、自局の内部時計を、送信所
   要時間を考慮した時刻に校正させるように構成され、全
   局が同一な内部時計の進行が行えるように機能し、 サイクリックな自動通信が秩序を保ちつつ巡回すること
   で、全局のメモリ内データが同一となり、それぞれの局
   装置と装置内のメモリデータをリードライトするマイク
   ロプロセッサが、共通な通信路を隔てた遠隔に存在して
   いても、あたかも１つのメモリを共有しているが如くデ
   ータを相互に享受できるようにしたことを特徴とするサ
   イクリック自動通信による複数局メモリデータ共有シス
   テム。
2. 【請求項２】上記送信ステートマシーン並びに上記受信
   ステートマシーンで扱うパケット内データ長が固定で、
   局装置に局アドレス占有幅の設定を有し、自局アドレス
   の時刻から占有幅で設定された回数を連続して送信する
   ことにより、複数局分のメモリアドレス幅を１つの局装
   置で占有できるようにしたことを特徴とする請求項１に
   記載のサイクリック自動通信による複数局メモリデータ
   共有システム。
3. 【請求項３】上記送信ステートマシーン並びに上記受信
   ステートマシーンで扱うパケット内データ長が可変で且
   つパケット内にデータ長の情報も付加されるように構成
   され、局装置に局アドレス占有幅の設定を有し、自局ア
   ドレスの時刻から占有幅で設定されたデータ長のパケッ
   トを送信することで、複数局分のメモリアドレス幅を１
   つの局装置で占有できるようにしたことを特徴とする請
   求項１に記載のサイクリック自動通信による複数局メモ
   リデータ共有システム。
4. 【請求項４】通信のハンドシェイク状態を管理する管理
   レジスタを備え、且つ上記送信ステートマシン並びに上
   記受信ステートマシーンで扱うパケット内に他局からの
   受信完了情報が付加されるように構成すると共に、該受
   信完了情報に基づく１サイクル毎のハンドシェイク状態
   又は通信回線状態を上記管理レジスタで管理可能となる
   ようにしたことを特徴とする請求項１、２又は３に記載
   のサイクリック自動通信による複数局メモリデータ共有
   システム。
5. 【請求項５】上記局装置が上記マイクロプロセッサ・イ
   ンターフェースを保有せず、メモリに見立てたＩＯポー
   トを保有し、上記受信ステートマシーンで受信したパケ
   ット内データをＩＯポートに出力する構成と、ＩＯポー
   トから取込んだデータを上記送信ステートマシーンで送
   信するパケット内データに埋め込む構成との、両方ある
   いは片方を上記局装置に装備したことを特徴とする請求
   項１、２、３又は４に記載のサイクリック自動通信によ
   る複数局メモリデータ共有システム。
6. 【請求項６】上記局装置はＩＣチップで形成したことを
   特徴とする請求項１、２、３、４又は５に記載のサイク
   リック自動通信による複数局メモリデータ共有システ
   ム。