JPH0225904A - プログラマブルコントローラのリンクシステム - Google Patents
プログラマブルコントローラのリンクシステムInfo
- Publication number
- JPH0225904A JPH0225904A JP63175237A JP17523788A JPH0225904A JP H0225904 A JPH0225904 A JP H0225904A JP 63175237 A JP63175237 A JP 63175237A JP 17523788 A JP17523788 A JP 17523788A JP H0225904 A JPH0225904 A JP H0225904A
- Authority
- JP
- Japan
- Prior art keywords
- data
- station
- programmable controller
- reception data
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 17
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000004891 communication Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000012790 confirmation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、親局と子局との間でインターフェースモジ
ュールを介してデータの授受を行うプログラマブルコン
トローラのリンクシステム、特にその親局及び子局の通
信異常の際の処理に関する。
ュールを介してデータの授受を行うプログラマブルコン
トローラのリンクシステム、特にその親局及び子局の通
信異常の際の処理に関する。
（従来の技術及び発明が解決しようとする課題）従来こ
の種のプログラマブルコントローラのリンクシステムに
おいては、相手局が電源オフなどにより無通信異常が発
生したり、パリティ異常が発生するなどして異常状態が
発生した場合には、相手局から受信したデータをクリア
していた。プログラマブルコントローラのリンクシステ
ムにおいては、通常相手局とのインターロックがプログ
ラムされており、もし相手局が正常な停止状態にあって
も、電源をオフにするとデータがクリアされるので、電
源をオフにすることができないでいた。このため、その
ような状態を避けるため無駄な費用が発生したり、或い
はその部分のみ電源をオフにして修理等をすることがで
きなかった。
の種のプログラマブルコントローラのリンクシステムに
おいては、相手局が電源オフなどにより無通信異常が発
生したり、パリティ異常が発生するなどして異常状態が
発生した場合には、相手局から受信したデータをクリア
していた。プログラマブルコントローラのリンクシステ
ムにおいては、通常相手局とのインターロックがプログ
ラムされており、もし相手局が正常な停止状態にあって
も、電源をオフにするとデータがクリアされるので、電
源をオフにすることができないでいた。このため、その
ような状態を避けるため無駄な費用が発生したり、或い
はその部分のみ電源をオフにして修理等をすることがで
きなかった。
このような不便な状態を改善する方法として、異常発生
時にデータをクリアせずに、ＣＰＵモジュール内に異常
フラグ（内部リレー）を設けてユーザー側でプログラム
によるデータの処理（クリアする／しない）を行わせて
いた。
時にデータをクリアせずに、ＣＰＵモジュール内に異常
フラグ（内部リレー）を設けてユーザー側でプログラム
によるデータの処理（クリアする／しない）を行わせて
いた。
ところが、異常フラグによりデータ処理するＣＰＵモジ
ュールのプログラムは、入力データに点数が増えればそ
の処理プログラムも大容量となるという問題点があった
。
ュールのプログラムは、入力データに点数が増えればそ
の処理プログラムも大容量となるという問題点があった
。
この発明はかかる問題点を解決するためになされたもの
で、通信異常が卓発生した際に容易に対応できるように
したプログラマブルコントローラのリンクシステムを得
ることを目的とする。
で、通信異常が卓発生した際に容易に対応できるように
したプログラマブルコントローラのリンクシステムを得
ることを目的とする。
（課題を解決するための手段）
この発明に係るプログラマブルコントローラのリンクシ
ステムにおいて、親局側及び子局のインターフェースモ
ジュールには、受信データをクリアさせる基準となるフ
ラグを設定した受信データクリアフラグ記憶手段と、受
信データの異常の有無をチェックする受信データチェッ
ク手段とを有する。
ステムにおいて、親局側及び子局のインターフェースモ
ジュールには、受信データをクリアさせる基準となるフ
ラグを設定した受信データクリアフラグ記憶手段と、受
信データの異常の有無をチェックする受信データチェッ
ク手段とを有する。
更に、受信データチェック手段の異常ありの出力があっ
た際に、受信データクリアフラグ記憶手段のフラグのオ
ン信号に基づいてＣＰＵモジュールのデータをリセット
する演算手段を有する。
た際に、受信データクリアフラグ記憶手段のフラグのオ
ン信号に基づいてＣＰＵモジュールのデータをリセット
する演算手段を有する。
（作用）
この発明において、相手局に異常が発生していると受信
データチェック手段により検出され、受信データクリア
フラグ記憶手段のフラグがセットされていてオンになっ
ている場合には、演算手段によりＣＰＵモジュールへの
受信データをリセットする。
データチェック手段により検出され、受信データクリア
フラグ記憶手段のフラグがセットされていてオンになっ
ている場合には、演算手段によりＣＰＵモジュールへの
受信データをリセットする。
（実施例）
第１図はこの発明の一実施例の親局と子局との関係を示
すブロック図で、第２図はプログラマブルコントローラ
のリンクシステム全体の構成図、第３Ａ図及び第３Ｂ図
は第１図のインターフェースモジュールの動作を示した
フローチャート、第４図はシステムデータのテーブルを
示す説明図である。
すブロック図で、第２図はプログラマブルコントローラ
のリンクシステム全体の構成図、第３Ａ図及び第３Ｂ図
は第１図のインターフェースモジュールの動作を示した
フローチャート、第４図はシステムデータのテーブルを
示す説明図である。
第１図において、（ｌＯ）は親局プログラマブルコント
ローラ（１００）のＣＰＵモジュールで、（２０）はそ
のインターフェースモジュール（以下ＩＦモジュールと
いう）である。ＣＰＵモジュール（ｌＯ）は、ＣＰ Ｕ
（１１）、ＲＯＭ （１２）、ＲＡ Ｍ （１２）等
から構成されている。ＩＦモジュール（２０）は、共有
ＲＡＭ（２１）、ＣＰＵ等から構成される信号処理回路
（２２）及びシリアルポート（２３）から構成されてい
る。
ローラ（１００）のＣＰＵモジュールで、（２０）はそ
のインターフェースモジュール（以下ＩＦモジュールと
いう）である。ＣＰＵモジュール（ｌＯ）は、ＣＰ Ｕ
（１１）、ＲＯＭ （１２）、ＲＡ Ｍ （１２）等
から構成されている。ＩＦモジュール（２０）は、共有
ＲＡＭ（２１）、ＣＰＵ等から構成される信号処理回路
（２２）及びシリアルポート（２３）から構成されてい
る。
（６０）は子局プログラマブルコントローラ（２００）
のＣＰＵモジュールで、（７０）はそのインターフェー
スモジュール（以下ＩＦモジュールという）である。Ｃ
ＰＵモジュール（６０）は、ＣＰ Ｕ （６１）、ＲＯ
Ｍ （６２）、ＲＡ Ｍ （８２）等から構成されてい
る。ＩＦモジュール（７０）は、共有ＲＡ Ｍ （７１
）、ＣＰＵ等から構成される信号処理回路（７２）及び
シリアルボー ） （７３）から構成されている。
のＣＰＵモジュールで、（７０）はそのインターフェー
スモジュール（以下ＩＦモジュールという）である。Ｃ
ＰＵモジュール（６０）は、ＣＰ Ｕ （６１）、ＲＯ
Ｍ （６２）、ＲＡ Ｍ （８２）等から構成されてい
る。ＩＦモジュール（７０）は、共有ＲＡ Ｍ （７１
）、ＣＰＵ等から構成される信号処理回路（７２）及び
シリアルボー ） （７３）から構成されている。
以上のように親局のプログラマブルコントローラのハー
ド構成と子局のプログラマブルコントローラのハード構
成とは基本的には同一であるが、後述するようにその機
能は異なっている。
ド構成と子局のプログラマブルコントローラのハード構
成とは基本的には同一であるが、後述するようにその機
能は異なっている。
プログラマブルコントローラのリンクシステムの全体構
成は、第２図に示すように、親局のプログラマブルコン
トローラ（１０Ｇ）に対して複数の子局のプログラマブ
ルコントローラ（２００）がバスを介して接続されてい
る。
成は、第２図に示すように、親局のプログラマブルコン
トローラ（１０Ｇ）に対して複数の子局のプログラマブ
ルコントローラ（２００）がバスを介して接続されてい
る。
ここで、再び第１図に戻って親局のＩＦモジュール（２
０）の動作を第３Ａ図及び第３Ｂ図のフローチャートに
基づいて説明する。
０）の動作を第３Ａ図及び第３Ｂ図のフローチャートに
基づいて説明する。
親局のＩＦモジュール（２０）の信号処理回路（２２）
は、電源がオンになった後自己のシステムについて自己
診断する（ＳＯ）。この自己診断では、演算回路内のＲ
ＯＭＳＲＡＭ、伝送ボート、伝送用電源等が正常ぶどう
かをチェックする。正常であれば（Ｓｔ）、次のステッ
プに進んで、ＣＰＵモジュール（１０）のシステムデー
タの設定が完了しているかどうかをチェックする（Ｓ２
）。
は、電源がオンになった後自己のシステムについて自己
診断する（ＳＯ）。この自己診断では、演算回路内のＲ
ＯＭＳＲＡＭ、伝送ボート、伝送用電源等が正常ぶどう
かをチェックする。正常であれば（Ｓｔ）、次のステッ
プに進んで、ＣＰＵモジュール（１０）のシステムデー
タの設定が完了しているかどうかをチェックする（Ｓ２
）。
ここで、ＣＰＵモジュール（ｌＯ）のシステムデータの
設定が完了したときには、その完了と同時に共有ＲＡ
Ｍ （２１）に設定完了フラグ（ＳＦ）が設定される構
成になっており、従って、信号処理回路（２２）がその
フラグ（ｓｐ）がセットされているどうかをチェックす
ることで、ＣＰＵモジュール（１０）のシステムデータ
の設定が完了したかどうかを判別する。
設定が完了したときには、その完了と同時に共有ＲＡ
Ｍ （２１）に設定完了フラグ（ＳＦ）が設定される構
成になっており、従って、信号処理回路（２２）がその
フラグ（ｓｐ）がセットされているどうかをチェックす
ることで、ＣＰＵモジュール（１０）のシステムデータ
の設定が完了したかどうかを判別する。
このシステムデータは、第４図の説明図に示すように、
子局ごとの大刃先頭アドレス、人力点数、出刃先頭アド
レス及び出力点数から構成されている。
子局ごとの大刃先頭アドレス、人力点数、出刃先頭アド
レス及び出力点数から構成されている。
ＣＰＵモジュール（１０）のシステムデータの設定が完
了していると、次に、ＣＰＵモジュール（１０）のＲＡ
Ｍ （１３）からその内容を読み込んで共有ＲＡＭ
（２１）に格納する（Ｓ３）。
了していると、次に、ＣＰＵモジュール（１０）のＲＡ
Ｍ （１３）からその内容を読み込んで共有ＲＡＭ
（２１）に格納する（Ｓ３）。
次に自局設定をチェックする（Ｓ４）。この自局設定の
チェック内容は、親局／子局の局番チェック、伝送点数
の照合、先頭アドレス等の春チェックである。異常であ
ると判断されると（Ｓ５）、ステップ（Ｓ２）に戻って
新たなシステムデータ′の設定の直しを待つ。
チェック内容は、親局／子局の局番チェック、伝送点数
の照合、先頭アドレス等の春チェックである。異常であ
ると判断されると（Ｓ５）、ステップ（Ｓ２）に戻って
新たなシステムデータ′の設定の直しを待つ。
次に、自局設定が正常であると判断されると（Ｓ５）、
リンク確認シーケンスが正常であるかどうかを判別する
（Ｓ６）。ここではその詳細は省略するが、無通信異常
、パリティ異常、設定異常等がチェックされて、異常が
あるとステップ（Ｓ２）に戻って新たにシステムデータ
を設定し直す。リンク確認シーケンスが完了すると（Ｓ
７）、リンク確認完了フラグ（ＣＦ）をセットする（Ｓ
８）。
リンク確認シーケンスが正常であるかどうかを判別する
（Ｓ６）。ここではその詳細は省略するが、無通信異常
、パリティ異常、設定異常等がチェックされて、異常が
あるとステップ（Ｓ２）に戻って新たにシステムデータ
を設定し直す。リンク確認シーケンスが完了すると（Ｓ
７）、リンク確認完了フラグ（ＣＦ）をセットする（Ｓ
８）。
その後ＣＰＵモジュール（ｌＯ）から送信データを読み
込んで共有ＲＡＭを介して読み込み（Ｓ９）、通信シー
ケンスによりデータの送受信を行う（８１０）。
込んで共有ＲＡＭを介して読み込み（Ｓ９）、通信シー
ケンスによりデータの送受信を行う（８１０）。
ここでは各子局に対して該当するデータを順次送信し、
次に子局からのデータを受信する。そのとき、無通信異
常やパリティ異常がないと（Ｓｌｌ）、受信データを共
通ＲＡ Ｍ （２１）に書き込む。共通ＲＡ Ｍ （２
１）に書き込まれた受信データはＣＰＵモジュール（ｌ
Ｏ）のＲＡ Ｍ （１３）に書き込まれる（８１２）。
次に子局からのデータを受信する。そのとき、無通信異
常やパリティ異常がないと（Ｓｌｌ）、受信データを共
通ＲＡ Ｍ （２１）に書き込む。共通ＲＡ Ｍ （２
１）に書き込まれた受信データはＣＰＵモジュール（ｌ
Ｏ）のＲＡ Ｍ （１３）に書き込まれる（８１２）。
次に、再スタートフラグ（ＲＦ）がセットされているか
どうかをチェックする（Ｓ１３）。この再スタートフラ
グ（ＲＦ）はプログラム等を変更する際にセットされる
ものであり、ＣＰＵモジュール（ｌＯ）から指示される
。
どうかをチェックする（Ｓ１３）。この再スタートフラ
グ（ＲＦ）はプログラム等を変更する際にセットされる
ものであり、ＣＰＵモジュール（ｌＯ）から指示される
。
再スタートフラグがセットされていない場合には、ステ
ップ（Ｓ９）に戻ってＣＰＵモジュール（１０）から送
信データを読み込んで、送受信を繰返す。
ップ（Ｓ９）に戻ってＣＰＵモジュール（１０）から送
信データを読み込んで、送受信を繰返す。
再スタートフラグがセットされている場合には、リンク
確認完了フラグ（ＣＰ）をリセットしく５１４）その後
ステップ（Ｓ２）に戻り、再び設定完了フラグ（ＳＰ）
がセットされているかどうかをチェックして、セットさ
れていたなら新たに設定され直したシステムデータを読
み込む（Ｓ３）。以下同様な動作を繰返して行く。
確認完了フラグ（ＣＰ）をリセットしく５１４）その後
ステップ（Ｓ２）に戻り、再び設定完了フラグ（ＳＰ）
がセットされているかどうかをチェックして、セットさ
れていたなら新たに設定され直したシステムデータを読
み込む（Ｓ３）。以下同様な動作を繰返して行く。
一方、無通信異常、パリティ異常等が発生していると（
ｓｔｉ） 、次に受信データクリアフラグ（ＺＦ）がセ
ットされてオンになっているかどうかをチェックする（
Ｓ１５）。この受信データクリアフラグ（２Ｆ）は、ユ
ーザーにより予めＣＰＵモジュール（ｌＯ）を介して共
通ＲＡ Ｍ （２１）にセット又はリセットされている
フラグである。受信データクリアフラグ（ＺＦ）がセッ
トされてオンになっていると、共有ＲＡ Ｍ （２１）
を介してＣＰＵモジュール（１０）のＲＡＭ（１２）の
該当する領域「０」を書き込む（８１Ｂ）。
ｓｔｉ） 、次に受信データクリアフラグ（ＺＦ）がセ
ットされてオンになっているかどうかをチェックする（
Ｓ１５）。この受信データクリアフラグ（２Ｆ）は、ユ
ーザーにより予めＣＰＵモジュール（ｌＯ）を介して共
通ＲＡ Ｍ （２１）にセット又はリセットされている
フラグである。受信データクリアフラグ（ＺＦ）がセッ
トされてオンになっていると、共有ＲＡ Ｍ （２１）
を介してＣＰＵモジュール（１０）のＲＡＭ（１２）の
該当する領域「０」を書き込む（８１Ｂ）。
このステップ（Ｓ１１３）の後、又は受信データクリア
フラグ（ｚｐ）がオフになっていると、次に再スタート
フラグ（ＲＰ）がセットされてオンになっているかどう
かをチェックする（Ｓ１７）。再スタートフラグ（ＲＦ
）がオフになっていると、再びステップ（８１５）に戻
り、ステップ（８１５） −（８１Ｂ） −（８１７）
又はステップ（Ｓ１５）−（Ｓ１７）というループを繰
り返す。 再スタートフラグ（ＲＦ）がオンになってい
ると、再スタートの演算処理をするため、ステップ（Ｓ
２）に戻る。
フラグ（ｚｐ）がオフになっていると、次に再スタート
フラグ（ＲＰ）がセットされてオンになっているかどう
かをチェックする（Ｓ１７）。再スタートフラグ（ＲＦ
）がオフになっていると、再びステップ（８１５）に戻
り、ステップ（８１５） −（８１Ｂ） −（８１７）
又はステップ（Ｓ１５）−（Ｓ１７）というループを繰
り返す。 再スタートフラグ（ＲＦ）がオンになってい
ると、再スタートの演算処理をするため、ステップ（Ｓ
２）に戻る。
一方、子局のＩＦモジュール（７０）もその動作は第３
Ａ図及び第３Ｂ図のフローチャートと同様であり、ステ
ップ（８１０）で親局からのデータの受信及び親局への
送信がなされ、ここで、図の破線で囲んだ部分に示すよ
うに、親局からの送信データにリンク確認シーケンスが
含まれていると（この場合は親局の設定が変更されてい
る） （ＳＬＯａ）、リンク確認完了フラグ（ＣＰ）を
リセットした（ＳｌＯｂ）後ステップ（Ｓ２）に戻り、
上記と同様な動作を繰返して、ＣＰＵモジュール（６０
）からの新たなシステムデータを設定して、システム変
更をしていく。
Ａ図及び第３Ｂ図のフローチャートと同様であり、ステ
ップ（８１０）で親局からのデータの受信及び親局への
送信がなされ、ここで、図の破線で囲んだ部分に示すよ
うに、親局からの送信データにリンク確認シーケンスが
含まれていると（この場合は親局の設定が変更されてい
る） （ＳＬＯａ）、リンク確認完了フラグ（ＣＰ）を
リセットした（ＳｌＯｂ）後ステップ（Ｓ２）に戻り、
上記と同様な動作を繰返して、ＣＰＵモジュール（６０
）からの新たなシステムデータを設定して、システム変
更をしていく。
以上のようにして親局及び子局でそれぞれシステムを変
更する際には、再スタートフラグ（Ｒ３）をセットして
ＣＰＵモジュールのリンクデータを読み込むようにして
いる。また、親局と子局の同期を図る場合に、親局でシ
ステムデータの変更をした場合には、リンク確認シーケ
ンスを子局に送信してそのタイミングで子局のシステム
を変更するようにしている。
更する際には、再スタートフラグ（Ｒ３）をセットして
ＣＰＵモジュールのリンクデータを読み込むようにして
いる。また、親局と子局の同期を図る場合に、親局でシ
ステムデータの変更をした場合には、リンク確認シーケ
ンスを子局に送信してそのタイミングで子局のシステム
を変更するようにしている。
また、ユーザーによりＩＦモジュールに受信データクリ
アフラグ（ＺＰ）をセット又はリセットさせて、送信相
手の局で異常状態が発生した場合に対応するようにして
いる。
アフラグ（ＺＰ）をセット又はリセットさせて、送信相
手の局で異常状態が発生した場合に対応するようにして
いる。
（発明の効果）
以上のようにこの発明によれば、ユーザーによりＩＦモ
ジュールに受信データクリアフラグをセット又はリセッ
トし、送信相手の局で異常状態が発生した場合にＣＰＵ
モジュールへの受信データをクリア又はそのままにする
ようにしているので、相手局の異常発生時の対応が簡単
なものとなっている。
ジュールに受信データクリアフラグをセット又はリセッ
トし、送信相手の局で異常状態が発生した場合にＣＰＵ
モジュールへの受信データをクリア又はそのままにする
ようにしているので、相手局の異常発生時の対応が簡単
なものとなっている。
第１図はこの発明の一実施例の親局と小局との関係を示
すプログラマブルコントローラのブロック図、第２図は
プログラマブルコントローラのリンクシステム全体の構
成図、第３Ａ図及び第３Ｂ図は第１図のＩＦモジュール
の動作を示すフローチャートで、第４図はシステムデー
タのテーブルを示した説明図である。
すプログラマブルコントローラのブロック図、第２図は
プログラマブルコントローラのリンクシステム全体の構
成図、第３Ａ図及び第３Ｂ図は第１図のＩＦモジュール
の動作を示すフローチャートで、第４図はシステムデー
タのテーブルを示した説明図である。
Claims (1)
- （１）親局としてのプログラマブルコントローラ及び子
局としてプログラマブルコントローラを有し、それぞれ
のプログラマブルコントローラにはＣＰＵモジュール及
びインターフェースモジュールを備え、親局と子局との
間でインターフェースモジュールを介してデータの授受
を行うプログラマブルコントローラのリンクシステムに
おいて、親局側及び子局のインターフェースモジュール
には、受信データをクリアさせる基準となるフラグを設
定した受信データクリアフラグ記憶手段と、受信データ
の異常の有無をチェックする受信データチェック手段と
、受信データチェック手段の異常ありの出力があった際
に、受信データクリアフラグ記憶手段のフラグのオン信
号に基づいてＣＰＵモジュールのデータをリセットする
演算手段とを有することを特徴とするプログラマブルコ
ントローラのリンクシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175237A JPH0225904A (ja) | 1988-07-15 | 1988-07-15 | プログラマブルコントローラのリンクシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175237A JPH0225904A (ja) | 1988-07-15 | 1988-07-15 | プログラマブルコントローラのリンクシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225904A true JPH0225904A (ja) | 1990-01-29 |
Family
ID=15992657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175237A Pending JPH0225904A (ja) | 1988-07-15 | 1988-07-15 | プログラマブルコントローラのリンクシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225904A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1255375A1 (en) * | 2000-09-01 | 2002-11-06 | Koyo Electronics Industries Co., Ltd. | Plural station memory data sharing system |
| JP2006276957A (ja) * | 2005-03-28 | 2006-10-12 | Yokogawa Electric Corp | 安全システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213195A (ja) * | 1984-04-06 | 1985-10-25 | Nissin Electric Co Ltd | 遠方監視制御装置 |
| JPS61276001A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 電子機器の制御装置 |
-
1988
- 1988-07-15 JP JP63175237A patent/JPH0225904A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213195A (ja) * | 1984-04-06 | 1985-10-25 | Nissin Electric Co Ltd | 遠方監視制御装置 |
| JPS61276001A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 電子機器の制御装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1255375A1 (en) * | 2000-09-01 | 2002-11-06 | Koyo Electronics Industries Co., Ltd. | Plural station memory data sharing system |
| EP1255375A4 (en) * | 2000-09-01 | 2006-08-30 | Koyo Electronics Ind Co | SYSTEM FOR SHARING MEMORY DATA OF MULTIPLE STATIONS |
| JP2006276957A (ja) * | 2005-03-28 | 2006-10-12 | Yokogawa Electric Corp | 安全システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428526A (en) | Programmable controller with time periodic communication | |
| JPH0225904A (ja) | プログラマブルコントローラのリンクシステム | |
| JP2709602B2 (ja) | プログラマブルコントローラのリンクシステム | |
| JPS61127251A (ja) | 加入者プロトコル処理方式 | |
| JPH0818597A (ja) | アドレス設定方法および装置 | |
| JP4938944B2 (ja) | エレベータの情報伝送制御装置 | |
| JPH06324723A (ja) | プログラマブルコントローラ | |
| JP2004213412A (ja) | 二重化制御装置 | |
| JPS6244808A (ja) | Ｎｃ加工機械群の制御方法 | |
| JP3293090B2 (ja) | Ｐｌｃのリモートｉ／ｏシステム、ｐｌｃのリモートｉ／ｏシステムの実行方法及びｐｌｃのリモートｉ／ｏシステムにおけるｐｌｃ本体 | |
| JP2770177B2 (ja) | プログラマブルコントローラのリンクインタフェースモジュール | |
| JP2640487B2 (ja) | プログラマブルコントローラ・システム | |
| JP2500006Y2 (ja) | プログラマブル・コントロ―ラ・システム | |
| JPS6160445B2 (ja) | ||
| JP2003335470A (ja) | エレベータ制御伝送システム | |
| CN117278633A (zh) | 一种串行数据网关控制器的通信方法及相关组件 | |
| JPH04185138A (ja) | 通信制御装置 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| CN112084067A (zh) | 多备份的数据控制方法、***、存储介质及控制设备 | |
| JPH0632156A (ja) | 車両の信号線制御装置 | |
| JPS6279554A (ja) | デ−タ通信システム | |
| JPH06216909A (ja) | プログラマブルコントローラ | |
| JPH03232397A (ja) | バックアップ切替方式 | |
| JPH09212216A (ja) | Ｐｌｃのリモートｉ／ｏシステム | |
| JPH08123517A (ja) | プログラマブルコントローラの局番重複局検出方法，局番重複局復列方法，局番重複局数測定方法および局番重複局解列方法 |